CN1560743A - 多媒体处理器协同仿真验证平台 - Google Patents

Abstract

本发明公开了一种多媒体处理器协同仿真验证平台，包括基于FPGA的硬件仿真平台、运行于PC上的软件仿真平台，硬件仿真平台和软件仿真平台通过通信接口进行通信。采用此种结构的仿真验证平台，在利用FPGA硬件仿真高效率的同时，通过软件仿真平台增加其可控制性和可观察性，使得仿真结果既能在硬件上实时显示，也能够读回调试主机进行结果的自动校验和数据显示。

Description

多媒体处理器协同仿真验证平台

技术领域：

本发明涉及一种协同仿真验证平台，特别是一种能够支持各种多媒体处理器设计的协同仿真验证平台。

背景技术：

随着信息技术的飞速发展，越来越多的领域开始采用微处理器。特别是随着人们对多媒体需求的不断增强，应用在多媒体处理领域的嵌入式微处器得到了飞速的发展，出现了各种各样的多媒体处理器。在这些多媒体处理器设计过程中，仿真和验证是其中重要的一个步骤，也是耗时最长的一个步骤，直接影响到其上市时间。媒体处理器的仿真和验证具有如下特点：1)媒体处理器仿真验证要求软硬件协同仿真。由于现代媒体处理器通常既包括专用硬件以增加计算能力，也包括软件以提高设计灵活性。因此，其仿真也要求将系统的软件部分和硬件部分一起进行仿真，即采用软硬件协同仿真方法。2)媒体处理算法的特点要求必须进行实时仿真。由于媒体处理算法对音频视频等实时数据流进行处理，因此，这些算法常常有实时性要求。为了对多媒体算法的实时性能进行评估，在媒体处理器的仿真过程中，常常需要实时的进行仿真。3)对媒体处理器仿真要求高速仿真。由于多媒体数据流数据量大，处理复杂，多媒体处理器的仿真和验证花费的时间比普通系统的仿真和验证更长。例如视频处理中，处理一帧的数据通常需要执行几百万个时钟周期，仿真的过程常常需要花费几个小时到数十个小时甚至几天的时间。为了加快媒体处理器的设计流程，缩短上市时间，媒体处理器的仿真必须要求高速仿真。

当前对微处理器的仿真方案中，主要有三种方法：一、基于硬件描述语言软件仿真器的周期精确的仿真；二、基于指令集仿真器的软件仿真；三、硬件加速仿真方法。方法一，仿真速度慢，难以适应多媒体处理算法中运算复杂数据量大的特点。典型的基于硬件描述语言软件仿真器的周期精确的仿真速度通常在每秒五百个周期以下，对多媒体处理算法的仿真常常需要数十个小时以上。方法二，虽然仿真速度很快，但是脱离了处理器的硬件模型，无法得到精确的处理器上软件运行状态，同时在微处理器设计阶段指令集仿真器也在设计中，其软件自身可能存在问题，因此无法用来对微处理器的设计进行仿真和验证，只有应用在成熟的多媒体处理器上进行软件设计时仿真。针对多媒体处理器仿真要求高速、精确等特点，出现了一种新的仿真方法，即方法三，这种方法用硬件实现一个微处理器的原型(通常是FPGA原型)，将软件在这一原型上进行仿真和验证。硬件原型仿真速度很快，但是调试较软件仿真困难，并且对于一个媒体处理器必须设计一个FPGA原型样机，增加了设计的工作量。

发明内容：

针对现有技术中存在的技术问题，本发明提供一种具有仿真高效率的，可重配置的通用媒体处理器软硬件协同仿真验证平台。

本发明为达到以上目的，是通过这样的技术方案来实现的：提供一种多媒体处理器协同仿真验证平台，包括基于FPGA的硬件仿真平台、运行于PC上的软件仿真平台，硬件仿真平台和软件仿真平台通过通信接口进行通信。

软件仿真平台包括分层的通信层、仿真控制层、应用层，相邻的层与层之间采用分层软件接口；仿真控制层和应用层上均设有C/C+和/或HDL开发接口。软件仿真平台分别连接媒体处理器的编译器汇编器和指令集仿真器。

硬件仿真平台包括与外部通信的对外接口、和内部媒体处理器连接的对内接口。对外接口包括音频模数/数模转换接口、视频编码/解码/模数/数模转换接口、网络接口、并口、USB接口、FPGA配置接口；对内接口包括存储器SRAM接口、存储器SDRAM接口、Flash接口。硬件仿真平台包括与总线仲裁器相连的统一IP总线，此统一IP总线与IP模块之间信息能相互传递。IP模块包括媒体处理器总线转换模块、仿真控制模块、存储器接口模块、输入输出接口模块、通讯接口模块。

采用此种结构的仿真验证平台，在利用FPGA硬件仿真高效率的同时，通过软件仿真平台增加其可控制性和可观察性。硬件仿真平台同时具有包含外部通信的接口，和与媒体处理器连接的接口，这样既可以用于媒体处理器的仿真，也可以用于媒体处理器芯片的测试。硬件仿真平台的设计采用基于IP模块的设计，统一IP总线与IP模块之间信息能相互传递，使得所有的IP模块即插即用，加快了硬件仿真环境的配置。本发明的软件仿真平台运行于PC机上，通过通信接口和硬件平台进行通信。由于采用了分层的软件接口，当底层通信接口发生变化时，对软件只需要对通信层进行配置即可使用，对其他两层不需要进行任何修改。软件仿真平台在仿真控制层和应用层上提供了丰富的C/C+和硬件描述语言开发接口：对于C/C++开发，提供了大量应用程序接口函数供用户调用；对Verilog硬件描述语言开发，提供了大量PLI(应用程序接口)函数，可以作为系统任务在Verilog程序中调用。基于这些开发接口，用户能够进行自定义的仿真功能开发，如读取硬件仿真的结果存为特定的格式等等功能。本发明的软硬件协同仿真验证平台，其硬件仿真平台和软件仿真平台通过通信接口互相通信，仿真结果既能在硬件上实时显示，也能够读回调试主机进行结果的自动校验和数据显示。同时，软件仿真平台还可以和媒体处理器的编译器汇编器和指令集仿真器连接使用，能够支持硬件仿真结果和指令集仿真器仿真结果的自动校验。

附图说明：

图1是本发明的协同仿真验证平台的结构框图；

图2是图1中的硬件仿真平台的结构框图；

图3是图1中的软件仿真平台的结构框图；

图4是本发明的FPGA内部结构框图；

图5是应用本发明设计媒体处理器仿真环境的流程图。

具体实施方式：

下面结合附图对本发明的多媒体处理器协同仿真验证平台进一步详细描述。

图1给出了一种多媒体处理器协同仿真验证平台，包括基于FPGA的硬件仿真平台、运行于PC上的软件仿真平台，硬件仿真平台和软件仿真平台通过通信接口进行通信。硬件仿真平台实现一个媒体处理器原型，将媒体处理器在FPGA上进行仿真。

硬件仿真平台结构框图如图2所示。硬件仿真平台以FPGA为核心，针对多媒体应用仿真要求设计外围电路，构建一个媒体处理器的仿真原型。为了减少重复设计，加快设计过程，硬件仿真电路板设计为通用仿真平台以适应不同的仿真要求。因此，针对媒体处理器的特点我们设计了媒体处理器仿真板，在FPGA外围连接了SRAM、SDRAM、Flash等作为存储器，可以满足各种多媒体处理器对存储器的要求。其中，SRAM可以作为媒体处理器的程序存储器，也可以作为片外CACHE；SDRAM容量大，速度快，可以用于存储大量的视频数据；Flash则可以用于媒体处理器的启动所需ROM。除了存储器外，板上还在FPGA外围连接了音频AD/DA芯片和视频的TV编码解码芯片，负责多媒体数据流的采集和回放。为了与软件相通讯实现软硬件协同仿真并增强FPGA的可调试性，在FPGA外围还连接了并口、USB接口和网络接口等通讯接口以支持不同通信带宽和资源约束要求。电源管理单元负责产生各芯片所需的不同的电源，频率管理单元则负责产生仿真所需的各频率时钟信号。除了用于在设计的早期用于进行FPGA仿真验证之外，FPGA验证板还可以在流片回来之后作为芯片的验证板。因此，媒体处理器核即可以实现在FPGA内部，也可以作为独立的芯片和FPGA连接。为此，在FPGA板上还可以设计接插件接口以进行扩展。

FPGA内部结构框图如图4所示。FPGA的设计基于HDL硬件描述语言，采用基于IP库的设计方法，通过采用可重用的IP模块加快了系统的设计。模块复用对IP模块的设计提出了很高的要求。为了实现模块的重用，在MPSP的IP库的设计中，采用了下列方法：

1)、基于统一片上总线的IP库：MPSP的IP库中的模块都基于同一个片上总线，对这一总线即插即用。由于采用了统一的总线，所有的IP模块都具有统一的接口，都能够直接连接到片上总线上。因此，模块的集成被大大的简化的。片上总线和其仲裁器被预先设计并作为IP库中的IP模块，可以进行重用。

2)、对媒体处理器设计总线转换模块：由于MPSP平台是一个通用的媒体处理器仿真平台，因此，在硬件子平台的设计过程中，在FPGA内部的片上总线不能采用某个媒体处理器的总线。片上总线设计完成后，所有的IP模块都基于这一总线设计，都直接连接到这一总线上。为了将待仿真的媒体处理器连接到这一总线上，必须为它专门设计一个媒体处理器总线转换模块。通过这一总线转换模块，将媒体处理器连接到片上总线上来。

3)、可重配置的IP模块：除了采用统一的总线接口以实现无缝的互联外，IP库中的IP模块还必须具有可重配置性。根据具体的仿真规划和系统约束不同，IP模块需要能够进行不同的配置。

针对媒体处理器的应用，在MPSP平台的IP库中包含五类IP模块：第一类为片上总线和总线仲裁器；第二类为存储器接口单元如SDRAM控制器，SRAM接口模块等；第三类IP核为I/O接口模块，如视频AD/DA接口和音频AD/DA接口模块；第四类IP核为通信接口模块，包括并口，USB接口，网络接口等；最后一类模块为仿真控制模块提供一些硬件调试和跟踪功能。除了外围接口的设计外，对媒体处理器，为了在FPGA上进行仿真并满足系统资源约束且达到一定的仿真规划要求，还需要进行适当的修改和模块替换，并设计总线桥以将其连接到FPGA片上总线上。

软件平台结构框图如图3所示。MPSP的软件子平台采用分层的软件结构，分为通信层、仿真控制层和应用层三层，相邻的层与层之间采用分层软件接口。分层的软件结构将下层的详细细节对上层隐藏，只提供API接口函数给上层使用。由于采用了分层的软件结构，上层软件不需要在考虑底层的实现，大大简化了设计。同时，分层的软件结构也利于MPSP平台的重配置。例如，当通信接口从并口换成USB接口时，对软件之平台只需要更换通信层的API函数，而仿真控制层和应用层软件不需要经过任何修改就可以使用。MPSP软件子平台提供了应用层和仿真控制层API函数作为高级语言开发接口，例如C/C+和/或HDL开发接口，用户可以使用各种高级语言如Visual C++、Visual Basic等等通过COM组件形式调用应用层和仿真控制层API函数，实现用户自定义的仿真功能如读取SDRAM中数据显示成图像等等。除了高级语言开发接口外，MPSP软件子平台将这些API函数封装成了PLI函数库作为Verilog开发接口，用户可以通过在HDL软件仿真器如Modelsim中通过调用这些PLI函数访问这些API函数。

通信层是MPSP软件平台中的最底层。这一层直接和硬件子平台通信，完成硬件的驱动，并向上层提供通信API接口函数。由于直接和硬件交互，因此这一层软件的设计需要和硬件设计相配合，协同工作。针对不同的硬件通信接口，需要设计不同的通信层软件提供相同的API接口。MPSP平台对通信层软件设计提供了一个驱动API库，其中包含了针对并口的驱动API以加快设计过程。

仿真控制层利用通信层提供的API函数，实现对仿真的控制和观测等功能。这一层将硬件平台的详细控制细节向上层隐藏，向应用层提供对仿真过程控制和观测的API函数。这些API函数包括：读写SDRAM、读写SRAM、读写地址数据、启动媒体处理器运行、停止媒体处理器运行、启动/停止视频采集、启动/停止视频显示等。这些API函数都包含在仿真控制层API函数库中，通过重用这些函数，可以大大加快仿真控制层软件的设计过程。

应用层软件主要实现下列功能：1)、GUI图形用户界面，实现可视化的仿真调试环境。2)、与HDL软件仿真器的PLI或FLI接口，以实现协同仿真。3)、与媒体处理器的编译器汇编器和指令集仿真器的接口，实现媒体处理器的集成ICE环境。4)、用户自定义的函数。

仿真控制层提供的API函数向用户提供了高级语言开发接口，用户可以自定义针对特定仿真的特定的仿真功能函数。例如下载视频数据源到FPGA仿真板上的SDRAM中；读取SDRAM中的处理结果存为图像或视频文件进行观察；下载程序到板上存储器中等。而应用层的PLI和FLI接口函数则向用户提供了硬件描述语言开发接口，用户可以在硬件描述语言中调用这些接口函数，在HDL软件仿真器上实现和FPGA仿真板的协同仿真。

图5所示为采用本发明的协同仿真验证平台对媒体处理器进行仿真的流程图。首先，根据仿真规划和系统约束对仿真的过程进行软硬件划分，将仿真划分到软件和硬件平台两个部分执行。仿真规划包含各种仿真需求要求。这些要求包括：实时仿真要求、仿真结果要求、仿真抽象级别等。除了仿真规划外，决定仿真系统软硬件划分的另一个因素是系统约束。这些约束主要包括资源约束、性能约束、通信带宽约束等等。对不同的仿真规划和不同的系统资源约束需要进行不同的软硬件划分。例如，当仿真要求实时回放仿真结果时，硬件就必须实现视频输出接口模块，否则，可以通过软件将仿真结果读回由计算机进行检查。

软硬件划分完成后，就可以利用MPSP的硬件IP库和软件函数库快速构建软硬件协同仿真环境。通过从硬件IP库中选择需要的IP模块并进行适当的配置后连接到统一的IP总线上。对媒体处理器作适当的修改以在FPGA上满足资源和性能约束并设计总线转换模块也连接到这一总线上，快速构成媒体处理器的硬件仿真原型。这一硬件仿真原型通过FPGA工具进行综合和实现后配置到硬件仿真板上的FPGA内，就完成了硬件仿真环境的设计。

软件仿真环境的设计基于软件函数库。通信层和仿真控制层只需要采用需要的API接口函数构成，在应用层上，用户可以根据需要开发特定的仿真功能函数，也可以采用应用层函数库中的函数快速构建仿真图形用户界面等等。

软硬件仿真环境设计完成后，媒体处理器就可以在这一仿真环境系进行快速的仿真和验证。

Claims (8)

1、一种多媒体处理器协同仿真验证平台，其特征在于：包括基于FPGA的硬件仿真平台、运行于PC上的软件仿真平台，所述硬件仿真平台和软件仿真平台通过通信接口进行通信。

2、根据权利要求1所述的多媒体处理器协同仿真验证平台，其特征在于：所述软件仿真平台包括分层的通信层、仿真控制层、应用层，相邻的层与层之间采用分层软件接口。

3、根据权利要求2所述的多媒体处理器协同仿真验证平台，其特征在于：所述仿真控制层和应用层上均设有C/C+和/或HDL开发接口。

4、根据权利要求1所述的多媒体处理器协同仿真验证平台，其特征在于：所述软件仿真平台分别连接媒体处理器的编译器汇编器和指令集仿真器。

5、根据权利要求1所述的多媒体处理器协同仿真验证平台，其特征在于：所述硬件仿真平台包括与外部通信的对外接口、和内部媒体处理器连接的对内接口。

6、根据权利要求5所述的多媒体处理器协同仿真验证平台，其特征在于：所述对外接口包括音频模数/数模转换接口、视频编码/解码/模数/数模转换接口、网络接口、并口、USB接口、FPGA配置接口；所述对内接口包括存储器SRAM接口、存储器SDRAM接口、存储器Flash接口。

7、根据权利要求1所述的多媒体处理器协同仿真验证平台，其特征在于：所述硬件仿真平台包括与总线仲裁器相连的统一IP总线，所述统一IP总线与IP模块之间信息能相互传递。

8、根据权利要求7所述的多媒体处理器协同仿真验证平台，其特征在于：所述IP模块包括媒体处理器总线转换模块、仿真控制模块、存储器接口模块、输入输出接口模块、通讯接口模块。

Images