CN116774174B - 一种基于软件定义框架的复杂雷达信号系统和方法 - Google Patents

Abstract

本申请涉及一种基于软件定义框架的复杂雷达信号系统和方法，该系统通过基于CPU和FPGA异构平台，将传统脉冲雷达和连续波雷达系统以软件定义的手段设计融为一体，采用简单的时隙+数据窗口的波形生成控制方式，可以统一的软硬件架构在同一台系统设备中设计和实现包括脉冲雷达和连续波雷达在内的多种复杂雷达信号的生成、发送和接收处理，达到了大幅降低设备复杂度，大幅降低设备造价的目标，从而有效的大幅降低雷达对抗、教学与实训以及雷达设备测试等领域的设备成本。

Description

一种基于软件定义框架的复杂雷达信号系统和方法

技术领域

本发明属于雷达技术领域，涉及一种基于软件定义框架的复杂雷达信号系统和方法。

背景技术

脉冲雷达系统通过测量发射和接收脉冲之间的时间差来确定目标的距离和方向，连续波雷达系统以恒定频率发射连续波信号，接收信号存在多普勒频移，可用于确定目标速度。传统雷达设计通常独立设计为脉冲雷达或连续波雷达，依据各自不同的特性选定对应的信号生成和计算单元，以及包括数模转换设备和天线在内的射频收发设备，在专用领域这样的设计可以提高设计效率，降低开发难度。但在雷达对抗、雷达教学与实训以及雷达设备测试等领域，需要多套各自独立的脉冲雷达和连续波雷达，存在着设备成本较高的技术问题。

发明内容

针对上述传统方法中存在的问题，本发明提出了一种基于软件定义框架的复杂雷达信号系统和一种基于软件定义框架的复杂雷达信号处理方法，能够大幅降低雷达对抗、教学与实训以及雷达设备测试等领域的设备成本。

为了实现上述目的，本发明实施例采用以下技术方案：

一方面，提供一种基于软件定义框架的复杂雷达信号系统，包括CPU子系统、FPGA子系统和射频子系统，CPU子系统安装有软件定义的CPU组件，FPGA子系统安装有软件定义的FPGA组件，射频子系统安装有软件定义的射频组件；

CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形数据的设置数据后，根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出，FPGA组件根据波形参数在指定时间发送特定的波形信号到射频组件或从射频组件接收波形信号；

射频组件用于将基带信号上采样为中频信号后驱动射频硬件对波形信号进行宽带射频变换后输出，或者用于接收外部雷达信号后进行宽度射频变换输出波形信号；射频数据收发控制结构中，数据窗口长度与时隙的总长度设为相同时，波形信号对应为连续波雷达的信号，数据窗口长度设为小于时隙的总长度时，波形信号对应为脉冲雷达的信号。

在其中一个实施例中，上述系统还包括DDR存储器，DDR存储器分别通信连接CPU子系统和FPGA子系统，DDR存储器用于存储CPU子系统发送的各复杂雷达波形数据并向FPGA子系统提供数据读取接口；各复杂雷达波形数据包括连续波雷达数据、脉冲压缩雷达数据和简单脉冲雷达数据，雷达数据包括基带或中频调制数据。

在其中一个实施例中，CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置时，利用设置数据修改射频数据收发控制结构中的时隙长度、数据窗口长度和/或收发窗口偏移的值，得到波形参数。

在其中一个实施例中，在发射波形信号时，CPU组件将收发窗口偏移的值设为0并在每一个时隙长度将数据窗口长度的值设为设置数据中指定的数据窗口值。

在其中一个实施例中，在接收波形信号时，CPU组件在每一个时隙长度内将数据窗口长度的值设为设置数据中指定的数据窗口值后，分别将收发窗口偏移的值设为设置数据中指定的不同偏移量。

在其中一个实施例中，在接收波形信号时，CPU组件在每一个时隙长度内分别将数据窗口长度的值设为设置数据中指定的不同数据窗口值，并将收发窗口偏移的值设为设置数据中指定的不同偏移量。

另一方面，还提供一种基于软件定义框架的复杂雷达信号处理方法，包括：

CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形数据的设置数据；

CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出；

FPGA组件根据波形参数在指定时间发送特定的波形信号到射频组件或从射频组件接收波形信号；

射频组件将基带信号上采样为中频信号后驱动射频硬件对波形信号进行宽带射频变换后输出，或者接收外部雷达信号后进行宽度射频变换输出波形信号；射频数据收发控制结构中，数据窗口长度与时隙的总长度设为相同时，波形信号对应为连续波雷达的信号，数据窗口长度设为小于时隙的总长度时，波形信号对应为脉冲雷达的信号。

在其中一个实施例中，上述方法还包括：

CPU组件发送的各复杂雷达波形数据到DDR存储器进行存储；

FPGA子系统通过DDR存储器提供的数据读取接口，实时从DDR存储器读取复杂雷达波形数据；各复杂雷达波形数据包括连续波雷达数据、脉冲压缩雷达数据和简单脉冲雷达数据，雷达数据包括基带或中频调制数据。

在其中一个实施例中，CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置时，利用设置数据修改射频数据收发控制结构中的时隙长度、数据窗口长度和/或收发窗口偏移的值，得到波形参数。

在其中一个实施例中，上述方法还包括：

在发射波形信号时，CPU组件将收发窗口偏移的值设为0并在每一个时隙长度将数据窗口长度的值设为设置数据中指定的数据窗口值。

上述技术方案中的一个技术方案具有如下优点和有益效果：

上述基于软件定义框架的复杂雷达信号系统和方法，通过基于CPU和FPGA异构平台，将传统脉冲雷达和连续波雷达系统以软件定义的手段设计融为一体，采用简单的时隙+数据窗口的波形生成控制方式，可以统一的软硬件架构在同一台系统设备中设计和实现包括脉冲雷达和连续波雷达在内的多种复杂雷达信号的生成、发送和接收处理，达到了大幅降低设备复杂度，大幅降低设备造价的目标，从而有效的大幅降低雷达对抗、教学与实训以及雷达设备测试等领域的设备成本。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中基于软件定义框架的复杂雷达信号系统的结构示意图；

图2为一个实施例中基于软件定义框架的复杂雷达信号系统的软硬件架构示意图；

图3为一个实施例中的时隙与数据窗口结构示意图；

图4为另一个实施例中基于软件定义框架的复杂雷达信号系统的结构示意图；

图5为一个实施例中的基于软件定义框架的复杂雷达信号处理方法的流程示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置展示该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。

本领域技术人员可以理解，本文所描述的实施例可以与其它实施例相结合。在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

下面将结合本发明实施例图中的附图，对本发明实施方式进行详细说明。

请参阅图1，在一个实施例中，提供了一种基于软件定义框架的复杂雷达信号系统100，包括CPU子系统12、FPGA子系统14和射频子系统16。CPU子系统12安装有软件定义的CPU组件，FPGA子系统14安装有软件定义的FPGA组件，射频子系统16安装有软件定义的射频组件。CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形数据的设置数据后，根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出。FPGA组件根据波形参数在指定时间发送特定的波形信号到射频组件或从射频组件接收波形信号。射频组件用于将基带信号上采样为中频信号后驱动射频硬件对波形信号进行宽带射频变换后输出，或者用于接收外部雷达信号后进行宽度射频变换输出波形信号。射频数据收发控制结构中，数据窗口长度与时隙的总长度设为相同时，波形信号对应为连续波雷达的信号；数据窗口长度设为小于时隙的总长度时，波形信号对应为脉冲雷达的信号。

可以理解，软件定义的CPU组件是指使用软件方式来模拟实现CPU的各个功能部件或指令集，这种方法允许在通用处理器（如x86、ARM等）上运行不同的指令集架构，或者实现自定义的处理器架构，而无需硬件上的改变。软件定义的CPU组件通常采用虚拟化技术，通过在一个通用处理器上运行虚拟化软件，将硬件资源（如寄存器、指令执行单元等）划分为多个虚拟处理器，并在每个虚拟处理器中实现不同的指令集或架构。这样，一个物理处理器就可以同时运行多个虚拟的CPU实例。软件定义的FPGA组件可以同理理解，其使用软件方式来模拟实现FPGA的各个功能部件或指令集；射频组件也可以同理理解，其使用软件方式来模拟实现射频子系统16的各个功能部件或指令集。

上述基于软件定义框架的复杂雷达信号系统100采用软件定义组件化架构的设计，在硬件上由CPU子系统12、FPGA子系统14以及射频子系统16组成，在软件上可以分为软件无线电操作系统、组件化复杂雷达信号波形软件以及用户操作界面软件，其中的软件无线电操作系统是软件无线电的基础通用系统软件，可以采用本领域既有的操作系统软件，而用户操作界面软件是提供给用户操作和显示波形的客户端软件，可以根据用户交互和显示需要预先配置得到。组件化复杂雷达信号波形软件则是复杂雷达信号波形生成的系统核心，由CPU组件、FPGA组件以及射频组件构成。

如附图2所示，组件化复杂雷达信号波形软件在设计上是与可重构硬件平台的相关硬件（如CPU子系统12、FPGA子系统14以及射频子系统16）一一对应的，即构成软件的CPU组件、FPGA组件和射频组件分别在相应的硬件上运行，其中射频组件用于将基带信号上采样为中频信号后用以驱动射频硬件实现宽带射频变换等既有操作。

上述基于软件定义框架的复杂雷达信号系统100，通过基于CPU和FPGA异构平台，将传统脉冲雷达和连续波雷达系统以软件定义的手段设计融为一体，采用简单的时隙+数据窗口的波形生成控制方式，可以统一的软硬件架构在同一台系统设备中设计和实现包括脉冲雷达和连续波雷达在内的多种复杂雷达信号的生成、发送和接收处理，达到了大幅降低设备复杂度，大幅降低设备造价的目标，从而有效的大幅降低雷达对抗、教学与实训以及雷达设备测试等领域的设备成本。

需要说明的是，脉冲雷达系统通过测量发射和接收脉冲之间的时间差来确定目标的距离和方向的。连续波雷达系统以恒定频率发射连续波信号，接收信号存在多普勒频移，可用于确定目标速度。本发明实施例中经过深入的研究和设计后，将传统脉冲雷达和连续波雷达系统的设计融为一体，既能满足连续波的生成，同时可以生成脉冲波。为此，本发明实施例中采用了为雷达射频收发单元添加可配置的脉冲重复周期和数据窗口的方案，也即采用时隙+数据窗口的射频数据收发控制结构，附图3所示是该方案的示意图。

为了实现复杂雷达信号生成过程中包括脉冲重复频率，脉冲重复间隔以及信号波形数据发送中的固定重频、重频抖动、重频参差和重频滑变等需要实时参数调整的要求，同时简化和统一控制接口，本发明实施例中设计了一个用于射频数据收发控制的时隙+数据窗口的射频数据收发控制结构，结合为射频数据的加窗收发的操作间隔时间，可以非常灵活的配置射频端的收发时机，满足生成各类复杂雷达波形的需要。

在射频数据收发控制结构中，如果将数据窗口长度和脉冲重复周期（时隙）长度设为相同，雷达系统发送和接收的雷达波就是连续波雷达，而将数据窗口长度设为远小于脉冲重复周期长度，雷达系统发送和接收的雷达波就是脉冲雷达波。对脉冲波而言，可以依据系统配置的参数控制软件模块提供的控制参数实时修改发送数据窗口和接收数据窗口的占空比， 实现定时收发脉冲波的目标。

本发明的设计基于软件无线电(SDR)架构，充分利用软件无线电架构的灵活性和波形重构能力，为雷达对抗、教学与实训以及雷达设备测试等领域，设计了一个可重构的复杂雷达信号系统，信号波形的生成由GPP（通用处理器）端软件和FPGA端模块共同完成，兼顾了信号波形生成的灵活性和实时性要求。为满足包括连续波雷达、脉冲压缩雷达和简单脉冲雷达等各种不同类型雷达系统的复杂雷达信号生成所需要关注的一些共性参数，包括脉冲重复频率，脉冲重复间隔，以及信号波形数据发送中的重频、重频抖动、重频参差和重频滑变等需要实时调整的参数配置，本发明设计了一个灵活的参数配置模块 ，该模块包括FPGA层逻辑部分和软件层的控制器部分等两个部分，通过GPP端软件（如CPU组件）可以配置FPGA内部多个逻辑模块的控制参数，参数的具体含义由实际任务所需的功能可以灵活定制。当前所需发射或接收的复杂雷达波形数据的设置数据则可以由用户通过用户端界面操作输入或者指定选择而给出，例如可以包括当前所需发射或接收的复杂雷达波形的类型（如脉冲波或者连续波）、时隙大小和数据窗口大小等。

在一个实施例中，如图4所示，上述基于软件定义框架的复杂雷达信号系统100还可以包括DDR存储器18。DDR存储器分别通信连接CPU子系统12和FPGA子系统14。DDR存储器用于存储CPU子系统12发送的各复杂雷达波形数据并向FPGA子系统14提供数据读取接口。各复杂雷达波形数据包括连续波雷达数据、脉冲压缩雷达数据和简单脉冲雷达数据，雷达数据包括基带或中频调制数据。

可以理解，本发明实施例中，还在基于软件定义框架的复杂雷达信号系统100内集成了一个DDR存储器模块，可以由GPP端软件将各类复杂雷达波形数据发送到设备的DDR存储器，而FPGA子系统14的相关模块会实时读取DDR存储器内部的基带或中频调制数据，并按脉冲重复周期和数据窗口的参数配置，在指定的时间发送特定的波形数据，这样可以同时满足波形生成的实时性和灵活性要求，实现可重构复杂雷达信号的生成、发送和接收。

在一个实施例中，CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置时，利用设置数据修改射频数据收发控制结构中的时隙长度、数据窗口长度和/或收发窗口偏移的值，得到波形参数。

可以理解，如图3所示的时隙+数据窗口结构示意图中，其有三个参量，时隙长度、数据窗口长度和收发窗口偏移。其中，时隙长度表示脉冲重频值。射频（收发）组件设有一个计数器从0开始计数到时隙长度时重新从0开始计数，以用于精确控制脉冲收发数量。时隙长度可以是固定值，也可以是实时按设定规律变化的值，从而满足灵活、复杂的脉冲波收发控制需求，在信号产生时，使用不同规律变化的时隙的值会产生固定重频、重频抖动、重频参差和重频滑变等不同的信号。

在每一个时隙内定义一个数据窗口，窗口偏离时隙起始点的时间长度为收发窗口偏移。数据窗口长度与收发窗口偏移的值既可以是固定值，也可以由软件灵活设置，或由软件层设置实时变化的规律而改变，以满足灵活、复杂的波形收发控制需求。

在一个实施例中，在发射波形信号时，CPU组件将收发窗口偏移的值设为0并在每一个时隙长度将数据窗口长度的值设为设置数据中指定的数据窗口值。

可以理解，在发射波形信号时，数据窗口长度表示发射信号的脉宽，改变发送数据窗口的数据窗口长度的值表示不同脉冲宽带的信号。需要注意的是，在发射波形信号时，收发窗口偏移必须设为0，表示时隙的上升沿与发送数据窗口的上升沿对齐，从而保证发射波形信号的准确性和高效性。

在一个实施例中，在接收波形信号时，CPU组件在每一个时隙长度内将数据窗口长度的值设为设置数据中指定的数据窗口值后，分别将收发窗口偏移的值设为设置数据中指定的不同偏移量。

可以理解，在模拟回波信号时，数据窗口长度的值表示接收一定距离上的目标回波的宽度。在接收波形信号时，也即模拟回波生成时，CPU组件改变收发窗口偏移的值的大小，如根据设置数据中指定的数据窗口值进行改变，可以模拟不同距离的目标的回波。同时改变收发窗口偏移和数据窗口长度表示选通特定径向距离上一定长度的目标回波。

在一个实施例中，在接收波形信号时，CPU组件在每一个时隙长度内分别将数据窗口长度的值设为设置数据中指定的不同数据窗口值，并将收发窗口偏移的值设为设置数据中指定的不同偏移量。

可以理解，在接收波形信号时，修改收发窗口偏移的值，接收数据窗口可以在一个时隙范围内的任意时刻出现，满足模拟任意距离上目标回波的需要；改变数据窗口长度和时隙长度的值，可以满足固定重频、重频抖动、重频参差和重频滑变等需要实时调整波形参数的需求。

在一个实施例中，如图5所示，提供一种基于软件定义框架的复杂雷达信号处理方法，包括如下步骤S12至S18：

S12，CPU组件通过用户端界面获取当前所需发射或接收的复杂数据雷达波形的设置数据；

S14，CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出；

S16，FPGA组件根据波形参数在指定时间发送特定的波形信号到射频组件或从射频组件接收波形信号；

S18，射频组件将基带信号上采样为中频信号后驱动射频硬件对波形信号进行宽带射频变换后输出，或者接收外部雷达信号后进行宽度射频变换输出波形信号；射频数据收发控制结构中，数据窗口长度与时隙的总长度设为相同时，波形信号对应为连续波雷达的信号，数据窗口长度设为小于时隙的总长度时，波形信号对应为脉冲雷达的信号。

可以理解，关于本实施例中各特征的解释说明，可以参照上述基于软件定义框架的复杂雷达信号系统的相应特征的解释说明同理理解，在此不再赘述。

上述基于软件定义框架的复杂雷达信号处理方法，通过基于CPU和FPGA异构平台，将传统脉冲雷达和连续波雷达系统以软件定义的手段设计融为一体，采用简单的时隙+数据窗口的波形生成控制方式，可以统一的软硬件架构在同一台系统设备中设计和实现包括脉冲雷达和连续波雷达在内的多种复杂雷达信号的生成、发送和接收处理，达到了大幅降低设备复杂度，大幅降低设备造价的目标，从而有效的大幅降低雷达对抗、教学与实训以及雷达设备测试等领域的设备成本。

在一个实施例中，上述基于软件定义框架的复杂雷达信号处理方法还包括如下处理步骤：

CPU组件发送的各复杂雷达波形数据到DDR存储器进行存储；

FPGA子系统14通过DDR存储器提供的数据读取接口，实时从DDR存储器读取复杂雷达波形数据；各复杂雷达波形数据包括连续波雷达数据、脉冲压缩雷达数据和简单脉冲雷达数据，雷达数据包括基带或中频调制数据。

在一个实施例中，CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置时，利用设置数据修改射频数据收发控制结构中的时隙长度、数据窗口长度和/或收发窗口偏移的值，得到波形参数。

在一个实施例中，上述基于软件定义框架的复杂雷达信号处理方法还包括如下处理步骤：

在发射波形信号时，CPU组件将收发窗口偏移的值设为0并在每一个时隙长度将数据窗口长度的值设为设置数据中指定的数据窗口值。

关于基于软件定义框架的复杂雷达信号处理方法的具体限定，可以参见上文中基于软件定义框架的复杂雷达信号系统的相应限定，在此不再赘述。上述基于软件定义框架的复杂雷达信号处理方法中的各个组件可全部或部分通过软件、硬件及其组合来实现。上述各组件可以硬件形式内嵌于或独立于具备数据处理功能的设备中，也可以软件形式存储于前述设备的存储器中，以便于处理器调用执行以上各个模块对应的操作，前述设备可以是但不限于本领域已有的各型数据计算与处理设备。

应该理解的是，虽然上述流程图5中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且上述流程图5的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，还提供一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现如下处理步骤：CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形数据的设置数据；CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出；FPGA组件根据波形参数在指定时间发送特定的波形信号到射频组件或从射频组件接收波形信号；射频组件将基带信号上采样为中频信号后驱动射频硬件对波形信号进行宽带射频变换后输出，或者接收外部雷达信号后进行宽度射频变换输出波形信号；射频数据收发控制结构中，数据窗口长度与时隙的总长度设为相同时，波形信号对应为连续波雷达的信号，数据窗口长度设为小于时隙的总长度时，波形信号对应为脉冲雷达的信号。

可以理解，上述计算机设备除上述述及的存储器和处理器外，还包括其他本说明书未列出的软硬件组成部分，具体可以根据不同应用场景下的具体计算机设备的型号确定，本说明书不再一一列出详述。

在一个实施例中，处理器执行计算机程序时还可以实现上述基于软件定义框架的复杂雷达信号系统各实施例中增加的步骤或者子步骤。

在一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现如下处理步骤：CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形数据的设置数据；CPU组件根据设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出；FPGA组件根据波形参数在指定时间发送特定的波形信号到射频组件或从射频组件接收波形信号；射频组件将基带信号上采样为中频信号后驱动射频硬件对波形信号进行宽带射频变换后输出，或者接收外部雷达信号后进行宽度射频变换输出波形信号；射频数据收发控制结构中，数据窗口长度与时隙的总长度设为相同时，波形信号对应为连续波雷达的信号，数据窗口长度设为小于时隙的总长度时，波形信号对应为脉冲雷达的信号。

在一个实施例中，计算机程序被处理器执行时，还可以实现上述基于软件定义框架的复杂雷达信号系统各实施例中增加的步骤或者子步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink） DRAM（SLDRAM）、存储器总线式动态随机存储器（RambusDRAM，简称RDRAM）以及接口动态随机存储器（DRDRAM）等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可做出若干变形和改进，都属于本申请保护范围。因此本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于软件定义框架的复杂雷达信号系统，其特征在于，包括CPU子系统、FPGA子系统和射频子系统，所述CPU子系统安装有软件定义的CPU组件，所述FPGA子系统安装有软件定义的FPGA组件，所述射频子系统安装有软件定义的射频组件；

所述CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形的设置数据后，根据所述设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向所述FPGA组件输出，所述FPGA组件根据所述波形参数在指定时间发送特定的波形信号到所述射频组件或从所述射频组件接收所述波形信号；

所述射频组件用于将基带信号上采样为中频信号后驱动射频硬件对所述波形信号进行宽带射频变换后输出，或者用于接收外部雷达信号后进行宽度射频变换输出所述波形信号；所述射频数据收发控制结构中，数据窗口长度与所述时隙的总长度设为相同时，所述波形信号对应为连续波雷达的信号，所述数据窗口长度设为小于所述时隙的总长度时，所述波形信号对应为脉冲雷达的信号；所述射频组件设有一个计数器从0开始计数到时隙长度时重新从0开始计数，所述射频数据收发控制结构的参量包括所述时隙长度、所述数据窗口长度和收发窗口偏移；

所述时隙长度表示脉冲重频值，在信号产生时，不同规律变化的所述时隙长度用于分别产生固定重频、重频抖动、重频参差和重频滑变的信号，在发射波形信号时，所述数据窗口长度表示发射信号的脉宽，改变发送数据窗口的数据窗口长度的值表示不同脉冲宽带的信号；

在模拟回波信号时，数据窗口长度的值表示接收一定距离上的目标回波的宽度，改变所述收发窗口偏移的值的大小用于模拟不同距离的目标的回波，同时改变所述收发窗口偏移和所述数据窗口长度表示选通特定径向距离上一定长度的目标回波。

2.根据权利要求1所述的基于软件定义框架的复杂雷达信号系统，其特征在于，还包括DDR存储器，所述DDR存储器分别通信连接所述CPU子系统和所述FPGA子系统，所述DDR存储器用于存储所述CPU子系统发送的各复杂雷达波形数据并向所述FPGA子系统提供数据读取接口；各所述复杂雷达波形数据包括连续波雷达数据、脉冲压缩雷达数据和简单脉冲雷达数据，所述雷达数据包括基带或中频调制数据。

3.根据权利要求1或2所述的基于软件定义框架的复杂雷达信号系统，其特征在于，所述CPU组件根据所述设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置时，利用所述设置数据修改所述射频数据收发控制结构中的时隙长度、数据窗口长度和/或收发窗口偏移的值，得到所述波形参数。

4.根据权利要求3所述的基于软件定义框架的复杂雷达信号系统，其特征在于，在发射所述波形信号时，所述CPU组件将所述收发窗口偏移的值设为0并在每一个所述时隙长度将所述数据窗口长度的值设为所述设置数据中指定的数据窗口值。

5.根据权利要求3所述的基于软件定义框架的复杂雷达信号系统，其特征在于，在接收所述波形信号时，所述CPU组件在每一个所述时隙长度内将所述数据窗口长度的值设为所述设置数据中指定的数据窗口值后，分别将所述收发窗口偏移的值设为所述设置数据中指定的不同偏移量。

6.根据权利要求3所述的基于软件定义框架的复杂雷达信号系统，其特征在于，在接收所述波形信号时，所述CPU组件在每一个所述时隙长度内分别将所述数据窗口长度的值设为所述设置数据中指定的不同数据窗口值，并将所述收发窗口偏移的值设为所述设置数据中指定的不同偏移量。

7.一种基于软件定义框架的复杂雷达信号处理方法，其特征在于，包括：

CPU组件通过用户端界面获取当前所需发射或接收的复杂雷达波形的设置数据；

所述CPU组件根据所述设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置，生成复杂雷达波形数据对应的波形参数并向FPGA组件输出；

所述FPGA组件根据所述波形参数在指定时间发送特定的波形信号到射频组件或从所述射频组件接收所述波形信号；

所述射频组件将基带信号上采样为中频信号后驱动射频硬件对所述波形信号进行宽带射频变换后输出，或者接收外部雷达信号后进行宽度射频变换输出所述波形信号；所述射频数据收发控制结构中，数据窗口长度与所述时隙的总长度设为相同时，所述波形信号对应为连续波雷达的信号，所述数据窗口长度设为小于所述时隙的总长度时，所述波形信号对应为脉冲雷达的信号；所述射频组件设有一个计数器从0开始计数到时隙长度时重新从0开始计数，所述射频数据收发控制结构的参量包括所述时隙长度、所述数据窗口长度和收发窗口偏移；

所述时隙长度表示脉冲重频值，在信号产生时，不同规律变化的所述时隙长度用于分别产生固定重频、重频抖动、重频参差和重频滑变的信号，在发射波形信号时，所述数据窗口长度表示发射信号的脉宽，改变发送数据窗口的数据窗口长度的值表示不同脉冲宽带的信号；

在模拟回波信号时，数据窗口长度的值表示接收一定距离上的目标回波的宽度，改变所述收发窗口偏移的值的大小用于模拟不同距离的目标的回波，同时改变所述收发窗口偏移和所述数据窗口长度表示选通特定径向距离上一定长度的目标回波。

8.根据权利要求7所述的基于软件定义框架的复杂雷达信号处理方法，其特征在于，还包括：

所述CPU组件发送的各复杂雷达波形数据到DDR存储器进行存储；

所述FPGA子系统通过所述DDR存储器提供的数据读取接口，实时从所述DDR存储器读取所述复杂雷达波形数据；各所述复杂雷达波形数据包括连续波雷达数据、脉冲压缩雷达数据和简单脉冲雷达数据，所述雷达数据包括基带或中频调制数据。

9.根据权利要求7或8所述的基于软件定义框架的复杂雷达信号处理方法，其特征在于，所述CPU组件根据所述设置数据按照时隙+数据窗口的射频数据收发控制结构进行雷达波形参数配置时，利用所述设置数据修改所述射频数据收发控制结构中的时隙长度、数据窗口长度和/或收发窗口偏移的值，得到所述波形参数。

10.根据权利要求9所述的基于软件定义框架的复杂雷达信号处理方法，其特征在于，还包括：

在发射所述波形信号时，所述CPU组件将所述收发窗口偏移的值设为0并在每一个所述时隙长度将所述数据窗口长度的值设为所述设置数据中指定的数据窗口值。