CN109116306A - 多载波宽带信号的数字波束形成方法 - Google Patents

Abstract

本发明公开了一种多载波宽带信号的数字波束形成方法，在FPGA中采用多相处理技术设计子载波DDS，利用双累加器和寄存器延时产生P4互补码编码相位，根据子载波射频信号发射天线单元序号计算补偿相位和时延，利用累加器和CORDIC算法，产生相位编码以及相位补偿后的子载波基带信号；进行数字延时、数字上变频、数模转换、中频滤波输出模拟子载波中频信号；利用外部输入的基准时钟信号产生捷变频本振信号，各子载波中频信号与捷变频本振信号混频滤波后，产生子载波射频信号，进行功率放大，并通过天线单元发射；各天线单元发射的子载波射频信号在空间合成多载波宽带信号。本发明利用相位控制和连续可变的数字延时控制，实现多载波信号的数字的波束形成。

Description

多载波宽带信号的数字波束形成方法

技术领域

本发明涉及一种多载波宽带信号的数字波束形成方法，具体涉及一种基于连续可变数字延时和相位补偿的多载波信号的数字波束形成方法，属于阵列信号处理技术领域。

背景技术

现有相控阵雷达采用单一载波调制的波形(如调频或相位编码信号)用于搜索、跟踪、成像等模式，不同模式采用不同分辨率的波形；受平台空间、隐身、载荷、电磁兼容等因素的制约，相控阵雷达多目标制导与目标探测的几种模式往往采用同一个阵列天线，多种模式分时使用天线，雷达时间资源按时隙在几个模式之间动态分配，在大空域搜索和多目标跟踪制导的情况下，雷达很容易多目标饱和而丢失重要的目标；从低截获、抗干扰的角度考虑，单一载波调制的波形易被截获和识别，易受到噪声瞄准干扰而失去目标探测能力，易被欺骗干扰而无法取出目标点迹和维持目标跟踪；从目标探测的角度考虑，现有雷达的功率、孔径资源无法根据目标距离进行优化和分配。因此，寻求新的波形和信号处理技术，实现孔径、频率、功率、时间资源的优化，提高雷达多目标能力及抗噪声瞄准干扰、抗欺骗干扰能力是未来雷达体制寻求突破的关键技术。

近几年来世界雷达界广泛研究的多载波相位编码(MCPC)信号或正交频分复用(OFDM)信号，同时兼有窄带信号和宽带信号的特征，具有频谱利用率高、频率分集、时间分集、宽带测量、低截获概率、短时间多普勒频率测量等优点，雷达采用多载波信号可基于频分复用同时多模式工作，解决多目标搜索、跟踪、成像、制导多模式时间资源紧张的问题，提高雷达抗干扰能力和目标检测性能，但多载波信号具有较大的峰值平均包络功率比(PMEPR),不能采用效率高的饱和类功率放大器，也不能采用传统的数字波束形成技术，因此，多载波信号的数字波束形成成为雷达使用多载波信号的瓶颈技术。

发明内容

为解决雷达多载波宽带信号的调制及发射数字波束形成的技术问题，本发明提供一种多载波宽带信号的数字波束形成方法，采用了一种多载波宽带信号空间合成的方法，其核心技术在于在FPGA中采用多相处理技术设计子载波DDS，利用双累加器和寄存器延时产生P4互补码编码相位，根据子载波射频信号发射天线单元序号，计算补偿相位和时延，利用累加器和CORDIC算法，产生相位编码以及相位补偿后的子载波基带信号；设计数字延时滤波器；然后进行数字延时、数字上变频、数模转换、中频滤波输出模拟子载波中频信号；利用外部输入的基准时钟信号，产生捷变频本振信号，各子载波中频信号与捷变频本振信号混频滤波后，产生子载波射频信号，对子载波射频信号进行功率放大，并通过天线单元发射；各天线单元发射的子载波射频信号在空间合成多载波宽带信号。本发明利用相位控制和连续可变的数字延时控制，实现多载波信号的数字的波束形成。

本发明为解决上述技术问题采用以下技术方案：

本发明提供一种多载波宽带信号的数字波束形成方法，包括以下几个步骤：

步骤1、设计发射数字阵列和多载波宽带信号波形，按照多载波宽带信号的载波个数和频域加权，将每个子载波射频信号指定在一个或多个天线单元上发射，具体步骤：

(1a)设计X×Y通道的发射数字阵列，其中包括Y列、每列X个发射通道，每个发射通道包括依次连接的数字波形信号产生DWG电路、数模转换DAC器件、中频带通滤波器、混频器、射频带通滤波器、功率放大器、天线单元；

(1b)设计多载波宽带信号波形，相邻载波之间的频率间隔Δf为码元时宽t_b的倒数，I个载波的多载波宽带信号带宽等于IΔf；各个载波采用相位编码调制，编码相位以P4互补码编码相位；调整多载波宽带信号的波形参数，使得多载波宽带信号的载波个数I远小于或等于天线单元数，多载波宽带信号的带宽、工作比满足设计要求；

(1c)根据子载波射频信号的频域加权值，指定天线单元序号，其中，若天线单元数等于载波个数，则子载波射频信号采用均匀频域加权；

步骤2、在FPGA中设计DWG电路，产生数字子载波中频信号，经数模转换以及中频滤波后，输出模拟子载波中频信号，根据发射子载波射频信号的天线单元位置，在基带对子载波射频信号进行数字延时和相位补偿，具体步骤：

(2a)分四相产生未经相位编码调制以及相位补偿的子载波基带信号相位；

(2b)产生P4互补码编码相位；

(2c)根据子载波射频信号的延时需求，计算子载波射频信号的补偿相位，与步骤(2a)和(2b)产生的相位相加送CORDIC模块；

(2d)利用CORDIC算法圆周旋转模式对步骤(2c)得到的相位进行相位幅度转换，输出相位编码调制以及相位补偿后的子载波基带信号；

(2e)将步骤(2d)中子载波基带信号信号送数字延时模块进行数字延时；

(2f)数字延时模块的输出送数字上变频模块DUC，上变频模块输出送数模转换DAC器件，经中频带通滤波器滤波输出模拟子载波中频信号；

步骤3、设计步骤(2e)所述的数字延时模块，数字延时模块包括整数延时和分数延时，具体为：

(3a)根据天线阵列的几何结构确定天线每个单元相对于参考单元的延时量，分解为整数延时量和分数延时量；

(3b)设计整数延时，即利用FPGA中的寄存器实现整数延时量的延时；

(3c)设计分数延时，分数延时的实现采用Farrow结构分数延时滤波器，具体步骤为：

Farrow结构分数延时滤波器的频率响应为：

式中，e表示自然对数；j是虚数单位，w是数字角频率；L-1是多项式拟合阶数,U-1是第l个子滤波器的阶数；h_l(u)是第l个子滤波器系数；D是分数延时量；

运用最大最小准则，计算系数h_l(u)，使得误差ε达到最小：

式中，Ω表示分数滤波器在数字频率[0,π]范围内各频带区间构成的集合，max表示求最大值；

(3d)整数延时和分数延时滤波器分四相实现；

步骤4、模拟子载波中频信号的变频放大和辐射，具体包括：

(4a)利用外部输入的基准时钟信号，通过倍频器产生捷变频本振信号；

(4b)子载波中频信号与捷变频本振信号混频滤波后，产生子载波射频信号；

(4c)对子载波射频信号进行功率放大，并通过天线单元发射；

步骤5、天线单元发射的各功率放大后的子载波射频信号在空间指定方向合成多载波宽带信号，从而完成多载波宽带信号的数字波束形成。

作为本发明的进一步技术方案，步骤2a中分四相产生未经相位编码调制以及相位补偿的子载波基带信号相位，具体为：

第m相信号相位：

式中，n＝0,1,...,I-1，i＝0,1,…,I-1，I为子载波个数。

作为本发明的进一步技术方案，步骤2b中P4互补码编码相位产生：

式中，φ_i,q表示第i个子载波，第q个码元编码相位，i＝0,1,…I-1，j＝0,1,…I-1；I是载波个数，通过循环移位产生I²个编码相位，每个载波的码元个数为I个。

作为本发明的进一步技术方案，步骤2c中补偿相位为：

式中，表示位于(x,y)处天线单元所需要的补偿相位，x＝0,1,…,X-1，X是阵列行数；y＝0,1,…,Y-1，Y是阵列列数；f_RF为射频载波频率，f_IF为中频载波频率，τ_x,y是相对于参考发射单元的延时。

作为本发明的进一步技术方案，步骤3d中数字延时滤波器分四相实现，具体为：

式中，C_l(4n+m)表示第l个子滤波器的第m相输出，h_l(4u′+m′)表示第l个子滤波器系数的第m′相表示，x_in(4n+m)表示分数延时滤波器的第m相输入，y_out(4n+m)分数延时滤波器的第m相输出，U取4的倍数。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

(1)利用多相处理技术，采用累加器和CORDIC算法，设计子载波DDS，有效地产生了基于P4互补码相位编码的子载波信号波形；

(2)利用FPGA的信号处理资源，进行信号产生、数字延时的一体设计，用数字延时替代模拟延时线，通过对DDS进行相位控制，对DDS输出的数字基带信号进行数字延时，实现了多个子载波信号在空间合成宽带多载波信号。

附图说明

图1是本发明多载波宽带信号空间合成方法原理图。

图2是本发明子载波基带相位产生原理图。

图3是本发明数字延时上变频原理图。

图4是本发明整数延时多相实现原理图，其中，(a)为I_g＝0，(b)为I_g＝1，(c)为I_g＝2，(d)为I_g＝3。

图5是本发明分数延时滤波器的多相结构实现原理图。其中，(a)为分数延时滤波器的实现整体原理图，(b)为分数延时滤波器的子滤波器的多相实现原理图。

图6是本发明分数延时滤波器的幅度响应和群延迟特性仿真图，其中，(a)为幅度响应，(b)为群延迟特性。

图7是本发明多载波相位编码信号基带波形延时前后仿真图，其中，(a)为多载波相位编码信号基带波形延时前后时域图，(b)为(a)的局部放大图。

图8是本发明子载波相位编码信号延时补偿前后与理想信号的脉冲压缩结果。

图9是本发明固定的俯仰角、不同方位角空间合成多载频信号，在不进行延迟+相位补偿的归一化最大脉压输出。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。

下面结合附图对本发明的技术方案做进一步的详细说明：

本发明专利采用数字阵列天线发射多载波宽带信号，通过宽带数字波束形成技术空间合成多载波宽带信号，即数字阵列天线的每个单元发射1个子载波射频信号，每个单元的子载波射频信号通过数字延时和相位补偿来补偿单元之间的空间传播延时差，只要单元之间的空间传播延时补偿足够精确，即可在空间合成多载波宽带信号。这种多载波信号的发射数字波束形成方法由于每个单元只发射1个子载波射频信号，所以每个单元均可使用高效率的饱和功率放大器放大子载波射频信号。

多载波宽带信号的发射数字波束形成方法为：按单元顺序产生子载波射频信号的复包络，进行基于P4互补码相位编码调制和单元之间空间传播延时补偿，保持各子载波射频信号间幅度、相位的相参关系，将子载波射频信号馈送给不同的阵列天线单元，在空间指定方向合成多载波宽带信号。

本发明一种多载波信号的数字波束形成方法，包括以下几个步骤：

(1a)步骤1、设计发射数字阵列和多载波宽带信号波形，按照多载波信号的载波个数和频域加权，将每个子载波射频信号指定在一个或多个天线单元上发射，如图1所示，具体步骤：

设计X×Y通道的发射数字阵列，共有Y列，每列X个发射通道(X＝1为线阵)，每个发射通道包括数字波形信号产生(DWG)、数模转换DAC器件、中频带通滤波器(BPF0)、混频器、射频带通滤波器(BPF1)、功率放大器(PA)、天线单元；

假设阵列平面处于XY平面，以位置(0,0)的发射单元为参考发射单元。

(1b)设计多载波宽带信号波形，相邻载波之间的频率间隔Δf为码元时宽t_b的倒数，I个载波的多载波宽带信号带宽等于IΔf；各个载波采用相位编码调制，编码相位以P4互补码编码相位为例；调整多载波宽带信号的波形参数，使得多载波宽带信号的载波个数I远小于或等于天线单元数，多载波宽带信号的带宽、工作比满足设计要求；

(1c)根据子载波射频信号的频域加权值，指定天线单元序号，其中，若天线单元数等于载波个数，则子载波射频信号采用均匀频域加权；

这里以位置(x,y)的天线单元为例，发射第i个子载波射频信号。x＝0,1,…,X-1，X表示发射阵列的行数，y＝0,1,…,Y-1，Y表示发射阵列的列数，i＝0,1,…,I-1，I表示载波个数。

步骤2、在FPGA中设计DWG电路，产生数字子载波中频信号，经数模转换以及中频滤波后，输出模拟子载波中频信号，根据发射子载波射频信号的天线单元位置，在基带对子载波射频信号进行数字延时和相位补偿，具体步骤：

(2a)分四相产生未经相位编码调制以及相位补偿的子载波基带信号相位；

第i个未经相位编码调制以及相位补偿的子载波基带信号可以表示为：

式中，e表示自然对数，j是虚数单位，i＝0,1,…I-1，I是子载波个数，Δf是子载波频率间隔，f_s是采样频率，n₁＝0,1,…f_s/Δf-1。

取f_s＝4IΔf，则信号s_i(n₁)的相位分4相可以表示为：

第m相信号相位：

式中，n＝0,1,...,I-1，i＝0,1,…,I-1，I为子载波个数。

θ_m(n)可以通过单个累加器产生，具体参照图2。

(2b)产生P4互补码编码相位；

P4码由线性调频信号在特定时间间隔的离散相位组成，P4码相位序列描述为：

式中，i＝0,1,…I-1；I是子载波个数，通过循环移位产生P4互补码编码相位φ_i,q：

式中，φ_i,q表示第i个子载波，第q个码元编码相位，i＝0,1,…I-1，j＝0,1,…I-1；I是载波个数，通过循环移位产生I²个编码相位，每个载波的码元个数为I个。

P4码相位序列可以通过两级累加实现。由于一个编码相位对应I点数据，所以产生P4码的时钟频率为1/Δf。具体参照图2(I＝4)，首先P4码产生模块循环产生a₀,a₁,a₂,a₃；对产生的P4码序列输出进行不同的时延，对延时后的信号取合适的数据窗口，如图3中data_valid所示，高电平为有效数据，低电平为无效数据，为脉冲宽度，T_pr为脉冲重复周期(根据实际测量需求设计)，这样就可以产生P4码互补序列φ_i,q。

(2c)根据子载波射频信号的延时需求，计算各子载波射频信号的补偿相位,与步骤(2a)和(2b)产生的相位相加送CORDIC模块，具体参照图2；

假设在(x,y)处天线单元发射第i个子载波，第q个码元射频信号，则该发射单元发射子载波射频信号可以写为：

式中，Re[]表示取实部运算，g(t)是信号的包络，f_RF为射频载波频率，f_IF为中频载波频率，τ_x,y是相对于参考发射单元的延时。在基带对信号进行延时补偿，需要对中频和射频进行相位补偿，补偿相位为：

τ_x,y可以根据所需发射方位角θ_A和俯仰角θ_E计算得到，计算公式为：

式中，d为单元间距，c为光速。

(2d)利用CORDIC算法圆周旋转模式对相位进行相位幅度转换，输出相位编码调制以及相位补偿后的子载波基带信号，具体参照图2；

CORDIC算法将向量圆周旋转模式转换为迭代移位相加算法，每次迭代的方程表示为：

x^(i′+1)＝x^(i′)-d_i′(2^-i′y^(i′))

y^(i′+1)＝y^(i′)+d_i′(2^-i′x^(i′))

z^(i′+1)＝z^(i′)-d_i′θ^(i′)

式中，x^(i′),y^(i′),z^(i′)表示第i′+1次迭代前的数据；x^(i′+1),y^(i′+1),z^(i′+1)表示第i′+1次迭代后的数据；θ^(i′)＝arctan(2^-i′)，arctan()表示反正切函数；符号d_i′是一个判决算子，用以确定旋转方向，且

M次迭代后得到：

x^(M)＝K_M(x⁽⁰⁾cosz⁽⁰⁾-y⁽⁰⁾sinz⁽⁰⁾)

y^(M)＝K_M(y⁽⁰⁾cosz⁽⁰⁾+x⁽⁰⁾sinz⁽⁰⁾)

通过设置y⁽⁰⁾＝0，z⁽⁰⁾＝θ_m(n)，其中，K_M是伸缩因子，i′＝0,1,…,M。w_i是对第i个载波的幅度加权，这也是采用CORDIC算法产生信号的另一个好处，可以对产生的波形幅度实时控制。则CORDIC输出可以表示为：

(2e)将CORDIC输出子载波基带信号送数字延时模块进行数字延时，具体参照图3；

(2f)数字延时模块的输出送数字上变频模块DUC，上变频模块输出送数模转换DAC器件，经中频带通滤波器滤波输出模拟子载波中频信号，具体参照图3；

数字延时模块输出结果为x_I(v)+jx_Q(v)，数字上变频，取实部，用数学表达式可以描述为：

式中，f_IF是中频频率，f_s是中频信号的采样频率。在本发明实例中，则上式可以进一步简化为

s_IF(4n+m)＝Re{(x_I(4n+m)+jx_Q(4n+m))×(-j)^m},m＝0,1,2,3

即，数字上变频取实部结果为x_I(4n),x_Q(4n+1),-x_I(4n+2),-x_Q(4n+3)，经过并串转换，送D/A器件，进行数模转换，经过中频带通滤波输出得到(x,y)处发射单元，发射的第i个子载波，第q个码元的中频信号，其表达式为：

步骤3、设计步骤(2e)所述的数字延时模块，数字延时包括分数延时和整数延时，具体为：

(3a)根据天线阵列的几何结构确定雷达每个单元相对于参考单元的延时量，分解为整数延时量和分数延时量；

通过延时时间τ_x,y和中频信号的采样频率4IΔf，得到整数延时量和分数延时量式中，表示取不大于·的最大整数。

(3b)设计整数延时，即利用FPGA中的寄存器实现整数延时量的延时；

(3c)设计分数延时，分数延时的实现采用Farrow结构分数延时滤波器，具体步骤为：

理想分数延时滤波器的频率响应为：

H_des(e^jw)＝e^-jwD

式中，w是数字角频率。

将e^-jwD泰勒级数展开为：

式中，R_L-1(D,w)表示余项，L-1是多项式拟合阶数。

设计分数延时滤波器，使其频率响应H(e^jw)近似为H_des(e^jw)：

式中，H_l(e^jw)是第l个子滤波器的频率响应，若h_l(u)是第l个子滤波器的系数，则Farrow结构的分数延时滤波器的频率响应为：

运用最大最小准则，计算系数h_l(u)，使得误差ε达到最小，

式中，Ω表示分数滤波器在数字频率[0,π]范围内各频带区间构成的集合，max表示求最大值。

定义误差函数H_e(e^jw)：

H_e(e^jw)＝H(e^jw)-H_des(e^jw),w∈[0,w_c]

式中，w_c表示滤波器的截止频率。

设计Farrow结构的分数延时滤波器，即，选择参数L，U和h_l(u)，使得误差函数H_e(e^jw)满足下列要求：

|H_e(e^jw)|≤δ

式中，δ表示滤波器容差。

具体设计步骤为：令r＝1,ε_r＝δ，

(1)根据

求出满足要求的最小L值，然后根据

计算各个子滤波器的容差δ_l ^(r)(w)，式中，表示取不小于·的最小整数。根据δ_l ^(r)(w)分别设计各个最优子滤波器，使得满足

最后计算

(2)以步骤(1)的结果作为初始条件，设计最优滤波器满足：

(3)如果δ_r,opt≤δ，则

r＝r+1,ε_r＝ε_r-1+Δ,Δ＞0

并返回到(1)。

(4)最优的滤波器频率响应为：

(3d)整数延时和分数延时滤波器分四相实现；

①整数延时

在宽带信号产生和处理中，为了匹配DAC和ADC高采样率，在FPGA中经常使用多相结构。如图4中的(a)至(d)所示为I_g＝0,1,2,3整数时延的多相实现，延时通过寄存器缓存和交换数据顺序实现。

②分数延时

分数延时滤波器的输出可以表示为：

式中，C_l(4n+m)表示第l个子滤波器的第m相输出，h_l(4u′+m′)表示第l个子滤波器系数的第m′相表示，x_in(4n+m)表示分数延时滤波器的第m相输入，y_out(4n+m)分数延时滤波器的第m相输出，U取4的倍数。分数延时滤波器的多相实现具体参照图5，本发明实例中取L＝U＝4，图5中的(a)为分数延时滤波器的实现整体框图，图5中的(b)为分数延时滤波器的子滤波器的多相实现框图。

步骤4、子载波中频信号的变频放大和辐射，具体包括：

(4a)利用外部输入的基准时钟信号，通过倍频器产生本振信号；

(4b)各子载波中频信号与本振信号混频滤波后，产生子载波射频信号；

(4c)对子载波射频信号进行功率放大，并通过天线阵列发射；

步骤5、天线阵列发射的各功率放大后的子载波射频信号在空间指定方向合成多载波宽带信号，从而完成多载波宽带信号的数字波束形成

本发明的算法和处理方法已通过验证，取得了满意的应用效果：

1.实验条件：Ku波段宽带数字阵列雷达，阵列单元为64×64单元的矩形阵列，阵元间距为最小波长的一半，信号形式为多载波相位编码信号，子载波采用均匀加权，编码相位采用P4码，带宽为200MHz，时宽为20.48us，采样率为f_s＝800MHz。

2.仿真内容：

仿真1：基于如下仿真参数：取L＝U＝4，设计Farrow结构的分数延时滤波器。图6中的(a)和(b)分别给出了分数延时滤波器的幅度响应和群延迟特性，分数延时量为D＝0.1。

仿真2：基于上述设计的滤波器，进行宽带发射数字波束形成，图7中的(a)给出了多载波相位编码信号基带波形延时前后时域图，图7中的(b)是其局部放大图。

仿真3：假设接收理想，考虑俯仰角为θ_E＝0°，发射方位角θ_A＝25°，接收方位角θ_A＝25°上目标回波脉冲压缩。图8给出了空间合成多载频信号不加延时补偿，加入延时补偿与理想多载频信号的脉冲压缩结果。

仿真4：假设接收理想，考虑俯仰角为θ_E＝0°，发射方位角θ_A＝0°，接收方位角θ_A＝-90°～90°上目标回波脉冲压缩，各方向目标参数一致。图9不同方位角空间合成多载频信号，在不进行延迟+相位补偿的归一化最大脉压输出，

3.仿真结果分析：

从图6中的(a)可以看出，本发明所设计的分数延时滤波器的幅度响应在[0,0.25π]范围内波动大概在0.02dB左右，可以认为非常平坦；从图6中的(b)可以看出，本发明所设计的分数延时滤波器的群延迟特性在[0,0.25π]范围内波动大概在0.005采样点间隔，分数延时滤波器的精度可以达到

从图7中的(a)和(b)可以看出，信号延时前后的差别，可以看出信号大约延时了0.125ns，而分数延时滤波器的延时量为验证了分数延时滤波器的有效性。

从图8可以看出补偿后在空间合成的多载频信号回波信号的脉压结果与理想的多载频信号的脉压结果基本一致，而没有对发射信号进行补偿，脉压增益降低了35.64dB，且峰值最大旁瓣比降低了35.64+24.33-51.71＝8.26dB。

从图9可以看出随着方位角的不停变化，空间合成多载频信号的最大脉压输出是不停变化的，在方位角θ_A＝25°时的脉压输出与图9中不进行补偿的最大脉压输出一致，阵列接收时通过合适的加权，可以进一步降低其他方位回波信号的影响。

本发明公开了一种多载波宽带信号的数字波束形成方法，是一种基于连续可变数字延时和相位补偿的多载波信号的数字波束形成方法，在FPGA中采用多相处理技术设计子载波DDS，利用双累加器和寄存器延时产生P4互补码编码相位，根据子载波射频信号发射天线单元序号，计算补偿相位和时延，利用累加器和CORDIC算法，产生相位编码以及相位补偿后的子载波基带信号；设计数字延时滤波器；然后进行数字延时、数字上变频、数模转换、中频滤波输出模拟子载波中频信号；利用外部输入的基准时钟信号，产生捷变频本振信号，各子载波中频信号与捷变频本振信号混频滤波后，产生子载波射频信号，对子载波射频信号进行功率放大，并通过天线单元发射；各天线单元发射的子载波射频信号在空间合成多载波宽带信号。本发明利用相位控制和连续可变的数字延时控制，实现多载波信号的数字的波束形成。

以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (5)

1.多载波宽带信号的数字波束形成方法，其特征在于，包括以下几个步骤：

步骤1、设计发射数字阵列和多载波宽带信号波形，按照多载波宽带信号的载波个数和频域加权，将每个子载波射频信号指定在一个或多个天线单元上发射，具体步骤：

(1a)设计X×Y通道的发射数字阵列，其中包括Y列、每列X个发射通道，每个发射通道包括依次连接的数字波形信号产生DWG电路、数模转换DAC器件、中频带通滤波器、混频器、射频带通滤波器、功率放大器、天线单元；

(1b)设计多载波宽带信号波形，相邻载波之间的频率间隔Δf为码元时宽t_b的倒数，I个载波的多载波宽带信号带宽等于IΔf；各个载波采用相位编码调制，编码相位以P4互补码编码相位；调整多载波宽带信号的波形参数，使得多载波宽带信号的载波个数I远小于或等于天线单元数，多载波宽带信号的带宽、工作比满足设计要求；

(1c)根据子载波射频信号的频域加权值，指定天线单元序号，其中，若天线单元数等于载波个数，则子载波射频信号采用均匀频域加权；

步骤2、在FPGA中设计DWG电路，产生数字子载波中频信号，经数模转换以及中频滤波后，输出模拟子载波中频信号，根据发射子载波射频信号的天线单元位置，在基带对子载波射频信号进行数字延时和相位补偿，具体步骤：

(2a)分四相产生未经相位编码调制以及相位补偿的子载波基带信号相位；

(2b)产生P4互补码编码相位；

(2c)根据子载波射频信号的延时需求，计算子载波射频信号的补偿相位,与步骤(2a)和(2b)产生的相位相加送CORDIC模块；

(2d)利用CORDIC算法圆周旋转模式对步骤(2c)得到的相位进行相位幅度转换，输出相位编码调制以及相位补偿后的子载波基带信号；

(2e)将步骤(2d)中子载波基带信号送数字延时模块进行数字延时；

(2f)数字延时模块的输出送数字上变频模块DUC，上变频模块输出送数模转换DAC器件，经中频带通滤波器滤波输出模拟子载波中频信号；

步骤3、设计步骤(2e)所述的数字延时模块，数字延时模块包括整数延时和分数延时，具体为：

(3a)根据天线阵列的几何结构确定天线每个单元相对于参考单元的延时量，分解为整数延时量和分数延时量；

(3b)设计整数延时，即利用FPGA中的寄存器实现整数延时量的延时；

(3c)设计分数延时，分数延时的实现采用Farrow结构分数延时滤波器，具体步骤为：

Farrow结构分数延时滤波器的频率响应为：

式中，e表示自然对数；j是虚数单位，w是数字角频率；L-1是多项式拟合阶数,U-1是第l个子滤波器的阶数；h_l(u)是第l个子滤波器系数；D是分数延时量；

运用最大最小准则，计算系数h_l(u)，使得误差ε达到最小：

式中，Ω表示分数滤波器在数字频率[0,π]范围内各频带区间构成的集合，max表示求最大值；

(3d)整数延时和分数延时滤波器分四相实现；

步骤4、模拟子载波中频信号的变频放大和辐射，具体包括：

(4a)利用外部输入的基准时钟信号，通过倍频器产生捷变频本振信号；

(4b)子载波中频信号与捷变频本振信号混频滤波后，产生子载波射频信号；

(4c)对子载波射频信号进行功率放大，并通过天线单元发射；

步骤5、天线单元发射的各功率放大后的子载波射频信号在空间指定方向合成多载波宽带信号，从而完成多载波宽带信号的数字波束形成。

2.根据权利要求1所述的多载波宽带信号的数字波束形成方法，其特征在于，步骤2a中分四相产生未经相位编码调制以及相位补偿的子载波基带信号相位，具体为：

第m相信号相位：

式中，n＝0,1,...,I-1，i＝0,1,…,I-1，I为子载波个数。

3.根据权利要求1所述的多载波宽带信号的数字波束形成方法，其特征在于，步骤2b中P4互补码编码相位产生：

式中，φ_i,q表示第i个子载波、第q个码元编码相位，i＝0,1,…I-1，j＝0,1,…I-1；I是载波个数，通过循环移位产生I²个编码相位，每个载波的码元个数为I个。

4.根据权利要求1所述的多载波宽带信号的数字波束形成方法，其特征在于，步骤2c中补偿相位为：

式中，表示位于(x,y)处天线单元所需要的补偿相位，x＝0,1,…,X-1，X是阵列行数；y＝0,1,…,Y-1，Y是阵列列数；f_RF为射频载波频率，f_IF为中频载波频率，τ_x,y是相对于参考发射单元的延时。

5.根据权利要求1所述的多载波宽带信号的数字波束形成方法，其特征在于，步骤3d中数字分数延时滤波器分四相实现，具体为：

式中，C_l(4n+m)表示第l个子滤波器的第m相输出，h_l(4u′+m′)表示第l个子滤波器系数的第m′相表示，x_in(4n+m)表示分数延时滤波器的第m相输入，y_out(4n+m)分数延时滤波器的第m相输出，U取4的倍数。