CN110611169B - 基于周期性相位调制的相控阵天线系统及其使用方法 - Google Patents

Abstract

本发明提供了一种基于周期性相位调制的相控阵天线系统及其使用方法，包括：天线单元1和数字移相器件2，数字移相器件2与天线单元1一一相连，对天线单元1收发的射频信号的相位进行周期性的控制。本发明能利用简单的移相器件，实现对射频信号的相位的高精度调控。本发明尤其适用于低复杂度、低功耗、低成本的相控阵天线系统，可广泛应用于相控阵雷达、通信、导航和电子对抗等需要灵活波束控制的电子系统中。

Description

基于周期性相位调制的相控阵天线系统及其使用方法

技术领域

本发明涉及天线工程技术领域，具体地，涉及一种基于周期性相位调制的相控阵天线系统及其使用方法。

背景技术

相控阵天线广泛应用于雷达、电子对抗、卫星通信、导航等工程技术领域，其基本原理是对相控阵各单元通道的幅度和相位进行加权，使得形成的波束在空间进行捷变。传统的相位控制器件多采用数字移相器，为实现高精度的波束指向控制，常需要6比特及以上位数的数字相移器件。然而数字移相器的比特数越高，其插入损耗、成本以及控制系统的复杂度也相应提高。例如，典型的6位X波段数字移相器的插入损耗为6.5dB(美国MA/COM公司的MAPS-010164器件)，控制线数量为6根。由于大型有源相控阵常采用成千上万个单元，采用传统的数字移相器引起的系统损耗、成本和复杂度相当可观。另一方面，由于5G移动通信技术，尤其是5G中的毫米波通信常会采用相控阵，而民用系统对成本和复杂度更为敏感。因此，亟需研究新型技术体制的相控阵天线技术。

公开号CN103916154B的专利公开了一种极化测定收发器前端，包括：两个接收通道，其被配置为接收来自天线的信号，每个接收通道对应于各自的极化，每个接收通道包括一个可变放大器和一个可变移相器；第一发射通道，其被配置为发送信号至天线，所述发射通道被连接到所述两个接收通道中的一个接收通道的可变移相器，并包括一个可变放大器；以及发射/接收开关，其被配置为用于为信号在所述第一发射通道和所述两个接收通道之间进行选择，所述发射/接收开关包括一个当所述发射/接收开关处于接收状态时将高阻抗添加至所述发射通道的四分之一波长传输线。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种基于周期性相位调制的相控阵天线系统及其使用方法。

根据本发明提供的一种基于周期性相位调制的相控阵天线系统，包括：天线单元1和数字移相器件2，数字移相器件2与天线单元1一一相连，对天线单元1收发的射频信号的相位进行周期性的控制。

优选地，数字移相器件2的各个相位状态在[0,2π]之间，并且呈等差关系。

优选地，还包括数字衰减器3，数字衰减器3与数字移相器件2一一相连，对射频信号进行幅度控制。

优选地，还包括功率分配器4，连接所有数字衰减器3。

优选地，还包括收发开关5、接收支路和发射支路，所述接收支路和所述发射支路通过所述收发开关5连接所述功率分配器4。

优选地，所述接收支路包括依次连接的：下变频器6、低通滤波器7和模数转换器8；

下变频器6与收发开关5连接。

优选地，所述发射支路包括依次连接的：数模转换器10、上变频器11和低通滤波器12；

低通滤波器12与收发开关5连接。

优选地，还包括FPGA器件9，FPGA器件9连接所述接收支路、所述发射支路以及数字移相器件2；

通过FPGA器件9对数字移相器件2进行控制。

优选地，FPGA器件9在一个相位调制周期内，使数字移相器件2产生的相移量线性增加或减少，且每个相位状态的持续时间相等。

根据本发明提供的一种基于周期性相位调制的相控阵天线系统的使用方法，采用上述的基于周期性相位调制的相控阵天线系统，对天线单元1收发的射频信号的相位进行周期性的控制，从而间接地对产生的第一次谐波分量的相位进行控制，实现在第一次谐波分量处的波束扫描。

与现有技术相比，本发明具有如下的有益效果：

对于低比特位的数字移相器件进行周期性相位调制，通过控制各单元通道上的数字移相器件的调制时序来间接地对信号的相位进行控制，从而实现波束扫描。并且，这种相位控制方法的精度是可重构的，它与控制信号的主频和信号的带宽有关。在传输的信号的带宽较窄的情况下，本发明能实现高精度的相移控制。

利用具有少量相移状态的数字移相器件(例如具有3～6个相位状态，通过2～3根控制线进行相位控制)实现了传统的高比特数(例如6比特移相器，具有64个相位状态，通过6根控制线进行相位控制)才能实现的相移精度。因此本发明能减少相控阵系统的硬件复杂度，有助于减少相控阵系统的体积、成本等，同时提高了可靠性。

本发明尤其适用于低复杂度、低功耗、低成本的相控阵天线系统，可广泛应用于相控阵雷达、通信、导航和电子对抗等需要灵活波束控制的电子系统中。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明的结构示意图；

图2为个相位状态下，相位递增周期调制的示意图；

图3为个相位状态下，相位递减周期调制的示意图；

图4为参考单元上的数字移相器件的控制时序，以及第n个单元上的数字移相器件的控制时序相对于参考控制时序延迟示意图；

图5为实施例一中，三个相位状态下，采用递增相位周期调制后的信号的归一化功率谱；

图6为实施例一中，三个相位状态下，采用递减相位周期调制后的信号的归一化功率谱；

图7为实施例一中，四个相位状态下，采用递增相位周期调制后的信号的归一化功率谱；

图8为实施例一中，五个相位状态下，采用递增相位周期调制后的信号的归一化功率谱；

图9为实施例二中，采用本发明形成的归一化方向图与理想方向图的比较示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

如图1所示，本发明提供的一种基于周期性相位调制的相控阵天线系统，包括：天线单元1、数字移相器件2、数字衰减器3、功率分配器4、收发开关5、接收支路、发射支路和FPGA器件9。

数字移相器2与天线单元1一一相连，对天线单元1收发的射频信号的相位进行周期性的控制。数字移相器件2的各个相位状态在[0,2π]之间，并且呈等差关系。数字衰减器3与数字移相器件2一一相连，对射频信号进行幅度控制。功率分配器4连接所有数字衰减器3。接收支路和发射支路通过收发开关5连接功率分配器4。

接收支路包括依次连接的：下变频器6、低通滤波器7和模数转换器8；下变频器6与收发开关5连接。发射支路包括依次连接的：数模转换器10、上变频器11和低通滤波器12；低通滤波器12与收发开关5连接。FPGA器件9连接接收支路、发射支路以及数字移相器件2；通过FPGA器件9对数字移相器件2进行控制。FPGA器件9在一个相位调制周期内，使数字移相器件2产生的相移量线性增加或减少，且每个相位状态的持续时间相等。

对于接收状态，收发开关5切换到接收支路，天线单元接收空间辐射的电磁波。各单元通道上的数字移相器件对天线单元接收的信号进行周期性相位调制。参考图1，数字移相器件共有M个相移状态，各相移状态采用长度不同的微带线，并通过单刀多掷开关进行选择实现，并且各数字移相器件相移状态的相移量分别为：

m为第m个数字移相器件，m∈M，通过FPGA器件9对数字移相器的相移状态进行周期性控制。在一个调制周期T_p内，其相移状态呈均匀线性变化。参考附图2和附图3，在一个调制周期内，相移量从0增加到2π(M-1)/M，或从2π(M-1)/M递减至0，并且每个相位状态

持续的时间是相同的。例如，若M＝4，在一个调制周期T_p内，在[0,T_p/4)时间段内，设置数字移相器的相移为0；在[T_p/4,T_p/2)时间段内，设置数字移相器的相移为π/2；在[T_p/2,3T_p/4)时间段内，设置数字移相器的相移为π；在[3T_p/4,T_p)时间段内，设置数字移相器的相移为3π/2。

假定进入数字移相器的信号为载频为F_c的单频信号，经过周期相位调制后，对于相位递增的调制状态，其信号的主要能量将集中到F_c+F_p上，其中F_p为对应于调制周期T_p的调制频率。并且，信号的能量还将分配到载频为F_c+(Mk+1)F_p的其他谐波分量上。因此若传输的信号带宽为B，为避免信号的能量发生混叠，应满足以下关系式：

B＜MF_p (2)

相应的，对于相位递减的调制状态，其信号的主要频率将集中到F_c-F_p上，信号的能量还将分配到载频为F_c+(Mk-1)F_p的其他谐波分量上。

需要指出的是，本发明的叙述中虽采用附图中所示的微带线与单刀多掷射频开关结构的数字移相器进行说明，但本发明不限定数字移相器的结构，利用其他原理实现的数字移相器同样能满足本发明的技术需求。另外，传统的数字移相器才采用2^p个移相状态，其中p为数字移相器的比特数。在本发明中，对移相器的状态M并没有限定，例如M＝3,5,6等，只要满足公式(1)的相移状态，就可应用在本发明中。

利用本发明进行波束方向图综合的方案如下，这里以相位递增的相位调制为例进行说明。

假定方向图综合的目标是使得波束指向θ₀，并且波束旁瓣小于SLL。相控阵为N单元一维均匀阵列，其阵元间距为D。首先，采用切比雪夫加权计算各单元通道上的幅度权值，并将其归一化。调制各单元通道上的数字衰减器3的状态，使其衰减量等于幅度权值。对于相位权值，采用等相位面综合方法，得到各单元通道上的所需的相位为：

φ_n＝-(n-1)KD sinθ₀ (3)

其中，K为对应于载频F_c+F_p的波数。设置第一个单元为参考单元，利用FPGA控制器相移量从0到2π(M-1)/M周期变化，且每个相移量的持续时间均为T_p/M。参考附图4，对于第n个单元，其相移状态的控制时序与参考状态相同，只是具有一个特定的时延τ_n。利用FPGA控制时延量τ_n，即可控制第n个单元通道相对于参考单元通道的相移量(对应载频为F_c+F_p的正一次谐波分量)，其数学关系是：

因此，若满足关系：

ρ_n＝φ_n,n＝2,3,...,N (5)

即可通过控制时延τ_n来间接的控制产生的正一次谐波(载频F_c+F_p处)的相位，实现正一次谐波的波束方向图指向θ₀。由式(5)求得各单元通道上的时延τ_n为：

由此，本发明通过控制数字衰减器，以及数字移相器的调制时序来实现幅度和相位加权，进而实现波束扫描。由式(4)可知，时延量τ_n的最小步进决定了这种周期性调制产生的相移的最小步进。而τ_n是受FPGA器件控制，其最小步进通常等于系统的时钟周期T_clk。因此，在本发明的相位调制方法下，其产生的相移量的最小步进为：

由式(7)可知，通过改变系统的时钟周期T_clk，可以重构相移的最小步进量

T_clk越小，步进精度越高。这是本发明能提供高精度的相移控制的基本原理。

对于发射状态，同样采用数字衰减器实现幅度加权、对数字移相器件实现相位加权，从而实现波束扫描。其原理及过程均与接收状态相似，故不再重复叙述。另外，本发明提供的幅度和相位加权方法并不限定为切比雪夫加权(幅度加权)与等相位面综合(相位加权)方法，其他的波束方向图综合方法均可通过本发明提供的硬件及方法架构实现。

实施例一：周期性相位调制产生的频谱。

请同时参阅图5至图8。

假设输入数字移相器件的信号为载频为1GHz的单元信号。数字移相器件共有M个状态，各状态下的相移量分别为0,2π/M,...,2π(M-1)/M。设置相位调制周期为100ns，采用相位递增的调制方式。在100ns以内，控制数字移相器件的相位从0均匀增长至2π(M-1)/M，每个相移状态的持续时间为100/Mns。设置采样频率为10GHz，并采集10个调制周期的数据做FFT变换进行频谱分析。

设置M＝3，得到的输出信号的归一化频谱如图5所示。可见经过周期性相位调制后，信号的主要能量分配到正一次谐波分量上(1.01GHz处)，并且在0.98GHz、1.04GHz等处有高次谐波分量存在。

为验证相位递减调制方式产生的频谱，设置M＝3，进行前述的相位调制，只是相位调制状态的起始值为4π/3，并递减至0。在这种调制状态下，得到的输出信号的归一化频谱如图6所示。从图中可以看出，信号的主要能量被分配到负一次谐波分量上(0.99GHz处)，并且在0.96GHz、1.02GHz处等产生高次谐波分量。

设置M＝4，采用相位递增的调制方式，得到的输出信号的归一化频谱如图7所示。可见信号的主要能量被分配到正一次谐波分量上(1.01GHz处)，并且在0.97GHz、1.05GHz等处产生高次谐波分量。

设置M＝5，采用相位递增的调制方式，得到的输出信号的归一化频谱如图8所示。可见信号的主要能量被分配到正一次谐波分量上(1.01GHz处)，并且在0.96GHz、1.06GHz等处产生高次谐波分量。

实施例二：利用周期性相位调制实现波束扫描。

请同时参阅图9。

设一维均匀8单元线性阵列，其阵元间距为半波长，所采用的数字移相器件共有3个相位状态(M＝3)。设计的目标是通过调整数字移相器的控制时序，使得产生的正一次谐波的波束指向-25°，并且副瓣电平小于-20dB。数字移相器的输入信号为载频为1GHz的单频信号，调制频率为10MHz。所采用的数字衰减器为6比特衰减器，其步进为0.25dB。

首先，利用切比雪夫加权方法计算8个单元通道上的幅度权值，分别为：0.5799,0.6603,0.8751,1,1,0.8751,0.6603,0.5799。将理想权值根据所选用的数字衰减器进行量化(衰减范围为0dB～16dB，步进为0.25dB)，得到实际的幅度权值为：0.5788,0.6683,0.866,1,1,0.866,0.6683,0.5788。

然后，设置第一个通道上数字移相器的调制时序为参考时序。由于调制周期为100ns，在[0,33.333ns)范围内，通过FPGA控制数字移相器的相移量为0；在[33.333,66.667ns)范围内，通过FPGA控制数字移相器的相移量为2π/3；在[66.667ns,1)范围内，通过FPGA控制数字移相器的相移量为4π/3。

其次，设置第2个至第8个单元通道上的调制时序。由式(6)求得第2个至第8个单元通道上所需的理想时延τ_n,n＝2,...,8。设置FPGA的主时钟频率F_clk为1GHz，即主时钟周期T_clk为1ns。相应的，对理想时延τ_n进行量化，得到第2个至第8个单元上的归一化时延(相对于主时钟周期T_clk)分别为：79,58,37,15,94,73,52。设计各单元上的控制时序，使其相对于参考单元上的控制时序分别延迟79,58,37,15,94,73,52个时钟周期，即可实现正一次谐波分量上的相位加权。

图9中给出了理想权值下的方向图，以及本实例所述的周期相位调制方法产生的第一次谐波的归一化方向图。从图中可以看出，虚线所示的周期相位调制方法产生的方向图与理想方向图接近，达到设计目的，证明本发明提供的方法的有效性。

根据本发明提供的一种基于周期性相位调制的相控阵天线系统的使用方法，采用上述的基于周期性相位调制的相控阵天线系统，对天线单元1收发的射频信号的相位进行周期性的控制，从而间接地对产生的第一次谐波分量的相位进行控制，实现在第一次谐波分量处的波束扫描。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种基于周期性相位调制的相控阵天线系统，其特征在于，包括：天线单元(1)和数字移相器件(2)，数字移相器件(2)与天线单元(1)一一相连，对天线单元(1)收发的射频信号的相位进行周期性的控制；

数字移相器件共有M个相移状态，M为正整数，m∈M，在第m个数字移相器件相移状态下，数字移相器件相移状态对应的相移量为：

在一个调制周期T_p内，相移状态呈均匀线性变化；

传输的信号带宽为B，为避免信号的能量发生混叠，应满足以下关系式：

B＜MF_p (2)

F_p为对应于调制周期T_p的调制频率；

相控阵第n个单元通道上的所需的相位为：

φ_n＝-(n-1)KD sinθ₀ (3)

θ₀为波束指向，D为阵元间距，K为对应于载频F_c+F_p的波数；

相控阵第n个单元通道相对于参考单元通道的相移量ρ_n为：

τ_n为相控阵第n个单元通道的时延；

若满足关系：

ρ_n＝φ_n,n＝2,3,...,N (5)

N为大于等于2的正整数；

由式(5)求得各单元通道上的时延τ_n为：

产生的相移量的最小步进为：

通过改变系统的时钟周期T_clk，重构相移的最小步进量

T_clk越小，步进精度越高。

2.根据权利要求1所述的基于周期性相位调制的相控阵天线系统，其特征在于，数字移相器件(2)的各个相位状态在[0,2π]之间，并且呈等差关系。

3.根据权利要求1所述的基于周期性相位调制的相控阵天线系统，其特征在于，还包括数字衰减器(3)，数字衰减器(3)与数字移相器件(2)一一相连，对射频信号进行幅度控制。

4.根据权利要求3所述的基于周期性相位调制的相控阵天线系统，其特征在于，还包括功率分配器(4)，连接所有数字衰减器(3)。

5.根据权利要求4所述的基于周期性相位调制的相控阵天线系统，其特征在于，还包括收发开关(5)、接收支路和发射支路，所述接收支路和所述发射支路通过所述收发开关(5)连接所述功率分配器(4)。

6.根据权利要求5所述的基于周期性相位调制的相控阵天线系统，其特征在于，所述接收支路包括依次连接的：下变频器(6)、低通滤波器(7)和模数转换器(8)；

下变频器(6)与收发开关(5)连接。

7.根据权利要求5所述的基于周期性相位调制的相控阵天线系统，其特征在于，所述发射支路包括依次连接的：数模转换器(10)、上变频器(11)和低通滤波器(12)；

低通滤波器(12)与收发开关(5)连接。

8.根据权利要求5所述的基于周期性相位调制的相控阵天线系统，其特征在于，还包括FPGA器件(9)，FPGA器件(9)连接所述接收支路、所述发射支路以及数字移相器件(2)；

通过FPGA器件(9)对数字移相器件(2)进行控制。

9.根据权利要求8所述的基于周期性相位调制的相控阵天线系统，其特征在于，FPGA器件(9)在一个相位调制周期内，使数字移相器件(2)产生的相移量线性增加或减少，且每个相位状态的持续时间相等。

10.一种基于周期性相位调制的相控阵天线系统的使用方法，其特征在于，采用权利要求1所述的基于周期性相位调制的相控阵天线系统，对天线单元(1)收发的射频信号的相位进行周期性的控制，从而间接地对产生的第一次谐波分量的相位进行控制，实现在第一次谐波分量处的波束扫描。

Images