CN105319539A - 一种基于dds技术的三坐标雷达目标模拟器 - Google Patents

Abstract

本发明公开了一种基于DDS技术的三坐标雷达目标模拟器，包括VPX连接器、FPGA配置模块、DSP解析计算模块、DDS配置模块、合成驱动模块和SMA连接器，VPX连接器的信号传输端用于连接信号处理差支路板和信号处理和支路板，VPX连接器的信号输出端连接FPGA配置模块的信号输入端，FPGA配置模块的信号输出端连接DDS配置模块的信号输入端，FPGA配置模块的数据传输端连接DSP解析计算模块的数据传输端，DDS配置模块的信号输出端连接合成驱动模块的信号输入端，合成驱动模块的信号输出端连接SMA连接器的信号输入端，SMA连接器的信号输出端一路用于连接信号处理差支路板，一路用于连接信号处理和支路板。

Description

一种基于DDS技术的三坐标雷达目标模拟器

技术领域

本发明涉及雷达目标模拟技术领域，尤其涉及一种基于DDS技术的三坐标雷达目标模拟器。

背景技术

三坐标雷达因能同时获得目标方位、距离、俯仰角等三维坐标参数，对目标的定位更加准确，能同时发现、跟踪多批目标而受到广泛关注。电扫描方式的三坐标雷达，因具有可实现无惯性波束扫描、目标容量大、数据率高、可实现边扫描边跟踪的优点，成为三坐标雷达发展方向，其中方位和俯仰波束均通过电扫描实现的三坐标雷达即两维电扫雷达技术得到快速发展。而一个完善的雷达系统，模拟器是必不可少的器件之一，其为雷达研制、故障检测和在线模拟训练提供便利。随着现代电子技术和雷达技术的发展，DDS直接数字频率合成技术的出现和快速发展给波形的产生和合成以及基于此的调制应用提供了一种低成本、低功耗、高分辨率的解决方法，基于DDS技术的雷达模拟器，同时也得到越来越广泛的研究和应用。

然而，在采用和差波束测角体制的三坐标雷达回波模拟器中，一般都采用三个DDS架构，即三个DDS分别对应“和波束”支路、方位“差波束”支路和俯仰“差波束”支路，这种架构可以方便的产生非独立的多目标，但是在模拟多个独立多目标时需要成倍的增加DDS的数量，且控制复杂。例如，要产生4个独立目标，则需要个DDS。

发明内容

本发明的目的是提供一种基于DDS技术的三坐标雷达目标模拟器，在使用一个DDS芯片情况下，就可模拟一个独立目标的三坐标信息，减少DDS数量，提高控制性能。

本发明采用的技术方案为：

一种基于DDS技术的三坐标雷达目标模拟器，包括VPX连接器、FPGA配置模块、DSP解析计算模块、DDS配置模块、合成驱动模块和两个SMA连接器，

所述的VPX连接器集成电源接口、所有通讯接口和调试接口，用于传输上位机设定的目标参数；VPX连接器的信号传输端用于连接信号处理差支路板和信号处理和支路板，信号处理差支路板连接上位机，VPX连接器的信号输出端连接FPGA配置模块的信号输入端；

所述的FPGA配置模块用于接收DSP解析计算模块发送的雷达天线波束方位指向，将之与模拟目标的当前方位数据比较并判定，完成对DDS配置模块的配置；FPGA配置模块的信号输出端连接DDS配置模块的信号输入端，FPGA配置模块的数据传输端连接DSP解析计算模块的数据传输端；

所述的DSP解析计算模块用于计算模拟目标参数，得出各个模拟目标所需的DDS控制字，并实时刷新雷达天线波束当前方位指向及模拟目标的参数变化；

所述的DDS配置模块产生指定频率和幅度的正弦波，并对正弦波的脉宽和脉内相位进行调制，输出同相、反相两路对称信号；DDS配置模块的信号输出端连接合成驱动模块的信号输入端；

所述的合成驱动模块用于对DDS配置模块产生的同相信号进行求和、驱动形成和路中频信号，同时根据差波速选择信号选择同相或反相信号，并对其进行幅度调制，经合成、驱动后形成和路中频信号；合成驱动模块的信号输出端分别连接一个SMA连接器的信号输入端，两个SMA连接器的信号输出端用于分别对应连接信号处理差支路板和信号处理和支路板。

所述的FPGA配置模块包括时钟分频单元、地址译码单元、数据锁存单元和脉冲产生电路，时钟分频单元的信号输入端连接外部时钟信号，时钟分频单元的第一信号输出端连接数据锁存单元，时钟分频单元的第二信号输出端连接脉冲产生电路，地址译码单元的信号输入端连接DSP解析计算模块的数据传输端，地址译码单元的译码信号输出端连接脉冲产生电路，地址译码单元的数据信号输出端连接数据锁存单元，数据锁存单元的输出端连接脉冲产生电路，脉冲产生电路的信号输出端连接DDS配置模块，脉冲产生电路还连接脉冲触发控制端。

所述的数据锁存单元包括方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元、速度数据锁存子单元和差路数据锁存子单元，方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元和速度数据锁存子单元的信号输出端连接脉冲产生电路；差路数据锁存子单元的信号输出端连接合成控制模块。

所述的DDS配置模块包括n片独立的AD9854芯片，每片AD9854芯片的输入端连接脉冲产生电路的信号输出端，每片AD9854芯片的输入端输出同相、反相两路对称信号，每片AD9854芯片的输出端连接合成驱动模块的信号输入端。

所述的合成驱动模块包括n个选择开关，每片独立的AD9854芯片信号分别对应连接每个选择开关的信号输入端，且每片AD9854芯片输出的同相信号共同连接和路中频信号电路的输入端；每个选择开关的选择控制端连接差路数据锁存子单元的信号输出端，每个选择开关的输出端分别对应连接一个可控放大电路的信号输入端，n个可控放大电路的信号输出端共同连接差路中频信号电路的输入端；和路中频信号电路和差路中频信号电路分别连接一个SMA连接器的信号输入端。

所述的和路中频信号电路和差路中频信号电路均包括依次连接的加法器、驱动电路、滤波电路，滤波电路的输出端用于输出对应的和路中频信号和差路中频信号。

本发明首先通过安装有显控界面的上位机将模拟目标参数送至雷达信号处理机差支路板,经VPX连接器送至FPGA配置模块，FPGA模块完成相关信号、序列的选通或产生，FPAG配置模块再将参数送至DSP配置模块，DSP配置模块将接收到的模拟目标参数解析计算为DDS所需的控制字,并送至FPGA对DDS进行配置；配置后的DDS芯片，每片均产生同相、反相两路对称信号，同相、反相两路对称信号作为和波束、差波束的激励，通过信号衰减和选择电路，生成和路中频信号和差路中频信号，产生和波束、差波束用以模拟目标的方位信息，根据波位号控制“和波束”的幅度变化以模拟目标俯仰信息；本发明采用DSP+FPGA+DDS的系统结构，通过上位机设置参数方便实现多种波形的雷达回波信号的模拟。

附图说明

图1为本发明的电路原理框图；

图2为本发明的FPGA配置模块电路原理框图；

图3为本发明的DSP解析计算模块主程序流程图；

图4为本发明的AD9854芯片内部结构电路原理框图；

图5为本发明的合成驱动模块原理框图。

具体实施方式

如图1所示，本发明包括VPX连接器、FPGA配置模块、DSP解析计算模块、DDS配置模块、合成驱动模块和两个SMA连接器，

所述的VPX连接器集成电源接口、所有通讯接口和调试接口，用于传输上位机设定的目标参数；VPX连接器的信号传输端用于连接信号处理差支路板和信号处理和支路板，信号处理差支路板连接上位机，VPX连接器的信号输出端连接FPGA配置模块的信号输入端；

所述的FPGA配置模块用于接收DSP解析计算模块发送的雷达天线波束方位指向，将之与模拟目标的当前方位数据比较并判定，完成对DDS配置模块的配置；FPGA配置模块的信号输出端连接DDS配置模块的信号输入端，FPGA配置模块的数据传输端连接DSP解析计算模块的数据传输端；

所述的DSP解析计算模块用于计算模拟目标参数，得出各个模拟目标所需的DDS控制字，并实时刷新雷达天线波束当前方位指向及模拟目标的参数变化；

所述的DDS配置模块产生指定频率和幅度的正弦波，并对正弦波的脉宽和脉内相位进行调制，输出同相、反相两路对称信号；DDS配置模块的信号输出端连接合成驱动模块的信号输入端；

所述的合成驱动模块用于对DDS配置模块产生的同相信号进行求和、驱动形成和路中频信号，同时根据差波速选择信号选择同相或反相信号，并对其进行幅度调制，经合成、驱动后形成和路中频信号；合成驱动模块的信号输出端分别连接一个SMA连接器的信号输入端，两个SMA连接器的信号输出端用于分别对应连接信号处理差支路板和信号处理和支路板。

其中，FPGA模块采用一片Xilinx公司的XC5VSX95T芯片，提供多种IP核及多种接口需求，主要完成对DDS模块配置和时序管理，首先接收DSP解析计算模块传送的雷达天线波束方位指向，将之与模拟目标的当前方位数据比较并判定。FPGA电路原理框图如图2所示，FPGA配置模块包括时钟分频单元、地址译码单元、数据锁存单元和脉冲产生电路，数据锁存单元包括方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元、速度数据锁存子单元和差路数据锁存子单元。时钟分频单元的信号输入端连接外部时钟信号，时钟分频单元的第一信号输出端分别连接方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元、速度数据锁存子单元和差路数据锁存子单元的输入端，时钟分频单元的第二信号输出端连接脉冲产生电路。地址译码单元的信号输入端连接DSP解析计算模块的数据传输端，地址译码单元的译码信号输出端连接脉冲产生电路，地址译码单元的数据信号输出端连接数据锁存单元，方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元和速度数据锁存子单元的信号输出端连接脉冲产生电路，差路数据锁存子单元的信号输出端输出差波束选择信号，并连接合成驱动模块中的选择开关，作为选择开关的差波控制信号；脉冲产生电路的信号输出端有四个端口，分别为地址总线、数据总线、WR/RD和UD＿CLK，四个端口均连接到DDS配置模块中的每个芯片的输入端，脉冲产生电路还连接脉冲触发控制端。其中，外部时钟经时钟分频后，一路供给数据锁存模块，一路供给脉冲产生电路；地址译码模块将DSP解析计算模块发送给FPGA模块的DDS控制字所对应的地址译码后，发送给脉冲产生电路。FPGA模块的DDS控制字所对应的数据送至数据锁存模块，经数据锁存后，将方位、距离、俯仰高度等参数送给脉冲产生电路。通过将当前雷达天线波束方位指向与模拟目标的方位数据比较选定预存的差支路方向，差支路方向指差信号方向及偏差角，送给合成驱动模块中的选择开关，作为差路中频信号生成的选择信号。脉冲产生模块实现了对DDS的配置及脉冲的生成，根据雷达的信号类型，选择相应的DDS工作模式控制字，同时将信号类型对应的寄存器地址写入DDS芯片的工作模式寄存器，在脉冲产生电路的脉冲触发控制端接入TR信号，TR信号由信号处理差支路板产生并发送给脉冲产生电路，TR信号作为脉冲触发，TR信号的上升沿启动脉冲计时器，根据DSP送来的时延数据配置计时器，在计时器计时期间，配置DDS芯片的幅度控制寄存器（地址），同时产生脉冲，计时器计时结束后，再次配置幅度控制器，结束脉冲。

DSP解析计算模块用于将模拟目标参数计算得出各个模拟目标所需的DDS控制字。DSP解析计算模块采用一片ADI公司的ADSP-TS201芯片，支持主频最高600MHz，32位浮点和40扩展浮点数据格式，以及8、16、32和64位定点操作，允许128bit的数据、指令和I/O端口访问，4个全双工LINK端口支持高达500MB/s的传输速度，JTAG仿真接口允许多片DSP仿真。DSP解析计算模块主要担任目标模拟器的主控，利用LOCALBUS接收通信数据，并执行相应设置和控制命令。DSP解析计算模块主程序流程如图3所示,DSP解析计算模块上电初始化后，首先判定是否进入模拟器工作模式，若是则接收模拟目标参数，根据接收到的模拟目标的参数，DSP解析计算模块在串口子程序中计算出各个模拟目标所需的DDS控制字：工作模式、频率、幅度，相位，并将这些参数送给FPGA配置模块。其中，DDS工作模式为默认值；DDS频率控制字有两个，当工作固定为BPSK模式时，频率控制字2无效，频率控制字1控制DDS输出中频回波的中心频率：，其中为模拟器中频频率，，为上位机设定的径向速度参数，为雷达工作载频，DSP解析计算模块利用AD9854中datasheet中频率控制字计算公式得到DDS频率控制字；DSP解析计算模块读取FPGAROM中存储的伪随机序列获得DDS的相位控制字，相位在0和π之间变化，0对应相位0，1对应相位π；在非测高模式下，幅度控制字为固定值，测高模式下，DSP根据上位机设置的目标高度及雷达当前波束的俯仰角计算出DDS所需的频率控制字。在定时子程序中，实时修正多普勒频率的变化，实时刷新雷达天线波束当前方位指向及模拟目标的参数，修正目标距离和方位的变化，完成运动目标模拟。

DDS配置模块包括n片独立的AD9854芯片，每片AD9854芯片的输入端连接脉冲产生电路的信号输出端的四个端口，每片AD9854芯片的输入端输出同相、反相两路对称信号，每片AD9854芯片的输出端连接合成驱动模块的信号输入端。

本发明的实施例中，DDS配置模块选择4片独立的ADI公司的AD9854芯片，其工作频率高达300MHZ，内含48位双频率控制字，14位双相位控制字，2路300MHZ高速12位DAC，具有简化的高速IO控制端口，片内可选5种工作模式：Single-Tone（Mode000）、FSK(Mode001)、RampedFSK(Mode010)、Chirp(Mode011)和BPSK(Mode100)，本发明中DDS的工作模式默认为BPSK。AD9854芯片内部结构框图如图4所示，包括数字加法器，数字加法器的输出端连接相位累加器的输入端，相位累加器的第一输出端连接同向正弦波处理电路，相位累加器的第二输出端连接反向正弦波处理电路，同向正弦波处理电路和反向正弦波处理电路包括依次连接的数字加法器、正弦表、数字乘法器、数/模转换器。AD9854芯片的功能主要是产生指定频率和幅度的正弦波，并对正弦波的脉宽和脉内相位进行调制，输出同相、反相两路对称信号。当WR/RD位有效时，FPGA配置模块向AD9854芯片写入DDS控制字，AD9854则根据这些控制字，配置其内部相应寄存器，实现同相、反相信号的产生。将AD9854芯片内部数字乘法器作为脉冲调制的开关使用，目标模拟器工作时,相位累加器始终工作,需要产生脉冲时,乘数不为零,当脉冲结束时,配置乘数为零，所得脉冲具有相位连续性,且编程简单,无需增加外围电路。当需要产生模拟目标时，TR脉冲启动计时器，当计数达到时间延迟时，其中，产生一个脉冲，启动DDS产生回波脉冲，得到模拟目标的距离信息模拟；根据模拟目标的径向速度v,雷达波长λ，计算多普勒频率为fd=2v/λ,带入AD9854的datasheet中DDS频率控制字计算公式，可以得到模拟目标的速度；由于采用顺序频扫的方式实现测高，因此可以将模拟目标的高度信息转换成DDS幅度控制字，实现两次频扫幅度差，实现目标高度信息的模拟。将AD9854芯片内部数字乘法器作为脉冲调制的开关使用，目标模拟器工作时,相位累加器始终工作,需要产生脉冲时,乘数不为零,当脉冲结束时,配置乘数为零，所得脉冲具有相位连续性,且编程简单,无需增加外围电路。通过高速I/O控制端口，读取脉冲使能信号UD_CLK，当其有效时，AD9854芯片快速刷新读入新的控制字。

合成驱动模块包括n个选择开关、可控放大电路、差路中频信号电路及和路中频信号电路，在本发明的实施例中，对应上述DDS配置模块中的四个独立的AD9854芯片，所以，选择开关也应为四个。合成驱动模块组成框图，如图5所示，四片独立的AD9854芯片信号输出端分别对应连接四个选择开关的信号同向输入端和反向输入端，且每片AD9854芯片输出的同相信号共同连接和路中频信号电路的输入端；每个选择开关的选择控制端连接差路数据锁存子单元的差波信号输出端，四个选择开关的输出端分别对应连接四个可控放大电路的信号输入端，四个可控放大电路的信号输出端共同连接差路中频信号电路的输入端；和路中频信号电路和差路中频信号电路均包括依次连接的加法器、驱动电路和滤波电路，和路中频信号电路和差路中频信号电路中的滤波电路的输出端用于输出对应的和路中频信号和差路中频信号；和路中频信号电路和差路中频信号电路分别连接SMA连接器的信号输入端。合成驱动模块功能主要产生和、差两路中频信号。其中，DDS模块产生的同相信号经加法器进行求和、驱动电路进行驱动，再滤波后形成和路中频信号；同时根据FPGA配置模块发送的差波束选择信号，利用选择开关选择DDS配置模块产生的同相或反相信号，经可控放大电路对其进行幅度调制，经加法器进行求和、驱动电路进行驱动，滤波后形成差路中频信号。其中，选择开关采用型号为AD8182，可控放大电路采用型号为LMH6739，加法器采用型号为AD8072，驱动电路采用型号为OPA683。

VPX链接器模块，采用TYCO公司的HSR接口，集成了总电源接口（1.2V直流电源、1.5V直流电源、2.5V直流电源、3.3V直流电源、5V直流电源）、所有的通讯接口（例如RapidIO，）以及调试接口（例如UART、Ethernet等）。

本发明的实施例为：在实施中，以选择4片独立的ADI公司的AD9854芯片组成DDS配置模块。本发明借助外围上位机和信号处理差支路板及信号处理和支路板完成目标模拟，利用上位机上安装的显控界面进行控制操作和参数设定，首先切入模拟器状态，在模拟器状态下设置雷达模拟目标的参数：起始方位、起始距离、起始高度、径向速度、切向速度、加速度；再将这些参数通过485串口送至雷达信号处理差支路板，信号处理差支路板主要起到信息的传递作用，属于中间机构，不会对信息进行核心性处理；信号处理差支路板通过RapidIO（4×）总线将信息传给FPGA配置模块，FPGA配置模块接收到参数后，利用Localbus总线送至DSP解析计算模块，DSP解析计算模块首先进行判定，雷达是否进入了模拟器状态，若进入了该状态，根据接收到的模拟目标参数，解析计算出各个模拟目标所需的DDS控制字，并由Localbus总线将DDS控制字对应的地址、数据送至FPGA配置模块对DDS配置模块进行配置，FPGA配置模块中的脉冲产生电路则根据DSP解析计算模块传送的数据地址控制DDS配置模块产生信号，DDS配置模块包含了4块DDS芯片，每个DDS芯片均产生同相、反相两路信号。和路中频信号由4片DDS芯片产生的同相信号经加法器求和，驱动滤波后生成，并经SMA连接器送往信号处理和支路板；经选择开关选取同相或反相信号，在进行可控放大后送至加法器求和，驱动滤波后生成差路中频信号，通过SMA连接器送给信号处理差支路板。最终完成雷达目标的模拟。

本发明的发明点在于将DDS芯片产生的同相和反相输出信号作为和波束、差波束的激励，通过信号衰减和选择开关，产生和路中频信号、差路中频信号，产生和波束、差波束用以模拟目标的方位信息，根据波位号控制“和波束”的幅度变化用以模拟目标俯仰信息，再采用DSP+FPGA+DDS的系统结构，通过上位机设置参数可方便实现多种波形的雷达回波信号的模拟，并在硬件电路设计方面尽量采用成熟电路和器件，保证了电路的稳定性。通过这种独特的设计连接结构，及各个模块的功能发挥，使得DDS配置模块中的每个DDS芯片即可产生一组和、差两路中频回波信号，完成三坐标雷达目标中频回波的模拟，克服现有技术中DDS数量过多的缺陷。

Claims (6)

1.一种基于DDS技术的三坐标雷达目标模拟器，其特征在于：包括VPX连接器、FPGA配置模块、DSP解析计算模块、DDS配置模块、合成驱动模块和两个SMA连接器，

所述的VPX连接器集成电源接口、所有通讯接口和调试接口，用于传输上位机设定的目标参数；VPX连接器的信号传输端用于连接信号处理差支路板和信号处理和支路板，信号处理差支路板连接上位机，VPX连接器的信号输出端连接FPGA配置模块的信号输入端；

所述的FPGA配置模块用于接收DSP解析计算模块发送的雷达天线波束方位指向，将之与模拟目标的当前方位数据比较并判定，完成对DDS配置模块的配置；FPGA配置模块的信号输出端连接DDS配置模块的信号输入端，FPGA配置模块的数据传输端连接DSP解析计算模块的数据传输端；

所述的DSP解析计算模块用于计算模拟目标参数，得出各个模拟目标所需的DDS控制字，并实时刷新雷达天线波束当前方位指向及模拟目标的参数变化；

所述的DDS配置模块产生指定频率和幅度的正弦波，并对正弦波的脉宽和脉内相位进行调制，输出同相、反相两路对称信号；DDS配置模块的信号输出端连接合成驱动模块的信号输入端；

所述的合成驱动模块用于对DDS配置模块产生的同相信号进行求和、驱动形成和路中频信号，同时根据差波速选择信号选择同相或反相信号，并对其进行幅度调制，经合成、驱动后形成和路中频信号；合成驱动模块的信号输出端分别连接一个SMA连接器的信号输入端，两个SMA连接器的信号输出端用于分别对应连接信号处理差支路板和信号处理和支路板。

2.根据权利要求1所述的基于DDS技术的三坐标雷达目标模拟器，其特征在于：所述的FPGA配置模块包括时钟分频单元、地址译码单元、数据锁存单元和脉冲产生电路，时钟分频单元的信号输入端连接外部时钟信号，时钟分频单元的第一信号输出端连接数据锁存单元，时钟分频单元的第二信号输出端连接脉冲产生电路，地址译码单元的信号输入端连接DSP解析计算模块的数据传输端，地址译码单元的译码信号输出端连接脉冲产生电路，地址译码单元的数据信号输出端连接数据锁存单元，数据锁存单元的输出端连接脉冲产生电路，脉冲产生电路的信号输出端连接DDS配置模块，脉冲产生电路还连接脉冲触发控制端。

3.根据权利要求2所述的基于DDS技术的三坐标雷达目标模拟器，其特征在于：所述的数据锁存单元包括方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元、速度数据锁存子单元和差路数据锁存子单元，方位数据锁存子单元、距离数据锁存子单元、俯仰数据锁存子单元和速度数据锁存子单元的信号输出端连接脉冲产生电路；差路数据锁存子单元的信号输出端连接合成控制模块。

4.根据权利要求3所述的基于DDS技术的三坐标雷达目标模拟器，其特征在于：所述的DDS配置模块包括n片独立的AD9854芯片，每片AD9854芯片的输入端连接脉冲产生电路的信号输出端，每片AD9854芯片的输入端输出同相、反相两路对称信号，每片AD9854芯片的输出端连接合成驱动模块的信号输入端。

5.根据权利要求4所述的基于DDS技术的三坐标雷达目标模拟器，其特征在于：所述的合成驱动模块包括n个选择开关，每片独立的AD9854芯片信号分别对应连接每个选择开关的信号输入端，且每片AD9854芯片输出的同相信号共同连接和路中频信号电路的输入端；每个选择开关的选择控制端连接差路数据锁存子单元的信号输出端，每个选择开关的输出端分别对应连接一个可控放大电路的信号输入端，n个可控放大电路的信号输出端共同连接差路中频信号电路的输入端；和路中频信号电路和差路中频信号电路分别连接一个SMA连接器的信号输入端。

6.根据权利要求5所述的基于DDS技术的三坐标雷达目标模拟器，其特征在于：所述的和路中频信号电路和差路中频信号电路均包括依次连接的加法器、驱动电路、滤波电路，滤波电路的输出端用于输出对应的和路中频信号和差路中频信号。