CN114676080A - 一种基于soc平台的雷达信号模拟产生方法 - Google Patents

一种基于soc平台的雷达信号模拟产生方法 Download PDF

Info

Publication number
CN114676080A
CN114676080A CN202210215482.7A CN202210215482A CN114676080A CN 114676080 A CN114676080 A CN 114676080A CN 202210215482 A CN202210215482 A CN 202210215482A CN 114676080 A CN114676080 A CN 114676080A
Authority
CN
China
Prior art keywords
signal
dds
frw
frequency
radar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210215482.7A
Other languages
English (en)
Other versions
CN114676080B (zh
Inventor
石玉
李卓伦
江茹
尉旭波
钟慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210215482.7A priority Critical patent/CN114676080B/zh
Publication of CN114676080A publication Critical patent/CN114676080A/zh
Application granted granted Critical
Publication of CN114676080B publication Critical patent/CN114676080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
    • Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明公开了一种基于SOC平台的雷达信号模拟产生方法，该方法包括构建基于SOC平台芯片加DAC结构的硬件平台；计算脉宽、周期、码元个数等控制参数；计算脉冲波形控制参数；通过AXI总线将各控制参数发送到FPGA的相应部分；通过AXI总线下发控制指令，控制DDS周期性地产生波形数据；波形数据输出到DAC，转化为模拟信号输出。本发明充分发挥SOC平台芯片的性能，将涉及浮点运算较多的控制参数计算放在ARM嵌入式系统，将实时性要求较高的信号产生放在FPGA中，二者的通信通过SOC平台芯片内部的总线实现，总体结构更加简便，受外界干扰影响小，有利于技术人员的开发与维护。

Description

一种基于SOC平台的雷达信号模拟产生方法
技术领域
本发明属于信号控制技术领域，特别涉及雷达信号技术领域，具体是指一种基于SOC平台的雷达信号模拟产生方法。
背景技术
雷达在军事防空和空中作战系统中发挥着非常重要的作用，它能够获取目标的距离、速度和角度等信息，此外在民用商用方面，天气预报等大气预测和交通管理以及环境治理等方面也都有雷达的广泛应用。在雷达研制过程中，如何有效地调试雷达成了重要的问题,在调试过程中需将置于真正的外场环境，对测试条件有着较高的要求，调试周期也较长。利用雷达回波模拟器可产生虚拟的目标回波，调制各种目标参数信息以及环境干扰信息，供雷达进行采集处理，可大幅降低雷达调试的成本，提升雷达调试的效率。
如图1所示，雷达设备一般包含两部分，发射机发射电磁波，辐射到目标物体上，接收机接收到目标反射的电磁波，通过分析回波的周期，频率计算出目标物体的速度、距离信息。在调试阶段，可通过雷达信号模拟系统生成指定的雷达回波信号，为接收设备提供验证条件，如图2所示。
目前雷达信号模拟系统的信号生成主要有两种方法，第一种采用计算机仿真技术来计算战场环境中雷达信号的数字信号，将计算的结果数据送入DAC(数字模拟转换器)产生模拟信号；该方法以数学模型为基础，优点是可以任意设置实验场景，试验效率高，成本低；缺点是数字仿真的置信度较低。第二种采用DSP(数字信号处理)芯片和FPGA(现场可编程逻辑门阵列)协同控制的方法，通过DSP计算所要产生雷达信号的控制字信息，发送到FPGA并由其内部的DDS(直接数字合成)逻辑电路产生数字信号，然后送入DAC产生模拟信号。该方法准确度更高，但DSP和FPGA之间需要有额外的硬件连接以完成通信，同时针对DSP程序的编写及维护也会增加雷达信号模拟系统的复杂性。
发明内容
本发明针对背景技术存在的缺陷，提出了一种基于SOC平台的雷达信号模拟产生方法，该方法基于SOC平台芯片加DAC结构的硬件平台实现，所述SOC平台芯片集成了ARM嵌入式系统及FPGA结构，由ARM嵌入式系统根据所要模拟的雷达信号特征计算信号生成所需控制参数，FPGA中包含雷达信号产生控制器逻辑电路和DDS波形合成电路，其中雷达信号产生控制器负责接收ARM端计算得到的控制参数，并且输出DDS的控制信号使得DDS生成对应的雷达信号的数字信号，由DAC输出最终的雷达信号模拟信号；ARM与FPGA的通信数据传输由SOC平台芯片内部的AXI总线(高级可扩展接口)完成。
本发明具体包括如下步骤：
步骤1：根据需要产生的雷达信号的周期时间、脉宽时间、码元个数，在ARM嵌入式系统计算周期、脉宽、码元个数等控制参数；
步骤2：根据需要产生的雷达信号的频率和相位，在ARM嵌入式系统计算波形控制参数；
步骤3：通过AXI总线将步骤1计算的控制参数从ARM嵌入式系统发送到FPGA中的控制参数寄存器组，步骤2计算的脉冲波形控制参数发送到FPGA中的控制参数存储块；
步骤4：ARM端通过AXI总线下发“开始”状态控制指令到FPGA端；
步骤5：FPGA端接收到“开始”指令后，根据步骤3接收到的脉冲波形控制参数，控制DDS周期性地产生波形数据；
步骤6：DDS波形数据输出到DAC，转化为模拟信号输出。
至此，实现了雷达信号模拟产生的功能。
本发明充分发挥SOC平台芯片的性能，将涉及浮点运算较多的控制参数计算放在ARM嵌入式系统，将实时性要求较高的信号产生放在FPGA中，二者的通信通过芯片内部的总线实现。总体结构更加简便，受外界干扰影响小，有利于技术人员的开发与维护。
附图说明
图1为现有雷达系统的工作原理；
图2为现有雷达模拟器在雷达系统调试阶段的作用；
图3为本发明提出的雷达信号模拟产生方法的硬件平台框图；
图4为本发明提出的雷达信号产生控制器结构框图。
具体实施方式
下面对本发明的实施案例做详细说明，本实施案例在本发明技术方案为前提下实施，给出详细的实施方式和具体的过程，但本发明的实施范围不只限于描述的场景。
针对本实施案例，本发明提供的一种基于SOC平台的雷达信号模拟产生方法，该方法对应的硬件平台如图3所示，本发明主要包括以下步骤：
步骤1：构建雷达信号模拟产生方法的硬件平台，该硬件平台基于SOC平台芯片加DAC结构实现，所述SOC平台芯片集成了ARM嵌入式系统及FPGA结构，由ARM嵌入式系统根据所要模拟的雷达信号特征计算信号生成所需控制参数，FPGA中包含雷达信号产生控制器逻辑电路和DDS波形合成电路，其中雷达信号产生控制器负责接收ARM嵌入式系统计算得到的控制参数，并且输出DDS波形合成电路的控制信号使得DDS波形合成电路生成对应的雷达信号的数字信号，由数字模拟转换器DAC输出最终的雷达信号模拟信号；ARM嵌入式系统与FPGA结构的通信数据传输由SOC平台芯片内部的高级可扩展接口AXI总线完成，其中，雷达信号产生控制器结构框图如图4所示；
步骤2：典型的雷达信号是持续一定脉宽时间，按照一定周期间隔时间重复出现的脉冲信号，脉冲内的信号调制类型可以为单频信号、线性调频信号、相位编码信号、频率编码信号。根据需要产生的雷达信号参数，ARM首先计算脉宽、周期、码元个数等控制参数，具体流程如下：
步骤2.1：计算脉宽控制参数PW
PW＝pw×fclk
其中，pw为雷达信号脉宽时间，如果需要产生的雷达信号脉冲内的信号调制类型为相位编码信号和频率编码信号，这里pw指脉冲内一个码元的脉宽时间，对于单频信号、线性调频信号，pw为整个脉冲的脉宽时间；fclk为FPGA工作的系统时钟频率。
步骤2.2：计算周期控制参数PRI
PRI＝pri×fclk
其中，pri为雷达信号的周期间隔时间；
步骤2.3：计算码元个数code_cnt
单频信号、线性调频信号code_cnt设置为1；相位编码信号、频率编码信号code_cnt设置为其携带信息的个数；
步骤3：计算脉冲波形控制参数
a)根据需要产生的雷达信号脉内信号调制类型，若设置为单频信号，只需计算频率控制字FRW：
FRW＝freq/fclk×2DDS_width
其中，freq为雷达信号频率，DDS_width为FPGA中DDS逻辑电路的相位位宽，所有公式中/表示除以，并且所有公式中的运算顺序为从左到右依次进行；
b)若需要产生的雷达信号脉内信号调制类型设置为线性调频信号，需计算频率控制字FRW及频率增量控制字delta_FRW：
FRW＝freq_init/fclk×2DDS_width
delat_FRW＝freq_bw/pw/fclk×2DDS_width
其中，freq_init为雷达信号线性调频的起始频率，freq_bw为线性调频信号带宽；
c)若需要产生的雷达信号脉内信号调制类型设置为相位编码信号，需计算频率控制字FRW、相位控制字PHW：
FRW＝freq/fclk×2DDS_width
PHW＝phase_hop/2π×2DDS_width
其中，phase_hop为相位编码信号相邻码元间的相位跳变值；
d)若需要产生的雷达信号脉内信号调制类型设置为频率编码信号，根据每个码元内信号频率计算频率控制字FRW，记每次的计算结果为FRW_i：
FRW_i＝freq_i/fclk×2DDS_width
其中，freq_i为频率编码信号第i个码元对应的信号频率。
步骤4：ARM嵌入式系统将步骤2计算得到的控制参数通过AXI总线传输到FPGA端中的控制参数寄存器组；根据步骤3得到的脉冲波形控制参数类型的不同，ARM嵌入式系统在步骤3的脉冲波形控制参数中加入传输的目标地址进行数据组包，组包后的数据经AXI总线传输到FPGA端中的控制参数存储块，FPGA端检测传输的目标地址，将包内数据拆解分别送入对应bram(块随机存储器)中，具体指将数据包中FRW或FRW_i送入FRW_bram，delat_FRW送入delta_FRW_bram，PHW送入PHW_bram；
步骤5：ARM端下发“开始”状态控制指令到FPGA端。
步骤6：FPGA端接收到“开始”状态控制指令后，首先周期计数器开始按照FPGA的工作时钟频率fclk计数，每次计数到PRI时归0重新计数，同时启动脉宽计数器和使能DDS波形产生；脉宽计数器也按照fclk计数，当计数到PW时，码元计数器计数值加1，如果码元计数器计数值未达到code_cnt，那么码元计数器归0重新计数，如果码元计数器计数值达到code_cnt，关闭DDS波形产生，结束单次的雷达脉冲信号产生。此外使能DDS的波形产生时，需要将存储在控制参数存储块各个bram中的信号控制参数读取出来加以运算，其结果作为DDS的寻址步进量来控制DDS产生不同调制类型的雷达信号。在波形产生持续时间内的每个FPGA时钟周期，单频信号的DDS寻址步进量为FRW；线性调频信号的DDS寻址步进量为FRW+n×delta_FRW(n＝0,1,2...pw)；相位编码信号DDS寻址步进量在每个码元开始时对应的FPGA时钟周期为FRW+PHW，其余时间段为FRW；频率编码信号在第i个码元时间段内，每个时钟周期DDS寻址步进量为FRW_i。DDS根据其寻址步进增量和波形产生的使能和关闭，生成雷达信号的数字信号。FPGA持续运行，产生连续的数据流；
步骤7：DDS输出连续的数据流输入到DAC，将数字信号转化为模拟信号输出，至此完成对雷达信号的模拟。
以上所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims (2)

1.一种基于SOC平台的雷达信号模拟产生方法，其特征在于，该方法包括以下步骤：
步骤1：构建雷达信号模拟产生方法的硬件平台，该硬件平台基于SOC平台芯片加DAC结构实现，所述SOC平台芯片集成了ARM嵌入式系统及FPGA结构，由ARM嵌入式系统根据所要模拟的雷达信号特征计算信号生成所需控制参数，FPGA结构中包含雷达信号产生控制器逻辑电路和DDS波形合成电路，其中雷达信号产生控制器负责接收ARM嵌入式系统计算得到的控制参数，并且输出DDS波形合成电路的控制信号使得DDS波形合成电路生成对应的雷达信号的数字信号，由数字模拟转换器DAC输出最终的雷达信号模拟信号；ARM嵌入式系统与FPGA结构的通信数据传输由SOC平台芯片内部的高级可扩展接口AXI总线完成；
步骤2：典型的雷达信号是持续一定脉宽时间，按照一定周期间隔时间重复出现的脉冲信号，脉冲内的信号调制类型分为单频信号、线性调频信号、相位编码信号、频率编码信号；根据需要产生的雷达信号参数，ARM嵌入式系统首先计算包括脉宽、周期、码元个数在内的控制参数，具体流程如下：
步骤2.1：计算脉宽控制参数PW
PW＝pw×fclk
其中，pw为雷达信号脉宽时间，如果需要产生的雷达信号脉冲内的信号调制类型为相位编码信号和频率编码信号，这里pw指脉冲内一个码元的脉宽时间，对于单频信号和线性调频信号，pw为整个脉冲的脉宽时间；fclk为FPGA工作的系统时钟频率；
步骤2.2：计算周期控制参数PRI
PRI＝pri×fclk
其中，pri为雷达信号的周期间隔时间；
步骤2.3：计算码元个数code_cnt
单频信号、线性调频信号的code_cnt设置为1；相位编码信号、频率编码信号的code_cnt设置为其携带信息的个数；
步骤3：计算脉冲波形控制参数
a)根据需要产生的雷达信号脉冲内的信号调制类型，若设置为单频信号，只需计算频率控制字FRW：
FRW＝freq/fclk×2DDS_width
其中，freq为雷达信号频率，DDS_width为FPGA中DDS逻辑电路的相位位宽，/表示除以；
b)若需要产生的雷达信号脉冲内的信号调制类型设置为线性调频信号，需计算频率控制字FRW及频率增量控制字delta_FRW：
FRW＝freq_init/fclk×2DDS_width
delat_FRW＝freq_bw/pw/fclk×2DDS_width
其中，freq_init为雷达信号线性调频的起始频率，freq_bw为线性调频信号带宽；
c)若需要产生的雷达信号脉冲内的信号调制类型设置为相位编码信号，需计算频率控制字FRW、相位控制字PHW：
FRW＝freq/fclk×2DDS_width
PHW＝phase_hop/2π×2DDS_width
其中，phase_hop为相位编码信号相邻码元间的相位跳变值；
d)若需要产生的雷达信号脉冲内的信号调制类型设置为频率编码信号，根据每个码元内信号频率计算频率控制字FRW，记计算结果为FRW_i：
FRW_i＝freq_i/fclk×2DDS_width
其中，freq_i为频率编码信号第i个码元对应的信号频率；
步骤4：ARM嵌入式系统将步骤2计算得到的控制参数通过AXI总线传输到FPGA结构中的控制参数寄存器组；根据步骤3得到的脉冲波形控制参数类型的不同，ARM嵌入式系统在步骤3的脉冲波形控制参数中加入传输的目标地址进行数据组包，组包后的数据经AXI总线传输到FPGA结构中的控制参数存储块，FPGA结构检测传输的目标地址，将包内数据拆解分别送入对应块随机存储器bram中；
步骤5：ARM嵌入式系统下发“开始”状态控制指令到FPGA结构；
步骤6：FPGA结构接收到“开始”状态控制指令后，首先周期计数器开始按照FPGA的工作时钟频率fclk计数，每次计数到PRI时归0重新计数，同时启动脉宽计数器和使能DDS波形产生；脉宽计数器也按照fclk计数，当计数到PW时，码元计数器计数值加1，如果码元计数器计数值未达到code_cnt，那么码元计数器归0重新计数，如果码元计数器计数值达到code_cnt，关闭DDS波形产生，结束单次的雷达脉冲信号产生；
此外使能DDS波形产生时，需要将存储在控制参数存储块各个bram中的信号控制参数读取出来加以运算，其结果作为DDS寻址步进量来控制DDS波形合成电路产生不同调制类型的雷达信号；
在波形产生持续时间内的每个FPGA时钟周期，单频信号的DDS寻址步进量为FRW；线性调频信号的DDS寻址步进量为FRW+n×delta_FRW，其中n＝0,1,2...pw；相位编码信号的DDS寻址步进量在每个码元开始时对应的FPGA时钟周期为FRW+PHW，其余时间段为FRW；频率编码信号在第i个码元时间段内，每个时钟周期的DDS寻址步进量为FRW_i；DDS波形合成电路根据其寻址步进增量和波形产生的使能和关闭，生成雷达信号的数字信号；FPGA持续运行，产生连续的数据流；
步骤7：DDS波形合成电路输出连续的数据流到DAC，DAC将数字信号转化为模拟信号输出，至此完成对雷达信号的模拟。
2.根据权利要求1所述的基于SOC平台的雷达信号模拟产生方法，其特征在于，所述步骤4中将包内数据拆解分别送入对应块随机存储器bram中具体指将数据包中FRW或FRW_i送入FRW_bram；delat_FRW送入delta_FRW_bram；PHW送入PHW_bram。
CN202210215482.7A 2022-03-07 2022-03-07 一种基于soc平台的雷达信号模拟产生方法 Active CN114676080B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210215482.7A CN114676080B (zh) 2022-03-07 2022-03-07 一种基于soc平台的雷达信号模拟产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210215482.7A CN114676080B (zh) 2022-03-07 2022-03-07 一种基于soc平台的雷达信号模拟产生方法

Publications (2)

Publication Number Publication Date
CN114676080A true CN114676080A (zh) 2022-06-28
CN114676080B CN114676080B (zh) 2023-07-25

Family

ID=82072113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210215482.7A Active CN114676080B (zh) 2022-03-07 2022-03-07 一种基于soc平台的雷达信号模拟产生方法

Country Status (1)

Country Link
CN (1) CN114676080B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116204039A (zh) * 2023-05-06 2023-06-02 西安电子科技大学 非连续相位捷变波形的实时生成方法及其装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014031497A1 (en) * 2012-08-21 2014-02-27 Missing Link Electronics, Inc. Design automation for configurable mixed-signal systems
CN108627809A (zh) * 2017-03-15 2018-10-09 武汉玉航科技有限公司 一种基于fpga实时性雷达信号发生装置及调制方法
CN109581321A (zh) * 2019-01-25 2019-04-05 南京大学 一种可灵活加载参数的雷达多波形信号生成和演示装置
US20190171965A1 (en) * 2017-12-01 2019-06-06 Deepwave Digital, Inc. Artificial intelligence radio transceiver
CN111650610A (zh) * 2020-05-28 2020-09-11 广东国天时空科技有限公司 一种罗兰c综合信号发生设备
CN215340744U (zh) * 2021-02-05 2021-12-28 西安长远电子工程有限责任公司 一种基于SoC FPGA芯片的高速数据采集及处理系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014031497A1 (en) * 2012-08-21 2014-02-27 Missing Link Electronics, Inc. Design automation for configurable mixed-signal systems
CN108627809A (zh) * 2017-03-15 2018-10-09 武汉玉航科技有限公司 一种基于fpga实时性雷达信号发生装置及调制方法
US20190171965A1 (en) * 2017-12-01 2019-06-06 Deepwave Digital, Inc. Artificial intelligence radio transceiver
CN109581321A (zh) * 2019-01-25 2019-04-05 南京大学 一种可灵活加载参数的雷达多波形信号生成和演示装置
CN111650610A (zh) * 2020-05-28 2020-09-11 广东国天时空科技有限公司 一种罗兰c综合信号发生设备
CN215340744U (zh) * 2021-02-05 2021-12-28 西安长远电子工程有限责任公司 一种基于SoC FPGA芯片的高速数据采集及处理系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAOYING CHEN等: "FPGA Verification of Radar Signal Processing Based on SoC", 《2019 IEEE INTERNATIONAL CONFERENCE ON SIGNAL, INFORMATION AND DATA PROCESSING (ICSIDP)》 *
尉旭波: "高性能小型化混合耦合滤波器设计与实现", 《中国优秀博士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116204039A (zh) * 2023-05-06 2023-06-02 西安电子科技大学 非连续相位捷变波形的实时生成方法及其装置
CN116204039B (zh) * 2023-05-06 2023-07-21 西安电子科技大学 非连续相位捷变波形的实时生成方法及其装置

Also Published As

Publication number Publication date
CN114676080B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN102023293B (zh) 多波束比幅测角雷达目标中频回波仿真系统及其控制方法
CN105333887B (zh) 无线电高度表信号模拟系统
CN108594214B (zh) 基于fpga的参数可调的线性调频信号产生装置及其产生方法
CN110515040A (zh) 一种雷达收发模拟集成系统及其应用
CN109001697B (zh) 一种多目标雷达回波模拟器
CN109901165B (zh) 星载sar回波的模拟装置及模拟方法
CN104730502B (zh) 一种脉冲体制无线电高度表任意高度模拟装置
CN104935304A (zh) 一种宽带重复任意波形发生器及发生方法
CN107168098A (zh) 一种电子对抗仿真系统
CN114676080B (zh) 一种基于soc平台的雷达信号模拟产生方法
CN103760535B (zh) 一种高分辨雷达目标回波信号产生方法
CN110673510B (zh) 一种基于cpu+fpga的罗兰-c导航信号模拟平台
CN104698445A (zh) 一种雷达回波模拟方法及雷达回波信号模拟器
CN104215945A (zh) 一种双极化无源干扰脉冲信号精确生成方法
CN105676197B (zh) 一种阵列雷达回波模拟器及其模拟方法
CN107589410A (zh) 一种无断点多目标信号合成方法
CN108107389A (zh) 基于数字调制技术的核磁共振射频脉冲发生器及控制方法
CN116413654A (zh) 一种基于drfm的超宽带无线电引信目标模拟装置及方法
CN116774174B (zh) 一种基于软件定义框架的复杂雷达信号系统和方法
CN204405834U (zh) 一种脉冲体制无线电高度表任意高度模拟装置
CN109714032B (zh) 一种基于dds的脉冲波调频电路及调频方法
CN116299230A (zh) 一种雷达系统中基于fpga的时分复用目标模拟方法
CN114325606A (zh) 一种多体制捷变的雷达射频回波信号模拟方法
CN113433516B (zh) 一种多雷达目标信号同步注入系统
CN220455517U (zh) 一种线性调频mimo雷达信号处理器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant