CN110515040A - 一种雷达收发模拟集成系统及其应用 - Google Patents

Abstract

本发明公开了一种雷达收发模拟集成系统及其应用，包括主控板、并行计算处理卡、存储模块、接口模块及通过背板PCI‑e高速串行总线点对点互联实现业务通讯，本设备对外采用多个高数据率的收发光模块进行数据交互，支持输入输出数据率大，可实现实时数据进出系统；系统采用PCI‑e总线进行通讯，数据率高，板间通讯延时小，系统响应快；数据记录板采用SATA总线SSD盘，且多盘并连，落盘数据率高，扩展性好，通过插入SSD盘进行存储深度扩展，最大可支持16TB，可长时间进行数据记录；利用GPU进行并行计算和利用第一FPGA进行实时逻辑计算，基于机器学习算法可实时计算生成复杂波形，供雷达发射使用，延时极小，诸多优点使配套雷达大幅提升作战性能。

Description

一种雷达收发模拟集成系统及其应用

技术领域

本发明涉及雷达领域，尤其涉及一种雷达的收发模拟系统及其应用。

背景技术

雷达收发模拟器，主要模拟仿真产生各种雷达所在战场的电磁环境，体现宽频带，多个辐射源，多个目标回波信号。该设备除了可以模拟雷达工作电磁环境的回波外，还可以接收外部参数输入，实时计算出符合当前场景的最优发射基带波形给雷达使用，使传统雷达升级为认知雷达。

目前市场上的雷达模拟器大多数以模拟雷达回波为主，包括各种信号，杂波，干扰等，实时性较差，或者不具备实时记录功能，更不是雷达发射信号源。本文提出的收发一体化模拟器，采用并行计算，能够实时模拟各种体制雷达回波，实时计算发射基带波形，并具备记录回放功能。

发明内容

针对上述出现的问题，本发明提供了一种将原有回波记录，回波模拟，回波回放，发射基带波形生成，最优波形计算等功能集成一起，再通过PCI-e高速串行总线进行系统集成，能应用于雷达实时工作中，大幅提升雷达作战效能。

一种雷达收发模拟集成系统，包括主控板、并行计算处理卡、存储模块和接口模块，主控板、并行计算处理卡、存储模块、接口模块通过PCI-e高速串行总线点对点互联，记录板之间还配有高速串行互联总线进行链接；所述接口模块包括多路收发光模块和第一FPGA，收发光模块通过第一FPGA与主板、并行计算处理卡、存储模块进行数据交互；所述存储模块包括第二FPGA和多个SSD卡，第二FPGA为SOC芯片，内部集成CPU用于通用任务管理，逻辑部分用于对数据进行拆解组包、管理外存DDR3和SSD；所述多路收发光模块分别与雷达发射机、雷达接收机、雷达信号处理机连接，实现设备信号数据传输；所述主控板通过网络与雷达数据处理机或雷达控制机进行数据交互。

进一步的，所述雷达将数据处理的结果及当前雷达工作电磁环境参数通过网络发送给主控板，主控板CPU根据最优波形约束条件，通过机器学习迭代出最优发射波形模型，再将一个持续时间较长的发射波形进行分段，并根据波形模型计算出每个时间段的波形特征参数，将每段波形特征参数作为计算任务分配给多个GPU内核进行并行计算，将计算任务结果送到主控板CPU进行拼接，再传递给第一FPGA和光模块，通过光纤发送给雷达发射机，及发送给雷达信号处理机用于匹配滤波，同时接收机将数据进行存储模块记录。

进一步的，所述雷达控制单元通过网络下发控制命令给主控板CPU，主控CPU根据雷达控制单元的命令判断数据源需求：如果该数据源是记录板中现有的回波录取数据，则将该数据源需求下发给第二FPGA，第二FPGA从对应的SSD卡读出需要的数据源，传递到第一FPGA的外部DDR3中，CPU同时下发报文发送时序给第一FPGA，第一FPGA根据发送时序将DDR3中的控制和数据根据时序要求排列好按时发给收发光模块，再由光纤发送给雷达信号处理分系统进行算法调试、验证；如果该数据源需要通过设备进行计算模拟，则重复上一步骤的操作。

进一步的，所述存储模块录取雷达回波，包括通过第一FPGA和收发光模块将光纤传输的数据再通过背板高速串行总线发送给第二FPGA的DDR3中，再录入SSD盘中。

一种基于上述所述雷达收发模拟集成系统的应用，包括基于舰载雷达的应用，当目标区域无敌对目标时，此时雷达开机，接收机侦收雷达所在区域的环境电磁波谱，将接收机收到的数据进行记录，离线分析数据可以获取特定区域的杂波特性，结合天气，洋流等环境参数准确的建立区域化杂波参数化模型，为雷达信号处理进行杂波抑制提供重要依据；并根据环境计算合适的基带波形发射出去，接收机接收数据、杂波抑制残余量分析，验证波形优选功能，迭代发射波形至最优，形成波形优选库。

进一步的，当目标区域有目标时，如果目标无电子战功能，例如民航、商船、战机、导弹等，雷达开机，收机和处理回波信号，输出目标形成的航迹，同步触发记录功能，此时记录的数据可根据目标种类进行分类存储，用于离线分析这些目标的运动轨迹特性，甚至成像获取外形特征，为建立目标特征识别库提供样本；如果目标有电子战功能，通过分析记录的数据可以发现目标电子战的作战机理，为反电子战提供支持，同时通过分析信号和数据处理结果，分析干扰抑制残余，通过机器学习迭代波形设计，找出敌方干扰策略，针对该策略优化发射基带波形，GPU并行计算出最佳发射波形，通过光纤发送给雷达发射机和天线辐射出去，经过雷达信号和数据处理获取新波形对抗敌方干扰的效果，通过网络发给本设备迭代波形设计，使雷达达到最优跟踪。

进一步的，当舰载雷达系统维护时，通过模拟器生成自检数据，发送到雷达的发射，接收，信处，数据等分系统，并根据先验结果对每个分系统逐个进行比对，快速定位发分系统存在的问题，加快排除故障。

进一步的，当舰载雷达处于作训模式时，由于模拟器提供几乎完整的雷达工作时序和现实场景，并通过既定的作训科目发出模拟数据到雷达发射机，环回到雷达接收机及后续设备，参训人员根据雷达输出结果进行应对操作，例如目标是敌对飞机时操作员如何应对，敌方释放干扰时如何应对，导弹来袭时操作员如何应对等科目，缩小雷达操作投入时间。

与现有技术相比，本发明具有的有益效果：本设备对外采用多个高数据率的收发光模块进行数据交互，支持输入输出数据率大，可实现实时数据进出系统；系统采用PCI-e总线进行通讯，数据率高，板间通讯延时小，系统响应快；数据记录板采用SATA总线SSD盘，且多盘并连，落盘数据率高，扩展性好，通过插入SSD盘进行存储深度扩展，最大可支持16TB，可长时间进行数据记录；利用GPU进行并行计算和利用第一FPGA实时逻辑计算，基于机器学习算法可实时计算生成复杂波形，供雷达发射使用，延时极小，诸多优点使配套雷达大幅提升作战性能。

附图说明

图1为本发明雷达模拟系统的结构示意图。

图2为本发明雷达基带发射波形工作流程图。

图3为本发明雷达回波模拟工作流程图。

图4为本发明雷达最优波形计算工作流程图。

图5为本发明雷达录取雷达基带回波工作流程图。

图6为本发明数据记录和回放流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种集发射信号产生、回波信号模拟与数据记录回放的雷达模拟系统，主控板、并行计算处理卡、存储模块和接口模块通过PCI-e背板和高速串行总线点对点互联，通过网络和光纤与雷达发射机、雷达接收机和雷达信号处理机等进行通讯；所述主控板包括主控CPU、内存、桥片，主要完成系统控制调度，最优波形计算，任务分解与分配，数据流转管理等功能；并行计算处理卡为GPU，GPU收到主控CPU分配的计算任务和数据进行任务计算，将计算结果反馈给主控CPU或记录板FPGA,GPU可以视具体应用进行内核数量扩展；接口模块包括多路收发光模块和第一FPGA，记录时，数据从收发光模块进入第一FPGA的DDR3进行缓存，第一FPGA将数据通过背板高速互联总线发给第二FPGA的DDR3进行缓存，再启动DMA将数据存储到SSD盘；模拟回波或波形产生时，CPU将计算结果DMA发生到第一FPGA，再进过光纤发送出去，回放时，则将存储卡传来的数据通过光纤发送出去；存储模块主要包括第二FPGA和SSD卡，第二FPGA为SOC芯片，集成的CPU内核用于通用任务管理，逻辑部分用于管理外存DDR3和SSD，SSD用于数据非遗失存储，总容量可以视具体应用进行扩展。

雷达模拟系统包括雷达基带发射波形生成，雷达将目标、干扰、雷达工作电磁环境等参数通过网络发送到主控CPU，CPU根据参数进行最优波形计算，得到最优发送波形的特征参数例如幅度，带宽，信号样式等，根据波形公式进行时间分段，得到每段波形计算需要的参数；将参数传递给计算加速卡并启动GPU计算任务，GPU计算结果通过系统总线发送到接口卡的第一FPGA中进行拼接，然后通过光纤接口发送给雷达发射机，以及发给信号处理机用于匹配滤波；同时该数据还可以存储到记录卡，用于离线分析。整个过程满足系统实时调度需要。现有雷达一般将多种波形做成数据文件存储于板载flash芯片内，在雷达工作过程，根据系统需求，选择不同的波形进行发射，显然只能满足一般雷达需求。本文提出的实时计算基带波形功能更便捷灵活，针对雷达应用过程中出现的不同环境和目标回波特性，传统的方法由于flash容量有限或事先没有考虑到的波形参数模型等问题，使得雷达发射波形无法实现最优化，降低了雷达效能，甚至丢失目标，导致严重后果，尤其在复杂电磁环境中，每种不同的干扰模式，环境杂波模式都需要不同的发射波形来匹配，其枚举结果庞大，无法事先计算，只能在雷达工作过程中不停的计算迭代，通过波形捷变实现抗干扰，并结合最佳杂波抑制使雷达检测效能达到最优。如图3所示。

本设备集成了GPU及大规模FPGA，部署有机器学习算法，在最优波形设计中通过环境参数、目标回波参数迭代学习，根据杂波抑制最优，干扰抑制最优为判定条件最终得到最优发射波形。其实现过程如图4。

目标模拟功能是以参数化调用方式进行的。模拟雷达回波信号

X(t)包含雷达照射目标的信息，例如目标速度，距离，角度，散射特性等。这些参数均体现在回波数据中。基本由以下四个信源模型组成：

X(t)＝s′(t)+n(t)+c(t)+i(t)

其中s′(t)为信号回波，其对应的发射波形为s(t)，n(t)为噪声，c(t)为杂波，i(t)为干扰输入。

本设备的主控板通过网络收到雷达控制器发来模型参数，这些参数包括：例如待模拟目标的个数，基带波形样式，信号带宽，目标距离，目标速度，采样率等信息；设定环境杂波模型例如海洋，森林，陆地，以及气象模型如晴天，雨雾等；设定噪声模型；设定干扰源个数，干扰样式如压制式或欺骗式，干扰信号强度等信源模型信息。主板CPU根据各个信源模型公式，按时间片进行分解形成计算任务。所有数据生成均采用时域分段计算方式。对于脉冲体制雷达而言：M个脉宽为T us的回波信号，每个都由4个信源模型组成。在CPU中根据任务调度延时、数据传输延时和GPU当前内核负载等情况，在任务计算延时最小的约束条件下，将计算任务分为4*M*N段，每个段时长为T/N，每个段的起止时间为(tn-1～tn)，将起止时间段内待计算的任务分配给4*M*N个GPU内核进行并行计算，最后将所有GPU内核计算的结果缓存到接口板DDR3中，由第一FPGA上拼接起来作为模拟的回波波形通过光模块和光纤输出到雷达各个分系统。

其产生流程(图5)为：主控CPU接收外部输入参数，按时间片进行参数计算与任务分解，将参数传递给GPU加速卡进行实时计算，再将结果进行汇总，发送到接口卡通过光纤发送出来，给雷达各个分系统进行算法调试、验证使用，或者给雷达系统整定使用。

雷达基带回波录取，将接口模块收到的光纤数据通过系统总线发给存储卡记录下来。这些数据可以后续离线分析；或者接收主控CPU指令，从存储卡读出数据发送到接口模块，再通过光纤实时回放给雷达系统，用于算法调试或整机整定使用，如图6所示。

随着人工智能技术在雷达对抗中的应用越来越深入，认知雷达工程化需求很迫切。而认知雷达的核心之一就是自适应波形设计。本文提出的多功能装置具有高度实时性，对于相控阵雷达升级为认知雷达具有特殊意义，并将本系统在舰载相控阵雷达上进行应用。

以舰载相控阵雷达为例，设雷达技术指标如下：10MHz/50MHz带宽信号，12.5MHz/62.5MHz采样率，基带波形时域宽度10us/20us，重复频率2K，驻留脉冲32个，最小驻留周期为20ms。当该设备应用于其上时：在没有作战目标期间，根据海杂波和气象杂波模型，选择脉冲式线性调频信号为发射信号模板，代入实时分析统计出的海杂波和气象杂波特征参数，通过最大杂波抑制为约束条件，实时计算下个驻留需要发送的基带波形，此时不使用脉间波形捷变方式，因此每20ms计算出一帧基带波形，发送给发射机辐射出去；然后启动雷达接收信号处理机以及本装置的数据记录(实时和差差3路数据率达到3Gbps)，并通过分析处理结果和记录的数据，得出当前发送的基带波形与当前环境的匹配度，调整约束权系数，迭代算法，以获得最优的发射波形。

当雷达作用域有假想敌飞机、船舰时，或者对抗演习时，目标带有干扰机，此时除了杂波抑制外，重点是干扰抑制。通用波形在这种场景下不适用，此时最佳方式是发射脉间捷变编码波形，此时需要计算每个脉冲的基带发射波形，因此20ms内需要算出32帧基带波形，每个波形分成16个码片。本装置通过启用32*16*4个并行多核GPU进行实时计算，可以满足调度需求。此时的数据有重要意义，启动实时记录功能，记录的数据可以通过该设备回放给信号处理和数据，复现雷达的工作场景；也可以在作战场景下，通过分析数据，再提取出敌方波形特征计算出最佳干扰波形，通过发射机发出去，对敌方同频雷达进行干扰，使雷达具有实时干扰能力。

当雷达系统维护升级时，开启回波模拟功能，设定多种波形下的雷达自检和测试模式，通过该设备发出不同时序和波形的回波信号，环回到信号处理和数据处理，对雷达进行标校和测试，提升雷达可靠性和性能。

当雷达处于作训模式时，该设备提供多种场景的回波信号，模拟雷达处于各种复杂电磁对抗工作场景，提升参训人员处理紧急情况的应对能力。

Claims (6)

1.一种雷达收发模拟集成系统，其特征在于：包括主控板、并行计算处理卡、存储模块、高速背板和接口模块等；所述主控板、并行计算处理卡、存储模块、接口模块通过背板PCI-e高速串行总线点对点互联实现业务通讯；所述接口模块包括多路收发光模块和第一FPGA，收发光模块通过第一FPGA与主板、并行计算处理卡、存储模块进行数据交互；所述存储模块包括第二FPGA和SSD卡，第二FPGA为SOC芯片，集成ARM内核CPU，CPU用于通用管理，逻辑部分用于对数据进行拆解组包、管理外存DDR3和SSD，所述接口模块和记录模块之间实现PCI-e通讯，还包括背板上自定义的高速串行数据总线进行FPGA与FPGA间点对点链接，实现高速数据传输。

2.如权利要求1所述雷达收发模拟集成系统，其特征在于：包括实时计算发射基带波形，所述主控板通过网络接收雷达数据处理的结果及当前雷达工作电磁环境参数，主控板CPU根据最优波形约束条件，通过机器学习迭代出最优发射波形数学模型，再将一个持续时间较长的波形进行分段，并计算出每个时间段的波形参数，将每段波形的参数传递给对应个数的GPU内核进行并行计算，将计算任务结果送到记录板进行数据存储和/或传递给第二FPGA进行拼接，再通过光模块和光纤发送给雷达发射机，作为基带波形发射出去，同时发送给雷达信号处理机用于匹配滤波。

3.如权利要求1所述雷达收发模拟集成系统，其特征在于：包括实时计算模拟回波功能，所述主控板接收雷达控制系统输入的命令参数包括波形模型、目标特征和雷达工作场景，主控板CPU根据命令计算出目标回波的信号组成，针对信号组成选取相应的参数模型，将每个长时间维度的参数模型按短时间片进行分解，计算时间片段下的波形参数，包括起止频率，调频斜率，编码码型，相位值，随机信号的均值和方差，CPU针对每段短波形生成相应的计算任务，推给GPU进行并行实时计算，生成模拟目标回波，再将模拟回波通过第二FPGA和收发光模块进行处理，由光纤发送给雷达信号处理和数据分系统，供其调试和验证程序和/或者验证系统正确性。

4.如权利要求1所述雷达收发模拟集成系统，其特征在于：包括存储基带回波，所述雷达接收机将回波数据通过光纤和收发光模块传输到第一FPGA，再将数据通过高速串行总线发送给第二FPGA及SSD盘进行实时记录。

5.如权利要求1所述雷达收发模拟集成系统，其特征在于：包括数据回放功能，所述回放记录的数据，包括第二FPGA集成的CPU收到需要回放的数据源，调出数据通过高速串行总线发送给第一FPGA，再通过收发光模块和光纤发送给雷达分系统，供其调测程序，验证系统。

6.一种基于雷达收发模拟集成系统的应用，其特征在于：所述应用包括基于所述雷达收发模拟集成系统实现雷达在有目标时、无目标时、系统维护时和作训模式时的工作状态下的应用。