CN215867089U - 一种基于PXIe的二次雷达信号模拟系统 - Google Patents

Abstract

本实用新型提出了一种基于PXIe的二次雷达信号模拟系统，连接询问机、应答机，包括显示终端、PXIe机箱、软件系统单元、主控制器、信号源模块、信道处理单元；所述PXIe机箱包括机箱本体，及安装在机箱本体上的PXIe背板、供电单元、时钟信号单元；所述PXIe背板包括数据处理单元、数字电源单元、接口单元；所述数据处理单元通过接口单元与所述时钟信号单元、主控制器连接，所述数字电源单元通过接口单元与所述供电单元连接；所述数字电源单元和时钟信号单元分别与所述信号源模块连接，并通过信号源模块与所述信道处理单元连接；所述信道处理单元分别连接询问机和应答机；所述主控制器还分别与所述软件系统单元和显示终端连接。

Description

一种基于PXIe的二次雷达信号模拟系统

技术领域

本实用新型属于通信技术领域，具体地说，涉及一种基于PXIe的二次雷达信号模拟系统。

背景技术

二次雷达广泛应用于目标识别、空中交通管制等民用、军用领域。二次雷达通过询问机、应答机之间的问答过程实现目标信号的获取。地面站或机载的询问机向控制发射询问信号；空中的飞行目标获取询问信号后，通过自身的应答机发射相应的应答信号；地面站或机载的询问机接收并解析应答信号后，获取目标信号。

二次雷达的研制过程中，通常需要输入各种二次雷达信号，以便测试设备性能。为提供合格的信号，需要基于二次雷达标准，对多种二次雷达信号波形进行模拟。二次雷达信号模拟设备一般都基于FPGA硬件平台，完成硬件电路设计和软件算法编辑而实现。

当前国内专用的二次雷达信号模拟设备较缺乏。而且已有的模拟设备体积庞大笨重，不便于搬运；功能简答单一，界面缺乏人机互动，操作过程繁琐。因此，需建立一套自主知识产权的，灵活智能，适合我们自身研发工作的二次雷达信号模拟系统显得极为重要和迫切。

实用新型内容

本实用新型针对现有技术设备体积庞大笨重，功能单一，缺乏人机互动的缺陷，提出了一种基于PXIe的二次雷达信号模拟系统，本实用新型结构简单，成本低廉，体积较小，搬运方便，且通过设置信号源模块模拟各类所需信号源，并结合界面展示等实现简易方便快捷的人机交互和更加清楚明确的展示。

本实用新型具体实现内容如下：

本实用新型提出了一种基于PXIe的二次雷达信号模拟系统，与询问机、应答机连接，所述二次雷达信号模拟系统包括显示终端、PXIe机箱、软件系统单元、主控制器、信号源模块、信道处理单元；

所述PXIe机箱包括机箱本体，以及安装在机箱本体上的PXIe背板、供电单元、时钟信号单元；所述PXIe背板包括数据处理单元、数字电源单元、接口单元；所述数据处理单元通过接口单元分别与所述时钟信号单元、主控制器连接，所述数字电源单元通过接口单元与所述供电单元连接；

所述数字电源单元和时钟信号单元分别与所述信号源模块连接，并通过信号源模块与所述信道处理单元连接；

所述信道处理单元分别连接询问机和应答机；

所述主控制器还分别与所述软件系统单元和显示终端连接。

为了更好地实现本实用新型，进一步地，所述信号源模块包括MK信号源单元、EZ信号源单元和EZ/A信号源单元；所述MK信号源单元、EZ信号源单元和EZ/A信号源单元都设置两组，其中一组MK信号源单元、EZ信号源单元和EZ/A信号源单元通过信道处理单元分别连接询问机，另一组MK信号源单元、EZ信号源单元和EZ/A信号源单元通过信道处理单元分别连接应答机。

为了更好地实现本实用新型，进一步地，所述MK信号源单元、EZ信号源单元和EZ/A信号源单元结构相同，都包括模拟电源单元和信号激励单元；所述模拟电源单元与所述数字电源单元连接，并与信号激励单元之间进行模拟电源供电连接；所述信号激励单元与所述数据处理单元之间进行数据通信连接。

为了更好地实现本实用新型，进一步地，所述信号激励单元为由FPGA单元、DDS单元和上变频单元构成的信号激励单元。

为了更好地实现本实用新型，进一步地，所述时钟信号单元包括10MHz时钟信号模块和100MHz时钟信号模块；所述10MHz时钟信号模块和100MHz时钟信号模块都与数字处理单元通过接口单元连接。

为了更好地实现本实用新型，进一步地，所述软件系统单元包括FPGA程序系统、上位机程序系统、驱动程序系统和自检系统；所述FPGA程序系统、上位机程序系统、驱动程序系统和自检系统都与主控制器连接。

为了更好地实现本实用新型，进一步地，所述PXIe机箱还包括设置在机箱本体上的冷却系统。

本实用新型与现有技术相比具有以下优点及有益效果：

本实用新型结构简单，成本低廉，体积较小，搬运方便，且通过设置信号源模块模拟各类所需信号源，并结合界面展示等实现简易方便的人机交互和更加清楚明确的展示。

附图说明

图1为本实用新型的工作原理图；

图2为本实用新型信号源模块的原理框图；

图3为本实用新型的软件流程示意图；

图4为本实用新型上位机软件主界面效果展示图(局部地图)；

图5为本实用新型某个询问场景的编辑界面效果展示图(局部地图)；

图6为本实用新型进行询问参数编辑的界面效果展示图；

图7为本实用新型进行询问编码生成的界面截屏效果展示图；

图8为本实用新型目标场景编辑窗口的计算机界面截屏效果展示图；

图9为本实用新型目标详细参数配置软件的配置示意图；

图10为本实用新型S模式数据块参数编辑的软件界面截屏效果展示图；

图11为本实用新型目标点航迹显示的软件界面截屏效果展示图(局部地图)；

图12为本实用新型目标设置界面截屏效果展示图；

图13为本实用新型目标的显示界面示意图(局部地图)。

具体实施方式

为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

一种基于PXIe的二次雷达信号模拟系统，与询问机、应答机连接，如图1、图2所示，所述二次雷达信号模拟系统包括显示终端、PXIe机箱、软件系统单元、主控制器、信号源模块、信道处理单元；

所述PXIe机箱包括机箱本体，以及安装在机箱本体上的PXIe背板、供电单元、时钟信号单元；所述PXIe背板包括数据处理单元、数字电源单元、接口单元；所述数据处理单元通过接口单元分别与所述时钟信号单元、主控制器连接，所述数字电源单元通过接口单元与所述供电单元连接；

所述数字电源单元和时钟信号单元分别与所述信号源模块连接，并通过信号源模块与所述信道处理单元连接；

所述信道处理单元分别连接询问机和应答机；

所述主控制器还分别与所述软件系统单元和显示终端连接。

为了更好地实现本实用新型，进一步地，所述信号源模块包括MK信号源单元、EZ信号源单元和EZ/A信号源单元；所述MK信号源单元、EZ信号源单元和EZ/A信号源单元都设置两组，其中一组MK信号源单元、EZ信号源单元和EZ/A信号源单元通过信道处理单元分别连接询问机，另一组MK信号源单元、EZ信号源单元和EZ/A信号源单元通过信道处理单元分别连接应答机。

为了更好地实现本实用新型，进一步地，所述MK信号源单元、EZ信号源单元和EZ/A信号源单元结构相同，都包括模拟电源单元和信号激励单元；所述模拟电源单元与所述数字电源单元连接，并与信号激励单元之间进行模拟电源供电连接；所述信号激励单元与所述数据处理单元之间进行数据通信连接。

为了更好地实现本实用新型，进一步地，所述信号激励单元为由FPGA单元、DDS单元和上变频单元构成的信号激励单元。

实施例2：

本实施例在上述实施例1的基础上，一个PXIe系统主要由几项组件所组成，包含了一个PXIe机箱、一个PXIe背板(backplane)、主控制器(System controller module)以及数个外设模块(Peripheral modules)。本实用新型的配置也将符合PXIe系统架构，主要由一个9槽PXIe机箱、1个主控制器、2个MK信号源(1个询问源、1个应答源)、2个EZ 信号源和2个EZ/A信号源组成。

PXIe机箱：主要由机箱本体、PXIe背板、供电的电源及冷却系统等组成，为主控制器等提供参考时钟(Reference clock)、触发总线(Trigger Bus)或局部总线(Local Bus)等功能。

MK信号源：在本模拟系统中配置2个MK信号源，其中一个用于询问信号模拟(1030MHz)，另外一个用于应答信号模拟(1090MHz)，MK的常规的工作模式包括M1、 M2、M3/A、MC、M4、M5(Level1、Level2)，并兼顾实现S模式和ADS-B的工作模式等功能。

EZ信号源：在本模拟系统中配置2个EZ信号源，2个EZ信号源分别用于产生1.45GHz～1.6GHz频率范围内，任意两个频点的询问/应答编码信号。

EZ/A信号源：在本模拟系统中配置2个EZ/A信号源，2个EZ/A源分别用于产生0.7GHz～0.85GHz频率范围内，任意两个频点的询问/应答编码信号。

主控制器：也就是CPU模块，位于机箱的左边第一槽，其左方预留了三个扩充槽位给主控制器使用，以便插入因功能复杂而体积较大的主控制器。系统软件即运行在该主控制器中，实现人机交互的功能。

本实用新型的系统配置清单如下表1所示：

表1系统配置表

本模拟系统工作原理图1所示。

本模拟系统分别使用2个MK信号源、2个EZ信号源、2个EZ/A信号源，各个信号源分别模拟产生不同体制下的询问/应答模拟信号，输出信号支持射频信号及TTL电平的基带信号两种类型，射频信号的工作频率可在各信号源模块的工作频率范围内配置，信号输出动态范围满足0dBm～-90dBm，其信号带宽分别满足MK信号源的MSK调制带宽，而EZ 或EZ/A信号源满足ASK/PPM调制带宽。

本模拟系统利用PXIe机箱及主控制器作为基础系统架构平台，MK、EZ和EZ/A信号源，或扩展功能模块等均安装在PXIe背板中，主控计算机通过PXIe背板的PCIe桥与各个模块进行高速通信，以实现对PXIe扩展槽中所有模块的控制，实现具备软硬件功能的综合IXX信号模拟仿真系统。

系统软件能够配置目标参数(数量、航班号、速度、S模式地址、初始高度、初始距离、初始方位、航向、中心经纬度位置等)，对目标参数进行编码，编码格式符合MK、EZ和EZ/A相关标准。IXX信号模拟器在系统软件中可选择指定的编码格式产生信号，信号格式可按照单个模式或组合模式产生，或对组合的编码模式进行排序。系统软件能够设置不同体制下询问/应答时序，询问/应答时序的配置参数下发到各信号源模块中，按照时序要求产生响应询问/应答信号。目标编码和信号格式选择等参数将分配到各个信号源，启动信号仿真时各信号源将按照上述配置参数及系统同步触发等信号自动运行，目标参数经过信号源的基带编码、调制、上变频产生对应的MK、EZ和EZ/A相关询问/应答信号，实现询问/ 应答信号环境的仿真。

本实施例的其他部分与上述实施例1相同，故不再赘述。

实施例3：

本实施例在上述实施例1-2任一项的基础上，为了更好地实现本实用新型，进一步地，所述时钟信号单元包括10MHz时钟信号模块和100MHz时钟信号模块；所述10MHz时钟信号模块和100MHz时钟信号模块都与数字处理单元通过接口单元连接。

工作原理：在PXIe系统架构中，MK、EZ和EZ/A信号源模块统一使用PXIe背板的100MHz参考时钟，槽间的最大时间偏移<100ps，便于各个模块的询问/应答时序的仿真计时，按照系统软件规定的询问/应答信号发射时间关系产生信号。同时PXIe机箱为各个信号源模块提供的10MHz参考时钟(预留)，10MHz参考时钟的槽间的最大时间偏移<500ps。利用PXIe背板的Trigger Line(TTL电平)实现各个信号源间的同步触发，可同步标记信号发射时延序列的计时起点，Trigger Line槽间的同步触发时延<1ns。

本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。

实施例4：

本实施例在上述实施例1-3任一项的基础上，本实用新型采用NI公司的PXIe-1087型 PXIe机箱，该机箱具备1个系统插槽，5个混合插槽，3个PXI Express插槽，系统槽的主控制器通过PXIe背板将PCI Express连接集成至每个背板插槽，每插槽可达250MB/s的总线带宽，并与PXI、PXI Express、CompactPCI和CompactPCI Express模块兼容，具有良好的功能模块扩展性。PXIe-1087为8.43英寸(214.2mm)低深度机箱，适用于机架以及台式应用。NIPXIe-10789槽机箱具有1个能将PCI Express连接集成至各个插槽的背板，可满足各种测试和测量应用的需求。它每个插槽中都接受PXI Express模块，并通过最多5个插槽支持可兼容标准PXI混合总线的模块。机箱纳入内置定时与同步特性，包括：10MHz与 100MHz参考时钟以及PXI触发总线。

本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。

实施例5：

本实施例在上述实施例1-4任一项的基础上，本实用新型选用NI公司的PXIe 8840型的主控制器，PXIe-8840是一款基于Intel处理器的高性能嵌入式控制器，适用于PXIExpress 系统。该控制器提供了最高2.7GHz基频、3.4GHz(单核睿频加速模式)主频和单通道1600 MHz DDR3内存，最大可提供8GB容量，非常适合用于处理器密集型模块化仪器和数据采集应用。

本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。

实施例6：

本实施例在上述实施例1-5任一项的基础上，如图2所示，本实用新型的MK、EZ和EZ/A信号源的数据均采用PXIe子板方式设计，信号源模块以FPGA为核心，通过PCIe接口实现上位机与背板之间控制命令和数据交互。A板为通用PXIe数字载板、B板为MK、 EZ或EZ/A信号激励板、C板为各信号源共用设计的信道处理板。

A数字载板分别由接口部分、数字部分及数字电源部分组成。其接口部分采用标准PXIe 接口设计；数字电源部分主要为A板的数字部分提供各种数字电源及为C板提供+5V的模拟电源；数字部分主要与底板进行数据交付，同时根据底板数据对激励板和信道处理板来实施控制。

B信号激励板主要由模拟电源部分与信号激励部分组成，信号激励部分主要由FPGA、 DDS及上变频部分组成，该部分主要用于激励中频调制信号并上变至MK、EZ和EZ/A信号源的工作频率(详见各个信号源模块的性能要求)。模拟电源部分主要为激励板和信道处理板(C)提供电源供给。其中，MK、EZ和EZ/A信号源模块中采用各自的信号上变频电路，以适应各个信号源模块不同的工作频率要求。

C信道处理板主要用于调整激励板输出射频信号的电平范围，使得其能在0～-100dBm 范围内可控。

本实施例的其他部分与上述实施例1-5任一项相同，故不再赘述。

实施例7：

本实施例在上述实施例1-6任一项的基础上，为了更好地实现本实用新型，进一步地，如图3所示，所述软件系统单元包括FPGA程序系统、上位机程序系统、驱动程序系统和自检系统；所述FPGA程序系统、上位机程序系统、驱动程序系统和自检系统都与主控制器连接，系统流程图如图3所示。

开始运行后，在上位机程序配置场景参数，并将场景参数传至驱动层与FPGA中；上位机根据场景参数生成询问编码备用，同时实时生成仿真目标，在上位机界面显示；上位机将根据生成的目标，不断刷新下一秒的应答编码备用。驱动层每秒(ADS-B模式)或按询问周期向上位机发送一次中断，上位机触发中断后，通过驱动层向信号源模块发送一次1 秒内的询问/应答编码。FPGA层将根据编码数据实时生成每秒的询问/应答信号发送出去。

FPGA程序：作为MK、EZ或EZ/A信号源模块的控制程序，实现MK(M1、M2、 M3/A、M4、M5)、EZ、EZ/A以及S模式、ADS-B广播的信号编码、D/A、信号激励板及信道处理板的频率和功率控制等功能。

驱动程序：作为Windows操作系统访问MK、EZ或EZ/A信号源模块的接口程序，实现基本的通信和控制功能，是系统软件和FPGA程序的通信桥梁。

上位机程序：将为用户提供人机交互界面，该软件将实现目标场景仿真、目标参数配置、系统自检和校准，发射功率和频率控制，实现MK(M1、M2、M3/A、M4、M5)、 EZ、EZ/A以及S模式的询问/应答编码，实现ADS-B的位置报、速度报、ID报的脉冲编码，对多目标的编码数据进行组包并分配到不同的MK、EZ或EZ/A信号源产生射频及TTL基带询问/应答信号。

工作原理：

关于FPGA开发环境：

操作系统：Windows7 X64；

FPGA软件开发环境：ISE14.7；

开发、调试工具：Xilinx Platform Cable USB。

FPGA程序设计是针对MK、EZ、EZ/A信号源模块作模拟询问机和模拟应答机的相关程序设计，FPGA软件需求如下表2所示：

表2 FPGA程序功能需求表

FPGA程序中PCIE通信、DMA控制、DDR3控制器程序设计、发射功率/频率控制程序将作为MK、EZ或EZ/A各类信号源公用程序部分。

而FPGA程序中的模拟询问机程序和模拟应答机程序部分将作为MK、EZ或EZ/A各类信号源的个体功能部分，其功能为根据二次雷达报文，产生相应的调制波信号，分配表如表3和表4所示：

表3模拟询问机程序功能分配表

表4模拟应答机程序功能分配表

在FPGA程序中，模拟产生EZ或EZ/A的询问/应答信号由用户提供信号编码的相关需求文档。模拟产生MK系列的询问/应答信号详见MK相关标准。模拟产生S模式的长短码询问/应答信号详见DO-181E标准。模拟产生的ADS-B空中目标广播信号详见DO-260B标准。

关于驱动程序的开发环境：

硬件平台：MK信号源、EZ信号源、EZ/A信号源。

操作系统：Windows 7(中文64位)。

软件环境：C++。

驱动环境：WinDriver 10.21及以上。

驱动程序主要针对MK、EZ、EZ/A信号源模块作的Windows操作系统访问接口程序，实现基本的通信和控制功能，是系统软件和FPGA程序的通信桥梁，驱动程序软件需求如表5所示。

表5驱动程序软件需求表

为了高效稳定的开发出可靠地驱动程序，在开发工具的选择上尤为重要，经过分析过去的实践经验，考虑选择了Jungo公司的WinDriver软件作为开发工具，使用这个软件，可以更加快速的开发PCI和PCIE驱动程序，而且利用WinDriver开发不需要牵涉到很低层的东西即可在很短的时间里编出驱动程序，不需要熟悉操作系统的Kernel层或DDK及任何驱动程式，WinDriver可以让操作者在用户状态下，利用使用者模式来开发出所需的驱动程序，而且驱动程序的运行效率也得到了保障。经过多方的试验，已经成功的案例，使用WinDriver开发驱动程序，可以满足高数据率的传输。

驱动程序开发工具选用C++(QT)，通过WinDriver生产驱动安装包的同时，还能够生产C++的框架代码，程序框架中可以直接支持I/O和DMA的访问模式，在框架代码中加入设备功能代码即可完成驱动程序的设计。大幅提高了研发效率，也为了能够更好的和PC 机软件接口。

关于上位机软件的开发环境：

硬件平台：Intel i5及以上处理器，内存≥4GB，硬盘≥128GB；

应用软件平台：C++Builder；

操作系统：Windows 7(中文64位)。

系统软件主要用于人机交互，提供基础的硬件访问和通信控制平台，实现简单目标场景仿真以及MK、EZ、EZ/A、ADS-B、S模式的编码，其中MK中包含M1、M2、M3/A、 MC、M4和M5模式的编码，以及ADS-B的CPR编码、高度码计算、PI校验等功能。系统软件与硬件的交互都是基于驱动程序的函数接口来实现，因此用户可根据测试用例的需要自行编辑ADS-B目标模拟器需要产生的信号，系统软件仅提供基本操控平台。上位机软件主界面效果展示图4所示。

关于自检软件：

开机自检是在启动系统软件时检查硬件模块的工作状态，自检结果正常则自动进行入系统软件主程序，自检结果不正常则弹出维护自检窗口并显示自检结果。

本实施例的其他部分与上述实施例1-6任一项相同，故不再赘述。

实施例8：

本实施例在上述实施例1-7任一项的基础上，进一步地，询问编辑软件中包括对1、2、 3/A、C、4、5模式的询问参数编辑，提供询问方式(连续询问、询问次数等)、询问间隔及旁瓣抑制的功能。S模式询问编辑软件中包括对S模式Level2的询问参数编辑，S模式询问类型包括UF0、UF4、UF5、UF11、UF16、UF20、UF21，并且能配置S模式询问地址、 UF各字段值、UF11全呼询问，询问方式包括连续询问或次数询问，支持询问间隔设置。图5是某个询问场景的编辑界面截图展示。图6为询问参数编辑节目的截图展示。

询问模拟软件，根据询问场景及参数设置，生成编码数据供下层FPGA使用。询问编码处理主要是对MK(1、2、3/A、C、4、5模式)、S模式、ADS-B、EZ或EZ/A模式的目标信息进行编码，涉及S模式的编码及校验算法，M4的32位询问脉冲加密数据生成， M5的36bit加密询问信息生成。1、2、3/A、C、S模式询问编码详见标准DO-181E，M4/M5 的加密数据生成详见AIMS相关标准。EZ、EZ/A信息编码参见相关EZ标准。询问编码生成节目的截屏效果展示如图7所示。

对于应答模拟软件，目标场景编辑软件主要编辑目标初始参数，编辑1、2、3/A、C、4、5、S、ADS-B、EZ、EZ/A等各模式应答代码，并根据目标初始参数模拟目标飞行的运动场景，目标飞行运动过程中实时对目标参数实施各模式的应答编码。由于IXX信号模拟器中只模拟各模式询问和应答的发射机(信源)，因此模拟的应答目标仅设计为自主应答，通过应答时序编辑能够针对某询问信号建立信号产生的时序关系。应答目标场景参数编辑示意如图8所示。如图8所示，根据目标总数及目标方位、航向、距离等参数可自动生成目标详细参数，生成的单个目标参数可通过如图9所示的目标详细参数配置软件进行手动修改配置。程序支持最多生成1000个仿真目标。并且，可对每个目标的详细S模式代码可编辑，具体编辑的界面截屏如图10所示，在图10中，申请人用方框的形式框选出了两个区域，其中在上的框选区域为SSR可编辑区，在下的框选区域为ADS-B只读区。

在上位机运行过程中，目标场景编辑软件根据目标场景运动仿真参数，不断刷新显示目标位置，形成目标点迹和航迹。目标的标牌信息，运动目标的总体态势也可一并显示在界面上，示例软件界面截图展示如图11所示。

在目标刷新过程中，同步产生相应目标的应答编码。应答编码处理软件主要是对1、2、 3/A、C、4、5、S模式、ADS-B、EZ、EZ/A目标信息进行编码，涉及M4、M5、EZ、EZ/A 应答信息的加密算法，ADS-B的CPR算法，C模式及S模式的高度编码算法，A模式的飞机ID编码。ADS-B的CPR及高度编码详细说明参见DO-260B《2.2.3.2.3ADS-B Airborne PositionMessages》。S模式和C模式高度编码详细说明参见DO-181E《2.2.14.4.2AC AltitudeCode》，A模式飞机ID编码参见DO-181E《2.2.14.4.17ID Identification(4096code)》，M4/M5 的加密数据生成详见AIMS相关标准。EZ、EZ/A信息编码参见相关EZ标准。

上位机运行过程中，程序根据各目标相对询问站的方位角，计算相对询问延迟；根据目标相对询问站距离，计算应答延迟。所有目标的询问延时何应答延时形成一个周期内的询问/应答时序。上位机按时序记录一个周期内的报文及延时，在中断触发时，下发到FPGA，产生一个周期内的询问/应答信号序列。图12是3目标的目录设置界面截图展示；图13为其仿真显示界面。

需要说明的是，图4、图5、图6、图7、图8、图10、图11、图12、图13都为计算机软件的界面截屏，在本申请中其仅为展示本申请人机交互的方便性及模拟的效果展示等，其并不对本申请所记载的技术内容产生实质性的影响。即使图中展示的某些细节因为图片尺寸等原因展示不清，也不会造成本方案保护范围的不清或放大或缩小等。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims (7)

1.一种基于PXIe的二次雷达信号模拟系统，与询问机、应答机连接，其特征在于，包括显示终端、PXIe机箱、软件系统单元、主控制器、信号源模块、信道处理单元；

所述PXIe机箱包括机箱本体，以及安装在机箱本体上的PXIe背板、供电单元、时钟信号单元；所述PXIe背板包括数据处理单元、数字电源单元、接口单元；所述数据处理单元通过接口单元分别与所述时钟信号单元、主控制器连接，所述数字电源单元通过接口单元与所述供电单元连接；

所述数字电源单元和时钟信号单元分别与所述信号源模块连接，并通过信号源模块与所述信道处理单元连接；

所述信道处理单元分别连接询问机和应答机；

所述主控制器还分别与所述软件系统单元和显示终端连接。

2.如权利要求1所述的一种基于PXIe的二次雷达信号模拟系统，其特征在于，所述信号源模块包括MK信号源单元、EZ信号源单元和EZ/A信号源单元；所述MK信号源单元、EZ信号源单元和EZ/A信号源单元都设置两组，其中一组MK信号源单元、EZ信号源单元和EZ/A信号源单元通过信道处理单元分别连接询问机，另一组MK信号源单元、EZ信号源单元和EZ/A信号源单元通过信道处理单元分别连接应答机。

3.如权利要求2所述的一种基于PXIe的二次雷达信号模拟系统，其特征在于，所述MK信号源单元、EZ信号源单元和EZ/A信号源单元结构相同，都包括模拟电源单元和信号激励单元；所述模拟电源单元与所述数字电源单元连接，并与信号激励单元之间进行模拟电源供电连接；所述信号激励单元与所述数据处理单元之间进行数据通信连接。

4.如权利要求3所述的一种基于PXIe的二次雷达信号模拟系统，其特征在于，所述信号激励单元为由FPGA单元、DDS单元和上变频单元构成的信号激励单元。

5.如权利要求1所述的一种基于PXIe的二次雷达信号模拟系统，其特征在于，所述时钟信号单元包括10MHz时钟信号模块和100MHz时钟信号模块；所述10MHz时钟信号模块和100MHz时钟信号模块都与数字处理单元通过接口单元连接。

6.如权利要求1所述的一种基于PXIe的二次雷达信号模拟系统，其特征在于，所述软件系统单元包括FPGA程序系统、上位机程序系统、驱动程序系统和自检系统；所述FPGA程序系统、上位机程序系统、驱动程序系统和自检系统都与主控制器连接。

7.如权利要求1所述的一种基于PXIe的二次雷达信号模拟系统，其特征在于，所述PXIe机箱还包括设置在机箱本体上的冷却系统。

Images