KR19980042812A - 1 비트 데이터 저장 및 전송 장치 - Google Patents

1 비트 데이터 저장 및 전송 장치 Download PDF

Info

Publication number
KR19980042812A
KR19980042812A KR1019970063296A KR19970063296A KR19980042812A KR 19980042812 A KR19980042812 A KR 19980042812A KR 1019970063296 A KR1019970063296 A KR 1019970063296A KR 19970063296 A KR19970063296 A KR 19970063296A KR 19980042812 A KR19980042812 A KR 19980042812A
Authority
KR
South Korea
Prior art keywords
bit
digital signal
bit digital
input
signal
Prior art date
Application number
KR1019970063296A
Other languages
English (en)
Other versions
KR100488632B1 (ko
Inventor
이스티피터찰스
슬레이트크리스토퍼
토프피터대미언
Original Assignee
소니유나이티드킹덤리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니유나이티드킹덤리미티드 filed Critical 소니유나이티드킹덤리미티드
Publication of KR19980042812A publication Critical patent/KR19980042812A/ko
Application granted granted Critical
Publication of KR100488632B1 publication Critical patent/KR100488632B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
    • G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
    • G11B27/323—Time code signal, e.g. on a cue track as SMPTE- or EBU-time code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)

Abstract

1비트 디지털 신호를 저장하거나 또는 전송하는 장치는 비트 인버트된 신호를 발생시키기 위한, 입력 1 비트 디지털 신호의 데이터 비트 서브세트를 인버트하는 입력 인버터와, 비트 인버트된 신호를 저장하거나 또는 전송하는 저장 또는 전송 매체와, 입력 1비트 디지털 신호를 발생시키기 위한, 비트 인버트된 신호의 데이터 비트 서브세트를 인버트하는 출력 인버터를 포함한다.

Description

1 비트 데이터 저장 및 전송 장치
본 발명은 1비트 디지털 오디오 신호와 같은 1비트(또는 델타 시그마 변조된) 데이터의 저장 및 전송에 관한 것이다.
현재 유효한 장치로 1비트 디지털 오디오 신호들을 저장하는 종래의 방법은 1비트 신호 비트들의 그룹을 데이터 워드로 멀티플렉스하여 데이터 워드들을 종래의 멀티 비트 PCM 기록 장치에 기록하는 것이다. 예컨대 64fs(여기서 fs는 예컨대 48kHz이다.)에서의 1비트 신호는 1비트 신호의 64 연속 비트를 4×16-비트 워드로 멀트플렉싱함으로써 상기와 같은 방식으로 처리될 수 있으며, 그것은 소위 표준 AES/EBU 디지털 오디오 레코더의 두 스테레오 채널상에 기록될 수 있다.
그러나 재생 문제가 있고 AES/EBU 레코더의 소리가 죽으면 그 출력은 디지털 제로의 연속 스트림으로 간다. PCM 시스템에서 제로의 연속 스트림은 사일런스로서 디코드된다. 그러나 1비트 데이터 스트림에서 제로의 연속 스트림은 매우 큰 오디오 신호로서 디코드되며, 사실은 대부분의 1 비트 시스템들이 다루어지도록 설계된 피크 신호 보다 더 크다.
상기 데이터를 데이터 워드로 반드시 리포맷시키지 않고도 1비트 데이터가 저장 또는 전송될 때, 유사한 문제점들이 발생할 수 있으며 만약 신호가 동일한 비트값의 정지 시퀀스로 뮤트되거나 또는 사라지면 이것은 1비트 시스템에서 매우 높은 잡음(또는 더욱 일반적으로 매우 큰 신호)에 상당한다.
본 발명은 1비트 디지털 신호를 저장 또는 전송하는 장치를 제공하며, 그 장치는 비트 인버트된 신호를 발생시키기 위한, 입력 1 비트 디지털 신호의 데이터 비트 서브 세트를 인버팅하는 입력 인버터와,
비트 인버트된 신호를 저장 또는 전송하는 저장 또는 전송 매체와,
입력 1비트 디지털 신호를 재발생시키기 위한 상기 비트 인버트된 신호의 상기 데이터 비트 서브 세트를 인버팅하는 출력 인버터를 포함한다.
본 발명은 기록되거나 또는 전송되기 전에 1비트 신호의 데이터 서브 세트를 인버팅하여 상기 서브 세트를, 수신 또는 재생에 대해 리인버팅함으로써 앞서 말한 문제점을 처리한다. 이것은 신호들이 적합하게 수신되거나 또는 재생될 때 그 신호들에 투명한 처리 구성을 제공한다. 그러나 신호가 사라지거나 또는 기록 또는 전송 시스템이 뮤트 동안 1 또는 제로의 연속 스트림을 출력하면 교체되는 비트 역이 재생으로 확립되거나 또는 장치의 수신 측면이 인버트된 비트의 서브 세트를 갖는 1비트 출력 신호를 발생시켜 1 비트 도메인 내의 낮은 레벨 신호를 다시 나타낸다. 실제로 한 실시예에서 입력 신호의 다른 비트들은 인버트되어 뮤트 동안의 출력은 교체되는 1 및 제로(디지털 사일런스에 상당하는 1 비트)이다.
본 발명은 또한 저장 또는 전송을 위한 1 비트 디지털 신호를 포맷팅하는 장치를 제공하며, 그 장치는 1비트 디지털 신호의 데이터 비트 서브 세트를 인버팅하는 인버터를 포함하여 저장 또는 전송될 비트 인버트된 신호를 발생시킨다.
본 발명은 또한 저장 또는 전송 이후에 1 비트 디지털 신호를 수신하는 장치를 제공하며, 그 장치는 수신된 1비트 디지털 신호의 데이터 비트 서브 세트를 인버팅하는 인버터를 포함한다.
본 발명은 또한 1 비트 디지털 신호를 저장 또는 전송하는 방법을 제공하며, 그 방법은
(ⅰ) 비트 인버트된 신호를 발생시키기 위해 입력 1 비트 디지털 신호의 데이터 비트 서브 세트를 인버팅 하는 단계와,
(ⅱ) 상기 비트 인버트된 신호를 저장 또는 전송하는 단계와,
(ⅲ) 입력 1 비트 디지털 신호를 발생시키기 위해 비트 인버트된 신호의 데이터 비트 서브 세트를 인버팅하는 연속적인 단계를 포함한다.
도 1은 데이터 기록 시스템을 도시하는 도면.
도 2는 비트 인버터를 도시하는 도면.
*도면의 주요부분에 대한 부호의 설명*
10 : 디멀티플렉서 30 : 레코더
40 : 멀티플렉서 70 : 인버터
본 발명의 한 실시예를, 전체의 동일한 부분이 동일한 참조 부호에 의해 표기된 첨부한 도면을 참조하여 예시의 방법에 의해서만 설명한다.
도면에서 1비트 디지털 데이터 기록 시스템은 입력 1비트 디지털 오디오 신호(20), 데이터 레코더(30)(이 경우 소위 AES/EBU 표준 디지털 오디오 레코더), 1비트 디지털 오디오 신호(50)를 발생시키는 멀티플렉서(40)를 수신하는 디멀티플렉서(10)를 포함한다. 비트 인버터(60, 70)는 디멀티플렉서(10)와 데이터 레코더(30) 사이 및 데이터 레코더(30)와 멀티플렉서(40) 사이에 접속된다.
입력 1비트 신호(20)는 연속적인 개별 데이터 비트 :
b1, b2, b3, b4, b5, b6, b7, ..., ... b63, b64, b65, b66, ... 를 포함한다.
그러나 AES/EBU 레코더(30)는 48kHz에서의 16 비트 데이터 워드(각각은 PCM 오디오 샘플을 나타낸다.)를 기록하도록 설계된다.
따라서 디멀티플렉서(10)는 1비트 입력 신호의 데이터 비트 그룹을 형성하고 그것을 AES/EBU 레코더(30)에 보내어 그들이 16비트 PCM 데이터 워드라할지라도 기록한다.
본 예시에서 1비트 디지털 오디오 신호는 64fs의 데이터 속도(비트 속도)를 가지며 여기서 fs는 48kHz이고 따라서 48kHz AES/EBU 레코더의 각각의 샘플 주기 동안 1비트 디지털 오디오 신호의 64 비트는 반드시 멀티플렉스되어야 하며, 데이터 워드로서 기록되어야 한다. 그러므로 4 개의 16 비트 데이터 워드는 각각의 48kHz 샘플 주기 동안 형성되어야 한다.
샘플 주기당 4 개의 데이터 워드는 AES/EBU 데이터 레코더 상에 기록되는 4 개의 오디오 채널에 대응한다. 사실상 이것은 두 스테레오 채널로서 형성되어 샘플 주기당 네 개의 데이터 워드를 수용할 수 있다. 두 스테레오 채널은 도 1 에서 신호(80, 90) 쌍에 의해 나타난다.
사실은, PCM AES/EBU 시스템에서 스테레오 쌍은 다른 PCM 샘플들을
포함하며, 따라서 각각의 스테레오 쌍은 도 1의 단일 구성 와이어에 의해 전해진다. 그러나 설명을 돕기 위해 네 개의 와이어들은 디멀티플렉서(10)로부터 나타난다.
디멀티플렉서(10)가 입력 1비트 디지털 오디오 신호를 데이터 워드로 분할하는 방법은 두 비트 스트림을 발생시키는데 우선하며, 각각은 입력 1 비트 신호로 부터의 다른 데이터 비트를 포함한다. 그러므로 비트 스트림은
비트 스트림 1 : b1, b3, b5, b7, ...
비트 스트림 2 : b4, b6, b8, ...
을 포함한다.
각각의 두 비트 스트림들은 다음으로 각각의 스테레오 쌍의 두 채널을 형성하도록 세분되어 AES/EBU 레코더 상에 기록된다. 이것은 16 인접 비트의 다른 그룹을 취하여 그들을 스테레오 쌍의 좌측 및 우측 채널중 하나에 할당함으로써 이루어진다. 따라서 앞서 성립시킨 표시법을 이용하여 다음 16 비트 데이터 워드는 AES/EBU 레코더(30) 상에 기록하도록 발생된다.
스테레오 쌍 A :
좌측 : b1, b3, b5, ... b29, b31
우측 : b33, b35, b37, b39, ... b61, b63
스테레오 쌍 B :
좌측 : b2, b4, b6, ... b30, b32
우측 : b34, b36, b38, b40, ... b62, b64
인버터(60)는 기록하기 전에 스테레오 쌍들 중 하나의 데이터 비트를 인버트한다. 유사한 인버터(70)은 레코더(30)으로부터 재생될 때 동일한 스테레오 쌍을 인버트한다. 각각의 스테레오 쌍이 각각의 비트 스트림으로부터 형성되기 때문에 그것은 교대로 입력 1 비트 신호의 다른 비트로 형성되며 인버터(60)는 입력 1 비트 신호의 다른 비트를 인버팅하는 효과를 갖는다. 이러한 비트들은 다음으로 인버터(70)에 의한 재생으로 디인버트되어 입력 1 비트 신호의 비트들을 재구성한다.
멀티플렉서(40)는 디멀티플렉서(10)에 보완적인 방식으로써, 재생된 16 비트 데이터 워드를 1 비트 신호 b1, b2, b3, b4, ...로 전환시킨다.
본 실시예의 한 가지 이점은 AES/EBU 레코더(30)상에서 재생하는 동안 실패를 초래하는 에러가 있다면 레코더는 연속 디지털 제로를 포함하는 신호에 뮤트할 것이다. 이것은 모드 제로들의 신호가 사일런스를 나타내기 때문에 PCM 시스템에서는 문제가 되지 않는다. 그러나 1비트 신호에서는 모든 제로들의 신호는 실제로 매우 높은 잡음을 나타낸다.
그러나 인버터(70)는 AES/EBU 레코더에 의해 출력된 다른 비트들을 인버트하는 동작이 가능하므로(멀티플렉서(40)에 의해 출력된 1 비트 신호 내에서 교체된다는 의미로 교체됨) 뮤트 신호는 교체되는 1 및 제로를 포함하는 출력 1 비트 신호로 변형된다. 교체되는 1 및 제로들의 신호는 1 비트 시스템에서 사일런스의 근접한 표현이다.
이와 유사하게, 재생이 멈추었을 때(예컨대 레코더(30) 상의 멈춤 버튼을 누름으로써) 뮤트 신호는 또한 출력될 수 있고 동일한 방식으로 처리될 것이다.
다른 실시예에서, 레코더(30)는 케이블, 광 섬유 또는 위성 링크와 같은 전송 매체에 의해 대체될 수 있다. 만약 전송 매체가 분리되거나 또는 임의의 다른 방식으로 작동하거나 또는, 임의의 전송 문제점으로 인해 뮤트되면 인버터(70)는 PCM 디지털 사일런스를 1 비트 디지털 사일런스 신호로 변형시키는 동일한 효과를 갖는다.
1 비트 시스템에서 디지털 사일런스 신호가 교체되는 1 및 제로가 될 필요는 없다(그리고 물론 그 신호가, 발생될 역을 위해 데이터 워드로 멀티플렉스될 필요는 없다). 사실상 1 및 제로의 고른 분배를 실제로 가지고 있는 사일런스 신호를 나타내는 임의의 역 패턴은 동일한 기능을 실행할 수 있으며, 디지털 사일런스 신호의 스펙트럼 에너지를 펼치도록 입력 1 비트 신호의 각각의 8 비트 그룹 내의 임의의 위치에서의 4 개의 비트를, 아마도 인버트하는 역 패턴을 이용하는 이점이 있을 수 있다. (여기서 1 비트 디지털 신호 내의 스펙트럼 에너지의 밀도는 그 신호를 수신하는 신호 처리 장치의 불안정성을 초래할 수 있다.)
도 2는 인버터(60, 70) 대신에 이러한 기능을 실행할 수 있는 일반적인 비트 인버터를 도시한다.
도 2에서 인버트될 비트 스트림은 입력(100)에 공급되고 비트 인버트된 비트 스트림은 출력(110)에서 발생된다.
그 역은 배타 OR 게이트(120)에 의해 실행되며 그것은 두 입력, 즉 입력 신호(100) 및 피드백 정렬로 접속된 시프트 레지스터(130)에 의해 발생된 비트 스트림에 대해서 실행되어 배타 OR 게이트(120)에 8비트의 시퀀스(이경우)를 반복적으로 공급한다.
시프트 레지스트(130)가 0을 배타 OR 게이트(120)에 공급할 때 아무런 역도 발생하지 않는다. 시프트 레지스터(130)가 1을 배타 OR 게이트(120)에 공급할 때 입력(100) 상의 현재의 입력 비트는 인버트된다.

Claims (19)

1 비트 디지털 신호를 저장 또는 전송하는 장치에 있어서,
비트 인버트된 신호를 발생시키기 위해 입력 1 비트 디지털 신호의 데이터 비트 서브 세트를 인버팅하는 입력 인버터와,
상기 비트 인버트된 신호를 저장 또는 전송하는 저장 및 전송 매체와,
상기 입력 1 비트 디지털 신호를 발생시키기 위해 상기 비트 인버트된 신호의 데이터 비트 서브 세트를 인버팅하는 출력 인버터를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 1 항에 있어서, 상기 저장 및 전송 매체는 각각이 소정 수의 데이터 비트를 갖는 데이터 워드를 저장 또는 전송 동작 가능한 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 2 항에 있어서, 상기 저장 및 전송 매체는 AES/EBU 표준 디지털 오디오 레코더이며,
각각의 데이터 워드 내의 상기 소정수의 비트는 16 비트인 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 2 항 또는 제 3 항에 있어서, 각각이 상기 소정수의 데이터를 갖는 데이터 워드로 상기 입력 1 비트 신호의 데이터 비트를 멀티플렉싱하는 멀티플렉서를 포함하며,
상기 입력 인버터는 상기 비트 인버트된 신호를 형성하기 위해 상기 멀티플렉서에 의해 출력된 데이터 워드의 서브 세트를 인버트 하는 동작이 가능한 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 4 항에 있어서, 상기 멀티플렉서는 상기 입력 1 비트 디지털 신호를 상기 입력 1 비트 디지털 신호의 교체되는 데이터 비트로 각각 형성된 두 비트 스트림으로 멀티플렉스 하고,
상기 비트 스트림의 연속 비트 그룹을 포함하는 각각의 비트 스트림을 위한 데이터 워드를 상기 비트 스트림으로부터 형성시키는 동작이 가능한 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 4 항 또는 제 5 항에 있어서, 상기 출력 인버터는 상기 비트 인버트된 신호의 상기 데이터 워드 서브 세트를 인버트하는 동작이 가능하고
상기 장치는 상기 입력 1 비트 디지털 신호를 발생시키기 위해 상기 출력 인버터에 의해 출력된 데이터 워드를 디멀티플렉싱하는 디멀티플렉서를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 입력 인버터에 의해 인버트된 상기 입력 1 비트 디지털 신호의 상기 데이터 비트 서브 세트는 상기 입력 1 비트 디지털 신호의 상기 데이터 비트의 절반을 실제로 포함하는 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 입력 인버터는 상기 입력 1 비트 디지털 신호의 교체되는 데이터 비트를 인버트 하는 동작이 가능한 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 입력 인버터는 소정의 두 상태 사이에서 바뀌는 신호 상태를 갖는 역 제어 신호를 제공하는 수단과,
상기 역 제어 신호의 현 상태에 응답하여 상기 입력 1 비트 디지털 신호의 데이터 비트를 선택적으로 인버트 하는 동작이 가능한 제어 논리 장치를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 9 항에 있어서, 상기 제공 수단은 상기 시프트 레지스터의 입력에 피드백된 1 비트 출력을 갖는 시프트 레지스터를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 저장 또는 전송 매체는 만약 저장, 재생 또는 전송 에러, 정지 또는 중단이 발생하면 동일한 데이터 값의 연속 데이터 비트를 포함하는 뮤트 신호를 출력하는 동작이 가능한 것을 특징으로 하는 1 비트 디지털 신호 저장 및 전송 장치.
저장 또는 전송을 위해 1 비트 디지털 신호를 포매팅하는 장치에 있어서, 저장 또는 전송될 비트 인버트된 신호를 발생시키기 위해, 입력 1 비트 디지털 신호의 상기 데이터 비트 서브 세트를 인버팅하는 인버터를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 포매팅 장치.
저장 또는 전송 이후에 1 비트 디지털 신호를 수신하는 장치에 있어서, 상기 수신된 1 비트 디지털 신호의 상기 데이터 비트 서브 세트를 인버팅 하는 인버터를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 포매팅 장치.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 입력 1 비트 디지털 신호는 1 비트 디지털 오디오 신호인 것을 특징으로 하는 1 비트 디지털 신호 포매팅 장치.
1 비트 디지털 신호를 저장 또는 전송하는 방법에 있어서,
(ⅰ) 비트 인버트된 신호를 발생시키기 위해 입력 1 비트 디지털 신호의 상기 데이터 비트 서브 세트를 인버팅하는 단계와,
(ⅱ) 상기 비트 인버트된 신호를 저장 또는 전송하는 단계와,
(ⅲ) 상기 입력 1비트 디지털 신호를 발생시키기 위해 상기 비트 인버트된 신호의 상기 데이터 비트 서브 세트를 인버팅하는, 연속 단계를 포함하는 것을 특징으로 하는 1 비트 디지털 신호 저장 또는 전송 방법.
1 비트 디지털 신호를 저장 또는 전송하는 장치에 있어서, 첨부한 도면을 참조하여 앞서 설명한 바와 실제로 같은 것을 특징으로 하는 1 비트 디지털 신호 저장 또는 전송 장치.
1 비트 디지털 신호를 저장 또는 전송하는 방법에 있어서, 첨부한 도면을 참조하여 앞서 설명한 바와 실제로 같은 것을 특징으로 하는 1 비트 디지털 신호 저장 또는 전송 방법.
저장 또는 전송을 위해 1 비트 디지털 신호를 포매팅하는 장치에 있어서, 첨부한 도면을 참조하여 앞서 설명한 바와 실제로 같은 것을 특징으로 하는 1 비트 디지털 신호 포매팅 장치.
저장 또는 전송 이후에 1 비트 디지털 신호를 수신하는 장치에 있어서, 첨부한 도면을 참조하여 앞서 설명한 바와 실제로 같은 것을 특징으로 하는 1 비트 디지털 신호 수신 장치.
KR1019970063296A 1996-11-27 1997-11-27 1비트데이터저장및전송장치 KR100488632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9624670A GB2319930B (en) 1996-11-27 1996-11-27 Storage and transmission of one-bit data
GB9624670.7 1996-11-27

Publications (2)

Publication Number Publication Date
KR19980042812A true KR19980042812A (ko) 1998-08-17
KR100488632B1 KR100488632B1 (ko) 2005-09-14

Family

ID=10803566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063296A KR100488632B1 (ko) 1996-11-27 1997-11-27 1비트데이터저장및전송장치

Country Status (6)

Country Link
US (1) US6970753B2 (ko)
EP (1) EP0845779B1 (ko)
JP (1) JPH10215182A (ko)
KR (1) KR100488632B1 (ko)
DE (1) DE69733336T2 (ko)
GB (1) GB2319930B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892244A1 (fr) * 2005-10-18 2007-04-20 St Microelectronics Sa Circuit de detection de coherence d'une sequence pdm dans un convertisseur analogique
JP4353278B2 (ja) 2007-05-30 2009-10-28 ソニー株式会社 デジタル記録装置及び方法、デジタル再生装置及び方法、並びにデジタルデータ変換装置
US7656337B2 (en) * 2008-03-31 2010-02-02 Linear Technology Corporation Method and system for bit polarization coding

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046964B2 (de) * 1970-09-23 1973-02-15 Siemens AG, 1000 Berlin u 8000 München Verfahren zum messen der bitfehlerhaeufigkeit bei synchroner uebertragung
US3916179A (en) * 1972-09-13 1975-10-28 Westinghouse Electric Corp Electronic integrator with voltage controlled time constant
US4142066A (en) * 1977-12-27 1979-02-27 Bell Telephone Laboratories, Incorporated Suppression of idle channel noise in delta modulation systems
GB2101849A (en) * 1981-06-01 1983-01-19 Philips Electronic Associated Encrypting digital signals for phase modulation on a carrier wave
GB2125654B (en) * 1982-08-13 1986-01-29 Hazeltine Corp Intranetwork code division multiple access communication system
JPS6045978A (ja) * 1983-08-22 1985-03-12 Nissan Motor Co Ltd デ−タ記録方法およびデ−タ記録装置
JPS6069928A (ja) * 1983-09-26 1985-04-20 Pioneer Electronic Corp デルタ変調信号の伝送方法
JPH0681055B2 (ja) * 1986-10-09 1994-10-12 沖電気工業株式会社 ▲δ▼σ型ａｄコンバ−タ−オフセツトキヤンセル方式
US4813040A (en) * 1986-10-31 1989-03-14 Futato Steven P Method and apparatus for transmitting digital data and real-time digitalized voice information over a communications channel
GB8806452D0 (en) * 1988-03-18 1988-04-20 Imperial College Digital data security system
NL8800988A (nl) * 1988-04-15 1989-11-01 Philips Nv Systeem voor overdracht van videosignalen met adaptieve codewoordtoewijzing, alsmede zender en ontvanger geschikt voor het systeem.
DE3906542C1 (ko) * 1989-03-02 1990-09-27 Ant Nachrichtentechnik Gmbh, 7150 Backnang, De
US5142551A (en) * 1991-02-28 1992-08-25 Motorola, Inc. Signal weighting system for digital receiver
JPH04331517A (ja) * 1991-05-02 1992-11-19 Ricoh Co Ltd 信号加算装置および信号加算方法
US5550825A (en) * 1991-11-19 1996-08-27 Scientific-Atlanta, Inc. Headend processing for a digital transmission system
US5347587A (en) * 1991-11-20 1994-09-13 Sharp Kabushiki Kaisha Speaker driving device
US5283807A (en) * 1992-10-21 1994-02-01 Tutankhamon Electronics, Inc. EMI suppression coding
ATE204396T1 (de) * 1993-01-20 2001-09-15 Schlumberger Ind Sa Mehrstufige frequenzmodulierte schaltung
US5451942A (en) * 1994-02-04 1995-09-19 Digital Theater Systems, L.P. Method and apparatus for multiplexed encoding of digital audio information onto a digital audio storage medium
US5574453A (en) * 1994-03-03 1996-11-12 Sony Corporation Digital audio recording apparatus
JP3465401B2 (ja) * 1994-03-03 2003-11-10 ソニー株式会社 オーデイオ信号処理装置及びオーデイオ記録装置
JP3238587B2 (ja) * 1994-12-27 2001-12-17 バー−ブラウン・コーポレーション 自動ミューティング機能を備えたオーバーサンプリング型デジタル−アナログ変換器
JPH08274646A (ja) * 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
SE507373C2 (sv) * 1996-09-06 1998-05-18 Ericsson Telefon Ab L M Anordning och metod för pulsformning och effektförstärkning
US5793318A (en) * 1997-02-05 1998-08-11 Hewlett-Packard Company System for preventing of crosstalk between a raw digital output signal and an analog input signal in an analog-to-digital converter

Also Published As

Publication number Publication date
GB9624670D0 (en) 1997-01-15
US6970753B2 (en) 2005-11-29
EP0845779B1 (en) 2005-05-25
KR100488632B1 (ko) 2005-09-14
GB2319930B (en) 2001-05-16
DE69733336T2 (de) 2006-02-02
JPH10215182A (ja) 1998-08-11
EP0845779A3 (en) 1999-05-26
EP0845779A2 (en) 1998-06-03
DE69733336D1 (de) 2005-06-30
US20020026254A1 (en) 2002-02-28
GB2319930A (en) 1998-06-03

Similar Documents

Publication Publication Date Title
EP0545915B1 (en) Device for transmitting data words representing a digitized analog signal
CA2148447A1 (en) Process for transmitting and/or storing digital signals of multiple channels
KR100520809B1 (ko) 기록매체로부터 디지탈 오디오 신호를 재생하는 장치 및 방법
KR920017401A (ko) 디지틀신호전송방법
AU593870B2 (en) Apparatus for decoding a digital signal
KR100488632B1 (ko) 1비트데이터저장및전송장치
KR970003108A (ko) 고정된 워드 길이의 디지탈 데이타 전송 방법 및 디지탈 데이타 재생 장치
US7088779B2 (en) Method and apparatus for reducing the word length of a digital input signal and method and apparatus for recovering a digital input signal
US5283814A (en) Apparatus for processing digital signal
JPH11298999A (ja) 多チャンネルｐｃｍ音声信号伝送方式
JPH10106168A (ja) デジタルディスクプレーヤ
JP3185420B2 (ja) 多チャンネル多重装置
KR0132888B1 (ko) 음성신호의 선택적 기록/재생 시스템
JP3294996B2 (ja) ディジタル音声信号再生装置
KR100191314B1 (ko) 멀티채널 오디오신호의 재생장치
KR0155692B1 (ko) 스테레오전용 오디오장치에 있어서 모노럴전용채널설정회로
KR0176640B1 (ko) 오디오신호 부호화회로
JPH01287889A (ja) ディジタル信号記録再生装置
JPH0378015B2 (ko)
KR0156847B1 (ko) 디지탈신호 기록/재생 장치
JPH08162968A (ja) 情報符号化方法及び装置、情報復号化方法及び装置、並びに記録媒体
JPH04129069A (ja) データ変換回路及びそれを有するディジタル信号磁気記録再生装置
JPS61142836A (ja) デイジタル・スピ−チ・インタ−ポレ−シヨン装置
JPS58182700A (ja) 時間軸圧縮伸長装置
JP2005257877A (ja) 話速変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee