KR19980041651A

KR19980041651A - 잉크 젯 프린터용 헤드 구동 장치

Info

Publication number: KR19980041651A
Application number: KR1019960065316A
Authority: KR
Inventors: 닛타노보루; 오노순이치; 다카무라준
Original assignee: 구보미츠오; 가부시키가이샤테크
Priority date: 1995-12-14
Filing date: 1996-12-13
Publication date: 1998-08-17
Also published as: DE69629093D1; SG83183A1; JP3369415B2; SG68604A1; DE69629093T2; EP0779151B1; US6113209A; MY117989A; KR100401690B1; JPH10146969A; EP0779151A3; EP0779151A2

Abstract

헤드 구동 장치는 제 1 전력 공급단(VDD)과 전극 사이에 접속되는 제 1 MOS FET와, 제 2 전력 공급단(VSS)과 전극(EL) 사이에 접속되는 제 2 MOS FET(TB)를 구비한다. 구동 장치에 있어서, 잉크는 소정의 잉크 챔버(RM)의 전극 및 소정의 잉크 챔버(RM)에 이웃하는 잉크 챔버(RM)의 전극 각각의 양단의 대응 커패시턴스(W)를 충전 및 방전함으로써 야기되는 압력 변화로 인해 각각의 잉크 챔버(RM)로부터 분출된다. 제 1 및 제 2 MOS FET(TA,TB)는 하나의 반도체 기판(SUB)상에 형성된다. 반도체 기판(SUB)의 전위 범위는 제 1 및 제 2 전력 공급단(VDD,VSS) 전위 사이의 범위 밖에 있게 세팅된다.

Description

잉크 젯 프린터용 헤드 구동 장치

본 발명은 전계 왜곡에 의해 잉크 챔버내의 압력 변화를 야기하는 전계 왜곡소자를 이용하는 잉크 젯 헤드를 구비한 잉크 젯 프린터용 헤드 구동 장치에 관한 것이다.

이런 형태의 잉크 젯 프린터의 헤드는 예를 들면 도 8 에 도시된 배열로 구성된다. 특히, 소정의 피치로 파여진 다수의 홈은 압전기 부재(1)에 형성되고, 상부 덮개(2)는 홈과 관련하여 잉크 챔버(3)를 형성하기 위해 홈위에 부착된다. 전극(4)은 각각의 잉크 챔버(3)의 측벽부 및 하부 전반에 전개된다. 노즐(nozzle)(도시되지 않음)은 각각의 잉크 챔버(3)의 전방에 형성되고, 잉크 공급 포트(도시되지 않음)는 각각의 잉크 챔버(3)의 후방에 형성된다. 이 헤드에서, 압전기 부재(1)는 서로의 잉크 챔버를 나누는 벽부를 형성하여, 전극(4) 사이에 끼워져 배치된 압전기 소자(5)로서 제공된다. 이런 이유로, 이웃하는 두 개의 전극(4)은 상호 사이에 위치된 압전기 소자(5)와 함께 커패시턴스를 구성한다. 따라서, 전극(4)을 경유하여 상호 접속된 커패시터로 구성된 직렬 회로는 이 헤드의 등가 회로로 나타낼 수 있다.

이러한 헤드를 구동하는 헤드 구동 장치는 심사청구되지 않은 일본 특허 출원 공개공보 제 2-18054에 개시된다. 예를 들어, 도 9에 도시된 바와 같이, 이 헤드의 등가 회로는 압전기 소자(5) 및 전극(a,b,c,d,e,.......)으로 구성된 직렬 접속된 커패시턴스(CL1,CL2,CL3,CL4,......)의 직렬 회로이다다. 이 회로에 대하여, p-채널 MOS FET(전계 효과 트랜지스터)(Q21,Q22,Q23,Q24,Q25,......)는 접지 라인과 전극(a,b,c,d,e,....) 사이에 접속된다.

다이오드(D1,D2,D3,D4,D5,...)는 n-채널 MOS FET(Q21,Q22,Q23,Q24,Q25,....)와 병렬로 접속되어 반대 극성을 갖게 된다. p-채널 MOS FET(Q11,Q12,Q13,Q14, Q15,..)의 백 게이트는 VDD 전력 공급단에 접속되고, n-채널 MOS FET(Q21,Q22,Q23,Q24,Q25,..)의 백 게이트는 접지 라인에 접속된다. 구동 신호는 인버터(IN1,IN2,IN3,IN4,IN5,..)를 통해 FET(Q11,Q12,Q13,Q14, Q15,....)의 게이트 단자에 공급된다. 이 구동 장치에 있어서, 예를 들면, 전극이 동작될 때, 구동 신호는 인버터(IN3)를 통해 FET(Q13)의 게이트 단자에 공급되어 트랜지스터(Q13)를 턴온시킨다. FET(Q22,Q24) 또한 턴온된다. 이 때에, 전류는 다음과 같은 경로를 통해 흐른다: VDD 트랜지스터(Q13)커패시턴스(CL2)트랜지스터(Q22)접지 라인. 또 전류는 다음과 같은 경로를 통해 흐른다: VDD 트랜지스터(Q13)커패시턴스(CL3)트랜지스터(Q24)접지 라인. 이것에 의해 커패시턴스(CL2,CL3)는 충전하게 된다. 커패시턴스(CL2,CL3)가 방전되는 경우, FET(Q13,Q22,Q24)는 턴오프되고, FET(Q23)는 턴온된다. 이 경우에, 방전 전류는 다음과 같은 경로를 통해 흐른다; 접지 라인다이오드(D2)커패시턴스(CL2)트랜지스터(Q23)접지 라인. 또 방전 전류는 다음과 같은 경로를 통해 흐른다; 접지 라인다이오드(D4)트랜지스터(Q23)접지 라인. 따라서 커패시턴스(CL2,CL3)는 방전하게 된다.

충전 및 방전에 있어서, 전극(b,c) 사이의 압전 소자 및 전극(c)와 (d) 사이의 압전 소자가 왜곡된다. 잉크 챔버가 일시적으로 확대되었다가 본래 상태로 되돌아 가기 때문에, 잉크 챔버내의 잉크는 챔버내에 인가되는 압력에 의해 노즐을 통해 분출된다.

이러한 헤드 구동 장치가 반도체 기판상에 통합되어 IC(집적 회로)가 되는 경우, 이하의 문제점이 생기게 된다. 특히, 다이오드(D2,D4)가 방전시 턴온되기 때문에, 전극(b,d)의 전압은 PN 접합부 양단의 포워드 전압 강하에 의해 접지 전위 이하가 된다. 이때, 기생 다이오드가 전극(b,d)과 FET(Q22,Q24) 사이의 백 게이트 사이에 형성되기 때문에, 방전 전류의 일부는 양쪽의 기생 다이오드로 흐른다. IC의 신뢰성은 반도체 기판에 흐르는 전류로 인해 저하된다. 부가로, 내부 소자 절연이 저하되어 최악의 경우에는 래치업(latch up)이 발생할 수 있다.

본 발명의 목적은 잉크 젯 프린터용 헤드 구동 장치를 제공하는데 있으며, 이 헤드 구동 장치는 그안에 생성된 기생 능동 소자에 의해 쉽게 영향을 받지 않는 신뢰성 IC 로서 제조될 수 있으며, 내부 소자 절연의 저하 및 래치업을 야기하지 않는다.

본 발명의 제 1 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자를 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 상기 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버의 전극에 의해 잉크 챔버 압력을 변화를 야기하며, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단과는 다른 전위를 가지는 제 2 전력 공급단 사이에 접속되는고, 여기에서 잉크는 제 1 및 제 2 반도체 스위칭 소자의 선택적인 턴온 제어하에 대응 커패시턴스를 충전 및 방전함으로써 야기되는 압력 변화에 의하여 각각의 잉크 챔버로부터 분출되고; 제 1 및 제 2 반도체 스위칭 소자는 하나의 반도체 기판상에 형성되고; 반도체 기판의 전위는 제 1 과 제 2 전력 공급단의 전위 사이의 밖의 범위에 있게 세팅된다.

본 발명의 제 2 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자를 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 상기 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버에 대한 전극에 의해 잉크 챔버에서 압력 변화를 야기하고, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단 이하의 전위를 가지는 제 2 전력 공급단 사이에 접속되고, 여기서 잉크는 소정의 잉크 챔버에 대한 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴온 및 턴오프하고, 소정의 잉크 챔버에 이웃하는 잉크 챔버의 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴오프 및 턴온하는 충전 제어 하에서, 그리고 소정의 잉크 챔버의 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴오프 및 턴온하는 차후의 방전 제어 하에서, 소정의 잉크 챔버에 대한 전극과, 소정의 잉크 챔버에 이웃하는 대응 잉크 챔버에 대한 전극 각각의 양단의 커패시턴스를 충전 및 방전함으로써 야기되는 압력의 변화에 의해 소정의 잉크 챔버로부터 분출되며, 제 1 및 제 2 스위칭 소자는 하나의 반도체 기판상에 형성되고; 그 반도체 기판의 전위 범위는 제 1 과 제 2 전력 공급단 사이의 밖의 범위에 있게 세팅된다.

본 발명의 제 3의 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자에 대한 전극을 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 상기 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버에 대한 전극에 의해 잉크 챔버의 압력 변화를 야기하고, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단과는 다른 전위를 가지는 제 2 전력 공급단 사이에 접속되고, 여기서 잉크는 제 1 및 제 2 반도체 스위칭 소자의 선택적인 턴온 제어하에 대응 커패시턴스를 충전 및 방전함으로써 야기되는 압력의 변화로 인해 각각의 잉크 챔버로부터 분출되고; 제 1 및 제 2 반도체 스위칭 소자의 그룹 중 적어도 하나는 집적 회로에 형성된 MOS 트랜지스터로 구성되고; 각각의 MOS 트랜지스터의 백 게이트의 전위 범위는 MOS 트랜지스터의 드레인 과 소스의 전위 사이의 밖의 범위에 있게 세팅된다.

본 발명의 제 4 의 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자에 대한 전극을 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 상기 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버의 전극에 의해 잉크 챔버의 압력 변화를 야기하고, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단 이하의 전위를 가지는 제 2 전력 공급단 사이에 접속되고, 여기서 잉크는 소정의 잉크 챔버의 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴온 및 턴오프하고, 소정의 잉크 챔버에 이웃한 잉크 챔버의 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴온 및 턴오프하는 충전 제어하에서, 그리고 소정의 잉크 챔버에 대한 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴오프 및 턴온하는 차후의 방전 제어하에서, 소정의 잉크 챔버에 대한 전극 및 소정의 잉크 챔버에 이웃한 대응 잉크 챔버에 대한 전극 각각의 양단의 커패시턴스들을 충전 및 방전함으로써 야기되는 압력의 변화로 인해 소정의 잉크 챔버로부터 분출되고, 제 1 및 제 2 반도체 스위칭 소자의 그룹 중 적어도 하나는 집적 회로에 형성된 MOS 트랜지스터로 구성되고; 각각의 MOS 트랜지스터의 백 게이트의 전위 범위는 MOS 트랜지스터의 드레인 과 소스의 전위 사이의 밖의 범위에 있게 세팅된다.

본 발명의 제 5의 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자에 대한 전극을 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버에 대한 전극에 의해 잉크 챔버의 압력 변화를 야기하고, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단과는 다른 전위를 가지는 제 2 전력 공급단 사이에 접속되고, 여기서 잉크는 제 1 및 제 2 반도체 스위칭 소자의 선택적인 턴온 제어하에서 대응 커패시턴스를 충전 및 방전함으로써 야기되는 압력의 변화로 인해 각각의 잉크 챔버로부터 분출되고; 적어도 제 2 반도체 스위칭 소자는 MOS 트랜지스터로 구성되고, 커패시턴스는 트랜지스터의 게이트에 인가되는 동일 전위로 턴온되는 MOS 트랜지스터를 통해 방전된다.

본 발명의 제 6 의 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자에 대한 전극을 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치를 제공하는데 있으며, 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버에 대한 전극에 의해 잉크 챔버의 압력 변화를 야기하고, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단과는 다른 전위를 가지는 제 2 전력 공급단 사이에 접속되고, 다수의 제 3 반도체 스위칭 소자는 이웃하는 두 개의 전극 사이에 각각 접속되고, 여기서 잉크는 제 1 및 제 2 반도체 스위칭 소자의 선택적인 턴온 충전 및 방전 제어 하에서, 그리고 제 3 반도체 스위칭 소자의 선택적인 턴온 방전 제어하에서 대응 커패시턴스를 충전 및 방전함으로써 야기되는 압력의 변화로 인해 각각의 잉크 챔버로부터 분출된다.

본 발명의 제 7 의 양상에 따르면, 다수의 잉크 챔버, 각각의 잉크 챔버에 대한 전극 및 압전 소자에 대한 전극을 가지는 잉크 젯 헤드를 구비하는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 상기 압전 소자는 잉크 챔버를 분리하도록 배열되어 전극을 통해 접속되는 직렬의 커패시턴스를 형성하고 전계 왜곡 및 각각의 잉크 챔버에 대한 전극에 의해 잉크 챔버에서 압력의 변화를 야기하고, 다수의 제 1 반도체 스위칭 소자는 제 1 전력 공급단과 전극 사이에 접속되고, 다수의 제 2 반도체 스위칭 소자는 전극과 제 1 전력 공급단 이하의 전위를 가지는 제 2 전력 공급단 사이에 접속되고, 다수의 제 3 반도체 스위칭 소자는 이웃하는 두 개의 전극 사이에 각각 접속되고, 여기서 잉크는, 소정의 잉크 챔버에 대한 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴온 및 턴오프하고, 소정의 잉크 챔버에 이웃하는 잉크 챔버의 전극에 접속된 각각의 제 1 및 제 2 반도체 스위칭 소자를 턴오프 및 턴온하고, 이웃하는 두 개의 전극 사이에 접속된 제 3 반도체 스위칭 소자를 턴오프하는 충전 제어 하에서, 그리고 소정의 잉크 챔버에 대한 전극에 접속된 제 1 반도체 스위칭 소자 각각을 턴오프하고, 이웃하는 두 개의 전극 사이에 접속되는 제 3 반도체 스위칭 소자를 턴온하는 차후의 방전 제어하에서, 소정의 잉크 챔버에 이웃하는 대응 잉크 챔버의 전극 및 소정의 잉크 챔버의 전극 각각의 양단의 두 개의 커패시턴스를 충전 및 방전함으로써 야기되는 압력에서의 변화로 인해 소정의 잉크 챔버로부터 분출된다.

본 발명의 제 8 의 양상에 따르면, 제 6 및 제 7 양상에 따라 제공될 헤드 구동 장치와 같은 배열을 가지는 잉크 젯 프린터용 헤드 구동 장치가 제공되며, 여기서 제 3 반도체 소자는 MOS 전달 게이트로 구성된다.

제 1 내지 제 8 양상에 따른 각각의 헤드 구동 장치는 그것에 생성된 기생 능동 소자에 쉽게 영향을 받지 않는 신뢰성있는 IC 로 제조될 수 있고, 내부 소자 절연저하 및 래치업을 야기하지 않는다.

제 5 양상에 따른 헤드 구동 장치에 있어서, 어떠한 다이오드도 방전 경로에 사용되지 않으므로, 회로 구조는 단순화된다.

또한, 제 6 내지 제 8 양상에 따른 헤드 구동 장치 각각에 있어서, 방전 경로의 루프 저항이 감소되어, 헤드는 고속으로 작동될 수 있다.

또한, 제 6 및 제 8 양상에 따른 헤드 구동 장치 각각에 있어서, 잉크의 오류 분출은 커패시턴스의 방전 속도를 감소시킴으로써 방지될 수 있다.

첨부 도면을 참조하여 이하의 상세한 설명으로 부터 본 발명을 더 상세히 이해할 수 있다.

도 1A 내지 1C 는 본 발명의 각 실시예에 사용되는 멀티 노즐 잉크 젯 헤드의 작동을 설명하는 단면도.

도 2 는 본 발명의 제 1 실시예에 따른 헤드 구동 장치의 배열을 도시한 회로도.

도 3 은 본 발명의 제 3 실시예에 따른 헤드 구동 장치의 배열을 도시한 회로도.

도 4 는 본 발명의 제 4 실시예에 따른 헤드 구동 장치의 배열을 도시한 회로도.

도 5A 내지 5B 는 본 발명의 제 4 실시예에 따른 헤드 구동 장치를 사용하는 전체 제어부의 배열을 도시한 블록도.

도 6 은 도 5B에 도시된 디코더의 회로도.

도 7A 내지 7C는 본 발명의 각 실시예에 사용되는 멀티 노즐 잉크 젯의 또다른 배열을 도시한 단면도.

도 8 은 통상적인 멀티 노즐 잉크 젯 헤드의 배열을 도시한 단면도.

도 9 는 종래의 헤드 구동 장치의 배열을 도시한 회로도.

도면의 주요 부분에 대한 부호의 설명

1 : 압전기 부재

2 : 덮개

3, RM : 잉크 챔버

4, EL : 전극

5 : 압전기 소자

35 : 멀티 플렉서

VDD, VSS, VSUB : 전력 공급단

SUB : 반도체 기판

W : 커패시턴스

TA, TB, TG : MOS FET

LT : 래치 회로

SL : 셀렉터

SEQ : 시퀀서

DEC,DCA : 디코더

IN : 인버터

본 발명의 제 1 실시예에 따른 헤드 구동 장치는 이하에서 기술될 것이다.

도 1 은 멀티 노즐 잉크 젯 헤드의 배열을 도시한다. 다수의 파여진 홈은 소정의 피치로 압전기 부재(11)에 형성되고, 상부 덮개(12)는 홈과 관련하여 잉크 챔버(RM)를 형성하도록 홈위에 부착된다. 전극(EL)은 각각의 잉크 챔버(RM)의 측벽부 및 하부에 전개된다. 노즐(도시되지 않음)은 각각의 잉크 챔버 전방에 형성되고, 잉크 공급 포트(도시되지 않음)는 각각의 잉크 챔버 후방에 형성된다. 이 헤드에서, 압전기 부재(11)는 상호 잉크 챔버(RM)를 분리하는 벽부를 형성하여 전극(EL) 사이에 끼워진 압전 소자(W)로서 제공된다. 각각의 압전 소자(W)는 도 1A 내지 도 1C 에서 화살표로 도시되는 바와 같이 위로 편위된다.

이 잉크 젯 헤드에서, 전극(EL)은 도 1A에 도시된 바와 같이 정상 접지된다. 도 1B에 도시된 바와 같이 양의 전압이 선택된 전극(EL)에 인가되는 경우, 선택된 전극(EL)과 거기에 이웃하는 전극(EL) 사이의 두 개의 압전 소자(W)는 선택된 전극(EL)이 존재하는 잉크 챔버를 연장하기 위해 외부로 왜곡된다. 이와는 반대로, 도 1C 에 도시된 바와 같이, 음의 전압이 선택된 전극(EL)에 인가되는 경우, 선택된 전극(EL)과 거기에 이웃하는 전극(EL) 사이의 두 개의 압전 소자(W)는 선택된 전극(EL)이 존재하는 잉크 챔버(RM)를 연장하기 위해 내부로 왜곡된다. 그러므로, 잉크 젯 헤드에 있어서, 잉크 챔버(RM)의 상태가 적어도 도 1A에 도시된 상태를 포함하는 두 개 이상의 상태(도 1A,1B,1C 에 도시된 상태 중에서)로 변화되는 경우, 잉크는 노즐(오리피스 표면(orificesurface))로 부터 분출될 수 있다. 분출되는 잉크 방울의 양, 속도, 형태, 안정성 등은 순서, 기간 및 도 1a,1b,1c에 도시된 3 가지 상태로의 변화율 및 왜곡양 사이의 조합에 따라 결정된다. 통상적으로, 이 조건들은 실험을 통해 활용된다. 부가로, 만일 종이, 잉크, 헤드 등의 특성 사이의 차를 보상 또는 증가하기 위해서 필요하다면, 구동 조건은 잉크 방울의 양, 속도, 형태, 안정성 등을 변화시킴으로써 조절된다.

헤드 구동 장치는 상기에서 기술된 바와 같이 멀티 노즐 잉크 젯 헤드를 구동하기 위해서는 도 2 에 도시된 배열을 가진다. 특히, 잉크 젯 헤드의 등가 회로는 전극(EL1,EL2,EL3,EL4,EL5,....)을 경유하여 직렬 접속되는 압전 소자(W)로 구성된 커패시턴스(W1,W2,W3,W4,W5,....)의 직렬 회로이다.

이 회로에 있어서, 제 1 반도체 스위칭 소자로서 제공되는 p-채널 MOS FET(TA1,TA2,TA3,TA4,TA5,....)는 VDD 전압이 가해지는 VDD 전력 공급단과 전극(EL1,EL2,EL3,EL4,EL5,....) 사이에 접속되고, 제 2 반도체 스위칭 소자로서 제공되는 n-채널 MOS FET(TB1,TB2,TB3,TB4,TB5,....)는 VDD 전압 이하의 VSS 전압이 가해지는 VSS 전력 공급단과 전극(EL1,EL2,EL3,EL4,EL5,....) 사이에 접속된다. p-채널 MOS FET(TA1,TA2,TA3,TA4,TA5,....)의 백 게이트는 VDD전력 공급단에 접속되고, n-채널 MOS FET(TA1,TA2,TA3,TA4,TA5,....)의 백 게이트는 VDD 전력 공급단 및 VSS 전력 공급단과는 다른 전위를 가지는 VSUB 전력 공급단에 접속된다. FET(TA1,TA2,TA3,TA4,TA5,....) 및 FET(TB1,TB2,TB3,TB4,TB5,....)는 반도체 기판에 통합되어 집적 회로를 구성하고, VSUB 전력 공급단의 VSUB 전위는 집적 회로의 반도체 기판에 가해진다.

구동 신호는 인버터(IV1,IV2,IV3,IV4,IV5,...)를 통해 FET(TA1,TA2,TA3,TA4, TA5,....)의 게이트 단자에 공급된다.

이 헤드 구동 장치에서, 예를 들면, VDD 전위는 20V로 세팅되고, VSS 전위는 0V로 세팅되고, VSUB 전위는 -5V로 세팅된다. 전류는 VSUB 전력 공급단에 거의 흐르지 않으며, VSUB 전력 공급단에서 전압 정확도(voltage precision)를 요구하지 않는다. 이런 이유로, -5V는 충전 펌프 등과 같은 것에 의해 쉽게 세팅될 수 있다. 특히, 헤드 구동 장치는 배선의 양을 감소하기 위하여 이러한 충전 펌프 회로와 함께 잉크 젯 헤드에 장착될 수 있다.

예를 들어, 잉크가 잉크 챔버(B)로 부터 분출되는 경우가 이하에서 기술될 것이다. 정지 상태에서, 로우 레벨 구동 신호는 인버터(IV1,IV2,IV3,IV4,IV5,.)를 통해 FET(TA1,TA2,TA3,TA4,TA5,..)의 게이트 단자에 공급되고, FET(TA1,TA2,TA3,TA4,TA5,..)는 오프(OFF) 상태로 세팅된다. 하이 레벨 구동 신호는 FET(TA1,TA2,TA3,TA4,TA5,..)의 게이트 단자에 공급되고, FET(TB1,TB2,TB3, TB4,TB5,..)는 온(ON) 상태로 세팅된다. 이 방법에서, 커패시턴스(W1,W2,W3,W4,...)는 방전 상태로 세팅된다. 잉크 젯 헤드의 상태는 도 1A에 도시된다.

이 상태에서, 하이 레벨 구동 신호는 인버터(IV3)를 통해 FET(TA3)의 게이트에 공급되어 FET (TA3)를 턴온하고, 로우 레벨 구동 신호는 FET(TB3)의 게이트에 공급되어 FET(TB3)를 턴오프한다. 이 방법에서, 20V의 전압은 VDD 전력 공급단으로 부터 전극(EL3)에 가해져 커패시턴스(W2,W3)를 충전시킨다. 이때에 사용되는 충전 경로는 다음과 같다: VDD트랜지스터(TA3) 전극(EL3)커패시턴스(W2)전극(EL2)트랜지스터(TB2)VSS와, VDD 트랜지스터(TA3)전극(EL3)커패시턴스(W3)전극(EL4)트랜지스터(TB4)VSS.

충전시에, 전극(EL2,EL3) 사이의 압전 소자(W) 및 전극(EL3,EL4) 사이의 압전 소자(W)는 잉크 챔버(B)에서 보여지듯이 외부로 왜곡되어 도 1B 의 상태로 세팅된다.

이 상태에서, FET(TA3)가 턴오프되고 FET(TB3)가 턴온되는 경우, 커패시턴스(W2,W3)는 방전된다. 이때에 사용되는 방전 경로는 다음과 같다: VSS트랜지스터(TB2) 전극(EL2)커패시턴스(W2)전극(EL3)트랜지스터(TB3)VSS와, VSS 트랜지스터(TB4)전극(EL4)커페시턴스(W3)전극(EL3)트랜지스터(TB3)VSS.

방전시에, 잉크 챔버(B)의 상태는 도 1A의 본래 상태로 되돌아간다. 이 방법에서, 잉크 챔버(B)의 상태는 도 1A의 상태에서 도 1B의 상태로 변하고 도 1A의 상태로 되돌아간다. 결국, 잉크는 잉크 챔버(B)의 노즐로부터 분출된다.

VSS 전력 공급 단측에 대한 FET(TB2,TB4)의 단자는 충전시 소스로 제공되고, 방전시 드레인으로 제공된다. VSS 전위(0V) 이하의 VSUB 전위(-5V)는 FET(TA2,TB4)의 백 게이트에 가해지고, 백 게이트는 VSS 전위로부터 절연된다. 이 이유로, VSUB 전력 공급단에 가해진 전압이 방전시 FET(TB2,TB4)에 의해 발생되는 개방 전압에서 pn 접점 전위를 감함으로써 얻어지는 값 이하로 세팅되는 경우, 반도체 기판으로부터의 어떠한 전류도 FET(TB2,TB4)로 드로우잉되지 않는다. 특히, VSS 전위 및 VSUB 전위가 -5V 로 세팅되는 경우, 반도체 기판으로부터의 전류는 드로우잉되지 않는다.

이 방법에서, 구동 장치가 반도체 기판에 통합되어 IC를 형성하는 경우, 기판 전위로부터의 전류 드로우잉은 발생하지 않는다. 그러므로, 구동 장치가 IC에 장착되는 경우, 구동 장치는 IC의 기생 능동 소자에 쉽게 영향을 받지 않고, 헤드 구동 IC는 내부 소자 절연의 저하 또는 래치업을 야기하지 않고도 고신뢰성을 얻을 수 있다.

VSS 전력 공급단의 라인에서, 이웃하는 FET(TA1,TA2,TA3,TA4,TA5,..)의 드레인이 가능한한 서로 가깝게 배선이 설치되는 것이 좋다. 그러므로, 방전시에 방전 경로의 루프는 크기면에서 감소될 수 있고, 회로에 대하여 방전시의 영향 또는 돌입(rush)은 감소될 수 있다.

이 실시예에서, FET(TB1,TB2,TB3,TB4,TB5,..)가 양방향 특성을 갖기 때문에, 다이오드는 방전 경로를 형성하도록 트랜지스터에 병렬 접속될 필요가 없어, 회로 배열이 단순화된다. 그러므로, 구동 장치는 IC에 장착되고, 바람직하게는 구동 장치가 차지하는 영역은 감소된다.

본 발명의 제 2 실시예에 따른 헤드 구동 장치는 이하에서 기술될 것이다.

이 실시예에서, 제 1 실시예에서와 같은 동일 배열을 가지는 도 2에 도시된 구동 장치가 사용되지만, VSS 전력 공급단 및 VSUB 전력 공급단의 전위가 서로 같게 세팅되지 않는다. 특히, 도 2 에서 구동 장치의 방전 전류가 작은 경우, FET(TB2,TB4)에서 발생하는 전압 강하는 작다. 다른 한편으론, pn 접점의 포워드 전압 이상의 전위차가 발생될 때까지, 전류는 반도체 기판과 전극(EL2,EL4) 사이에 흐르지 않는다. 특히, 방전 전류는 반도체 기판과 전극(EL2,EL4) 사이에 형성되는 기생 다이오드를 통해 흐르지 않는다.

그러므로, 방전 전류가 작은 경우, FET(TB2,TB4)에서 발생하는 전압 강하는 매우 작고, VSS=VSUB인 경우 조차도 방전 전류는 반도체 기판에 흐르지 않는다. 이 조건하에, VSS=VSUB로 세팅되는 경우, 전력 공급 형태의 수는 감소될 수 있어, 구조가 단순화된다.

본 발명의 제 3 실시예에 따른 헤드 구동 장치는 이하에서 기술될 것이다. 전술된 제 1 실시예와 같은 동일 참조 번호는 제 3 실시예에서 동일 부분을 나타내고, 동일 부분의 기술은 생략된다. 이 실시예에 따르면, 도 3 에 도시된 바와 같이, 다이오드(DX1,DX2,DX3,DX4,DX5,...)는 FET(TB1,TB2,TB3,TB4,TB5,..)에 병렬로 접속되어 반대 극성을 갖는다. 특히, 다이오드(DX1,DX2,DX3,DX4,DX5,...)의 애노드는 보통 VSS 전력 공급단에 접속되고, 다이오드(DX1,DX2,DX3,DX4,DX5,...)의 캐소드는 보통 전극(EL1,EL2,EL3,EL4,EL5,..)에 접속된다.

이 방법에서, 다이오드(DX1,DX2,DX3,DX4,DX5,...)가 FET(TB1,TB2,TB3,TB4, TB5,..)에 병렬 접속되고, 헤드는 고속으로 동작될 수 있다. 특히, FET(TB1,TB2,TB3,TB4,TB5,..)의 온 저항이 다이오드(DX1,DX2,DX3,DX4,DX5,...)의 온 저항 보다 큰 것이 통상적이다. 그러므로, 다이오드(DX1,DX2,DX3,DX4,DX5,...)가 커패시턴스(W1,W2,W3,W4,..)의 방전 경로상에 배열되는 경우, 방전은 고속으로 실행되고, 헤드는 고속으로 동작될 수 있다. 이 경우에, 헤드 구동 장치는 기판에 통합되어 IC를 형성하고, 기판 전위로부터의 전류 드로우잉은 발생하지 않고, 헤드 구동 IC는 고신뢰성으로 제조될 수 있다.

본 발명의 제 4 실시예에 따른 헤드 구동 장치는 이하에서 기술될 것이다.

전술된 제 1 실시예와 같은 동일 참조 번호는 제 4 실시예에서 동일 부분을 나타내고, 동일 부분의 기술은 생략된다. 이 실시예에 따르면, 도 4 에 도시된 바와 같이, MOS 전달 게이트(트랜지스터의 종류)(TG1,TG2,TG3,TG4,..)는 커패시턴스(W1,W2,W3,W4,..)와 병렬로 접속되어 제 3 반도체 스위칭 소자로서 제공된다. 특히, MOS 트랜지스터(TG1)는 전극(EL, EL2) 사이에 접속되고, MOS 전달 게이트(TG2)는 전극(EL2,EL3) 사이에 접속되고, MOS 전달 게이트(TG3)는 전극(EL3,EL4) 사이에 접속되고, MOS 전달 게이트(TG4)는 전극(EL4,EL5) 사이에 접속된다.

이 헤드 구동 장치에 있어서, 정지 상태에서, FET(TA1,TA2,TA3,TA4,TA5,..)는 오프 상태로 세팅되고, FET(TB1,TB2,TB3,TB4,TB5,..)는 온 상태로 세팅되고, MOS 전달 게이트(TG1,TG2,TG3,TG4,..)는 오프 상태로 세팅된다.

이 상태에서, FET(TA3)가 턴온되고 FET(TA3)가 턴오프될 때, 커패시턴스(W2,W3)는 충전된다. 이 때에 사용되는 충전 경로는 다음과 같다: VDD트랜지스터(TA3)전극(EL3)커패시턴스(W2)전극(EL2)트랜지스터(TB2)VSS 와, VDD트랜지스터 (TA3)전극(EL3)커패시턴스(W3)전극(EL4)트랜지스터(TB4)VSS.

이 상태에서, FET(TA3)가 턴오프되고 MOS 전달 게이트(TG2,TG3)가 턴온되는 경우, 커패시턴스(W2)는 MOS 전달 게이트(TG2)를 통해 방전되고, 커패시턴스(W3)는 MOS 전달 게이트(TG2)를 통해 방전된다. 이 방법에서, 커패시턴스(W2,W3)가 방전/충전될 때, 잉크가 분출된다.

커패시턴스(W2,W3)가 방전되는 경우, FET(TA3,TB3)는 오프 상태로 세팅되고, FET(TB2,TB4)는 온 상태로 세팅된다. 이런 이유로, 모든 포인트에서의 전위는 VSS 전압 이상이다. 구동 유닛이 IC에 장착되는 경우, 반도체 전위로부터의 전류 드로우잉은 발생하지 않는다. 그러므로, 이 실시예에서, 고신뢰성 헤드 구동 IC가 제조된다.

이 구동 장치에서, 한 커패시턴스가 MOS 전달 게이트만을 사용하여 방전되는 경우, 충전 경로는 더 단축될 수 있다. 그러므로, 트랜지스터마다의 온 저항이 변하지 않더라도, 방전 경로의 루프 저항은 감소될 수 있고, 헤드는 고속으로 동작될 수 있다.

전술된 바와 같이, 커패시턴스(W2,W3)를 충전시키는 전하가 FET(TA3)를 통해 흐르는 충전 전류에 의해 방전되는 경우, MOS 전달 게이트(TG2,TG3)는 턴온된다. 그러나, 또한, 커패시턴스(W2)를 충전시키는 역전하가 FET(TA2)를 통해 흐르는 충전 전류에 의해 방전되는 경우, MOS 전달 게이트(TG2)는 턴온되고, 커패시턴스(W3)를 역으로 충전시키는 전하가 FET(TA4)를 통해 흐르는 충전 전류에 의해 방전되는 경우, MOS 전달 게이트(TG4)도 턴온된다.

도 5A 및 도 5B는 도 4 의 헤드 구동 장치를 포함하는 전체 제어부의 배열을 도시한 블록도이다. 제어부에서, 프린트될 데이터는 시프트 레지스터(31)에 직렬 공급되어 시프트 클럭과 동기하여 시프트 레지스터(31)에 저장된다. 시프트 레지스터(31)에 저장된 데이터는 각각의 노즐에 대하여 4-비트 단계 데이터에 대응하고, 4-비트 단계 데이터는 래치 펄스에 의한 4-비트 래치 회로(LT1,LT2,LT3,LT4,LT5)에 의해 각각 래치된다. 데이터가 래치된 후, 다음에 프린트될 데이터는 시프트 레지스터(31)에 저장될 수 있다.

4 비트 래치 회로(LT1,LT2,LT3,LT4,LT5)에 의해 래치된 4 비트 단계 데이터는 16-1 선택기(SL1,SL2,SL3,SL4,SL5)에 각각 공급된다. 선택기(SL1,SL2,SL3, SL4,SL5)는 입력 단계 데이터의 값을 기초로하여 부가 입력된 16개 타이밍 펄스 스트링으로부터 하나를 선택하여 선택된 타이밍 펄스 스트링을 출력한다. 선택된 타이밍 펄스는 2 비트 시퀀서(SQ1,SQ2,SQ3,SQ4,SQ5) 각각에 공급된다. 16 개 타이밍 펄스 스트링 중 하나는 넌-프린팅용 넌-신호 데이터이다. 나머지(W)의 타이밍 펄스 스트링은 절차에 따라 타이밍으로 2 비트 시퀀서(QS1,SQ2,SQ3,SQ4,SQ5)를 제어하기 위해 프리세팅되는 펄스 스트링이 되도록 세팅되며, 절차 동안 분출되는 잉크의 양은 각각의 단계에 따라 세팅된다. 2 비트 시퀀서(QS1,SQ2,SQ3,SQ4,SQ5)는 시퀀서 클럭과 동기하여 순서 정보 및 4가지 상태, 즉 0,0, 0,1, 1,0, 1,1 의 타임을 포함하는 제어 타이밍 데이터(B1,B2)로 입력 타이밍 펄스를 변환한다. 시퀀서(QS1,SQ2,SQ3,SQ4,SQ5)로부터의 제어 타이밍 데이터(B1,B2)는 다수의 AND 게이트로 구성된 디멀티플렉서(35)에의해 홀수 노즐 또는 짝수 노즐에 할당된다. 특히, 디멀티플렉서(35)는 홀수 선택 신호(ODD)에 반응하여 시퀀서(QS1,SQ2,SQ3, SQ4,SQ5)에서 디코더(DCA1,DCA2,DCA3,DCA4,DCA5)로 제어 타이밍 데이터(B1,B2)를 각각 공급하고, 멀티플렉서(35)는 짝수 선택 신호(EVEN)에 반응하여 시퀀서(QS1,SQ2,SQ3,SQ4,SQ5)에서 디코더(DCA1,DCA2,DCA3,DCA4,DCA5)로 제어 타이밍 데이타(B1,B2)를 각각 공급한다. 신호 홀수 선택 신호(ODD)가 입력되는 경우, 0,0 가 짝수 노즐에 대응하는 디코더(DCA1,DCA2,DCA3,DCA4,DCA5)에, 그리고 짝수 선택 신호(EVEN)가 입력되는 경우에는 홀수 노즐에 대응하는 디코더(DCA1,DCA2,DCA3, DCA4,DCA5)에 공급된다는 것에 주목해라.

도 6 에 도시된 바와 같이, 디코더(DA1)는 2입력 AND 게이트(DCA11,DCA12,DCA13) 3개와 두 개의 인버터(DCA14,DCA15)로 구성되고, 디코더(DCB1)는 2입력 AND 게이트(DCB11,DCB12,DCB13) 3개와 두 개의 인버터(DCB14,DCB15)로 구성된다. 디코더(DCA1)는 멀티플렉서(35)에서 AND 게이트(DCA13)로 2비트 신호(A11,A21)의 모든 신호를 입력하고, 인버터(DCA14)를 통해 AND 게이트(DCA11,DCA12)에 모든 신호를 입력한다. 디코더(DCA1)는 AND 게이트(DCA11,DCA13)에 신호(A21)를 직접 입력하고, OR 게이트(G1)를 통해 트랜지스터 회로부(TCB1)의 MOS 전달 게이트(TG1)에 입력되고, 트랜지스터 회로부(TCB2)의 MOS 전달 게이트(TG2)의 게이트에 구동 신호(S2-3)로서 제공된다. 디코더(DCA1,DCB1)의 배열이 도면에 기술되어 있고, 다른 디코더(DCA2,DCA5,DCB2 내지 DCB5)의 배열은 디코더(DCA1,DCB1)와 같다.

트랜지스터 회로부(TCA1 내지 TCA10)의 출력단은 커패시턴스(W1 내지 W9)에 접속된 전극(EL1 내지 EL10)에 각각 접속된다. 디코더(DCA1-DCA5 및 DCB1-DCB5) 사이의 입력/출력 관계는 표로 나타내고, 표에 대응하는 헤드 구동 장치(38)의 출력 상태는 이하의 표에 도시된다.

A1	A2	S1X	S2X	S3X	OUTPUT
0	0	L	H	L	VSS 전압
0	1	H	L	L	VDD 전압
1	0	H	L	L	OFF
1	1	L	L	H	단락 회로 루프

심볼(A1)은 신호(A11,A12,...)를 그리고 심볼(A2)은 신호( A21,A22,...)를 나타낸다. 심볼(S1X)은구동 신호(S11,S12,...)을, 심볼(S2X)은 구동 신호9S21, S22,,...)를, 심볼(S3X)은 구동 신호(S31,32,...)를 나타낸다.

표1에서 알수 있듯이, 신호 A1=0 이고 A2=0 로 설정되는 경우, 구동 신호 S1X=L(로우 레벨), S2X=H(하이 레벨) 이고, S3X=L(로우 레벨)이다. 이때에, VSS 전압은 대응 전극에 인가된다. 신호 A1=0 이고 A2 =1 로 설정된 경우, 구동 신호 S1X=H, S2X=L, S3X=L 이 된다. 이때에, VDD 전압은 대응 전극에 인가된다. 신호A1=1 이고 A2=0 로 설정되는 경우, 구동 신호 S1X=L, S2X=L, S3X=L 이 된다. 이 때에 대응 전극에 인가된 전압은 턴오프된다. 신호 A1=1, A2=1 로 설정되는 경우, 구동 신호 S1X=L, S2X= L, S3X=H 이 된다. 이때에 대응 전극은 MOS 전달 게이트(TG1,TG2,TG3,TG4,...)에 의해 단락회로가 되어 방전 루프가 구성된다.

상기 배열을 구비한 제어부에서, 홀수 노즐, 즉 홀수번째 잉크 챔버를 구동하는 4 비트 단계 데이터는 시프트 레지스터(31)에 저장되어 래치 회로(LT1-LT5)에 의해 래치된다. 래치된 단계 데이터는 16-1 선택기(SL1-SL5)에 공급되어 하나의 타이밍 펄스로 변환된다. 선택기(SL1-SL5)로부터의 타이밍 펄스는 2 비트 시퀀서(SQ1-SQ5) 각각에 공급되어 제어 타이밍 데이터(B1, B2)로 변환된다. 시퀀서(SQ1-SQ5)로부터의 제어 타이밍 데이터(B1,B5)는 디멀티플렉서(35)에 인가된다. 디멀티플렉서(35)는 시퀀서(SQ1-SQ5)로부터의 제어 타이밍 데이터(B1,B2)를 홀수 노즐에 대응하는 디코더(DCA1-DCA5)에 각각 공급한다. 트랜지스터 회로부(TC1,TC3,TC5,TC7,TC9) 및 트랜지스터 회로부(TCB1-TCB9)는 디코더(DCA1-DCA5)로부터의 신호에 의해 선택적으로 구동된다. 이 방법에서, 커패시턴스(W1-W9)의 충전/방전이 선택 제어되고, 잉크 챔버의 분할 벽으로 구성된 압전 소자는 소망의 잉크 챔버에 압력을 주도록 왜곡되어, 단계 데이터에 따라 잉크의 소정의 양을 분출한다.

예를 들어, 제 3 노즐이 구동되는 경우, 제 3 에 이웃하는 제 2 및 제 4 노즐은 할당되지 않은 노즐(짝수 노즐)이다. 이때에, 잉크는 제 3 노즐에 대응하는 잉크 챔버로부터 분출되고, 어떠한 잉크도 제 3 노즐에 이웃하는 잉크 챔버로 부터 분출되지 않는다. 이 방법에서, (홀수) 노즐 및 (짝수) 노즐이 각각 구동되어 프린팅한다.

본 발명의 제 5 실시예에 따른 헤드 구동 장치는 이하에서 기술될 것이다.

이 실시예에 따르면, 또다른 구동 방법은 도 4 에 도시된 구동 장치를 사용함으로써 실현된다. 이 헤드 구동 장치에서, 정지 상태에서, FET(TA1,TA2,TA3, TA4,TA5,..)는 오프 상태로 세팅되고, FET(TB1,TB2,TB3,TB4,TB5,..)는 오프 상태로 세팅되고, MOS 전달 게이트(TG1,TG2,TG3,TG4,..)는 온 상태로 세팅된다.

이 상태에서, FET(TA3,TB2,TB4)가 턴온되고, MOS 전달 게이트(TG2,TG3)가 턴오프될 때, 커패시턴스는 충전된다. 이 때에 사용되는 충전 경로는 다음과 같다: VDD트랜지스터(TA3)전극(EL3)커패시턴스(W2)전극(EL2)트랜지스터(TB2) VSS, VDD트랜지스터(TA3)전극(EL3) 커패시턴스(W3)전극(EL4)트랜지스터(TB4)VSS. 이때에, 잉크 챔버(B)는 도 1B에 도시된 바와 같이 연장되어 잉크 공급 포트로부터 잉크를 흡수하게 된다.

FET(TA3,TB3,TB4)는 턴오프되고, FET(TA2,TA4,TB3)는 턴온된다. 이 방법에서, 커패시턴스(W2,W3)는 역으로 충전된다. 이 때에 사용되는 충전 경로는 다음과 같다: VDD트랜지스터(TA2)전극(EL2)커패시턴스(W2)전극(EL3)트랜지스터(TB3) VSS, VDD트랜지스터(TA4)전극(EL4)커패시턴스(W3)전극(EL3)트랜지스터(TB3) VSS. 이 때에, 잉크 챔버(B)는 도 1C에 도시된 바와 같이 압축되어 노즐로 부터 잉크를 분출하게 된다.

그런후, FET(TA2,TA4,TB3)가 턴오프되고, MOS 전달 게이트(TG2,TG3)가 턴온되는 경우, 커패시턴스(W2)는 MOS 전달 게이트(TG2)를 통해 방전되고, 커패시턴스(W3)는 MOS 전달 게이트(TG3)를 통해 방전된다. 결국, 잉크 챔버(B)의 상태는 도 1A에 도시된 상태로 되돌아간다. 이 방법에서, 잉크 분출은 커패시턴스(W2,W3)를 충전, 역충전, 방전함으로써 실행된다.

커패시턴스(W2,W3)가 방전되는 경우 모든 FET(TA2,TA3,TA4,TB3,TB4)는 오프 상태로 세팅되므로, VSS 전력 공급단 또는 VDD 전력 공급단에 어떠한 전류도 흐르지 않는다. 그러므로, 기판 전위로부터의 전류 드로우잉은 발생하지 않는다. 그러므로, 이 실시예에서, 고신뢰성 헤드 구동 IC가 구성된다.

이 실시예에서, 잉크 분출은 역충전 동안에 실행되고, 그 다음 방전이 실행된다. 그러므로, 이하 방법은 오류 분출에 효과적일 수 있다. 즉, 방전은 잉크의 특성과 같은 조건에 따라 느리게 실행되어 방전율은 최고로 높지는 않게 되고, 이것에 의해 잉크 압력으로 돌연 변화를 제지하게 된다. 이러한 경우에, MOS 전달 게이트(TG1-TG4)의 온 저항은 하이로 세팅되고, 커패시턴스(W1-W4)에 의해 정해지는 시정수 및 MOS 전달 게이트(TG1-TG4)의 온 저항은 크게 세팅될 수 있다.

각각의 실시예에서, 멀티 노즐 잉크 젯 헤드로서 사용하는 헤드 구동 장치에 있어서, 분할 벽을 구성하는 압전 소자(W)는 상부 방향, 즉 상부 덮개(12)의 방향으로 편위된다. 그러나, 본 발명은 이 실시예에 한정되지 않고, 도 7A 내지 7C에 도시된 바와 같이, 분할 벽부를 구성하는 압전 소자(W)가 하부 방향으로 편위되는 헤드가 사용된다. 이 경우에서, 도 1 에 도시된 경우와는 반대로, 도 7B에 도시된 바와 같이, 음의 전압(EL)이 일정 전극에 가해지는 경우, 일정 전극(EL)과 거기에 이웃하는 전극(EL) 사이의 압전 소자(W)가 외부로 왜곡되어 일정 전극(EL)이 형성되는 잉크 챔버(RM)는 연장된다. 이와는 반대로, 도 7C에 도시된 바와 같이, 양의 전압이 일정 전극(EL)에 가해지는 경우, 일정 전극(EL)과 거기에 이웃하는 전극(EL) 사이의 압전 소자(W)는 내부로 외곡되어 일정 전극(EL)이 형성되는 잉크 챔버(RM)는 압축된다. 그러므로, 이 헤드가 사용되는 경우, 그 헤드에 대응하는 헤드 구동 장치가 사용된다.

각각의 실시예에서, 압전 소자는 전계 왜곡 소자로서 사용된다. 그러나, 압전 소자는 전계 왜곡 소자에 한정되지 않는다. 정전기력을 사용하는 전계 왜곡 소자가 사용될 수 있다. 각각의 실시예에서, 전계 왜곡 소자는 잉크 챔버의 벽표면을 직접적으로 구성한다. 그러나, 본 발명은 이 배열에 한정되지 않고, 전계 왜곡 소자는 잉크 챔버의 벽표면을 직접적으로 왜곡시킬 수 있다. 간단히 말하면, 잉크 챔버내의 압력은 전계 왜곡 소자의 전계 왜곡에 의해서만 변화될 수 있다.

본 발명이 적용되는 잉크 젯 프린터의 헤드에서, 전계 왜곡 소자가 기계적 구조면에서 상이하지만, 상호 직렬 접속된 커패시턴스로 구성되는 헤드가 사용될 수 있다.

본 발명의 실시예는 상기에 기술되어 있다. 본 발명은 상기에서 기술된 실시예에만 한정되는 것이 아니고, 본 발명의 사상 및 범위로부터 이탈하지 않는 범위내에서 필요에 따라 본 발명의 변경 및 수정이 효과적일 수 있다.

Claims

잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM), 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD)과는 다른 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속된 다수의 제 2 반도체 스위칭 소자(TB)를 구비하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

잉크는 제 1 및 제 2 반도체 스위칭 소자(TB)의 선택적인 턴온 제어하에 대응 커패시턴스를 충전 및 방전함으로써 야기되는 압력 변화로 인해 각각의 잉크 챔버(RM)로부터 분출되고; 제 1 및 제 2 반도체 스위칭 소자(TA,TB)는 하나의 반도체 기판(SUB)상에 형성되고; 반도체 기판의 전위 범위는 제 1 및 제 2 전력 공급단(VDD,VSS)의 전위 사이의 범위 밖에 있도록 세팅되는 것을 특징으로 하는 잉크 젯 트린트용 헤드 구동 장치.
잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM), 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD) 이하의 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속된 다수의 제 2 반도체 스위칭 소자(TB)를 구비하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

소정의 잉크 챔버(RM)의 전극(EL)에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하고, 소정의 잉크 챔버(RM)에 이웃한 잉크 챔버(RM)의 상기 전극에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하는 충전 제어 하에, 그리고 소정의 잉크 챔버(RM)의 상기 전극(EL)에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하는 차후의 방전 제어하에서, 상기 소정의 잉크 챔버(RM)에 이웃하는 대응 잉크 챔버(RM)의 상기 전극과 상기 소정의 잉크 챔버(RM)의 상기 전극 각각의 양단의 두 개의 커패시턴스를 충전 및 방전함으로써 야기되는 압력 변화로 인해 상기 소정의 잉크 챔버(RM)로부터 잉크가 배출되며, 상기 제 1 및 제 2 반도체 스위칭 소자(TA,TB)는 하나의 반도체 기판(SUB)상에 형성되고; 상기 반도체 기판 전위의 범위는 상기 제 1과 제 2 전력 공급단(VDD,VSS) 전위 사이의 범위 밖에 있도록 세팅되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.
잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM) 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD)과는 다른 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속되는 다수의 제 2 반도체 스위칭 소자(TB)를 포함하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

잉크는 상기 제 1 및 제 2 스위칭 소자(TA,TB)의 선택적인 턴온 제어하에 대응 커패시턴스를 충전 및 방전함으로써 야기되는 상기 압력 변화로 인해 각각의 잉크 챔버(RM)로부터 분출되고; 상기 제 1 및 제 2 반도체 스위칭 소자(TA,TB)의 그룹 중 적어도 하나는 집적 회로상에 형성되고; 각각의 MOS 트랜지스터의 백 게이트 전위 범위는 MOS 트랜지스터의 소스 전위와 드레인 전위 사이의 범위 밖에 있도록 세팅되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.
잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM), 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD) 이하의 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속된 다수의 제 2 반도체 스위칭 소자(TB)를 포함하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

소정의 잉크 챔버(RM)의 전극(EL)에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하고, 상기 소정의 잉크 챔버(RM)에 이웃한 상기 잉크 챔버(RM)의 상기 전극에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하는 충전 제어하에, 그리고 소정의 잉크 챔버(RM)의 전극(EL)에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하는 차후의 방전 제어하에서, 소정의 잉크 챔버(RM)에 이웃하는 대응 잉크 챔버(RM)의 전극과 상기 소정의 잉크 챔버(RM)의 상기 전극 각각의 양단의 두 개의 커패시턴스를 충전 및 방전함으로써 야기되는 압력 변화로 인해 상기 소정의 잉크 챔버(RM)로부터 잉크가 배출되며, 상기 제 1 및 제 2 반도체 스위칭 소자(TA,TB)의 그룹 중 적어도 하나는 집적 회로상에 형성되고; MOS 트랜지스터의 백 게이트 전위의 범위는 MOS 트랜지스터의 소스 전위와 드레인 전위 사이의 범위 밖에 있도록 세팅되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.
잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM), 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD)과는 다른 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속되는 다수의 제 2 반도체 스위칭 소자(TB)를 포함하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

잉크는 상기 제 1 및 제 2 스위칭 소자(TA,TB)의 선택적인 턴온 제어하에 대응 커패시턴스를 충전 및 방전함으로써 야기되는 상기 압력 변화로 인해 각각의 잉크 챔버(RM)로부터 분출되고; 적어도 상기 제 2 반도체 스위칭 소자는 MOS 트랜지스터로 구성되고, 상기 커패시턴스는 게이트에 가해지는 동일 전위로 턴온되는 MOS 트랜지스터를 통해 방전되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.
잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM), 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD)과는 다른 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속되는 다수의 제 2 반도체 스위칭 소자(TB);

이웃하는 두 개의 전극(EL) 사이에 각각 접속되는 다수의 제 3 반도체 스위칭 소자(TG)를 구비하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

잉크는 상기 제 1 및 제 2 스위칭 소자(TA,TB)를 선택적으로 턴온하는 충전 및 방전 제어하에 그리고 상기 제 3 반도체 스위칭 소자(TG)를 선택적으로 턴온하는 방전 제어 하에, 대응 커패시턴스를 충전 및 방전함으로써 야기되는 상기 압력 변화로 인해 각각의 잉크 챔버(RM)로부터 분출되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.
잉크 챔버(RM)를 분리하도록 배열되어 전극(EL)에 의해 접속되는 직렬 커패시턴스를 형성하고 상기 각각의 잉크 챔버(RM)의 전극, 전계 왜곡에 의하여 잉크 챔버의 압력 변화를 야기하는 압전 소자(W)와, 다수의 잉크 챔버(RM), 및 상기 각각의 잉크 챔버(RM)의 상기 전극(EL)을 구비하는 잉크 젯 헤드와;

상기 전극(EL)과 제 1 전력 공급단(VDD) 사이에 접속되는 다수의 제 1 반도체 스위칭 소자(TA)와;

상기 전극(EL)과 상기 제 1 전력 공급단(VDD) 이하의 전위를 가지는 제 2 전력 공급단(VSS) 사이에 접속되는 다수의 제 2 반도체 스위칭 소자(TB)와;

이웃하는 두 개의 전극(EL) 사이에 각각 접속되는 다수의 제 3 반도체 스위칭 소자(TG)를 포함하는 잉크 젯 프린터용 헤드 구동 장치에 있어서,

소정의 잉크 챔버(RM)의 상기 전극(EL)에 접속되는 상기 각각의 제 1 및 제 2 반도체 소자(TA,TB)를 턴온 및 턴오프하고, 상기 소정의 잉크 챔버(RM)에 이웃하는 상기 잉크 챔버의 상기 전극에 접속되는 상기 각각의 제 1 및 제 2 반도체 스위칭 소자(TA,TB)를 턴온 및 턴오프하고, 상기 이웃하는 두 개의 전극(EL)에 접속된 상기 제 3 반도체 스위칭 소자(TG)를 턴온하는 충전 제어하에, 그리고 소정의 잉크 챔버(RM)의 상기 전극(EL)에 접속되는 상기 각각의 제 1 반도체 스위칭 소자(TA)를 턴오프하고, 상기 이웃하는 두 개의 전극(EL) 사이에 접속되는 상기 제 3 반도체 스위칭 소자(TG)를 턴온하는 차후의 제어하에서, 잉크는 소정의 잉크 챔버(RM)의 상기 전극(EL)과 상기 소정의 잉크 챔버(RM)에 이웃하는 대응 잉크 챔버(RM)의 전극(EL) 각각의 양단의 두 개의 커패시턴스를 충전 및 방전함으로써 야기되는 상기 압력 변화로 인해 상기 소정의 잉크로부터 분출되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.
제 6 항 또는 제 7 항에 있어서, 상기 제 3 반도체 스위칭 소자(TG)는 MOS 트랜지스터 전달 게이트로 구성되는 것을 특징으로 하는 잉크 젯 프린터용 헤드 구동 장치.