KR102672109B1 - 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치 - Google Patents

디스플레이 기판, 디스플레이 패널 및 디스플레이 장치 Download PDF

Info

Publication number
KR102672109B1
KR102672109B1 KR1020217027217A KR20217027217A KR102672109B1 KR 102672109 B1 KR102672109 B1 KR 102672109B1 KR 1020217027217 A KR1020217027217 A KR 1020217027217A KR 20217027217 A KR20217027217 A KR 20217027217A KR 102672109 B1 KR102672109 B1 KR 102672109B1
Authority
KR
South Korea
Prior art keywords
electrode
display area
display
segment
sub
Prior art date
Application number
KR1020217027217A
Other languages
English (en)
Other versions
KR20210113401A (ko
Inventor
메이진 리
촨지 쑤
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20210113401A publication Critical patent/KR20210113401A/ko
Application granted granted Critical
Publication of KR102672109B1 publication Critical patent/KR102672109B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치를 제공한다. 디스플레이 기판은 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하고, 제1 디스플레이 영역의 빛 투과율은 제2 디스플레이 영역의 빛 투과율보다 크다. 제1 디스플레이 영역에는 상기 기판 상에 위치하는 복수의 제1 서브 픽셀이 설치되어 있고, 제1 서브 픽셀은 제1 전극, 제1 전극 상에 설치된 발광 구조와, 발광 구조 상에 설치된 제2 전극을 포함한다. 제1 서브 픽셀의 제1 전극은 배선을 통하여 대응하는 픽셀 회로에 전기적으로 연결되며, 제1 디스플레이 영역 내에는 도전 층이 더 포함되고, 제1 전극은 상기 도전 층을 통하여 배선에 전기적으로 연결되며, 도전 층의 저항율은 제1 전극의 저항율 및 배선의 저항율보다 각각 작다.

Description

디스플레이 기판, 디스플레이 패널 및 디스플레이 장치
본 발명은 디스플레이 기술 분야에 관한 것인바, 특히 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.
전자 디바이스의 급속한 발전에 따라, 화면 대 신체 비율에 대한 사용자의 요구가 점점 높아지고 있으며, 따라서 전자 디바이스의 전체 화면 디스플레이가 업계에서 점점 더 많은 관심을 받고 있다. 휴대 전화나 태블릿 컴퓨터 등의 종래의 전자 디바이스는 전면 카메라, 이어 피스, 적외선 검지 요소 등을 통합할 필요가 있기 때문에, 디스플레이 스크린에 슬롯을 형성하여(Notch), 슬롯 영역에 카메라, 이어 피스 및 적외선 검지 요소 등을 설치한다. 하지만, 슬롯 영역은 화면을 표시할 수 없기에, 스크린이 노치 디스플레이 스크린처럼 보인다. 또는 스크린에 구멍을 뚫는 방식을 통해 카메라, 이어 피스, 적외선 검지 요소 등을 설치할 수 있으나, 이 경우 촬영 기능을 실현하는 전자 디바이스에 있어서, 외부 빛이 스크린 상의 구멍으로부터 스크린의 하방에 위치하는 감광 소자에 들어오게 된다. 이러한 전자 디바이스는 모두 진정한 의미에서 전체 화면 디스플레이가 아닌바, 전체 스크린의 모든 영역에 디스플레이할 수 없다. 예를 들면, 카메라 영역에 화면을 디스플레이할 수 없다.
본 발명은 감광 부품의 정상적인 동작을 보증하는 전제 하에서 디스플레이 기판의 전체 화면 디스플레이를 실현할 수 있으며, 제1 전극과 배선의 접촉 저항을 줄일 수 있고, 제1 디스플레이 영역에서 발생하는 열을 줄일 수 있으며, 또한 디스플레이 기판의 온도를 낮추고, 디스플레이 기판의 정상적인 동작을 보증할 수 있는 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치를 제공한다.
본 발명의 실시예의 제1 양태에 따르면, 디스플레이 기판을 제공하는바, 상기 디스플레이 기판은 기판을 포함한다. 상기 디스플레이 기판은 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역의 빛 투과율은 상기 제2 디스플레이 영역의 빛 투과율보다 크다. 상기 제1 디스플레이 영역에는 상기 기판 상에 위치하는 복수의 제1 서브 픽셀이 설치되어 있고, 각 상기 제1 서브 픽셀은 제1 전극, 상기 제1 전극 상에 설치되어 있는 발광 구조 및 상기 발광 구조 상에 설치되어 있는 제2 전극을 포함한다. 상기 제1 서브 픽셀의 제1 전극은 배선을 통하여 대응하는 픽셀 회로에 전기적으로 연결되어 있다. 상기 제1 디스플레이 영역 내에는 도전 층이 더 포함되고, 상기 제1 전극은 상기 도전 층을 통하여 상기 배선에 전기적으로 연결되며, 상기 도전 층의 저항율은 상기 제1 전극의 저항율 및 상기 배선의 저항율보다 각각 작다.
바람직하게는, 상기 제1 세그먼트 및/또는 상기 제1 전극의 빛 투과율은 70%보다 크다. 이렇게 설치함으로써, 제1 디스플레이 영역의 빛 투과율을 더 크게 할 수 있고, 또한 제1 디스플레이 영역의 빛 투과율이 그 하방에 설치된 감광 부품의 빛 수집 요건을 충족시키도록 할 수 있다.
바람직하게는, 상기 제1 세그먼트 및/또는 상기 제1 전극의 재료는 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물, 실버 도핑 인듐 아연 산화물 중의 적어도 하나를 포함한다. 제1 전극 및/또는 배선의 제1 세그먼트를 제조하는 재료는 실버 도핑 인듐 주석 산화물 또는 실버 도핑 인듐 아연 산화물을 채용할 수 있고, 제1 디스플레이 영역이 높은 빛 투과율을 보증한 기초 상에서, 제1 전극 및/또는 배선의 제1 세그먼트의 저항을 줄일 수 있다.
바람직하게는, 상기 도전 층의 재료는 몰리브덴, 티탄, 알루미늄, 마그네슘, 은, 금, 구리, 아연, 크롬, 니켈, 텅스텐 중의 적어도 하나를 포함한다. 상기의 몇몇의 재료는 저항율이 상대적으로 낮고, 특성이 상대적으로 안정적이다.
바람직하게는, 상기 제2 전극의 재료는 마그네슘 은 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물, 실버 도핑 인듐 아연 산화물 중의 적어도 하나를 포함한다. 이렇게 설치함으로써, 제1 디스플레이 영역의 빛 투과율의 향상에 유리하다.
일 실시예에 있어서, 상기 도전 층의 신장 방향 상에서, 상기 도전 층의 폭은 연속적으로 변화하거나 또는 간헐적으로 변화한다. 이렇게 설치함으로써, 도전 층의 서로 다른 폭의 위치 및 인접된 도전 층의 서로 다른 거리 사이에서 발생하는 회절 줄무늬의 위치가 서로 다르며, 서로 다른 위치의 회절 강도가 서로 상쇄되기 때문에, 회절 효과를 효과적으로 줄일 수 있고, 제1 디스플레이 영역의 하방에 설치된 카메라에 의해 촬영된 이미지가 더 높은 해상도를 가지도록 확보할 수 있다.
바람직하게는, 상기 제1 서브 디스플레이 영역 내에는 복수의 제2 서브 픽셀이 설치되어 있고, 상기 제1 서브 픽셀의 밀도는 상기 제3 서브 픽셀의 밀도와 동일하며, 또한 상기 제2 서브 픽셀의 밀도 미만이다. 상기 제1 서브 픽셀의 밀도가 상기 제3 서브 픽셀의 밀도와 동일하므로, 제1 디스플레이 영역과 제2 서브 디스플레이 영역의 디스플레이 효과를 접근시킬 수 있고, 디스플레이 기판의 디스플레이 영역 내의 픽셀 밀도의 다양화에 의해 야기되는 디스플레이 영역 내의 각 영역의 디스플레이 효과에 일관성이 없는 확률을 어느 정도 줄일 수 있다.
바람직하게는, 상기 제3 서브 픽셀의 밀도는 상기 제2 서브 픽셀의 밀도의 절반과 동일하다. 상기 제3 서브 픽셀의 밀도를 상기 제2 서브 픽셀의 밀도의 절반이 되도록 설치함으로써, 제1 서브 픽셀의 픽셀 회로와 제3 서브 픽셀의 픽셀 회로가 각각 제2 서브 디스플레이 영역의 절반의 영역을 차지하기 때문에, 제1 서브 픽셀의 픽셀 회로 및 제3 서브 픽셀의 픽셀 회로의 제2 서브 디스플레이 영역 내의 배치가 더 합리적이도록 한다.
바람직하게는, 상기 제2 서브 디스플레이 영역 내의 인접된 제3 서브 픽셀 사이의 거리는 상기 제1 서브 디스플레이 영역 내의 인접된 제2 서브 픽셀 사이의 거리보다 크고, 및/또는, 상기 제2 서브 픽셀의 사이즈는 제3 서브 픽셀의 사이즈 미만이다. 이렇게 설치함으로써, 제1 서브 디스플레이 영역 내의 제2 서브 픽셀의 밀도가 제2 서브 디스플레이 영역 내의 제3 서브 픽셀의 밀도보다 크게 할 수 있다.
일 실시예에 있어서, 상기 제1 전극은 적어도 하나의 전극 블록을 포함하고, 상기 제1 전극이 2개 이상의 전극 블록을 포함할 경우, 2개 이상의 전극 블록은 제1 방향에 따라 간격을 두고 배치되며, 당해 제1 전극은 적어도 하나의 연결부를 더 포함하며, 상기 적어도 하나의 연결부 중의 각 상기 연결부는 인접된 2개의 전극 블록을 전기적으로 연결하고, 그 중의 상기 제1 방향은 행 방향 또는 열 방향이다. 이렇게 설치함으로써, 제1 전극 내의 2개 이상의 전극 블록이 하나의 픽셀 회로에 의해 구동될 수 있도록 하여, 제1 디스플레이 영역 내의 구조의 복잡도를 줄일 수 있으며, 빛이 투과할 때에 제1 디스플레이 영역의 복잡한 구조에 의해 야기되는 회절 중첩 현상을 효과적으로 개선할 수 있고, 또한 제1 디스플레이 영역의 백라이트 표면에 설치된 카메라에 의해 촬영되는 이미지의 품질을 개선할 수 있으며, 이미지 왜곡 결함을 피할 수 있다. 또한 하나의 제1 전극 내의 복수의 전극 블록이 전기적으로 연결되어 있기 때문에, 하나의 제1 전극의 복수 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 제어하여 동시에 발광시키거나 동시에 소등시킬 수 있으므로, 제1 디스플레이 영역의 제어를 간소화할 수 있다.
바람직하게는, 상기 제1 전극이 2개 이상의 전극 블록을 포함할 경우, 상기 제1 전극에 대응하는 배선과 당해 제1 전극의 하나의 전극 블록이 전기적으로 연결된다. 하나의 제1 전극 내의 2개 이상의 전극 블록이 전기적으로 연결되므로, 그 중의 하나의 전극 블록을 대응하는 배선과 연결함으로써, 당해 제1 전극의 각 전극 블록이 동일 픽셀 회로에 의해 구동되도록 보증할 수 있다.
바람직하게는, 하나의 제1 전극의 2개 이상의 전극 블록 중의 인접된 2개의 전극 블록은 제2 방향 상에서 엇갈리게 배열되며, 상기 제2 방향은 상기 제1 방향에 수직이다. 이렇게 설치함으로써, 외부로부터 입사하는 빛이 제1 디스플레이 영역을 통과할 때 발생하는 회절 효과를 더 줄일 수 있다.
바람직하게는, 각 상기 전극 블록의 상기 기판 상의 투영은 하나의 제1 그래픽 유닛 또는 복수의 제1 그래픽 유닛을 포함하고, 및/또는 상기 발광 구조는 상기 적어도 하나의 전극 블록 상에 대응적으로 설치되어 있는 발광 구조 블록을 포함하며, 각 상기 발광 구조 블록의 상기 기판 상의 투영은 하나의 제2 그래픽 유닛 또는 복수의 제2 그래픽 유닛을 포함하고, 상기 제2 그래픽 유닛은 상기 제1 그래픽 유닛과 동일하거나 다르다. 제1 그래픽 유닛과 제2 그래픽 유닛이 서로 다르면, 전극 블록 상에 대응적으로 설치된 발광 구조 블록의 기판 상의 투영이 당해 전극 블록의 기판 상의 투영과 다르고, 빛이 제1 디스플레이 영역을 통과할 때 발생하는 회절 효과를 더 줄일 수 있다.
상기 제1 전극이 2개 이상의 전극 블록을 포함할 경우, 2개 이상의 전극 블록은 제1 방향에 따라 간격을 두고 배치되며, 당해 제1 전극은 적어도 하나의 연결부를 더 포함하며, 상기 적어도 하나의 연결부 중의 각 상기 연결부는 인접된 2개의 전극 블록을 전기적으로 연결하고, 상기 발광 구조는 상기 2개 이상의 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함하며, 상기 제1 전극의 상기 적어도 하나의 연결부는 상기 2개 이상의 전극 블록과 동일 층에 위치하고, 상기 제1 방향은 행 방향 또는 열 방향이다. 하나의 상기 제1 전극의 연결부는 전극 블록과 동일 층에 위치된다. 이렇게 설치함으로써, 전극 블록 및 연결부가 동일 프로세스 스텝을 통해 형성될 수 있고, 프로세스의 복잡도를 줄이는데 유리하다.
일 실시예에 있어서, 상기 제1 전극이 2개 이상의 전극 블록을 포함할 경우, 2개 이상의 전극 블록은 제1 방향에 따라 간격을 두고 배치되며, 당해 제1 전극은 적어도 하나의 연결부를 더 포함하며, 상기 적어도 하나의 연결부 중의 각 상기 연결부는 인접된 2개의 전극 블록을 전기적으로 연결하고, 상기 발광 구조는 상기 2개 이상의 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함하며, 상기 제1 전극의 상기 적어도 하나의 연결부는 상기 2개 이상의 전극 블록과 서로 다른 층에 위치하고, 상기 적어도 하나의 연결부와 상기 2개 이상의 전극 블록 사이에는 제2 절연 층이 설치되며, 상기 제2 절연 층은 접촉 홀을 포함하고, 상기 연결부는 접촉 홀을 통하여 대응하는 전극 블록에 전기적으로 연결되며, 상기 제1 방향은 행 방향 또는 열 방향이다. 이렇게 설치함으로써, 제1 전극 블록의 사이즈가 연결부의 영향을 받지 않기 때문에, 제1 전극 블록의 사이즈를 더 크게 할 수 있고, 또한 제1 디스플레이 영역의 유효 발광 면적을 더 크게 할 수 있다.
바람직하게는, 상기 디스플레이 기판은 상기 제1 전극 상에 설치되어 있는 픽셀 정의 층을 더 포함하며, 상기 픽셀 정의 층에는 픽셀 개구가 설치되어 있고, 상기 발광 구조 블록은 일대일 대응으로 상기 픽셀 개구 내에 설치되며, 상기 접촉 홀의 가장자리와 대응하는 상기 픽셀 개구의 가장자리 사이의 거리 범위는 4μm∼30μm이다. 접촉 홀의 가장자리와 픽셀 개구의 가장자리 사이의 거리를 4μm∼30μm로 설치함으로써, 접촉 홀이 픽셀 개구의 하방에 위치하지 않도록 하기 때문에, 픽셀 개구 하방의 전극 블록에 함몰이 발생하는 것을 피면할 수 있고, 또한 발광 구조 블록에 함몰, 열화, 점 하자 등의 문제가 발생하는 것을 피면할 수 있으며, 디스플레이 기판의 디스플레이 품질을 보증할 수 있다.
바람직하게는, 상기 연결부는 제3 세그먼트 및 상기 제3 세그먼트와 연결된 복수의 제4 세그먼트를 포함하고, 상기 제4 세그먼트는 상기 전극 블록에 전기적으로 연결하기 위하여 사용되며, 상기 제3 세그먼트는 상기 제1 방향에 따라 신장되고, 상기 제4 세그먼트는 제2 방향에 따라 신장되며, 복수의 상기 제4 세그먼트는 상기 제1 방향 상에서 간격을 두고 배치되고, 상기 제3 세그먼트 및 상기 제4 세그먼트는 호형 또는 물결 형이며, 상기 제2 방향은 상기 제1 방향에 수직이다. 제3 세그먼트 및 제4 세그먼트를 호형 또는 물결 형으로 설치함으로써, 외부 빛이 제1 디스플레이 영역에 입사할 때 발생하는 회절 강도를 줄일 수 있다.
본 발명의 실시예의 제2 양태에 따르면, 디스플레이 기판을 제공하는바, 상기 디스플레이 기판은 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역의 빛 투과율은 상기 제2 디스플레이 영역의 빛 투과율보다 크다. 상기 제1 디스플레이 영역 내에는 복수의 제1 서브 픽셀이 설치되어 있고, 각 상기 제1 서브 픽셀은 제1 전극, 상기 제1 전극 상에 설치되어 있는 발광 구조 및 상기 발광 구조 상에 설치되어 있는 제2 전극을 포함하고, 상기 제1 전극은 2개 이상의 전극 블록과 적어도 하나의 연결부를 포함한다. 상기 적어도 하나의 연결부 중의 각 상기 연결부는 인접된 2개의 전극 블록을 전기적으로 연결한다. 상기 발광 구조는 상기 2개 이상의 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함한다. 상기 제1 전극의 상기 적어도 하나의 연결부는 상기 2개 이상의 전극 블록과 서로 다른 층에 위치하고, 상기 적어도 하나의 연결부와 상기 2개 이상의 전극 블록 사이에는 절연 층이 설치되어 있으며, 상기 절연 층에는 접촉 홀이 설치되어 있고, 상기 연결부는 상기 접촉 홀을 통하여 대응하는 상기 전극 블록에 전기적으로 연결된다. 상기 디스플레이 기판은 상기 제1 전극 상에 설치되어 있는 픽셀 정의 층을 더 포함하며, 상기 픽셀 정의 층에는 픽셀 개구가 설치되어 있고, 상기 접촉 홀의 가장자리와 대응하는 상기 픽셀 개구의 가장자리 사이의 거리 범위는 4μm∼30μm이다.
본 발명의 실시예의 제3 의 양태에 따르면, 디스플레이 패널을 제공하는바, 상기 디스플레이 패널은 상기 디스플레이 기판 및 캡슐화 층을 포함하고, 상기 캡슐화 층은 편광자를 포함하며, 상기 편광자는 상기 제2 디스플레이 영역을 커버하거나, 상기 제2 디스플레이 영역과 상기 제1 디스플레이 영역을 커버한다.
본 발명의 실시예의 제4 양태에 따르면, 디스플레이 장치를 제공하는바, 당해 디스플레이 장치는 부품 영역을 포함하는 디바이스 본체 및 상기 디바이스 본체를 커버하는 상기 디스플레이 패널을 포함하고, 여기서, 상기 부품 영역은 상기 제1 디스플레이 영역의 하방에 위치하며, 상기 부품 영역에는 상기 제1 디스플레이 영역을 통과한 빛을 방출하거나 수집하는 감광 부품이 설치되어 있다.
본 발명의 실시예에 의해 제공되는 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치에 있어서, 제1 디스플레이 영역의 빛 투과율이 제2 디스플레이 영역의 빛 투과율보다 크므로, 감광 부품을 제1 디스플레이 영역의 하방에 설치할 수 있고, 감광 부품의 정상적인 동작을 보증하는 전제 하에서 디스플레이 기판의 전체 화면 디스플레이를 실현할 수 있다. 제1 전극이 도전 층을 통하여 배선에 전기적으로 연결되도록 설치하고, 즉 제1 전극이 배선과 직접 접촉하지 않도록 하고, 도전 층의 저항율을 제1 전극 및 배선의 저항율보다 각각 작게 함으로써, 제1 전극과 배선의 접촉 저항을 줄일 수 있고, 제1 디스플레이 영역에서 발생하는 열을 줄일 수 있으며, 또한 디스플레이 기판의 온도를 낮추고, 디스플레이 기판의 정상적인 동작을 보증할 수 있다.
도 1은 본 발명의 실시예에 의해 제공되는 디스플레이 기판의 평면도이다.
도 2는 도 1에 나타낸 디스플레이 기판 중의 서브 픽셀의 배치의 국부적인 개략도이다.
도 3은 도 1에 나타낸 디스플레이 기판 중의 서브 픽셀의 배치의 또 하나의 국부적인 개략도이다.
도 4는 도 1에 나타낸 디스플레이 기판의 국부적인 단면도이다.
도 5는 도 1에 나타낸 디스플레이 기판 중의 제1 디스플레이 영역 내의 부품의 기판에 있어서의 국부적인 투영도이다.
도 6은 도 1에 나타낸 디스플레이 기판 중의 제1 디스플레이 영역의 제1 전극의 기판 상의 투영의 개략도이다.
도 7은 도 1에 나타낸 디스플레이 기판 중의 제1 디스플레이 영역의 제1 전극의 기판 상의 투영의 또 하나의 개략도이다.
도 8은 도 1에 나타낸 디스플레이 기판 중의 제1 디스플레이 영역의 제1 전극의 기판 상의 투영의 다른 하나의 개략도이다.
도 9는 도 1에 나타낸 디스플레이 기판 중의 제1 디스플레이 영역 내의 부품의 기판에 있어서의 국부적인 투영도이다.
도 10은 본 발명의 실시예에 의해 제공되는 디스플레이 장치의 디바이스 본체의 구조의 개략도다
여기서 예시적인 실시예를 상세하게 설명하며, 그 예를 도면에 나타낸다. 이하의 설명이 도면을 언급할 경우, 특히 명기하지 않는 한, 서로 다른 도면 내의 동일한 부호는 동일하거나 유사한 요소를 나타낸다. 이하의 예시적인 실시예에 기재되는 실시 형태는 본 발명과 일치한 모든 실시 형태를 나타내는 것이 아니다. 반대로, 이들은 첨부된 특허 청구의 범위에 상세히 설명되어 있듯이, 본 발명의 몇몇의 양태와 일치한 장치의 예일 뿐이다.
휴대 전화나 태블릿 컴퓨터 등의 스마트 전자 디바이스에서는 전면 카메라나 광 센서 등의 감광 부품을 통합할 필요가 있기 때문에, 일반적으로는 상기 전자 디바이스 상에 투명한 디스플레이 영역을 설치하는 방식을 통해, 감광 부품을 투명한 디스플레이 영역의 하방에 설치함으로써, 감광 부품의 정상적인 동작을 보증하는 전제 하에서 전자 디바이스의 전체 화면 디스플레이를 실현한다.
하지만, 전자 디바이스가 디스플레이할 때에, 투명한 디스플레이 영역의 온도가 높아지는 문제가 발생할 수 있고, 또는 투명한 디스플레이 영역의 픽셀이 정상적으로 동작할 수 없는 문제가 발생할 수 있다. 일반적으로, 투명한 디스플레이 영역의 빛 투과율을 높이기 위하여, 서브 픽셀의 양극 및 배선 등의 투명한 디스플레이 영역 내의 부품에 대하여, 일반적으로 투명한 산화물 재료를 채용하고, 또한 투명한 디스플레이 영역 내의 서브 픽셀의 양극을 배선을 통하여 대응하는 픽셀 회로에 전기적으로 연결한다. 투명한 산화물 재료의 저항율이 더 높고, 투명한 디스플레이 영역 내의 서브 픽셀의 양극과 배선 사이의 접촉 저항이 더 크므로, 투명한 디스플레이 영역에서 동작 과정에 발생하는 열이 더 크기 때문에, 투명한 디스플레이 영역의 온도가 더 높아지게 된다. 이렇게 하면, 전자 디바이스가 정상적인 동작에 영향을 미치게 되고, 또한 양극과 픽셀 회로가 효과적으로 전기적으로 연결되지 않으며, 또한 투명한 디스플레이 영역의 서브 픽셀을 정상적으로 디스플레이할 수 없게 된다.
상기의 문제를 해결하기 위하여, 본 발명의 실시예는 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치를 제공한다.
이하, 도면을 참조하여 본 발명의 실시예 중의 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치를 상세하게 설명한다. 모순이 없는 한, 이하의 실시예 및 실시 형태 중의 특징을 서로 보충 또는 조합시킬 수 있다.
본 발명의 실시예는 디스플레이 기판을 제공한다. 도 1을 참조하면, 상기 디스플레이 기판(100)은 기판(41)을 포함하고, 당해 디스플레이 기판은 제1 디스플레이 영역(10) 및 제2 디스플레이 영역(20)을 포함하고, 상기 제1 디스플레이 영역(10)의 빛 투과율은 상기 제2 디스플레이 영역(20)의 빛 투과율보다 크다.
도 2 및 도 4을 참조하면, 상기 제1 디스플레이 영역(10) 내에는 기판(41) 상에 위치하는 복수의 제1 서브 픽셀(11)이 설치되어 있다. 도 4을 참조하면, 상기 제1 서브 픽셀(11)은 투명한 제1 전극(111), 상기 제1 전극(111) 상에 설치된 발광 구조(미도시) 및 상기 발광 구조 상에 설치된 제2 전극(미도시)을 포함한다. 제1 서브 픽셀(11)의 제1 전극(111)은 배선(112)을 통하여 대응하는 픽셀 회로에 전기적으로 연결되어 있다. 배선(112)의 제1 전극(111)과 접촉하는 부분은 투명한 전도성 재료이다. 제1 디스플레이 영역(10)은 도전 층(113)을 더 포함하며, 제1 전극(111)은 당해 도전 층(113)을 통하여 배선(112)에 전기적으로 연결된다. 도전 층(113)의 저항율은 제1 전극(111)의 저항율 및 배선(112)의 저항율보다 각각 작다. 이렇게 하면, 제1 디스플레이 영역의 빛 투과율이 제2 디스플레이 영역의 빛 투과율보다 크므로, 디스플레이 기판의 전체 화면 디스플레이를 실현할 수 있다. 또한 제1 전극이 도전 층을 통하여 배선에 전기적으로 연결되도록 설치하고, 즉 제1 전극이 배선과 직접 접촉하지 않도록 하고, 도전 층의 저항율을 제1 전극 및 배선의 저항율보다 각각 작게 함으로써, 제1 전극과 배선의 접촉 저항을 줄일 수 있고, 제1 디스플레이 영역에서 발생하는 열을 줄일 수 있으며, 또한 디스플레이 기판의 온도를 낮추고, 디스플레이 기판의 정상적인 동작을 보증할 수 있다.
계속하여 도 2 및 도 4을 참조하면, 상기 제1 서브 픽셀(11)을 구동하기 위한 픽셀 회로는 상기 제2 디스플레이 영역(20) 내에 설치되어 있다. 상기 배선(112)은 서로 연결된 제1 세그먼트(1121)와 제2 세그먼트(1122)를 포함한다. 제1 세그먼트(1121)의 제1 전극(111)과 접촉하는 부분은 투명한 전도성 재료이거나, 또는 제1 세그먼트(1121) 전체가 투명한 전도성 재료이다. 상기 제1 세그먼트(1121)는 상기 제1 디스플레이 영역(10)에 위치하고, 상기 제2 세그먼트(1122)는 상기 제2 디스플레이 영역(20)에 위치한다. 상기 제1 전극(111)은 상기 도전 층(113)을 통하여 상기 배선(112)의 제1 세그먼트(1121)에 전기적으로 연결된다.
본 발명의 실시예에 의해 제공되는 디스플레이 기판(100)에 있어서, 제1 디스플레이 영역(10) 내의 제1 서브 픽셀(11)의 픽셀 회로가 제2 디스플레이 영역(20) 내에 설치되기 때문에, 제1 디스플레이 영역(10)의 구조의 복잡도를 줄이고, 또한 외부 빛이 제1 디스플레이 영역(10)을 통과할 때 발생하는 회절 효과를 줄일 수 있다.
일 실시예에 있어서, 제1 서브 픽셀(11)에 대응하는 픽셀 회로는 1T 회로, 2T1C 회로, 3T1C 회로, 7T1C 회로 또는 7T2C 회로일 수 있다. 제2 디스플레이 영역(20) 내의 서브 픽셀에 대응하는 픽셀 회로는 2T1C 회로, 3T1C 회로, 7T1C 회로 또는 7T2C 회로일 수 있다. 여기서, T는 트랜지스터를 나타내고, C는 저장 커패시터를 나타낸다. 예를 들면, 상기 2T1C 회로는 2개의 트랜지스터와 하나의 저장 커패시터를 포함하는 픽셀 회로를 의미한다. 제1 서브 픽셀(11)에 대응하는 픽셀 회로와 제2 디스플레이 영역(20) 내의 서브 픽셀에 대응하는 픽셀 회로는 그 타입이 같을 수도 있고 다를 수도 있다.
도 4을 참조하면, 상기 제2 디스플레이 영역(20) 내의 서브 픽셀은 제3 전극(311), 상기 제3 전극(311) 상에 위치하는 발광 구조(미도시) 및 발광 구조 상에 위치하는 제4 전극(미도시)을 포함할 수 있다. 그 중의 제1 전극(111) 및 제3 전극(311)은 양극일 수 있고, 제2 전극 및 제4 전극은 음극일 수 있으며, 제2 전극 및 제4 전극은 일체로 연결된 표면 전극일 수 있다.
다시 도 4을 참조하면, 디스플레이 기판(100)은 기판(41) 상에 위치하는 버퍼층(42), 버퍼층(42) 상에 형성된 반도체 층(36) 및 반도체 층(14), 반도체 층(36) 및 반도체 층(14) 상에 형성된 게이트 절연 층(43), 게이트 절연 층(43)의 상방에 위치하는 용량성 절연 층(44), 용량성 절연 층(44)의 상방에 위치하는 층간 유전체 층(45), 층간 유전체 층(45)의 상방에 위치하는 평탄화 층(46) 및 평탄화 층(46) 상 상에 위치하는 픽셀 정의 층(47)을 더 포함할 수 있다.
제1 서브 픽셀(11)의 픽셀 회로는 제1 트랜지스터(13)를 포함할 수 있다. 제1 트랜지스터(13)는 드레인 전극(131), 소스 전극(132) 및 게이트 전극(133)을 포함하고, 게이트 전극(133)은 게이트 절연 층(43)과 용량성 절연 층(44) 사이에 위치한다. 소스 전극(132) 및 드레인 전극(131)은 층간 유전체 층(45) 상에 위치하고, 게이트 절연 층(43), 용량성 절연 층(44) 및 층간 유전체 층(45) 상의 비아홀을 관통하여 반도체 층(14)과 접촉한다. 제1 전극(111)은 평탄화 층(46)과 픽셀 정의 층(47) 사이에 위치하고, 그 일부가 픽셀 정의 층(47)위의 픽셀 개구(471)에 의해 노출된다. 여기서, 도 4는 제1 서브 픽셀(11)의 픽셀 회로가 제1 트랜지스터(13)(즉, 제1 서브 픽셀(11)의 픽셀 회로가 1T 회로임)을 포함하는 예만을 나타냈지만, 물론, 제1 서브 픽셀(11)의 픽셀 회로 중의 트랜지스터의 개수는 하나보다 많을 수 있고, 제1 서브 픽셀(11)의 픽셀 회로는 콘덴서를 더 포함할 수 있다.
제2 디스플레이 영역(20) 내의 서브 픽셀의 픽셀 회로는 제2 트랜지스터(35) 및 제2 콘덴서를 포함할 수 있고, 제2 트랜지스터(35)는 소스 전극(351), 드레인 전극(352) 및 게이트(353)를 포함하며, 게이트(353)는 게이트 절연 층(43)과 용량성 절연 층(44) 사이에 위치하고, 소스 전극(351)과 드레인 전극(352)은 층간 유전체 층(45) 상에 위치하며, 게이트 절연 층(43), 용량성 절연 층(44) 및 층간 유전체 층(45) 상의 비아홀을 관통하여 반도체 층(36)과 접촉한다. 제2 콘덴서는 상부 전극 판(371)과 하부 전극 판(372)을 포함하고, 상부 전극 판(371)은 용량성 절연 층(44)과 층간 유전체 층(45) 사이에 위치하며, 하부 전극 판(372)은 게이트 절연 층(43)과 용량성 절연 층(44) 사이에 위치하고, 제3 전극(311)은 평탄화 층(46)과 픽셀 정의 층(47) 사이에 위치한다.
일 실시예에 있어서, 다시 도 4을 참조하면, 상기 제1 전극(111)은 상기 도전 층(113) 및 상기 배선(112)의 제1 세그먼트(1121)의 상방에 위치하고, 상기 제1 전극(111)과 상기 제1 세그먼트(1121) 사이에는 제1 절연 층이 설치되어 있다. 도 5을 참조하면, 상기 제1 절연 층에는 비아홀(101)이 설치되어 있고, 상기 제1 전극(111)은 상기 비아홀(101)을 통하여 상기 도전 층(113)과 접촉 또는 연결된다.
또한 상기 도전 층(113) 및 상기 제1 트랜지스터(13)의 드레인 전극(131)은 동일 프로세스 스텝을 통해 형성될 수 있다. 이렇게 설치함으로써, 도전 층(113) 및 제1 트랜지스터(13)의 드레인 전극(131)을 하나의 프로세스 스텝을 통해 동시에 형성함으로써, 디스플레이 기판(100)의 제조 프로세스의 복잡도를 줄일 수 있다. 당해 경우 제1 전극(111)과 제1 세그먼트(1121) 사이의 제1 절연 층은 평탄화 층(46)일 수 있다. 다른 실시예에 있어서, 도전 층(113)은 제1 트랜지스터(13)의 드레인 전극(131)과 동시에 형성되지 않을 수도 있는바, 예를 들면, 제1 트랜지스터(13)의 드레인 전극(131)이 형성된 후에 형성될 수도 있고, 제1 트랜지스터(13)의 드레인 전극(131)이 형성되기 전에 형성될 수도 있다.
또한 상기 배선(112)의 제1 세그먼트(1121)상기 도전 층(113)은 겹이음될 수 있다. 이렇게 설치함으로써, 배선(112)의 제1 세그먼트(1121)와 상기 도전 층(113)이 동일 층에 위치하기 때문에, 제1 절연 층에 비아홀을 설치함으로써 배선(112)의 제1 세그먼트(1121)와 도전 층(113)의 연결을 실현할 필요가 없기에, 제조 프로세스를 더 간소화할 수 있다.
또한 배선(112)의 제2 세그먼트(1122) 및 제1 트랜지스터(13)의 드레인 전극(131)을 동일 프로세스 스텝을 통해 형성함으로써, 제조 프로세스를 더 간소화할 수 있다.
일 실시예에 있어서, 상기 제1 전극(111) 및/또는 상기 제1 세그먼트(1121)의 빛 투과율은 70%보다 클 수 있다. 더 바람직하게는, 제1 전극(111) 및/또는 배선(112)의 제1 세그먼트(1121)의 빛 투과율은 90%이상일 수 있는바, 예를 들면 제1 전극(111) 및/또는 배선(112)의 제1 세그먼트(1121)의 빛 투과율은 90%, 95% 등일 수 있다. 이렇게 설치함으로써, 제1 디스플레이 영역(10)의 빛 투과율을 더 크게 할 수 있고, 또한 제1 디스플레이 영역(10)의 빛 투과율이 예를 들면 그 하방에 설치된 감광 부품의 빛 수집 요건을 충족시키도록 할 수 있다.
일 실시예에 있어서, 상기 제1 전극(111) 및/또는 상기 제1 세그먼트(1121)의 재료는 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물 또는 실버 도핑 인듐 아연 산화물 중의 적어도 하나를 포함할 수 있다. 바람직하게는, 제1 전극(111) 및/또는 배선(112)의 제1 세그먼트(1121)을 제조하는 재료는 실버 도핑 인듐 주석 산화물 또는 실버 도핑 인듐 아연 산화물을 채용할 수 있으며, 제1 디스플레이 영역(10)이 높은 빛 투과율을 보증하는 동시에, 제1 전극(111) 및/또는 배선(112)의 제1 세그먼트(1121)의 저항을 줄일 수 있다.
일 실시예에 있어서, 상기 도전 층(113)의 재료는 몰리브덴, 티탄, 알루미늄, 마그네슘, 은, 금, 구리, 아연, 크롬, 니켈 또는 텅스텐 중의 적어도 하나를 포함할 수 있다. 상기의 몇몇의 재료는 저항율이 상대적으로 낮고, 특성이 상대적으로 안정적이다. 도전 층(113)과 제1 트랜지스터(13)의 드레인 전극(131)을 동시에 제조할 경우, 도전 층(113)의 재료와 제1 트랜지스터(13)의 드레인 전극(131)은 적층 구조일 수 있으며, 예를 들면 도전 층(113) 및 제1 트랜지스터(13)의 드레인 전극(131)은 2층의 금속 티탄 막 층 및 2층의 금속 티탄 막 층 사이에 위치하는 금속 알루미늄 막 층을 포함할 수 있다.
일 실시예에 있어서, 배선(112)의 제1 세그먼트(1121)와 제2 세그먼트(1122)는 동일 층에 위치할 수 있고, 배선(112)의 제1 세그먼트(1121)와 제2 세그먼트(1122)는 겹이음될 수 있다. 이렇게 설치함으로써, 배선(112)의 제1 세그먼트(1121)와 제2 세그먼트(1122)의 연결이 용이해진다.
일 실시예에 있어서, 상기 제2 전극의 재료는 마그네슘 은 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물, 실버 도핑 인듐 아연 산화물 중의 적어도 하나를 포함할 수 있다. 여기서, 마그네슘 은은 금속 마그네슘과 금속은을 포함하는 혼합 재료이다. 이렇게 설치함으로써, 제2 전극의 빛 투과율이 더 높아지므로, 제1 디스플레이 영역(10)의 빛 투과율을 향상시킨다.
일 실시예에 있어서, 제1 디스플레이 영역(10) 내에는 복수의 제1 서브 픽셀(11)이 설치되어 있고, 각 제1 서브 픽셀(11)의 제1 전극(111)은 모두 도전 층(113)을 통하여 대응하는 배선(112)과 전기적으로 연결된다. 도 5을 참조하면, 상기 도전 층(113)의 신장 방향 또는 세로 방향 상에서, 상기 도전 층(113)의 폭이 연속적으로 변화하거나 간헐적으로 변화할 수 있고, 인접된 2개의 상기 도전 층(113) 사이의 거리가 연속적으로 변화하거나 간헐적으로 변화할 수 있다. 이렇게 설치함으로써, 도전 층(113)의 서로 다른 폭의 위치 및 인접된 도전 층(113)의 서로 다른 거리 사이에서 발생하는 회절 줄무늬의 위치가 서로 다르며, 서로 다른 위치의 회절 강도가 서로 상쇄되기 때문에, 회절 효과를 효과적으로 줄일 수 있고, 또한 예를 들면 제1 디스플레이 영역(10)의 하방에 설치된 카메라에 의해 촬영된 이미지가 더 높은 해상도를 가지도록 확보할 수 있다.
또한 상기 도전 층(113)의 신장 방향에 따라, 상기 도전 층(113)의 가장자리의 적어도 일부는 호형 또는 물결 형일 수 있다. 도전 층(113)의 가장자리를 호형 또는 물결 형으로 설치함으로써, 도전 층(113)의 폭이 연속적으로 또는 간헐적으로 변화하도록 할 수 있고, 인접된 2개의 도전 층(113) 사이의 거리가 연속적으로 변화하거나 간헐적으로 변화하도록 할 수 있다. 도전 층(113)의 단면 형상은 예를 들면 원형, 타원형 등일 수 있다.
일 실시예에 있어서, 도 2을 참조하면, 상기 제2 디스플레이 영역(20)은 복수의 제2 서브 픽셀(32)이 설치되어 있는 제1 서브 디스플레이 영역(21), 및 상기 제1 서브 디스플레이 영역(21) 및 상기 제1 디스플레이 영역(10)과 인접하는 제2 서브 디스플레이 영역(22)을 포함할 수 있다. 제2 서브 디스플레이 영역(22)에는 복수의 제3 서브 픽셀(31)이 설치되어 있다. 상기 제1 서브 픽셀(11)에 대응하는 픽셀 회로는 상기 제2 서브 디스플레이 영역(22) 내에 설치될 수 있다. 이렇게 설치함으로써, 제1 전극(111)과 대응하는 픽셀 회로를 연결시키기 위한 배선(112)의 길이를 더 짧게 할 수 있고, 디스플레이 기판(100) 내의 배선의 복잡도를 줄이는데 유리하다.
또한 상기 제3 서브 픽셀(31)에 대응하는 픽셀 회로는 상기 제2 서브 디스플레이 영역(22)에 있어서 상기 제1 서브 디스플레이 영역(21)에 가까운 영역 내에 설치될 수 있고, 상기 제1 서브 픽셀(11)에 대응하는 픽셀 회로는 상기 제2 서브 디스플레이 영역(22)에 있어서 상기 제1 디스플레이 영역(10)에 가까운 영역 내에 설치될 수 있다. 이렇게 설치함으로써, 제1 서브 픽셀(11)의 픽셀 회로 및 제3 서브 픽셀(31)의 픽셀 회로의 제2 서브 디스플레이 영역(22) 내의 위치 배치가 더 합리적이며, 제1 서브 픽셀(11)의 제1 전극(111)과 대응하는 픽셀 회로와의 거리를 더 가깝게 할 수 있고, 제1 전극(111)과 대응하는 픽셀 회로를 연결시키기 위한 배선(112)의 길이를 더 짧게 할 수 있으며, 디스플레이 기판(100) 내의 배선의 복잡도를 줄이는데 유리하다.
일 실시예에 있어서, 상기 제1 서브 픽셀(11)의 밀도는 상기 제3 서브 픽셀(31)의 밀도와 동일할 수 있고, 또한 제2 서브 픽셀(32)의 밀도 미만일 수 있다. 상기 제1 서브 픽셀(11)의 밀도가 상기 제3 서브 픽셀(31)의 밀도와 동일하기에, 제1 디스플레이 영역(10)과 제2 서브 디스플레이 영역(22)의 디스플레이 효과를 접근시킬 수 있고, 디스플레이 기판(100)의 디스플레이 영역 내의 픽셀 밀도의 다양화에 의해 야기되는 디스플레이 영역 내의 각 영역의 디스플레이 효과에 일관성이 없는 확률을 어느 정도 줄일 수 있다.
또한 상기 제3 서브 픽셀(31)의 밀도는 상기 제2 서브 픽셀(32)의 밀도의 절반과 같을 수 있다. 상기 제3 서브 픽셀(31)의 밀도를 상기 제2 서브 픽셀(32)의 밀도의 절반으로 설치함으로써, 제1 서브 픽셀(11)의 픽셀 회로와 제3 서브 픽셀(31)의 픽셀 회로가 각각 제2 서브 디스플레이 영역(22)의 절반의 영역을 차지하기 때문에, 제1 서브 픽셀(11)의 픽셀 회로 및 제3 서브 픽셀(31)의 픽셀 회로의 제2 서브 디스플레이 영역(22) 내의 배치가 더 합리적으로할 수 있다.
또한 상기 제2 서브 디스플레이 영역(22) 내의 인접된 제3 서브 픽셀(31) 사이의 거리는 상기 제1 서브 디스플레이 영역(21) 내의 인접된 제2 서브 픽셀(32) 사이 거리보다 크고, 및/또는, 상기 제2 서브 픽셀(32)의 사이즈는 제3 서브 픽셀(31)의 사이즈보다 작다. 이렇게 설치함으로써, 제1 서브 디스플레이 영역(21) 내의 제2 서브 픽셀(32)의 밀도를 제2 서브 디스플레이 영역(22) 내의 제3 서브 픽셀(31)의 밀도보다 크게 할 수 있다.
또 하나의 실시예에 있어서, 도 3을 참조하면, 상기 제2 디스플레이 영역(20) 내에는 제2 서브 픽셀(32)만이 설치되어 있고, 제2 서브 픽셀(32)은 제2 디스플레이 영역(20) 내에 균일하게 분포될 수 있으며, 즉 제2 디스플레이 영역(20) 내의 제2 서브 픽셀(32)의 밀도가 어디서나 같도록 할 수 있다.
또한 제1 디스플레이 영역(10) 내의 제1 서브 픽셀(11)에 대응하는 픽셀 회로를 제2 디스플레이 영역(20)에 있어서 제1 디스플레이 영역(10)에 가까운 영역 내에 설치함으로써, 배선(112)의 길이를 줄이고, 디스플레이 기판(100) 내의 배선 복잡도를 줄일 수 있다.
일 실시예에 있어서, 각 제1 전극(111)은 적어도 하나의 전극 블록을 포함할 수 있고, 제1 전극(111) 상에 설치된 발광 구조는 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함할 수 있다. 여기서, 하나의 제1 전극(111)의 전극 블록의 개수가 복수일 경우, 복수의 전극 블록 상에 대응적으로 설치된 발광 구조 블록의 색이 동일하다.
도 6∼도 8을 참조하면, 상기 제1 전극(111)이 2개 이상의 전극 블록(1111)을 포함할 경우, 2개 이상의 전극 블록(1111)은 제1 방향에 따라 간격을 두고 배치되며, 당해 제1 전극(111)은 인접된 2개의 전극 블록(1111) 사이에 설치된 연결부(1112)를 더 포함하며, 인접된 2개의 전극 블록(1111)은 대응하는 연결부(1112)를 통하여 전기적으로 연결된다. 이렇게 설치함으로써, 제1 전극(111) 내의 2개 이상의 전극 블록(1111)이 하나의 픽셀 회로에 의해 구동될 수 있도록 하여, 제1 디스플레이 영역(10) 내의 구조의 복잡도를 줄일 수 있고, 빛이 투과할 때에 제1 디스플레이 영역(10)의 구조가 복잡한 것에 의해 야기되는 회절 중첩 현상을 효과적으로 개선할 수 있고, 또한 예를 들면 제1 디스플레이 영역(10)의 하방에 설치된 카메라에 의해 촬영되는 이미지의 품질을 향상시킬 수 있으며, 이미지 왜곡 결함을 피할 수 있다. 또한 하나의 제1 전극(111) 내의 복수 전극 블록(1111)이 전기적으로 연결되기 때문에, 하나의 제1 전극(111)의 복수 전극 블록(1111) 상에 대응적으로 설치된 발광 구조 블록을 제어하여 동시에 발광시키거나 동시에 소등시킬 수 있으므로, 제1 디스플레이 영역(10)에 대한 제어를 간소화할 수 있다.
일 실시예에 있어서, 상기 제1 전극(111)이 2개 이상의 전극 블록(1111)을 포함할 경우, 상기 제1 전극(111)에 대응하는 배선(112)은 당해 제1 전극(111)에 하나의 전극 블록(1111)에 전기적으로 연결될 수 있다. 하나의 제1 전극(111) 내의 2개 이상의 전극 블록(1111)이 전기적으로 연결되므로, 그 중에 하나의 전극 블록(1111)이 제1 전극(111)에 대응하는 배선에 연결됨으로써, 당해 제1 전극(111)의 각 전극 블록(1111)이 동일 픽셀 회로에 의해 구동되도록 보증할 수 있다.
일 실시예에 있어서, 상기 제1 전극(111)이 2개 이상의 전극 블록(1111)을 포함할 경우, 상기 제1 전극(111)에 대응하는 배선(112)은 당해 제1 전극(111)의 제2 서브 디스플레이 영역(22)에 가까운 전극 블록(1111)에 전기적으로 연결될 수 있다. 이렇게 설치함으로써, 배선(112)의 제1 세그먼트(1121)의 길이를 더 줄일 수 있고, 빛이 제1 디스플레이 영역(10)을 통과할 때 발생하는 회절 효과를 더 저감하는데도 유리하다.
일 실시예에 있어서, 상기 디스플레이 기판(100)에 있어서, 상기 제1 전극(111)은 상기 기판의 상방에 위치하고, 상기 전극 블록(1111)의 상기 기판 상의 투영은 하나의 제1 그래픽 유닛 또는 복수의 제1 그래픽 유닛을 포함할 수 있다. 여기서, 상기 제1 그래픽 유닛은 원형, 타원형, 아령 형, 박형 또는 직사각형을 포함할 수 있다.
도 6에 나타낸 제1 디스플레이 영역(10)에 있어서, 제1 방향 상에 하나의 제1 전극(111)이 설치되어 있고, 각 제1 전극(111)은 6개의 전극 블록(1111)을 포함하며, 각 전극 블록(1111)의 기판 상의 투영은 하나의 제1 그래픽 유닛을 포함할 수 있고, 당해 제1 그래픽 유닛은 직사각형이다. 도 7에 나타낸 제1 디스플레이 영역(10)에 있어서, 제1 방향 상에 하나의 제1 전극(111)이 설치되어 있고, 각 제1 전극(111)은 5개의 전극 블록(1111)을 포함하며, 각 전극 블록(1111)의 기판 상의 투영은 하나의 제1 그래픽 유닛을 포함할 수 있고, 당해 제1 그래픽 유닛은 원형이다. 도 8에 나타낸 제1 디스플레이 영역(10)에 있어서, 제1 방향 상에 2개의 제1 전극(111)이 설치되어 있고, 각 제1 전극(111)은 2개의 전극 블록(1111)을 포함하며, 당해 전극 블록(1111)의 기판 상의 투영은 하나의 제1 그래픽 유닛을 포함할 수 있고, 당해 그래픽 유닛은 아령 형이다. 제1 그래픽 유닛은 원형, 타원형, 아령 형 또는 박형일 수 있고, 상기 형상은 회절의 발생을 변경시키는 주기성 구조일 수 있으며, 회절 장의 분포를 변화시켜, 외부의 입사 빛이 통과할 때 발생하는 회절 효과를 줄일 수 있다. 또한 제1 이미지 유닛이 상기의 형상일 경우, 제1 전극의 제2 방향 상의 사이즈가 연속적으로 변화하거나 간헐적으로 변화하고, 제1 방향 상에서 인접된 2개의 제1 전극의 제2 방향 상의 거리가 연속적으로 변화하거나 간헐적으로 변화하기 때문에, 인접된 2개의 제1 전극의 회절이 발생하는 위치가 다르고, 서로 다른 위치에 있는 회절 강도가 서로 상쇄되기 때문에, 회절 효과를 효과적으로 줄일 수 있으며, 또한 예를 들면 제1 디스플레이 영역의 하방에 설치된 카메라에 의해 촬영된 이미지가 더 높은 해상도를 가지도록 확보할 수 있다.
일 실시예에 있어서, 도 6 및 도 7을 참조하면, 하나의 제1 전극(111)의 복수 전극 블록(1111) 중의 인접된 2개의 전극 블록(1111)이 제2 방향 상에서 엇갈리게 배열되며, 제1 방향은 제2 방향에 수직일 수 있다. 이렇게 설치함으로써, 외부로부터 입사하는 빛이 제1 디스플레이 영역을 통과할 때 발생하는 회절 효과를 더 줄일 수 있다.
일 실시예에 있어서, 도 6 및 도 7을 참조하면, 하나의 제1 전극(111)에 2개 이상의 전극 블록(1111) 중의 하나의 전극 블록(1111)을 사이에 낀 2개의 전극 블록(1111)의 상기 제1 방향 상의 중심 축이 일치하다. 이렇게 설치함으로써, 전극 블록(1111)의 배치가 더 규칙적일 수 있으며, 따라서 복수의 전극 블록(1111)의 상방에 대응적으로 설치된 발광 구조 블록의 배치가 더 규칙적이며, 또한 발광 구조 블록의 제조에 채용하는 마스크 플레이트의 개구의 배치가 더 규칙적이다. 제1 디스플레이 영역(10) 및 제2 디스플레이 영역(20) 내의 발광 구조 블록을 증착할 경우, 제1 디스플레이 영역(10) 및 제2 디스플레이 영역(20) 내의 발광 구조 블록에 대하여 동일 마스크 플레이트를 채용하여 동일 증착 프로세스를 통해 제조할 수 있으며, 마스크 플레이트 상의 대응하는 제1 디스플레이 영역의 그래픽이 더 균일하므로, 넷오프닝할 때의 주름을 줄일 수 있다.
일 실시예에 있어서, 상기 발광 구조 블록의 상기 기판 상의 투영은 하나의 제2 그래픽 유닛 또는 복수의 제2 그래픽 유닛을 포함할 수 있고, 상기 제2 그래픽 유닛은 상기 제1 그래픽 유닛과 동일하건 다를 수 있다. 제1 그래픽 유닛과 제2 그래픽 유닛이 서로 다르면, 전극 블록(1111) 상에 대응적으로 설치된 발광 구조 블록의 기판 상의 투영이 당해 전극 블록(1111)의 기판 상의 투영과 다르기에, 빛이 제1 디스플레이 영역(10)을 통과할 때 발생하는 회절 효과를 줄일 수 있다.
그 중의 상기 제2 그래픽 유닛은 원형, 타원형, 아령 형, 박형 또는 직사각형을 포함할 수 있다.
일 실시예에 있어서, 제1 방향은 제2 방향과 서로 수직이다. 여기서, 제1 방향은 행 방향일 수 있고, 제2 방향은 열 방향일 수 있다. 또는 제1 방향은 열 방향일 수 있고, 제2 방향은 행 방향일 수 있다. 도 6∼도 8에서는 제1 방향이 행 방향이고, 제2 방향이 열 방향인 예만을 설명하며, 기타 경우에 대해서는 도면에 나타내지 않는다.
일 실시예에 있어서, 상기 제1 전극(111)이 2개 이상의 전극 블록(1111)을 포함할 경우, 하나의 상기 제1 전극(111)의 연결부(1112)와 전극 블록(1111)은 동일 층에 위치될 수 있다. 이렇게 설치함으로써, 전극 블록(1111)과 연결부(1112)가 동일 프로세스 스텝을 통해 형성될 수 있고, 프로세스의 복잡도를 줄이는데 유리하다.
또한 상기 연결부(1112)의 그 신장 방향에 수직인 방향 또는 그 세로 방향에 수직인 방향 상의 사이즈는 3μm보다 크고, 또한 대응하는 상기 전극 블록(1111)의 최대 사이즈의 절반 미만일 수 있다. 연결부(1112)의 그 신장 방향에 수직인 방향 상의 사이즈를 3μm보다 크게 설치함으로써, 연결부(1112)의 저항을 더 작게 할 수 있다. 연결부(1112)의 사이즈를 전극 블록(1111)의 최대 사이즈의 절반 미만으로 설치함으로써, 연결부(1112)의 설치에 의한 전극 블록(1111)의 사이즈로 대한 영향을 더 작게 할 수 있고, 연결부(1112)의 사이즈가 상대적으로 큼으로 인해 야기되는 전극 블록(1111)의 사이즈 축소를 피할 수 있고, 또한 제1 디스플레이 영역(10)의 유효 발광 면적의 축소를 피할 수 있다.
또 하나의 실시예에 있어서, 상기 제1 전극(111)이 2개 이상의 전극 블록(1111)을 포함할 경우, 하나의 상기 제1 전극(111)의 연결부(1112)와 전극 블록(1111)은 서로 다른 층에 위치할 수 있는바, 예를 들면, 연결부(1112)는 1층에 위치하며, 전극 블록(1111)은 다른 1층에 위치할 수 있다. 상기 연결부(1112)와 상기 전극 블록(1111) 사이에는 제2 절연 층이 설치되며, 당해 제2 절연 층에는 접촉 홀이 설치되어 있고, 상기 연결부(1112)는 대응하는 접촉 홀을 관통하여 상기 전극 블록(1111)에 전기적으로 연결된다. 이렇게 설치함으로써, 전극 블록(1111)의 사이즈가 연결부(1112)의 영향을 받지 않기에, 전극 블록(1111)의 사이즈를 더 크게 할 수 있으며, 제1 디스플레이 영역(10)의 유효 발광 면적을 더 크게 할 수 있다.
또한 상기 제1 서브 픽셀(11)의 픽셀 회로는 콘덴서를 포함할 수 있고, 상기 연결부(1112)와 상기 콘덴서의 상부 전극 판은 동일 프로세스 스텝을 통해 형성될 수 있다. 이렇게 설치함으로써, 하나의 프로세스 스텝을 통해 연결부(1112)와 콘덴서의 상부 전극 판을 동시에 형성할 수 있기에, 프로세스의 복잡도를 줄이는데 유리하다. 당해 경우에, 전극 블록(1111)과 연결부(1112) 사이의 제2 절연 층은 층간 유전체 층(45)과 평탄화 층(46)을 포함할 수 있다. 물론, 다른 실시예에 있어서, 연결부(1112)는 콘덴서의 상부 전극 판과 동일 프로세스 스텝을 통해 형성되지 않을 수도 있는바, 예를 들면 콘덴서의 상부 전극 판이 형성되기 전 또는 형성된 후에 형성될 수 있다. 연결부(1112)의 재료도 투명한 전도성 재료일 수 있으며, 예를 들면 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물, 실버 도핑 인듐 아연 산화물 등일 수 있다.
또한 도 4 및 도 9을 참조하면, 픽셀 정의 층(47) 상에는 픽셀 개구(471)가 설치되어 있고, 발광 구조 블록(115)은 일대일 대응으로 상기 픽셀 개구(471) 내에 설치되며, 제2 절연 층 상에 설치된 접촉 홀(48)과 상기 픽셀 개구(471) 사이의 거리 d의 범위는 4μm∼30μm일 수 있다. 제1 서브 픽셀(11)의 유효 발광 면적은 픽셀 개구(471)의 개구 면적일 수 있으며, 연결부(1112)가 픽셀 개구(471)의 하방에 위치하면, 전극 블록(1111)의 접촉 홀(48)에 대응되는 부분에 함몰이 발생하게 되고, 또한 발광 구조 블록(115)이 함몰 내에 들어감으로써 발광 구조 블록(115)에 함몰, 열화, 점 하자 등의 문제가 발생하여, 디스플레이 기판의 디스플레이 품질을 저하되도록 한다. 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리를 4μm∼30μm로 설정하는바, 즉 접촉 홀(48)이 픽셀 개구(471)의 하방에 위치하지 않도록 한다. 예를 들면, 접촉 홀(48)과 픽셀 개구(471)의 기판(41) 상의 정투영이 중첩되지 않도록 한다. 이렇게 하면, 픽셀 개구(471) 하방의 전극 블록(1111)에 함몰이 발생하는 것을 피할 수 있고, 또한 발광 구조 블록(115)에 함몰, 열화, 점 하자 등의 문제가 발생하는 것을 피할 수 있으며, 디스플레이 기판의 디스플레이 품질을 보증할 수 있다.
그 중의 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리는 접촉 홀(48)과 픽셀 개구(471)가 인접된 가장자리 사이의 최소 거리이다.
또한 접촉 홀(48)과 상기 픽셀 개구(471) 사이의 거리 d의 범위는 4μm∼8μm일 수 있다. 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리 d를 4μm보다 크게 설치함으로써, 프로세스 오차에 의한 픽셀 정의 층(47) 상에 픽셀 개구(471)를 형성할 때에 발생하는 픽셀 개구(471)의 오프셋을 피면할 수 있고, 접촉 홀(48) 상에 형성되는 픽셀 개구(471)가 접촉 홀(48)에 상방에 위치하도록 할 수 있는바, 예를 들면 픽셀 개구(471)과 접촉 홀(48)의 기판(41) 상의 정투영이 중첩되도록 한다. 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리 d를 8μm보다 작게 설치함으로써, 거리 d의 설치에 의한 제1 디스플레이 영역(10)의 유효 발광 면적에 미치는 영향을 줄일 수 있다.
일 실시예에 있어서, 다시 도 9을 참조하면, 상기 연결부(1112)는 제3 세그먼트(1113) 및 상기 제3 세그먼트(1113)과 연결되는 복수의 제4 세그먼트(1114)를 포함할 수 있고, 상기 제3 세그먼트(1113)는 상기 제1 방향에 따라 신장될 수 있고, 상기 제4 세그먼트(1114)는 제2 방향에 따라 신장될 수 있으며, 복수의 상기 제4 세그먼트(1114)는 상기 제1 방향 상에서 간격을 두고 배치되고, 상기 제3 세그먼트(1113) 및 상기 제4 세그먼트(1114)는 호형 또는 물결 형일 수 있다.
여기서, 제3 세그먼트(1113)는 복수의 제4 세그먼트(1114)를 연결하고, 제4 세그먼트(1114)는 접촉 홀(48)을 통하여 대응하는 전극 블록(1111)에 연결된다. 제3 세그먼트(1113) 및 제4 세그먼트(1114)를 통해, 하나의 제1 전극(111)의 복수 전극 블록(1111)을 전기적으로 연결할 수 있다.
제3 세그먼트(1113) 및 제4 세그먼트(1114)를 호형 또는 물결 형으로 설치함으로써, 외부 빛이 제1 디스플레이 영역(10)에 입사할 때 발생하는 회절 강도를 줄일 수 있다.
일 실시예에 있어서, 제4 세그먼트(1114)는 호형일 수 있고, 제4 세그먼트(1114)는 픽셀 개구(471)를 둘러싸게 설치할 수 있다. 또한 픽셀 개구(471)의 단면은 원일 수 있고, 제4 세그먼트(1114)는 호형일 수 있으며, 제4 세그먼트(1114) 및 픽셀 개구(471)의 기판(41) 상의 정투영의 원심은 중첩되지 않을 수 있으며, 외부 빛이 제1 디스플레이 영역(10)에 입사할 때 발생하는 회절 효과를 줄일 수 있다. 물론, 다른 실시예에 있어서, 제4 세그먼트(1114)과 픽셀 개구(471)의 기판 상의 정투영의 원심은 중첩될 수도 있다.
본 발명의 실시예는 디스플레이 기판을 더 제공하는바, 상기 디스플레이 기판은 제1 디스플레이 영역 및 빛 투과율이 상기 제1 디스플레이 영역의 빛 투과율 이하인 제2 디스플레이 영역을 포함한다.
상기 제1 디스플레이 영역 내에는 복수의 제1 서브 픽셀이 설치되어 있고, 상기 제1 서브 픽셀은 제1 전극, 상기 제1 전극 상에 설치되어 있는 발광 구조 및 상기 발광 구조 상에 설치되어 있는 제2 전극을 포함한다. 도 9을 참조하면, 상기 제1 전극은 2개 이상의 전극 블록(1111)과 적어도 하나의 연결부(1112)를 포함하고, 인접된 2개의 전극 블록(1111)은 연결부(1112)를 통하여 전기적으로 연결되며, 상기 발광 구조는 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함한다.
하나의 상기 제1 전극의 연결부(1112)는 전극 블록(1111)과 서로 다른 층에 위치하며, 상기 연결부(1112)와 상기 전극 블록(1111) 사이에는 절연 층이 설치되어 있고, 상기 절연 층에는 접촉 홀(48)이 설치되어 있고, 상기 연결부(1112)는 대응하는 접촉 홀(48)을 통하여 상기 전극 블록(1111)에 전기적으로 연결된다. 상기 디스플레이 기판은 상기 제1 전극 상에 설치되어 있는 픽셀 정의 층을 더 포함하며, 상기 픽셀 정의 층에는 픽셀 개구(471)가 설치되어 있고, 상기 발광 구조 블록은 일대일 대응으로 상기 픽셀 개구(471) 내에 설치되며, 상기 접촉 홀(48)의 가장자리와 상기 픽셀 개구(471)의 가장자리 사이의 거리 범위는 4μm∼30μm이다.
그 중의 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리는 접촉 홀(48)과 픽셀 개구(471)의 인접된 가장자리 사이의 최소 거리를 가리킨다.
본 발명의 실시예에 의해 제공되는 디스플레이 기판에 있어서, 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리를 4μm∼30μm로 설치하는바, 즉 접촉 홀(48)은 픽셀 개구(471)의 하방에 위치되지 않는다. 예를 들면 접촉 홀과 픽셀 개구의 기판 상의 정투영은 겹치지 않는다. 이렇게 하면, 픽셀 개구(471)의 하방 전극 블록(1111)에 함몰이 발생하는 것을 피면할 수 있고, 또한 발광 구조 블록(115)에 함몰, 열화, 점 하자 등의 문제가 발생하는 것을 피면할 수 있으며, 디스플레이 기판의 디스플레이 품질을 보증할 수 있다.
또한 상기 접촉 홀(48)의 가장자리와 상기 픽셀 개구(471)의 가장자리 사이의 거리 범위는 4μm∼8μm이다. 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리 d를 4μm보다 크게 설치함으로써, 프로세스 오차에 의한 픽셀 정의 층(47) 상에 픽셀 개구(471)를 형성할 때에 발생하는 픽셀 개구의 오프셋을 피면할 수 있고, 접촉 홀(48) 상에 형성하는 픽셀 개구(471)가 접촉 홀(48)의 상방에 위치하도록 할 수 있는바, 예를 들면 픽셀 개구와 접촉 홀의 기판 상의 정투영이 중첩되도록 할 수 있다. 접촉 홀(48)의 가장자리와 픽셀 개구(471)의 가장자리 사이의 거리 d를 8μm보다 작게 설치함으로써, 거리 d의 설치에 의한 제1 디스플레이 영역(10)의 유효 발광 면적에 미치는 영향을 줄일 수 있다.
그 중의 본 발명의 실시예의 디스플레이 기판의 구조는 상기 디스플레이 기판(100)의 관련된 구조와 같은바, 구체적인 세부는 상기의 실시예를 참조할 수 있으며, 여기에서는 반복적으로 설명하지 않는다.
본 발명의 실시예에 의해 제공되는 디스플레이 기판(100)의 제1 디스플레이 영역(10)은 액체 방울 형상, 원형, 직사각형, 반원형, 반타원형 또는 타원형의 형상일 수 있다. 그러나 이에 한정되지 않는바, 실제 상황에 따라 제1 디스플레이 영역을 다른 형상으로 설계할 수 있다.
본 발명의 실시예는 디스플레이 패널을 더 제공하는바, 상기 디스플레이 패널은 상기의 임의의 실시예에 기재된 디스플레이 기판과 캡슐화 층과 포함한다. 캡슐화 층은 디스플레이 기판의 기판과 이격된 측에 설치된다.
캡슐화 층은 편광자를 포함할 수 있고, 편광자는 제2 디스플레이 영역(20)을 커버할 수 있고 또는 제2 디스플레이 영역(20)과 제1 디스플레이 영역(10)을 커버할 수 있다. 편광자는 디스플레이 패널 표면의 반사광을 방산할 수 있고, 사용자의 사용 체험을 개선할 수 있다.
편광자가 제1 디스플레이 영역(10)을 커버하지 않을 경우, 제1 디스플레이 영역(10)의 하방에 예를 들면 제1 디스플레이 영역(10)을 통과한 빛을 방출 또는 수집하는 감광 부품을 설치할 수 있다. 제1 디스플레이 영역(10)에 편광자를 설치하지 않으면, 제1 디스플레이 영역(10)의 빛 투과율을 향상시킬 수 있는바, 예를 들면 제1 디스플레이 영역(10)의 하방에 설치된 감광 부품의 정상적인 동작을 보증할 수 있다.
본 발명의 실시예에 의해 제공되는 디스플레이 패널에 따르면, 제1 디스플레이 영역의 빛 투과율이 제2 디스플레이 영역의 빛 투과율보다 크므로, 디스플레이 기판의 전체 화면 디스플레이를 실현할 수 있다. 제1 전극이 도전 층을 통하여 배선에 전기적으로 연결되도록 설치하는바, 즉 제1 전극이 배선과 직접 접촉하지 않도록 하고, 도전 층의 저항율을 제1 전극 및 배선의 저항율보다 각각 작게 함으로써, 제1 전극과 배선의 접촉 저항을 줄일 수 있고, 제1 디스플레이 영역에서 발생하는 열을 줄일 수 있으며, 디스플레이 패널의 온도를 낮추고, 디스플레이 패널이 정상적인 동작을 보증할 수 있다.
본 발명의 실시예는 디스플레이 장치를 더 제공하는바, 디스플레이 장치는 디바이스 본체 및 상기 디스플레이 패널을 구비한다. 도 10을 참조하면, 디바이스 본체(310)는 부품 영역(320)을 포함하고, 디스플레이 패널은 디바이스 본체(310)에 커버되어 있다. 여기서, 부품 영역(320)은 제1 디스플레이 영역(10)의 하방에 위치하고, 부품 영역(320) 내에는 제1 디스플레이 영역(10)을 통과한 빛을 수집하는 감광 부품 (330)이 설치되어 있다.
여기서, 감광 부품은 카메라 및/또는 광 센서를 포함할 수 있다. 부품 영역에는 자이로 스코프나 이어 피스 등의, 감광 부품 이외의 기타 부품을 설치할 수 있다. 부품 영역은 슬롯 영역일 수 있고, 디스플레이 패널의 제1 디스플레이 영역은 슬롯 영역과 밀착 배치됨으로써, 감광 부품이 당해 제1 디스플레이 영역을 통과한 빛을 방출 또는 수집하도록 한다.
상기 디스플레이 장치는 휴대 전화, 태블릿, 핸드 헬드 컴퓨터, 아이 패드 등의 디지털 디바이스일 수 있다.
본 발명의 실시예에 의해 제공되는 디스플레이 장치에 따르면, 제1 디스플레이 영역의 빛 투과율이 제2 디스플레이 영역의 빛 투과율보다 크므로, 감광 부품을 제1 디스플레이 영역의 하방에 설치할 수 있고, 감광 부품의 정상적인 동작을 보증하는 전제 하에서 디스플레이 기판의 전체 화면 디스플레이를 실현할 수 있다. 또한 제1 전극이 도전 층을 통하여 배선에 전기적으로 연결되도록 설치하고, 즉 제1 전극이 배선과 직접 접촉하지 않도록 하며, 도전 층의 저항율을 제1 전극 및 배선의 저항율보다 각각 작게 함으로써, 제1 전극과 배선의 접촉 저항을 줄일 수 있고, 제1 디스플레이 영역에서 발생하는 열을 줄일 수 있으며, 또한 디스플레이 기판의 온도를 낮추고, 디스플레이 장치가 정상적인 동작을 보증할 수 있다.
도면에서는 도시를 명확히 하기 위하여, 층 및 영역의 사이즈가 과장될 수 있음을 유의해야 한다. 요소 또는 층이 다른 요소 또는 층의 "상방"에 있다고 언급될 경우, 이는 다른 요소 상에 직접 존재하거나 또는 중간 층이 존재할 수 있음을 이해해야 한다. 또한 요소 또는 층이 다른 요소 또는 층의 "하방"에 있다고 언급될 경우, 이는 다른 요소의 바로 아래에 있거나 또는 복수의 중간 층 또는 요소가 있을 수 있음을 이해해야 한다. 또한 층 또는 요소가 2개의 층 또는 2개의 요소의 "사이"에 있다고 언급될 경우, 이는 2개의 층 또는 2개의 요소의 사이의 유일한 층이거나 또는 2개 이상의 개재층 또는 요소가 더 있을 수 있음을 이해해야 한다. 동일한 부호는 명세서 전반에 걸쳐 동일한 요소를 나타낸다.
본 발명에 있어서, "제1" 및 "제2"이라는 용어는 설명의 목적으로만 사용되며, 상대적인 중요성을 나타내거나 암시하는 것으로 이해하면 안된다. "복수"라는 용어는 특히 명기하지 않는 한 2개 이상을 나타낸다.
당업자는 본 명세서에 개시된 명세서를 검토하여 실시한 후, 본 발명의 다른 실시 형태를 용이하게 생각해낼 수 있다. 본 발명은 본 발명의 어떠한 변형, 용도 또는 적응형 변경을 커버하는 것을 의도하는바, 이러한 변형, 용도 또는 적응형 변경은 본 발명의 일반적인 원리를 따르며, 본 발명에서 개시되지 않은 본 기술 분야의 상식 또는 종래의 기술적 수단을 포함한다. 명세서 및 실시예는 예시로 간주될뿐, 본 발명의 진정한 범위 및 정신은 이하의 특허 청구의 범위에 의해 지적된다.
본 발명은 상기 및 도면에 나타낸 정확한 구조에 한정되지 않으며, 그 범위를 벗어나지 않는 전제 하에서 다양한 수정 및 변경을 실행할 수 있음을 이해해야 한다. 본 발명의 범위는 첨부된 특허 청구의 범위에 의해서만 제한된다.

Claims (20)

  1. 기판을 포함하는 디스플레이 기판에 있어서,
    상기 디스플레이 기판은,
    상기 기판 상에 위치하는 복수의 제1 서브 픽셀이 설치되어 있는 제1 디스플레이 영역, 및
    빛 투과율이 상기 제1 디스플레이 영역의 빛 투과율 이하인 제2 디스플레이 영역을 포함하고,
    각 상기 제1 서브 픽셀은,
    배선을 통하여 대응하는 픽셀 회로에 전기적으로 연결되어 있는 제1 전극,
    상기 제1 전극 상에 설치되어 있는 발광 구조, 및
    상기 발광 구조 상에 설치되어 있는 제2 전극을 포함하고,
    상기 제1 디스플레이 영역 내에는 도전 층이 더 포함되고, 상기 제1 전극은 상기 도전 층을 통하여 상기 배선에 전기적으로 연결되며, 상기 도전 층의 저항율은 상기 제1 전극의 저항율 및 상기 배선의 저항율보다 각각 작고;
    상기 제1 전극이 2개 이상의 전극 블록을 포함하고, 2개 이상의 전극 블록은 제1 방향에 따라 간격을 두고 배치되며, 당해 제1 전극은 적어도 하나의 연결부를 더 포함하며, 상기 적어도 하나의 연결부 중의 각 상기 연결부는 인접된 2개의 전극 블록을 전기적으로 연결하고, 상기 발광 구조는 상기 2개 이상의 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함하며,
    상기 제1 전극의 상기 적어도 하나의 연결부는 상기 2개 이상의 전극 블록과 동일 층 또는 상이한 층에 위치하고, 상기 제1 방향은 행 방향 또는 열 방향인
    것을 특징으로 하는 디스플레이 기판.
  2. 제1항에 있어서,
    상기 제1 서브 픽셀을 구동하기 위한 픽셀 회로는 상기 제2 디스플레이 영역 내에 설치되고, 상기 배선은 연결되어 있는 제1 세그먼트와 제2 세그먼트를 포함하며, 상기 제1 세그먼트는 상기 제1 디스플레이 영역에 위치하고, 상기 제2 세그먼트는 상기 제2 디스플레이 영역에 위치하며, 상기 제1 전극은 상기 도전 층을 통하여 상기 제1 세그먼트에 전기적으로 연결되어 있는
    것을 특징으로 하는 디스플레이 기판.
  3. 제2항에 있어서,
    상기 제1 전극은 상기 도전 층 및 상기 제1 세그먼트의 상방에 위치하며, 상기 제1 전극과 상기 제1 세그먼트 사이에는 제1 절연 층이 설치되어 있고, 상기 제1 절연 층에는 비아홀이 설치되어 있고, 상기 제1 전극은 상기 비아홀을 통하여 상기 도전 층과 접촉하는
    것을 특징으로 하는 디스플레이 기판.
  4. 제2항에 있어서,
    상기 제1 세그먼트 및/또는 상기 제1 전극의 빛 투과율은 70%보다 크고,
    상기 도전 층의 재료는 몰리브덴, 티탄, 알루미늄, 마그네슘, 은, 금, 구리, 아연, 크롬, 니켈, 텅스텐 중의 적어도 하나를 포함하고,
    상기 제2 전극의 재료는 마그네슘 은 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물, 실버 도핑 인듐 아연 산화물 중의 적어도 하나를 포함하고,
    상기 제1 세그먼트 및/또는 상기 제1 전극의 재료는 인듐 주석 산화물, 인듐 아연 산화물, 실버 도핑 인듐 주석 산화물, 실버 도핑 인듐 아연 산화물 중의 적어도 하나를 포함하며,
    상기 도전 층의 신장 방향 상에서, 상기 도전 층의 폭은 연속적으로 변화하거나 또는 간헐적으로 변화하는
    것을 특징으로 하는 디스플레이 기판.
  5. 제2항에 있어서,
    상기 제2 디스플레이 영역은 복수의 제2 서브 픽셀이 설치되어 있는 제1 서브 디스플레이 영역, 상기 제1 서브 디스플레이 영역 및 상기 제1 디스플레이 영역과 인접하는 제2 서브 디스플레이 영역을 포함하고, 상기 제2 서브 디스플레이 영역에는 복수의 제3 서브 픽셀이 설치되어 있고, 상기 복수의 제1 서브 픽셀에 대응하는 픽셀 회로는 상기 제2 서브 디스플레이 영역 내에 설치되어 있는
    것을 특징으로 하는 디스플레이 기판.
  6. 제5항에 있어서,
    상기 복수의 제1 서브 픽셀의 밀도는 상기 복수의 제3 서브 픽셀의 밀도와 동일하여, 또한 상기 복수의 제2 서브 픽셀의 밀도 미만인 것,
    상기 제3 서브 픽셀의 밀도는 상기 제2 서브 픽셀의 밀도의 절반과 동일한 것,
    상기 제2 서브 디스플레이 영역 내의 인접된 제3 서브 픽셀 사이의 거리는 상기 제1 서브 디스플레이 영역 내의 인접된 제2 서브 픽셀 사이의 거리보다 큰 것,
    상기 제2 서브 픽셀의 사이즈는 제3 서브 픽셀의 사이즈 미만인 것 중 하나 또는 복수 개를 포함하는
    것을 특징으로 하는 디스플레이 기판.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 전극이 2개 이상의 전극 블록을 포함할 경우, 상기 제1 전극에 대응하는 배선과 당해 제1 전극의 하나의 전극 블록을 전기적으로 연결하는 것,
    각 상기 전극 블록의 상기 기판 상의 투영은 하나의 제1 그래픽 유닛 또는 복수의 제1 그래픽 유닛을 포함하는 것,
    상기 발광 구조는 상기 적어도 하나의 전극 블록 상에 대응적으로 설치되어 있는 발광 구조 블록을 포함하고, 각 상기 발광 구조 블록의 상기 기판 상의 투영은 하나의 제2 그래픽 유닛 또는 복수의 제2 그래픽 유닛을 포함하고, 상기 제2 그래픽 유닛은 상기 제1 그래픽 유닛과 동일하거나 다른 것,
    하나의 상기 제1 전극의 2개 이상의 전극 블록 중의 인접된 2개의 상기 전극 블록은 제2 방향 상에서 엇갈리게 배열되며, 상기 제2 방향은 상기 제1 방향에 수직인 것 중 하나 또는 복수 개를 포함하는
    것을 특징으로 하는 디스플레이 기판.
  9. 제1항에 있어서,
    상기 제1 전극의 상기 적어도 하나의 연결부는 상기 2개 이상의 전극 블록과 서로 다른 층에 위치하고, 상기 적어도 하나의 연결부와 상기 2개 이상의 전극 블록 사이에는 제2 절연 층이 설치되며, 상기 제2 절연 층은 접촉 홀을 포함하고, 상기 연결부는 접촉 홀을 통하여 대응하는 전극 블록에 전기적으로 연결되는
    것을 특징으로 하는 디스플레이 기판.
  10. 제9항에 있어서,
    상기 디스플레이 기판은 상기 제1 전극 상에 설치되어 있는 픽셀 정의 층을 더 포함하며, 상기 픽셀 정의 층에는 픽셀 개구가 설치되어 있고, 상기 발광 구조 블록은 일대일 대응으로 상기 픽셀 개구 내에 설치되며, 상기 접촉 홀의 가장자리와 대응하는 상기 픽셀 개구의 가장자리 사이의 거리 범위는 4μm∼30μm인
    것을 특징으로 하는 디스플레이 기판.
  11. 제10항에 있어서,
    상기 연결부는 제3 세그먼트 및 상기 제3 세그먼트와 연결된 복수의 제4 세그먼트를 포함하고, 상기 제4 세그먼트는 상기 전극 블록에 전기적으로 연결하기 위하여 사용되며, 상기 제3 세그먼트는 상기 제1 방향에 따라 신장되고, 상기 제4 세그먼트는 제2 방향에 따라 신장되며, 복수의 상기 제4 세그먼트는 상기 제1 방향 상에서 간격을 두고 배치되고, 상기 제3 세그먼트 및 상기 제4 세그먼트는 호형 또는 물결 형이며, 상기 제2 방향은 상기 제1 방향에 수직인
    것을 특징으로 하는 디스플레이 기판.
  12. 디스플레이 기판에 있어서,
    복수의 제1 서브 픽셀이 설치되어 있는 제1 디스플레이 영역, 및
    빛 투과율이 상기 제1 디스플레이 영역의 빛 투과율 이하인 제2 디스플레이 영역을 포함하고,
    각 상기 제1 서브 픽셀은,
    제1 전극,
    상기 제1 전극 상에 설치되어 있고, 2개 이상의 전극 블록 상에 대응적으로 설치된 발광 구조 블록을 포함하는 발광 구조, 및
    상기 발광 구조 상에 설치되어 있는 제2 전극을 포함하고,
    상기 제1 전극은,
    상기 2개 이상의 전극 블록, 및
    적어도 하나의 연결부를 포함하고,
    상기 적어도 하나의 연결부 중의 각 상기 연결부는 인접된 2개의 전극 블록을 전기적으로 연결하고,
    상기 제1 전극의 상기 적어도 하나의 연결부는 상기 2개 이상의 전극 블록과 서로 다른 층에 위치하고, 상기 적어도 하나의 연결부와 상기 2개 이상의 전극 블록 사이에는 절연 층이 설치되어 있으며, 상기 절연 층에는 접촉 홀이 설치되어 있고, 상기 연결부는 상기 접촉 홀을 통하여 대응하는 상기 전극 블록에 전기적으로 연결되며,
    상기 디스플레이 기판은 상기 제1 전극 상에 설치되어 있는 픽셀 정의 층을 더 포함하며, 상기 픽셀 정의 층에는 픽셀 개구가 설치되어 있고, 상기 접촉 홀의 가장자리와 대응하는 상기 픽셀 개구의 가장자리 사이의 거리 범위는 4μm∼30μm인
    것을 특징으로 하는 디스플레이 기판.
  13. 디스플레이 패널에 있어서,
    제1항 내지 제6항 및 제8항 내지 제12항 중 어느 한 항에 기재된 디스플레이 기판, 및
    캡슐화 층을 구비하며,
    상기 캡슐화 층은 편광자를 포함하고, 상기 편광자는 상기 제2 디스플레이 영역을 커버하거나, 상기 제2 디스플레이 영역과 상기 제1 디스플레이 영역을 커버하는
    것을 특징으로 하는 디스플레이 패널.
  14. 디스플레이 장치에 있어서,
    부품 영역을 포함하는 디바이스 본체, 및
    상기 디바이스 본체를 커버하는 제13항에 기재된 디스플레이 패널을 포함하고,
    상기 부품 영역은 상기 제1 디스플레이 영역의 하방에 위치하며, 상기 부품 영역에는 상기 제1 디스플레이 영역을 통과한 빛을 방출하거나 수집하는 감광 부품이 설치되어 있는
    것을 특징으로 하는 디스플레이 장치.

  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020217027217A 2019-06-28 2020-01-15 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치 KR102672109B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910580310.8 2019-06-28
CN201910580310.8A CN110189639B (zh) 2019-06-28 2019-06-28 显示基板、显示面板及显示装置
PCT/CN2020/072274 WO2020258862A1 (zh) 2019-06-28 2020-01-15 显示基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
KR20210113401A KR20210113401A (ko) 2021-09-15
KR102672109B1 true KR102672109B1 (ko) 2024-06-05

Family

ID=67724353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027217A KR102672109B1 (ko) 2019-06-28 2020-01-15 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치

Country Status (7)

Country Link
US (1) US20210327958A1 (ko)
EP (1) EP3992954A4 (ko)
JP (1) JP7213367B2 (ko)
KR (1) KR102672109B1 (ko)
CN (1) CN110189639B (ko)
TW (1) TWI726605B (ko)
WO (1) WO2020258862A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767139B (zh) * 2019-03-29 2020-12-11 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN210052743U (zh) 2019-06-28 2020-02-11 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110503911A (zh) * 2019-08-09 2019-11-26 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN110504289B (zh) 2019-08-27 2022-08-16 武汉天马微电子有限公司 一种显示面板和显示装置
CN110783484B (zh) * 2019-09-24 2020-11-10 昆山国显光电有限公司 显示面板及其制作方法、显示装置
CN210516000U (zh) 2019-09-26 2020-05-12 昆山国显光电有限公司 显示基板及显示装置
CN210516181U (zh) * 2019-09-29 2020-05-12 昆山国显光电有限公司 透明显示基板及显示装置
CN110783386B (zh) * 2019-10-29 2020-12-25 昆山国显光电有限公司 显示面板及显示装置
CN110599944A (zh) * 2019-10-31 2019-12-20 Oppo广东移动通信有限公司 显示装置及电子设备
CN110728921B (zh) * 2019-10-31 2022-01-07 Oppo广东移动通信有限公司 显示装置及电子设备
KR102635754B1 (ko) 2019-10-31 2024-02-14 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 디스플레이 장치 및 전자 설비
EP4024377A4 (en) 2019-10-31 2022-08-24 Guangdong Oppo Mobile Telecommunications Corp., Ltd. DISPLAY DEVICE AND ELECTRONIC DEVICE
WO2021082857A1 (zh) * 2019-10-31 2021-05-06 Oppo广东移动通信有限公司 显示装置和电子设备
CN110729337A (zh) * 2019-11-15 2020-01-24 京东方科技集团股份有限公司 显示基板及其制作方法、电子装置
CN210515985U (zh) * 2019-11-21 2020-05-12 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110867476B (zh) * 2019-11-27 2022-10-04 武汉天马微电子有限公司 一种显示面板及显示装置
CN110783394A (zh) * 2019-11-28 2020-02-11 昆山国显光电有限公司 透光显示面板、显示面板以及显示装置
CN111312755B (zh) * 2019-11-29 2021-06-08 昆山国显光电有限公司 显示面板及显示装置
CN111010468B (zh) * 2019-12-03 2021-02-19 Oppo广东移动通信有限公司 一种显示屏组件以及电子装置
KR20210070466A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시부를 포함한 전자 장치
CN110890026B (zh) * 2019-12-05 2021-10-15 昆山国显光电有限公司 显示面板及显示装置
CN111029382A (zh) * 2019-12-13 2020-04-17 合肥维信诺科技有限公司 显示面板、多区域显示面板和显示装置
CN111048005B (zh) * 2020-01-06 2021-06-22 昆山国显光电有限公司 显示面板及显示装置
CN111833720B (zh) * 2020-01-13 2021-08-31 昆山国显光电有限公司 一种显示面板及显示装置
CN113439338A (zh) * 2020-01-23 2021-09-24 京东方科技集团股份有限公司 显示基板及其制备方法
KR20220131490A (ko) * 2020-01-23 2022-09-28 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 기판 및 그 제조 방법
CN111326560B (zh) 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置
CN113345929B (zh) * 2020-02-18 2023-07-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111341936B (zh) 2020-03-10 2021-11-12 昆山国显光电有限公司 一种显示面板及显示装置
CN111508416B (zh) * 2020-04-30 2021-09-03 武汉华星光电半导体显示技术有限公司 显示器及其驱动方法
CN111584569B (zh) * 2020-05-13 2024-02-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2021249016A1 (zh) * 2020-06-08 2021-12-16 Oppo广东移动通信有限公司 显示装置、显示装置的制程方法及电子设备
CN113838888A (zh) * 2020-06-23 2021-12-24 京东方科技集团股份有限公司 显示基板及显示装置
CN111725287A (zh) * 2020-06-30 2020-09-29 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN112038374B (zh) * 2020-09-02 2023-04-18 昆山国显光电有限公司 显示面板及显示装置
CN112116872B (zh) * 2020-09-23 2022-12-06 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN114335069A (zh) * 2020-09-29 2022-04-12 京东方科技集团股份有限公司 显示面板及显示装置
CN114373784A (zh) * 2020-10-14 2022-04-19 Oppo广东移动通信有限公司 显示装置及电子设备
CN114822251B (zh) * 2020-12-28 2023-06-02 武汉天马微电子有限公司 一种显示面板及显示装置
TWI770750B (zh) * 2020-12-31 2022-07-11 友達光電股份有限公司 畫素陣列基板
CN113161374B (zh) * 2021-03-17 2022-11-25 上海和辉光电股份有限公司 一种屏下摄像头的显示面板和制备方法
CN113096581B (zh) * 2021-04-16 2022-09-20 武汉天马微电子有限公司 一种显示面板和显示装置
KR20220159550A (ko) * 2021-05-25 2022-12-05 삼성디스플레이 주식회사 표시 모듈, 및 이를 포함하는 전자 장치
TWI784612B (zh) * 2021-07-05 2022-11-21 友達光電股份有限公司 顯示裝置
CN117377350A (zh) * 2022-01-30 2024-01-09 京东方科技集团股份有限公司 显示面板及制备方法、显示装置
CN114512522B (zh) * 2022-02-10 2024-07-05 厦门天马显示科技有限公司 显示面板和显示装置
CN114779955A (zh) * 2022-04-01 2022-07-22 Tcl华星光电技术有限公司 触控面板及触控显示装置
CN114783292B (zh) * 2022-04-20 2023-11-10 京东方科技集团股份有限公司 一种显示基板及显示装置
CN117337630A (zh) * 2022-04-27 2024-01-02 京东方科技集团股份有限公司 显示面板及显示装置
CN117438430A (zh) * 2022-07-12 2024-01-23 京东方科技集团股份有限公司 显示基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031645A (ja) * 2003-06-16 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
CN108376696A (zh) * 2017-09-30 2018-08-07 云谷（固安）科技有限公司 终端及显示屏

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230797A (ja) 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR102370069B1 (ko) * 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150006125A (ko) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
CN105659370A (zh) * 2013-10-22 2016-06-08 株式会社半导体能源研究所 显示装置
JPWO2016042638A1 (ja) 2014-09-18 2017-06-15 パイオニア株式会社 発光装置
CN105702205A (zh) * 2016-04-19 2016-06-22 天马微电子股份有限公司 一种显示面板及显示装置
US10319935B2 (en) * 2017-04-05 2019-06-11 Joled Inc. Organic EL display panel and method of manufacturing organic EL display panel
CN107133613B (zh) * 2017-06-06 2020-06-30 上海天马微电子有限公司 一种显示面板及显示装置
CN109273481A (zh) * 2017-07-17 2019-01-25 上海和辉光电有限公司 一种显示面板及显示装置
KR102378879B1 (ko) * 2017-08-28 2022-03-24 엘지디스플레이 주식회사 플렉서블 컬러 필터 기판 및 이를 포함하는 플렉서블 발광 디스플레이 장치
CN108257514A (zh) * 2017-09-30 2018-07-06 昆山国显光电有限公司 显示屏、显示屏驱动方法及其显示装置
CN109600459B (zh) * 2017-09-30 2021-03-26 云谷（固安）科技有限公司 电子终端及显示屏
WO2019062236A1 (zh) * 2017-09-30 2019-04-04 昆山国显光电有限公司 显示屏、显示屏驱动方法及其显示装置
CN114256322A (zh) * 2018-06-28 2022-03-29 厦门天马微电子有限公司 一种有机发光显示面板、显示装置及其显示方法
CN208608202U (zh) * 2018-08-06 2019-03-15 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
CN208622778U (zh) 2018-08-06 2019-03-19 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
CN208861990U (zh) * 2018-10-31 2019-05-14 昆山维信诺科技有限公司 显示屏及显示终端
CN109256047B (zh) * 2018-10-31 2021-12-17 武汉天马微电子有限公司 一种显示面板、显示装置及其驱动方法
CN109410823B (zh) * 2018-12-27 2022-04-19 厦门天马微电子有限公司 显示面板及显示装置
CN109728046B (zh) * 2018-12-29 2021-01-12 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN109801950B (zh) * 2019-01-31 2021-02-26 厦门天马微电子有限公司 显示面板、显示装置及显示面板的制作方法
CN109859647B (zh) * 2019-03-29 2022-04-08 上海天马微电子有限公司 一种显示面板及显示装置
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031645A (ja) * 2003-06-16 2005-02-03 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
CN108376696A (zh) * 2017-09-30 2018-08-07 云谷（固安）科技有限公司 终端及显示屏

Also Published As

Publication number Publication date
KR20210113401A (ko) 2021-09-15
CN110189639B (zh) 2020-12-04
EP3992954A4 (en) 2022-12-21
EP3992954A1 (en) 2022-05-04
CN110189639A (zh) 2019-08-30
US20210327958A1 (en) 2021-10-21
JP7213367B2 (ja) 2023-01-26
TWI726605B (zh) 2021-05-01
JP2022522493A (ja) 2022-04-19
TW202025116A (zh) 2020-07-01
WO2020258862A1 (zh) 2020-12-30

Similar Documents

Publication Publication Date Title
KR102672109B1 (ko) 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치
US11839092B2 (en) Display substrate with display regions of differing light transmittance, display panel and display device
US11943986B2 (en) Display substrate, display panel and display device
US11968873B2 (en) Display substrate and display device
CN110767710B (zh) 显示基板、显示面板及显示装置
US20200303467A1 (en) Touch structure, organic light emitting diode (oled) display touch panle and touch display device
US20210141304A1 (en) Mask strips, array substrates and display screens
CN114864651A (zh) 一种显示面板及显示装置
JP2022512355A (ja) 透明な表示パネル、ディスプレイ及びマスク板
US11561660B2 (en) Display apparatuses and self-capacitance touch panels thereof
US11864432B2 (en) Display substrate, display panel and display apparatus
WO2020087799A1 (zh) 显示屏及显示终端
KR20210138780A (ko) 표시 패널 및 표시 장치
CN111312796B (zh) 显示面板和显示装置
CN112086492B (zh) 一种显示面板及显示装置
CN110767684B (zh) 显示屏及显示终端
CN111293158A (zh) 显示面板和显示装置
JP2021502603A (ja) 表示パネル、ディスプレイ及び表示端末
CN111597892A (zh) 一种显示面板及显示装置
CN210535668U (zh) 显示基板、显示面板及显示装置
US11789573B2 (en) Touch display panel, touch display device and manufacturing method
US20230143862A1 (en) Display panel and display device
CN110767828B (zh) 显示面板、显示屏及显示终端
CN116830070A (zh) 触控结构、触控显示面板及显示装置
CN111969019A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right