KR102659959B1 - 양자 시스템을 제어하는 기술 그리고 관련 시스템 및 방법 - Google Patents
양자 시스템을 제어하는 기술 그리고 관련 시스템 및 방법 Download PDFInfo
- Publication number
- KR102659959B1 KR102659959B1 KR1020187026322A KR20187026322A KR102659959B1 KR 102659959 B1 KR102659959 B1 KR 102659959B1 KR 1020187026322 A KR1020187026322 A KR 1020187026322A KR 20187026322 A KR20187026322 A KR 20187026322A KR 102659959 B1 KR102659959 B1 KR 102659959B1
- Authority
- KR
- South Korea
- Prior art keywords
- waveform
- sequencer
- state
- quantum
- digital
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 160
- 238000005516 engineering process Methods 0.000 title description 12
- 230000010354 integration Effects 0.000 claims abstract description 32
- 239000002096 quantum dot Substances 0.000 claims description 272
- 230000015654 memory Effects 0.000 claims description 48
- 238000013500 data storage Methods 0.000 claims description 10
- 230000009466 transformation Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 3
- 241001245475 Ancilla Species 0.000 description 66
- 238000012545 processing Methods 0.000 description 64
- 238000005259 measurement Methods 0.000 description 52
- 238000012937 correction Methods 0.000 description 50
- 238000010586 diagram Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 37
- 239000011159 matrix material Substances 0.000 description 36
- 230000007704 transition Effects 0.000 description 36
- 241000282326 Felis catus Species 0.000 description 34
- 230000008859 change Effects 0.000 description 33
- 238000006073 displacement reaction Methods 0.000 description 33
- 238000004891 communication Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 32
- 230000008878 coupling Effects 0.000 description 27
- 238000010168 coupling process Methods 0.000 description 27
- 238000005859 coupling reaction Methods 0.000 description 27
- 230000005283 ground state Effects 0.000 description 27
- 230000005540 biological transmission Effects 0.000 description 22
- 208000011580 syndromic disease Diseases 0.000 description 21
- 238000013459 approach Methods 0.000 description 20
- 230000005520 electrodynamics Effects 0.000 description 20
- 230000003993 interaction Effects 0.000 description 18
- 238000011084 recovery Methods 0.000 description 17
- 238000012546 transfer Methods 0.000 description 16
- 230000001427 coherent effect Effects 0.000 description 15
- 230000005281 excited state Effects 0.000 description 14
- 238000002474 experimental method Methods 0.000 description 13
- 230000003068 static effect Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 230000010365 information processing Effects 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 9
- 238000013016 damping Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 9
- 230000009471 action Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000013507 mapping Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 4
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 3
- 101150102866 adc1 gene Proteins 0.000 description 3
- 101150042711 adc2 gene Proteins 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000005418 spin wave Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000005374 Kerr effect Effects 0.000 description 2
- 238000005588 Kraus reaction Methods 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000002902 bimodal effect Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001404 mediated effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012883 sequential measurement Methods 0.000 description 2
- 238000003325 tomography Methods 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 206010027476 Metastases Diseases 0.000 description 1
- 238000005481 NMR spectroscopy Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000012885 constant function Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000011478 gradient descent method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009401 metastasis Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/038—Measuring direction or magnitude of magnetic fields or magnetic flux using permanent magnets, e.g. balances, torsion devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/032—Measuring direction or magnitude of magnetic fields or magnetic flux using magneto-optic devices, e.g. Faraday or Cotton-Mouton effect
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
- G01R33/1284—Spin resolved measurements; Influencing spins during measurements, e.g. in spintronics devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Complex Calculations (AREA)
- Semiconductor Lasers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
일부 양태에 따르면, 양자 역학 시스템을 제어하는 파형 프로세서가 제공된다. 상기 파형 프로세서의 일부 실시예는 큐비트(qubit)와 같은 양자 컴퓨팅에 사용되는 양자 시스템을 제어하는데 사용될 수 있다. 일부 실시예에 따르면, 파형 프로세서는, 한정된 차수에 따라 마스터 명령을 순차적으로 실행하고 실행된 마스터 명령에 응답하여 디지털 값을 출력하도록 구성된 제1 시퀀서, 및 상기 제1 시퀀서에 커플링되고, 상기 제1 시퀀서로부터 수신된 디지털 값에 따라 디지털 파형을 변환함으로써 적어도 부분적으로 아날로그 파형을 생성하도록 구성된 제2 시퀀서를 포함할 수 있다. 상기 아날로그 파형은 양자 시스템에 인가될 수 있다. 일부 실시예에서, 상기 파형 프로세서는, 양자 시스템으로부터 수신된 아날로그 파형을 적분하고 상기 적분 결과를 상기 제1 시퀀서에 출력하도록 구성된 파형 분석기를 더 포함할 수 있다.
Description
관련 출원에 대한 상호 참조
본 출원은, 전체 내용이 본 명세서에 병합된, 발명의 명칭이 "Quantum Computer State Controller"인, 2016년 2월 12일자로 출원된 미국 가특허 출원 제62/294/966호의 35 U.S.C.§119(e) 하의 이익을 주장한다.
양자 정보 처리는 에너지 양자화, 중첩(superposition) 및 얽힘(entanglement)과 같은 양자 역학 현상을 사용하여 종래의 정보 처리에 의해 이용되지 않던 방식으로 정보를 인코딩하고 처리한다. 1990년대 중반에 양자 컴퓨터를 사용하여 종래의 또는 "고전적인" 컴퓨터에 의해 달성될 수 있는 것보다 훨씬 더 빠르게 특정 알고리즘을 수행할 수 있는 방법이 이론적으로 입증되었다. 예를 들어, 큰 수를 신속히 인수 분해하는 것은 암호화 및 보안 통신에 중요한 영향을 미치며, 양자 컴퓨터는 이러한 신속한 인수 분해를 수행하여 기존의 컴퓨팅 기술로 암호화된 통신을 쉽게 해독할 수 있다고 가정되었다. 그러나 기능성 양자 컴퓨터를 개발하는 데는 많은 기술적 장벽이 존재한다.
양자 정보 처리 분야에서 큐비트(qubit)(이는 양자 비트라고도 함, 종래의 이진 비트(binary bit)와 유사)가 자연적으로 다른 상태로 진화하고 양자 정보 시스템에 방치될 경우 정보가 손실된다(결어긋남(decohere))는 것은 잘 알려져 있다. 양자 정보 처리 시스템에서 큐비트에 의해 이러한 정보가 손실되는 것은 시스템에 의해 컴퓨팅이 수행되는 것을 저지 또는 금지할 수 있다. 큐비트가 정보를 보유하는 지속시간은 결맞음 시간(coherence time)이라고 하며, 이 시간은 큐비트가 형성되는 방식에 따라 달라진다. 큐비트를 형성하는 다양한 방법은 갇힌 이온, 핵 자기 공명 시스템의 원자, 광자, 질소 결핍 중심, 및 조셉슨 접합(Josephson junction)을 이용하는 초전도 양자 회로를 포함한다. 극적인 개선이 이루어졌지만 최상의 초전도 양자 시스템은 현재 수 백 밀리초에서 수 밀리초 정도의 결맞음 시간을 갖고 있다. 복잡한 컴퓨팅은 일반적으로 이러한 결맞음 시간보다 더 오래 걸리기 때문에, 결맞음 시간보다 더 오래 (즉, "손익 분기점(break-even point)"을 초과하여) 양자 정보를 보존하기 위해 양자 에러 정정(quantum error correction: QEC)을 구현하는 장치 및 방법이 실제 양자 정보 처리 시스템에 요구될 수 있다.
본 출원은 일반적으로 양자 에러 정정을 구현하는 것을 포함하는 양자 정보 시스템을 위한 제어 전자 장치에 관한 것이다.
일부 양태에 따르면, 파형 프로세서로서, 하나 이상의 데이터 저장 디바이스로서, 복수의 마스터 명령을 저장하기 위한 제1 메모리로서, 마스터 명령은 복수의 디지털 데이터 필드를 포함하고, 상기 마스터 명령은 한정된 차수를 갖는, 상기 제1 메모리; 및 복수의 디지털 파형을 저장하기 위한 제2 메모리를 포함하는, 상기 하나 이상의 데이터 저장 디바이스; 상기 제1 메모리에 액세스하고, 한정된 차수에 따라 상기 마스터 명령을 순차적으로 실행하도록 구성된 제1 복수의 논리 블록을 포함하는 제1 시퀀서(sequencer)로서, 상기 마스터 명령을 실행한 결과에 적어도 부분적으로 기초하여 디지털 값을 출력하도록 구성된 제1 디지털 출력을 갖는 상기 제1 시퀀서; 상기 제1 시퀀서에 커플링되고 상기 제1 디지털 출력으로부터 값을 수신하도록 구성된 제2 시퀀서로서, 상기 제2 시퀀서는 제2 복수의 논리 블록을 포함하고, 상기 제2 복수의 논리 블록은, 상기 제2 메모리에 액세스하고; 상기 제1 시퀀서로부터 수신된 상기 디지털 값들 중 하나 이상의 디지털 값에 따라 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환함으로써 아날로그 파형을 적어도 부분적으로 생성하고; 그리고 상기 생성된 아날로그 파형을 외부 시스템으로 출력하도록 구성된, 상기 제2 시퀀서; 및 상기 외부 시스템으로부터 수신된 아날로그 파형을 적분하고 상기 적분 결과를 상기 제1 시퀀서에 출력하도록 구성된 제3 복수의 논리 블록을 포함하는 파형 분석기를 포함하는 상기 파형 프로세서가 제공된다.
일부 실시예에 따르면, 상기 하나 이상의 데이터 저장 디바이스는 복수의 파형 명령을 저장하기 위한 제3 메모리를 더 포함하고, 파형 명령은 복수의 디지털 데이터 필드를 포함하고, 상기 파형 명령은 한정된 차수를 갖고, 상기 제2 시퀀서의 상기 제2 복수의 논리 블록은, 상기 제3 메모리에 액세스하고, 한정된 차수에 따라 상기 파형 명령을 순차적으로 실행하며; 그리고 실행된 파형 명령에 따라 상기 아날로그 파형을 생성하도록 더 구성된다.
일부 실시예에 따르면, 상기 파형 명령은 적어도 제1 분기 명령을 포함하고, 상기 제2 시퀀서는 상기 제1 시퀀서로부터 상기 제2 시퀀서에 의해 수신된 디지털 신호에 적어도 부분적으로 기초하여, 상기 제1 분기 명령에 후속하여 실행될 상기 복수의 파형 명령의 비순차 파형 명령을 식별하도록 더 구성된다.
일부 실시예에 따르면, 상기 제2 시퀀서의 상기 제2 복수의 논리 블록은 한정된 차수에 따라 상기 복수의 파형 명령을 반복적으로 실행하도록 더 구성된다.
일부 실시예에 따르면, 상기 마스터 명령은 적어도 제1 분기 명령을 포함하고, 상기 제1 시퀀서는 상기 제1 시퀀서에 의해 수신된 디지털 신호에 적어도 부분적으로 기초하여 상기 제1 분기 명령에 후속하여 실행될 상기 복수의 마스터 명령 중 비순차 마스터 명령을 식별하도록 더 구성된다.
일부 실시예에 따르면, 상기 제1 시퀀서에 의해 수신된 상기 디지털 신호는 상기 파형 분석기로부터 상기 제1 시퀀서에 의해 수신되고, 상기 파형 분석기에 의해 적분된 상기 적분 결과를 포함한다.
일부 실시예에 따르면, 상기 제1 시퀀서는 상기 파형 분석기로부터 상기 제1 시퀀서에 의해 수신된 상기 적분 결과에 적어도 부분적으로 기초하여 디지털 명령을 상기 제2 시퀀서에 출력하도록 더 구성된다.
일부 실시예에 따르면, 상기 파형 분석기에 의해 아날로그 파형을 적분하는 것은 상기 제1 시퀀서에 의해 마스터 명령을 실행하는 것에 의해 트리거(triggered)된다.
일부 실시예에 따르면, 상기 외부 시스템은 큐비트를 포함하는 양자 시스템이고, 상기 생성된 아날로그 파형은 상기 큐비트의 상태를 회전시키도록 설계된다.
일부 실시예에 따르면, 상기 제1 시퀀서는 상기 마스터 명령을 실행한 결과에 적어도 부분적으로 기초하여 디지털 값을 출력하도록 구성된 제2 디지털 출력을 갖게 더 구성되고,
상기 파형 프로세서는, 상기 제1 시퀀서에 커플링되고 상기 제2 디지털 출력으로부터 오는 값을 수신하도록 구성된 제3 시퀀서를 더 포함하고, 상기 제3 시퀀서는 상기 제1 시퀀서로부터 수신된 디지털 값들 중 하나 이상의 디지털 값에 따라 디지털 값을 출력하도록 구성된다.
일부 실시예에 따르면, 상기 제2 시퀀서에 의해 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환하는 것은, 상기 제1 시퀀서로부터 수신된 하나 이상의 디지털 값에 적어도 부분적으로 기초하여 상기 복수의 디지털 파형 중 상기 하나의 디지털 파형에 선형 변환을 수행하는 것을 포함한다.
일부 실시예에 따르면, 상기 하나 이상의 데이터 저장 디바이스, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 단일 기판 상에 조립된다.
일부 실시예에 따르면, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 전계 프로그래밍 가능한 게이트 어레이로 구현된다.
일부 실시예에 따르면, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 주문형 집적 회로로 구현된다.
일부 실시예에 따르면, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 공통 클록 신호를 수신하도록 구성된다.
일부 실시예에 따르면, 상기 제2 시퀀서는 IQ 파형 쌍을 포함하는 아날로그 파형을 생성하도록 구성된다.
일부 실시예에 따르면, 상기 제2 시퀀서는 단일 측대역 변조된 파형으로서 상기 아날로그 파형을 생성하도록 구성된다.
일부 실시예에 따르면, 상기 제2 시퀀서는 디지털-아날로그 컨버터를 포함하고, 상기 파형 분석기는 아날로그-디지털 컨버터를 포함한다.
일부 양태에 따르면, 상기 파형 프로세서 및 상기 상기 파형 프로세서에 커플링된 초전도 큐비트를 포함하는 시스템이 제공된다.
일부 양태에 따르면, 서로 통신 가능하게 연결된 상기 파형 프로세서의 복수의 인스턴스를 포함하는 시스템이 제공된다.
일부 양태들에 따르면, 방법으로서, 제1 복수의 논리 블록을 포함하는 제1 시퀀서에 의해, 하나 이상의 데이터 저장 디바이스의 제1 메모리에 저장된 복수의 마스터 시퀀스 명령으로부터 제1 마스터 시퀀스 명령을 선택하는 단계로서, 마스터 시퀀스 명령은 복수의 디지털 데이터 필드를 포함하고, 상기 마스터 명령은 한정된 차수를 갖는, 상기 제1 마스터 시퀀스 명령을 선택하는 단계; 상기 제1 시퀀서에 의해 상기 제1 마스터 시퀀스 명령을 실행하는 단계; 상기 제1 시퀀서에 의해, 하나 이상의 디지털 값을 디지털-아날로그 컨버터 및 제2 복수의 논리 블록을 포함하는 제2 시퀀서에 출력하는 단계; 상기 제1 시퀀서로부터 수신된 상기 하나 이상의 디지털 값에 따라 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환하는 것에 의해 적어도 부분적으로 특성을 갖는 제1 아날로그 파형을 상기 제2 시퀀서에 의해 생성하는 단계; 상기 제1 아날로그 파형을 시스템에 인가하는 단계; 기판 상에 조립된 제1 아날로그-디지털 컨버터 및 제3 복수의 논리 블록을 포함하는 파형 분석기에 의해, 상기 시스템으로부터 제1 수신된 아날로그 파형을 적분하는 단계; 상기 파형 분석기에 의해, 적분 결과를 상기 제1 시퀀서에 제공하는 단계; 및 상기 제1 시퀀서에 의해, 상기 파형 분석기로부터 수신된 결과에 기초하여 상기 복수의 마스터 시퀀스 명령 중 제2 마스터 시퀀스 명령을 실행하는 단계를 포함하는 방법이 제공된다.
일부 실시예에 따르면, 상기 제1 시퀀서에 의해, 상기 적분 결과에 부분적으로 기초하여 내부 결과를 컴퓨팅하는 단계; 상기 제1 시퀀서에 의해 상기 내부 결과를 상기 제2 시퀀서에 제공하는 단계; 및 상기 제2 시퀀서에 의해, 상기 내부 결과에 부분적으로 기초하여 제2 아날로그 파형을 상기 시스템에 출력하는 단계를 더 포함한다.
일부 실시예에 따르면, 상기 시스템은 큐비트를 포함하는 양자 시스템이고, 상기 제1 아날로그 파형은 상기 큐비트의 상태를 회전시키도록 설계된다.
일부 실시예에 따르면, 상기 제1 시퀀서에 의해, 상기 파형 분석기로부터 수신된 결과에 적어도 부분적으로 기초하여 상기 제1 마스터 시퀀스 명령에 후속하여 실행될 상기 복수의 마스터 명령 중 비순차 마스터 명령을 식별하는 단계를 더 포함한다.
전술한 장치 및 방법의 실시예는 상기에서 또는 하기에서 더 상세히 설명된 양태, 특징 및 단계의 임의의 적합한 조합으로 구현될 수 있다. 본 발명의 이러한 및 다른 양태, 실시예 및 특징은 첨부된 도면과 함께 다음의 설명으로부터 더욱 완전히 이해될 수 있을 것이다.
다양한 양태 및 실시예들이 다음 도면을 참조하여 설명될 것이다. 도면은 반드시 축척에 맞게 그려진 것은 아니라는 것을 이해해야 한다. 도면에서, 다양한 도면에 도시된 각각 동일하거나 거의 동일한 구성 요소는 동일한 부호로 표시된다. 명확히 하기 위해 모든 도면에서 모든 구성 요소가 참조 부호로 표시된 것은 아니다.
도 1은 일부 실시예에 따른 양자 정보 시스템을 도시한 도면;
도 2a는 종래의 논리 게이트를 도시한 도면;
도 2b는 일부 실시예에 따른 양자 논리 게이트의 구현예를 도시한 도면;
도 3은 일부 실시예에 따른 예시적인 파형 프로세서의 블록도;
도 4a는 일부 실시예에 따른 양자 시스템에 예시적인 실험을 수행하는 동안 생성될 수 있는 파형을 도시한 도면;
도 4b는 일부 실시예에 따라 도 4a에 도시된 파형 중 일부를 생성하기 위해 도 3의 시스템에서 실행될 수 있는 시퀀서 명령을 도시한 도면;
도 5a는 일부 실시예에 따른 양자 시스템으로부터 정보를 측정하는데 사용될 수 있는 파형을 도시한 도면;
도 5b는 일부 실시예에 따른 양자 시스템을 측정한 결과를 도시한 도면;
도 6은 일부 실시예에 따른 예시적인 파형 프로세서의 그룹을 도시한 도면;
도 7a는 일부 실시예에 따른 양자 정보 시스템의 제어 구성 요소를 도시한 도면;
도 7b는 일부 실시예에 따른 양자 정보 시스템을 위한 파형을 구성하는데 사용될 수 있는 무선 주파수 성분을 도시한 도면;
도 8은 일부 실시예에 따른 예시적인 파형 프로세서의 블록도;
도 9a는 일부 실시예에 따른 예시적인 마스터 시퀀서의 블록도;
도 9b는 일부 실시예에 따른 예시적인 마스터 시퀀서 명령의 데이터 필드를 도시한 도면;
도 9c는 일부 실시예에 따른 예시적인 처리 논리 명령의 데이터 필드를 도시한 도면;
도 10a는 일부 실시예에 따른 예시적인 아날로그 시퀀서의 블록도;
도 10b는 일부 실시예에 따른 예시적인 아날로그 시퀀서 명령을 도시한 도면;
도 10c는 일부 실시예에 따른 예시적인 파형 데이터를 도시한 도면;
도 11a는 일부 실시예에 따른 예시적인 파형 분석기의 블록도;
도 11b는 일부 실시예에 따라 신호의 적분을 수행하도록 시퀀서에 명령하는 예시적인 데이터를 도시한 도면;
도 11c는 일부 실시예에 따른 예시적인 적분 파라미터의 데이터 필드를 도시한 도면;
도 12는 일부 실시예에 따른 예시적인 출력 데이터를 도시한 도면;
도 13은 일부 실시예에 따른 예시적인 디지털 시퀀서 명령의 데이터 필드를 도시한 도면;
도 14는 양자 시스템의 개별 요소와 각각 상호 작용할 수 있는 2개의 파형 프로세서에 커플링된 예시적인 양자 시스템의 블록도;
도 15는 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도;
도 16은 일부 실시예에 따른 예시적인 회로 양자 전기 역학 시스템의 개략도;
도 17a는 일부 실시예에 따라 예시적인 구동 파형이 발진기 및 이 발진기가 커플링된 물리적 큐비트에 인가될 때 양자 역학 발진기의 광자 수 상태의 변화를 도시한 도면;
도 17b는 일부 실시예에 따라 도 18a에 도시된 광자 수 상태의 변화 후의 발진기의 상태를 특성화한 것을 도시한 도면;
도 18a 내지 도 18d는 일부 실시예에 따라 고양이 상태(cat state) 큐비트를 인코딩하는 것을 도시한 도면;
도 19는 일부 실시예에 따라 시스템의 상태에 원하는 변화를 생성하기 위해 회로 양자 전기 역학 시스템에 인가될 구동 파형을 결정하는 방법의 흐름도;
도 20은 일부 실시예에 따라 구동 파형을 선택하고 회로 양자 전기 역학 시스템에 인가하는 방법의 흐름도;
도 21a 내지 도 21d는 일부 실시예에 따라 다중-큐비트 레지스터(multi-qubit register)로서 취급되는 양자 역학 발진기의 각각의 선택된 비트를 측정하기 위해 선택된 구동 펄스를 회로 양자 전기 역학 시스템에 인가한 결과를 도시한 도면;
도 22는 일부 실시예에 따라 다중-큐비트 레지스터로서 취급되는 양자 역학 발진기의 선택된 비트를 측정하는 방법의 흐름도;
도 23은 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도;
도 24A 내지 도 24B는 일부 실시예에 따른 보손 시스템(bosonic system)에서 다중-레벨 양자 시스템의 상태를 인코딩하는 것을 도시한 도면;
도 25는 본 명세서에 설명된 양자 제어 기술을 실행하기에 적합한 예시적인 시스템을 도시한 도면;
도 26은 일부 실시예에 따라 보손 시스템 내에서 발생하는 에러를 정정하는 방법의 흐름도;
도 27은 일부 실시예에 따라 보손 시스템 내에서 발생하는 3개의 클래스(class)의 에러 중 하나를 정정하는 방법의 흐름도;
도 28은 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도;
도 29는 일부 실시예에 따라 이항(binomial) 양자 에러 정정 코드의 2-파라미터 공간을 도시한 도면;
도 30은 일부 실시예에 따른 이항 양자 에러 정정 코드를 위한 얽힘 불충실도(entanglement infidelity)의 비율을 도시한 도면;
도 31a는 예시적인 회로 QED 시스템의 개략도;
도 31b는 이항 양자 상태의 인코딩 및 양자 에러 정정을 이용하는, 도 31a에 도시된 시스템에 대한 양자 상태 전달 시나리오의 개략도;
도 32는 2-모드 코드를 구현하기에 적합한 단일 큐비트, 2-공동(cavity) 시스템의 블록도;
도 33은 본 발명의 양태를 실행하기에 적합한 회로 양자 전기 역학 시스템의 블록도;
도 34는 일부 실시예에 따라 2개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기 위한 제어 시퀀스를 도시한 도면;
도 35a는 일부 실시예에 따라 2개의 동축 공진기 공동(coaxial resonator cavity) 및 앤실라 트랜스몬(ancilla transmon)에 커플링된 판독 공진기(readout resonator)를 포함하는 예시적인 회로 양자 전기 역학 시스템의 3차원 개략도;
도 35b는 일부 실시예에 따라 도 35a에 도시된 시스템의 평면도;
도 36은 일부 실시예에 따라 2개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기에 적합한 대안적인 제어 시퀀스를 도시한 도면;
도 37은 일부 실시예에 따라 발진기 상의 조건부 변위가 2개의 비 조건부 변위에 의해 각각 실현되는 2개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기에 적합한 제어 시퀀스를 도시한 도면;
도 38a 내지 도 38b는 일부 실시예에 따라 2개의 양자 역학 발진기의 조인트 패리티(joint parity)를 실험적으로 측정하기 위한 2개의 접근법을 묘사하는 예시적인 제어 시퀀스를 도시한 도면;
도 39는 일부 실시예에 따라 앤실라 다중-레벨 양자 시스템에 커플링된 2개의 양자 역학 발진기의 시스템을 제어 및/또는 측정하기 위한 예시적인 실험 장치의 회로도;
도 40A는 본 발명의 양태를 실시하기에 적합한 2개의 동축 스터브(stub) 공동 공진기 및 트랜스몬을 포함하는 기계 가공된 알루미늄 패키지의 사진;
도 40B는 도 40A의 디바이스의 트랜스몬의 현미경 사진; 및
도 40C는 도 40A의 디바이스의 개략적인 유효 회로도.
도 1은 일부 실시예에 따른 양자 정보 시스템을 도시한 도면;
도 2a는 종래의 논리 게이트를 도시한 도면;
도 2b는 일부 실시예에 따른 양자 논리 게이트의 구현예를 도시한 도면;
도 3은 일부 실시예에 따른 예시적인 파형 프로세서의 블록도;
도 4a는 일부 실시예에 따른 양자 시스템에 예시적인 실험을 수행하는 동안 생성될 수 있는 파형을 도시한 도면;
도 4b는 일부 실시예에 따라 도 4a에 도시된 파형 중 일부를 생성하기 위해 도 3의 시스템에서 실행될 수 있는 시퀀서 명령을 도시한 도면;
도 5a는 일부 실시예에 따른 양자 시스템으로부터 정보를 측정하는데 사용될 수 있는 파형을 도시한 도면;
도 5b는 일부 실시예에 따른 양자 시스템을 측정한 결과를 도시한 도면;
도 6은 일부 실시예에 따른 예시적인 파형 프로세서의 그룹을 도시한 도면;
도 7a는 일부 실시예에 따른 양자 정보 시스템의 제어 구성 요소를 도시한 도면;
도 7b는 일부 실시예에 따른 양자 정보 시스템을 위한 파형을 구성하는데 사용될 수 있는 무선 주파수 성분을 도시한 도면;
도 8은 일부 실시예에 따른 예시적인 파형 프로세서의 블록도;
도 9a는 일부 실시예에 따른 예시적인 마스터 시퀀서의 블록도;
도 9b는 일부 실시예에 따른 예시적인 마스터 시퀀서 명령의 데이터 필드를 도시한 도면;
도 9c는 일부 실시예에 따른 예시적인 처리 논리 명령의 데이터 필드를 도시한 도면;
도 10a는 일부 실시예에 따른 예시적인 아날로그 시퀀서의 블록도;
도 10b는 일부 실시예에 따른 예시적인 아날로그 시퀀서 명령을 도시한 도면;
도 10c는 일부 실시예에 따른 예시적인 파형 데이터를 도시한 도면;
도 11a는 일부 실시예에 따른 예시적인 파형 분석기의 블록도;
도 11b는 일부 실시예에 따라 신호의 적분을 수행하도록 시퀀서에 명령하는 예시적인 데이터를 도시한 도면;
도 11c는 일부 실시예에 따른 예시적인 적분 파라미터의 데이터 필드를 도시한 도면;
도 12는 일부 실시예에 따른 예시적인 출력 데이터를 도시한 도면;
도 13은 일부 실시예에 따른 예시적인 디지털 시퀀서 명령의 데이터 필드를 도시한 도면;
도 14는 양자 시스템의 개별 요소와 각각 상호 작용할 수 있는 2개의 파형 프로세서에 커플링된 예시적인 양자 시스템의 블록도;
도 15는 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도;
도 16은 일부 실시예에 따른 예시적인 회로 양자 전기 역학 시스템의 개략도;
도 17a는 일부 실시예에 따라 예시적인 구동 파형이 발진기 및 이 발진기가 커플링된 물리적 큐비트에 인가될 때 양자 역학 발진기의 광자 수 상태의 변화를 도시한 도면;
도 17b는 일부 실시예에 따라 도 18a에 도시된 광자 수 상태의 변화 후의 발진기의 상태를 특성화한 것을 도시한 도면;
도 18a 내지 도 18d는 일부 실시예에 따라 고양이 상태(cat state) 큐비트를 인코딩하는 것을 도시한 도면;
도 19는 일부 실시예에 따라 시스템의 상태에 원하는 변화를 생성하기 위해 회로 양자 전기 역학 시스템에 인가될 구동 파형을 결정하는 방법의 흐름도;
도 20은 일부 실시예에 따라 구동 파형을 선택하고 회로 양자 전기 역학 시스템에 인가하는 방법의 흐름도;
도 21a 내지 도 21d는 일부 실시예에 따라 다중-큐비트 레지스터(multi-qubit register)로서 취급되는 양자 역학 발진기의 각각의 선택된 비트를 측정하기 위해 선택된 구동 펄스를 회로 양자 전기 역학 시스템에 인가한 결과를 도시한 도면;
도 22는 일부 실시예에 따라 다중-큐비트 레지스터로서 취급되는 양자 역학 발진기의 선택된 비트를 측정하는 방법의 흐름도;
도 23은 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도;
도 24A 내지 도 24B는 일부 실시예에 따른 보손 시스템(bosonic system)에서 다중-레벨 양자 시스템의 상태를 인코딩하는 것을 도시한 도면;
도 25는 본 명세서에 설명된 양자 제어 기술을 실행하기에 적합한 예시적인 시스템을 도시한 도면;
도 26은 일부 실시예에 따라 보손 시스템 내에서 발생하는 에러를 정정하는 방법의 흐름도;
도 27은 일부 실시예에 따라 보손 시스템 내에서 발생하는 3개의 클래스(class)의 에러 중 하나를 정정하는 방법의 흐름도;
도 28은 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도;
도 29는 일부 실시예에 따라 이항(binomial) 양자 에러 정정 코드의 2-파라미터 공간을 도시한 도면;
도 30은 일부 실시예에 따른 이항 양자 에러 정정 코드를 위한 얽힘 불충실도(entanglement infidelity)의 비율을 도시한 도면;
도 31a는 예시적인 회로 QED 시스템의 개략도;
도 31b는 이항 양자 상태의 인코딩 및 양자 에러 정정을 이용하는, 도 31a에 도시된 시스템에 대한 양자 상태 전달 시나리오의 개략도;
도 32는 2-모드 코드를 구현하기에 적합한 단일 큐비트, 2-공동(cavity) 시스템의 블록도;
도 33은 본 발명의 양태를 실행하기에 적합한 회로 양자 전기 역학 시스템의 블록도;
도 34는 일부 실시예에 따라 2개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기 위한 제어 시퀀스를 도시한 도면;
도 35a는 일부 실시예에 따라 2개의 동축 공진기 공동(coaxial resonator cavity) 및 앤실라 트랜스몬(ancilla transmon)에 커플링된 판독 공진기(readout resonator)를 포함하는 예시적인 회로 양자 전기 역학 시스템의 3차원 개략도;
도 35b는 일부 실시예에 따라 도 35a에 도시된 시스템의 평면도;
도 36은 일부 실시예에 따라 2개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기에 적합한 대안적인 제어 시퀀스를 도시한 도면;
도 37은 일부 실시예에 따라 발진기 상의 조건부 변위가 2개의 비 조건부 변위에 의해 각각 실현되는 2개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기에 적합한 제어 시퀀스를 도시한 도면;
도 38a 내지 도 38b는 일부 실시예에 따라 2개의 양자 역학 발진기의 조인트 패리티(joint parity)를 실험적으로 측정하기 위한 2개의 접근법을 묘사하는 예시적인 제어 시퀀스를 도시한 도면;
도 39는 일부 실시예에 따라 앤실라 다중-레벨 양자 시스템에 커플링된 2개의 양자 역학 발진기의 시스템을 제어 및/또는 측정하기 위한 예시적인 실험 장치의 회로도;
도 40A는 본 발명의 양태를 실시하기에 적합한 2개의 동축 스터브(stub) 공동 공진기 및 트랜스몬을 포함하는 기계 가공된 알루미늄 패키지의 사진;
도 40B는 도 40A의 디바이스의 트랜스몬의 현미경 사진; 및
도 40C는 도 40A의 디바이스의 개략적인 유효 회로도.
양자 시스템은 일반적으로 수십 또는 수백 나노초의 시간 스케일(timescale)에 걸쳐 진화하는 상태를 나타낸다. 이러한 시스템을 제어하는 것은 다음 두 개의 접근법 중 하나를 선택해야 하므로 도전 과제를 제시할 수 있다. 첫째, 실험은 양자 시스템의 현재 상태에 기초하여 이 시간 스케일 내에서 동적으로 선택될 수 있는 제어를 요구하지 않는 실험으로 제한될 수 있다. 그러나 이 접근법은 수행할 수 있는 실험 유형을 제한한다. 대안적으로, 요구되는 시간 스케일에 걸쳐 양자 시스템을 동적으로 제어하여, 넓은 범위의 실험을 수행할 수 있는 제어 시스템이 개발될 수 있으나, 이는 구현 시 실제 문제를 제시할 수 있다.
수십 또는 수백 나노초에 걸쳐 진화하는 양자 시스템을 동적으로 제어하기 위해, 양자 시스템의 상태를 프로빙(probe)할 수 있고, 후속 단계가 실행되기 전에 시스템이 다른 단계로 진화하지 않을 만큼 충분히 신속히 후속 제어 단계를 결정할 수 있는 극히 낮은 레이턴시(latency) 시스템이 필요할 것이다. 예를 들어 큐비트 상태는 기저 상태(ground state), 여기 상태(excited state), 또는 기저 상태와 여기 상태의 중첩 상태일 수 있다. 현재 상태에 기초하여 큐비트를 제어하기 위해, 제어 시스템은 큐비트의 상태를 프로빙하고 그 결과에 기초하여 제어 동작을 결정할 수 있다. 그러나 큐비트의 상태는 1 마이크로초 미만의 시간 스케일에서 자연스럽게 진화할 수 있기 때문에 프로빙, 결정 및 제어하는 단계는 이러한 시간 스케일보다 더 짧아야 하고, 그렇지 않으면 결정된 제어 동작이 프로빙 동작에서 식별된 것과는 다른 큐비트 상태에서 동작할 수 있다.
종래의 컴퓨터는, 양자 시스템을 프로빙하고, 상기 프로빙 결과에 관한 정보를 컴퓨터에 송신하고, 이 컴퓨터에서 후속 제어 동작을 결정하고, 하드웨어를 동작시켜 양자 시스템에 후속 제어 동작을 수행하도록 하드웨어(예를 들어, 신호 생성기, 데이터 획득 하드웨어 등)를 동작시키는 데 관련된 시간 스케일이 양자 시스템이 진화하는 시간 스케일보다 훨씬 더 크기 때문에 이 레이턴시에서는 제어 동작을 수행할 수 없다. 대안적으로, 컴퓨터로부터 분리된 신호 생성기는 양자 시스템에 수행될 수 있는 다양한 동작으로 프로그래밍될 수 있다. 그러나 이러한 동작의 수와 유형은 상당하며, 가능한 모든 동작을 저장하기에는 신호 생성기에 저장된 데이터가 일반적으로 불충분하다. 또한 신호 생성기의 처리 능력은 적용할 동작을 동적으로 결정하기에는 일반적으로 불충분하다. 상기 어려움으로 인해, 종래의 양자 제어 시스템은 일반적으로 서브 마이크로초의 시간 스케일에서 동적 제어를 필요로 하지 않는 실험에서 사용하도록 설계된다.
본 발명자들은 양자 시스템을 낮은 레이턴시로 제어하기 위한 전술한 기술적 과제에도 불구하고 양자 시스템의 양자 에러 정정을 효과적으로 수행하기 위해서는 이러한 제어가 극히 바람직하거나 필요할 수 있다는 것을 인식하고 이해하였다. 양자 시스템이 자연스럽게 진화하는 것으로 인해, 양자 컴퓨팅은 결맞음 시간보다 훨씬 더 짧은 시간 스케일(예를 들어, 1 마이크로초 미만) 내에서 양자 에러 정정(QEC) 동작을 반복적으로 수행할 것을 요구할 수 있다. 이러한 QEC 동작은 시스템에서 양자 정보를 보존하도록 설계되고, 이에 의해 결맞음 시간보다 훨씬 더 짧은 시간 스케일에서 이 동작을 수행함으로써 정보를 결맞음 시간보다 더 오래 보존할 수 있다. 이러한 시간 스케일에서 QEC 동작을 반복하지 않는다면, 시스템은 결어긋나서 컴퓨팅이 더 이상 가능하지 않을 수 있다.
일단 제어 시스템이 QEC 동작을 수행함으로써 결맞음 시간보다 더 긴 시간 동안 양자 시스템에서 정보를 반복적으로 보존할 수 있다면, 제어 시스템은 QEC의 소위 "손익분기점"을 넘어 시스템을 동작시킬 수 있다고 말할 수 있다. 이러한 유형의 시스템은 더 많은 큐비트를 포함하도록 크기가 스케일링될 수 있어서, 이에 의해 시스템에 정보를 보존하는 동시에 보다 복잡한 컴퓨팅 동작이 가능할 수 있다. 이 응용에 설명된 작업 이전에 QEC의 요소는 여러 다른 유형의 양자 정보 시스템에서 입증되었다. 그러나 이러한 노력 중 그 어느 것도 손익분기점을 지나 시스템에 양자 정보를 유지할 수 있는 QEC를 위한 장치 또는 방법을 입증하지 못했다. 본 명세서에 설명된 바와 같이, 본 발명자들은 QEC가 손익분기점에 도달하거나 이 손익분기점을 초과할 수 있는 시간 스케일에서 양자 시스템을 동적으로 제어할 수 있는 장치를 인식하고 이해하였다.
일반적으로 양자 정보 시스템 아키텍처를 설명하기 위해, 도 1은 일부 실시예에 따른 양자 정보 시스템을 도시한다. 예시적인 시스템(100)은 제어 링크(120)를 통해 양자 시스템(115-1, 115-2, ... 115-n) 상에서 동작하고 이 양자 시스템으로부터 신호를 수신하는 제어 장치(110)를 포함한다. 양자 시스템은 예를 들어 물리적 큐비트(예를 들어, 트랜스몬 큐비트, 전하(charge) 큐비트, 자속(flux) 큐비트, 위상 큐비트 등) 또는 양자 발진기(예를 들어, 공진기 공동)를 포함할 수 있다. 양자 시스템을 구현하는 특정 기술에 관계없이, 양자 시스템 중 적어도 일부는 양자 정보를 저장하도록(예를 들어, 큐비트로서 동작되도록) 동작된다. 일부 구현예에서, 2개 이상의 양자 시스템은 커플링(130)을 통해 서로 커플링될 수 있으며, 이에 의해 커플링된 시스템의 상태들이 서로 영향을 미치거나 및/또는 양자 시스템들 중 하나에 대한 동작이 커플링된 양자 시스템의 상태를 변경시킬 수 있다. 예를 들어, 링크(130)는 분산 커플링을 나타낼 수 있다. 도 1에 도시된 시스템(100)은, 일부 경우에, 모듈들이 상호 연결된 더 큰 양자 정보 처리 시스템의 하나의 모듈일 수 있다.
합리적인 양의 처리 전력을 갖는 실제 양자 처리 시스템이 되기 위해서, 양자 정보 프로세서(100)는 양자 시스템(115)들 중 적어도 일부를 정밀하게 제어하고 양자 시스템들 간에 적어도 일부 상호 작용을 제어하는 능력을 요구한다. 예를 들어, 2개 이상의 큐비트들 간에 논리적 연산(logical operation)을 수행하기 위해, 제어 장치(110)는 큐비트 정보를 저장하는 양자 시스템에 하나 이상의 제어 동작을 수행하도록 구성될 수 있다. 양자 시스템은 긴 결맞음 시간을 갖고, 개별적으로 조작될 수 있고, 하나 이상의 다른 양자 시스템과 상호 작용할 수 있고(예를 들어, 다중-큐비트 게이트를 구현할 수 있고), 효율적으로 초기화되고 측정될 수 있고, 이 시스템은 수많은 양자 시스템으로 스케일링될 수 있는 것이 바람직하다. 또한, 제어 장치(110)는 수많은 양자 시스템을 제어하도록 스케일링될 수 있는 것이 바람직하다.
양자 정보 프로세서에서 큐비트를 작업하는 것은 일반적으로 종래의 컴퓨터에서 종래의 이진 비트를 작업하는 것보다 훨씬 더 어렵다. 예시로서, 도 2a는 시간에 따라 실행될 수 있는 종래의 AND 연산(210)을 도시한다. 도 2a의 예에서는, 제1 시간(ti)에서, 2개의 이진 비트(B1 및 B2)는 각각 0 또는 1인 초기 상태로 준비된다. 종래의 컴퓨터에서는 임계값을 설정해서 단지 2개의 상태만이 인식되기 때문에, 이들 상태를 준비하는 것은 아주 부정확한 것이 허용될 수 있다. 예를 들어, 3.3V CMOS 시스템에서, 0V와 1.4V 사이의 전압 값을 갖는 임의의 비트는 논리 0으로 인식되고, 1.55V와 3.3V 사이의 전압 값을 갖는 임의의 비트는 논리 1로서 인식된다. 따라서, 비트들이 부정확하게 준비되고, 비트들이 준비되는 시간과 논리적 연산이 발생하는 시간(t1) 사이에 섭동이 발생하더라도, 비트는 논리적 연산을 하는데 있어 거의 항상 정확히 (일반적으로 10-9보다 더 낮은 에러율로) 인식되고 그 결과는 차후 시간(t f )에 거의 항상 정확히 인식된다.
큐비트는 2개의 직교 상태에 기초하지만, 이 큐비트는 이진 대응 비트(counterpart)와 같은 2개의 상태 중 하나의 상태로 제한되지 않는다. 대신, 큐비트는 두 상태의 임의의 중첩을 취할 수 있으며 모든 중첩 상태는 양자 컴퓨팅에 중요하다. 도 2b는, 일부 실시예에 따라, 논리적 연산이 양자 정보 프로세서(100)로 수행될 수 있는 방식을 도시한다. 두 개의 큐비트(Q1, Q2)는 시간(t i )에서 두 개의 양자 상태()로 준비될 수 있다. 결어긋남 때문에, 이들 상태는 자연적으로 시간에 따라 예측할 수 없게 다른 상태로 진화되어 큐비트에 의해 저장된 정보가 손실될 수 있다. 시간(t 1 )에서 논리적 연산(220)의 실행까지 각 큐비트의 상태를 보존하기 위해, 하나 이상의 양자 에러 정정(QEC) 단계가 적용될 수 있다. 2개의 큐비트 상태를 양자 상태()로 변환하는 논리적 연산(220)을 적용한 후에, 큐비트가 다른 논리적 연산을 수행하기 위해 예를 들어 판독 및/또는 사용될 때까지 추가적인 QEC 단계가 적용될 수 있다. 큐비트가 물리적으로 구현되는 방식은 큐비트와의 상호 작용이 수행되는 방식 및 QEC 단계가 구현되는 반복 속도를 결정할 수 있다.
큐비트를 구현하는 하나의 유망한 접근법은 회로 양자 전기 역학(회로 QED)으로 알려져 있다. 다른 접근법은 광학 광자에 의해 중개되는 갇힌 원자 및 포논(phonon)에 의해 중개되는 고체 상태 불순물에 기초한 접근법을 포함한다. 이러한 큐비트는 원자 부위 또는 불순물 부위에 비해 거시적이며, 원하는 특성 및 비교적 긴 결맞음 시간을 갖도록 설계될 수 있다. 회로 QED 시스템에서, 제어 링크(120)는 (예를 들어, 무선으로, 도파로 등을 통해) 양자 시스템(115)에 커플링되는 마이크로파 신호(예를 들어, 약 3 GHz와 약 40 GHz 사이의 주파수 신호)로 구현될 수 있다. 다시 도 2b를 참조하면, QEC 단계 및 논리적 연산(220)은 신중하게 준비된 마이크로파 신호를 큐비트에 적용함으로써 구현될 수 있다.
양자 정보 프로세서와 종래의 프로세서 간의 또 다른 도전적인 차이는 논리적 연산이 수행되는 방식이다. 종래의 프로세서에서, 논리 게이트(210)는 전형적으로 비트 상태(B1, B2)를 나타내는 전압 신호를 수신하는 반도체 기판 상에 형성된 CMOS 트랜지스터를 포함한다. 논리 게이트는 일반적으로 시스템 전체에서 동일한 하드웨어인 정적 하드웨어이다. 회로 QED 양자 정보 프로세서에서, 논리적 연산(220)은 양자 비트(Q1, Q2)에 직접 작용하여 이들의 상태를 변화시키는 마이크로파 신호(240)의 시퀀스로서 구현될 수 있다. 마이크로파 신호(240)는 신중하게 준비되어야 하고, 연결 하드웨어의 차이로 인해 처리 시스템 전체에 걸쳐 약간 다를 수 있다. 일부 경우, 특정 논리적 연산을 위한 마이크로파 신호(240)는 (예를 들어, 이전의 신호에 의해 양자 시스템이 가열되는 것으로 인해) 논리적 연산을 위해 마이크로파 신호 바로 전에 적용된 신호에 기초하여 약간 변할 수 있다.
전술한 바와 같이, 종래의 양자 제어 시스템은 일반적으로 서브 마이크로초 시간 스케일에서 동적 제어를 필요로 하지 않는 실험에서 사용하도록 설계되지만, 이것은 양자 에러 정정에서 손익분기점에 도달하기에는 충분하지 못하다. (예를 들어, 도 2b에 도시된 바와 같이) 양자 에러 정정 동작에 추가하여 양자 시스템(115)에 다수의 논리 게이트를 실행하는 것을 포함할 수 있는 주어진 실험을 수행하는 방식으로 제어 장치(110)를 동작시키기 위해, 제어 장치가 넓은 범위의 제어 동작을 수행할 수 있어야 하며, 이것이 양자 시스템의 결맞음 시간보다 더 짧은 시간 내에 양자 시스템(115)의 상태에 기초하여 이들 동작으로부터 동적으로 선택할 수 있을 것을 요구한다. 전술한 바와 같이, 이러한 요구 사항들은 제어 로직의 레이턴시와 제어 장치의 저장 능력을 모두 요구한다.
본 발명자들은 제어 장치에 의해 미리 구성된 명령 시퀀스를 실행하여 양자 시스템에서 동작하는 신호를 생성하여 전형적인 양자 시스템의 결맞음 시간보다 더 짧은 시간 내에 양자 시스템에 인가할 수 있는 기술을 인식하고 이해하였다. 신호를 동적으로 생성하면 가능한 모든 신호를 제어 장치에 저장할 필요 없이 다수의 가능한 신호를 양자 시스템에 인가하는데 이용할 수 있다. 본 발명자들은 양자 시스템에 인가될 수 있는 신호에서 기본적으로 신호의 여러 진폭 및 위상에는 다양성이 존재하나, 신호의 형태에는 덜 존재한다는 것을 인식하였다. 본 명세서에 설명된 기술은 다수의 템플릿(template)(또는 "기본(base)") 펄스 엔벨롭(envelope) 중 하나를 원하는 신호로 변환함으로써 양자 시스템에서 동작하는 신호를 동적으로 생성한다. 따라서, 기본 파형만이 양자 시스템과 통신하는 하드웨어에 의해 저장될 필요가 있다.
본 발명자들은 제어 장치에서 양자 시스템으로부터 수신된 신호들을 적분하여, 수신된 신호에 기초하여 명령 시퀀스의 논리 흐름을 변경할 수 있는 기술을 더 인식하고 이해하였다. 시퀀스 명령은 제어 장치로 하여금 이러한 신호들을 적분하고 해석하게 하고 그 결과를 사용하여 (예를 들어, 시퀀스 내의 비 순차 명령으로 점프함으로써) 명령들의 논리적인 흐름을 조절하도록 구성될 수 있다. 수신된 신호는 양자 시스템의 상태에 관한 정보를 인코딩할 수 있기 때문에, 두 개의 논리적으로 별개의 신호가 양자 시스템으로부터 수신될 때 상이한 동작을 실행하도록 명령 시퀀스가 배열될 수 있고, 이에 의해 양자 시스템의 상태에 기초하여 명령을 동적으로 실행할 수 있다.
일부 실시예에 따르면, 제어 장치는 미리 한정된 시퀀스에 따라 명령을 실행하는 회로를 포함할 수 있다. 본 명세서에서 사용된 바와 같이, 이렇게 구성된 회로는 "시퀀서"로 지칭되고, 제어 장치는 각각이 별개의 명령 시퀀스를 실행하는 하나 이상의 시퀀서를 포함할 수 있다. 시퀀스는 메모리 또는 다른 적절한 저장 매체 상에 로딩되거나, 그렇지 않으면 시퀀서에 액세스하여 시퀀서가 시퀀스의 명령을 순서대로 검색하고 명령을 실행할 수 있다. 일부 실시예에 따르면, 명령은 복수의 디지털 데이터 필드를 포함할 수 있으며, 시퀀서는 데이터 필드를 해석하여 수행할 동작(들)을 결정하도록 (예를 들어, 양자 시스템에 적용할 신호를 생성하고, 양자 시스템으로부터 수신된 신호를 적분하는 등을 수행하도록) 구성될 수 있다. 데이터 필드는 또한 상기 동작을 수행하는데 사용될 수 있는 정보를 더 포함할 수 있다(예를 들어, 메모리 내의 템플릿 신호를 포함하거나 또는 템플릿 신호를 향하는 포인터 등을 포함할 수 있다).
일부 실시예에 따르면, 제어 장치는 하나 이상의 아날로그-디지털 컨버터(ADC) 또는 디지털-아날로그 컨버터(DAC)를 포함할 수 있다. 제어 장치의 디지털 시퀀서(들)는 디지털 명령들을 실행하고, DAC를 통해 양자 시스템에 출력될 수 있는 아날로그 신호들을 생성하고, 및/또는 ADC를 통해 양자 시스템으로부터 수신된 아날로그 신호들을 수신하도록 구성될 수 있다.
이하는 양자 시스템을 위한 제어 장치와 관련된 다양한 개념 및 제어 장치의 실시예에 대한 보다 상세한 설명이다. 본 명세서에 설명된 다양한 양태는 다양한 방식들 중 임의의 방식으로 구현될 수 있음을 이해해야 한다. 특정 구현예는 단지 설명의 목적으로만 본 명세서에 제공된다. 또한, 이하의 실시예에서 설명된 다양한 양태들은 단독으로 또는 임의의 조합으로 사용될 수 있으며, 본 명세서에 명시적으로 설명된 조합들로 제한되지 않는다.
도 3은 일부 실시예에 따른 예시적인 파형 프로세서의 블록도이다. 예시적인 파형 프로세서(300)는 도 1에 도시된 제어 장치(110)의 구성 요소일 수 있고, 양자 시스템(115)들 중 하나와 상호 작용하도록 구성될 수 있다(예를 들어, 제어 링크(120)들 중 하나를 구현하도록 구성될 수 있다). 파형 프로세서(300)는, 디지털 파형으로부터 변환된 아날로그 신호를 양자 시스템에 출력하고 양자 시스템으로부터 수신된 아날로그 신호를 수신하고 디지털화하도록 각각 구성된 DAC(321) 및 ADC(322)에 더하여 마스터 시퀀서(310), 아날로그 시퀀서(320) 및 파형 분석기(330)를 포함한다. 아날로그 시퀀서(320)는 디지털 구성 요소일 수 있지만, 이 아날로그 시퀀서는 아날로그 신호를 생성하고 이를 마스터 시퀀서와 구별하는데 관련되기 때문에 본 명세서에서 "아날로그" 시퀀서라 지칭된다. 사진으로 찍은 각각의 시퀀서 구성 요소는 구현될 때 다수의 시퀀서 유닛을 포함할 수 있다. 예를 들어, 아날로그 시퀀서는, 신호를 DAC(321)들 중 하나에 각각 출력하는, 병렬로 동작하는 2개의 시퀀서를 포함할 수 있다.
도 3의 예에서, 마스터 시퀀서(310)는 파형 프로세서의 다른 구성 요소들의 동작을 조정한다. 특히, 마스터 시퀀서(310)는 DAC(321)를 통해 아날로그 파형을 생성 및 생산하도록 아날로그 시퀀서(320)에 신호를 보내는 명령을 실행할 수 있고, ADC(322)를 통해 수신된 신호를 수신 및 분석하도록 파형 분석기(330)를 트리거하는 명령을 실행할 수 있다. 마스터 시퀀서는 또한 마스터 시퀀서와 아날로그 시퀀서 또는 파형 분석기 사이에 상호 작용을 일으키지 않는 다른 명령을 실행할 수 있다.
마스터 시퀀서는 통신 링크(351)를 통해 파형 분석기(330)와 통신할 수 있다. 파형 분석기는 양자 시스템으로부터 수신된 파형을 처리하도록 구성될 수 있다. 마스터 시퀀서(310)는 또한 제2 통신 링크(353)를 통해 아날로그 시퀀서(320)와 통신할 수 있다. 아날로그 시퀀서는, (예를 들어, 디지털-아날로그 컨버터(DAC1, DAC2)에 의해) 아날로그 파형으로 변환되고 (예를 들어, 큐비트에 양자 연산을 수행하는 데 사용되는) 양자 시스템에 인가되는 디지털 파형을 생성하도록 구성될 수 있다.
전체적으로, 예시적인 파형 프로세서의 동작은 마스터 시퀀서(310), 아날로그 시퀀서(320) 및 파형 분석기(330)에 그 동작을 결정하는 명령이 로딩되는 것에 의해 시작될 수 있다. 명령은 파형 프로세서(300)에 있는 임의의 개수의 데이터 저장 디바이스에 명령을 로딩함으로써 각 구성 요소에 로딩되고 액세스 가능하게 될 수 있다. 예를 들어, 메모리(315)는, 각각의 시퀀서에 의해 공유되는 메모리일 수 있고, 이 메모리는 각각의 시퀀서를 위한 시퀀스를 저장한다. 대안적으로, 메모리(315)는 마스터 시퀀서(310)를 위한 시퀀스를 저장할 수 있으며, 아날로그 시퀀서(320) 및 파형 분석기(330)는 각각의 명령을 저장하기 위한 별도의 메모리(도시되지 않음)를 각각 포함할 수 있다. 일부 실시예에 따르면, 파형 프로세서(300)에 양자 연산을 수행하기 전에, 명령은 (예를 들어, 도시되지 않은 디지털 I/O 포트를 통해) 종래의 컴퓨터로부터 파형 프로세서(300)에 미리 로딩될 수 있다.
동작시, 파형 프로세서(300)는 아날로그 시퀀서(320)로부터 디지털 파형을 생성하고 이 파형을 아날로그 신호로 변환함으로써 한 쌍의 아날로그 파형을 출력할 수 있다. 이러한 파형은 직접 또는 간접 양자 시스템으로 송신될 수 있다. 예를 들어, 파형은 RF 생성기 구성 요소에 신호를 전송함으로써 양자 시스템에 간접 전송될 수 있으며, 이 RF 생성기 구성 요소는 양자 연산(예를 들어, 논리 게이트, 에러 정정 등)을 수행하기 위해 하나 이상의 양자 시스템에 인가되는 신호를 생성한다. 이후, 양자 시스템(들)으로부터 복귀(return) 신호는 파형 분석기(330)로 라우팅될 수 있다.
일부 실시예에서, 마스터 시퀀서(310)에 의해 파형 분석기(330)에 송신된 트리거 값은 파형 분석기에 의해 수신된 신호를 처리한 결과가 추가 처리를 위해 마스터 시퀀서로 보내지는 시기 및/또는 방법을 결정할 수 있다. 마스터 시퀀서의 명령은 파형 분석기에서 데이터를 처리하는 시기와 방법을 결정할 수 있다. 그런 다음, 마스터 시퀀서는, 컴퓨팅에 기초하여, 메모리의 데이터 필드에 대한 값을 설정할 수 있고, 이 값은 아날로그 시퀀서 및/또는 파형 분석기에 의해 현재 실행 중이거나 실행될 명령에 의해 액세스된다. 이러한 방식으로, 마스터 시퀀서는 파형 프로세서(300)의 동작 흐름에 영향을 미칠 수 있다.
일부 실시예에 따르면, 파형 프로세서(300)는 적어도 부분적으로는 전계 프로그래밍 가능한 게이트 어레이(filed-programmable gate array: FPGA)를 사용하여 구현될 수 있다. 일부 구현 예에서, 파형 프로세서는 적어도 부분적으로 주문형 집적 회로(application-specific integrated circuit: ASIC)를 이용하여 구현될 수 있다. 예를 들어, 마스터 시퀀서(310)는 제1 그룹의 논리 블록 및 FPGA 또는 ASIC의 게이트로 구현될 수 있다. 파형 분석기(330)는 제2 그룹의 논리 블록 및 FPGA 또는 ASIC의 게이트로 구현될 수 있다. 파형 분석기는 아날로그 입력 포트(322)에서 신호 쌍을 수신하도록 배열된 아날로그-디지털 컨버터(ADC1, ADC2)를 더 포함할 수 있다(또는 이에 커플링될 수 있다). 아날로그 시퀀서(320)는 제3 그룹의 논리 블록 및 FPGA 또는 ASIC의 게이트로 구현될 수 있다. 아날로그 시퀀서는 아날로그 시퀀서로부터 디지털 데이터 스트림을 아날로그 출력 포트(321)에서 아날로그 출력 신호로 변환하도록 배열된 디지털-아날로그 컨버터(DAC1, DAC2)를 더 포함할 수 있다(또는 이에 커플링될 수 있다). 시퀀서 및 파형 분석기 중 임의의 것은 일부 실시예에 따라 랜덤 액세스 메모리(RAM)를 포함하거나 공유할 수 있다. 일부 실시예에 따르면, 마스터 시퀀서(310), 아날로그 시퀀서(320) 및 파형 분석기(330)는 단일 기판 상에 조립될 수 있다. 파형 프로세서(300)가 하나 이상의 DAC 및/또는 ADC를 포함하는 경우, 이들은 마스터 시퀀서(310), 아날로그 시퀀서(320) 및/또는 파형 분석기(330)와 동일한 기판 상에 조립될 수 있다.
일부 실시예에 따르면, 마스터 시퀀서(310), 아날로그 시퀀서(320) 및 파형 분석기(330)는 개별 명령에 따라, 동기적으로, 그리고 병렬로 그 동작을 모두 실행할 수 있다. 예를 들어, 아날로그 시퀀서, 파형 분석기 및 마스터 시퀀서는 각각의 명령을 단계별로 실행(stepping through)할 때 동일한 클록에 의해 모두 구동될 수 있다. 이들 구성 요소들 간의 동기화는 가정되지만 검증되지는 않는데, 즉, 각각의 시퀀서는 연속적인 클록 사이클에서 명령을 실행할 수 있고, 다른 시퀀서는 이 동기화를 검증함이 없이 이를 수행한다고 가정할 수 있다. 이와 관련하여, 파형 프로세서(300)는 다중-코어 프로세서로서 동작하는데, 여기서 각각의 코어는 특정 작업에 특화되지만 다른 코어와의 동기화를 보장하지는 않는다(예를 들어, 양자 시스템에 출력할 아날로그 파형을 생성하고, 양자 시스템으로부터 수신된 파형을 분석하고, 수신된 데이터를 다이제스트(digesting)하여 동작 흐름을 결정하고, 디지털 신호를 전달하는 등에 특화된다).
일부 실시예에서, 파형 프로세서는 클러스터 내의 다른 파형 프로세서와 통신할 수 있도록 더 구성될 수 있다. 예를 들어, 파형 프로세서는 파형 프로세서의 다른 인스턴스로부터 데이터를 송신 및/또는 수신하기 위한 통신 링크를 포함할 수 있다. 일부 실시예에서, 파형 프로세서들 간의 통신은 복수의 파형 프로세서에 의해 공유되거나 액세스되는 시퀀서 명령 내에 하나 이상의 데이터 필드를 포함함으로써 구현될 수 있다. 클러스터 내의 다른 파형 프로세서와의 통신은 이러한 데이터 필드의 값을 가져오고 내보내는 것으로 구현할 수 있다. 이러한 데이터 필드는 언제든지 업데이트될 수 있으므로 클러스터 내의 임의의 파형 프로세서에서 각 코어의 동작은 실행 시간 동안 필요에 따라 변할 수 있다. 일부 실시예에서, 클러스터 내의 파형 프로세서들 중 그 어느 것도 다른 슬레이브 파형 프로세서에 대해 마스터가 되는 것은 아닐 수 있다. 대신, 각 파형 프로세서는 개별 파형 프로세서의 동작에 영향을 줄 수 있는 다른 파형 프로세서로부터 공유된 데이터 필드 값에만 의존하여 다른 파형 프로세서와 거의 독립적으로 동작할 수 있다. 이러한 아키텍처로 인해 파형 프로세서 클러스터는 쉽게 스케일링 가능하다. 더 많은 양자 시스템을 처리하기 위해 더 많은 파형 프로세서(300)가 추가될 수 있다. 예를 들어, 도 1에서 각각의 제어 링크(120)는 하나의 파형 프로세서에 의해 구현될 수 있다.
예로서, 다음은 파형 프로세서(300)에 의해 실행될 수 있는 양자 시스템에서 수행된 예시적인 실험을 설명한다. 도 4a는 펄스를 큐비트(이는 트랜스몬과 같은 물리적 큐비트이거나 또는 양자 발진기의 상태의 중첩을 사용하여 구현된 것과 같은 논리적 큐비트일 수 있음)에 인가하여 큐비트 상태의 회전을 생성하는 "전력 라비(power Rabi)" 실험 동안 생성될 수 있는 파형을 도시한다. 이 실험은 다양한 진폭이 큐비트 상태 회전의 크기에 매핑되는 정도를 이해하기 위해 파형의 진폭을 교정하는 데 사용될 수 있다. 도 4b는 일부 실시예에 따라 도 4a에 도시된 파형 중 일부를 생성하기 위해 도 3의 시스템 내에서 실행될 수 있는 시퀀서 명령을 도시한다.
예시적인 파형(400)은 2개의 아날로그 신호를 나타내며, 여기서 각각의 신호는 I 성분과 Q 성분을 제공하도록 변조된다. 도 4a에서 2개의 아날로그 신호 중 제1 신호는, I 성분과 Q 성분을 갖는 "큐비트" 신호(가장 왼쪽의 두 신호)로 표시되며, 가우시안 펄스로서 시간에 따라 진화하는 것으로 도시된다. 2개의 아날로그 신호 중 두 번째 신호는 I 성분과 Q 성분을 갖는 "판독" 신호(가장 오른쪽의 두 신호)로 표시되며, 큐비트 펄스가 생성된 후에 생성되는 발진 신호로 도시된다. 신호가 출력되지 않는 지연 기간은 큐비트 펄스 및 판독 펄스 후에 이어진다.
예시적인 전력 라비 실험에서, 진폭의 범위에 걸쳐 가우시안 펄스를 생성하는 것이 목표이다. 전술한 바와 같이, 본 명세서에 설명된 기술들은 저장을 감소시키고 시퀀서에 의해 실행되는 명령에 따라 원하는 신호들을 동적으로 컴퓨팅하기 위해 기본 파형들을 이용한다. 도 4b에서, 마스터 시퀀서(310)에 의해 실행되는 예시적인 명령들은 마스터 시퀀스 명령(450)으로 도시되고, 아날로그 시퀀서(320)에 의해 실행되는 예시적인 명령은 아날로그 시퀀스 명령(460)으로 도시된다. 예시적인 명령은 큐비트 아날로그 신호를 생성하도록 구성된 명령이고, 다른 시퀀스(도시되지 않음)는 판독 아날로그 신호를 생성하는데 사용될 수 있다.
도 4a 내지 도 4b의 예에서, 아날로그 시퀀서는 도시된 시퀀스에서 아날로그 시퀀스 명령(460)을 실행하도록 구성되고, 일단 시퀀스의 끝에 도달하면, 다시 초기 명령을 실행하며, 이후 이와 같이 계속된다. 두 개의 예시적인 명령은 반복적으로 (1, 2, 1, 2, 1, 등으로) 실행된다.
처음에, 마스터 시퀀스 명령(#1)은 마스터 시퀀서에 의해 실행될 것이고, 동일한 클록 사이클에서, 아날로그 시퀀스 명령(#1)은 아날로그 시퀀서에 의해 실행될 것이다. 마스터 시퀀서 명령(#1)은 아날로그 시퀀서에 값을 공급하도록 구성되고, 이에 의해 아날로그 시퀀서가 파형을 조작하여 출력 신호를 형성할 수 있다. 이러한 공급된 값은, 도 4b의 예에서, 파형에 스케일 1.0의 진폭을 적용한다. 도 4b의 예에서, 마스터 시퀀스 명령(#1)은 적용될 파형에 관한 정보를 전혀 포함하지 않고, 단지 파형을 변환하기 위한 값만을 포함한다. 아날로그 시퀀서가 이러한 값을 수신하면 아날로그 시퀀서는 명령(#1)(I 성분에 대해서는 가우시안, Q 성분에 대해서는 신호 없음)으로 공급된 파형을 변환하여, I 성분에 대해서는 진폭 1.0을 갖는 가우시안 펄스를 생성하고 Q 성분에 대해서는 기본선(baseline) 신호를 생성한다. 아날로그 시퀀서는 변조된 신호를 형성하고 DAC(321)들 중 하나에 신호를 출력한다.
마스터 시퀀스 명령(450) 내의 명령(#2)은 큐비트의 상태를 측정하기 위한 시간 윈도우로서 포함된다. 초기 명령(#1)은 명령(450 및 460)에 도시된 바와 같이 가우시안 펄스(및 도시되지 않은 판독 펄스)를 생성할 수 있기 때문에, 이후 시간 기간에 큐비트 시스템의 상태가 측정될 수 있다. 이 시간 동안, 명령은 마스터 시퀀서에 의해 실행될 수 있지만, 도 4b에서 "조작 없음(no manipulation)" 표시로 나타낸 바와 같이, 파형의 조작을 포함하지 않는다. 그러나 마스터 시퀀서 명령(#2)이 큐비트로부터 수신된 신호를 판독하도록 파형 분석기를 트리거하는 것과 같이 파형 프로세서에서 다른 기능을 수행하는 것은 사실일 수 있다.
도 4b에 도시된 명령은 표현 형태로 도시되고 임의의 적합한 방식으로 디지털 형태로 표현될 수 있다는 것이 주목된다. 특히, 아날로그 시퀀스 명령 내의 명령(#1)의 가우시안 파형과 같은 파형은 디지털 명령 내에 포함되거나, 대안적으로 디지털 명령에 의해 참조되는 메모리 위치에 저장될 수 있다.
일부 실시예에서, 도 4b에 도시된 마스터 시퀀스 명령은 다음과 같이 최적화될 수 있다. 도 4b의 예에서 마스터 시퀀스 명령(450)의 전체 시퀀스를 저장하는 대신에, 마스터 시퀀서는 단지 두 개의 마스터 시퀀스 명령만을 저장할 수 있는데, 첫 번째는 (1.0 - 0.1 x N)의 진폭 스케일을 설정하는 명령이고, 두 번째는 조작 없음을 설정하는 명령이다. 이러한 명령 시퀀스를 반복적으로 실행하지만, 각 반복에서 N의 값(N = 0, 1, 2 등)을 증가시킴으로써, 마스터 시퀀스 명령(450)이 반복(replicated)될 수 있다. 아래에 설명된 바와 같이, 마스터 시퀀서는 산술 연산을 수행하고 값을 저장하도록 구성될 수 있으며, 이러한 구성은 이 예에 의해 예시된 마스터 시퀀스 명령을 보다 효율적으로 처리할 수 있다.
도 5a는 일부 실시예에 따라 양자 시스템으로부터 정보를 판독하는데 사용될 수 있는 파형을 도시한다. 일단 아날로그 신호가 파형 프로세서(300)로부터 양자 시스템으로 출력되면, 양자 시스템의 상태에 관한 정보를 내부에 인코딩한 후속 신호가 양자 시스템으로부터 수신된다. 예를 들어, 수신된 신호의 진폭 및/또는 위상은 상태를 나타낼 수 있다. 도 5a는 도 4a에 도시된 판독 펄스와 동일한 I 성분과 Q 성분을 갖는 판독 펄스(가장 오른쪽 2개의 신호)를 포함하는 신호(500)를 도시한다. 판독 신호가 양자 시스템으로 출력을 시작한 후에, 도 5a의 발진 신호(가장 왼쪽 신호)로서 도시된 신호가 양자 시스템으로부터 (ADC(322)를 통해) 파형 분석기(330)에 의해 수신된다. 파형 분석기를 사용하여 이 신호를 캡처하기 위해, 파형 분석기는 입력 신호가 캡처되는 기간을 나타내는 내부 트리거 신호를 생성하도록 구성된다. 이 트리거 신호는 도 5a의 왼쪽에서부터 두 번째 도시되는데, 트리거 동안에는 일정한 하이 값으로 도시되고, 그렇지 않은 동안에는 일정한 로우 값으로 도시된다. 일부 실시예에서, 트리거 신호는 마스터 시퀀서에 의해 생성될 수 있거나, 마스터 시퀀서로부터 파형 분석기에 의해 수신된 신호에 의해 파형 분석기에 의해 생성되도록 야기될 수 있다.
시스템으로부터 수신된 신호는 한 쌍의 값 중 하나를 생성하기 위해 파형 분석기 및/또는 마스터 시퀀서 명령에 의해 한정된 방식으로 적분된다. 적분 절차는 적분으로부터 원하는 결과를 생성하기 위해 명령에 의해 한정될 수 있다. 예를 들어, 입력 신호는 마스터 시퀀스 명령에 의해 설명된 엔벨롭에 기초하여 적분되어, 두 값 중 하나의 값이 생성되고 이들 값이 양자 시스템의 일부 특성을 나타내도록 한다. 하나의 예시적인 적분 전략을 위해 바이모달(bimodal) 분포를 묘사하는 예시적인 데이터가 도 5b에 도시된다. 이 예에서, 수신된 신호의 I 성분과 Q 성분은 개별적으로 적분되고 묘사된 데이터에 단일 점으로서 추가된다. 이 점들의 바이모달 분포는 두 분포 중 점이 속하는 분포의 (예를 들어) 큐비트의 상태에 대응할 수 있다. 하나의 클러스터는 큐비트가 기저 상태에 있는 결과를 나타낼 수 있고, 다른 클러스터는 큐비트가 여기 상태에 있는 결과를 나타낼 수 있다. 따라서, 적분 결과는 양자 시스템의 특성을 식별하는데 사용될 수 있다. 이러한 결과의 지시가 마스터 시퀀서에 제공되어 마스터 시퀀서가 이 결과에 기초하여 논리 흐름 결정을 내릴 수 있다.
전술한 바와 같이, 파형 프로세서는 도 3에 도시된 바와 같이 복수의 유사하게 구성된 상호 작용 파형 프로세서(300)를 포함하는 클러스터로 그룹화될 수 있다. 도 6은 다수의 파형 프로세서(605)를 함께 그룹화한 예시적인 구성을 도시한다. 각각의 파형 프로세서(605)는 기판 상에 조립된 복수의 전기적 구성 요소를 포함할 수 있다. 이들 전기적 구성 요소는, 아날로그 출력 포트(610)를 통해 각각의 양자 시스템으로 출력되는 파형을 생성하고, 하나 이상의 아날로그 입력 포트(620)를 통해 마이크로파 구성 요소를 통해 큐비트로부터 수신된 파형을 처리하도록 구성될 수 있다. 각각의 파형 프로세서(605)는 종래의 컴퓨터로/로부터 데이터를 송수신하기 위한 제1 디지털 인터페이스(630)를 더 포함할 수 있고, 클러스터 내의 파형 프로세서(605)들 사이의 내부 디지털 통신 링크(650)를 통해 디지털 데이터를 전달하는데 사용되는 제2 디지털 인터페이스(640)를 더 포함할 수 있다.
도 3에 도시된 파형 프로세서(300)는 임의의 특정 유형의 양자 시스템으로 제한되지도 않고, 양자 시스템과 상호 작용하기 위한 기술(들)로 한정되지도 않지만, 일부 실시예에서, 파형 시스템(300)은 회로 QED 시스템으로 구현되어 양자 시스템과의 상호 작용이 마이크로파 신호에 의해 이루어지게 될 수 있다. 이에 의해, 제어 장치(110)는, 정확한 마이크로파 신호(통상적으로 파형)를 동적으로 생성하고 양자 시스템(들)으로부터 수신된 신호(또한 파형)를 양자 시스템(들)으로 송신된 제어 파형을 실시간으로 조절할 수 있는 유연한 방식으로 처리하는 전자 회로를 포함할 수 있다. 많은 양자 시스템(들)이 컴퓨팅에 관련될 수 있기 때문에, 제어 장치(110)는 다수의 파형 프로세서가 다수의 큐비트에 병렬로 동작할 수 있도록 스케일링 가능해야 한다. 추가적으로 각 파형 프로세서는 자체 계산에 기초하여 파형을 생성하는데 지능적인 결정을 내릴 수 있다는 점에서 준 독립적이어야 하나, 클러스터 내의 다른 파형 프로세서로부터 오는 데이터에 의해 적어도 부분적으로 영향을 받을 수 있다.
도 7a는 회로 QED 시스템(115)을 이용할 수 있는 양자 시스템과 같은 양자 정보 처리 시스템(100)에 대한 아키텍처의 일 실시예의 추가 상세 사항을 도시한다. 양자 시스템(115)은 물리적 큐비트(예를 들어, 하나 이상의 트랜스몬 큐비트, 전하 큐비트, 자속 큐비트 및/또는 위상 큐비트 등), 양자 역학 발진기(들)(예를 들어, 하나 이상의 스트립 라인 공진기) 등을 포함할 수 있다. 이러한 시스템에서, 하나 이상의 양자 시스템은 시스템이 동작 중일 때 양자 시스템 내에 초전도 현상이 발생하는 온도 또는 극저온 온도에 유지될 수 있다. 양자 시스템과의 상호 작용은 마이크로파 구성 요소(760)로의 유선 및 무선 링크의 조합을 포함할 수 있는 마이크로파 제어 링크(120)를 통해 이루어질 수 있다. 마이크로파 구성 요소(760)는 양자 정보 처리 동작의 실행을 제어하는 (예를 들어, 복수의 파형 프로세서(300)의 인스턴스를 포함하는) 파형 프로세서 클러스터(720)에 연결될 수 있다. 일부 실시예에서, 종래의 컴퓨터(705)는 파형 프로세서 클러스터(720)에 연결되어 사람이 시스템을 동작시킬 수 있는 인터페이스를 제공할 수 있다.
종래의 컴퓨터(705)는, 사용자에 의해 입력된 데이터를 수신하고 파형 프로세서 클러스터(720)로부터 수신된 데이터를 디스플레이, 저장 및/또는 전달할 수 있는 임의의 적합한 컴퓨터일 수 있다. 종래의 컴퓨터(705)는 예를 들어, 개인용 컴퓨터, 랩탑, 또는 태블릿 컴퓨터일 수 있다. 일부 실시예에서, 종래의 컴퓨터(705)는 파형 프로세서 클러스터 내에 통합된 마이크로프로세서, 디스플레이 및 메모리를 포함할 수 있다.
마이크로파 구성 요소(760)는 선택된 주파수, 케이블, 혼합기(mixer), 라우터, 증폭기, 결합기(combiner), 방향성 커플러(directional coupler) 등에서 일정 진폭으로 진동하는 신호를 출력하는 무선 주파수(radio-frequency: RF) 생성기를 포함할 수 있다. 이들 구성 요소 중 일부는 극저온 또는 저온에서 동작될 수 있고, 일부는 실온에서 동작될 수 있다. 일부 마이크로파 구성 요소는 큐비트로부터 신호를 수신 및 증폭하고 증폭된 신호를 분석을 위해 파형 프로세서 클러스터에 제공하도록 배열될 수 있다. 일부 마이크로파 구성 요소는 도 7b에 도시된 바와 같이 파형 프로세서 클러스터(720)로부터 수신된 신호를 결합시키고 그 결과 신호를 큐비트(115)에 출력하도록 배열될 수 있다.
예로서, 2개의 혼합기(780, 790)는 하나 또는 두 개의 RF 생성기(도시되지 않음)로부터 선택된 주파수에서 일정 진폭 신호(782, 792)를 각각 수신할 수 있다. 혼합기들은 또한 파형 프로세서 클러스터(예를 들어, 클러스터(600))로부터 동위상 및 직교 (IQ) 파형 쌍(784, 786 및 794, 796)을 더 수신할 수 있다. 혼합 후에, 출력 파형(788, 798)은 결합기(795)에서 결합될 수 있고, 예를 들어, 큐비트 또는 다중-큐비트 동작을 수행하기 위해 양자 시스템에 송신될 수 있다. 다른 큐비트로 보내지는 다른 파형을 생성하기 위해 도 7b에 도시된 구성 요소와 병렬로 동작하는 추가 구성 요소가 있을 수 있다.
도 8은 일부 실시예에 따른 예시적인 파형 프로세서의 블록도이다. 파형 프로세서(800)는 디지털 시퀀서(840) 및 고속 디지털 인터페이스(880)를 더 포함하는 파형 프로세서(300)의 일례이다. 마스터 시퀀서(810), 메모리(815), 아날로그 시퀀서(820), DAC(821), 파형 분석기(830), ADC(822) 및 통신 링크(851 및 853)는 각각 전술한 바와 같이 요소(310, 315, 320, 321, 330, 322, 351 및 353)로서 구성될 수 있다.
도 8의 예에서, 마스터 시퀀서(810)는 제3 통신 링크(855)를 통해 디지털 시퀀서(840) 및 디지털 I/O 포트(841)와 통신한다. 디지털 시퀀서는 파형 프로세서(800)에 연결된 다른 장치(예를 들어, 클러스터 내의 다른 파형 프로세서 또는 다른 측정 장치)와 통신하는데 사용될 수 있는 디지털 정보를 출력하도록 구성될 수 있다. 예를 들어, 디지털 시퀀서는 다른 디바이스를 트리거하고 및/또는 다른 디바이스로부터 수신되거나 출력된 RF 신호를 차단하는 것과 같은 동작을 수행하도록 구성될 수 있다. 후자의 동작은 잡음이 없는 기본선 신호를 생성하는 데 유용할 수 있다.
도 8의 예에서, 파형 프로세서(800)는 제4 통신 링크(857)를 통해 마스터 시퀀서와 통신할 수 있는 고속 디지털 인터페이스(880) 및 I/O 포트(881)를 포함한다. 고속 디지털 인터페이스(880)는 제5 통신 링크(859)를 통해 파형 분석기(830)와 더 통신하며, 파형 분석기로부터 오는 데이터(미가공(raw) 및/또는 처리된 데이터)가 디지털 인터페이스(880)로 직접 스트리밍되고 원격 분석을 위해 송신되게 할 수 있다. 고속 디지털 인터페이스(880)는 파형 프로세서(800)로/로부터 데이터를 다운로드/업로드하기 위해 종래의 컴퓨팅 디바이스에 링크되도록 구성될 수 있다. 일부 구현예에서, 고속 디지털 인터페이스(880)는 주변 장치 상호 연결 익스프레스 표준(PCI 익스프레스
)을 지원할 수 있으나, 다른 디지털 인터페이스 구성도 다른 구현예에서 사용될 수 있다.
일부 실시예에 따르면, 마스터 시퀀서(810), 아날로그 시퀀서(820), 파형 분석기(830) 및 디지털 시퀀서(840)는 개별 명령에 따라, 동기적으로, 그리고 병렬로 그 동작을 모두 실행할 수 있다. 예를 들어, 아날로그 시퀀서, 파형 분석기 및 마스터 시퀀서는 각각의 명령을 단계별로 실행할 때 동일한 클록으로 모두 구동될 수 있다. 이들 구성 요소들 간의 동기화는 가정되지만 검증되지는 않는데, 즉, 각각의 시퀀서는 연속적인 클록 사이클에서 명령을 실행할 수 있고, 다른 시퀀서가 이 동기화를 검증하지 않고 이를 실행한다고 가정할 수 있다.
예시적인 마스터 시퀀서의 내부 상세가 도 9a에 도시된다. 일부 실시예에 따르면, 마스터 시퀀서는 병렬로 실행되는 상이한 기능을 갖도록 구성된 복수의 논리 블록(예를 들어, 마스터 시퀀서 내의 서브 처리 코어)을 포함할 수 있다. 제1 그룹의 논리 블록은, 명령 선택기(910)로서 구성될 수 있다. 명령 선택기는 마스터 시퀀서(810)의 동작을 결정하는 메모리(815)로부터 마스터 시퀀스 명령(예를 들어, 명령 데이터 스트링)을 검색할 수 있고, 명령(및/또는 어드레스와 같은 명령을 식별하는 데이터)을 서브 처리 코어들 각각을 위한 논리 게이트 어레이로 로딩할 수 있다. 마스터 시퀀스는 종래의 컴퓨터 또는 다른 적절한 디바이스에 의해 메모리(815)에 프리로딩된 몇몇 마스터 시퀀스들 중 하나일 수 있다. 마스터 시퀀서(810)의 동작을 시작하기 위해, 명령 선택기(910)는 메모리(815)에 로딩된 제1 마스터 시퀀스를 먼저 검색할 수 있다. 일단 개시되면, 마스터 시퀀스는 일부 방법 중 하나의 방법에 의해 한정된 지속시간 동안 실행되고 이는 본 명세서에서 별도로 설명된다.
실행될 마스터 시퀀스 명령 및/또는 식별될 후속 마스터 시퀀스 명령은, 마스터 시퀀서(810)의 처리 논리 블록(930)으로부터 출력되고 명령 선택기(910)에 의해 수신된 흐름 값에 기초하여 명령 선택기(910)에 의해 수행 및/또는 선택될 수 있다. 예를 들어, 처리 논리 블록(930)이 분기 조건이 적용되는 것을 결정할 때, 흐름 값은 명령 선택기가 분기를 따라감으로써 실행될 어드레스 또는 그 다음 명령을 식별할 수 있게 하는 정보를 명령 선택기(910)에 제공할 수 있다. 마스터 시퀀스 명령의 실행을 완료하기 전에, 파형 프로세서(830)는 명령 선택기(910)에 의해 로딩될 후속 마스터 시퀀스 명령을 결정할 수 있다. 다음 마스터 시퀀스 명령을 결정하는 것은 처리 로직(930) 및/또는 부울리안 함수 계산기(940)에 의해 컴퓨팅된 값에 기초할 수 있다.
도 9a의 예에서, 마스터 시퀀서(810)는, 제2 그룹의 논리 블록을 포함하고 명령 선택기(910)로부터 통신 링크(915)를 통해 마스터 시퀀스 명령을 수신 또는 액세스하도록 구성된 핸들러(920)를 포함한다. 핸들러(920)는 마스터 시퀀스 명령을 파싱(parse)하고, 데이터 값을 내부 통신 링크(925, 924 및 853)를 통해 처리 로직(930), 부울리안 함수 계산기(940) 및/또는 파형 분석기(830)에 각각 제공할 수 있다. 예를 들어, 핸들러(920)는 파형 분석기(830)의 파형 샘플러를 트리거하는데 사용되는 트리거 값을 결정하기 위해 마스터 시퀀스 명령을 파싱할 수 있고 및/또는 파형 분석기(830)에 의해 사용되는 적분 값을 파싱할 수 있다. 핸들러(920)는 데이터를 처리 논리 블록(930)으로 더 제공할 수 있고 이 처리 논리 블록은 처리 논리 블록에 의해 컴퓨팅을 실행할 방법을 결정할 수 있다. 예를 들어, 핸들러(920)는 명령 선택기로부터 명령 어드레스 위치를 처리 논리 블록으로 제공할 수 있고 이 처리 논리 블록은 처리 논리 블록에 의해 수행될 프로세서 명령을 식별할 수 있다. 핸들러는 부울리안 연산이 수행되는 방식을 한정하는 부울리안 함수 계산기(940)에 데이터(예를 들어, 이진 마스크(binary mask))를 더 제공할 수 있다.
일부 실시예에 따르면, 처리 로직(930)은 파형 분석기 및 핸들러(920)로부터의 입력에 기초하여 계산을 수행하도록 구성된 프로그래밍 가능 로직을 포함할 수 있다. 처리 로직(930)은 종래의 해보다 훨씬 향상된 성능을 가능하게 할 수 있는 파형 프로세서(800)의 효과적인 구성 요소이다. 처리 로직(930)은 파형 프로세서의 동작 흐름에 영향을 미치는 동기화된 방식(마스터 시퀀서(810)에 의해 조정된 방식)으로 적절한 계산을 실행하도록 특별하게 구성된다. 일부 실시예에 따르면, 처리 로직(930)은 프로그램 실행 중에 파형 프로세서의 다른 구성 요소에 의해 사용될 수 있는 복수의 출력을 생성한다. 처리 로직은 각각의 동작, 메모리 및 라우팅 연결을 수행하기 위한 몇몇 처리 요소(예를 들어, 승산기(multiplier), 가산기(adder), 산술 논리 유닛 등)를 포함할 수 있다.
동작을 수행하도록 구성된 각 요소는 입력 및 출력을 갖는다. 각 요소의 출력은 하나 이상의 다른 요소로 선택적으로 라우팅되어 데이터 흐름 네트워크를 만든다. 프로그램은 원하는 계산을 얻기 위해 요소를 통해 라우팅 명령 시퀀스에 의해 구현된다.
컴퓨팅 유형 및 컴퓨팅에 사용되는 값은 핸들러(920)에 의해 파싱되어 처리 논리 블록으로 전달되는 실행 마스터 시퀀스 명령에 포함된 데이터에 의해 부분적으로 결정될 수 있다. 처리 논리 블록(930)은 컴퓨팅에 기초한 값을 파형 프로세서(800) 내 다른 구성 요소들에 출력할 수 있다. 예를 들어, 처리 논리 블록(930)은 제2 통신 링크(851)를 통해 아날로그 시퀀서(820)에 의해 사용될 수 있는 값(조작 행렬(manipulation matrix) 값 또는 "M 값")을 이용하여 아날로그 시퀀서(630)에 의해 생성된 파형을 형성할 수 있다. 이 값은 파형 프로세서 회로 내의 제어 라인을 하이 값 또는 로우 값으로 설정하거나 또는 이 값들을 임시 메모리에 기록함으로써 이용 가능하게 할 수 있다. 일부 구현예에 따르면, 처리 논리 블록(730)은 부울리안 값(예를 들어, 플래그, 값 및/또는 마스크)을 통신 링크(735)를 통해 부울리안 함수 계산기(740)에 출력할 수 있다. 또한, 처리 논리 블록은 값을 디지털 시퀀서(840)에 출력하고 이 디지털 시퀀서는 컴퓨팅된 값을 클러스터 내 다른 파형 프로세서에 출력할 수 있다.
부울리안 함수 계산기(940)는 처리 논리 블록으로부터 및 제3 통신 링크(855)를 통해 수신된 외부 데이터로부터 온 입력에 기초하여 부울리안 연산을 수행하도록 구성된 논리 블록을 포함할 수 있다. 외부 데이터는 파형 프로세서(800) 상의 "센서"로부터 올 뿐만 아니라, 파형 프로세서(800)가 이러한 프로세서의 클러스터의 일부인 경우, 클러스터 내의 다른 파형 프로세서 상의 센서로부터 올 수 있다. 센서는 양자 제어 장치(110)의 다양한 구성 요소의 상태 및/또는 양자 시스템(115)의 다양한 상태를 검출하는 이진 센서일 수 있다.
부울리안 함수 계산기(940)는, 부울리안 연산에 기초하여, 파형 프로세서(800) 상의 다른 구성 요소들에 이용 가능하게 될 수 있는 "내부 결과"로 지칭되는 값을 출력할 수 있다. 내부 결과는 하나 이상의 제어 라인을 하이 값 또는 로우 값으로 설정함으로써 및/또는 디지털 값을 메모리(815)에 기록함으로써 이용 가능하게 될 수 있다. 내부 결과는 모든 시퀀서에 의해 실행되는 명령에 직접 영향을 줄 수 있다. 일부 구현예에서, 내부 결과는 현재 실행 명령이 다음 명령으로 분기되는 방법을 결정하는 2-비트 또는 n-비트 신호이다. 아래 설명된 명령의 경우 내부 결과는 명령의 "분기 방법" 또는 "분기 유형" 데이터 필드에 설정된 값이다. 내부 결과는 언제든지 설정되어 파형 프로세서(800)의 실시간 실행에 영향을 줄 수 있다.
메모리(815)는, 일부 실시예에 따라, 명령의 실행 중에 값을 보유하기 위해 2개의 이진 상태 중 하나로 설정되는 트랜지스터(예를 들어, RAM 유형 메모리, 레지스터, 버퍼) 및/또는 제어 라인을 포함할 수 있다. 메모리 요소는 마스터 시퀀서(810)를 위한 회로의 일부로서 포함될 수 있다. 다른 시퀀서 및 파형 분석기(840)는 또한 메모리 요소를 더 포함할 수 있다. 예를 들어, 메모리 요소는 메모리 기능을 위해 위임된 FPGA 또는 ASIC의 일부를 포함할 수 있다.
일부 실시예에서, 각각의 시퀀서 및 처리 로직(930)은 각각의 명령을 로딩하고 실행함으로써 동작 상태에 놓일 수 있다. 도 9b에 도시된 예시적인 마스터 시퀀스 명령(950)은 트리거 값을 결정하고, 파형 분석기(840)에 의해 파형 샘플링 타이밍 및 지속 시간을 제어하고, 및 파형 프로세서(800)의 동작에 영향을 미치는 다른 값을 수립한다. 아날로그 시퀀스 명령은 아날로그 시퀀서의 출력에서 재생할 펄스를 나타낸다. 디지털 시퀀스 명령은 디지털 I/O 포트(841)에서 재생할 디지털 패턴을 나타낸다. 처리 논리 명령은 파형 프로세서의 동작에 영향을 미치는 다수의 값을 계산하는 방식 및 출력 결과를 계산하는 방식을 결정한다.
시퀀서 및 처리 논리 명령들 간에는 공통 속성이 있을 수 있다. 각 명령은 명령이 실행되는 시간(클록 사이클의 수)을 나타내는 값을 포함할 수 있다. 이 값은 모든 실행 명령에 걸쳐 공통적이어서, 파형 프로세서(800)의 구성 요소들을 동기화할 수 있다. 일부 실시예에 따르면, 명령의 지속시간은 4 ns(1 클록 사이클)의 단위로 한정될 수 있지만, 상이한 클록 속도에서는 다른 기본 단위도 사용될 수 있다. 명령의 지속 시간은 4 ns 클록 사이클 동안 약 4㎳인 220 사이클만큼 길 수 있다. 최소 지속시간(예를 들어, 6 사이클 또는 약 24 ns) 동안 클록 사이클에는 하한이 있을 수 있다.
명령을 실행하는 지속시간은 명령 내의 항목(entry)에 기초하여 선택될 수 있는 정적 값 또는 동적 값일 수 있다. 정적 값은 각 명령 내의 데이터 필드(예를 들어, 인라인 "지속시간" 데이터 필드)로서 인코딩될 수 있다. 하나 이상의 동적 값은 처리 로직(930)에 의해 언제든지 계산되어 메모리(815) 내 하나 이상의 레지스터에 저장될 수 있다. 레지스터는 명령 내의 "동적 지속시간" 데이터 필드에 의해 식별될 수 있다. 예를 들어, 동적 지속시간 데이터 필드는 2 비트 길이일 수 있다. "00" 값은 지속시간이 명령의 인라인 지속시간으로부터 취해지는 것을 나타낼 수 있는 반면, "01", "10" 또는 "11" 값은 지속시간이 3개의 대응하는 레지스터 중 하나의 레지스터로부터 취해지는 것을 나타낼 수 있다. 동적 지속시간은 예를 들어 큐비트에 T1 측정을 하는데 유용할 수 있고, 여기서 각 펄스를 인가하는 별도의 명령을 생성하는 대신 펄스 인가 후 지연이 효율적으로 단계별 진행된다. 실행 명령의 지속시간을 변경하는 능력은 파형 프로세서 클러스터(320)에 제1 레벨의 유연성을 제공한다. 명령의 각각의 시퀀스를 실행하는 총 지속시간이 동일한 것을 보장함으로써 동적 지속시간의 명령을 사용하여 시퀀서들 간의 동기화가 유지될 수 있다. 일부 경우에는 각 시퀀서에서 동일한 동적 길이의 명령을 동시에 실행하는 것이 유리할 수 있지만, 이것은, 각 시퀀스의 단일 반복이 동일한 지속시간을 갖는 한, 필요치 않다.
명령들 간에 다른 공통 속성은 현재 명령의 결론 후에 실행될 다음 명령의 어드레스이다. 일부 실시예에 따르면, 다음 명령 어드레스는 현재 명령이 종료되기 수 사이클 전에 유연하게 결정될 수 있다. 각 명령은 다음 실행 가능 명령에 대한 유연한 분기 결정을 내리는 데 사용되는 데이터 필드를 포함한다. 일부 실시예에서, 복수의 분기 방법이 있을 수 있다(예를 들어, 명령 내의 상이한 데이터 필드 내의 값에 기초하여 복수의 다음 명령 중에서 선택된다). 예를 들어, 일부 분기 방법은 GOTO, IF, GOSUB 및 RETURN으로 한정될 수 있고, "분기 방법" 데이터 필드에서 2 비트 값(11, 00, 01, 10)으로 명령 내에서 식별될 수 있다. 명령 내 다른 데이터 필드(예를 들어, "어드레스(0)", "어드레스(1)", "어드레싱 모드", "힘 복귀(force return)", "어레이 플래그", "오프셋 레지스터")는, 그 다음 어드레스가 얻어지는 방식을 결정할 수 있다. 예를 들어, GOTO 분기 방법을 식별하면 다음 논리적 연산에 따라 그 다음 어드레스를 결정할 수 있다:
IF "어레이_플래그", then
다음_어드레스 = "어드레스(0)"+ GOF{"오프셋 레지스터"}
그렇지 않으면
다음_어드레스 = "어드레스(0)"
다른 논리적 연산들은 다른 분기 방법에서 사용될 수 있다.
분기 방법을 선택할 수 있을 것에 더하여, 상대적 및 절대적 어드레싱 모드가 "어드레싱 모드" 값(예를 들어, 1 또는 0)에 의해 지정될 수 있다. 절대적 모드에서 다음 어드레스 값은 어드레스 데이터 필드, 예를 들어 "어드레스(0)"에 표시된 값일 수 있다. 상대적 모드에서 다음 어드레스의 값은 현재 데이터 필드의 값에 어드레스 데이터 필드에 표시된 값을 더한 것일 수 있다. 또한, 각각의 명령은 상기 GOTO 분기 방법에서와 같이 다음 어드레스의 위치를 컴퓨팅하는데 사용될 수 있는 어드레스 오프셋 레지스터(예를 들어, GOF0, GOF1, GOF2, GOF3)를 지정할 수 있다. 다수의 다른 분기 방법 중에서 명령으로 분기 방법을 결정하고, 명령 내에 있거나 또는 명령에 의해 식별된 정적 값 또는 동적 값에 기초하여 다음 명령의 어드레스를 결정하는 능력은 파형 프로세서(800)에 높은 레벨의 유연성을 제공한다.
다시 도 9b를 참조하면, 마스터 시퀀스 명령(950)은 마스터 시퀀서의 동작을 개시하기 전에 마스터 시퀀서(810)의 게이트에 인가되는 필드에 복수의 데이터 값을 포함할 수 있다. 마스터 시퀀스 명령에서 동적 값을 참조함으로써, 마스터 시퀀서 및 다른 파형 프로세서 구성 요소의 동작은 큐비트(들) 및/또는 클러스터 내의 다른 파형 프로세서로부터 수신된 데이터에 의해 영향을 받을 수 있다. 일부 실시예에 따르면, 마스터 시퀀스 명령(950)은 256 비트를 포함할 수 있으며, 파형 분석기(830)에서 아날로그-디지털 컨버터(ADC1, ADC2) 모두에서 샘플링을 제어하는 ("트리거 레벨" 필드에서 인코딩된) 2개의 내부 트리거 신호를 포함할 수 있다. 이러한 트리거 레벨은 샘플링된 파형 데이터가 처리 로직(930)에 의해 더 처리하기 위해 유효한 데이터일 때를 결정하는 입력 신호 레벨 값, 시간 값 또는 클록 사이클로서 인코딩될 수 있다. "추정 명령 어드레스"(est. instr. addr.) 및 "로드 추정 명령"(load est. instr.) 필드는 파형 분석기(830)에 의해 샘플링된 파형을 적분하는 파라미터를 업데이트하는데 사용될 수 있다. 일부 구현예에 따르면, 추정 명령 어드레스는 적분 파라미터(예를 들어, 적분 가중치, 적분 길이, 임계 값)를 저장하는 메모리(915) 내의 데이터 테이블을 가리킨다.
마스터 시퀀스 명령(950)은 "센서" 세트에서 계산되는 3개의 부울리안 함수를 더 포함할 수 있다. 부울리안 함수들은 센서들로부터 결합된 신호들에 적용되는 이진 마스크들을 포함할 수 있다. 센서는 다른 파형 프로세서로부터 수신된 신호 값, 파형 분석기(830)에 의한 적분 결과, 및 다른 계산(예를 들어, 프로세서 로직(930) 및/또는 부울리안 함수 계산기(940)에 의해 수행된 계산)으로부터의 결과를 포함할 수 있다. 두 개의 외부 부울리안 함수("외부 함수(0)", "외부 함수(1)")가 클러스터 내 다른 카드에 방송될 수 있으며, 하나의 "내부 함수"가 순간 파형 프로세서에서의 동작 흐름을 제어하는 데 (예를 들어, 분기 방법을 결정하는데) 사용될 수 있다. 일부 경우에 10개 내지 20개의 센서가 있을 수 있으나, 더 적거나 더 많은 센서가 사용될 수 있다. 새로운 마스터 시퀀스 명령이 로딩되어 실행될 때마다 부울리안 함수가 업데이트될 수 있다. 명령 내의 전용 플래그 "load int.func.", "load ext.func(0)", "load ext.func.(1)"는 새로운 부울리안 함수를 강제 로딩하는 데 사용될 수 있다.
수많은 센서(예를 들어, 16)가 사용될 때, 가장 일반적인 부울리안 함수는 이들 센서로부터 216개의 가능한 데이터 조합 각각을 설명할 필요가 있다. 부울리안 함수를 센서의 서브셋(예를 들어, 16개 중 최대 4개의 센서)으로 제한함으로써 많은 양의 데이터가 명령에 있는 것이 회피될 수 있다. 이때 부울리안 함수는 4개의 센서("var. sel" 데이터 필드로 식별되는 4 x 4 비트)를 선택하고 출력 값(16 비트 = 2 4 )의 조합을 허용함으로써 인코딩될 수 있다.
예시적인 마스터 시퀀스 명령은 실행을 위해 처리 로직(930)의 게이트에 로딩될 처리 논리 명령의 어드레스를 식별하는 데이터 필드 "prog. addr"을 포함한다. 처리 논리 명령(980)의 일례가 도 9c에 도시된다. 복수의 상이한 처리 논리 명령이 메모리(815)의 프로그램 테이블에 저장될 수 있다. 마스터 시퀀서(810)는 다음 명령 사이클에서 로딩되는 처리 논리 명령을 결정할 수 있다.
처리 논리 명령(980) 내의 데이터 필드는 처리 로직(930)의 여러 요소의 동작을 제어한다. 예를 들어, 처리 로직은 두 개의 피연산자를 각각 갖는 (데이터 필드 "multi. 0" 및 "mult. 1"로 지칭되는) 2개의 승산기를 포함할 수 있다. 피연산자는 "op. sel." 데이터 값으로 식별되는 8개의 옵션 중 하나의 옵션으로부터 선택될 수 있다. 이들 8개의 옵션은 다른 요소 및/또는 처리 로직(930) 내의 메모리로부터 출력될 수 있다. 유사하게, 처리 논리 명령(980)은 가산기를 위한 데이터 필드를 포함할 수 있다. 처리 논리 명령은 또한, 처리 로직(930)에 의해 업데이트되고 파형 프로세서(800)의 다른 구성 요소에 의해 사용하기 위해 출력되는 동적 변수를 위한 데이터 필드(예를 들어, 조작 행렬 값 "mx(i, j)", 동적 지속시간 길이 "dyn.len.i", 및 어드레스 오프셋 "goto offset i")를 더 포함할 수 있다.
일부 실시예에 따르면, 처리 로직(930)의 일 양태는 임의의 함수의 샘플을 저장하는 데이터 테이블을 식별하는 데이터 필드 값 "arb.function"에 액세스하는 임의의 함수 계산기이다. 처리 로직(930)은 샘플링된 값을 판독하고 보간에 의해 임의의 함수를 계산할 수 있다. 이러한 보간은 프로그램을 실행할 때 이진 피드백보다는 아날로그 피드백을 적용할 수 있게 하여, 아날로그 시퀀서(630)에 의해 생성된 펄스의 진폭 및 위상이 이산 양만큼만 변화될 수 있는 것이 아니라 연속적으로 값이 조정될 수 있게 한다. 중첩 상태를 연속적으로 취할 수 있는 연속적인 튜닝(tuning)은 양자 시스템(예를 들어, 큐비트)을 동작시키는데 중요할 수 있다.
동작 동안, 처리 로직은 명령(980)을 실행하고 클러스터 내의 파형 프로세서(800)의 시퀀서(예를 들어, 아날로그 시퀀서) 및/또는 다른 파형 프로세서에 출력하기 위해 명령의 일부 값을 업데이트할 수 있다. 예를 들어, 처리 로직(930)은 아날로그 시퀀서(630)에 의해 페치(fetched)될 수 있는 4개의 조작 행렬 값 (i, j = 0, 1)을 생성할 수 있다. 이 처리 로직은 또한 명령 지속시간 동안 동적 길이로 취급되는 3개의 값("dyn. len. i")을 레지스터에 출력할 수 있다. 이 세 값은 모든 시퀀서에서 볼 수 있다. 임의의 명령은 지속시간 동안 이러한 레지스터 중 임의의 레지스터 내 값에 액세스할 수 있다. 처리 로직(930)은 다음 명령 어드레스를 계산할 때 오프셋으로서 사용되는 4개의 값("goto offset i")을 출력할 수 있다. 이 처리 로직은 또한, 아날로그 시퀀서(630)로부터 아날로그 출력 펄스의 캐리어 주파수를 동적으로 변화시키는데 사용될 수 있는 단일 측대역 값(single-sideband value: "SSB")을 출력할 수 있다. 또한, 이 처리 로직은 4개의 값("레코드 i")을 외부의 종래의 컴퓨터 또는 다른 외부 디바이스에 스트리밍할 수 있고, 이는 종래의 컴퓨터가 파형 프로세서 클러스터로부터 데이터 출력을 따라갈 수 있게 하는 선택적이고 효율적인 방식으로 디버깅을 하거나 또는 데이터 스트리밍을 하는데 유용할 수 있다.
도 10a는 일부 실시예에 따른 예시적인 아날로그 시퀀서의 블록도이다. 예시적인 아날로그 시퀀서(820)는 명령 테이블(1005), 파형 테이블(1010), 제1 논리 블록을 포함하는 파형 생성기(1020), 파형 생성기에 의해 출력된 파형 데이터에서 동작하는 제2 논리 블록을 포함하는 행렬 승산기(1040)를 포함하고, 행렬 승산기(1040)에 의해 수행되는 행렬 연산을 위한 값을 저장할 수 있는 조작 행렬 데이터 테이블(1050)을 포함할 수 있다. 아날로그 시퀀서는 디지털-아날로그 컨버터(DAC1, DAC2)를 더 포함할 수 있으나, 이들 요소는 아날로그 시퀀서가 커플링되는 별도의 유닛에 위치될 수도 있다.
도 10a의 예에서, 명령 테이블(1005)은, 선택되어 파형 생성기(1020)의 게이트에 로딩되는 복수의 아날로그 시퀀스 명령을 포함한다. 전술한 바와 같이, 아날로그 시퀀서에서 아날로그 시퀀스 명령을 실행하면 아날로그 시퀀서가 외부 양자 시스템에 인가될 파형을 생성할 수 있다. 도 10a의 예에서, 파형 생성기(1020)는 명령 테이블(1005)로부터 아날로그 시퀀스 명령을 검색하고 이러한 명령을 실행하도록 구성된다. 일부 경우, 아날로그 시퀀스 명령은 파형 생성기(1020)에 파형을 생성하도록 명령할 수 있으며, 이 경우 파형 생성기는 파형 테이블(1010)로부터 파형 데이터를 검색할 수 있다. 예를 들어, 아날로그 시퀀스 명령은 최종 파형을 생성하기 위해 파형 데이터가 위치된 파형 테이블 내 어드레스 위치를 포함할 수 있다. 일부 경우, 파형 생성기에 의해 아날로그 시퀀스 명령을 실행하하는 것은 통신 링크(851)를 통해 마스터 시퀀서로부터 수신된 데이터를 이용할 수 있다.
아날로그 시퀀스 명령 및 파형 데이터는 파형 프로세서(800)에서 절차를 실행하기 전에 데이터 링크(859)를 통해 종래의 컴퓨터에 의해 테이블에 배치될 수 있다. 아날로그 시퀀스 명령은 I 파형과 Q 파형을 위한 데이터 스트림 쌍을 생성하기 위한 정보를 포함한다. 파형을 쌍으로 그리고 (도 7b에 도시된 바와 같이) 혼합기를 사용하여 디지털 방식으로 생성함으로써, 출력 파형의 진폭, 위상 및 주파수가 용이하게 제어될 수 있다. 아날로그 시퀀스 명령은 파형 테이블(1010)에 저장된 파형 데이터로부터 I-Q 출력을 구성하는 방법을 기술한다.
파형 테이블(1010)은 값 및/또는 대표적인 파형 샘플을 저장하는 메모리를 포함할 수 있다. 테이블의 각 값은 파형의 클록 사이클(예를 들어, 250 MHz 클록에 대해 4 ns의 파형)에 대응할 수 있다. 일부 실시예에 따르면, 파형 테이블은 제한된 수의 파형 표현을 포함할 수 있다. 예를 들어, 파형 테이블(1010)에는 단 3개의 유형의 파형 데이터만이 있을 수 있다. 제1 유형은 상수 값만이 테이블에 저장된 "상수" 파형일 수 있다. 제2 유형은 파형 데이터 점들의 어레이가 테이블에 저장된 "고유" 파형일 수 있다. 이들 데이터 점은 선택된 지속시간 동안 파형을 나타내는 연속적인 파형 샘플(예를 들어, 가우시안 파형 상의 연속 점)을 포함할 수 있다. 제3 유형의 파형 데이터는 "보간된" 파형일 수 있다. 보간된 파형 데이터는 중간 점들이 보간에 의해 채워질 수 있는 긴 지속시간의 평활한 파형의 희소 샘플을 포함할 수 있다.
고유 파형은 상수 파형 및 보간된 파형의 항목보다 더 많은 저장 데이터를 요구할 수 있지만, 이들 파형 유형 각각으로부터 파형을 생성하면, 임의의 파형 생성기를 사용하는 종래의 접근법에 비해 파형 생성 시 막대한 데이터 감소를 제공할 수 있다. 예를 들어, 종래의 임의의 임의 파형 생성기(arbitrary waveform generator: AWG)를 사용할 때 통상적으로 실행되는 것처럼, 상수 파형의 각 샘플에 대해 전체 데이터 어레이를 저장하는 대신에, 아날로그 시퀀서(820)는 단일 값만을 필요로 한다. 고유 파형의 2개의 상이한 버전(예를 들어, 2개의 다른 주파수, 2개의 다른 진폭, 2개의 다른 위상)의 2개의 완전한 데이터 어레이를 저장하는 대신에, 아날로그 시퀀서(820)는 진폭, 위상 및 주파수 중 임의의 것 또는 조합이 아날로그 시퀀서에 의해 변할 수 있는 단일 어레이만을 요구한다.
도 10a의 예에서, 파형 생성기(1020)는 명령 테이블(1005)로부터 파형 생성기에 의해 검색된 아날로그 시퀀스 명령에서 식별된 파형 테이블(1010)로부터 파형 값을 검색하도록 구성될 수 있다. 파형 생성기는 데이터 링크(851)를 통해 마스터 시퀀서로부터 파형 생성기로 전달되는 지속시간 동안 I-Q 쌍의 파형 값을 행렬 승산기(1040)에 출력할 수 있다. 일부 구현예에 따르면, 파형 생성기는 상이한 파형 유형으로부터 파형 값을 검색하여 I-Q 파형 쌍을 생성할 수 있다. 예를 들어, I 파형에 대한 파형 데이터는 고유 파형의 항목으로부터 검색될 수 있고, Q 파형에 대한 파형 데이터는 파형 테이블(1010)에서 상수 파형의 항목으로부터 검색될 수 있다.
행렬 승산기(1040)는 파형 생성기(1020)로부터 수신된 원시(bare) I-Q 파형 데이터를, 양자 시스템에 원하는 동작을 실행하는데 사용될 수 있는 아날로그 신호로 변환하기에 적합한 파형 데이터로 변환하는 몇몇 행렬 승산(예를 들어, π/2 위상 반전 또는 에러 정정)을 수행하도록 구성된 논리 블록을 포함할 수 있다. 일부 실시예에 따르면, 행렬 승산기(1040)는 다음의 행렬 승산을 수행하도록 구성될 수 있다:
여기서 는 파형 생성기(1020)에 의해 출력되고 행렬 승산기(1040)에 의해 수신된 I-Q 파형 데이터 쌍들을 포함하는 2x1 벡터이고, 는 2x2 조작 행렬이고, 는 2x2 단일 측대역(SSB) 행렬이고, 는 정정 행렬이고, 는 아날로그 시퀀서에 의해 양자 시스템에 출력되는 펄스이다. 행렬()는 검색된 파형 값을 스케일링하고 및/또는 파형의 위상을 조절하는데 사용될 수 있으며, 예를 들어, 행렬 승산 연산을 초래하거나 마스터 시퀀서로부터 수신된 파형 프로세서에 의해 검색된 아날로그 명령 내의 데이터에 의해 공급될 수 있다. 이 행렬에 사용된 값은 아날로그 시퀀스 명령 또는 처리 로직(930)으로부터 올 수 있다. 행렬()은 정적 또는 동적 주파수에서 회전할 수 있는 진화하는 회전 행렬을 포함할 수 있다. 행렬()은 출력 펄스의 캐리어 주파수를 효과적으로 변화시키는데 사용될 수 있다. 행렬()은 케이블 및 마이크로파 구성 요소에 의해 도입될 수 있는 다운스트림 에러를 정정하는 데 사용될 수 있다. 의 값은 정적일 수 있고 교정 측정으로부터 얻어질 수 있다. 행렬 승산으로부터의 결과 값은 출력 아날로그 I-Q 파형을 생성하기 위해 디지털-아날로그 컨버터(DAC1, DAC2)에 제공될 수 있다.
일부 실시예에 따르면, 는 펄스 생성 시퀀스의 지속시간 동안 정적인 값을 포함하거나 또는 펄스 생성 시퀀스 동안 동적이고 변하는 값을 포함할 수 있다. 정적인 값은 도 10b에 도시된 바와 같은 데이터 필드를 포함할 수 있는 아날로그 시퀀스 명령(1050)에서 한정될 수 있다. 정적인 값은 "혼합기 진폭" 데이터 필드에 저장될 수 있다. 동적인 값은 (예를 들어, 전력 라비 프로세스에서 수행될 수 있는 바와 같이, 펄스를 각각 연속적으로 인가하여 진폭을 단계적으로 진행시키기 위해) 처리 로직이 수행하는 계산에 기초하여 처리 로직(930)에 의해 컴퓨팅될 수 있다. 동적인 값은 아날로그 시퀀서에서 국부적으로 조작 행렬 데이터 테이블(1050)에 저장될 수 있다. "혼합기 마스크" 데이터 필드는, 조작 행렬의 각 항목에 대해, 값이 아날로그 시퀀스 명령(1050)(정적)으로부터 오는지 또는 처리 로직(930)(동적)으로부터 오는지 여부를 나타내는데 사용될 수 있다. 일부 실시예에서, "혼합기 페치" 데이터 필드는 조작 행렬()에 대한 모든 값이 국부 조작 행렬 데이터 테이블(1050)로부터 페치되어야 하는지 여부를 나타내는데 사용될 수 있다.
아날로그 시퀀스 명령(1080)은 다른 목적들을 위해 다른 데이터 필드들을 포함할 수 있다. "SSB 재-로딩" 데이터 필드는 처리 로직(930)에 의해 결정되는 새로운 주파수에 대한 새로운 값으로 SSB 행렬을 리셋하도록 아날로그 시퀀서(820)에 명령하는데 사용될 수 있다. "파형 어드레스" 데이터 필드(하나만 도시됨)는 파형 테이블(1010)을 가리키는 데 사용되어 파형 생성기가 이 어드레스에서 시작하는 원하는 파형을 검색할 수 있도록 할 수 있다. 파형의 유형은 "고유 파형" 필드 또는 "interp.pulse" 필드에 의해 식별될 수 있다. 일부 데이터 필드(예를 들어, "지속시간", "분기 방법", "어드레싱 모드" 등)는 동작 흐름에 사용될 수 있다. 도 10c는 파형 테이블에 저장된 데이터의 예시적인 일례를 도시한다.
동작 시에, 아날로그 시퀀서(820)는 파형 유형에 따라 여러 상이한 방식으로 DAC를 위한 파형 데이터를 생성할 수 있다. 상수 파형의 경우, 파형 테이블(1010) 내의 동일한 항목은 명령의 지속시간 동안 파형 생성기(1020)에 의해 판독될 수 있다. 고유 파형의 경우, 파형 생성기(1020)는 "파형 어드레스"에 의해 지정된 파형 테이블로부터 제1 값을 판독한 다음, 명령의 지속시간 동안 각 클록 사이클마다 다음 항목으로 단계적으로 진행할 수 있다. 보간 파형의 경우, 파형 생성기(1020)는 "파형 어드레스"에 의해 지정된 파형 테이블로부터 제1 값을 판독하고, 테이블로부터 다음 값을 판독한 다음, 아날로그 시퀀스 명령(1050)에서 "interp.step" 데이터 필드에 의해 지시된 클록 사이클의 수 동안 제1 값과 다음 값 사이의 값을 보간할 수 있다.
일부 실시예에 따르면, 파형 프로세서에 의해 다수의 I-Q 파형 쌍이 생성될 수 있도록 각 파형 프로세서(800) 상에 하나를 초과하는 아날로그 시퀀서(820)가 있을 수 있다. 각각의 아날로그 시퀀서는 자기 자신의 아날로그 시퀀스 명령(1050)을 수신할 수 있다. 일부 경우에, DAC에 출력할 결과적인 I-Q 파형 데이터 값을 제공하기 전에 둘 이상의 아날로그 시퀀서(630)로부터 행렬 승산기(1040)로부터 출력이 합산될 수 있다. 일부 구현예에서, 아날로그 시퀀서는 하나를 초과하는 파형 생성기(1020)를 포함할 수 있고, 2 이상의 파형 생성기(1020)로부터의 I-Q 출력은 결과적인 Ii-Qi 파형 데이터 값을 행렬 승산기(1040)에 제공하기 전에 합산될 수 있다. 각각의 파형 생성기(1020)는 아날로그 시퀀스 명령(1050)으로부터 파형 테이블(1010)의 파형 어드레스를 식별하는 데이터 값을 수신할 수 있다.
일부 실시예에서, 상기 도 5b에 도시된 상태 측정 결과는 실시간으로 처리 로직(930)으로 라우팅될 수 있고, 이 처리 로직은 아날로그 시퀀서(820)에 의해 펄스 발생에 변화를 야기할 수 있다. 변할 수 있는 펄스 발생 파라미터는 펄스 스케일링(진폭), 위상 및 미래 펄스의 타이밍을 포함하지만 이로 제한되지 않는다. 또한 임계 값을 사용하여 내부 사용 및 외부 사용을 위해 적분된 I-Q 값을 디지털 신호로 변환할 수 있고, 이 디지털 신호를 사용하여 측정 결과에 기초하여 내부 및 외부에서 이진 결정을 내릴 수 있다. 측정 결과를 사용하여 펄스 발생에 영향을 미치는 하나의 예는 가능한 한 자주 큐비트를 0 상태로 유지하기 위해 큐비트를 리셋하는 것을 포함한다. 큐비트가 0 상태인 것으로 측정되면, 큐비트를 회전시키는 펄스가 인가되지 않을 수 있다. 그 대신, 큐비트가 1 (여기) 상태인 것으로 측정되면, 처리 로직(930)은 큐비트를 0 상태로 다시 회전시키는 펄스를 생성하기 위해 명령을 아날로그 시퀀서에 제공할 수 있다. 파형 프로세서(800)의 아키텍처는, 판독 신호를 생성 및 송신하고, 큐비트로부터 신호를 수신하고, 수신된 신호를 I-Q 쌍으로 복조하고, I-Q 파형 값을 적분하고, 결과를 분석하고, 다음에 수행할 것을 결정하고, 그리고 결정을 실행하는 것을 수반하는 이 피드백 능력을, 모두 500 헌드레드(hundred) 나노초 미만에 일어날 수 있게 한다. 이러한 동작은 종래의 컴퓨터에서는 불가능하다. 이러한 시간 스케일은 충분히 큐비트 결맞음 수명 내에 있으며 양자 정보 프로세서로 보다 복잡한 동작을 실행하는 데 매우 적합하다.
도 11a는 일부 실시예에 따른 예시적인 파형 분석기의 블록도이다. 도 11a의 예에서, 파형 분석기(830)는 샘플러(1110, 1112)에 연결되는 아날로그-디지털 컨버터(ADC1, ADC2)를 포함한다. 일부 실시예에 따르면, 입력 아날로그 신호는 1 GHz만큼 높은 데이터 속도로 샘플링될 수 있다. 샘플은 -1V에서 +1V에 이르는 입력 전압 범위에 대응하는 12 비트 깊이일 수 있다. 샘플러(1110, 1112)는 샘플들이 복조기(1120, 1122)로 전달되어야 할 때를 결정하는 트리거 값을 통신 링크(1115)를 통해 수신할 수 있다. 각각의 ADC는 2개의 트리거 신호 중 하나의 트리거 신호에 의해 독립적으로 제어될 수 있다.
파형 분석기는 샘플링된 신호를 동위상 및 직교 파형 쌍(I-Q 쌍)으로 복조하도록 구성된 복조기 논리 블록(1120, 1122)을 더 포함할 수 있다. 변조기(1120, 1122)는 통신 링크(1125)를 통해 메모리(815)로부터 (예를 들어, 일정 진폭과 위상을 갖는 50 MHz 사인 및 코사인 파형 데이터를 포함하는 계수 테이블로부터) 복조 계수를 수신하고, 복조된 데이터 스트림을 링크(1125)를 통해 파형 프로세서(800)로부터 출력 데이터로 (예를 들어, 종래의 컴퓨터로 스트리밍하기 위한 데이터로) 제공한다. 결과적인 I-Q 파형 쌍은 상대적인 I-Q 블록(1130)에 의해 비교되고 이어서 적분기(1140, 1142)에 의해 적분될 수 있다. 일부 경우에, 두 I-Q 파형은 다른 I-Q 쌍을 회전시키기 위한 참조(reference)로 I-Q 파형 중 하나를 사용하여 동시에 측정될 수 있다. 상대적인 I-Q 블록(1130)은 하나를 참조로 사용하여 상대적인 I-Q 파형 값을 컴퓨팅하거나 또는 복조기로부터 수신된 파형을 사용할 수 있다. 상대적인 파형 생성기(1130)는 또한 파형 프로세서(800)로부터 출력하기 위해 상대적인 I-Q 쌍 디지털 데이터 스트림을 출력할 수 있다. 상대적인 I-Q 블록(1130)으로부터 출력 I-Q 파형 쌍 값은 적분기(1140, 1142)에 제공된다.
적분기는, 마스터 시퀀스(850)에 의해 지정되고 핸들러(920)에 의해 전달된 구성에 따라 수신된 파형을 적분할 수 있다. 일부 실시예에서, 마스터 시퀀서는 처리 로직(930)으로부터 컴퓨팅된 결과에 적어도 부분적으로 기초하여 메모리(815)의 적분 파라미터 테이블로부터 적분 파라미터(예를 들어, 임계 값, 적분 길이 및 가중치)를 선택할 수 있다. 일부 경우에, 적분 파라미터를 선택하는 것은 종래의 컴퓨터로부터 다운로드된 마스터 시퀀스 명령에서 미리 결정될 수 있고, 그리고 처리 로직(930)으로부터 출력에 의존하지 않을 수 있다.
도 11b는 "weight addr." 필드를 통해 적분 동안 사용될 가중치를 가리키는 예시적인 적분 파라미터 테이블을 도시한다. 일부 구현 예에서, 적분기는 적분 파라미터에 의해 식별되는 가중치를 사용하여 I-Q 파형 값을 누산할 수 있다. 가중치는 적분 동안 변하거나 변하지 않을 수 있다. 적분 동안 변하는 가중치는 적분 동안 단계적으로 진행하여 적분기에 제공되는 값의 어레이로 저장될 수 있으며, 도 11c는 일례를 도시한다. 적분된 I-Q 값은 -500 mV에서 +500 mV에 이르는 범위의 전압 레벨에 대응하는 16 비트 부호 있는 정수일 수 있다. 적분된 출력 값은 처리 로직(730)에 제공될 수 있고, 외부 디지털 신호와 함께 사용되어 파형 프로세서(505)의 동작 흐름에 영향을 줄 수 있다. 또한, 적분기(1140, 1142)는 예를 들어 종래의 컴퓨터(705)에 제공하기 위해 적분된 데이터 값 스트림을 데이터 링크(1145)를 통해 파형 프로세서(505)로부터 출력으로 출력할 수 있다.
일부 실시예에 따르면, 파형 프로세서(800)는 큐비트에 연산을 실행할 때 검토, 추가 분석 및/또는 디버깅을 위해 다수의 상이한 데이터 스트림을 종래의 컴퓨터에 출력할 수 있다. 전술한 바와 같이, 파형 분석기(830)는 종래의 컴퓨터로 전송하기 위해 몇몇 데이터 스트림을 제공할 수 있다. 이들 데이터 스트림은 각각의 샘플러(1110, 1112)로부터의 미가공 샘플링된 데이터, 각각의 복조기(1120, 1122)로부터 복조된 I-Q 파형 쌍 값, 상대적인 I-Q 쌍 데이터, 및 각각의 적분기(1140, 1142)로부터의 적분된 값을 포함할 수 있다. 이들 데이터 스트림에 더하여, 파형 프로세서(800)는 디버깅을 위해 사용될 수 있는 결과 데이터를 생성할 수 있고, 또한 다이제스트된 파형 데이터를 포함할 수 있다. 결과 데이터(1250)는 도 12에 도시되어 있고, 동작 정보(예를 들어, 시간 스탬프, 현재 마스터 시퀀스 명령 "현재 명령"의 어드레스, 현재 아날로그 시퀀스 명령 "curr. SE instr."의 어드레스, 현재 사이클, I 합계(sum) 및 Q 합계 등)를 포함할 수 있다.
결과 데이터(1250)는 결과 요약(result summary)을 스트리밍하는데 사용되는 하나 이상의 레지스터를 또한 포함할 수 있다. 예로 들어 간단한 프로세스를 사용하면, 양자 연산에서 각 사이클의 시작 시 큐비트를 측정하고 큐비트가 차가운(cold) 상태가 아닌 경우(0 (기저) 상태가 아닌 경우) 리셋 펄스를 인가하여 큐비트를 리셋하는 것이 바람직할 수 있다. 파형 프로세서는 파형 분석기로부터 수신된 적분 값으로부터 큐비트 상태를 검출하고, 큐비트를 0 상태로 복귀시키는 펄스를 생성하도록 아날로그 시퀀서에 자동으로 명령할 수 있다. 큐비트를 차갑게 하려고 시도하는 횟수는 프로세스가 실행될 때마다 다를 수 있다. 상당한 데이터 양일 수 있는 적분된 파형 결과를 스트리밍하는 대신에 큐비트를 냉각하려는 시도의 횟수만이 4개의 레지스터 중 하나의 레지스터를 통해 스트리밍될 수 있다. 이것은 오프라인 분석을 크게 단순화시킬 수 있다. 보다 복잡한 양자 연산의 경우, 결과 요약을 스트리밍할 수 있는 능력은 양자 컴퓨터 시스템에서 복잡한 양자 연산을 실행할 수 있으면서 종래의 컴퓨터(705)로의 데이터 흐름 및 데이터 처리 부담을 크게 감소시킬 수 있다.
도 13은 일부 실시예에 따른 예시적인 디지털 시퀀서 명령의 데이터 필드를 도시한다. 예시적인 명령(1300)은 디지털 I/O 포트(841)로 향할 수 있는 디지털 신호를 생성하는 디지털 시퀀서(840)에 의해 실행될 수 있다. 예시적인 명령(1300)은 다음의 방식으로 임의의 디지털 패턴을 한정하는데 사용될 수 있는 마커 레벨 구획을 포함한다. 3-비트 마스크 필드는 1-4 비트의 패턴 길이를 인코딩하고, 패턴 필드는 지정된 길이의 패턴을 인코딩한다. 지속시간은 인코딩된 디지털 패턴이 출력되는 사이클의 수를 지정한다. 일부 실시예에 따르면, 순차 디지털 시퀀스 명령은 출력에서 3개의 지정된 디지털 패턴을 함께 연관시키는 긴 디지털 출력 신호를 생성하도록 실행될 수 있다.
도 14는 2개의 양자 시스템이 각각의 파형 프로세서에 커플링된 예시적인 시스템(1400)의 블록도이다. 파형 프로세서(1401, 1402)는 도 3에 도시된 파형 프로세서(300) 또는 도 8에 도시된 파형 프로세서(800)의 인스턴스화일 수 있다. 도 14의 예에서 파형 프로세서(1401, 1402)는 전술한 바와 같이 클러스터를 형성하도록 함께 통신 가능하게 커플링되고, 공통의 외부 종래 컴퓨팅 디바이스(도시되지 않음)에 커플링될 수 있다. 파형 프로세서(1401 및 1402)는 전술한 바와 같이 각각의 양자 시스템(1410 및 1420)에 연산을 실행하도록 동작될 수 있다.
예시적인 시스템(1400)은 물리적 큐비트(1410) 및 양자 역학 발진기(1420)를 포함한다. 도 14의 예에서, 큐비트 및 발진기는 분산적으로 커플링되는데, 즉, 큐비트-발진기 디튜닝(detuning)은 큐비트와 발진기 간의 커플링 강도보다 훨씬 더 크다(예를 들어, 두 자리수 더 크다). 전자기 신호 는 파형 프로세서(1401)로부터 물리적 큐비트(1410)에 인가될 수 있고, 전자기 신호 는 파형 프로세서(1402)로부터 양자 역학 발진기(1420)에 인가될 수 있다. 전술한 바와 같이, 이러한 신호는 직접 또는 중간 하드웨어를 통해 (예를 들어, RF 신호 생성기를 통해) 인가될 수 있다.
일부 실시예에 따르면, 펄스 파형은 시스템(1400)의 초기 상태와 최종 상태의 특정 조합에 대해 미리 결정될 수 있다. 그 다음, 시스템이 특정 초기 상태에 있고 목표(target) 최종 상태가 요구될 때, 펄스 파형은 미리 준비된 펄스 파형의 라이브러리(library)로부터 선택되고, 시스템을 초기 상태로부터 목표 최종 상태로 전이시키기 위해 큐비트(1410) 및 발진기(1420)에 인가될 수 있다. 파형 프로세서(1401, 1402)에는 전술한 바와 같이 명령이 로딩되어 이러한 상태 전이의 원하는 시퀀스를 수행할 수 있다. 이러한 전이는 양자 에러 정정 동작에 더하여 양자 논리 게이트를 포함할 수 있다.
일부 실시예에서, 물리적 큐비트 및 양자 역학 발진기에 인가된 특정 신호는 발진기의 상태에 의존하는 큐비트의 상태에 변화를 일으킬 수 있다. 따라서, 이들 펄스의 인가 결과 큐비트의 상태의 변화를 관찰함으로써, 발진기의 상태에 관한 정보가 결정될 수 있다. 그리하여, 특정 펄스 파형은 큐비트-발진기 시스템의 상태를 측정하는 도구로 사용될 수 있다. 일부 실시예에 따르면, 파형 프로세서(1401 및 1402)에는 전술한 바와 같이 큐비트-발진기 시스템의 상태를 측정하기 위해 이러한 펄스 파형을 인가하기 위해 명령이 로딩될 수 있다. 일부 실시예에서, 파형 프로세서(1401 및 1402)는 각각 큐비트 및 발진기에 마이크로파 펄스를 동시에 인가하도록 구성될 수 있다.
이하에는, 본 명세서에 설명된 제어 전자 장치를 사용하여 수행될 수 있는 양자 에러 정정 및 양자 제어의 예시적인 기술을 설명하는 3개의 부록이 있다. 예를 들어, 아래에 설명된 기술들은 도 3 및/또는 도 8의 파형 프로세서를 통해 수행될 수 있다. 이들 기술은 본 발명을 제한하는 것으로 고려되어서는 안 되며, 예시적인 예로서 제공된 것이다.
부록 A - 양자 정보 처리를 위해 발진기 상태를 조작하는 기술 및 관련 시스템 및 방법
종래의 양자 정보 처리 방식은 정보를 인코딩하기 위해 다수의 2-레벨 양자 시스템(즉, "큐비트")을 커플링한다. 그러나 양자 정보는 깨지기 쉬운 경향이 있고, 잡음 및 결어긋남 프로세스에 취약하다. 따라서, 양자 정보가 신뢰성 있게 저장될 수 있는 시간 기간을 연장시키기 위하여 에러 정정 프로토콜이 자주 사용된다.
일부 양자 에러 정정 프로토콜은 물리적 큐비트의 집합으로 구축된 단일 논리적 큐비트를 사용한다. 예를 들어, 논리적 큐비트의 양자 상태 는 2개의 상태, 즉 와 을 중첩시키는 것에 의해, 예를 들어, 로 표현될 수 있는데, 여기서, 와 는 각각 상태 과 인 논리적 큐비트의 확률 진폭을 나타내는 복소수이다. 일부 에러 정정 방식에서, 논리적 큐비트의 양자 상태는 예를 들어 3개의 물리적 큐비트의 얽힌 양자 상태를 나타내는 논리적 큐비트, 즉 와 동일한 확률 진폭을 갖는 상태로 3개의 물리적 큐비트를 얽히게 하는 것에 의해 복수의 물리적 큐비트로 물리적으로 인코딩될 수 있다.
다른 양자 에러 정정 방식은 양자 역학 발진기가 예를 들어 조셉슨 접합으로 구축된 큐비트보다 더 긴 결어긋남 시간을 나타내는 경향이 있기 때문에 양자 정보의 비트를 인코딩하는데 양자 역학 발진기를 사용한다. 이러한 발진기는 선형 에너지 스펙트럼을 갖지만, 결과적으로 상태 전이의 축퇴(degeneracy)로 인해 발진기 상태를 양자 제어하는 것을 어렵게 만든다. 종래, 큐비트는 양자 역학 발진기에 공진 커플링될 수 있으며, 이는 제어 가능한 비선형성을 갖는 결합된 시스템을 생성한다.
큐비트가 원 이탈 공진(far off-resonantly)으로 또는 분산적으로 양자 역학 발진기에 커플링되는 것이 시스템을 형성하는데 유리할 수 있다. 특히, 물리적 큐비트와 양자 역학 발진기 사이의 분산 커플링은 결합된 큐비트-발진기 시스템을 제어하는 것이 실현될 수 있도록 선택될 수 있다. 물리적 큐비트는 전자기 펄스(예를 들어, 마이크로파 펄스)로 구동될 수 있고, 양자 역학 발진기는 다른 전자기 펄스로 동시에 구동될 수 있으며, 이들의 조합은 큐비트-발진기 시스템의 상태에 변화를 야기한다.
물리적 큐비트 및 이 큐비트가 커플링된 양자 역학 발진기에 개별적으로 인가되는 전자기 펄스(이하, "펄스")를 적절히 조합하면 발진기에 임의의 유니터리 연산(unitary operation)을 생성할 수 있고, 이에 의해 보편적인 제어를 제공할 수 있다는 것이 분석적으로 입증될 수 있다. 이러한 결정은 큐비트와 발진기가 동시에 구동되지 않는다는 제약 하에서 이루어졌다. 그러나 이 분석이 보편적인 제어를 위한 기술을 생성하지만, 이 제약은 발진기 상의 상당한 연산이 큐비트와 발진기에 긴 일련의 펄스를 인가할 것을 요구하여 시스템에 결어긋남이 존재하는 경우 가능한 연산의 수를 제한한다. 따라서 연산의 충실도(fidelity)가 매우 높거나 심지어 완벽하더라도 연산이 가해지는 기간 동안 시스템이 결어긋남이 그럼에도 불구하고 전체적으로 바람직한 충실도보다 더 적을 수 있다.
큐비트와 발진기가 별개로 구동된다는 제약을 완화함으로써 수치 기술(numerical technique)을 사용하여 원하는 시스템 상태 변화를 생성하는 펄스 파형을 결정할 수 있다. 시스템에 인가될 때 앞서 설명된 제약된 접근법에서 요구되었던 것보다 훨씬 더 적은 시간 내에 매우 높은 충실도 상태 전이를 생성하는 펄스 파형을 결정할 수 있는 수치 기술이 인식되었다.
일부 실시예에 따르면, 펄스 파형은 초기 시스템 상태와 최종 시스템 상태의 특정 조합에 대해 미리 결정될 수 있다. 그런 다음 시스템이 특정 초기 상태에 있고 목표 최종 상태가 요구될 때 미리 준비된 펄스 파형의 라이브러리로부터 펄스 파형을 선택하고 큐비트 및 발진기에 인가하여 시스템을 초기 상태로부터 목표 최종 상태로 전이하게 할 수 있다.
일부 실시예에 따르면, 펄스는 물리적 큐비트 및 이 큐비트가 커플링된 양자 역학 발진기에 동시에 인가될 수 있고, 이에 의해 큐비트-발진기 시스템의 상태에 변화를 생성할 수 있다. 일부 경우에, 펄스는 큐비트 및 발진기에 동일한 시간 기간 동안 인가될 수 있고 및/또는 동일한 시간 기간 동안 (즉, 실질적으로 동시에 시작하고 종료하는 두 개의 펄스로) 인가될 수 있다.
일부 실시예에 따르면, 물리적 큐비트 및 양자 역학 발진기에 인가된 펄스는 발진기의 광자 수 상태에 변화를 유발할 수 있다. 적어도 일부 경우에 큐비트의 상태가 또한 변할 수 있다.
일부 실시예에 따르면, 물리적 큐비트 및 양자 역학 발진기에 인가된 펄스는 발진기의 상태에 의존하는 큐비트의 상태에 변화를 유발할 수 있다. 특히, 발진기의 상태는 큐비트 및 발진기에 인가된 특정 펄스 파형을 통해 큐비트의 상태로 매핑될 수 있다. 따라서, 이들 펄스의 인가의 결과로서 큐비트의 상태의 변화를 관찰함으로써, 발진기의 상태에 관한 정보가 결정될 수 있다. 적어도 일부의 경우에, 큐비트의 상태는 발진기의 상태를 실질적으로 변화시키지 않으면서 발진기의 상태에 관한 정보를 결정하기 위해 측정될 수 있다. 따라서 특정 펄스 파형을 큐비트-발진기 시스템의 상태를 측정하는 도구로 사용할 수 있다. 다른 경우에 발진기의 상태에 관한 정보를 결정하기 위해 큐비트의 상태를 측정하면 발진기의 상태를 변경하는 백-액션(back-action)이 유발된다.
일부 실시예에 따르면, 발진기의 상태는 광자 수 상태의 이진 표현을 고려함으로써 다중-큐비트 레지스터로서 취급될 수 있다. 예를 들어, 발진기의 광자 수 상태는 3-큐비트 레지스터의 상태로 볼 수 있다. 큐비트 및 발진기에 인가될 수 있는 특정 유형의 펄스는 이 다중-큐비트 레지스터의 특정 "비트"의 상태에 의존하는 큐비트의 상태에 변화를 생성할 수 있다. 예를 들어, 큐비트가 기저 상태에 있을 때, 큐비트 및 발진기에 각각 인가된 한 쌍의 펄스는 다중-큐비트 레지스터의 최하위 비트가 1과 같을 때 기저 상태로부터 여기 상태로 큐비트를 전이할 수 있는 반면, 레지스터의 최하위 비트가 0인 경우 동일한 펄스를 인가하면 큐비트가 비닥 상태에 남아 있을 수 있다. n-비트 다중-큐비트 레지스터의 임의의 비트 중 임의의 하나 이상을 판독하기 위해 펄스 파형이 결정되고 나서 큐비트 및 발진기에 인가되어 판독될 수 있다. 일부 경우에, 큐비트와 발진기에 인가된 펄스는 상태가 +인지 또는 -인지 여부를 결정하는 것; 즉, 결맞음 중첩의 위상을 결정하는 것에 대응하여 레지스터 내의 양자 비트의 X 값을 측정하도록 구성될 수 있다.
따라서, 본 명세서에 설명된 수치 기술을 통해 펄스 파형을 결정함으로써, (다중-큐비트 레지스터로서 작용하든지 또는 다른 것으로 작용하든지 간에) 발진기의 상태가 결정되어 원하는 목표 상태로 조작될 수 있고, 이에 따라 발진기에 보편적 제어를 제공할 수 있다.
이하는 양자 역학 시스템의 상태를 제어하기 위한 기술에 관한 다양한 개념 및 실시예에 대한 보다 상세한 설명이다. 본 명세서에 설명된 다양한 양태는 다양한 방식 중 임의의 방식으로 구현될 수 있다는 것을 이해해야 한다. 특정 구현의 예는 설명의 목적으로만 본 명세서에 제공된다. 또한, 이하의 실시예에서 설명된 다양한 양태는 단독으로 또는 임의의 조합으로 사용될 수 있으며, 본 명세서에 명시적으로 설명된 조합으로 제한되지 않는다.
도 15는 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도이다. 시스템(1500)은 물리적 큐비트(1510) 및 양자 역학 발진기(1520)를 포함한다. 도 15의 예에서, 큐비트 및 발진기는 분산적으로 커플링되고, 즉, 큐비트-발진기 디튜닝은 큐비트와 발진기 간의 커플링 강도보다 훨씬 더 크다(예를 들어, 두 자리수 더 크다). 전자기 신호 는 물리적 큐비트(1510)에 인가될 수 있고, 전자기 신호 는 양자 역학 발진기(1520)에 인가될 수 있다. 일반적으로 이하의 논의에서, 이러한 전자기 신호 또는 펄스를 인가하는 것은 큐비트 또는 발진기를 "구동"하는 것이라고도 말할 수 있다.
도 15의 예에서, 발진기(1520)의 상태는 각각의 성분이 여기 수(excitation number) 고유 상태(포크 상태(Fock state)라고도 알려짐) 및 대응하는 확률 진폭 을 포함하는 성분들의 중첩으로 표현될 수 있다:
(식 A1)
일부 실시예에 따르면, 양자 역학 발진기(1520)는 마이크로파 공동과 같은 공진기 공동을 포함할 수 있다. 이러한 실시예에서, 시스템(1500)은 해밀토니안(Hamiltonian):
을 사용하여 설명될 수 있고, 여기서 χ 는 공동과 큐비트 사이의 분산 커플링의 분산 시프트(dispersive shift)이고, 공동과 큐비트 모드에 대응하는 소멸 연산자는 각각 또는 로 표시되며, ω c 는 공동의 기본 주파수이며, ω q 는 큐비트의 전이 주파수이며, K는 (커 효과(Kerr effect) 인한) 공동의 비조화성(anharmonicity)이며, α는 트랜스몬의 비조화성이다.
전술한 바와 같이, 구동 파형 및 는 시스템(1500)의 특정 원하는 상태 변화에 대해 수치 기술을 통해 결정될 수 있다. 특히, 및 를 각각 물리적 큐비트와 발진기에 동시에 인가할 수 있는 적절한 구동 파형이 결정될 수 있다. 구동 파형 및 는 동일한 시간 기간 동안 인가될 수 있고(즉, 함께 시작하고 끝날 수 있고) 또는 시간적으로 단순히 오버랩될 수 있다.
도 16은 일부 실시예에 따른 예시적인 회로 양자 전기 역학 시스템의 개략도이다. 시스템(1600)은 트랜스몬 큐비트(1610) 및 공동 공진기(1620)를 포함하는 도 15에 도시된 시스템(1500)의 일례이다. 도 16의 예에서, 공동 공진기(1620)는 트랜스몬(1610) 및 판독 공진기(1611)에 커플링된 λ/4 동축-스터브 공진기이다. 입력 커플러(포트)(1612 및 1622)는 시간 의존 마이크로파 구동 신호 및 을 각각 전달한다. 트랜스몬은 -1 MHz 내지 -4 MHz, 예를 들어, -3 MHz 내지 -2MHz, 예를 들어, -2.2 MHz의 분산 시프트로 공동에 분산 커플링될 수 있다. 일부 실시예에 따르면, 마이크로파 구동 신호는 (포트(1622)에 입력될 때) 공동의 기본 주파수 또는 (포트(1612)에 입력될 때) 큐비트의 전이 주파수에 중심을 둔 완전 동위상/직교 (IQ) 변조된 마이크로파 장일 수 있다.
도 17a는 일부 실시예에 따라, 예시적인 구동 파형이 발진기 및 이 발진기가 커플링되는 물리적 큐비트에 인가될 때 양자 역학 발진기의 광자 수 상태의 변화를 도시한다. 도 17a의 예는 구동 신호 및 가 물리적 큐비트 및 양자 역학 발진기에 각각 동시에 인가될 때 도 15에 도시된 시스템(1500) 또는 도 16에 도시된 시스템(1600)과 같은 양자 역학 시스템이 진화하는 것을 도시한다. 도시된 구동 신호의 인가 결과로서 해당 시스템의 상태 변화의 적어도 하나의 양태는 아래에서 설명된 바와 같이 발진기의 수 상태를 상태로부터 상태로 전이시키는 것이다.
도 17a의 예에서, 발진기의 수 상태는 구동 신호 및 가 인가되는 500 ns 기간에 걸친 일련의 시간에서 그래프(1710)로 표현된다. 그래프(1710)에서, 시스템을 측정하는 것이 각각의 수 상태를 측정하는 것을 생성할 수 있는 확률은 상이한 회색 음영으로 표현되는데, 여기서 어두운 회색 또는 검은 색은 측정되는 특정 수 상태가 측정될 확률이 높은 것을 나타내며, 더 밝은 회색은 낮은 확률을 나타낸다.
그래프(1720)는 시스템의 큐비트에 인가된 구동 파형 을 도시하고, 그래프(1730)는 도 17a의 예에서 시스템의 발진기에 인가된 구동 파형 을 도시한다. 실선은 구동 신호의 동위상 필드 성분을 나타내는 반면, 점선은 구동 신호의 직교 필드 성분을 나타낸다.
시스템의 초기 상태에서 (도 17a에 도시된 시간 t = 0에서), 발진기의 수 상태는 t = 0 및 n = 0에서 매우 어두운 회색 블록으로 도시된 바와 같이 이다. 시스템의 최종 상태에서 (도 17a에 도시된 시간 t = 500 ns에서), 발진기의 수 상태는 t = 500 ns 및 n = 6에서 매우 어두운 회색 블록으로 도시된 바와 같이 이다. 구동 파형의 인가 동안 중간 시간에서, 발진기의 수 상태는 일반적으로 여러 수 상태의 중첩이다.
시스템의 초기 상태(t = 0)와 최종 상태(t = 500 ns) 사이의 발진기의 특정 상태는 알려져 있지 않을 수도 있지만, 이것은 상태로부터 상태로 시스템을 전이시키는 구동 펄스를 사용하는데 직접 영향을 미치지는 않는다는 것이 주목된다. 즉, 도 17a의 예에 나타낸 구동 파형은 발진기의 현재 수 상태가 이고 펄스 인가 후 발진기의 목표 최종 상태가 이라는 기준(criteria)에 기초하여 결정되었다. 아래에서 설명된 수치 기술은 이러한 유형의 결정을 가능하게 하여, 특정 상태 쌍에 대해 적합한 파형이 결정되는 한, 시스템을 초기 상태로부터 최종 상태로 전이시킬 수 있다.
도 17a는 양자 역학 시스템에서 발진기의 수 상태를 조작하는 일례이지만, 구동 신호를 큐비트, 및 이 큐비트가 분산 커플링된 발진기에 동시에 인가함으로써 수행될 수 있는 시스템의 상태 변화는 이러한 유형의 조작으로 국한되지는 않는다. 아래에서 논의되는 것처럼, 하나의 다른 유형의 시스템 상태 변경은 발진기의 상태에 의존하는 큐비트 상태를 생성하는 것일 수 있다. 그러나 이것은 단지 하나의 추가적인 예일 뿐이다. 본 명세서에 설명된 수치 기술은 큐비트-발진기 시스템의 초기 상태와 최종 상태에 대한 제약을 계산에 입력으로 제공하여, 구동 신호 및 를 형성할 수 있게 하여 제약에 의해 한정된 상태 전이를 계산으로부터 출력할 수 있게 한다. 그리하여, 생성될 수 있는 큐비트-발진기 상태 변화의 유형은 수치 기술이 이렇게 제한되지 않기 때문에 본 명세서에 설명된 임의의 특정 유형의 상태 변화로 제한되지 않는다.
도 17b는 일부 실시예에 따라 도 17a에 도시된 광자 수 상태의 변화 후의 발진기의 상태를 특성화한 것을 도시한다. 도 17b는 도 17a에 도시된 상태로 전이를 생성한 후에 큐비트의 분광도를 도시하는 그래프(1760)를 포함한다. 그래프(1760)에서 볼 수 있는 바와 같이, 전력은 13 MHz 부근에 집중되며, 이는 도 17b의 예에서 큐비트-발진기 커플링의 분산 시프트 χ(즉, )의 약 6배와 대략 동일하다. 도 17b에 도시된 그래프(1770)는 도 17a에 도시된 바와 같이 상태로 전이한 후의 발진기 상태의 위그너 단층 촬영(Wigner tomography)을 도시한다.
도 18a 내지 도 18c는 일부 실시예에 따라 고양이 상태 큐비트를 인코딩하는 것을 도시한다. 도 18a는 블로흐 구(Bloch sphere)로 표현되는 2개의 별개의 2차원 서브 공간(subspace)들 사이를 결맞게 매핑하는데 사용될 수 있는 연산 및 을 도시한다. 제1 서브 공간(도 18a의 좌측)은 트랜스몬 큐비트가 커플링된 공동이 진공 상태에 있으면서 각각 트랜스몬 큐비트의 기저 상태 및 여기 상태 및 으로 구성된다. 제2 서브 공간(도 18b의 우측)은 발진기-인코딩된 상태 및 로 주어진다.
도 18b는 트랜스몬 큐비트("T"로 표시됨) 및/또는 큐비트가 커플링된 공동("C"로 표시됨)에 인가될 수 있는 일련의 동작을 도시한다. 초기 회전()을 인가하여 트랜스몬 상태를 준비하고 나서 인코딩 동작()을 통해 공동에 매핑한다. 공동의 변위 는 공동 위그너 함수 의 측정을 제공하는 패리티 매핑 연산() 후에 공동에 적용된다. 패리티 매핑 연산()은 본 명세서에 설명된 수치 기술을 사용하여 적절한 구동 파형을 결정함으로써 구현될 수 있다.
도 18c에 도시된 바와 같이, 를 트랜스몬 상태 및 에 인가하면 위그너 함수가 4개의 성분의 고양이 상태로 주어진 인코딩된 기초 상태와 일치하는 상태가 생성된다:
트랜스몬 분광학 실험(상부 패널, 이는 공동의 각 수 상태에 대한 확률 밀도를 나타냄)은 n = 0 mod 4 (n = 2 mod 4)인 광자 수 상태만이 논리적 상태 ()에 존재한다는 것을 설명한다.
도 18d에 도시된 바와 같이, 트랜스몬 기초 상태의 중첩에 를 인가하면, 상대적인 위상이 보존되고 가 트랜스몬과 논리적 큐비트 블로흐 구 사이에 충실한 맵(faithful map)이라는 것을 입증한다. 블로흐 구의 적도에 있는 이 상태는 및 의 동일하게 가중된 중첩이므로 기초 상태에 존재하는 모든 짝수 광자 수를 포함한다.
도 19는 일부 실시예에 따라, 시스템의 상태에 원하는 변화를 생성하기 위해 회로 양자 전기 역학 시스템에 인가될 구동 파형을 결정하는 방법의 흐름도이다. 방법(1900)에서, 제약을 존중하는 시스템 전이를 생성할 수 있는 구동 파형의 파라미터를 수치적으로 결정하기 위해 추가된 제약(그 중 하나 이상이 시스템의 최종 상태를 제약함) 하에서 해당 양자 시스템의 해밀토니안(예를 들어, 도 15에 도시된 시스템(1500) 또는 도 16에 도시된 시스템(1600))에 기초하여 수치 기술을 적용한다.
상기 식 A2에 기초하여, 시스템에서 동작의 충실도에 영향을 미치는 알려진 결어긋남 소스의 능력은 다음 형태의 마르코비안 린드블라드(Markovian Lindblad)의 마스터 식을 사용하여 시뮬레이션될 수 있다:
상기 식 및 아래에 설명된 예에서, 예를 위해 시스템의 큐비트는 트랜스몬 큐비트이고 발진기는 공진 공동이라고 가정된다. 위의 식에서 시스템 파라미터에 대한 비 제한적이고 예시적인 값은 아래의 표(A1)에 제시된다:
일부 실시예에 따르면, 큐비트 및 발진기에 인가된 구동 파형을 통해 수행된 양자 시스템에서 동작은 동시 상태 전달 세트로 정의될 수 있다. 즉, 각각의 i에 대해 동작은 시스템 의 초기 상태를 최종 시스템 상태 로 가져간다. 방법(1900)의 단계(1902)에서, 이 초기 상태와 최종 상태가 선택될 수 있다.
조인트 공동-트랜스몬 힐베르트(Hilbert) 공간에서 원하는 동작을 준비하기 위해 수치 기술을 사용하여 구동 파형 에 대해 이러한 상태 전달의 (결맞는) 평균 충실도를 최대화할 수 있다:
(식 A9)
여기서,
그리고 여기서 파형()에 의해 정의된 유니터리()는 최종 시간(T)까지 해밀토니안의 시간 차수 지수(time-ordered exponential)에 의해 주어진다:
방법(1900)의 단계(1904)에서, 식 A9의 최적화는 단계(1902)에서 선택된 초기 상태와 최종 상태에 기초하여 구동 파형 을 결정하기 위해 수행된다. 본 발명은 임의의 특정 수치 기술 또는 기술들로 제한되지 않기 때문에 최적화는 임의의 적절한 수치 기술(들)을 사용하여 수행될 수 있다.
일부 실시예에 따르면, 는 구동 파형을 특징짓는 파라미터 세트로 나타낼 수 있다. 예를 들어, 구동 파형은 파라메트릭 곡선으로 표현될 수 있고, 곡선의 파라미터는 구동 파형의 형상을 결정하기 위해 식 A9의 문맥 내에서 최적화된다. 일부 실시예에 따르면, 는 파형 생성 프로세스의 시간 해상도에 대응하는 기간 (예를 들어, = 2 ns)의 N=T/개의 단계를 갖는 조각 형태의 상수 함수로서 표현될 수 있다.
예를 들어, (공동 및 트랜스몬 구동 파형 각각의 실수 및 허수 성분에 대해) 시간점마다 4개의 파라미터 및 1.1㎲ 펄스를 나타내는 개의 시간점을 사용하면 최적화할 파라미터가 2200개 존재한다.
식 A9를 최적화하는 문제는, 적어도 일부 경우, 양자 시스템에 인가될 때 동등하게 높은 충실도를 달성하는 의 다중 해를 생성할 수 있다. 그리하여, 일부 실시예에서, 시스템에 대한 추가적인 제약은 식 A9에 추가적인 항을 추가함으로써 적용될 수 있다:
(식 A14)
여기서, 제약()들은 각각 라그랑주 승수(Lagrange multiplier)()로 곱해진다. 따라서, 단계(1904)에서, 식 A14는 식 A9를 최적화하는 대안으로서 최적화되어 구동 파형을 결정할 수 있다. 임의의 수 및 유형의 적합한 제약()은 식 A14 내에 사용될 수 있지만, 일부 예는 아래에서 설명된다.
식 A14에 포함될 수 있는 하나의 예시적인 제약은 구동 펄스들에 인가될 수 있는 진폭의 양에 대한 상한, 즉 모든 t에 대해 을 강제한다. 이 제약은 다음과 같이 쓰여질 수 있다:
추가적으로 또는 대안적으로, 식 A14에 포함될 수 있는 예시적인 제약은 인가된 펄스들의 대역폭을 최소화하도록 설계될 수 있다(이는, 예를 들어, 펄스들이 공진으로부터 멀리 이동함에 따라 펄스들의 전자기 소스와 양자 시스템 간의 상호 작용이 더 불확실해지기 때문이다). 이 제약은 식 A14에서 다음과 같은 "페널티(penalty) 항"을 통해 적용될 수 있다:
추가적으로 또는 대안적으로, 식 A14에 포함될 수 있는 예시적인 제약은 해에서 허용되는 최소 및 최대 주파수에 대해 엄격한 차단(cutoff)을 강제하는 것일 수 있다. 예를 들어, 식 A14는 펄스의 푸리에 변환의 관점에서 재파라미터화될 수 있으며, 구동 신호가 최대 및 최소 주파수 위 및 아래 0과 동일한 상태가 적용될 수 있다. 충실도는 펄스의 푸리에 변환과 관련하여 최대화될 수 있다.
위의 제약들 중 임의의 하나 이상의 제약 및/또는 임의의 다른 제약이 식 A14에 적용될 수 있는데, 상기는 단지 예시적인 것으로서 제공된 것이다.
식 A9 또는 식 A14를 수치적으로 다루기 쉬운 방식으로 최적화하기 위해 힐베르트 공간의 무한 차원 특성에 비추어 식을 적응시킬 필요가 있다. 즉, 컴퓨터 메모리는 유한하기 때문에, 무한 길이의 벡터 또는 행렬은 벡터 또는 행렬을 유한 형태로 절단(truncation) 없이 또는 다른 방식으로 표현함이 없이 표현될 수 없다. 그리하여 단계(1904)는 무한 길이의 벡터 또는 행렬을 절단하거나 또는 달리 조작하는 단계를 포함할 수 있다.
일부 실시예에 따르면, 식 A14는 광자 수 절단()을 선택함으로써 무한 힐베르트 공간에 비추어 적응되어 연산자()가 행렬()이 되도록 한다. 이렇게 할 때, 실제로 무한 차원의 발진기를 유한 차원의 큐비트로 대체할 수 있다. 이러한 대체는 원하는 상태 전달과 관련된 모든 시스템 동역학이 서브 공간 내에서 발생하는 경우에만 유효하다. 그러나 일반적으로 적용되는 구동에서는 이것이 유효하지 않고, 이러한 접근법은 본 명세서에 설명된 일부 접근법(이하에서 설명된 도 21a 내지 도 21d 및 도 22 참조)에 자연적으로 적합할 수도 있고 또는 일부 실시예에서는 달리 적용될 수도 있다.
이러한 특성을 강제하기 위해 식 A14의 최적화 문제를 수정하여 N의 여러 상이한 값 하에서 동일하게 동작하는 해를 찾을 수 있다. 절단()으로 컴퓨팅된 충실도를 이라고 쓰면 다음과 같다:
(식 A15)
또한, 다른 절단에서 거동이 동일하도록 강제하기 위해 다음과 같은 패널티 항이 식 A15에 포함될 수 있다:
(식 A16)
식 A16의 제약은 크기(N)의 공간의 결정된 충실도가 크기(N+1)의 공간의 결정된 충실도와 동일하고 크기(N+2) 등의 공간의 결정된 충실도와 동일한 것을 보장한다.
일부 실시예에 따르면, 값을 선택하면 펄스에 의해 생성될 수 있는 최대 광자 수의 집단을 적어도 부분적으로 결정할 수 있고 및/또는 해당 동작을 완료하는데 드는 최대 시간을 적어도 부분적으로 결정할 수 있다(예를 들어, 더 빠른 펄스는 더 높은 값으로 달성될 수 있다). 식 16의 제약과 커플링된 식 A15의 접근법은 절단점이 결정된 펄스 파형의 최종 결과에 영향을 미치지 않는 것을 보장한다.
펄스 파형을 결정하는데 최적화된 식 A9, 도 A14 및 도 A15가 어느 것인지에 관계없이, 최적화는 임의의 비선형 최적화 기술을 포함하는 임의의 적합한 수치 기술을 사용할 수 있다. 일부 실시예에 따르면, 수치 기술은 브로이덴-플레처-골드파브-섀넌(Broyden-Fletcher-Goldfarb-Shannon: BFGS)을 포함하지만 이로 한정되지 않는 하나 이상의 구배 강하 방법을 포함할 수 있다.
구동 파형이 방법(1900)에서 전술한 프로세스를 통해 결정되거나 또는 달리 결정되면, 파형은 차후 검색을 위해 적절한 컴퓨터 판독 가능 매체에 선택적으로 저장될 수 있다. 일부 실시예에 따라, 방법(1900)은 초기 시스템 상태와 최종 시스템 상태 및 하나 이상의 컴퓨터 판독 가능 매체에 저장된 각각의 조합에 대해 결정된 파형의 다양한 조합에 대해 다수 회 수행될 수 있다. 그리하여 펄스 파형의 "라이브러리"가 생성되어 원하는 전이를 생성할 펄스 파형을 검색하고 인가하여 임의의 원하는 시스템 상태 전이를 생성할 수 있다. 도 20은 일부 실시예에 따라, 구동 파형을 선택하고 회로 양자 전기 역학 시스템에 인가하는 방법을 나타내는 흐름도이다.
방법(2000)은 도 15에 도시된 시스템(1500) 또는 도 16에 도시된 시스템(1600)과 같은 임의의 적합한 양자 역학 시스템 내에서 수행될 수 있다. 단계(2002)에서, 초기 시스템 상태와 목표 시스템 상태가 식별된다. 일부 실시예에 따르면, 초기 시스템 상태의 적어도 일부는 아래에 도 21a 내지 도 21d 및 도 22와 관련하여 설명된 바와 같이 시스템으로 펄스 파형을 인가하는 것을 통해 식별될 수 있다.
일부 실시예에 따르면, 초기 시스템 상태와 최종 시스템 상태는 큐비트, 발진기, 또는 큐비트와 발진기의 상태에 관한 정보를 포함할 수 있다. 예를 들어, 초기 시스템 상태는 발진기의 알려진 광자 수 상태를 포함할 수 있지만, 큐비트의 임의의 알려진 상태를 포함하지 않을 수 있다(즉, 일부 경우 큐비트의 상태는 특정 시스템 전이를 위한 초기 상태와 무관할 수 있다). 다른 예로서, 초기 시스템 상태는 큐비트의 알려진 상태만을 포함할 수 있다. 다른 예로서, 최종 시스템 상태는 큐비트의 상태에 관한 정보 및 발진기의 상태에 관한 정보를 포함할 수 있다.
단계(2004)에서, 구동 파형은 단계(2002)에서 식별된 초기 시스템 상태와 최종 시스템 상태에 기초하여 선택된다. 전술한 바와 같이, 일부 실시예에서, 구동 파형은 미리 컴퓨팅되어 하나 이상의 컴퓨터 판독 가능 매체에 저장될 수 있다. 이러한 경우에, 단계(2004)는 초기 상태와 최종 상태를 검색 키로 사용하여 매체를 검색하는 것을 포함할 수 있다. 일부 실시예에서, 단계(2004)는 단계(2002)에서 식별된 초기 상태와 최종 상태에 기초하여 (예를 들어, 도 19와 관련하여 논의된 기술을 통해) 구동 파형의 일부 또는 전부를 계산하는 것을 포함할 수 있다.
단계(2006)에서, 단계(2004)에서 획득된 구동 파형은 도 15 및 도 16과 관련하여 전술한 바와 같이 시스템의 발진기와 큐비트에 동시에 인가된다.
전술한 바와 같이, 물리적 큐비트 및 양자 역학 발진기에 인가된 특정 펄스는 발진기의 상태에 의존하는 큐비트의 상태에 변화를 유발할 수 있다. 따라서, 이들 펄스의 인가의 결과로서 큐비트의 상태의 변화를 관찰함으로써, 발진기의 상태에 관한 정보가 결정될 수 있다. 그리하여, 특정 펄스 파형은 큐비트-발진기 시스템의 상태를 측정하는 도구로 사용될 수 있다.
이러한 측정 기술을 수행하는 펄스의 일례를 설명하기 위해, 도 21a 내지 도 21d는 양자 역학 발진기의 측정을 수행하기 위해 선택된 구동 펄스를 회로 양자 전기 역학 시스템(예를 들어, 도 15에 도시된 시스템(1500) 또는 도 16에 도시된 시스템(1600))에 인가한 결과를 도시한다. 도 21a 내지 도 21d의 예에서, 발진기는 다중-큐비트 레지스터로서 취급된다. 즉, 광자 수 레벨이 상기 논의된 바와 같이 조작될 수 있기 때문에, 이 상태는 상태를 이진 값으로서 관찰함으로써 다수의 정보 비트를 저장하는데 사용될 수 있다. 예를 들어, 발진기를 2 큐비트 레지스터로 취급할 때, 수 상태(0, 1, 2 및 3)는 이진 값(00, 01, 10 및 11)을 각각 저장하는 것으로 간주될 수 있다. 발진기는 임의의 적합한 비트 깊이를 갖는 다중-큐비트 레지스터로서 간주될 수 있다.
도 21a 내지 도 21d는 큐비트 및 이 큐비트가 분산 커플링된 발진기에 펄스 파형을 인가하여 발진기의 수 상태 값의 각 비트의 패리티를 측정한 결과를 나타낸다. 도 21a 내지 도 21d의 예에서, 큐비트는 초기에 기저 상태(예를 들어, 기저 상태로 또는 다른 상태로 구동될 수 있음)이고 펄스 파형이 큐비트 및 발진기에 인가된다. 이러한 펄스 파형은 다중-큐비트 레지스터로서 취급될 때 펄스의 인가 후에 큐비트의 측정된 상태가 발진기의 특정 비트의 패리티를 나타내도록 상기 설명된 수치 기술을 통해 생성되었다.
도 21a에서, 차트(2100)는 4개의 큐비트 레지스터로서 취급되는 발진기의 최하위 비트의 패리티를 측정하도록 설계된 펄스 파형의 인가 후에 큐비트를 측정한 결과를 도시한다. 펄스 파형을 인가한 후에, 발진기가 홀수 패리티를 가질 때 큐비트는 여기 상태에 있고, 발진기가 짝수 패리티를 가질 때 큐비트는 기저 상태에 유지된다. 즉, 큐비트는 광자 수가 홀수일 때 여기 상태에 있고, 광자 수가 짝수일 때 기저 상태에 있다.
도 21b는 제2 최하위 비트의 패리티를 측정하도록 설계된 펄스 파형의 인가 후에 큐비트를 측정한 결과를 나타낸다. 이 경우 큐비트는 광자 수를 2로 나눈 값이 홀수(나머지는 무시)이면 여기 상태이고, 광자 수를 2로 나눈 값이 짝수(나머지는 무시)이면 기저 상태이다. 도 21c 내지 도 21d는 4개의 큐비트 레지스터의 다른 비트의 패리티를 측정하도록 설계된 펄스 파형의 인가 후에 큐비트를 측정한 결과를 유사하게 나타낸다.
도 22는 일부 실시예에 따라, 다중-큐비트 레지스터로서 취급되는 양자 역학 발진기의 선택된 비트를 측정하는 방법의 흐름도이다. 방법(2200)은 도 15에 도시된 시스템(1500) 또는 도 16에 도시된 시스템(1600)과 같은 임의의 적합한 양자 역학 시스템에서 수행될 수 있다.
단계(2202)에서, 시스템의 큐비트는 알려진 상태(예를 들어, 기저 상태 또는 여기 상태)로 구동된다. 전술한 바와 같이, 큐비트가 커플링되는 발진기의 상태에 기초하여 큐비트의 상태에 변화를 야기하는 펄스 파형이 생성될 수 있고; 그리하여, 큐비트의 상태의 변화를 확인할 수 있기 위해 큐비트는 펄스 파형을 인가하기 전에 알려진 상태에 있는 것이 바람직하다.
단계(2204)에서, 다중-큐비트 레지스터로서 취급될 때 발진기의 특정 비트(N)를 측정하기 위해 구동 파형이 (예를 들어, 미리 컴퓨팅된 구동 파형의 라이브러리로부터) 얻어진다. N은 임의의 적절한 값을 가질 수 있다. 단계(2206)에서, 획득된 구동 파형은 전술한 바와 같이 큐비트 및 발진기에 인가될 수 있다.
단계(2208)에서, 큐비트의 상태가 측정될 수 있고, 발진기(예를 들어, 다중-큐비트 레지스터의 비트 N)의 상태에 관한 정보가 결정될 수 있다. 단계(2202, 2204, 2206 및 2208)의 프로세스는 레지스터의 다수의 비트를 측정하기 위해 임의의 횟수만큼 선택적으로 반복될 수 있다.
도 23은 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도이다. 시스템(2300)은 전자기 복사선 소스(2330), 제어기(2340) 및 저장 매체(2350)에 더하여 시스템(1500)을 포함한다. 전술한 바와 같이, 일부 실시예에서, 미리 컴퓨팅된 구동 파형의 라이브러리는 컴퓨터 판독 가능 저장 매체 상에 저장되고, 상기 파형을 양자 시스템에 인가하기 위하여 액세스될 수 있다. 도 23의 예에서, 제어기(2340)는 (예를 들어, 제어기에 제공된 사용자 입력에 응답하여) 저장 매체(2350)에 저장된 구동 파형(2352)에 액세스하고, 구동 파형( 및 )을 큐비트 및 발진기에 각각 인가하기 위해 전자기 복사선 소스(2330)를 제어한다.
부록 B - 보손 모드를 이용한 양자 에러 정정 기술 및 관련 시스템 및 방법
이 부록에서 설명된 기술은 하나 이상의 보손 모드를 나타내는 양자 시스템의 상태의 에러를 정정하는 개선된 양자 에러 정정 기술과 관련된 것이다. 이 문맥에서 "에러"는, 예를 들어, 보손 손실, 보손 이득, 위상 어긋남(dephasing), 시스템의 시간 진화 등에 의해 야기될 수 있고 시스템에 저장된 정보가 변하도록 시스템의 상태를 변화시키는 양자 시스템의 상태가 변하는 것을 말한다.
위에서 논의한 바와 같이, 큐비트와 같은 양자 다중-레벨 시스템은 현재의 실험 관행에 기초하면 약 ~100㎲로 결어긋난 양자 상태를 나타낸다. 실험 기술이 이에 대해 의심의 여지 없이 개선되고 더 긴 결어긋남 시간으로 큐비트를 생성하지만, 그럼에도 불구하고 다중-레벨 시스템을 훨씬 더 긴 결어긋남 시간을 나타내는 다른 시스템에 커플링하는 것이 유익할 수 있다. 이하에서 설명된 바와 같이, 보손 모드는 다중-레벨 시스템에 커플링하는데 특히 바람직하다. 이 커플링을 통해 다중-레벨 시스템의 상태는 대신 보손 모드(들)로 표현되어서, 이에 의해 다중-레벨 시스템에서만 존재하는 것보다 더 오래 살아 있는 상태로 동일한 정보를 유지할 수 있다.
그럼에도 불구하고 보손 모드에 저장된 양자 정보는 여전히 제한된 수명을 가질 수 있으므로 에러는 보손 시스템에서도 여전히 발생할 수 있다. 따라서, 이 상태에서 에러가 발생할 때 보손 시스템을 조작하여 이 에러를 효과적으로 정정하여 시스템의 이전의 상태를 다시 얻는 것이 바람직할 수 있다. 광범위한 클래스의 에러를 정정할 수 있다면 발생할 수 있는 임의의 유형의 에러를 정정하여 보손 시스템의 상태를 무기한으로 (또는 적어도 오랜 시간 기간 동안) 유지할 수 있다.
공동 양자 전기 역학(공동 QED) 및 회로 QED의 분야는 양자 에러 정정을 구현하기 위해 하나의 예시적인 실험적 접근법을 나타낸다. 이러한 접근법에서, 하나 이상의 큐비트 시스템은 큐비트(들)에 포함된 양자 정보를 공진기(들)로 그리고/또는 공진기(들)로부터 매핑할 수 있는 방식으로 공진기 공동에 각각 커플링된다. 공진기(들)는 일반적으로 큐비트(들)보다 더 안정한 수명을 갖는다. 양자 상태는 각각의 공진기로부터 큐비트로 상태를 다시 매핑함으로써 나중에 큐비트에서 검색될 수 있다.
큐비트와 같은 다중-레벨 시스템이 커플링된 보손 시스템의 상태로 매핑될 때, 보손 시스템에서 큐비트 상태를 인코딩하는 특별한 방법이 선택되어야 한다. 이러한 인코딩을 선택하는 것은 종종 단순히 "코드"라고도 한다.
일례로서, 코드는 공진기의 0 보손 수 상태(boson number state)를 사용하여 큐비트의 기저 상태를 나타내고, 공진기의 1 보손 수 상태를 사용하여 큐비트의 여기 상태를 나타낼 수 있다. 즉
여기서, 는 큐비트의 기저 상태이고, 는 큐비트의 여기 상태이고, 와 는 또는 상태에 있는 큐비트의 확률 진폭을 각각 나타내는 복소수이고, 및 는 각각 공진기의 0 보손 수 상태 및 1 보손 수 상태이다. 이것이 완벽하게 유효한 코드이지만, 이것은 보손 손실과 같은 많은 에러에 대해 견고하지 못하다. 즉, 보손 손실이 발생하면 보손 손실 이전의 공진기 상태는 이 코드로 복구될 수 없다.
코드를 사용하면 보다 일반적으로 다음과 같이 쓰여질 수 있다:
(식 B1)
여기서 및 는 논리적 코드워드(logical codeword)(또는 단순히 "코드워드")라고 한다. 코드를 선택하는 것 - 등가적으로, 보손 시스템의 상태에서 2 레벨 시스템(예를 들어, 큐비트)의 상태를 인코딩하는 방법을 선택하는 것은 및 에 대한 값을 선택하는 것을 포함한다. 도 24A 내지 도 24B는 및 를 선택하는 인코딩 프로세스를 그래픽으로 도시한다.
에러가 발생하면, 시스템의 상태는 다음과 같이 본 명세서에서 "에러 워드(error word)"라고 불리우는 결과적인 상태 및 의 중첩으로 변환된다:
(식 B2)
여기서, 인덱스()는 발생한 특정 에러를 나타낸다. 위에서 논의한 바와 같이 에러의 예는 보손 손실, 보손 이득, 위상 어긋남, 진폭 댐핑(dampening) 등을 포함한다.
일반적으로 코드를 선택하는 것은 시스템이 에러에 강한 정도에 영향을 미친다. 즉, 사용된 코드는 에러가 발생할 때 이전의 상태를 충실하게 복구할 수 있는 정도를 결정한다. 바람직한 코드는 임의의 에러 발생 시 정보가 손실되지 않고 논리적 코드워드의 임의의 양자 중첩이 충실하게 복구될 수 있는 광범위한 에러 클래스와 관련된다. 그러나 일부 코드는 특정 에러에 강하지만 물리적 시스템에서 실현하는 것이 비현실적일 수 있다.
보손 이득, 보손 손실, 위상 어긋남 및 진폭 댐핑을 포함하여 보손 시스템에서 발생할 수 있고 실험적으로 실현될 수 있는 다양한 에러를 방지하는 코드 클래스가 인식되고 평가되었다. 이 클래스의 코드는 본 명세서에서 "이항 코드"라고 지칭되며, 이는 코드의 클래스가 이하에 설명된 바와 같이 이항 분배에 의해 설명될 수 있기 때문이다. 에러를 정정하는 기술은 이 클래스의 코드를 사용하여 보손 시스템에 상태를 저장할 때 개발되었다. 특히, 검출된 에러에 기초하여 보손 시스템에 인가될 수 있는 유니터리 연산이 개발되었다. 또한, 전술한 유니터리 연산을 수행하기 위해 에너지를 공동 공진기와 같은 보손 시스템에 인가할 수 있는 실험적 구성이 인식되고 이해되었다.
일부 실시예에 따르면, 이항 코드는 단일 모드 보손 시스템의 상태를 구성하는데 사용될 수 있다. 보손 시스템은 단일 보손 모드가 결맞음 상태의 등거리 간격을 나타낼 수 있기 때문에 본 명세서에 설명된 기술을 인가하는 특히 바람직한 시스템일 수 있다. 예를 들어, 공진기 공동은 등거리 레벨 간격을 갖는 단순한 고조파 발진기이다. 보손 모드는 또한 양자 메모리에 대해 또는 종래의 큐비트와 상호 작용하기 위해 고정적일 수 있거나 또는 양자 통신을 위해 전파("비행(flying)")(예를 들어, 캡처되어 공진기로부터 방출될 수 있음)될 수 있다는 점에서 양자 통신에 유용하다. 특히 단일 보손 모드는 다수의 보손 모드에 의해 생성된 상태보다 더 낮은 평균 보손 수를 갖는 상태를 허용할 수 있다. 보손 손실율은 평균 보손 수에 따라 스케일링되는 경향이 있기 때문에 단일 보손 모드는 일반적으로 다수의 보손 모드보다 더 낮은 에러율을 갖는다. 더욱이, 단일 보손 모드의 에러 정정은 다수의 보손 모드에 요구되는 모드간 얽힘 동작을 요구하지 않는다. 본 명세서에 설명된 이항 코드는 후술하는 바와 같이 단일 보손 모드의 보손 수 상태를 이용하여 코드워드를 나타낸다.
일부 실시예에 따르면, 보손 시스템은 양자 메모리 디바이스로서 동작하도록 이항 코드와 함께 사용될 수 있다. 큐비트와 같은 다중-레벨 시스템은 전술한 바와 같이 짧은 시간 스케일에서 결어긋나는 상태에 하나 이상의 양자 비트를 저장할 수 있다. 이 상태는 선택된 이항 코드를 통해 인코딩된 보손 시스템에 대신 저장될 수 있다. 이 시스템은 또한 일반적으로 다중-레벨 시스템에 의해 나타나는 것보다 더 긴 시간 스케일로 결어긋날 수 있다. 이항 코드는 보손 시스템의 상태가 유지될 수 있도록 발생하는 에러를 완벽한 또는 거의 완벽한 정도로 정정할 수 있다. 이러한 방식으로, 보손 시스템은 다중-레벨 시스템에 원래 저장되어 있는 양자 비트(들)에 대해 양자 메모리로서 작용한다. 원하는 경우 보손 시스템의 상태를 나중에 다중-레벨 시스템으로 다시 전송할 수 있다.
일부 실시예에 따르면, 검출기는 에러가 발생할 때를 검출하기 위해 보손 시스템을 모니터링하도록 구성될 수 있다. 본 명세서에 설명된 이항 코드의 특징은, 이러한 검출기가 임의의 에러가 발생했는지 여부를 검출할 수 있고 또한 보손 시스템의 상태를 보존하면서 발생한 에러의 유형을 검출할 수 있다는 것이다. 이러한 유형의 측정은 때때로 양자 비파괴 측정(quantum nondemolition measurement)(QND)이라고도 한다. 일부 코드의 경우 에러 검출은 두 코드워드 중 어느 것이 시스템의 상태에 더 가까울 것 같은 코드워드에 대한 정보를 생성할 수 있기 때문에 모든 코드가 이 기능을 나타내는 것은 아니다(주어진 코드는 선택된 두 코드워드의 양자 중첩의 상태를 저장한다는 것이 주목된다). 측정 결과로서 정보를 이렇게 운반하면 양자 시스템의 상태에 변화가 유발된다.
이와 달리, 본 명세서에서 설명된 이항 코드는 각각의 경우에 시스템의 상태의 보손 수를 변화시키지 않는 넓은 클래스의 에러의 검출을 제공한다. 그러나, 보손 시스템의 측정이 에러를 검출하지 못하면, 이 동작의 백-액션은 보손 모드의 진폭 댐핑을 일으킨다. 진폭 댐핑은 보손 시스템의 보손 수를 변화시키지 않지만 여러 보손 수 각각을 측정할 확률을 변화시킨다. 그러나 본 명세서에 설명된 이항 코드는 진폭 댐핑으로부터 복구하기 위해 보손 시스템에 에너지를 재 펌핑하기 위한 명시적인 구성을 제공한다. 따라서, 에러가 검출되었는지 여부에 관계없이, 이항 코드와 관련하여 본 명세서에 설명된 기술에 의해 진폭 댐핑 효과를 상쇄하기 위한 유니터리 연산을 적용하는 것을 통해 보손 시스템의 상태를 유지할 수 있다.
이항 코드들 중 하나의 이항 코드를 사용하여 에러를 정정하는 예시적인 예는 유익할 수 있다. 이항 코드들 중 하나의 이항 코드는 다음의 코드워드를 사용한다(즉, 보손 시스템은 도 24A 내지 도 24B에 도시된 바와 같이 2개의 코드워드 상태의 중첩으로 인코딩된다).
(식 B3)
이 코드워드의 쌍에 대해서, 각 상태에 대한 평균 보손 수 = 2라는 것이 주목된다. 따라서, (예를 들어) 보손의 손실 또는 이득은 두 코드워드 상태 중 광자가 나오는 코드워드에 관한 정보를 생성하지 않는다. 이것은 보손 손실이나 이득이 검출될 때 보손 시스템의 수 상태를 보존한다.
이 보손 시스템이 (예를 들어, 에너지 손실로 인해) 보손을 손실하면 이것은 다음과 같이 변환될 수 있다:
여기서 는 소멸 연산자이다.
이 변환에 대해 생각해 볼 수 있는 하나의 방법은, 시스템이 및 의 중첩인 상태에 있다면, 분명히 손실된 보손은 기저 상태가 아닌 상태에서 온 것이라는 것이다. 그리하여 결과 상태는 상태가 된다. 유사하게, 시스템이 상태인 상태에 있다면, 보손 손실 후 결과 상태는 상태가 된다.
보손 시스템이 광자 시스템(photonic system)이라면 광 손실을 검출하는 하나의 방법은 광 검출기를 사용하여 시스템을 나가는 광자를 검출하는 것이다. 그러나 많은 실험 구성에서 이것은 수행하기가 어렵거나 비현실적일 수 있다. 그리하여, 보손 손실을 검출하는 또 다른 방법은 패리티(홀수 또는 짝수의 보손 수 상태)를 검사하는 것이다. 에러 이전에 두 코드워드 상태는 모두 짝수 패리티를 생성하는데, 이는 이러한 코드워드의 모든 보손 수 상태가 짝수 패리티 상태이기 때문이다. 보손 손실 후 패리티는 에러 워드 상태의 특정 중첩과 관계없이 홀수인데, 이는 이들 둘 모두가 홀수 패리티를 갖고 있기 때문이다. 이것은 운반되는 정보는 보손이 손실된 것이지만 이 정보는 코드워드 상태들 중 시스템이 있는 코드워드 상태에 관한 임의의 정보를 포함함이 없이 제공되기 때문에 위에서 설명한 바와 같이 시스템의 보손 수 상태를 변경하지 않는 측정의 일례이다.
보손 손실이 검출되면 다음 변환을 수행하는 유니터리 연산을 적용하여 이전 상태로 시스템을 구동할 수 있다:
(식 B4)
아래에 설명된 예들을 포함하는 시스템의 양자 상태에 보편적인 제어를 갖도록 구성된 시스템은 이러한 유형의 상태 변환을 수행하도록 동작될 수 있다. 이항 코드가 이러한 유형의 정정을 허용하는 하나의 이유는 이항 코드에 대한 에러 워드(예를 들어, 위의 예에서 및 )가 직교하기 때문이다. 그리하여, 에러 워드 상태들 중 시스템이 있는 에러 워드 상태에 관계없이, 에러 워드 상태를 대응하는 코드워드 상태로 변환하기 위해 조건부 유니터리 연산이 적용될 수 있다.
도 25는 본 명세서에 설명된 양자 제어 기술의 양태를 실행하기에 적합한 예시적인 시스템을 도시한다. 시스템(2500)에서, 큐비트(2510)는 커플링(2515)을 통해 공진기(2520)에 커플링된다. 공진기는 에너지를 잃거나 얻을 수 있고(예를 들어, 보손을 잃거나 얻을 수 있고) 위상 어긋남 등이 될 수 있고, 이 과정에서 도면에 도시된 바와 같이 에너지를 얻거나 잃을 수 있다. 에너지 소스(2530)는 공진기 내의 큐비트의 상태를 인코딩하는 것, 큐비트에서 공진기의 상태를 인코딩하는 것, 공진기에 유니터리 연산을 적용하는 것(예를 들어, 공진기에서 검출된 에러를 정정하는 것), 유니터리 연산을 큐비트에 적용하는 것, 또는 이들의 조합을 수행하는 것과 같이 시스템에 동작을 수행하기 위해 큐비트(2510)와 공진기(2520) 중 하나 또는 둘 모두에 에너지를 공급할 수 있다.
보손 시스템에 커플링된 임의의 다중-레벨 양자 시스템은 전술한 바와 같이 이항 코드와 함께 이용될 수 있지만, 시스템(2500)은 큐비트가 공진기에 커플링되는 하나의 예시적인 시스템으로서 제공되는 것임을 이해할 수 있을 것이다. 공진기의 모드는 이 예에서 보손 모드를 제공한다.
시스템(2500)은 또한 공진기(2520)에서 에러의 발생을 검출하도록 동작될 수 있는 검출기(2540)를 더 포함한다. 다수의 적절한 접근법이 검출기를 동작시키는데 사용될 수 있고, 이 검출기는 공진기로부터 에너지 이득 및/또는 손실을 측정할 수 있고, 큐비트(2510)와 상호 작용할 수 있고(예를 들어, 하나 이상의 유니터리 연산을 큐비트에 적용할 수 있고 및/또는 큐비트의 상태를 측정할 수 있고) 및/또는 공진기(2520)와 상호 작용할 수 있다(공진기에 하나 이상의 유니터리 연산을 적용할 수 있고 및/또는 공진기의 상태를 측정할 수 있다). 이러한 동작의 임의의 조합은 공진기(2520)에서 에러가 발생했는지 여부를 결정하기 위해 큐비트-공진기 시스템에 관한 충분한 정보를 얻을 수 있다. 일부 실시예에서, 검출기(2540)는 에너지 소스(2530)로부터 에너지를 인가하는 것에 의해 하나 이상의 유니터리 연산을 큐비트(2510) 및/또는 공진기(2520)에 적용한다.
일부 실시예에 따르면, 검출기(2540)는 공진기(2520)로 들어가고 및/또는 나오는 입자를 검출하도록 구성된 광 검출기 또는 다른 입자 검출기를 포함한다. 일부 실시예에 따르면, 검출기(2540)는 공진기의 상태의 패리티 mod 2, 패러티 mod 3, 패리티 mod N 등 중 하나 이상을 측정하도록 동작 시퀀스를 수행할 수 있다. 아래에 설명된 바와 같이, 이러한 측정은 보손 손실 또는 이득이 발생했는지 여부를 나타낼 수 있다.
큐비트(2510)는, 예를 들어, 전하 큐비트(쿠퍼-쌍 박스(Cooper-pair box)), 자속 큐비트 또는 위상 큐비트 또는 이들의 조합과 같은 초전도 조셉슨 접합에 기초한 상태와 같은 2개의 별개의 상태를 갖는 임의의 적합한 양자 시스템을 포함할 수 있다. 큐비트(2510)는 큐비트의 상태를 공진기의 상태에 커플링시키는 커플링(2515)을 통해 공진기(2520)에 커플링될 수 있다. 공진기(2520)는, 예를 들어 임의의 공동 공진기(예를 들어, 마이크로파 공동)를 포함하나 이로 제한되지는 않는, 임의의 전자기, 기계, 자기(예를 들어, 마그논(magnon)이라고도 알려진 양자화된 스핀 파(spin wave)), 및/또는 다른 기술을 사용하여 구현될 수 있는 하나 이상의 보손 모드를 지지하는 임의의 공진기를 포함할 수 있다. 일부 실시예에 따르면, 공진기(2520)는 전송선(transmission line) 공진기일 수 있다.
예시적인 실시예로서, 큐비트(2510)는 공동에 갇힌 광자의 파장에 기초하여 선택된 길이에 의해 분리된 전도체의 양측에 중심 전도체 및 접지 면을 포함하는 초전도 전송선 공동(공진기(2520)의 예)에 커플링된 전하 큐비트일 수 있다. 예를 들어, 공진기의 길이는 이러한 파장의 절반의 배수일 수 있다. 전송선의 길이는 또한 전송선의 원하는 임피던스에 기초하여 선택될 수 있다. 일부 실시예에 따르면, 전송선은 1 ㎛ 내지 100 ㎛, 예를 들어 5 ㎛ 내지 50 ㎛, 예를 들어, 10 ㎛의 길이를 가질 수 있다. 일부 실시예에 따르면, 전송선은 5㎜ 내지 50㎜의 길이, 예를 들어 10㎜ 내지 30㎜의 길이, 25㎜의 길이를 가질 수 있다. 큐비트는 전송선의 전계와 상호 작용하여 큐비트의 상태를 조절해서 공진기의 상태를 조절할 수 있다.
커플링(2515)은 큐비트와 공진기에 의해 생성된 전기장 및/또는 자기장을 커플링하는 것과 같은 큐비트와 공진기를 커플링시키는 임의의 기술(들)을 이용할 수 있다. 일부 실시예에 따르면, 큐비트 및 공진기는 커플링(2515)을 통해 분산 커플링될 수 있다. 일부 실시예에 따르면, 큐비트(예를 들어, 트랜스몬)는 압전 커플링을 통해 기계적 공진기인 공진기에 커플링될 수 있다. 일부 실시예에 따르면, 큐비트는 큐비트(예를 들어, 트랜스몬)를 포논에 커플링함으로써 자기 공진기인 공진기에 커플링될 수 있고, 이 포논은 자기 왜곡(magnetostrictive) 커플링을 통해 마그논에 커플링된다.
도 25의 시스템은 적어도 다음 두 개의 사용 경우 시나리오에서 사용될 수 있다. 먼저, 공진기(2520)는 큐비트(2510)의 상태를 저장하기 위한 메모리로서 사용될 수 있다. 공진기의 상태는 본 명세서에서 설명된 기술을 사용하여 에러 정정될 수 있다. 이후, 상태는 큐비트(2510) 및/또는 임의의 다른 큐비트에 매핑될 수 있다. 둘째, 공진기(2520)는 큐비트(2510)의 상태를 전송선을 따라 다른 큐비트로 그리고/또는 다른 공진기로 전달하기 위한 전송 매체로서 사용될 수 있다. 전송 중 공진기의 상태는 아래 설명된 기술을 사용하여 에러 정정될 수 있다. 이후, 상태는 전송의 목표에 매핑될 수 있다. 이들 각각의 사용 경우에서 및 시스템(2500)의 임의의 다른 적절한 사용에서, 상태는 이항 코드들 중 하나의 이항 코드를 사용하여 공진기(2520)에 표현될 수 있다. 또한, 에너지 소스(2530)는 아래에서 더 상세히 설명된 바와 같이, 선택된 이항 코드에 기초하여 에러를 정정하기 위해 큐비트 및/또는 공진기에 에너지를 인가할 수 있다.
전술한 바와 같이, 양자 에러 정정은 큐비트의 상태와 같은 상태를 나타내는 논리 코드워드를 선택하는 것을 포함한다. 이러한 코드워드는 고조파 발진기의 공간과 같은 큰 힐베르트 공간에 내장된 상태이어서, 단일 독립적인 에러 중 임의의 하나가 발생하면 정보가 손실되지 않으며 논리적 코드워드 의 임의의 양자 중첩(여기서 )이 충실하게 복구될 수 있다. 이것은, 는 에르미트 행렬(Hermitian matrix)의 항목이고 논리적 워드와 독립적이도록 모든 (여기서 는 코드에 대해 정정 가능한 에러 세트이다)에 대해, 닐-라플람(Knill-Laflamme) 조건이라고도 알려진 양자 에러 정정 기준을 충족하는 두 개의 논리적 코드워드를 찾는 것과 같다:
대각선 항목 은 에러 의 확률이다. 논리적 코드워드 및 비 대각선 항목의 구조로부터 항목 의 독립성은 상이한 에러를 구별 가능하고 정정 가능하게 한다.
시스템(2500)에서, 큐비트(2510)의 상태에 기초하여 공진기(2520)의 상태를 인코딩하기 위해 이항 코드를 사용할 수 있다. 보편적인 제어 기술은 도 24A 내지 도 24B에 도시된 바와 같이, 큐비트에 존재하는 기저 상태와 여기 상태의 중첩에 기초하여 공진기 내의 코드워드 상태의 중첩을 생성하기 위해 적용될 수 있다. 전술한 바와 같이, 일반적으로 이러한 기술은 에너지를 연속적인 단계로 인가하기 위해 에너지 소스(2530)를 동작시키는 것을 포함할 수 있고, 여기서 각 단계는 에너지를 큐비트(2510)에, 공진기(2520)에, 또는 큐비트와 공진기 모두에 동시에 인가하는 것을 포함한다.
예를 들어, 도 24A 내지 도 24B에 도시된 바와 같이, 큐비트 상태를 공진기 상태로 인코딩하는 것은 다음과 같이 달성될 수 있다. 도 24A에 도시된 상태에서 시작하여, 기저 상태(0 보손)의 공진기와 함께, 구동 펄스는 큐비트(2510) 및 공진기(2520)에 동시에 인가되고, 이는 보손 모드를 여기시키면서, 궁극적으로는 큐비트를 기저 상태로 복귀시킨다. 큐비트(2510)가 초기에 기저 상태 에 있는 경우, 구동 펄스는 보손 모드(2520)를 상태 로 여기시키지만 궁극적으로는 큐비트(2510)를 기저 상태로 복귀시킨다. 큐비트(2510)가 초기에 여기 상태 에 있는 경우, 구동 펄스는 보손 모드를 상태 로 여기시키면서 큐비트(2510)를 기저 상태 로 다시 구동시킨다. 즉, 보손 모드(2520)의 최종 상태는 큐비트(2510)의 초기 상태를 조건으로 한다. 다시 말해, 이들 구동 펄스는 유니터리 상태 전달 연산을 수행한다:
여기서, 유니터리 연산의 나머지 항 은 특정 유니터리 상태 전달 연산과 무관하다. 를 선택할 자유는 상태 전달 연산의 충실도를 최적화하기 위해 인가된 구동 펄스를 변화시키는데 사용될 수 있다.
일부 실시예에 따르면, 이항 코드는 2개의 연속적인 양자 정정 스테이지 사이의 시간 간격()에서 발생하는 최대 개의 보손 손실 이벤트까지 보호할 수 있다. 이산 에러 세트를 고려해 보는데, 여기서 는 소멸 연산자이고, "1"은 항등 연산자이며 에러를 나타내지 않는다.
보손 손실 에러로부터 보호가 초기에 논의될 것이지만, 이것은 보손 이득(), 위상 어긋남 에러() 및 진폭 댐핑으로부터도 보호하도록 설계된 코드로 일반화될 수 있다. 본 명세서에 사용된 바와 같이 특정 에러로부터 "보호"하는 코드라는 것은, 에러가 발생하면 이전 상태가 하나 이상의 유니터리 연산을 통해 복구될 수 있는 코드라는 것을 의미한다.
전술된 바와 같이, (에러 없음 또는 단일 보손 손실)로부터 보호하는 코드의 일례는 다음과 같다:
보손 손실 에러는 논리적 코드워드 및 를 논리적 코드워드의 짝수 패리티 서브 공간으로부터 분리된 홀수 보손 수를 갖는 서브 공간으로 가져가서, (식 B5)의 QEC 행렬()의 대각선이 아닌 부분은 동일하게 0이다. 의 나머지 대각선 부분은 평균 보손 수가 두 상태, 여기서, 모두에 대해 동일하다는 것을 나타내며, 이는 양자 점프가 발생하거나 발생하지 않을 확률이 양자 상태가 에러 하에서 변형되지 않았다는 것을 의미하는, 두 상태 모두에 대해 동일하게 인가될 수 있다는 것을 의미한다. 명시적으로, 양자 상태 가 보손 점프를 겪는다면, 이것은 로 변환되고, 여기서 에러 워드는 및 이고, 및 는 각각 생성 연산자와 소멸 연산자이다.
로부터 보호되는 코드의 일례는 다음과 같다:
이 코드에 대해, 동일한 평균 보손 수를 갖는 코드 워드에 더하여, 에러 워드 , 및 는 동일한 평균 보손 수를 갖는다. 이와 달리, (식 B6)의 코드는 동일한 평균 보손 수를 갖는 코드워드를 갖지만, 보손의 손실 시, 에러 워드는 서로 다른 평균 보손 수를 갖는다. 이것을 감안하여 (식 B7)의 코드는 다른 보손 손실 에러를 허용할 수 있으며 보호 에러 세트는 이다. 이 경우, 보손 손실 에러는 보손 수 mod 3을 측정함으로써 검출할 수 있다. 에러 복구 절차는 위와 비슷하다: 에러 검출 다음에 상태 전이 를 수행하는 유니터리 연산이 이어진다. 임의의 수의 보손 손실 에러(L)로부터 보호되는 코드 군이 개발될 수 있다는 것으로 보일 수 있다.
시스템(2500)에서, 발생할 수 있는 또 다른 에러는 공진기의 주파수 변동으로 인해 공진기(2502)의 위상이 어긋나는 것(예를 들어, 커플링된 큐비트(2501)의 전이에 의해 야기되는, 예를 들어, 보손 수 에 잡음이 커플링되는 것)이다. (식 B7)의 코드는 위상 어긋남 에러()로부터도 보호되므로 이에 따라 전체 에러 세트는 이 된다. 위상 어긋남 에러가 보손 수를 변경시키지 않기 때문에 이 위상 어긋남 에러는 에러 상태 를 야기하고,
이것은 위상 어긋남와 관련된 원래의 워드와 에러 워드 와 의 중첩이다. 위상 어긋남 에러를 검출하는 하나의 방법은 투영 측정을 생성하는 유니터리 연산을 논리 워드 기초 에 적용하고, 만약 답이 부정이면(및 보손 손실 에러가 검출되지 않는 경우) 위상 어긋남이 검출된다는 것이다. 그런 다음 원래 상태는 상태 전달 을 수행하는 유니터리 연산을 수행하여 복구될 수 있다.
(식 B7)의 코드는 보손 가산 에러 및 2개의 보손 손실 에러가 보손 수 mod 3에서 동일한 변화를 갖기 때문에, 에러 (= 에러 없음, 단일 보손 손실, 단일 보손 이득, 위상 어긋남)로부터 보호되도록 대신 선택될 수 있고, 논리적 코드 워드는 이미 보손 이득 에러에 대한 QEC 조건을 따른다: . 특수한 경우로서, 코드(식 B6)의 간격을 갖는 코드(식 B7)와 동일한 포크 상태 계수에 의해 달성되는 로부터만 보호되도록 선택할 수 있다:
코드가 보호되는 에러의 클래스가 넓을수록 에러 율이 더 높은데 이는 코드는 더 높은 포크 상태를 수반할수록 클래스가 더 넓어지고 포크 상태가 더 높으면 더 많은 에러를 생성한다는 것이 주목되어야 한다.
위의 코드는 최대 L개의 보손 손실; 최대 G개의 보손 이득 에러; 및 최대 D개의 위상 어긋남 이벤트를 포함하는 에러 세트로부터 보호되도록 일반화될 수 있다:
이 에러 세트에서 발생하는 에러를 정정할 수 있는 코드 클래스는 다음과 같은 것으로 인식되었다:
여기서 및 . 예를 들어, 값 L = 1, G = 0 및 D = 0을 갖는 식 B11은 식 B6의 코드워드를 생성한다. 상태 진폭은 이항 계수(이는 간격 와 무관하는 것이 주목된다)를 수반하기 때문에 이 코드는 본 명세서에서 "이항 코드"라고 언급된다. 식 B11의 두 파라미터 코드 공간은 도 29에 도시된다. 본 명세서에서 설명된 에러 정정 기술을 적용하기 위해, 2-레벨 시스템을 인코딩하는 상태를 갖는 보손 시스템은 2개의 레벨 시스템을 설명하는데 (즉, L, G 및 D의 값의 임의의 조합에 대해) 식 B10에서 주어진 임의의 코드워드 쌍을 사용할 수 있고; 즉 보손 시스템은 상태 를 가질 수 있고 여기서 및 는 L, G 및 D의 값들의 임의의 조합에 대해 식 B10으로 주어진다.
이항 코드는 제한된 힐베르트 공간에서 동작하여, 에러 진단 및 복구에 필요한 유니터리 연산자를 실제 구성하는데 유리할 수 있다는 것이 주목된다. 이것은 종래의 코드에 대한 연산이 연산자만의 경우보다 덜 수월할 수 있는 연산자를 수반하는 에러에 특히 적용될 수 있다.
도 25로 다시 참조하면, 전술한 이항 코드의 클래스로부터 선택된 코드는 공진기(2520)에서 큐비트(2510)의 상태를 나타내는데 사용될 수 있다. 공진기에서 에러가 발생하면 에러를 검출하고 에러를 정정하기 위한 동작을 수행할 수 있다. 에러 정정 프로세스는 도 26과 관련하여 아래에서 상세히 설명된다.
도 26은 일부 실시예에 따라 보손 시스템 내에서 발생하는 에러를 정정하는 방법의 흐름도이다. 도 26은 예를 들어, 도 25에 도시된 시스템(2500)에서 수행될 수 있다. 방법(2600)은 보손 시스템의 에러 신드롬(error syndrome)을 측정하고 측정된 에러 신드롬에 기초하여 정정을 수행하는 단계를 포함한다. 방법(2600)은 또한 커플링된 다중-레벨 시스템에 기초하여 보손 모드의 상태를 인코딩하는 선택적인 초기 단계를 더 포함한다.
방법(2600)은 다중-레벨 시스템의 상태를 보손 모드의 상태에서 인코딩하는 단계(2602)에서 선택적으로 시작할 수 있다. 다중-레벨 시스템이 큐비트인 경우, 이 인코딩은 상기 언급된 이항 코드로부터 선택된 임의의 코드를 사용하여 보손 모드에서 큐비트의 상태를 나타낼 수 있다. 대안적으로, 다중-레벨 시스템이 큐비트이면, 이 인코딩은 다항 코드를 사용하여 보손 모드에서 큐비트의 상태를 나타낼 수 있다. 임의의 적절한 기술이 보손 모드에서 다중-레벨 시스템의 상태를 인코딩하기 위해 적용될 수 있으며, 그 예는 상기에 설명되었다.
대안적으로, 방법(2600)은 단계(2604)에서 시작될 수 있고, 여기서 보손 모드는 이항 코드의 클래스 또는 다항 코드의 클래스로부터 선택된 한 쌍의 코드워드의 중첩인 상태로 이전에 구성되었다. 따라서, 방법(2600)이 선택적 인코딩 단계(2602)를 포함하는지 여부에 관계없이, 단계(2604) 이전에 보손 모드는 이항 코드의 클래스 또는 다항 코드의 클래스로부터 선택된 한 쌍의 코드워드의 중첩인 상태에 있다. 예를 들어, 방법(2600)의 보손 모드가 2-레벨 시스템을 나타내는 경우, 이것은 식 B11에 의해 주어진 코드워드들의 쌍들 중 하나의 쌍의 코드워드의 중첩인 상태를 갖는다.
단계(2604)에서, 보손 모드의 에러 신드롬이 측정된다. 본 명세서에서 사용된 "에러 신드롬"은 특정 에러(또는 특정 에러 그룹 중 하나)가 발생했음을 나타내는 측정을 말한다. 위에서 언급한 에러 신드롬의 일례는 보손 모드의 보손 수 상태(또는 패리티 mod 3, 패리티 mod 4, 등)의 패리티에 변경이 있었음을 보여주는 측정이다. 또 다른 에러 신드롬은 위상 어긋남이 발생했다는 것을 나타내는 측정이다(이런 유형의 측정의 일례는 위에 설명되어 있다). 또 다른 에러 신드롬은 에러가 발생하지 않았다는 것을 나타내는 측정이다. 보손 모드를 측정하는 단계는 모드의 진폭 댐핑을 일으킬 수 있기 때문에 에러가 없다는 것을 나타내는 측정은 그럼에도 불구하고 이 측정에 기초하여 액션을 초래할 수 있으므로 "에러 없음"도 에러 신드롬으로 간주된다.
일부 실시예에 따르면, 단계(2604)에서 보손 손실 또는 이득 에러를 검출하는 것은 에너지가 보손 모드에 직접 인가되거나 및/또는 보손 모드가 커플링된 다른 시스템에 인가되는 일련의 동작을 포함할 수 있다. 예를 들어, 큐비트에 대한 강한 분산 커플링을 갖는 공진기(예를 들어, 마이크로파 공동)를 포함하는 시스템에서, 분산 커플링의 강도가 큐비트 및 공진기의 붕괴율(decay rate)보다 더 강한 경우, 공진기의 주어진 보손 수 상태에 조건부로 큐비트를 구동할 수 있다. 큐비트에 인가된 전자기 펄스는, 예를 들어 공진기의 보손 수 상태에 의존하는 펄스의 인가 후에 큐비트가 특정 상태에 있도록 선택될 수 있다. 큐비트의 측정은 커플링된 공진기의 패리티를 나타낸다. 일부 실시예에 따르면, 보손 수 모드(S +1)의 측정은 2-레벨 큐비트의 S 개의 순차 측정을 수행하는 것을 포함한다.
일부 실시예에 따르면, 단계(2604)에서의 위상 어긋남 에러의 검출은 에 대해 투영 측정 에 의해 이루어질 수 있다. 여기서, 는 직교 정규 조건을 만족하는 의 선형 커플링이다:
(여기서 ). 보손 이득 또는 손실 에러의 검출과 유사하게, 위상 어긋남 에러의 검출은 에너지가 보손 모드에 직접 인가되거나 및/또는 보손 모드가 커플링되는 다른 시스템에 인가되는 일련의 동작을 포함할 수 있다.
예를 들어, 큐비트에 강한 분산 커플링을 갖는 공진기(예를 들어, 마이크로파 공동)를 포함하는 시스템에서, 공진기 및 큐비트에 인가된 전자기 펄스는 펄스(들)의 인가 후에, 큐비트는 어떤 에 대해 에 의해 걸쳐 있는 서브 공간에 있는 공진기에 의존하는 특정 상태에 있도록 선택될 수 있다. 큐비트의 측정은 발진기가 에 의해 걸쳐 있는 서브 공간에 있는지 여부를 나타낸다. 발진기가 이 서브 공간 내에 있는 것으로 밝혀지면, 하나 이상의 전자기 펄스(예를 들어, 미리 컴퓨팅될 수 있음)는 시스템에 인가되어 로부터 로 그리고 로부터 로 유니터리 상태 전달을 수행할 수 있다.
일부 실시예에 따르면, 에 대해 의 측정은 2 레벨 큐비트의 개의 순차 측정을 수행하는 것을 포함할 수 있다.
일부 실시예에 따르면, 단계(2604)는 본 명세서에서 "비-점프 에러"라고도 지칭되는 "에러 없음"을 검출하는 것을 포함한다. 전술한 바와 같이, 보손 수 상태에 변화 없음을 관찰한 결과 보손 모드에서 측정 백-액션이 생성될 수 있다. 이 백-액션은, 공식적으로 에러 연산자의 계수 로 표현되는, 낮은 포크 상태에 비해 높은 포크 상태의 상대적 확률을 감소시킨다(아래의 식 B14 참조). 이 에러 신드롬의 정정은 아래에 논의된다.
단계(2606)에서, 하나 이상의 동작이 보손 모드에서 수행되어 단계(2604)에서 검출된 에러 신드롬에 기초하여 그 상태를 변환한다. 이 변환은 측정된 에러 신드롬에 의해 암시된 에러를 중화하도록 - 즉, 시스템을 에러 이전의 상태로 전이시키려고 시도하도록 구성된다. 모든 경우가 아닌 일부의 경우 이 변환이 정확할 수 있다. 다른 경우 변환은 대략 시스템을 이전 상태로 복귀시킬 수 있다.
일부 실시예에 따르면, 단계(2606)는 시간에 따라 진화하는 보손 모드의 분석에 기초하여 하나 이상의 동작을 적용할 수 있다. 예를 들어, 공동 에너지 붕괴율()을 갖는 0 온도 배쓰(bath)에 커플링된 공동의 밀도 행렬()의 표준 린드블라드 시간 진화는 다음과 같다(공동 주파수에서 회전하는 프레임에서 표시된다):
유한 시간 간격()에서, 연속적인 시간 진화는 무한 에러 세트를 생성하고, 전체 에러 세트를 정확히 양자 에러 정정하는 것은 불가능하다. 그러나 에러의 확률은 의 멱수로 전개되면 에서 가장 중요한 에러만을 정정하도록 선택할 수 있다. 공식적으로는 근사 양자 에러 정정(AQEC) 분야의 개념과 이론을 이용한다. 대략적으로 말하자면, 각 에러 연산자는 의 멱수로 전개되고 에러는 전개식에서 주어진 최고 차수까지 정정된다. 확률로 발생하는 에러만을 에서 지정된 최고 차수로 정정하도록 선택하는 것과 일치하도록, 원래 상태의 결과적인 복구가 에서 동일한 최고 차수에서 주어진 정확도를 갖도록 한다면 식 B5의 QEC 기준을 단지 대략 만족할만큼 충분할 수 있다.
보손 손실 에러에 의한 초기 진폭 댐핑만, 즉, 식 B12의 시간-진화만을 고려하고, 나중에 보손 이득 및 위상 어긋남 프로세스에 대한 논의로 확장한다. 보손이 손실될 때마다 클릭하는 광전자 증폭 장치(photomultiplier)에서 측정된 기록에 기초하여 시스템의 조건부 양자 전개를 고려하여 린드블라드 식(식 B12)을 '풀 수 있다'. 이 양자 궤적 사진에서, 검출기가 클릭될 때 시스템의 보손 손실 점프 를 나타내는 식 B12에서 제1 항을 본다. 이것은 클릭 확률이 에 비례한다는 사실을 포함하기 때문에 정규화되지 않는다. 괄호 안의 마지막 두 항은 보손이 검출되지 않을 때 가상 비-에르미트 해밀토니안 (non-Hermitian Hamiltonian) 하에서 시스템의 시간-진화를 나타낸다. 위에서 이상화된 에러 세트 를 고려할 때 단순화를 위해 물리적 에러 과정의 일부, 즉 보손 손실 점프들 사이에서 발생하는 이 비-점프 전화는 무시되었다. 파인만(Feynman) 경로 적분과 매우 유사하게, 시간 간격(t) 동안 모든 가능한 시간에 발생하는 점프의 모든 가능한 궤적에 걸친 합으로 시간 0으로부터 t까지 밀도 행렬의 진화를 표현할 수 있고:
여기서 는 보손 손실 이벤트들 사이에 비-점프 진화 및 정확하게 개의 보손 손실에 의해 생성된 시간-진화를 캡슐화하는 크라우스(Kraus) 연산자이다. 시간 간격() 동안 정확하게 개의 보손 점프의 가능한 모든 점프 시간에 대해 적분함으로써 에 대한 분석 식을 도출할 수 있다:
여기서 . 댐핑된 단순 고조파 발진기의 주목할 만한 특징은 보손 점프의 정확한 타이밍이 아무런 역할을 하지 않는다는 것이다. 이는 또한 식 B14에서 연산자의 차수의 상호 호환성에서도 볼 수 있다. 자기 커(self-Kerr) 비선형성이 존재하면, 점프의 정확한 타이밍이 중요하며 이를 통해 추적하면 위상 어긋남이 발생한다. 함께, 차수까지 보손 손실 에러를 정정할 때, 코드가 보호되어야 하는 올바른 에러 세트는 비-유니터리 시간-진화의 점프 부분 및 비-점프 부분 모두의 기여도를 포함하는 이다.
일부 실시예에 따르면, 단계(2606)에서, 단계(2604)에서 측정된 에러 신드롬이 하나 이상의 보손의 손실 또는 이득을 나타내는 경우, 단계(2606)에 적용되는 변환은 보손 모드를, 에러 워드 상태의 중첩인 상태로부터, (예를 들어, 식 B4에 의해 주어진 상태 전이를 생성하는) 이전에 모드가 나타낸 코드워드 상태의 중첩으로 다시 전이하도록 구성된다.
일부 실시예에 따르면, 이러한 변환은 논리 코드워드와 에러 워드 사이에 상태 전달을 수행하기 위해 보손 모드에 정정 유니터리 를 적용하는 것에 의해 수행될 수 있다. 에러 는 에러 를 복구하기 위해 선택된 복구 프로세스(R)에 의해 의 정확도로 복구될 수 있고, 여기서 에러 세트 는 다음과 같다:
은 두 부분으로 나뉘고, 여기서
복구 프로세스(R)의 크라우스 연산자는 다음과 같이 쓸 수 있다:
여기서, 에러 검출은 에러 서브 공간 에 투영되고, 정정 유니터리 는 논리 코드워드와 에러 워드 사이에 상태 전달을 수행한다.
예를 들어 단일 보손 손실 에러를 정정하기 위한 유니터리 연산은 다음과 같다:
일부 실시예에 따르면, 보손 모드가 공진기(예를 들어, 도 25에 도시된 공진기(2520))의 모드인 경우, 정정 유니터리()는 에너지를 공진기에 및/또는 공진기가 커플링되는 큐비트(예를 들어, 도 28과 관련하여 후술됨)에 공급하는 에너지 소스(예를 들어, 시변 전자기 펄스)에 의해 공진기에 인가될 수 있다. 적어도 일부 경우에, 정정 유니터리()를 공진기에 적용하기 위해 복수의 동작이 수행될 수 있다. 이러한 동작은 에너지(예를 들어, 시변 펄스)를 큐비트에, 공진기에, 또는 동시에 큐비트와 공진기에 인가하는 하나 이상의 단계를 포함할 수 있다.
일부 실시예에 따르면, 단계(2606)에서, 단계(2604)에서 측정된 에러 신드롬이 하나 이상의 위상 어긋남 에러를 나타내는 경우, 단계(2606)에서 적용되는 변환은 에러의 서브 공간과 논리적 코드워드 사이에 상태 전달을 수행함으로써 위상 어긋남이 있기 전에 상태를 복구하도록 (예를 들어, 식 B4에 의해 주어진 상태 전이를 생성하도록) 구성된다. 위상 어긋남 에러가 발생하면, 연산자()는 식 B8에서와 같이 상태를 논리 코드워드와 직교 에러 워드 세트의 중첩으로 취한다. 이 이벤트는 진단될 수 있고, 양자 상태는 투영 측정하고 나서 조건부 유니터리 연산을 수행하는 것에 의해 복구될 수 있다.
일부 실시예에 따르면, 단계(2606)에서, 단계(2604)에서 측정된 에러 신드롬이 비-점프 에러 신드롬을 나타내는 경우, 단계(2606)에 적용되는 변환은 상태를 측정이 이루어지기 전으로 복구하도록 구성된다.
일부 실시예에 따르면, 단계(2604)에서 측정된 에러 신드롬이 비-점프 에러 신드롬을 나타낼 때(예를 들어, 보손 손실이 검출되지 않을 때), 양자 상태 는 에 의해 주어지는 비-점프 진화 하에서 로 변환된다. 식 B6의 코드는 확률 로 발생하는 단일 보손 손실 에러로부터 보호된다. 따라서, 일부 실시예에 따르면, 비-점프 진화가 동일한 정확도로 결정될 수 있다:
여기서 는 비-점프 진화와 관련된 에러 워드이다. 는 여기 수가 평균 보손 수와 같기 때문에 비-점프 진화에 의해 영향을 받지 않는다는 것이 주목된다. 에서 첫 번째 차수까지, 비-점프 진화는 서브 공간 내부에서 결정론적 회전을 일으킨다. 유니터리 연산을 적용함으로써,
원래 상태는 에서 첫 번째 차수로 복구될 수 있다.
대안적으로, 복구는 논리 코드워드의 서브 공간으로 투영된 측정에 의해 수행될 수 있다. 보손 손실과 손실 없는 에러를 검출 및 정정하는 것을 결합함으로써, 총 복구 프로세스는 크라우스 연산자 로 설명된 이고, 여기서 는 보손 수 서브 공간 k mod 2, 즉, 패리티 서브 공간으로 투영하는 연산자이다. 복구 프로세스는 를 생성하는데, 즉, 원하는 대로 에서 첫 번째 차수로 에러 프로세스를 정정한다.
요약하면, 단계(2606)에서 전술한 단일 모드 코드는 위에서 언급한 기술을 사용하여 최대 개의 보손 손실 에러 및 차수까지 비-점프 진화로부터 보호될 수 있다. 즉, 코드는 동일한 정확도로 로부터 보호된 대략적인 양자 에러 정정 코드이다. 물리적으로 이것은 보손 손실 에러를 최대 회까지 관찰해서 논리적 코드 워드 사이의 집단 및 위상에 관한 정보를 전혀 산출하지 못하면, 비-점프 에러를 회 관찰해도 정보를 산출하지 않고, 상태를 변형시키지 않는 측정 백-액션을 갖는다는 것을 의미한다. 다시 말해, 를 위한 코드는 코드가 보손 점프 에러로부터 보호되는 것보다 동일한 차수까지 비-점프 진화로부터 보호된다.
도 27은 일부 실시예에 따라, 보손 시스템에서 발생하는 3개의 에러 클래스 중 하나를 정정하는 방법의 흐름도이다. 방법(2700)은 발진기(예를 들어, 도 28과 관련하여 후술되는 시스템(2800))에 커플링된 큐비트를 포함하는 시스템에서 수행되는 방법(2600)의 특정 예이다.
단계(2702)에서, 큐비트의 상태는 발진기에서 큐비트의 상태를 나타내기 위해 이항 코드들 중 하나를 사용하여 발진기에서 인코딩되며, 이에 대한 예시적인 기술은 상기에서 설명되었다. 단계(2704, 2706 또는 2708)에서 각각 광자 이득/손실, 위상 어긋남 또는 비-점프 에러일 수 있는 에러 신드롬이 검출된다. 이러한 에러를 검출하는 예시적인 기술은 전술한 바와 같다. 단계(2705, 2707 또는 2709) 각각에서, 이러한 에러를 정정하기 위해 큐비트-발진기 시스템에 변환이 적용된다. 일부 실시예에서, 단계(2705, 2707 및/또는 2709)는 이러한 정정을 수행하는 유니터리 연산을 수행하기 위해 큐비트 및/또는 발진기에 전자기 펄스를 인가하는 것을 포함할 수 있다. 예를 들어, 도 26과 관련하여 전술한 유니터리 연산은 상기 펄스 인가를 통해 수행될 수 있다.
도 28은 일부 실시예에 따른 회로 양자 전기 역학 시스템의 블록도이다. 시스템(2800)은 전자기 복사선 소스(2830), 제어기(2840) 및 저장 매체(2850)에 더하여 시스템(2801)을 포함한다. 일부 실시예에서, 미리 컴퓨팅된 구동 파형의 라이브러리는 컴퓨터 판독 가능 저장 매체 상에 저장될 수 있으며, 양자 시스템에 상기 파형을 인가하기 위해 액세스될 수 있다. 도 28의 예에서는, 제어기(2840)는 (예를 들어, 제어기에 제공된 사용자 입력에 응답하여) 저장 매체(2850)에 저장된 구동 파형(2852)에 액세스하고, 큐브와 발진기에 구동 파형 및 을 각각 인가하기 위해 전자기 복사선 소스(2830)를 제어한다.
시스템(2801)은 물리적 큐비트(2810) 및 양자 역학 발진기(2820)를 포함한다. 도 28의 예에서, 큐비트 및 발진기는 분산 커플링되고, 즉, 큐비트-발진기 디튜닝은 큐비트와 발진기 간의 커플링 강도보다 훨씬 더 크다(예를 들어, 두 자리수 더 크다). 전자기 신호 는 물리적 큐비트(2810)에 인가될 수 있고, 전자기 신호 는 양자 역학 발진기(2820)에 인가될 수 있다. 본 명세서에 사용된 바와 같이, 이러한 전자기 신호 또는 펄스를 인가하는 것은 큐비트 및/또는 발진기를 "구동"하는 것이라고도 말할 수 있다.
일부 실시예에 따르면, 구동 파형 및 은 시스템(2800)의 특정 원하는 상태 변화에 대해 수치 기술을 통해 결정될 수 있다. 특히, 및 를 각각 물리적 큐비트와 발진기에 동시에 적용할 수 있는 적절한 구동 파형이 결정될 수 있다. 구동 파형 및 는 동일한 시간 기간 동안 인가될 수 있고(즉, 함께 시작하고 종료할 수 있고) 또는 단순히 시간적으로 오버랩될 수 있다. 이러한 구동 파형은 시스템(2801)을 초기 상태로부터 원하는 최종 상태로 전이시키기 위해 이전에 컴퓨팅된 라이브러리(2852)의 저장 매체(2850)에 저장될 수 있다. 일부 실시예에 따르면, 구동 파형은, 큐비트(2810) 및 발진기(2820)에 인가될 때, 전술한 바와 같이 발진기를, 에러 워드의 중첩인 상태로부터, 논리 코드워드 상태의 중첩으로 전이시키는 파형을 포함할 수 있다. 예를 들어, 구동 파형은, 큐비트 및 발진기에 인가될 때, 식 B4에 의해 주어진 상태 전이를 생성하는 파형을 포함할 수 있다.
도 29는 이항 코드(식 B11)를 2-파라미터로 표시한 것을 도시한다. 가장 큰 원은 보손 손실 에러()로부터 보호되는 코드(식 B6)를 나타내고, 큰 정사각형은 또는 로부터 보호되는 코드(식 B7)이며, 큰 다이아몬드는 로부터 보호되는 코드(식 B9)를 나타낸다. 파라미터 는 검출 가능한 보손 손실 에러 및 이득 에러 의 총 수를 설정한다. 파라미터 는 코드가 보손 손실, 이득 및 위상 어긋남 에러 로부터 보호되는 최대 차수를 설정한다. "S = 2N" 및 "S = N"이라고 표시된 선에 도시되거나 또는 이 선들 사이에 도시된 코드는 로 설정된 보손 손실 및 이득 에러로부터 보호되는 능력을 갖고 있으며, 또한 이 코드는 최대 까지 위상 어긋남으로부터 보호된다. "S = 2N"이라고 표시된 라인의 왼쪽에 있는 코드는 개의 정정할 수 없는 보손 손실 또는 이득 에러를 추가로 알릴 수 있게 한다. "S = N"이라고 표시된 라인의 오른쪽에 있는 코드는 개의 보손 손실 및 이득 에러를 합한 것으로부터 보호될 뿐만 아니라 최대 위상 어긋남 에러로부터 보호된다. 이항 코드의 에러 워드는 보손 손실 또는 이득 에러가 로 감소하고 위상 어긋남 에러가 로 감소하기 때문에 또한 파라미터 의 값이 감소하는 유효한 논리 코드워드이다.
점유된 포크 상태들 사이의 간격은 코드워드에서 이라는 것이 주목된다(식 B11). 이것은 모든 보손 손실 및 이득 에러가 보손 수 mod 을 측정함으로써 고유하게 구별될 수 있는 것을 의미한다. 다음으로, 식 B5에서 양자 에러 정정 조건은 모든 에 대해 가 논리 코드워드의 평균 보손 수(식 B6)가 동일한 것이 요구되는 바와 같이 2개의 논리 코드워드에 대해 동일하다는 것을 의미한다. 위상 어긋남 에러를 포함하면 QEC 행렬(식 B11)을 비-대각 행렬로 만들지만, 이는 이항 계수로부터 최대 차수 (여기서 대괄호는 정수 부분을 나타낸다)까지 위상 어긋남 에러를 이 코드에 의해서도 정정할 수 있다는 것으로부터 오는 것이다. 간격 은 검출 가능한 및 정정 가능한 보손 손실 및 이득 에러의 최대 수를 설정하며, 은 이항 양자 코드의 거리로 볼 수 있다. 최고 수준의 위상 어긋남 정정은 제한 없이 N을 통해 증가될 수 있다. 또한 이항 코드는 (식 B10)에 설정된 에러로부터 보호되므로 이 코드는 또한 작은 에 대해 변위 에러 와 같이 이들이 중첩된 모든 에러로부터도 보호된다는 것이 주목된다.
도 30은 일부 실시예에 따라 이항 양자 에러 정정 코드의 얽힘 불충실도의 비율을 도시한다. 복구 프로세스에서 첫 번째 불충실도를 무시하면 이항 코드의 성능은 정정할 수 없는 에러의 비율로 추정될 수 있다. 비율 , 및 에 따른 보손 손실, 보손 이득 및 위상 어긋남 에러인 일부 에러 채널을 포함하면, 지배적인 정정 불가능한 에러에 대한 정확한 표현은 이러한 비율의 상대적 비율에 의존한다. 그러나 보손 손실 채널이 지배적이라고 즉 라고 가정하는 것은 물리적으로 합리적이다. 그런 다음, 정정할 수 없는 에러의 비율은 가장 큰 정정 불가능한 보손 손실 에러율, 즉 동안 개의 보손을 손실하는 에러 율 에 의해 지배된다. 이것은 시간 단계 에 대해 유한한 , 및 을 갖는 최적의 이항 코드가 존재함을 의미하는 로서 전개하며, 이는 다른 이항 코드들 사이에 정정할 수 없는 에러율을 최소화한다는 것을 의미한다.
도 30은 이 도면에서 표시된 바와 같이 S = L = 1, 2, 3, 4 및 5를 갖는 식 B11의 이항 코드에 대해, 단위로 시간 단계 의 함수로서 도시된 의 단위로 얽힘 불충실도 비율 을 도시한다. 도 30의 예에서, 설명을 위해 완벽하게 충실한 복구 프로세스가 가정된다. 각 축은 로그 스케일(logarithmic scale)이라는 것을 주목해야 한다. 도 30에서 파선은 순진한 인코딩 의 성능을 나타내며, 여기서 작은 에서 얽힘 불충실도 율은 에서 보손 손실 비율에 대응하는 에 접근한다. 본 명세서에서 설명된 이항 코드는 시간 단계에서 순진한 인코딩 접근법을 능가하며, 를 갖는 이항 코드는 시간 단계 에 유리하게 된다. 얽힘 불충실도는 로 계산될 수 있고, 여기서 이다. 얽힘 불충실도는 일반적으로 입력 상태에 따라 다르다. 그러나 여기서 완전히 혼합된 상태 를 입력으로 사용하는데, 그 이유는 얽힘 충실도가 프로세스 맵의 성분과 동일하기 때문이다. 작은 에서는 의 기울기는 가장 큰 정정 불가능한 에러 비율 에 대한 기울기와 잘 일치한다.
도 30의 예에서, 복구 프로세스 및 작은 시간 단계 에서 불충실도가 존재하지 않는 경우 가장 큰 정정 불가능한 에러율로 잘 근사화되는 얽힘 불충실도 비율을 통해 S=L=0,...,5에 대해 이항 코드의 성능을 입증하였다. 물리적으로 관찰된 스케일링은 평균 보손 수 는 코드워드의 더 빠른 붕괴를 의미하는, 보호되는 보손 손실 에러의 수 L에 2차 함수로 증가하기 때문에, 고차 보호의 장점을 달성하기 위해서는 검사 시간 이 적절히 작게 만들어질 수 있는 것으로 이해될 수 있다. 더 작은 검사 시간에는 더 큰 코드를 사용하는 것이 바람직하다. 그러나, 단일 복구 스테이지와 관련된 실험적 불충실도 는 더 긴 시간 단계를 갖는 저 차수의 이항 코드를 선호함으로써 만큼 에러율을 증가시킨다. 코드의 최적성은 실험적 복구 프로세스의 상세한 구조에도 의존하고; 일부 불충실도는 복구 프로세스의 다음 라운드에 의해 억제된 정정 가능한 에러일 수 있다. 알려진 에러 소스가 있는 경우, 양자 상태 필터링 및 평활화의 수단, 즉 측정 레코드를 효과적으로 사용함으로써 에러 검출의 신뢰도 및 결과적으로 복구 프로세스의 충실도를 향상시킬 수 있다.
양자 메모리 및 양자 비트의 수명을 개선하는 것 외에도, 보손 모드 양자 에러 정정은 양자 네트워크에서 2개의 상이한 위치 또는 노드 사이에 양자 상태를 전달하고 양자 비트의 고 충실도 얽힌 쌍을 생성하는 것으로 이루어진 양자 통신에도 유용하다. 전술한 바와 같이, 광자 또는 다른 보손 시스템은 통신 매체로서 사용될 수 있는데, 여기서 큐비트(또는 다른 양자 시스템)는 보손 시스템으로 매핑된 상태를 갖고, 이 보손 시스템은 물리적 공간에 걸쳐 상태를 전송하거나 다른 방식으로 전송하고 이 상태를 제2 큐비트 시스템으로 매핑한다. 이러한 방식으로, 보손 시스템은 물리적 공간에 걸쳐 정보를 전달함으로써 광을 이용하는 광섬유 또는 다른 통신 매체와 유사하게 작용한다.
여기서 도 31a 내지 도 31b에 개략적으로 도시한 예시적인 작업, 즉 양자 상태에 대한 '피치앤캐치(pitch-and-catch)' 시나리오를 고려한다. 도 31a는 회로 QED 하드웨어 제안의 개략도이고, 도 31b는 이항 양자 상태의 인코딩 및 양자 에러 정정을 이용하는 양자 상태 전달 시나리오의 개략도이다. 도 31a 내지 도 31b의 예에서, 큐비트 상태를 송신 공동으로 인코딩한 후에, 공동 붕괴를 제어함으로써, 수신 공동에 의해 완전히 흡수된 비행하는 진행하는 발진기 모드에 시간 모드를 맞출 수 있다. 수신된 공동 상태는 광자 손실 에러(식 B14), 위상 어긋남 및 광자 이득 에러를 받을 수 있으나, 이는 이를 물리적 큐비트로 디코딩하기 전에 복구 프로세스를 수행하여 복구될 수 있다.
도 31a 내지 도 31b의 예시적인 시나리오는 큐비트(A)를 기저 상태 및 여기 상태의 중첩 으로 초기화하는 것, 이항 코드들 중 하나를 사용하여 큐비트 상태를 송신 공동의 논리 코드워드 로 인코딩(유니터리 스왑(swap) 연산)하는 것, 역 공정(캐치)이 수신 공동 에서 가장 효율적이도록 전송선 또는 다른 종류의 비행 발진기 로 시간-역전 대칭(time-reversal symmetric) 방식(피치)으로 공동 상태가 누출되도록 하는 것을 포함한다. 전송은 큐비트들 사이에서 큐비트 상태의 전달에 대응하는, 를 야기하는, 수신된 공동 상태를 큐비트(B)로 디코딩(유니터리 스왑 연산)함으로써 종료된다. 원격 물리적 큐비트는 첫 번째 스왑을, 물리적 큐비트(A)와 공동의 논리적 큐비트 사이의 CNOT 게이트로 대체하여 얽혀질 수 있다.
이 프로세스는 전송 프로세스의 여러 스테이지에서 다양한 에러 및 불충실도에 취약하다. 가장 명백한 불완전성은 전송 중에 (식 12 내지 14)와 유사하게 광자 손실 과정에 의한 비행 발진기의 상태가 감쇠(attenuation)하는 것이다. 공동 상태와 큐비트 상태 간의 국부적인 디코딩 및 인코딩 동작도 불완전할 수 있다. '피치앤캐치' 프로세스의 중요한 부분은 수신 공동에 의한 캐치가 가능한 한 반사되지 않도록 비행 발진기의 시간 모드를 설계하는 것이다. 반사는 추가 광자 손실 프로세스로 모델링될 수 있다. 또한, 공동은 제어되지 않은 큐비트의 전이를 통해 위상 어긋남 이벤트를 겪을 수 있으며, 공동 상태는 단순 전송 채널로가 아니라 원하지 않는 채널로도 붕괴될 수도 있다. 순진한 인코딩 을 사용하면 광자 손실 에러는 전송 거리의 함수로서 프로세스 충실도의 지수 함수적인 손실을 초래하고 마찬가지로 다른 에러는 불충분한 전송을 초래한다. 공동에서 논리적 코드워드로서 이항 코드워드 또는 다른 양자 코드를 사용할 때, 수신된 공동 상태를 수신 큐비트(B)로 디코딩하기 전에 복구 프로세스를 수신된 공동 상태에 수행함으로써 충실도가 증가될 수 있다. 이러한 방식에 의해 정정 가능한 에러(식 B10)가 전체 에러 프로세스에 기여하는 양만큼 충실도를 향상시킬 수 있다.
고전적인 통신에서, 전형적으로 신호를 전송하기 위해 전자기장의 진폭 및/또는 위상의 연속적인 변수를 사용한다. 널리 사용되는 코딩 방식 중 하나는 참조 신호의 위상을 변경/변조하여 데이터를 운송하는 디지털 변조 방식인 위상 시프트 키잉(phase-shift keying: PSK)이다. 예를 들어, 직교 위상 시프트 키잉은 위상 공간에서 반경(α)을 갖는 원에 4개의 등간격으로 이격된 점(α, iα, -α, -iα)을 사용하여 2개의 고전적인 정보 비트를 인코딩한다. 일반적으로, 고전적인 정보 비트를 인코딩하기 위해 인 원 에 d개의 등간격으로 이격된 점을 사용할 수 있다. 신호 감쇠가 존재할 때, PSK는 참조 신호의 위상이 신뢰성 있게 추출될 수 있는 한, 정보를 신뢰성 있게 인코딩할 수 있다. PSK는 단순함으로 인해 블루투스 2 표준 및 무선 LAN 표준과 같은 고전적인 통신에서 기존 기술에서 널리 사용된다.
고전적인 PSK 인코딩과 밀접하게 관련된 양자 연속 가변 코드의 클래스가 있을 수 있다. 이항 코드는 양자 통신에 사용될 수 있는 다수의 여기 손실 에러를 정정할 수 있는 코드로 간주될 수 있다. 특히, 이것은 제3 세대 양자 리피터(repeater)에서 광자 손실 에러를 정정하는데 사용될 수 있다. 보안 양자 통신(양자 키 분배, QKD)의 관점에서, 이항 코드는 도청자를 패배시킨다. 도청자는 코드워드로부터 적은 수의 광자를 제거하거나 코드가 보호되는 다른 연산자와 협력하여 전달되는 코드워드를 프로빙하려고 시도하지만 도청자는 송신되는 워드에 관한 정보를 얻지 못한다. 이것은 이러한 광자 손실이 이들이 어떤 코드 워드로부터 왔는지에 관한 어떤 힌트도 제공하지 않기 때문이다. 실제로 이것은 의도한 수신기가 손실이 있음에도 불구하고 여전히 코드워드를 복구할 수 있는 정확히 이유이다.
일부 실시예에 따르면, 도 31a 내지 도 31b의 예는 더 큰 거리를 가로 지르기 위해 다수 회 반복될 수 있다. 다시 말해, 각각 수신하고 나서 (공동으로부터 상태가 새어 나옴으로써) 상태를 송신하는, 초기 송신 공동과 최종 수신 공동 사이에 다수의 공동을 이용하는 양자 리피터가 생성될 수 있다.
일부 실시예에 따르면, 전자기 신호를 전파하는 광섬유(들) 및/또는 다른 적절한 수단을 통해 마이크로파 공진기를 링크시키는 양자 통신 시스템이 형성될 수 있다. 예를 들어, 광 역학 트랜스듀서는 광 역학 트랜스듀서를 통해 마이크로파 공진기로부터 비행 광학 광자로 양자 상태의 전달(및 역방향 하향 변환)을 수행할 수 있다. 이러한 컨버터는 양자 통신에서 중심 역할을 할 수 있다. 일부 실시예에 따르면, 이러한 통신은 마이크로파로부터 광학으로 상향 변환하는 것, 섬유를 통해 광학 상태를 전송하는 것, 및 원격 위치에서 광학으로부터 마이크로파로 하향 변환하는 것을 포함한다. 모두 3개의 단계는 광자 손실, 이득 또는 위상 어긋남 에러를 수반할 수 있다. 따라서, 양자 정보를 유지하기 위해 0 및 1 광자 수 상태를 사용하는 것이 아니라, 본 명세서에 설명된 바와 같이 에러로부터 정정될 수 있는 이항 코드워드 를 사용하는 것이 유용할 수 있다.
도 32는 2-모드 코드를 구현하는데 적합한 단일 큐비트, 2-공동 시스템의 블록도이다. 시스템(3200)은 전술한 2-모드(이항) 코드가 구현될 수 있는 시스템의 또 다른 예이다. 도 32에 도시된 단일 큐비트, 2-공동 실험 구성은 원칙적으로 다음 이유로 두 개의 모드에 보편적인 제어를 실현하기에 충분하다.
큐비트와 공동 사이의 분산 커플링의 해밀토니안은 의 형태이고, 여기서 는 j 번째 모드에 대한 소멸 연산자이다. 추가 해밀토니안 항은 공동 및 큐비트 를 독립적으로 구동하는 것으로부터 오고, 여기서 및 는 외부에서 제어된다. 기존 해밀토니안 항은 근사 항등식을 사용하여 보다 복잡한 유효 해밀토니안을 생성할 수 있다:
(식 B18)
(식 B19)
이러한 항등식은 다수 회 적용 및 결합되어 고차의 교환자(commutator) 의 중첩을 생성할 수 있다.
다중 모드 시스템에 보편적인 제어를 수립하기 위해, 각각의 모드가 보편적으로 제어될 수 있다는 것을 보여주고, 및 상이한 모드들 사이에서 빔스플리터(beamsplitter) 상호 작용 (와 등가인)을 생성하는 것이 가능하다는 것을 보여주는데 충분할 수 있다. 항등식(식 B19)을 사용하면 분산 상호 작용과 함께 공동을 구동하면 개별 공동에 효과적인 큐비트-커플링된 구동을 생성할 수 있다:
(식 B20)
를 실수 또는 허수로 선택하면 유효 연산자 또는 를 생성할 수 있다, 이들 연산자를 큐비트의 선-회전 및 후-회전과 결합시키면, 예를 들어, 를 생성할 수 있다. (식 B19)를 다시 적용하면 예를 들어 다음과 같은 모드 연산자들의 곱을 만들 수 있다:
(식 B21)
(식 B22)
(식 B23)
(식 B18)을 사용하여해서 (식 B21) 및 (식 B22)를 합하면 단일 모드 분산 상호 작용을 제공할 수 있고, 이는 외부 공동을 구동하는 것과 함께 단일 모드의 보편적인 제어를 생성하는 데 충분하다. (식 B23)을 반대 부호 및 하여 동일한 항과 중첩시키면 다중 모드 시스템을 보편적으로 제어하기에 충분한 빔스플리터 상호 작용을 생성할 수 있다.
부록 C - 2-
큐비트
양자 상태를 조작하는 기술 및 관련 시스템 및 방법
양자 컴퓨터를 개발하는 것은 다수의 상이한 기술 개발을 포함하는데, 그 중 일부는 서로에 기반하여 구축된다. 초기 단계로서, 큐비트가 기록, 조작, 및 판독될 수 있을 정도로 충분히 긴 양자 정보('큐비트')의 하나의 비트를 유지하도록 충분히 잘 제어될 수 있는 양자 시스템이 개발되어야만 한다. 일단 이것이 달성되면, 디빈첸조(DiVincenzo) 기준으로 알려져 있는 다수의 추가적인 요건이 또한 충족되는 경우, 이들 양자 시스템에 대해 양자 알고리즘이 수행될 수 있다. 이들 기준 중 하나는 게이트의 보편적인 세트를 구현하는 능력이다. 즉, 조합하여 복잡한 양자 알고리즘을 실현할 수 있는 게이트를 구현하는 것이다. 그러나, 임의의 원하는 부울리안 게이트가 NAND(또는 NOR) 게이트 단독으로부터만 구현될 수 있는 고전적 컴퓨팅과는 달리, 양자 컴퓨터에서는, 보편성은 임의적인 단일의 큐비트 게이트 및 2-큐비트 게이트(two-qubit gate)(예를 들어, CNOT 게이트)의 조합으로만 달성될 수 있다.
디빈첸조 기준 중 다른 것은, 컴퓨팅을 수행할 수 있도록 충분히 긴 결어긋남 시간을 갖는 큐비트를 생성하는 것이다. 이 기준을 충족하는 것을 돕기 위한 일부 기술은, 일단 결어긋남 에러가 발생하면, 양자 시스템에서 그들을 정정하기 위해 양자 에러 정정 기술을 활용한다. 에러 정정 동작이 충분히 효과적이면, 양자 시스템의 상태는 장시간, 그리고 어쩌면 무한하게 유지될 수 있다.
디빈첸조 기준을 충족시키는 시스템에서 양자 논리 게이트의 보편적인 세트를 구현하기 위한 기술이 인식되고 평가되었다. 양자 정보는, 다중 레벨(예를 들어, 비선형) 양자 시스템에 의해 서로 커플링되는 선형 양자 역학 발진기에 저장될 수도 있다. 선형 양자 역학 발진기의 상태는 양자 정보의 단일 비트를 저장하기 위한 논리적 큐비트로서 작용한다. 양자 역학 발진기 및 다중 레벨 양자 시스템을 구동 신호로 제어하는 것에 의해, 양자 논리 게이트의 보편적인 세트가 구현될 수 있다. 예를 들어, 임의적인 단일 큐비트 회전이 수행될 수 있을 뿐만 아니라, 둘 이상의 큐비트 사이의 얽힘(entangling) 및 얽힘 해제(disentangling) 동작이 수행될 수 있다.
이들 기술은, 두 개의 양자 역학 발진기 사이에서 얽힌 상태(entangled state)를 생성하기 위한 동작을 포함한다. 이러한 상태는, 각각의 논리적 큐비트가 발진기 중 하나의 발진기의 상태에 의해 표현되는 두 개의 논리적 큐비트 사이의 논리적 동작을 가능하게 할 수도 있고, 또한, 양자 에러 정정 기술이 이들 큐비트에 적용되는 것을 가능하게 할 수도 있다. 따라서, 이들 기술은, 동시에 (i) 두 개의 큐비트에 대해 논리적 연산이 수행되는 것을 허용하는 것, 및 (ii) 양자 에러 정정 기술을 가능하게 하는 것에 의한 결어긋남 시간을 연장시키는 것에 의해, 상기에서 논의되는 두 개의 디빈첸조 기준을 지원할 수도 있다.
일부 실시예에서, 적절한 디바이스 아키텍처는, 양자 역학 발진기로서 각각 구현되는 두 개의 큐비트에 분산적으로 커플링되는 다중 레벨 양자 시스템, 예를 들어 트랜스몬 또는 다른 비선형 양자 시스템을 포함할 수도 있다. 발진기는, 예를 들어, 공진기 공동 또는 다른 적합한 선형 양자 발진기일 수도 있다. 다중 레벨 양자 시스템은, 자신이 커플링되는 발진기의 각각의 양자 상태를 생성, 조작, 및/또는 측정하기 위한 앤실라로서 사용될 수도 있다. 앤실라의 다중 에너지 레벨에 액세스하는 것에 의해, 본 명세서에서 설명되는 기술은, 두 개 큐비트의 범용 양자 제어를 실현하는 것 및 양자 비파괴(QND) 측정을 수행하는 것에 의해 두 개 큐비트의 에러 신드롬을 모니터링하는 것을 가능하게 한다.
비선형 양자 시스템은, 일정한 에너지 차이에 의해 분리되는 무한한 수의 에너지 레벨(예를 들어, 에너지 고유 상태)을 갖지 않는 양자 시스템이다. 대조적으로, 선형 양자 시스템은 무한한 수의 균등하게 분포된 에너지 레벨을 갖는다. 선형 양자 시스템의 예는 양자 역학 발진기이다. 비선형 양자 시스템의 예는, 단지 두 개의 에너지 고유 상태만을 갖는 2 레벨 양자 시스템(예를 들어, 2 레벨 원자)이다. 비선형 양자 시스템의 다른 예는, 초전도 큐비트(예를 들어, 트랜스몬)와 같은 다중 레벨 양자 시스템이다.
통상적으로, 비선형 양자 시스템은 양자 정보를 저장하기 위해 사용된다. 예를 들어, 큐비트를 구현하기 위해 트랜스몬이 사용될 수 있다는 것이 나타내어졌다. 그러나, 선형 양자 역학 발진기에 양자 정보를 저장하는 것이, 비선형 양자 시스템에 정보를 저장하는 것에 비해 일부 장점을 갖는다는 것이 인식되고 식별되었다. 이러한 장점 중 하나는 결맞음 시간의 증가이다. 특히, 소위 "고양이 상태"가, 본 명세서에서 설명되는 기술을 적용하기 위한 양자 역학 발진기의 특히 유용한 유형의 상태일 수도 있다는 것을 인식 및 식별하였다.
고양이 상태는, 반대 위상을 갖는 두 개의 결맞음 상태의 결맞음 중첩이다. 예를 들어, 양자 고조파 발진기에서, 고양이 상태는 에 의해 설명될 수 있는데, 여기서 는 제1 위상을 갖는 결맞음 상태이고, 는, 제1 위상에 대해 180도 시프트되는 제2 위상을 갖는 결맞음 상태이다. 큰 에서, 고양이 상태의 두 성분은, 폐쇄 상자 안의 불행한 고양이가 동시에 죽고 살아 있는 슈뢰딩거의 상징적인 역설에 대한 유추를 이끌어 내는 별개의 준 고전적 웨이브 패킷에 대응할 수 있다. 고양이 상태는, 지금까지는, 최대 약 100 개의 광자를 갖는 단일 모드 광학 또는 마이크로파 필드로 실현되었지만, 그러나, 수 상태의 크기가 증가함에 따라 결어긋남에 점점 더 취약해지고 있다.
일부 실시예에 따르면, 두 개의 양자 역학 발진기에 걸치는 얽힌 상태는, 발진기의 고양이 상태를 얽히게 하는 것에 의해 생성될 수도 있다. 이러한 상태를 생성하기 위한 기술은 하기에서 논의되지만, 그러나 처음에는 얽힌 상태의 속성이 설명될 것이다. 얽힌 상태는 다음과 같이 표현될 수도 있다:
여기서, 및 는, 편의상 진폭이 동일하도록 준비되는 두 개의 발진기 고유 모드의 결맞음 상태이다. 두 개의 발진기는 본 명세서에서 "앨리스(Alice)" 및 "밥(Bob)"으로 지칭된다. 두 모드의 각각은 앤실라를 통해 약하게 연결되는 두 개의 발진기 중 하나에 주로 국부화된다.
두 개의 모드의 0이 아닌 (그러나 작은) 공간 중첩에도 불구하고, 편의상, 본 명세서에서는, 두 개의 발진기의 상태로서 두 개의 모드를 언급한다. 더 큰 (예를 들어, )의 경우, 는, 앨리스 및 밥 둘 모두를 수반하는 하이브리드 모드에서 자신의 중첩된 성분이 결맞음 상태인 두 개의 상자 내의 살아 있는 단일의 고양이 상태로 간주될 수 있다. 대안적으로, 보다 자연스러운 고유 모드 기반에서, 는, 서로 얽혀 있는 두 개의 단일 발진기 고양이 상태로 또한 이해될 수도 있다.
다중 발진기 고양이 상태는, 결함 허용 양자 컴퓨팅을 허용하는 양자 정보를 인코딩하는 유용한 방식일 수 있는데, 여기서 양자 정보는 다수의 발진기의 결맞음 상태에 기초하여 중복적으로(redundantly) 인코딩된다. 이 맥락에서, 본 명세서에서 설명되는 기술은 두 개의 커플링된 논리적 큐비트의 아키텍처를 실현한다. 2 모드 고양이 상태는 논리적 큐비트의 2-큐비트 벨(Bell) 상태 로 간주될 수 있는데, 여기서, 제1 준 직교 결맞음 상태(quasi-orthogonal coherent state) 는 두 개의 발진기의 각각에 대한 논리적 상태 을 나타내고 제2 준 직교 결맞음 상태 는 두 개의 발진기의 각각에 대한 논리적 상태 을 나타낸다.
일부 실시예에 따르면, 양자 역학 발진기는 보손 시스템(bosonic system)일 수도 있다. 이러한 경우, 2 모드 고양이 상태는 조인트 보손 수 패리티 연산자(joint boson number parity operator) 의 고유 상태이다:
여기서 및 는 앨리스 및 밥에서의 보손의 소멸(생성) 연산자이고, PA 및 PB는 개개의 발진기에 대한 보손 수 패리티 연산자이다. 놀랍게도, (또는 )는 결합되는 두 개의 공동에서 명확히 짝수의(또는 홀수의) 보손을 구비하지만, 각각의 공동에서의 보손 수 패리티는 최대로 불확실하다. 따라서, 2 모드 고양이 상태의 에러 신드롬은, 고양이 상태의 양자 비파괴(QND) 측정을 수행하는 것에 의해 모니터링될 수도 있다.
일부 실시예에 따르면, 조인트 패리티의 QND 측정은, 커플링된 앤실라를 통해 2 모드 고양이 상태를 프로빙하는 것에 의해 수행될 수도 있다. 하기에서 논의되는 이러한 측정의 결과는, 상태의 고도로 비 고전적인 속성을 예시할 뿐만 아니라, 일반적으로 양자 에러 정정을 위한 기본 도구이기도 하다. 일부 실시예에 따르면, 시스템은 앤실라(이것은 이어서 두 개의 양자 역학 발진기의 각각에 커플링됨)에 커플링되는 판독 유닛을 포함할 수도 있다. 판독 유닛은, 예를 들어, 앤실라 상태를 투영적으로 측정하기 위해 사용될 수도 있는 공진 공동일 수도 있다. 이에 의해, 판독 유닛은, 발진기의 조인트 및/또는 단일의 패리티 측정을 포함하는 그러나 이에 한정되지 않는, 두 개의 발진기의 상기 언급된 QND 측정을 제공할 수도 있다.
하기에서는, 두 개의 양자 역학 발진기에 걸친 얽힌 상태를 생성, 조작 및/또는 프로빙하기 위한 기술에 관련되는 다양한 개념, 및 그 기술의 실시예의 더욱 상세한 설명이 이어진다. 본 명세서에서 설명되는 다양한 양태는 다양한 방식 중 임의의 방식으로 구현될 수도 있다는 것이 인식되어야 한다. 특정한 구현의 예는 예시적인 목적만을 위해 본 명세서에서 제공된다. 또한, 하기의 실시예에서 설명되는 다양한 양태는 단독으로 또는 임의의 조합으로 사용될 수도 있고, 본 명세서에서 명시적으로 설명되는 조합으로 제한되지는 않는다.
도 33은 본 발명의 양태를 실시하기에 적합한 회로 양자 전기 역학 시스템의 블록도이다. 시스템(3300)은 다중 레벨 양자 시스템(3330)("앤실라")에 분산적으로 커플링되는 양자 역학 발진기(3310("앨리스") 및 3320("밥"))를 포함한다. 전자기 신호 는 발진기(3310)에 인가될 수도 있고, 전자기 신호 는 발진기(3320)에 인가될 수도 있고, 전자기 신호 는 다중 레벨 시스템(3330)에 인가될 수도 있다. 일반적으로 하기의 논의에서, 이러한 전자기 신호 또는 펄스의 인가는 발진기 또는 앤실라의 "구동"이라고도 말할 수 있다. 일부 실시예에서, 다중 레벨 양자 시스템(3330)은 비선형 양자 시스템일 수도 있다.
상기에서 논의되는 바와 같이, 두 개의 발진기의 상태를 조작하기 위해, 다중 레벨 양자 시스템(3330)은 앤실라로서 사용될 수도 있다. 이 프로세스에서 다중 레벨 시스템의 하나 이상의 에너지 레벨이 액세스될 수도 있다. 예를 들어, 각각의 분산 커플링을 통해 두 개의 발진기와 앤실라 사이의 상호 작용을 생성하기 위해, 가장 낮은 두 개의 에너지 레벨, 가장 낮은 세 개의 에너지 레벨, 등등, 또는 에너지 레벨의 임의의 다른 그룹은 에 의해 액세스될 수도 있는데, 그 예는 하기에서 설명된다.
일부 실시예에 따르면, 두 개의 발진기 모드, 다중 레벨 시스템, 및 그들의 분산 상호 작용을 포함하는 시스템(3300)의 해밀토니안은 다음과 같이 기록될 수 있다:
여기서 및 는 발진기 앨리스 및 밥에서의 에너지 양자의 소멸(생성) 연산자이고, , 및 는 앤실라의 가장 낮은 세 개의 에너지 레벨이고, 및 는 두 개의 발진기(앨리스 및 밥)의 각주파수(angular frequency)이고, 및 는 앤실라의 및 전이 주파수이고, 및 (i = A 또는 B)는 두 개의 앤실라 전이(ancilla transition)와 관련되는 발진기(i)의 분산 주파수 시프트를 나타낸다. 작은 고차 비선형성은 간략화를 위해 C1에서 무시된다.
본 명세서에서 "구동 파형"이라고도칭해지는, 시간 종속 구동 신호 , 및 는, 각각, 앨리스, 밥 및 앤실라에 인가되어, 이들 요소의 각각에 대한 임의적인 단일의 큐비트 연산을 실현할 수도 있다. 발진기와 앤실라 상태 사이의 이러한 양자 논리 게이트는, 예를 들어, 2 모드 고양이 상태 의 결정론적 생성 및 조작을 위한, 그리고 예를 들어, 연속 변수 기반의 양자 컴퓨팅(continuous-variable-based quantum computation)을 가능하게 하기 위한 핵심 도구이다.
다음과 같이 광의적으로 설명될 수도 있는 시스템(3300)의 두 개의 발진기에 대하여 상기에서 설명되는 2 모드 얽힌 고양이 상태를 생성하기 위한 프로세스가 인식 및 식별되었다. 먼저, 다중 레벨 양자 시스템(3330)은 두 개의 에너지 레벨의 중첩으로 조작될 수도 있다. 이 결과를 산출하는 하나의 접근법은 블로흐 구(Bloch sphere)에서 앤실라 상태의 회전을 생성하기 위해 로 앤실라를 구동하는 것일 수도 있다. 앤실라가 어떻게 이 상태에 있도록 배열되는지에 무관하게, 각각의 발진기는 앤실라의 상태에 따른 변위에 의해 후속하여 구동될 수도 있는데, 이것은 각각의 발진기를 앤실라의 상태와 얽히게 한다. 예를 들어, 각각의 발진기가 상태에 있는 상태에서 조건부 변위(conditional displacement)가 적용되고, 앤실라가 상태에 있는 것을 변위가 조건으로 하는 경우, 변위는 3 방향 얽힘 게이트(three-way entangling gate)를 실현한다.
후속하여, 조인트 발진기 상태를 조건으로 하는 앤실라에 다른 회전 동작이 적용될 수 있는데, 이것은 앤실라의 얽힘을 풀고 발진기를 2 모드 고양이 상태로 남겨 둔다.
일부 실시예에 따르면, 각각의 앤실라 전이에 대한 각각의 발진기의 상태 종속 주파수 시프트(χ)는, 스펙트럼 선택적 제어 펄스(spectrally-selective control pulse)를 사용하여, 앤실라 레벨에 따른 공동 상태 조작을 허용하도록 배열되거나, 또는 그 반대를 허용하도록 배열된다. 실제로, 이러한 배열은, 이러한 조작을 가능하게 하는 상이한 공진 주파수를 가지도록 앤실라 시스템 및 발진기를 형성하는 것을 포함한다. 하나의 이러한 배열의 예가 하기에서 논의된다.
이 상기에서 설명된 고양이 상태 얽힘 프로세스는 도 34에 예시되는데, 도 34는, 일부 실시예에 따른, 두 개의 양자 역학 발진기의 모드에 걸쳐 있는 고양이 상태를 생성하기 위한 제어 시퀀스를 도시한다. 제어 시퀀스(3400)는 도면에서 좌측에서 우측으로 시간이 진행되는 앨리스, 밥 및 앤실라 시스템의 상태를 예시한다.
예시적인 제어 시퀀스(3400)에서, 앨리스, 밥 및 앤실라 시스템은 별개의 초기 상태에서 시작한다. 일부 실시예에서, 세 개의 시스템은 각각의 시스템의 기저 상태인 초기 상태를 갖는다. 예를 들어, 앨리스 및 밥은 상태에 있을 수도 있고 앤실라는 상태에 있을 수도 있다. 이들 초기 상태는 예시된 제어 시퀀스에 대한 편리한 시작 지점을 나타낼 수도 있지만, 고양이 상태 사이의 설명된 얽힘이 생성될 수 있는 한 다른 초기 상태가 고려될 수도 있다.
단계(3410)에서, 앤실라는 상태의 중첩 상태에 있도록 제어된다. 이것은 앤실라를 구동 신호로 구동하여 앤실라의 두 고유 상태와 관련되는 블로흐 구 상에서 앤실라의 양자 상태의 회전을 야기하는 것에 의해 달성될 수도 있다. 중첩은 다중 레벨 앤실라 시스템의 임의의 수의 에너지 레벨의 중첩일 수도 있으며, 이들 에너지 레벨의 임의의 중첩이 생성될 수도 있다. 제어 시퀀스(3400)에서의 주요 단계는, 앤실라의 상태를 조건으로 하며 두 개의 발진기의 각각과 앤실라 사이에 얽힘을 생성하는 조건부 변위(3420 및 3421)이다. 이들 변위가 단계(3410)에서 생성되는 앤실라의 중첩의 상태를 조건으로 하여 이루어져 이러한 얽힘을 생성할 수도 있는 한, 임의의 적절한 중첩이 단계(3410)에서 생성될 수도 있다.
단계(3420 및 3421)에서, 커플링된 앤실라의 상태에 따라 발진기에 에너지를 결맞게 추가하는 (또는 발진기로부터 에너지를 제거하는) 게이트가 앨리스 및 밥에게 각각 적용된다. 앤실라가 이 스테이지에서 상태의 중첩에 있기 때문에, 변위(3420 및 3421)를 중첩의 이들 상태 중 적어도 하나를 따르도록 만드는 것은, 앤실라의 상태와 얽히는 각각의 발진기의 상태의 중첩을 생성한다.
선택적 단계(3430)에서, 앨리스 및 밥의 상태에 따라 앤실라에 회전이 적용될 수도 있다. 이 회전은 발진기로부터 앤실라의 얽힘을 풀어줄 수도 있지만, 앤실라를 통한 그들의 (약한) 커플링을 통해 발진기를 서로 얽힌 상태로 여전히 남겨 둘 수도 있다.
도 33에서 도시되는 시스템(3300)의 하나의 가능한 실험적 실현을 예시하기 위해, 도 35a 및 도 35b는, 일부 실시예에 따른, 앤실라 트랜스몬에 커플링되는 두 개의 동축 공진기 공동을 포함하는 예시적인 회로 양자 전기 역학(circuit quantum electrodynamics: cQED) 시스템을 묘사한다. 도 35A에서 도시되는 디바이스의 삼차원 개략도인 시스템(3500)에서, 공진기(3510 및 3520)는 도 33의 시스템에서 양자 역학 발진기(35310 및 35320)로서 기능하고, 트랜스몬(3530)은 도 33의 시스템에서 다중 레벨 양자 시스템(3330)으로서 기능한다. 공진기(3510 및 3520)는, 예시되는 바와 같이, 알루미늄으로 형성되는 동축 공동이다.
도 35a 및 도 35b의 예에서, cQED 시스템은 또한, 앤실라 트랜스몬의 상태를 판독하도록 동작될 수도 있는 준 평면형 선형 공진기(quasi-planar linear resonator)를 포함한다. 판독 공진기에 의해 자신의 공진 주파수 근처에서 생성되는 펄스의 진폭 및 위상 둘 모두는 앤실라 트랜스몬의 양자 상태에 의존한다. 공진기는 도 35a에 도시되는 공진기 공동에 의해 그리고 도시되는 동축 배열의 중심 요소인 트랜스몬 칩 상의 스트립라인에 의해 형성된다. 트랜스몬은, 공동(3510), 공동(3520) 및 판독 공진기(3540)에 각각 커플링되는 세 개의 안테나(3531, 3532, 및 3533)를 특징으로 한다. 조셉슨 접합부(3535)는 안테나의 각각에 커플링된다.
도 35a 및 도 35b에서 도시되는 예시적인 cQED 시스템(3500)은 하기에서 더 상세하게 탐구되는데, 도 36는 공진기 공동(3510 및 3520)에 걸치는 2 모드 고양이 상태를 생성하기 위한 특정 제어 시퀀스를 묘사하고; 도 37는 사이에 대기 기간을 가지고 두 개의 비조건부 변위를 적용하는 것에 의해 공진기 공동 상에 조건부 변위를 효과적으로 생성하기 위한 예시적인 기술을 묘사하고; 도 38a 및 도 38b는 두 개의 공진기 공동의 조인트 패리티를 실험적으로 측정하기 위한 두 개의 예시적인 제어 시퀀스를 묘사하고; 도 39는 시스템(3500)의 동작을 위한 실험적 장치를 예시하고; 도 40A 내지 도 40C는 고순도 알루미늄의 블록으로부터의 시스템(3500)의 물리적 구현을 묘사한다.
도 35a 및 도 35b에서 도시되는 cQED 시스템의 유형에 기초하여 많은 실험적 구현 및 구성이 구상될 수도 있지만, 각각의 공진기 및 트랜스몬의 속성의 관점에서의 하나의 예시적인 구성이 설명될 것이다. 하기의 표 C1은, 트랜스몬 앤실라, 두 개의 공동 공진기(앨리스 및 밥) 및 판독 공진기를 포함하는, 시스템(3500)의 예시적인 실시예의 각각의 구성 요소의 해밀토니안 파라미터를 나타낸다. 측정된 파라미터는, 모든 전이 주파수(), 각각의 공진기와 각각의 트랜스몬 전이 사이의 분산 시프트(), 앨리스의 자기 커(self-Kerr)() 및 밥의 자기 커(), 앨리스와 밥 사이의 교차 커(cross-Kerr) 상호 작용()을 포함한다. 판독 공진기와 관련되는 커 파라미터 및 는, 다른 측정된 파라미터에 기초한 이론적인 추정치이다.
[표 C1]
표 C1의 예에서, 라는 것을 알 수 있을 것이다. 도 38a 내지 도 38b와 관련하여 하기에서 논의되는 바와 같이, 이러한 배열은 가 정확히 와 동일하다는 요건 없이 공진기의 조인트 패리티의 측정을 허용한다.
도 36는, 일부 실시예에 따른, 두 개의 양자 역학 공진기의 모드에 걸쳐 있는 고양이 상태를 생성하기에 적합한 제어 시퀀스를 예시한다. 제어 시퀀스(3600)는, 예를 들어, 도 35a 및 35b에서 도시되는 시스템(3500)에 적용될 수도 있다.
도 36의 예에서, 공진기(앨리스 및 밥) 및 앤실라 트랜스몬은, 각각, 초기에, 기저 상태 상태 및 에 있다. 단계(3610)에서, 앤실라 중첩은, 매니폴드의 블로흐 구의 X-Y 평면에서의 의 앤실라 회전인 회전 를 수행하는 것에 의해 준비된다. 이것은 앤실라를 기저 상태와 여기 상태의 동일한 중첩인 에 둔다.
단계(3620)에서, 조건부 변위 는 두 공동 각각에 적용된다. 시간 종속 마이크로파 제어 펄스 및 를 공동에 적용하는 것에 의해, 임의적인 공동 상태 변위가 앨리스() 및 밥()에서 독립적으로 생성될 수도 있다. 도 36의 예에서, 조건부 변위는, 커플링된 앤실라 트랜스몬이 상태에 있을 때, 각각의 공진기를 상태에 두는 (상태를 로부터 로 이동시키기 위해 에너지를 추가하는) 연산이다. 이들 변위의 최종 결과는 3 방향 얽힘 게이트를 실현하는 것이다:
단계(3630)에서, 공동 상태 를 조건으로 하는 앤실라 회전()은 앤실라의 얽힘을 풀고 공동을 2 모드 고양이 상태로 남겨 둔다. 즉, 앤실라는 로 돌아오지만, 공동은 여전히 상태에 남아 있다.
단계(3640)에서, 추가적인 변위 가 공동에 적용된다. 이들은 위상 공간에서 고양이 상태를 중심에 두기 위한 앨리스 및 밥의 무조건부 변위(unconditional displacement)()이다. 이것은 순전히 프리젠테이션의 편의를 위한 사소한 단계이며, 고양이 상태를 생성한다: .
상기에서 논의되는 바와 같이, 조건부 변위()는, 공동과의 앤실라의 얽힘을 허용하는, 따라서, 두 개의 공동 사이에서 얽힌 상태의 생성을 허용하는 것이다. 이 동작은 분산 상호 작용 강도(, i = A 또는 B)보다 더 작은 대역폭을 가지고 공동을 구동하는 것을 사용하여 직접 구현될 수 있다. 그러나, 이 방법은 상대적으로 긴 펄스 지속시간(따라서 결어긋남 및 커 효과로 인한 더 높은 불충실도(infidelity))을 필요로 한다. 조건부 변위()를 생성하기 위한 대안적인 방법이 도 37에서 도시된다.
도 37은, 조건부 변위 가 대기 시간 에 의해 사이가 분리되는 두 개의 무조건부 변위에 의해 효과적으로 실현되는 제어 시퀀스를 예시한다. 도 37의 예에서, 단계(3710, 3730 및 3740)는 도 36에서 도시되는 단계(3610, 3630 및 3640)와 동등하다. 도 36과 도 37 사이의 차이는, 단계(3721, 3722 및 3723)가 함께 도 36의 단계(3620) - 즉 조건부 변위 - 를 효과적으로 구현한다는 것이다.
단계(3721)에서, 비조건부 변위 및 는, 앨리스 및 밥에게 각각 적용되어, 두 개의 공동의 곱 상태(product state)가 인 것으로 나타나게 된다. 일부 실시예에서, 두 개의 변위는 동일한 크기 및 위상(예를 들어, )을 가질 수도 있다. 단계(3722)에서, 대기 시간 이 수행되는데, 그 시간 동안, 앨리스 및 밥의 상태는, 유니터리 연산자(unitary operator)(U(t))로 표현되는 앤실라의 상태에 의존하는 조건부 위상을 누산한다. 구체적으로, 대기 시간 동안, 각각의 공동과 앤실라 사이의 분산 상호 작용으로 인해, 공동 둘 모두에서의 공동 결맞음 상태는, 앤실라가 에 있는 경우 의 조건부 위상을 누산한다:
최종 결과는 공동의 상태가 다음과 같은 방식으로 3 방향 얽힌 상태로 진화한다는 것이다:
이 시간 진화 단계 이후에 각각의 공동에 단계(3723)에서 적용된 추가적인 변위는, 상기에서 설명되는 조건부 변위와 동일한 결과에 효과적으로 도달한다. 회전 프레임의 각각의 공동에서 광자 확률 분포를 설명하기 위해 IQ 평면을 사용하면, 결맞음 상태 는, 앤실라가 에 있을 때 정지 상태를 유지하고, 앤실라가 에 있을 때 각속도 를 가지고 회전하는 (Gaussian(가우시안)) 원에 의해 표현될 수 있다. 따라서, 이 조건부 위상 게이트는, 앤실라가 에서 준비될 때 위상 공간에서 공동 결맞음 상태를 분할하여, 조건부 변위를 효과적으로 실현할 수 있다.
도 38a 및 도 38b는, 일부 실시예에 따른, 두 개의 양자 역학 발진기의 조인트 패리티를 실험적으로 측정하기 위한 두 가지 접근법을 묘사하는 예시적인 제어 시퀀스이다. 상기에서 논의되는 바와 같이, 2 모드 고양이 상태를 이해하는 것 및 에러 신드롬을 검출하고 그들을 정정하여 양자 에러 정정 기술을 통해 상태를 유지하는 것 둘 다를 위해서는, 조인트 패리티 수의 측정이 중요하다.
도 35a 및 도 35b에서 도시되는 예시적인 시스템(3500)의 경우, 조인트 패리티 측정은 조인트 광자 수 패리티() 측정이다. 앤실라 큐비트의 및 레벨만 사용하는 이 단일의 공동 광자 패리티 측정은, 다른 공동이 진공 상태에 있을 때 하나의 공동에 적용 가능하다. 측정은, 주목하는 공동(i = A 또는 B)의 짝수 광자 수 및 홀수 광자 수 상태를, 앤실라의 상이한 레벨로 매핑하기 위해, 분산 상호 작용 를 사용한다. 이것은, 의 대기 시간에 의해 분리되는, (동일 축, 예를 들어, X 축을 중심으로 하는) 앤실라 큐비트의 두 번의 회전 에 의해 실현될 수도 있다. 예를 들어, 밥이 진공 상태()에 있다면, 시간 에 걸친 식 C5에서 설명되는 조건부 위상 시프트는 다음의 유니터리 연산자에 의해 설명된다:
이 시프트는, 이기 때문에, 앨리스에서의 광자 수가 홀수인 것을 조건으로 하는 의 큐비트 Z 회전과 동등하다. 따라서, 전체 시퀀스 는, 앨리스에서의 광자 수 패리티가 균등한 경우 및 그 경우에만 큐비트를 반전하고, 따라서 큐비트 상태의 후속하는 판독은 캐비티의 패리티를 측정한다.
단일의 캐비티에서 패리티를 측정하기 위한 이 제어 및 측정 시퀀스는, 원리적으로, 조인트 광자 수 패리티를 또한 측정하도록 구현될 수 있지만, 그러나 가 정확히 와 동일한 경우에만 구현될 수 있다. 이것은 의 대기 시간 때문이며, 식 5로부터, 다음을 얻는다:
를 주목하면, 큐비트 판독이 후속되는 의 동일한 제어 시퀀스가 조인트 패리티 측정을 달성할 것이다. 그러나, 엄격하게 동일한 및 가 없으면, 하나의 공동에서의 위상 누산은 다른 것보다 더 빠르고, 이 간단한 프로토콜을 동시에 사용하여 공동 둘 모두에서 패리티 연산자를 실현하는 것은 일반적으로 가능하지 않다. 또한, 일반적인 2 공동 양자 상태의 경우, 이 시퀀스는, 프로세스 동안 다른 공동에서의 광자와 앤실라 사이의 피할 수 없는 얽힘으로 인해 단일 공동 패리티 연산자(PA 또는 PB)를 측정할 수 없다.
일부 실시예에 따르면, 해밀토니안 파라미터에 대한 덜 엄격한 요건을 갖는 PJ를 측정하기 위한 하나의 기술은 앤실라의 레벨을 활용하는 것에 의해 작용한다. 이 방법은, 앤실라의 전이가 밥과의 더 강한 상호 작용()을 나타내고, 한편 전이가 앨리스와의 더 강한 상호 작용()을 나타낼 때, 유익할 수도 있다. 이것은 두 공동 사이의 앤실라 주파수, 즉 를 공학적으로 구현하는 것에 의해 물리적으로 실현될 수 있다.
일반적으로 두 개의 공동 및 세 개의 앤실라 레벨을 갖는 양자 상태를 고려하면, 임의의 대기 시간 에 대한 유니터리 진화(unitary evolution)는 다음과 같은데:
여기서
이다.
여기서 및 을 정의한다. 따라서, 두 개의 공동은, 및 에 대해 상이한 상대적 비율에서 그들의 결맞음 상태 성분에서 조건부 위상을 동시에 획득한다. 도 38a 및 도 38b는, 및 가 동일하다는 요건 없이 조인트 패리티 측정을 실현하기 위한 두 개의 상이한 펄스 시퀀스를 예시한다. 도 38a 및 도 38b 둘 모두에서, 단계(3810)는 두 발진기(앨리스 및 밥)와 앤실라 사이의 상태 생성을 나타낸다. 단계(3810)는, 예를 들어, 도 34에서 도시되는 제어 시퀀스(3400) 또는 도 36에서 도시되는 제어 시퀀스(3600)를 포함할 수도 있다. 도 38a 및 도 38b의 각각에서의 단계(3820)는 공동의 초기 변위이다.
도 38a의 예에서, 주어진 2 공동 양자 상태 에 대해, 상태 에서 앤실라를 준비하기 위해 먼저, 단계(3830)에서 회전을 사용할 수 있다. 그 다음, 대기 시간 이, 단계(3840)에서, 상태의 성분에 대해 두 개의 공동에 위상 및 을 부여한다:
다음으로, 단계(3850)에서, 이 중간 상태의 성분은 공간에서의 회전인 에 의해 로 변환된다. 후속하여, 제2 대기 시간 는, 단계(3860)에서, 이제, 상태의 성분에 대해 두 개의 공동에 위상 및 를 부여하는 제2 동시적 조건부 위상 게이트를 유도한다:
그 다음, 성분은 단계(3870)에서 다른 펄스에 의해 로 다시 변환된다. 및 가 다음 식을 만족하는 경우:
획득된 양자 상태는:
식 C7에서 동시에 제어된 위상 게이트()를 효과적으로 실현하는
이다. 마지막으로, 펄스가, 단계(3880)에서, 단계(3890)에서 판독 공진기를 통한 판독을 위해 준비된, 앤실라 , 레벨에 대한 조인트 패리티의 투영을 완료한다.
식 C12에서 및 에 대한 음이 아닌 해를 구하는 조건은, 및 가 반대 부호를 갖는 것이다. 본질적으로, 더 작은 로 인해 에서 다른 것보다 더 느린 위상을 획득하는 공동은, 그것의 더 큰 를 사용하여 에서 따라 잡도록 허용된다.
χ의 이러한 상대적 관계는, 절대적인 수학적 요건이 아니라 단지 실제적으로 바람직한 조건이라는 것을 유의해야 한다. 이것은, 공동 둘 모두가 모듈로 의 조건부 위상을 획득할 때마다, 패리티 매핑이 달성될 수 있기 때문이다. 앤실라에 더 강한 분산 커플링을 갖는 공동에 적용되는 위상의 여분의 배수를 허용하는 것이 항상 가능하지만, 그것은 전체적인 게이트 시간을 증가시키고 더 많은 결어긋남을 초래한다. PJ 연산자를 공학적으로 구현함에 있어서 가장 중요한 성분은, 식 C12와 같은 두 개의 식이 동시에 충족되는 것을 허용하는 ( 에 더하여) 여분의 튜닝 파라미터 이다.
이 여분의 자유도는 또한, 임의적인 2 공동 양자 상태에 대한 단일의 공동의 광자 수 패리티(PA 또는 PB)의 측정을 가능하게 한다. 이 대안은, 하나의 공동이 조건부 위상(모듈로 )을 획득하고 한편 다른 공동은 0 위상(모듈로 )을 획득하는 이러한 대기 시간을 선택하는 동안, 도 38a에서 도시되는 것과 동일한 제어 시퀀스를 사용하여 실현될 수 있다. 예를 들어, PA를 측정하기 위해, 다음을 충족하는 및 를 사용한다:
도 38b는, 더 많은 앤실라 동작을 사용하는, 그러나 χ의 더 큰 파라미터 공간에 더욱 적응적인 조인트 패리티 매핑 프로토콜의 대안적인 버전을 도시한다. 이 프로토콜에서, 앤실라는, 에 비례하는 조건부 위상이 공동에 적용될 때, 중첩에서 시간을 소비한다. 조인트 패리티 매핑을 달성하기 위해, 따라서, 두 시간 간격 및 는 다음을 만족하여야 하는데:
이것은, 가 와 대비하여 반대 부호를 가질 때 여분의 위상의 사용을 방지할 수 있다.
실험적으로, 어떤 패리티 매핑 시퀀스를 적용할지(도 38a 또는 도 38b) 및 게이트 시간 및 의 선택은, 펄스 속도/대역폭 및 결맞음 시간(coherence time)과 같은 다양한 양태에서의 절충(trade-off)을 수반한다. 도 38a의 시퀀스에 대해, = 0, = 184 ns가 실험적으로 구현되었다. 도 38b의 시퀀스에 대해, = 28 ns, = 168 ns가 실험적으로 구현되었다. 실제 유효 대기 시간은, 각각의 앤실라 회전의 0이 아닌 지속시간(16 ns)으로 인해, 더 길다. 대기 시간의 이 선택으로, 제1 프로토콜은, 정확한 패리티 매핑에 필요한 정확한 위상을 산출하지 못한다(우리는 및 를 추정한다). 이들 위상 에러는, 본 연구 하에서 2 공동 상태에 대해 약 3 %의 조인트 패리티 측정치의 추정된 불충실도로 이어진다. 정확한 위상은 더 긴 대기 시간으로 달성될 수 있고, 그 결과 및 이지만, 그러나 결어긋남 및 고차 해밀토니안 항으로 인한 불충실도는 이익보다 더 크다. 원칙적으로, 상대적으로 짧은 총 게이트 시간에서 정확한 위상을 달성하는 제2 프로토콜이 더 유리해야 한다. 그러나 제2 프로토콜을 사용하면, 제1 프로토콜과 거의 동일한 충실도를 갖는 2 모드 고양이 상태의 조인트 위그너 단층 촬영의 가시적으로 동일한 결과를 관찰한다. 이것은, 제2 프로토콜에 수반되는 더욱 복잡한 앤실라 회전으로부터의 여분의 불충실도에 기인할 수도 있다.
도 39는, 일부 실시예에 따른, 앤실라 다중 레벨 양자 시스템에 커플링되는 두 개의 양자 역학 발진기의 시스템을 제어 및/또는 측정하기 위한 예시적인 실험적 장치의 회로도이다. 시스템(3900)은, 예를 들어, 도 35a 및 도 35b에서 도시되는 cQED 시스템(3500) 또는 본 명세서에서 설명되는 기술을 실행하기에 적합한 어떤 다른 cQED 시스템일 수도 있는 cQED 시스템(3920)을 포함한다.
시스템(3900)은 15 mK, 4 K 및 3500 K의 세 개의 온도 스테이지를 포함하는데, 여기서 cQED 시스템(3920)은 15 mK 스테이지에서 동작된다. 예를 들어, cQED 시스템(3920)은 Cryoperm(크라이어펌) 자기 차폐물 내에 설치될 수도 있고, 15 mK의 기저 온도를 갖는 희석 냉동기의 혼합 챔버로 열적 평형화될 수도 있다. 떠돌이 방사선(stray radiation) 및 광자 샷 노이즈(photon shot noise)를 감소시키기 위해, 저역 통과 필터 및 적외선(에코솔브(eccosorb)) 필터가 사용될 수도 있다. 써큘레이터를 통해 디바이스 패키지의 출력 포트에 연결되며, 거의 양자 제한 증폭(near-quantum-limited amplification)을 제공하는 15 mK 스테이지에 조셉슨 파라메트릭 컨버터(Josephson parametric converter: JPC)(3930)가 또한 장착된다.
도 39의 예에서, 필드 프로그래머블 게이트 어레이(field programmable gate array: FPGA)(3940)는 양자 제어 펄스 시퀀스 및 데이터 획득 프로세스 둘 모두를 동작시킨다. 일부 경우에, FPGA는 (예를 들어, 상기에서 설명되는 바와 같이, 회전, 변위, 등등을 수행하기 위해) 앨리스, 밥 및 앤실라에 대한 적용을 위해 저장된 파형에 액세스할 수도 있다. 다른 경우에, FPGA는 파형을 실시간으로 저장하는 대신 컴퓨팅하도록 프로그래밍될 수도 있다. 이 후자의 접근법은 다수의 상이한 공동 변위에 대한 파형 메모리의 더 낮은(또는 최소의) 사용량으로 이어져, 단일의 실행에서 많은 측정을 허용할 수도 있다.
도 39의 예에서, 공동 구동 및 트랜스몬 구동은, 각각의 마이크로파 발생기에 의해 생성되는 연속파(CW) 캐리어 톤의 측대역 변조에 의해 생성된다. 구동 파형은 각각의 공동에 그리고 트랜스몬에 독립적으로 인가될 수도 있다. 4 개의 FPGA 아날로그 채널은, 공동 구동을 제어하여 임의적인 공동 변위를 각각 구현하는 유닛(3950) 내의 2 IQ 쌍으로서 사용된다. 트랜스몬 앤실라의 회전은, 디지털 마커를 통해 FPGA에 동기화되는 임의적인 파형 발생기(AWG(3960))에 의해 제공되는 IQ 채널의 다른 쌍에 의해 제어된다. 이 IQ 쌍은, 상이한 중간 주파수(intermediate frequency: IF)를 사용하는 것에 의해 전이 및 전이 둘 모두를 제어한다.
도 39의 예에서, 앤실라 판독은, 그것의 공진 주파수 근처에서 준 평면 판독 공진기의 두 개의 포트를 통한 판독 펄스의 마이크로파 전송의 헤테로다인 측정에 의해 수행될 수도 있다. cQED 분산 판독을 사용하면, 전송된 신호의 진폭 및 위상은 앤실라의 양자 상태에 의존한다. 이 판독 펄스는 FPGA 디지털 채널에 의해 게이트식으로 제어되는(gated) 마이크로파 발생기(RO)(3971)에 의해 생성된다. 전송된 신호는, JPC에 의해 증폭된 이후, 4 K의 높은 전자 이동도 트랜지스터(high electron mobility transistor: HEMT) 및 실온의 정규 RF 증폭기에 의해 추가로 증폭된다. 그 다음, 증폭된 신호는 "국부 발진기(local oscillator)"(LO)(3972) 마이크로파 발생기의 출력과 50 MHz로 하향 혼합되고(mixed down), FPGA에 의해 분석된다. 판독 펄스의 분할된 사본은, 냉동고에 들어가지 않고 LO와 직접적으로 혼합되어 측정된 전송에 대한 위상 참조를 제공한다.
일부 실시예에 따르면, cQED 시스템의 공동의 긴 수명은 고도로 결맞음의 공동 양자 상태의 준비를 허용할 수도 있지만, 그러나, 또한, 측정 프로세스를 반복할 수 있는 비율을 심각하게 제한할 수도 있다. (앨리스에 대해 ㎳를 사용하면, 공동 광자 수가 0.01 정도까지 자연적으로 붕괴하는데 15 내지 20㎳가 소요된다.) 2 공동 양자 상태의 단층 촬영 측정이 많은 양의 측정을 필요할 수 있기 때문에, 일부 경우에, 공동 둘 모두에 대해 신속한 리셋을 실현하기 위해 4 파 혼합 프로세스(four-wave mixing process)가 구현될 수도 있다. 이들 프로세스는, 세 개의 파라메트릭 펌핑 톤(parametric pumping tone)을 사용하여 앨리스 또는 밥의 광자를 짧은 수명의 판독 공진기 모드의 광자로 효과적으로 변환할 수 있다. 예를 들어, 이 리셋 동작은 400㎲ 동안 적용될 수 있고, 그 다음, 실험 데이터는 약 900㎲의 반복 싸이클을 가지고 획득될 수도 있다.
도 40A 내지 도 40C는 고순도 알루미늄 블록으로 형성되는 cQED 시스템(3500)의 하나의 예시적인 물리적 구현을 묘사한다. 도 40A는 두 개의 동축 스터브 공동 공진기 및 트랜스몬을 포함하는 기계 가공된 알루미늄 패키지의 사진이다. 도 40A의 예에서, 고순도(5N5) 알루미늄의 단일의 블록이, 초전도 공동 공진기를 둘 모두 포함하는 3D 구조체를 형성하도록 기계 가공되고, 또한, 퇴적된 조셉슨 접합부를 갖는 사파이어 칩에 대한 패키지로서 기능한다.
도 40A의 두 개의 공동의 각각은, 중심 스터브(예를 들어, 직경 3.2㎜)와 원통형 벽(외부 도체)(예를 들어, 직경 9.5㎜) 사이의 전송선 공진기의 3D 버전으로 간주될 수 있다. 스터브의 높이는 공진 주파수를 제어하고, 묘사된 예에서, 앨리스 및 밥의 경우, 각각, 약 12.2㎜ 및 16.3㎜이다. 두 공동 사이에서 외부로부터 중간 벽을 향해 터널(예에서, 5.8㎜의 최대 폭 및 3.9㎜의 최대 높이를 가짐)이 개방되어, 터널과 두 공동 사이에 세 방향 조인트를 생성한다. 전체 패키지는, 공동 공진기의 표면 품질을 향상시키기 위해, 기계 가공 이후 약 80㎛만큼 화학적으로 에칭된다.
도 40A 내지 도 40C의 예에서, 초전도 트랜스몬은, 제조 이후 430㎛ 두께의 c면 사파이어 웨이퍼로부터 다이싱되는 5.5㎜×27.5㎜ 칩 상에 있다. 칩 상의 트랜스몬은 도 40B에서 도시되어 있다. 제조 프로세스는 전자빔 리소그래피 및 Al/AlOx/Al 조셉슨 접합부의 섀도우 마스크 증착을 사용하였다. 사파이어 칩은, 모드 커플링을 제공하기 위해 트랜스몬의 안테나 패드가 동축 공동 안으로 약간 침입한 상태에서, 터널 안으로 삽입된다. 칩은 알루미늄 클램핑 구조체 및 인듐 밀봉부를 사용하여 일 단부에서 기계적으로 고정된다.
일부 실시예에 따르면, 트랜스몬 제조 프로세스 동안, 알루미늄 막의 100㎛× 9.8㎜ 스트립이 사파이어 칩 상에 퇴적되어 판독 공진기를 형성할 수도 있다. 이 금속 스트립 및 터널의 벽은 평면-3D 하이브리드(planar-3D hybrid) 스트립라인 공진기를 형성한다. 이 공진기 설계는, 리소그래피 치수 제어 및 낮은 표면/방사 손실 둘 모두의 장점을 갖는다. 여기서, 그것은 트랜스몬에 용량적으로 커플링되고, 도 40C에서 도시되는 바와 같이, 판독을 위해 50Ω 전송선에 강하게 커플링된다.
따라서 본 발명의 적어도 하나의 실시예의 여러 가지 양태를 설명하였으나, 기술 분야의 숙련된 자는 다양한 변경, 수정, 및 개선을 쉽게 떠올릴 것이라는 것이 인식되어야 한다.
이러한 변경, 수정 및 향상은 본 발명의 일부인 것으로 의도되며, 본 발명의 사상 및 범위 내에 있는 것으로 의도된다. 또한, 본 발명의 장점이 나타내어지지만, 본 명세서에서 설명되는 기술의 모든 실시예가 모든 설명된 장점을 반드시 포함하는 것은 아닌 것으로 인식되어야 한다. 일부 실시예는 본 명세서에서 유리한 것으로 설명되는 임의의 특징을 구현하지 않을 수도 있고, 일부 경우에 설명된 특징 중 하나 이상은 추가 실시예를 달성하도록 구현될 수도 있다. 따라서, 상기의 설명 및 도면은 예에 불과하다.
수치 값 및 범위는 명세서 및 청구 범위에서 근사 값 또는 정확한 값으로 주어질 수 있다. 예를 들어, 일부 경우에 "약", "대략" 및 "실질적으로"라는 용어는 값과 관련하여 사용될 수 있다. 이러한 언급은 참조된 값뿐만 아니라 이 값에서 합리적인 플러스 및 마이너스 값을 포함하는 것으로 의도된다. 예를 들어, 일부 실시예에서 "약 10 내지 약 20"이라는 어구는 일부 실시예에서 "정확히 10과 정확하게 20 사이"뿐만 아니라 "실시예에서 10±δ1 내지 20±δ2"를 의미하도록 의도된다. 값에 대한 변화량 δ1, δ2는 일부 실시예에서 값의 5%보다 작을 수도 있고, 일부 실시예에서는 값의 10%보다 작을 수도 있고 일부 실시예에서는 값의 20%보다 작을 수도 있다. 넓은 범위의 값, 예를 들어, 3자리수 이상을 포함하는 범위의 값이 주어지는 실시예에서, 값에 대한 변화량 δ1, δ2는 50%일 수 있다. 예를 들어 작동 범위가 2에서 200까지 연장된다면 "약 80"은 40과 120 사이의 값을 포함할 수 있다.
본 명세서에 설명된 기술의 전술된 실시예는 다양한 방법으로 구현될 수 있다. 예를 들어, 실시예들은 하드웨어, 소프트웨어 또는 이들의 조합을 사용하여 구현될 수 있다. 소프트웨어로 구현될 때 소프트웨어 코드는 단일 컴퓨터에서 제공되든 또는 여러 컴퓨터 간에 분산되든 관계 없이 적절한 프로세서 또는 프로세서 집합체에서 실행될 수 있다. 이러한 프로세서는 CPU 칩, GPU 칩, 마이크로프로세서, 마이크로컨트롤러 또는 코-프로세서와 같은 이름으로 이 기술 분야에 알려진 상업적으로 이용 가능한 집적 회로 구성 요소를 포함하는 집적 회로 구성 요소에 하나 이상의 프로세서를 갖는 집적 회로로서 구현될 수 있다. 대안적으로, 프로세서는 ASIC, FPGA, 또는 프로그래밍 가능 논리 디바이스를 구성함으로써 얻어지는 반-맞춤형 회로와 같은 커스텀 회로에 구현될 수 있다. 또 다른 대안으로서, 프로세서는 상업적으로 이용 가능한, 세미 맞춤식 또는 맞춤식의 대형 회로 또는 반도체 디바이스의 일부일 수 있다. 특정 예로서, 상업적으로 이용 가능한 일부 마이크로프로세서는 다수의 코어를 갖고 이들 코어 중 하나 또는 서브 세트의 코어가 프로세서를 구성할 수 있다. 그러나 프로세서는 임의의 적절한 포맷의 회로를 사용하여 구현될 수 있다.
본 발명의 다양한 양태는, 단독으로, 조합하여, 또는 상기에서 설명되는 실시예에서 구체적으로 논의되지 않은 다양한 배열로 사용될 수도 있고, 따라서, 본 발명의 응용에서, 상기의 설명에서 기술되는 또는 도면에서 예시되는 구성 요소의 세부 사항 및 배열로 제한되지 않는다. 예를 들어, 하나의 실시예에서 설명되는 양태는 다른 실시예에서 설명되는 양태와 임의의 방식으로 결합될 수도 있다.
또한, 본 발명은, 그 예가 제공된 방법으로서 구현될 수도 있다. 방법의 일부로서 수행되는 단계는 임의의 적절한 방식으로 순서화될 수도 있다. 따라서, 예시된 것과는 상이한 순서로 단계가 수행되는 실시예가 구성될 수도 있는데, 예시된 것과는 상이한 순서로 단계가 수행되는 것은, 비록 예시된 실시예에서 순차적인 단계로서 도시될지라도, 일부 단계를 동시에 수행하는 것을 포함할 수도 있다.
또한, 일부 액션은 "사용자"에 의해 취해지는 것으로 설명될 수 있다. "사용자"는 단일 개체일 필요는 없고, 일부 실시예에서는 "사용자"에 기인하는 액션은 컴퓨터 보조 도구 또는 기타 메커니즘과 커플링된 개인 및/또는 개인 팀으로 수행될 수 있다는 것을 이해해야 한다.
청구항 요소를 수식하기 위한, 청구항에서의 "제1", "제2", "제3", 등등과 같은 서수 용어의 사용은, 그 자체로, 다른 것보다 우월한 하나의 청구항 요소의 어떠한 우선 순위, 우선권, 또는 순서 또는 방법의 단계가 수행되는 시간적 순서를 의미하는 것은 아니라, 소정의 명칭을 갖는 하나의 청구항 요소를, (서수적 용어의 사용을 제외한) 동일한 이름을 갖는 다른 요소와 구별하여 청구항 요소를 구별하기 위한 라벨로서 사용되는 것에 불과하다.
또한, 본 명세서에서 사용되는 문체 및 전문 용어는 설명의 목적을 위한 것이며 제한으로서 간주되어서는 안 된다. 본 명세서에서의 "구비하는", "포함하는" 또는 "갖는", "함유하는", "수반하는", 및 그 변형어의 사용은, 그 용어 이후에 열거되는 항목 및 그 등가물뿐만 아니라 추가적인 항목을 포괄하도록 의도된다.
Claims (24)
- 파형 프로세서로서,
하나 이상의 데이터 저장 디바이스로서,
복수의 마스터 명령을 저장하기 위한 제1 메모리로서, 마스터 명령은 복수의 디지털 데이터 필드를 포함하고, 상기 마스터 명령은 한정된 차수를 갖는, 상기 제1 메모리; 및
복수의 디지털 파형을 저장하기 위한 제2 메모리를 포함하는, 상기 하나 이상의 데이터 저장 디바이스;
상기 제1 메모리에 액세스하고, 한정된 차수에 따라 상기 마스터 명령을 순차적으로 실행하도록 구성된 제1 복수의 논리 블록을 포함하는 제1 시퀀서로서, 상기 마스터 명령을 실행한 결과에 적어도 부분적으로 기초하여 디지털 값을 출력하도록 구성된 제1 디지털 출력을 갖는 상기 제1 시퀀서;
상기 제1 시퀀서에 커플링되고 상기 제1 디지털 출력으로부터 값을 수신하도록 구성된 제2 시퀀서로서, 상기 제2 시퀀서는 제2 복수의 논리 블록을 포함하고, 상기 제2 복수의 논리 블록은,
상기 제2 메모리에 액세스하고;
상기 제1 시퀀서로부터 수신된 상기 디지털 값들 중 하나 이상의 디지털 값에 따라 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환함으로써 아날로그 파형을 적어도 부분적으로 생성하고; 그리고
상기 생성된 아날로그 파형을 외부 시스템으로 출력하도록 구성된, 상기 제2 시퀀서; 및
상기 외부 시스템으로부터 수신된 아날로그 파형을 적분하고 상기 적분 결과를 상기 제1 시퀀서에 출력하도록 구성된 제3 복수의 논리 블록을 포함하는 파형 분석기를 포함하며,
상기 제2 시퀀서에 의해 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환하는 것은, 상기 제1 시퀀서로부터 수신된 하나 이상의 디지털 값에 적어도 부분적으로 기초하여 상기 복수의 디지털 파형 중 상기 하나의 디지털 파형에 선형 변환을 수행하는 것을 포함하는, 파형 프로세서. - 제1항에 있어서,
상기 하나 이상의 데이터 저장 디바이스는 복수의 파형 명령을 저장하기 위한 제3 메모리를 더 포함하고, 파형 명령은 복수의 디지털 데이터 필드를 포함하고, 상기 파형 명령은 한정된 차수를 갖고,
상기 제2 시퀀서의 상기 제2 복수의 논리 블록은,
상기 제3 메모리에 액세스하고, 한정된 차수에 따라 상기 파형 명령을 순차적으로 실행하며; 그리고
실행된 파형 명령에 따라 상기 아날로그 파형을 생성하도록 더 구성된, 파형 프로세서. - 제2항에 있어서, 상기 파형 명령은 적어도 제1 분기 명령을 포함하고, 상기 제2 시퀀서는 상기 제1 시퀀서로부터 상기 제2 시퀀서에 의해 수신된 디지털 신호에 적어도 부분적으로 기초하여, 상기 제1 분기 명령에 후속하여 실행될 상기 복수의 파형 명령의 비순차 파형 명령을 식별하도록 더 구성된, 파형 프로세서.
- 제2항에 있어서, 상기 제2 시퀀서의 상기 제2 복수의 논리 블록은 한정된 차수에 따라 상기 복수의 파형 명령을 반복적으로 실행하도록 더 구성된, 파형 프로세서.
- 제1항에 있어서, 상기 마스터 명령은 적어도 제1 분기 명령을 포함하고, 상기 제1 시퀀서는 상기 제1 시퀀서에 의해 수신된 디지털 신호에 적어도 부분적으로 기초하여 상기 제1 분기 명령에 후속하여 실행될 상기 복수의 마스터 명령 중 비순차 마스터 명령을 식별하도록 더 구성된, 파형 프로세서.
- 제5항에 있어서, 상기 제1 시퀀서에 의해 수신된 상기 디지털 신호는 상기 파형 분석기로부터 상기 제1 시퀀서에 의해 수신되고, 상기 파형 분석기에 의해 적분된 상기 적분 결과를 포함하는, 파형 프로세서.
- 제5항에 있어서, 상기 제1 시퀀서는 상기 파형 분석기로부터 상기 제1 시퀀서에 의해 수신된 상기 적분 결과에 적어도 부분적으로 기초하여 디지털 명령을 상기 제2 시퀀서에 출력하도록 더 구성된, 파형 프로세서.
- 제1항에 있어서, 상기 파형 분석기에 의해 아날로그 파형을 적분하는 것은 상기 제1 시퀀서에 의해 마스터 명령을 실행하는 것에 의해 트리거되는, 파형 프로세서.
- 제1항에 있어서, 상기 외부 시스템은 큐비트(qubit)를 포함하는 양자 시스템이고, 상기 생성된 아날로그 파형은 상기 큐비트의 상태를 회전시키도록 설계된, 파형 프로세서.
- 제1항에 있어서, 상기 제1 시퀀서는 상기 마스터 명령을 실행한 결과에 적어도 부분적으로 기초하여 디지털 값을 출력하도록 구성된 제2 디지털 출력을 갖게 더 구성되고, 상기 파형 프로세서는,
상기 제1 시퀀서에 커플링되고 상기 제2 디지털 출력으로부터 오는 값을 수신하도록 구성된 제3 시퀀서를 더 포함하고, 상기 제3 시퀀서는 상기 제1 시퀀서로부터 수신된 디지털 값들 중 하나 이상의 디지털 값에 따라 디지털 값을 출력하도록 구성된, 파형 프로세서. - 삭제
- 제1항에 있어서, 상기 하나 이상의 데이터 저장 디바이스, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 단일 기판 상에 조립되는, 파형 프로세서.
- 제1항에 있어서, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 전계 프로그래밍 가능한 게이트 어레이로 구현되는, 파형 프로세서.
- 제1항에 있어서, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 주문형 집적 회로로 구현되는, 파형 프로세서.
- 제1항에 있어서, 상기 제1 시퀀서, 상기 제2 시퀀서 및 상기 파형 분석기는 공통 클록 신호를 수신하도록 구성된, 파형 프로세서.
- 제1항에 있어서, 상기 제2 시퀀서는 IQ 파형 쌍을 포함하는 아날로그 파형을 생성하도록 구성된, 파형 프로세서.
- 제1항에 있어서, 상기 제2 시퀀서는 단일 측대역 변조된 파형으로 상기 아날로그 파형을 생성하도록 구성된, 파형 프로세서.
- 제1항에 있어서,
상기 제2 시퀀서는 디지털-아날로그 컨버터를 포함하고; 그리고
상기 파형 분석기는 아날로그-디지털 컨버터를 포함하는, 파형 프로세서. - 제1항의 파형 프로세서 및 상기 파형 프로세서에 커플링된 초전도 큐비트를 포함하는 시스템.
- 서로 통신 가능하게 커플링된 제1항의 파형 프로세서의 복수의 인스턴스를 포함하는 시스템.
- 방법으로서,
제1 복수의 논리 블록을 포함하는 제1 시퀀서에 의해, 하나 이상의 데이터 저장 디바이스의 제1 메모리에 저장된 복수의 마스터 시퀀스 명령으로부터 제1 마스터 시퀀스 명령을 선택하는 단계로서, 마스터 시퀀스 명령은 복수의 디지털 데이터 필드를 포함하고, 상기 마스터 명령은 한정된 차수를 갖는, 상기 제1 마스터 시퀀스 명령을 선택하는 단계;
상기 제1 시퀀서에 의해 상기 제1 마스터 시퀀스 명령을 실행하는 단계;
상기 제1 시퀀서에 의해, 하나 이상의 디지털 값을 디지털-아날로그 컨버터 및 제2 복수의 논리 블록을 포함하는 제2 시퀀서에 출력하는 단계;
상기 제1 시퀀서로부터 수신된 상기 하나 이상의 디지털 값에 따라 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환하는 것에 의해 적어도 부분적으로 특성을 갖는 제1 아날로그 파형을 상기 제2 시퀀서에 의해 생성하는 단계;
상기 제1 아날로그 파형을 시스템에 인가하는 단계;
기판 상에 조립된 제1 아날로그-디지털 컨버터 및 제3 복수의 논리 블록을 포함하는 파형 분석기에 의해, 상기 시스템으로부터 제1 수신된 아날로그 파형을 적분하는 단계;
상기 파형 분석기에 의해, 적분 결과를 상기 제1 시퀀서에 제공하는 단계; 및
상기 제1 시퀀서에 의해, 상기 파형 분석기로부터 수신된 결과에 기초하여 상기 복수의 마스터 시퀀스 명령 중 제2 마스터 시퀀스 명령을 실행하는 단계를 포함하고,
상기 제2 시퀀서에 의해 상기 복수의 디지털 파형 중 하나의 디지털 파형을 변환하는 것은, 상기 제1 시퀀서로부터 수신된 하나 이상의 디지털 값에 적어도 부분적으로 기초하여 상기 복수의 디지털 파형 중 상기 하나의 디지털 파형에 선형 변환을 수행하는 것을 포함하는, 방법. - 제21항에 있어서,
상기 제1 시퀀서에 의해, 상기 적분 결과에 부분적으로 기초하여 내부 결과를 컴퓨팅하는 단계;
상기 제1 시퀀서에 의해 상기 내부 결과를 상기 제2 시퀀서에 제공하는 단계; 및
상기 제2 시퀀서에 의해, 상기 내부 결과에 부분적으로 기초하여 제2 아날로그 파형을 상기 시스템에 출력하는 단계를 더 포함하는, 방법. - 제21항에 있어서, 상기 시스템은 큐비트를 포함하는 양자 시스템이고, 상기 제1 아날로그 파형은 상기 큐비트의 상태를 회전시키도록 설계된, 방법.
- 제21항에 있어서,
상기 제1 시퀀서에 의해, 상기 파형 분석기로부터 수신된 결과에 적어도 부분적으로 기초하여 상기 제1 마스터 시퀀스 명령에 후속하여 실행될 상기 복수의 마스터 명령 중 비순차 마스터 명령을 식별하는 단계를 더 포함하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662294966P | 2016-02-12 | 2016-02-12 | |
| US62/294,966 | 2016-02-12 | ||
| PCT/US2017/017534 WO2017139683A1 (en) | 2016-02-12 | 2017-02-10 | Techniques for control of quantum systems and related systems and methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180112833A KR20180112833A (ko) | 2018-10-12 |
| KR102659959B1 true KR102659959B1 (ko) | 2024-04-23 |
Family
ID=59563566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187026322A KR102659959B1 (ko) | 2016-02-12 | 2017-02-10 | 양자 시스템을 제어하는 기술 그리고 관련 시스템 및 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US11635456B2 (ko) |
| EP (1) | EP3414583A4 (ko) |
| JP (1) | JP6877050B2 (ko) |
| KR (1) | KR102659959B1 (ko) |
| CN (1) | CN108780129B (ko) |
| CA (1) | CA3012853A1 (ko) |
| IL (1) | IL260735B (ko) |
| SG (1) | SG11201806290PA (ko) |
| WO (1) | WO2017139683A1 (ko) |
Families Citing this family (119)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3003695C (en) * | 2015-10-29 | 2020-10-27 | Google Llc | Removing leakage in a quantum bit |
| KR20180090857A (ko) | 2015-12-04 | 2018-08-13 | 예일 유니버시티 | 보손 모드를 사용하는 양자 오류 정정을 위한 기법 그리고 관련된 시스템 및 방법 |
| US11635456B2 (en) | 2016-02-12 | 2023-04-25 | Yale University | Techniques for control of quantum systems and related systems and methods |
| EP3226461A1 (en) * | 2016-03-30 | 2017-10-04 | Universität Wien | Secure probabilistic one-time program by quantum state distribution |
| US10901062B2 (en) | 2016-05-25 | 2021-01-26 | President And Fellows Of Harvard College | Synchronized-readout for narrowband detection of time-varying electromagnetic fields using solid state spins |
| WO2018106702A1 (en) | 2016-12-06 | 2018-06-14 | Rubicon Labs, Inc. | Systems and methods for quantum coherence preservation of qubits |
| WO2018165607A1 (en) * | 2017-03-10 | 2018-09-13 | Rigetti & Co, Inc. | Event scheduling in a hybrid computing system |
| US10579936B2 (en) | 2017-04-28 | 2020-03-03 | Bra-Ket Science, Inc. | Systems and methods for preservation of qubits |
| WO2018226784A2 (en) | 2017-06-06 | 2018-12-13 | President And Fellows Of Harvard College | Order of magnitude improvement in t*2 via control and cancellation of spin bath induced dephasing in solid-state ensembles |
| WO2018236925A1 (en) | 2017-06-19 | 2018-12-27 | Rigetti & Co, Inc. | QUANTICALLY DISTRIBUTED COMPUTING SYSTEM |
| US10885678B2 (en) * | 2017-09-29 | 2021-01-05 | International Business Machines Corporation | Facilitating quantum tomography |
| WO2019156760A1 (en) * | 2018-01-05 | 2019-08-15 | Yale University | Hardware-efficient fault-tolerant operations with superconducting circuits |
| CA3087539A1 (en) | 2018-01-05 | 2019-08-29 | Yale University | Techniques for error correction of a logical qubit and related systems and methods |
| US10712406B2 (en) * | 2018-01-12 | 2020-07-14 | President And Fellows Of Harvard College | Quantum metrology based on strongly correlated matter |
| US10962610B2 (en) | 2018-01-29 | 2021-03-30 | Massachusetts Institute Of Technology | On-chip detection of spin states in color centers for metrology and information processing |
| US11238360B2 (en) | 2018-02-12 | 2022-02-01 | International Business Machines Corporation | Fast quantum feedback using analog integration and control pulse gating |
| US11010145B1 (en) | 2018-02-21 | 2021-05-18 | Rigetti & Co, Inc. | Retargetable compilation for quantum computing systems |
| CA3093634A1 (en) * | 2018-03-20 | 2019-09-26 | Google Llc | Batching waveform data |
| CN112424800A (zh) * | 2018-05-11 | 2021-02-26 | D-波系统公司 | 用于投影测量的单通量量子源 |
| US11423322B2 (en) * | 2018-06-20 | 2022-08-23 | equal1.labs Inc. | Integrated quantum computer incorporating quantum core and associated classical control circuitry |
| US10562764B2 (en) * | 2018-06-20 | 2020-02-18 | equal1.labs Inc. | Quantum shift register based ancillary quantum interaction gates |
| US10903413B2 (en) | 2018-06-20 | 2021-01-26 | Equal!.Labs Inc. | Semiconductor process optimized for quantum structures |
| US11050009B2 (en) | 2018-08-28 | 2021-06-29 | International Business Machines Corporation | Methods for annealing qubits with an antenna chip |
| US10475983B1 (en) | 2018-08-28 | 2019-11-12 | International Business Machines Corporation | Antenna-based qubit annealing method |
| US10510943B1 (en) | 2018-08-28 | 2019-12-17 | International Business Machines Corporation | Structure for an antenna chip for qubit annealing |
| WO2020047426A1 (en) * | 2018-08-30 | 2020-03-05 | Rigetti & Co, Inc. | Low-latency, high-performance hybrid computing |
| EP3788563A1 (en) * | 2018-09-10 | 2021-03-10 | Google LLC | Qubit control electronics |
| FI20185847A1 (fi) | 2018-10-10 | 2020-04-11 | Aalto Univ Foundation Sr | Menetelmä ja järjestely kubitin tilan lukemiseksi |
| US10333503B1 (en) | 2018-11-26 | 2019-06-25 | Quantum Machines | Quantum controller with modular and dynamic pulse generation and routing |
| CN109800882B (zh) * | 2018-12-28 | 2020-10-09 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 多位超导量子比特的扩展反馈测量装置 |
| US10454459B1 (en) | 2019-01-14 | 2019-10-22 | Quantum Machines | Quantum controller with multiple pulse modes |
| US11550977B2 (en) * | 2019-01-29 | 2023-01-10 | Intel Corporation | Apparatus and method for quantum performance and/or error correction enhancement using multi-qubit gates |
| WO2020155461A1 (zh) | 2019-01-30 | 2020-08-06 | 合肥本源量子计算科技有限责任公司 | 一种量子比特控制信号生成方法、系统 |
| CN109683086B (zh) * | 2019-01-30 | 2021-01-05 | 合肥本源量子计算科技有限责任公司 | 一种量子比特控制信号生成方法 |
| US10536224B1 (en) | 2019-02-26 | 2020-01-14 | International Business Machines Corporation | Visualizing arbitrary pulse shapes and schedules in quantum computing applications |
| EP3912108B1 (en) * | 2019-03-05 | 2024-01-17 | Google LLC | Decoding errors using quantum subspace expansion |
| US10997520B2 (en) * | 2019-03-05 | 2021-05-04 | International Business Machines Corporation | Single-cycle operations using controllably mediated exchange-type interactions between qubits |
| US10505524B1 (en) * | 2019-03-06 | 2019-12-10 | Quantum Machines | Synchronization in a quantum controller with modular and dynamic pulse generation and routing |
| US10840428B2 (en) * | 2019-03-07 | 2020-11-17 | International Business Machines Corporation | Scalable quantum devices with vertical coaxial resonators |
| EP3948543A4 (en) | 2019-03-28 | 2022-12-28 | Yale University | ERROR CORRECTION WHILE RETAINING BOSONIC SYSTEM CONSISTENCY |
| DE102019109816A1 (de) * | 2019-04-12 | 2020-10-15 | HQS Quantum Simulations GmbH | Verfahren zur modellierung eines systems mittels eines quantencomputers |
| US11164100B2 (en) | 2019-05-02 | 2021-11-02 | Quantum Machines | Modular and dynamic digital control in a quantum controller |
| KR102074890B1 (ko) * | 2019-05-15 | 2020-02-07 | 한양대학교 에리카산학협력단 | 결맞음 상태의 연속적 상태 구분 장치 및 그 방법 |
| US11005574B2 (en) * | 2019-06-27 | 2021-05-11 | International Business Machines Corporation | Superconducting interposer for optical transduction of quantum information |
| CN110188885B (zh) * | 2019-06-28 | 2021-04-06 | 合肥本源量子计算科技有限责任公司 | 一种量子计算模拟方法、装置、存储介质和电子装置 |
| US11972179B2 (en) | 2019-07-10 | 2024-04-30 | Electronics And Telecommunications Research Institute | Method of simulating quantum computing system and quantum computing simulation system |
| KR102645576B1 (ko) * | 2019-07-10 | 2024-03-14 | 한국전자통신연구원 | 양자 컴퓨팅 시스템을 시뮬레이션하는 방법 및 양자 컴퓨팅 시뮬레이션 시스템 |
| US11402671B2 (en) | 2019-07-24 | 2022-08-02 | IonQ, Inc. | Scalable and programmable coherent waveform generators |
| US10560076B1 (en) | 2019-07-31 | 2020-02-11 | Quantum Machines | Frequency generation in a quantum controller |
| US10931267B1 (en) | 2019-07-31 | 2021-02-23 | Quantum Machines | Frequency generation in a quantum controller |
| US20210049491A1 (en) * | 2019-08-12 | 2021-02-18 | International Business Machines Corporation | Qubit sensory representation |
| US11245390B2 (en) | 2019-09-02 | 2022-02-08 | Quantum Machines | Software-defined pulse orchestration platform |
| US10862465B1 (en) | 2019-09-02 | 2020-12-08 | Quantum Machines | Quantum controller architecture |
| US11308415B2 (en) | 2019-10-04 | 2022-04-19 | X Development Llc | Quantum analog-digital interconversion for encoding and decoding quantum signals |
| WO2021067666A1 (en) * | 2019-10-04 | 2021-04-08 | Virginia Tech Intellectual Properties Inc. | Generating error-resistant quantum control pulses from geometrical curves |
| WO2021067963A1 (en) | 2019-10-04 | 2021-04-08 | X Development Llc | Quantum repeater from quantum analog-digital interconverter |
| KR102211060B1 (ko) * | 2019-10-15 | 2021-02-01 | 경희대학교 산학협력단 | 섭동 감도를 이용한 양자 계측 방법 및 이를 이용한 양자 시스템 |
| US20240142559A1 (en) * | 2019-10-17 | 2024-05-02 | Arizona Board of Regents of the Univeristy of Arizona | Entangled radiofrequency-photonic sensor systems and sensing methods |
| CN110889506A (zh) * | 2019-10-29 | 2020-03-17 | 合肥本源量子计算科技有限责任公司 | 生成量子指令的方法、设备、系统及电子设备 |
| CN110942152B (zh) * | 2019-10-29 | 2024-02-13 | 本源量子计算科技（合肥）股份有限公司 | 量子芯片系统、量子计算处理系统及电子设备 |
| DE102019132367B4 (de) * | 2019-11-28 | 2022-04-14 | Karlsruher Institut für Technologie | Elektronische Anordnung zum Erzeugen und Auswerten von Mikrowellensignalen und Verfahren zum Betreiben einer solchen |
| US11621720B2 (en) * | 2019-12-09 | 2023-04-04 | International Business Machines Corporation | Quantum processing apparatus with downsampling analog-to-digital converter |
| US11507873B1 (en) | 2019-12-16 | 2022-11-22 | Quantum Machines | Highly scalable quantum control |
| US11900144B2 (en) | 2019-12-17 | 2024-02-13 | Quantinuum Llc | Quantum computer phase tracking and correction |
| US11971464B1 (en) | 2019-12-20 | 2024-04-30 | The United States Of America, Represented By The Secretary Of The Navy | Magnon excitation and detection systems, apparatus, and methods |
| CN111059479B (zh) * | 2019-12-28 | 2021-11-12 | 北京工业大学 | 一种管道缺陷声子诊断系统及实现方法 |
| CN111415011B (zh) * | 2020-02-10 | 2022-04-26 | 北京百度网讯科技有限公司 | 量子脉冲的确定方法、装置、设备及可读存储介质 |
| US11126926B1 (en) | 2020-03-09 | 2021-09-21 | Quantum Machines | Concurrent results processing in a quantum control system |
| US10985701B1 (en) | 2020-03-16 | 2021-04-20 | International Business Machines Corporation | Magnetic flux bias for pulse shaping of microwave signals |
| EP3886003A1 (en) * | 2020-03-25 | 2021-09-29 | Terra Quantum AG | Method, apparatus and computer program product for determining the component of a magnetic field in a predetermined direction |
| FR3108731B1 (fr) * | 2020-03-26 | 2022-02-18 | Commissariat Energie Atomique | Procédé de détection de spins par comptage de photons |
| CA3174231A1 (en) * | 2020-03-30 | 2021-10-07 | Psiquantum, Corp. | Encoded fusion measurements with local adaptivity |
| CN111461336B (zh) * | 2020-04-03 | 2023-11-03 | 本源量子计算科技（合肥）股份有限公司 | 基于mpi多进程的含噪声双量子逻辑门实现方法及装置 |
| WO2021204345A1 (en) * | 2020-04-06 | 2021-10-14 | Zurich Instruments Ag | Configurable quantum-computing control system |
| JP7486157B2 (ja) | 2020-04-22 | 2024-05-17 | 国立大学法人 東京大学 | パーセルフィルタ内蔵型デバイス |
| US20230170916A1 (en) * | 2020-05-08 | 2023-06-01 | Qblox B. V. | Dynamic control for a quantum computer |
| US11699002B2 (en) * | 2020-05-28 | 2023-07-11 | Microsoft Technology Licensing, Llc | Separable-state simulation of quantum program code |
| US11544614B2 (en) * | 2020-06-05 | 2023-01-03 | International Business Machines Corporation | Sampling of an operator in a quantum system |
| CN113949506B (zh) * | 2020-07-17 | 2023-09-19 | 军事科学院系统工程研究院网络信息研究所 | 基于量子分发波形共享的安全通信方法 |
| US11043939B1 (en) | 2020-08-05 | 2021-06-22 | Quantum Machines | Frequency management for quantum control |
| US11829842B2 (en) * | 2020-10-07 | 2023-11-28 | International Business Machines Corporation | Enhanced quantum circuit execution in a quantum service |
| CN112417992B (zh) * | 2020-11-02 | 2022-07-19 | 浪潮集团有限公司 | 一种量子比特状态读取形式的选取方法及装置、存储介质 |
| US11468219B2 (en) | 2020-11-13 | 2022-10-11 | Amazon Technologies, Inc. | Toffoli gate preparation for a quantum hardware system comprising hybrid acoustic-electrical qubits |
| US11321627B1 (en) * | 2020-11-13 | 2022-05-03 | Amazon Technologies, Inc. | Fault-tolerant quantum hardware using hybrid acoustic-electrical qubits |
| US11741279B2 (en) | 2020-11-13 | 2023-08-29 | Amazon Technologies, Inc. | Toffoli gate distillation from Toffoli magic states |
| CN112491542A (zh) * | 2020-11-16 | 2021-03-12 | 南京大学 | 一种本地本振的四态连续变量量子密钥分发方法及系统 |
| CN112488317B (zh) * | 2020-11-27 | 2021-09-21 | 北京百度网讯科技有限公司 | 量子控制中的仿真方法、装置、经典计算机及存储介质 |
| US11580436B2 (en) | 2020-12-04 | 2023-02-14 | Amazon Technologies, Inc. | Stabilizer measurement decoding using additional edges to identify errors caused by cross-talk |
| GB2602004A (en) * | 2020-12-11 | 2022-06-22 | Universal Quantum Ltd | Quantum Computing System and Methods therefor |
| FR3118021B1 (fr) * | 2020-12-18 | 2022-12-02 | Univ Claude Bernard Lyon | Système de commande d’un état d’un oscillateur harmonique quantique |
| CN112929163B (zh) * | 2021-01-25 | 2022-01-07 | 中南大学 | 测量装置无关的连续变量量子密钥分发方法及系统 |
| CN112905851B (zh) * | 2021-03-01 | 2023-06-27 | 昆明理工大学 | 一种自适应的Hilbert编码和解码方法 |
| US11645570B1 (en) * | 2021-03-05 | 2023-05-09 | Amazon Technologies, Inc. | Preparation of qunaught states for a surface GKP code using a three (or higher) level ancilla system |
| US11983601B2 (en) | 2021-03-30 | 2024-05-14 | Amazon Technologies, Inc. | Hybrid bacon-shor surface codes in a concatenated cat-qubit architecture |
| KR20220145808A (ko) * | 2021-04-19 | 2022-10-31 | 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 | 클록 동기화를 위한 시스템, 신호 동기화를 제어하기 위한 방법, 및 저장 매체 |
| US20220335319A1 (en) * | 2021-04-20 | 2022-10-20 | Alibaba Singapore Holding Private Limited | Vectorized quantum controller |
| US11671180B2 (en) | 2021-04-28 | 2023-06-06 | Quantum Machines | System and method for communication between quantum controller modules |
| US20230058207A1 (en) * | 2021-05-13 | 2023-02-23 | University Of Maryland, College Park | Systems and methods for compressed sensing measurement of long-range correlated noise |
| US11544615B2 (en) | 2021-05-27 | 2023-01-03 | Red Hat, Inc. | Managing runtime qubit allocation for executing quantum services |
| US11816534B2 (en) | 2021-05-27 | 2023-11-14 | Red Hat, Inc. | Hotswapping qubits for resource-limited quantum computing devices |
| CN115438790B (zh) * | 2021-06-04 | 2024-05-07 | 本源量子计算科技（合肥）股份有限公司 | 量子态信息处理系统、量子测控系统、量子计算机 |
| US20220398483A1 (en) * | 2021-06-09 | 2022-12-15 | Quantinuum Llc | Quantum system configured for conditional transport with just-in-time waveform selection |
| US11914443B2 (en) | 2021-06-16 | 2024-02-27 | Riverlane Ltd | Power-aware transmission of quantum control signals |
| GB2607923B (en) * | 2021-06-16 | 2023-06-14 | Riverlane Ltd | Power-aware transmission of quantum control signals |
| CN113408734B (zh) * | 2021-06-30 | 2022-04-26 | 武汉理工大学 | 基于量子偏振纠缠的光加法器 |
| US11934920B2 (en) | 2021-08-19 | 2024-03-19 | Quantinuum Llc | Quantum system controller configured for quantum error correction |
| US11774478B2 (en) | 2021-08-20 | 2023-10-03 | International Business Machines Corporation | Low power wideband multitone generator |
| CN113760039B (zh) * | 2021-08-26 | 2024-03-08 | 深圳市腾讯计算机系统有限公司 | 量子比特控制系统及波形校准电路 |
| US11869561B2 (en) | 2021-09-23 | 2024-01-09 | International Business Machines Corporation | Spin orbit-torque magnetic random-access memory (SOT-MRAM) with cross-point spin hall effect (SHE) write lines and remote sensing read magnetic tunnel-junction (MTJ) |
| JP7303506B2 (ja) | 2021-11-01 | 2023-07-05 | 国立大学法人大阪大学 | 量子コンピュータの制御装置 |
| DE102021212449A1 (de) | 2021-11-04 | 2023-05-04 | Universität Stuttgart, Körperschaft Des Öffentlichen Rechts | Verfahren zur Bestimmung einer Resonanzfrequenz eines Quantensystems |
| CN115456182A (zh) * | 2022-01-27 | 2022-12-09 | 合肥本源量子计算科技有限责任公司 | 用于生成量子比特操控信号的装置及量子计算机控制系统 |
| CN114565099B (zh) * | 2022-02-28 | 2022-11-08 | 中国科学技术大学 | 基于fpga生成超导量子门线路的方法 |
| CN114580643B (zh) * | 2022-03-18 | 2023-04-28 | 北京百度网讯科技有限公司 | 确定方法、模型处理方法、装置、设备及存储介质 |
| CN114665908B (zh) * | 2022-03-21 | 2023-05-12 | 中国电子科技集团公司第三十八研究所 | 一种幅相精度可调节的衰减移相系统 |
| US11915102B2 (en) * | 2022-03-30 | 2024-02-27 | Riverlane Ltd | Quantum computing apparatus and associated methods |
| CN115361108B (zh) * | 2022-10-21 | 2023-02-03 | 长沙驰芯半导体科技有限公司 | 一种超宽带高精度接收时间戳获取方法及装置 |
| CN115858453B (zh) * | 2023-02-15 | 2023-04-28 | 北京耐数电子有限公司 | 一种量子比特操控信号的产生和播放系统以及产生和播放方法 |
| CN116701296B (zh) * | 2023-08-02 | 2023-09-29 | 北京耐数电子有限公司 | 一种量子比特控制信号参数化生成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015178992A2 (en) * | 2014-02-28 | 2015-11-26 | Rigetti & Co., Inc. | Processing signals in a quantum computing system |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2132149C (en) | 1993-09-15 | 2003-11-11 | Graeme John Sloggett | Squid detector for tem prospecting |
| WO2002093181A1 (fr) | 2001-05-15 | 2002-11-21 | Synchro Co., Ltd. | Detecteur de forme d'onde et systeme de suivi d'etat l'utilisant |
| US7307275B2 (en) | 2002-04-04 | 2007-12-11 | D-Wave Systems Inc. | Encoding and error suppression for superconducting quantum computers |
| US7135701B2 (en) | 2004-03-29 | 2006-11-14 | D-Wave Systems Inc. | Adiabatic quantum computation with superconducting qubits |
| WO2006023082A2 (en) | 2004-07-26 | 2006-03-02 | Hewlett-Packard Development Company, L.P. | Quantum coherent systems and operations |
| US7616452B2 (en) * | 2004-09-03 | 2009-11-10 | Entorian Technologies, Lp | Flex circuit constructions for high capacity circuit module systems and methods |
| US7375802B2 (en) * | 2005-08-04 | 2008-05-20 | Lockheed Martin Corporation | Radar systems and methods using entangled quantum particles |
| US7870087B2 (en) * | 2006-11-02 | 2011-01-11 | D-Wave Systems Inc. | Processing relational database problems using analog processors |
| AU2007329156B2 (en) | 2006-12-05 | 2012-09-13 | D-Wave Systems Inc. | Systems, methods and apparatus for local programming of quantum processor elements |
| US7966549B2 (en) | 2007-03-01 | 2011-06-21 | Qucor Pty. Ltd. | Error corrected quantum computer |
| US8219871B2 (en) | 2008-03-18 | 2012-07-10 | Nec Laboratories America, Inc. | Efficient decoupling schemes for quantum systems using soft pulses |
| WO2009152180A2 (en) * | 2008-06-10 | 2009-12-17 | D-Wave Systems Inc. | Parameter learning system for solvers |
| US8928391B2 (en) | 2011-07-07 | 2015-01-06 | Northrop Grumman Systems Corporation | Controlling a state of a qubit assembly |
| JP5585991B2 (ja) | 2011-12-09 | 2014-09-10 | 日本電信電話株式会社 | 量子符号化装置、量子検査装置、及びそれらの方法 |
| US8872360B2 (en) | 2013-03-15 | 2014-10-28 | International Business Machines Corporation | Multiple-qubit wave-activated controlled gate |
| CN103246017B (zh) * | 2013-05-13 | 2015-08-12 | 天津理工大学 | 基于光纤光栅阵列和光纤延迟线的光脉冲整形器及整形方法 |
| BR112016001796A2 (pt) * | 2013-07-30 | 2017-08-01 | Harman Becker Automotive Systems Gmbh | módulo eletrônico |
| US10127499B1 (en) * | 2014-08-11 | 2018-11-13 | Rigetti & Co, Inc. | Operating a quantum processor in a heterogeneous computing architecture |
| US10031887B2 (en) * | 2014-09-09 | 2018-07-24 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor via reduced readouts |
| US10231338B2 (en) * | 2015-06-24 | 2019-03-12 | Intel Corporation | Methods of forming trenches in packages structures and structures formed thereby |
| US10283696B2 (en) | 2015-06-30 | 2019-05-07 | International Business Machines Corporation | Architecture for coupling quantum bits using localized resonators |
| WO2017065856A2 (en) | 2015-07-24 | 2017-04-20 | Yale University | Techniques of oscillator state manipulation for quantum information processing and related systems and methods |
| CN105281886B (zh) * | 2015-11-19 | 2018-05-29 | 中国科学院武汉物理与数学研究所 | 冷离子量子信息处理器的时序控制信号产生方法及装置 |
| EP3380996A4 (en) * | 2015-11-27 | 2018-11-14 | Qoherence Instruments Corp. | Systems, devices, and methods to interact with quantum information stored in spins |
| KR20180090857A (ko) | 2015-12-04 | 2018-08-13 | 예일 유니버시티 | 보손 모드를 사용하는 양자 오류 정정을 위한 기법 그리고 관련된 시스템 및 방법 |
| EP3402744A4 (en) | 2016-01-15 | 2019-08-21 | Yale University | TWO QUITUMS STATE HANDLING TECHNIQUES AND ASSOCIATED SYSTEMS AND METHODS |
| US11635456B2 (en) | 2016-02-12 | 2023-04-25 | Yale University | Techniques for control of quantum systems and related systems and methods |
| KR20190077518A (ko) | 2016-11-10 | 2019-07-03 | 예일 유니버시티 | 일반화된 양자 채널 |
| WO2019156760A1 (en) | 2018-01-05 | 2019-08-15 | Yale University | Hardware-efficient fault-tolerant operations with superconducting circuits |
| CN112654970A (zh) | 2018-06-29 | 2021-04-13 | 耶鲁大学 | 利用非对称错误通道的量子信息处理 |
-
2017
- 2017-02-10 US US16/076,411 patent/US11635456B2/en active Active
- 2017-02-10 WO PCT/US2017/017534 patent/WO2017139683A1/en active Application Filing
- 2017-02-10 SG SG11201806290PA patent/SG11201806290PA/en unknown
- 2017-02-10 JP JP2018542159A patent/JP6877050B2/ja active Active
- 2017-02-10 KR KR1020187026322A patent/KR102659959B1/ko active IP Right Grant
- 2017-02-10 EP EP17750901.5A patent/EP3414583A4/en active Pending
- 2017-02-10 CN CN201780018288.7A patent/CN108780129B/zh active Active
- 2017-02-10 CA CA3012853A patent/CA3012853A1/en active Pending
- 2017-02-10 IL IL260735A patent/IL260735B/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015178992A2 (en) * | 2014-02-28 | 2015-11-26 | Rigetti & Co., Inc. | Processing signals in a quantum computing system |
Also Published As
| Publication number | Publication date |
|---|---|
| CA3012853A1 (en) | 2017-08-17 |
| SG11201806290PA (en) | 2018-08-30 |
| IL260735A (ko) | 2018-09-20 |
| JP2019513249A (ja) | 2019-05-23 |
| IL260735B (en) | 2022-09-01 |
| CN108780129B (zh) | 2021-03-23 |
| KR20180112833A (ko) | 2018-10-12 |
| WO2017139683A1 (en) | 2017-08-17 |
| US20190049495A1 (en) | 2019-02-14 |
| CN108780129A (zh) | 2018-11-09 |
| EP3414583A1 (en) | 2018-12-19 |
| EP3414583A4 (en) | 2019-10-30 |
| WO2017139683A8 (en) | 2017-09-14 |
| US11635456B2 (en) | 2023-04-25 |
| JP6877050B2 (ja) | 2021-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102659959B1 (ko) | 양자 시스템을 제어하는 기술 그리고 관련 시스템 및 방법 | |
| Axline et al. | On-demand quantum state transfer and entanglement between remote microwave cavity memories | |
| US11184006B2 (en) | Techniques for manipulation of two-qubit quantum states and related systems and methods | |
| Chou et al. | Deterministic teleportation of a quantum gate between two logical qubits | |
| JP7149504B2 (ja) | 量子コンピューティング・マシンのための高ハードウェア効率変分量子固有値ソルバを実現するためのシステム、方法、量子コンピューティング・デバイスおよびコンピュータ・プログラム | |
| CN107848792B (zh) | 用于量子信息处理的振荡器状态操纵的技术和相关系统及方法 | |
| Reilly | Engineering the quantum-classical interface of solid-state qubits | |
| AU2020357189B2 (en) | Quantum repeater from quantum analog-digital interconverter | |
| Shankar et al. | Autonomously stabilized entanglement between two superconducting quantum bits | |
| US20200394549A1 (en) | Preparing correlated fermionic states on a quantum computer | |
| WO2014151571A2 (en) | Method and system for decomposing single-qubit quantum circuits into a discrete basis | |
| EP1540508A2 (en) | Methods for transmitting data across quantum interfaces and quantum gates using same | |
| US10496933B1 (en) | Robust Majorana magic gates via measurements | |
| KR20230018381A (ko) | N-큐비트 양자 게이트의 실행 | |
| Stancil et al. | Principles of superconducting quantum computers | |
| WO2020033974A1 (en) | Reducing unitary error in a quantum computation system | |
| Chou | Teleported operations between logical qubits in circuit quantum electrodynamics | |
| Cornet et al. | Overview of Quantum Technologies, Standards, and their Applications in Mobile Devices | |
| Shibo et al. | Digital Simulation of Projective Non-Abelian Anyons with 68 Superconducting Qubits | |
| WO2022190684A1 (ja) | 量子もつれ生成装置、量子もつれ生成方法および量子コンピュータ | |
| Gao | Multi-cavity operations in circuit quantum electrodynamics | |
| WO2023166015A1 (en) | A quantum computer for performing quantum operations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |