KR102645902B1 - 촬상 유닛 및 촬상 장치 - Google Patents

촬상 유닛 및 촬상 장치 Download PDF

Info

Publication number
KR102645902B1
KR102645902B1 KR1020217002392A KR20217002392A KR102645902B1 KR 102645902 B1 KR102645902 B1 KR 102645902B1 KR 1020217002392 A KR1020217002392 A KR 1020217002392A KR 20217002392 A KR20217002392 A KR 20217002392A KR 102645902 B1 KR102645902 B1 KR 102645902B1
Authority
KR
South Korea
Prior art keywords
imaging chip
imaging
connection land
land
measurement
Prior art date
Application number
KR1020217002392A
Other languages
English (en)
Other versions
KR20210012058A (ko
Inventor
히로후미 아리마
료이치 스가누마
류우조우 모토오리
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20210012058A publication Critical patent/KR20210012058A/ko
Application granted granted Critical
Publication of KR102645902B1 publication Critical patent/KR102645902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

촬상 유닛은, 촬상 칩과, 촬상 칩에 공급되는 전력을 출력하는 전원 회로부와, 전원 회로부로부터 촬상 칩에 전력을 공급하는 전원 라인과, 전원 라인에 형성되고, 촬상 칩의 리크 전류를 측정하는 경우에, 전원 회로부와 촬상 칩 사이를 전기적으로 절단하고 있는 절단부와, 전원 회로부, 촬상 칩, 전원 라인 및 절단부가 실장된 실장 기판을 구비한다.

Description

촬상 유닛 및 촬상 장치{IMAGING UNIT AND IMAGING DEVICE}
본 발명은, 촬상 유닛 및 촬상 장치에 관한 것이다.
세라믹 패키지 내에 촬상 칩이 실장된 패키지 구조의 촬상 유닛이 알려져 있다.
일본 공개특허공보 2007-019423호
실장 기판에 촬상 칩이 실장된 상태에서, 촬상 칩의 리크 전류를 높은 정밀도로 측정할 수 없다는 과제가 있었다.
제 1 양태에 있어서는, 촬상 유닛은, 피사체를 촬상하는 촬상 칩을 구비하면 된다. 촬상 유닛은, 촬상 칩을 실장하는 실장 기판을 구비하면 된다. 촬상 유닛은, 상기 실장 기판에 형성되고, 촬상 칩을 구동하기 위한 전자 부품을 구비하면 된다. 촬상 유닛은, 전자 부품과 촬상 칩을 접속하는 배선을 구비하면 된다. 촬상 유닛은, 배선에 형성되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에, 전자 부품으로부터 촬상 칩에 흐르는 전류를, 촬상 칩의 리크 전류를 측정하고 있지 않은 경우보다 작아지도록 조절하는 조절부를 구비하면 된다.
촬상 칩은, 실장 기판의 제 1 면과, 제 1 면에 배치되고, 촬상 칩의 적어도 일부를 둘러싸는 프레임과, 촬상 칩에 대향하여 배치되는 투광 기판에 의해 형성된 공간에 배치되면 된다. 조절부는, 실장 기판에 있어서 제 1 면과는 반대측의 제 2 면에 형성되면 된다.
촬상 유닛은, 배선에 접속되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에 사용되는 제 1 전극을 추가로 구비하면 된다. 조절부는, 배선에 있어서 제 1 전극보다 전자 부품측에 형성되면 된다.
촬상 유닛은, 배선에 형성되고, 조절부와 병렬 접속되도록 배치된 저항을 추가로 구비하면 된다. 촬상 유닛은, 배선에 접속되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에 사용되는 제 2 전극을 추가로 구비하면 된다. 제 1 전극은, 저항의 제 1 단부 (端部) 에 전기적으로 접속되면 된다. 제 2 전극은, 저항의 제 2 단부에 전기적으로 접속되면 된다.
조절부는, 촬상 칩의 리크 전류를 측정하고 있는 경우에, 전자 부품과 촬상 칩 사이의 전기 저항을, 촬상 칩의 리크 전류를 측정하고 있지 않은 경우보다 높게 하면 된다.
전자 부품은, 촬상 칩에 공급되는 전력을 출력하는 전원 회로부를 가지면 된다.
전자 부품은, 전원 회로부에 의한 전압의 시간 변동을 억제하는 전압 변동 억제 회로를 가지면 된다.
전자 부품은, 촬상 칩에서 축적된 전하를 방전하는 방전 회로를 가지면 된다.
제 2 양태에 있어서는, 촬상 장치는, 상기 임의의 촬상 유닛을 구비하면 된다.
제 3 양태에 있어서는, 촬상 유닛은, 피사체를 촬상하는 촬상 칩을 구비하면 된다. 촬상 유닛은, 촬상 칩을 실장하는 실장 기판을 구비하면 된다. 촬상 유닛은, 실장 기판에 형성되고, 촬상 칩에 공급되는 전력을 출력하는 전원 회로부를 구비하면 된다. 촬상 유닛은, 전원 회로부로부터 촬상 칩에 전력을 공급하는 공급선을 구비하면 된다. 촬상 유닛은, 공급선에 형성되고, 촬상 칩의 리크 전류를 측정하는 경우에, 전원 회로부로부터 촬상 칩에 흐르는 전류를 제한하는 제한부를 구비하면 된다.
촬상 칩은, 실장 기판의 제 1 면과, 제 1 면에 배치되고, 촬상 칩의 적어도 일부를 둘러싸는 프레임과, 촬상 칩에 대향하여 배치되는 투광 기판에 의해 형성된 공간에 배치되면 된다. 제한부는, 실장 기판에 있어서 제 1 면과는 반대측의 제 2 면에 형성되면 된다.
촬상 유닛은, 촬상 칩을 구동하기 위한 전자 부품과 촬상 칩을 접속하는 배선에 접속되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에 사용되는 제 1 전극을 추가로 구비하면 된다. 제한부는, 배선에 있어서 제 1 전극보다 전자 부품측에 형성되면 된다.
촬상 유닛은, 배선에 형성되고, 제한부와 병렬 접속되도록 배치된 저항을 추가로 구비하면 된다. 촬상 유닛은, 배선에 접속되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에 사용되는 제 2 전극을 추가로 구비하면 된다. 제 1 전극은, 저항의 제 1 단부에 전기적으로 접속되면 된다. 제 2 전극은, 저항의 제 2 단부에 전기적으로 접속되면 된다.
제한부는, 촬상 칩의 리크 전류를 측정하고 있는 경우에, 촬상 칩을 구동하기 위한 전자 부품과 촬상 칩 사이의 전기 저항을, 촬상 칩의 리크 전류를 측정하고 있지 않은 경우보다 높게 하면 된다.
촬상 유닛은, 촬상 칩을 구동하기 위한 전자 부품을 추가로 구비하면 된다. 전자 부품은, 촬상 칩에 공급되는 전력을 출력하는 전원 회로부를 가지면 된다.
전자 부품은, 전원 회로부에 의한 전압의 시간 변동을 억제하는 전압 변동 억제 회로를 가지면 된다.
전자 부품은, 촬상 칩에서 축적된 전하를 방전하는 방전 회로를 가지면 된다.
제 4 양태에 있어서는, 촬상 장치는, 상기 임의의 촬상 유닛을 구비하면 된다.
제 5 양태에 있어서는, 기판은, 촬상 칩을 구동하기 위한 전자 부품을 구비하면 된다. 기판은, 전자 부품과 촬상 칩을 접속하는 배선을 구비하면 된다. 기판은, 배선에 형성되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에, 전자 부품으로부터 촬상 칩에 흐르는 전류를, 촬상 칩의 리크 전류를 측정하고 있지 않은 경우보다 작아지도록 조절하는 조절부를 구비하면 된다.
기판은, 촬상 칩을 실장하는 제 1 면을 가지면 된다. 기판은, 제 1 면과는 반대측의 제 2 면을 가지면 된다. 조절부는, 제 2 면에 형성되면 된다.
제 6 양태에 있어서는, 기판은, 촬상 칩을 구동하기 위한 전자 부품을 구비하면 된다. 기판은, 전자 부품과 촬상 칩을 접속하는 배선을 구비하면 된다. 기판은, 배선에 형성되고, 촬상 칩의 리크 전류를 측정하고 있는 경우에, 전자 부품으로부터 촬상 칩에 흐르는 전류를 제한하는 제한부를 구비하면 된다.
기판은, 촬상 칩을 실장하는 제 1 면을 가지면 된다. 기판은, 제 1 면과는 반대측의 제 2 면을 가지면 된다. 제한부는, 제 2 면에 형성되면 된다.
또, 상기 발명의 개요는, 본 발명의 필요한 특징 모두를 열거한 것은 아니다. 또한, 이것들의 특징군의 서브 콤비네이션 또한, 발명이 될 수 있다.
도 1 은 촬상 장치의 일례인 카메라 (10) 의 모식 단면도이다.
도 2 는 촬상 유닛 (40) 을 모식적으로 나타내는 상면도이다.
도 3 은 도 2 의 A-A 단면을 모식적으로 나타내는 단면도이다.
도 4 는 제 1 실장예에 있어서의 전력 공급 회로 (490) 를 모식적으로 나타내는 회로도이다.
도 5 는 리크 전류 측정 시스템 (590) 을 모식적으로 나타낸다.
도 6 은 제 2 실장예에 있어서의 전력 공급 회로 (690) 를 모식적으로 나타내는 회로도이다.
도 7 은 리크 전류 측정 시스템 (790) 을 모식적으로 나타낸다.
도 8 은 제 3 실장예에 있어서의 전력 공급 회로 (890) 를 모식적으로 나타내는 회로도이다.
도 9 는 접속용 랜드 (841) 및 접속용 랜드 (842) 의 실장예를 모식적으로 나타낸다.
도 10 은 접속용 랜드 (841) 및 접속용 랜드 (842) 의 다른 실장예를 모식적으로 나타낸다.
도 11 은 제 3 실장예에 관련된 리크 전류 측정 시스템 (1190) 을 모식적으로 나타낸다.
이하, 발명의 실시형태를 통하여 본 발명을 설명하지만, 이하의 실시형태는 청구의 범위에 관련된 발명을 한정하는 것은 아니다. 또한, 실시형태 중에서 설명되어 있는 특징의 조합 모두가 발명의 해결수단에 필수라고는 한정되지 않는다.
도 1 은, 촬상 장치의 일례인 카메라 (10) 의 모식 단면도이다. 카메라 (10) 는, 렌즈 유닛 (20) 및 카메라 보디 (30) 를 구비한다. 카메라 보디 (30) 에는, 렌즈 유닛 (20) 이 장착된다. 렌즈 유닛 (20) 은, 그 경통 내에, 광축 (22) 을 따라 배열된 광학계를 구비하고, 입사하는 피사체 광속을 카메라 보디 (30) 의 촬상 유닛 (40) 에 안내한다.
본 실시형태에 있어서, 광축 (22) 을 따른 방향을 z 축 방향이라고 정한다. 즉, 촬상 유닛 (40) 이 갖는 촬상 칩 (100) 에 피사체 광속이 입사하는 방향을 z 축 방향이라고 정한다. 구체적으로는, 피사체 광속이 입사하는 방향을 z 축 마이너스 방향이라고 정하고, 그 반대 방향을 z 축 플러스 방향이라고 정한다. 촬상 칩 (100) 의 길이 방향을 x 축 방향이라고 정한다. 촬상 칩 (100) 의 폭 방향을 y 축 방향이라고 정한다. 구체적으로는, x 축 방향 및 y 축 방향은, 도 1 에 도시한 방향으로 정해진다. x 축, y 축, z 축은 오른손 좌표계의 직교 좌표계이다. 또, 설명의 형편상, z 축 플러스 방향을 전방, 전측 등이라고 부르는 경우가 있다. 또한, z 축 마이너스 방향을 후방, 후측 등이라고 부르는 경우가 있다. z 축 마이너스 방향의 측을 배면측 등이라고 부르는 경우가 있다.
카메라 보디 (30) 는, 렌즈 마운트 (24) 에 결합되는 보디 마운트 (26) 보다 z 축 마이너스 방향의 위치에, 미러 유닛 (31) 을 갖는다. 미러 유닛 (31) 은, 메인 미러 (32) 및 서브 미러 (33) 를 포함한다. 메인 미러 (32) 는, 렌즈 유닛 (20) 이 사출한 피사체 광속의 광로 중에 진입한 진입 위치와, 피사체 광속의 광로로부터 퇴피한 퇴피 위치 사이에서 회전 가능하게 축지지된다. 서브 미러 (33) 는, 메인 미러 (32) 에 대하여 회전 가능하게 축지지된다. 서브 미러 (33) 는, 메인 미러 (32) 와 함께 진입 위치에 진입하고, 메인 미러 (32) 와 함께 퇴피 위치에 퇴피한다. 이와 같이, 미러 유닛 (31) 은, 피사체 광속의 광로 중에 진입한 진입 상태와, 피사체 광속으로부터 퇴피한 퇴피 상태를 취한다.
미러 유닛 (31) 이 진입 상태에 있는 경우, 메인 미러 (32) 에 입사한 피사체 광속의 일부는, 메인 미러 (32) 에 반사되어 핀트판 (80) 에 안내된다. 핀트판 (80) 은, 촬상 유닛 (40) 이 갖는 촬상 칩 (100) 의 촬상면과 공액인 위치에 배치되어, 렌즈 유닛 (20) 의 광학계가 형성한 피사체 이미지를 가시화한다. 핀트판 (80) 에 형성된 피사체 이미지는, 펜타 프리즘 (82) 및 파인더 광학계 (84) 를 통하여 파인더창 (86) 으로부터 관찰된다.
미러 유닛 (31) 이 진입 상태에 있는 경우, 메인 미러 (32) 에 입사한 피사체 광속 중 메인 미러 (32) 에서 반사한 피사체 광속 이외의 광속은, 서브 미러 (33) 에 입사한다. 구체적으로는, 메인 미러 (32) 는 하프 미러 영역을 갖고, 메인 미러 (32) 의 하프 미러 영역을 투과한 피사체 광속이 서브 미러 (33) 에 입사한다. 서브 미러 (33) 는, 하프 미러 영역으로부터 입사한 광속을, 결상 광학계 (70) 를 향하여 반사시킨다. 결상 광학계 (70) 는, 입사 광속을, 초점 위치를 검출하기 위한 초점 검출 센서 (72) 에 안내한다. 초점 검출 센서 (72) 는, 초점 위치의 검출 결과를 MPU (51) 에 출력한다.
핀트판 (80), 펜타 프리즘 (82), 메인 미러 (32), 서브 미러 (33) 및 파인더 광학계 (84) 는, 지지 부재로서의 미러 박스 (60) 에 지지된다. 미러 유닛 (31) 이 퇴피 상태에 있고, 셔터 유닛 (38) 의 선막 및 후막이 개방 상태가 되면, 렌즈 유닛 (20) 을 투과하는 피사체 광속은, 촬상 칩 (100) 의 촬상면에 도달한다.
촬상 유닛 (40) 의 z 축 마이너스 방향의 위치에는, 기판 (62) 및 표시부 (88) 가 순차 배치된다. 표시부 (88) 로는, 예를 들어 액정 패널 등을 적용할 수 있다. 표시부 (88) 의 표시면은, 카메라 보디 (30) 의 배면에 나타난다. 표시부 (88) 는, 촬상 칩 (100) 으로부터의 출력 신호로부터 생성되는 화상을 표시한다.
기판 (62) 에는, MPU (51), ASIC (52) 등의 전자 회로가 실장된다. MPU (51) 는, 카메라 (10) 의 전체의 제어를 담당한다. 촬상 칩 (100) 으로부터의 출력 신호는, 플렉시블 프린트 기판 등을 통하여 ASIC (52) 에 출력된다. ASIC (52) 는, 촬상 칩 (100) 으로부터 출력된 출력 신호를 처리한다.
ASIC (52) 는, 촬상 칩 (100) 으로부터의 출력 신호에 기초하여, 표시용 화상 데이터를 생성한다. 표시부 (88) 는, ASIC (52) 가 생성한 표시용 화상 데이터에 기초하여 화상을 표시한다. ASIC (52) 는, 촬상 칩 (100) 으로부터의 출력 신호에 기초하여, 기록용 화상 데이터를 생성한다. ASIC (52) 는, 촬상 칩의 출력 신호에 대하여 예를 들어 화상 처리나 압축 처리를 실시함으로써 기록용 화상 데이터를 생성한다. ASIC (52) 가 생성한 기록용 화상 데이터는, 카메라 보디 (30) 에 장착된 기록 매체에 기록된다. 기록 매체는, 카메라 보디 (30) 에 착탈 가능하게 구성되어 있다.
도 2 는, 촬상 유닛 (40) 을 모식적으로 나타내는 상면도이다. 도 3 은, 도 2 의 A-A 단면을 모식적으로 나타내는 단면도이다. 촬상 유닛 (40) 은, 촬상 칩 (100) 과, 실장 기판 (120) 과, 프레임 (140) 과, 커버 유리 (160) 를 포함하여 구성된다.
촬상 칩 (100) 은, CMOS 이미지 센서나 CCD 이미지 센서이다. 촬상 칩 (100) 은, 촬상 영역 (101) 과 주변 영역 (102) 을 포함하여 구성된다. 촬상 영역 (101) 은, 촬상 칩 (100) 의 중앙 부분에 형성된다. 촬상 칩 (100) 의 촬상 영역 (101) 에는, 피사체광을 광전 변환하는 복수의 광전 변환 소자로 촬상면이 형성되어 있다. 촬상 칩 (100) 의 주변 영역 (102) 은, 촬상 영역 (101) 의 주변에 위치한다. 촬상 칩 (100) 의 주변 영역 (102) 에는, 광전 변환 소자에 있어서의 광전 변환에 의해서 얻어진 화소 신호를 판독하여 신호 처리를 실시하는 처리 회로를 갖는다. 처리 회로는, 출력된 화소 신호를 디지털 신호로 변환하는 AD 변환 회로를 포함한다.
촬상 칩 (100) 은, 실장 기판 (120) 에 실장된다. 촬상 칩 (100) 은, 실장 기판 (120) 에 예를 들어 플립 칩 실장으로 실장된다. 촬상 칩 (100) 은, 본딩 와이어 (110) 를 개재하여 실장 기판 (120) 과 전기적으로 접속된다. 촬상 칩 (100) 의 AD 변환 회로에서 디지털 신호로 변환된 화소 신호는, 본딩 와이어 (110) 를 통하여 실장 기판 (120) 에 출력된다. 촬상 칩 (100) 은, 실장 기판 (120) 에 접착제로 접착된다. 촬상 칩 (100) 은, 프레임 (140) 의 개구부 (138) 에 수용되어 있다. 프레임 (140) 은, 촬상 칩 (100) 을 환위 (環圍) 하는 환위 부재의 일례이다.
실장 기판 (120) 은, 촬상 칩 (100) 을 실장한다. 실장 기판 (120) 은, 제 1 층 (121) 과, 심층 (207) 과, 제 2 층 (122) 을 포함한다. 제 1 층 (121) 은, 솔더 레지스트층 (201) 과, 배선층 (202) 과, 절연층 (203) 과, 배선층 (204) 과, 절연층 (205) 을 포함한다. 제 2 층 (122) 은, 절연층 (215) 과, 배선층 (214) 과, 절연층 (213) 과, 배선층 (212) 과, 솔더 레지스트층 (211) 을 포함한다. 실장 기판 (120) 은, 심층 (207) 을 코어층으로서 갖는 다층 코어 기판이다.
실장 기판 (120) 에 있어서, 광축 (22) 을 따라, 촬상 칩 (100), 솔더 레지스트층 (201), 배선층 (202), 절연층 (203), 배선층 (204), 절연층 (205), 심층 (207), 절연층 (215), 배선층 (214), 절연층 (213), 배선층 (212), 솔더 레지스트층 (211) 의 순서로 배치되어 있다.
절연층 (203), 절연층 (205), 절연층 (215) 및 절연층 (213) 은, 예를 들어 수지층이다. 절연층 (203), 절연층 (205), 절연층 (215) 및 절연층 (213) 각각의 두께는, 20 ㎛ ∼ 50 ㎛ 이다. 또, 두께란, z 축 방향에 있어서의 길이이다.
배선층 (202), 배선층 (204), 배선층 (214) 및 배선층 (212) 은, 배선 패턴을 포함한다. 배선층 (202), 배선층 (204), 배선층 (214) 및 배선층 (212) 의 재료로서, 니켈과 철의 합금 (예를 들어 42 alloy, 56 alloy), 구리, 알루미늄 등을 사용할 수 있다. 배선층 (202), 배선층 (204), 배선층 (214) 및 배선층 (212) 이 갖는 배선 패턴 각각의 두께는, 10 ㎛ 내지 50 ㎛ 정도이다.
심층 (207) 은, 금속으로 형성된다. 심층 (207) 을 금속으로 형성하는 경우, 심층 (207) 의 재료로서 예를 들어 니켈과 철의 합금 (예를 들어 42 alloy, 56 alloy), 구리, 알루미늄 등을 사용하면 된다. 심층 (207) 의 두께는, 배선층 (202), 배선층 (204), 배선층 (214) 및 배선층 (212) 의 어느 배선층의 두께보다 두껍다. 심층 (207) 의 두께는, 절연층 (203), 절연층 (205), 절연층 (215) 및 절연층 (213) 의 어느 절연층의 두께보다 두껍다. 구체적으로는, 심층 (207) 의 두께는, 0.1 ㎜ 내지 0.8 ㎜ 정도이다. 심층 (207) 의 강성은, 배선층 (202), 배선층 (204), 배선층 (214) 및 배선층 (212) 의 어느 배선층의 강성보다 높다. 심층 (207) 의 강성은, 제 1 층 (121) 의 강성보다 높아도 된다. 심층 (207) 의 강성은, 제 2 층 (122) 의 강성보다 높아도 된다.
또, 심층 (207) 은 수지로 형성되어도 된다. 심층 (207) 을 수지로 형성하는 경우, 심층 (207) 은, 예를 들어 FR4, FR4 보다 탄성률이 높은 재료를 사용하여 형성되면 된다. 심층 (207) 은 수지로 형성하는 경우, 심층 (207) 은 z 축 방향에 있어서 배선층에 끼인다. 예를 들어, 심층 (207) 은 수지로 형성하는 경우, 광축 (22) 을 따라, 촬상 칩 (100), 솔더 레지스트층 (201), 배선층 (202), 절연층 (203), 배선층 (204), 심층 (207), 배선층 (214), 절연층 (213), 배선층 (212), 솔더 레지스트층 (211) 의 순서로 배치되면 된다. 2 층의 배선층을 추가로 배치하는 경우에는, 배선층 (204) 과 심층 (207) 사이에, 배선층 (204) 에 접촉하는 추가의 절연층과 심층 (207) 에 접촉하는 추가의 배선층이 광축 (22) 을 따라 순서대로 배치되고, 심층 (207) 과 배선층 (214) 사이에, 심층 (207) 에 접촉하는 추가의 배선층과, 배선층 (214) 에 접촉하는 추가의 절연층을 광축 (22) 을 따라 순서대로 배치된다.
이와 같이, 실장 기판 (120) 은, 금속 코어 또는 수지 코어를 갖는 다층 코어 기판이다. 실장 기판 (120) 의 두께는, 전체로서 0.3 ㎜ 내지 1.0 ㎜ 정도이면 된다.
배선층 (202) 의 적어도 일부는, 촬상 칩 (100) 으로부터 본딩 와이어 (110) 를 통하여 출력된 화소 신호를 수취하는 배선 패턴에 사용된다. 배선층 (202) 은, 본딩 와이어 (110) 가 접속되는 본딩 패드 (240) 를 포함한다.
배선층 (204) 에 포함되는 배선 패턴 및 배선층 (214) 에 포함되는 배선 패턴은, 예를 들어, 그라운드 라인, 전원 라인 등에 사용할 수 있다.
촬상 칩 (100) 은, 솔더 레지스트층 (201) 상에 실장된다. 촬상 칩 (100) 은, 본딩 와이어 (110) 에 의해서 본딩 패드 (240) 에 전기적으로 접속된다. 본딩 패드 (240) 와 배선층 (212) 은, 제 1 층 (121) 및 심층 (207) 을 관통하는 비아 (131) 에 의해서 전기적으로 접속되어 있다. 비아 (131) 는, 절연체 (132) 에 의해 덮여 있다. 촬상 칩 (100) 으로부터 출력된 화소 신호는, 배선층 (202) 및 비아 (131) 를 통하여, 배선층 (212) 에 전송된다.
솔더 레지스트층 (211) 상에는, 전자 부품 (180) 이 형성된다. 즉, 전자 부품 (180) 은, 실장 기판 (120) 에 있어서 촬상 칩 (100) 이 실장된 제 1 주면 (111) 과는 반대측의 제 2 주면 (112) 에 실장된다. 전자 부품 (180) 은, 예를 들어 커넥터, 커패시터, 저항, 레귤레이터, 트랜지스터 등을 포함한다. 전자 부품 (180) 의 일부의 부품은, 후술하는 전원 회로 (410) 를 구성한다. 전자 부품 (180) 의 일부의 부품은, 후술하는 전압 변동 억제 회로 (420) 를 구성한다. 전자 부품 (180) 의 일부의 부품은, 후술하는 방전 회로 (430) 를 구성한다.
전자 부품 (180) 의 일부로서의 커넥터는, 예를 들어 플렉시블 기판이 접속된다. 전자 부품 (180) 의 일부로서의 커넥터는, 배선층 (212) 에 접속되고, 배선층 (212) 에 전송된 화소 신호는, 커넥터 및 플렉시블 기판을 통하여, ASIC (52) 등의 외부의 전자 회로에 전송된다.
전자 부품 (180) 과 배선층 (212) 은, 리드 부재에 의해서 전기적으로 접속된다. 전자 부품 (180) 의 리드 부재는, 배선층 (212) 에 땜납 등으로 고정되어 있다. 배선층 (212) 의 일부는, 솔더 레지스트층 (211) 에 형성된 개구로부터 외부에 노출되어, 랜드 등의 전극을 제공한다.
촬상 칩 (100) 은, 실장 기판 (120) 에 COB (Chip On Board) 실장되어 있다. 촬상 칩 (100) 은, 실장 기판 (120) 에 예를 들어 접착부 (210) 로 접착됨으로써 실장되어 있다. 구체적으로는, 촬상 칩 (100) 은, 실장 기판 (120) 의 솔더 레지스트층 (201) 에 접착부 (210) 로 접착되어 있다. 접착부 (210) 는, 예를 들어 접착제에 의해 형성된다. 구체적으로는, 접착부 (210) 는, 열경화성 접착제를 열경화시킴으로써 형성된다. 촬상 칩 (100) 은, 촬상 칩 실장 공정을 거침으로써, 실장 기판 (120) 에 실장된다. 촬상 칩 실장 공정에 있어서, 촬상 칩 (100) 을 실장 기판 (120) 에 실장하는 경우에, 실장 기판 (120) 이 가열된다. 촬상 칩 (100) 은, 가열된 실장 기판 (120) 에 열압착에 의해서 실장된다.
본딩 와이어 (110) 는, 촬상 칩 (100) 및 본딩 패드 (240) 에 실장된다. 본딩 와이어 (110) 는, 와이어 본딩 공정 (본딩 와이어 실장 공정) 을 거침으로써, 촬상 칩 (100) 과 본딩 패드 (240) 를 전기적으로 접속한다. 와이어 본딩 공정에 있어서, 본딩 와이어 (110) 를 본딩 패드 (240) 에 실장하는 경우에, 본딩 패드 (240) 가 가열되고, 본딩 와이어 (110) 는, 가열된 본딩 패드 (240) 에, 열압착에 의해서 실장된다. 와이어 본딩 공정에 있어서, 본딩 와이어 (110) 는, 초음파 압착에 의해서 본딩 패드 (240) 에 실장되어도 된다.
프레임 (140) 은, 실장 기판 (120) 에 접착부 (220) 에서 접착된다. 구체적으로는, 프레임 (140) 은, 실장 기판 (120) 의 솔더 레지스트층 (201) 에, 접착부 (220) 에 의해 접착되어 있다. 접착부 (220) 는, 예를 들어 접착제에 의해 형성된다. 구체적으로는, 접착부 (220) 는, 열경화성 접착제를 열경화시킴으로써 형성된다. 접착부 (220) 는, 열경화성 접착제를 열경화시킴으로써 형성된다. 프레임 실장 공정에 있어서, 프레임 (140) 은, 실장 기판 (120) 에 실장된다. 프레임 실장 공정에 있어서, 프레임 (140) 을 실장 기판 (120) 에 실장하는 경우에, 프레임 (140) 이 가열되고, 프레임 (140) 은, 가열된 실장 기판 (120) 에, 열압착에 의해서 실장된다.
이와 같이, 촬상 칩 (100), 본딩 와이어 (110) 및 프레임 (140) 의 실장 공정에 있어서, 촬상 칩 (100) 에 열이 가해진다. 즉, 촬상 유닛 (40) 의 제조 공정에 있어서, 촬상 칩 (100) 에 열이 가해진다. 제조 공정을 거쳐 제조된 촬상 유닛 (40) 은, 촬상 유닛 (40) 의 검사 공정에 있어서, 촬상 칩 (100) 의 리크 전류의 측정을 포함하는 검사가 실시된다.
프레임 (140) 은, 제 1 면 (141) 과, 제 2 면 (142) 과, 제 3 면 (143) 과, 제 4 면 (144) 과, 제 5 면 (145) 과, 제 6 면 (146) 을 갖는다. 제 6 면 (146) 은, 개구부 (138) 를 형성한다. 제 6 면 (146) 은, 프레임 (140) 의 내벽면을 형성한다. 개구부 (138) 는, 예를 들어 xy 면내의 중앙 부분에 형성된다.
제 1 면 (141) 은, 커버 유리 (160) 와 접착부 (230) 에 의해 접착되는 면이다. 제 1 면 (141) 은, 제 6 면 (146) 의 단부에 접하는 면이다. 제 1 면 (141) 은, 제 6 면 (146) 의 외연을 따라 형성된다. 제 1 면 (141) 은, xy 평면과 대략 평행한 면이다.
제 2 면 (142) 은, 제 1 면 (141) 의 단부에 접하는 면이다. 제 2 면 (142) 은, 제 1 면 (141) 의 외연을 따라 형성되는 면이다. 제 2 면 (142) 은, yz 평면에 대략 평행한 면과, xz 평면에 대략 평행한 면을 갖는다.
제 3 면 (143) 은, 제 2 면 (142) 의 단부에 접하는 면이다. 제 3 면 (143) 은, xy 평면과 대략 평행한 면이고, 제 1 면 (141) 과 대략 평행한 면이다.
제 4 면 (144) 은, 제 3 면 (143) 의 단부에 접하는 면이다. 제 4 면 (144) 은, 제 3 면 (143) 의 외연을 따라 형성되는 면이다. 제 4 면 (144) 은, yz 평면에 대략 평행한 면과, xz 평면에 대략 평행한 면을 갖는다.
제 5 면 (145) 은, 제 4 면 (144) 의 단부에 접하는 면이다. 제 5 면 (145) 은, 제 4 면 (144) 의 외연을 따라 형성되는 면이다. 제 5 면 (145) 은, xy 평면과 대략 평행한 면이다. 제 5 면 (145) 은, 제 1 면 (141) 및 제 3 면 (143) 과 대략 평행한 면이다. 제 5 면 (145) 은, 실장 기판 (120) 의 솔더 레지스트층 (201) 과 접착부 (220) 에 의해 접착되는 면이다. 제 5 면 (145) 은, 접착부 (220) 에 면한다. 제 5 면 (145) 은, 제 6 면 (146) 의 단부에 접하는 면이다. 제 5 면 (145) 은, 제 6 면 (146) 의 외연을 따라 형성된다.
프레임 (140) 은, 제 1 면 (141) 과 제 2 면 (142) 과 제 3 면 (143) 에 의해 형성된 단부 (段部) 를 갖는다. 프레임 (140) 은, 장착부로서 장착공 (孔) (148) 을 갖는다. 프레임 (140) 은, 예를 들어 3 개의 장착공 (148) 을 갖는다. 3 개의 장착공 (148) 은 모두 제 3 면 (143) 으로부터 제 5 면 (145) 까지를 관통하는 구멍이다. 3 개의 장착공 (148) 은 모두, 촬상 유닛 (40) 을 미러 박스 (60) 등의 다른 구조체에 장착하기 위해서 이용된다.
프레임 (140) 은, 3 개의 장착공 (148) 을 통하여, 비스 (149) 로 예를 들어 비스 고정됨으로써, 브래킷 (150) 에 고정된다. 브래킷 (150) 은, 예를 들어 비스 고정됨으로써 미러 박스 (60) 에 고정된다. 따라서, 촬상 유닛 (40) 은, 미러 박스 (60) 에 고정된다.
장착공 (148) 을 사용하여 프레임 (140) 과 브래킷 (150) 을 예를 들어 금속의 비스 (149) 로 비스 고정시킨 경우, 촬상 칩 (100) 이 동작하고 있는 경우에 발생한 열을, 비스 (149) 를 통하여 미러 박스 (60) 측으로 열을 나가게 하기 위한 전열 경로를 형성할 수 있다.
프레임 (140) 은, 위치 결정공 (孔) (147) 을 갖는다. 프레임 (140) 은, 예를 들어 2 개의 위치 결정공 (147) 을 갖는다. 2 개의 위치 결정공 (147) 은 모두 제 3 면 (143) 으로부터 제 5 면 (145) 까지를 관통하는 구멍이다. 위치 결정공 (147) 은 모두, 촬상 유닛 (40) 에 대하여 촬상 유닛 (40) 을 위치 결정하기 위해서 이용된다. 2 개의 위치 결정공 (147) 중, 일방의 위치 결정공은 끼워맞춤공 (孔) 으로 형성되고, 타방의 위치 결정공 (147) 은 장공 (長孔) 으로 형성되어 있다.
프레임 (140) 은, 2 개의 위치 결정공 (147) 을 사용하여 브래킷 (150) 에 대하여 위치 결정된다. 예를 들어 브래킷 (150) 에 형성된 2 개의 위치 결정핀이 2 개의 위치 결정공 (147) 에 삽입됨으로써, 프레임 (140) 과 브래킷 (150) 이 위치 결정된다. 프레임 (140) 은, 브래킷 (150) 에 대하여 위치 결정된 상태에서 고정된다. 따라서, 촬상 유닛 (40) 은, 미러 박스 (60) 에 위치 결정된 상태에서 고정된다. 또, 프레임 (140) 및 브래킷 (150) 은, 미러 박스 (60) 이외의 다른 구조체에 대하여 고정되면 된다.
또, 촬상 유닛 (40) 은, 브래킷 (150) 을 통하지 않고 미러 박스 (60) 에 고정되어도 된다. 촬상 유닛 (40) 은, 3 개의 장착공 (148) 을 통하여 예를 들어 비스 고정됨으로써, 미러 박스 (60) 에 고정되면 된다.
커버 유리 (160) 는, 촬상 칩 (100) 을 봉지하기 위해서 사용된다. 커버 유리 (160) 는, 프레임 (140) 의 개구부 (138) 를 덮도록 프레임 (140) 에 고정된다. 커버 유리 (160) 는, 프레임 (140) 및 실장 기판 (120) 과 함께 개구부 (138) 를 밀봉 공간으로 한다.
커버 유리 (160) 는, 접착부 (230) 에 의해 프레임 (140) 과 접착된다. 접착부 (230) 는, 접착제에 의해 형성된다. 구체적으로는, 접착부 (220) 는, 광경화형 접착제를 경화시킴으로써 형성된다. 예를 들어, 접착부 (230) 는, 자외선 경화형 접착제를 자외선으로 경화시킴으로써 형성된다. 커버 유리 (160) 의 재료로서, 붕규산 유리, 석영 유리, 무알칼리 유리, 내열 유리 등을 사용할 수 있다. 커버 유리 (160) 는, 투광성을 갖고 있다. 커버 유리 (160) 의 두께는, 0.5 ㎜ 내지 0.8 ㎜ 이다.
커버 유리 (160) 는, 촬상 칩 (100), 본딩 와이어 (110) 및 프레임 (140) 이 실장 기판 (120) 에 실장된 후에, 프레임 (140) 에 고정된다. 커버 유리 (160) 는 투광성을 갖기 때문에, 커버 유리 (160) 와 프레임 (140) 사이를, 광경화형 접착제를 사용하여 접착할 수 있다. 또, 커버 유리 (160) 는, 투광성 부재의 일례이다. 투광성 부재로는, 유리 외에 수정 등을 적용할 수 있다.
이와 같이, 실장 기판 (120) 과 프레임 (140) 과 커버 유리 (160) 에 의해, 밀봉 공간이 형성된다. 촬상 칩 (100) 은, 실장 기판 (120) 과 프레임 (140) 과 커버 유리 (160) 에 의해 형성되는 밀봉 공간 내에 배치되어 있다. 이것에 의해, 촬상 칩 (100) 이 외부 환경의 영향을 받기 어려워진다. 예를 들어, 촬상 칩 (100) 이 밀봉 공간 외에 존재하는 수분의 영향을 받기 어려워진다. 그 때문에, 촬상 칩 (100) 의 열화를 방지할 수 있다.
도 4 는, 제 1 실장예에 있어서의 전력 공급 회로 (490) 를 모식적으로 나타내는 회로도이다. 전력 공급 회로 (490) 는, 전원 라인 (400) 과, 그라운드 라인 (480) 과, 전원 회로 (410) 와, 전압 변동 억제 회로 (420) 와, 방전 회로 (430) 와, FET (440) 와, 제어 라인 (445) 과, 제어용 랜드 (444) 와, 풀다운 저항 (446) 과, 측정용 저항 (450) 과, 측정용 랜드 (451) 와, 측정용 랜드 (452) 와, 측정용 라인 (453) 과, 측정용 라인 (454) 을 갖는다.
전원 회로 (410), 전압 변동 억제 회로 (420), 방전 회로 (430), FET (440), 제어용 랜드 (444), 풀다운 저항 (446), 측정용 저항 (450), 측정용 랜드 (451), 측정용 랜드 (452) 는, 전자 부품 (180) 의 일부로서 포함된다. 전원 라인 (400), 그라운드 라인 (480), 제어 라인 (445), 측정용 라인 (453), 측정용 라인 (454) 은, 배선층 (212) 에 포함되는 배선 패턴으로 형성된다.
전원 라인 (400) 은, 배선층 (212) 에 포함되는 배선 패턴 중, 촬상 칩 (100) 에 전력을 공급하는 전원 패턴으로 형성된다. 그라운드 라인 (480) 은, 배선층 (214) 에 포함되는 배선 패턴 중, 촬상 유닛 (40) 의 접지 전위를 제공하는 그라운드 패턴으로 형성된다.
전원 회로 (410) 는, 촬상 칩 (100) 에 공급되는 전력을 출력한다. 전원 회로 (410) 가 출력한 전력은, 전원 라인 (400) 을 통하여 촬상 칩 (100) 에 공급된다.
전원 회로 (410) 는, 레귤레이터 (416) 와, 커패시터 (419) 를 갖는다. 레귤레이터 (416) 는, 정전압을 출력하는 전압 출력 회로의 일례이다. 일례로서, 레귤레이터 (416) 는, 시리즈 레귤레이터이다. 레귤레이터 (416) 는, 컨트롤 단자 (411) 와, GND 단자 (412) 와, 노이즈 패스 단자 (413) 와, 출력 단자 (414) 와, 입력 단자 (415) 를 갖는다.
입력 단자 (415) 에는, 전원 전압 (V+) 이 인가된다. 전원 전압 (V+) 은, 카메라 (10) 가 구비하는 전원 유닛으로부터 제공된다. 전원 유닛은, 카메라 (10) 에 장착된 전지에 축적된 전력을 사용하여 생성된다. 컨트롤 단자 (411) 에는, 레귤레이터 (416) 의 동작을 제어하는 전압이 인가된다. 컨트롤 단자 (411) 에는, 입력 단자 (415) 에 인가되는 전압과 동일한 전압이 인가된다.
GND 단자 (412) 는, 그라운드 라인 (480) 에 전기적으로 접속된다. 예를 들어, GND 단자 (412) 는, 그라운드 라인 (480) 에, 땜납으로 전기적으로 접속된다.
노이즈 패스 단자 (413) 는, 커패시터 (419) 의 일단에 전기적으로 접속된다. 커패시터 (419) 의 타단은, 그라운드 라인 (480) 에 전기적으로 접속된다. 노이즈 패스 단자 (413) 에 커패시터를 접속함으로써, 출력 단자 (414) 로부터 출력되는 출력 전압의 시간 변동이 억제된다.
레귤레이터 (416) 는, 컨트롤 단자 (411) 에 인가된 전압의 값이 미리 정해진 값을 초과하는 경우에, 입력 단자 (415) 로부터 공급되는 전력을 사용하여, 출력 단자 (414) 로부터 일정한 전압을 출력한다. 구체적으로는, 레귤레이터 (416) 는, 입력 단자 (415) 에 인가된 전압을 강하시켜 안정화함으로써, 일정한 전압을 출력 단자 (414) 로부터 출력한다.
출력 단자 (414) 는, 전원 라인 (400) 에 전기적으로 접속되어 있다. 출력 단자 (414) 는, 촬상 유닛 (40) 이 갖는 전원 라인 (400) 에 전기적으로 접속된다. 예를 들어, 출력 단자 (414) 는, 전원 라인 (400) 에, 땜납으로 전기적으로 접속된다. 전원 라인 (400) 은, 출력 단자 (414) 로부터, 촬상 칩 (100) 의 급전 단자에 접속된 본딩 패드 (240) 까지의, 급전 라인을 형성한다.
전압 변동 억제 회로 (420) 는, 전원 라인 (400) 에 전기적으로 접속한 상태에서 실장 기판 (120) 에 실장되고, 전원 회로 (410) 가 출력한 전압의 시간 변동을 억제한다. 전압 변동 억제 회로 (420) 는, 제 1 커패시터 (421) 와, 제 2 커패시터 (422) 와, 저항 (423) 을 갖는다.
제 1 커패시터 (421) 의 일단은, 전원 라인 (400) 에 전기적으로 접속되고, 제 1 커패시터 (421) 의 타단은, 그라운드 라인 (480) 에 전기적으로 접속된다. 제 2 커패시터 (422) 의 일단은, 전원 라인 (400) 에 전기적으로 접속되고, 제 2 커패시터 (422) 의 타단은, 그라운드 라인 (480) 에 전기적으로 접속된다. 저항 (423) 의 일단은, 전원 라인 (400) 에 전기적으로 접속되고, 저항 (423) 의 타단은, 그라운드 라인 (480) 에 전기적으로 접속된다.
제 1 커패시터 (421) 는, 비교적 고주파의 전압 변동을 억제한다. 제 1 커패시터 (421) 는, 예를 들어 세라믹 콘덴서이다. 제 2 커패시터 (422) 는, 비교적 저주파의 전압 변동을 억제한다. 제 2 커패시터 (422) 는, 예를 들어 전해 콘덴서이다.
제 2 커패시터 (422) 는, 비교적 큰 전압 변동을 흡수할 수 있다. 제 2 커패시터 (422) 의 용량은, 제 1 커패시터 (421) 의 용량보다 크다. 제 2 커패시터 (422) 의 용량은, 제 1 커패시터 (421) 의 용량의 약 10 배이면 된다. 제 1 커패시터 (421) 의 용량은, 0.1 ∼ 10 μF 의 범위 내이면 된다. 제 2 커패시터 (422) 의 용량은, 10 μF ∼ 560 μF 의 범위 내이면 된다. 저항 (423) 의 저항값은, 예를 들어 1 kΩ 이상이면 된다. 또, 전압 변동 억제 회로 (420) 는, 제 1 커패시터 (421) 및 제 2 커패시터 (422) 중, 어느 일방만을 갖는 구성이어도 된다. 전압 변동 억제 회로 (420) 는, 저항 (423) 을 갖지 않는 구성이어도 된다.
방전 회로 (430) 는, 전원 라인 (400) 에 전기적으로 접속한 상태에서 실장 기판 (120) 에 실장되고, 촬상 칩 (100) 에 축적된 전하를 방전한다. 방전 회로 (430) 는, 저항 (431) 과, FET (432) 를 갖는다. FET (432) 는, N 채널 MOSFET 이다. FET (432) 는, 촬상 칩 (100) 의 내부 회로의 잔류 전하의 방전을 제어하는 스위치의 일례이다. 저항 (431) 의 일단은, 전원 라인 (400) 에 전기적으로 접속되고, 저항 (431) 의 타단은, FET (432) 의 드레인 단자 (433) 에 전기적으로 접속된다. 저항 (431) 의 저항값은, 예를 들어 100 Ω 이다. 저항 (431) 의 저항값은, 예를 들어 20 Ω 내지 500 Ω 의 범위 내이면 된다. FET (432) 의 소스 단자 (434) 는, 그라운드 라인 (480) 에 전기적으로 접속된다. 또, 방전 회로 (430) 는, 촬상 칩 (100) 의 내부 회로에 잔류 전하가 남지 않는 동작만을 실시하는 경우, 실장 기판 (120) 에 실장되지 않으면 된다.
FET (432) 의 게이트 단자 (435) 에는, FET (432) 의 동작을 제어하는 제어 전압이 인가된다. 게이트 단자 (435) 에 미리 정해진 정전압이 인가된 경우에, FET (432) 의 드레인 단자 (433) 와 소스 단자 (434) 사이가 도통 상태가 된다. 이 경우, 전원 라인 (400) 은, 그라운드 라인 (480) 에 저항 (431) 을 개재하여 전기적으로 접속된 상태가 된다. 이것에 의해, 레귤레이터 (416) 의 내부 회로의 잔류 전하가, 전원 라인 (400) 및 방전 회로 (430) 를 통하여, 그라운드 라인 (480) 에 방전된다. 또한, 전압 변동 억제 회로 (420) 의 제 1 커패시터 (421) 및 제 2 커패시터 (422) 에 축적되어 있는 잔류 전하가, 전원 라인 (400) 및 방전 회로 (430) 를 통하여, 그라운드 라인 (480) 에 방전된다. 또한, 후술하는 FET (440) 의 소스-드레인 사이가 도통 상태에 있는 경우, 촬상 칩 (100) 의 내부 회로의 잔류 전하가, 전원 라인 (400) 및 방전 회로 (430) 를 통하여, 그라운드 라인 (480) 에 방전된다.
FET (440) 는, 전원 라인 (400) 에 형성된다. FET (440) 는, P 채널 MOSFET 이다. FET (440) 는, 촬상 칩 (100) 의 리크 전류를 측정하고 있는 경우에, 전원 회로 (410) 로부터 촬상 칩 (100) 에 흐르는 전류를, 촬상 칩 (100) 의 리크 전류를 측정하고 있지 않은 경우보다 작아지도록 조절하는 조절부의 일례이다. FET (440) 는, 촬상 칩 (100) 의 리크 전류를 측정하고 있는 경우에, 전원 회로 (410) 와 촬상 칩 (100) 사이의 전기 저항을, 촬상 칩 (100) 의 리크 전류를 측정하고 있지 않은 경우보다 높게 한다.
FET (440) 의 소스 단자 (441) 는, 전원 라인 (400) 에 있어서의 전원 회로 (410) 측에 전기적으로 접속된다. FET (440) 의 드레인 단자 (442) 는, 전원 라인 (400) 의 촬상 칩 (100) 측에 전기적으로 접속된다. FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이가 도통 상태에 있는 경우, 전원 회로 (410) 와 촬상 칩 (100) 이 전기적으로 접속되고, 전원 회로 (410) 로부터 촬상 칩 (100) 에 전원 라인 (400) 을 통하여 전력을 공급할 수 있는 상태가 된다. 이 경우, FET (440) 의 소스-드레인 사이의 전기 통로와 전원 라인 (400) 은, 레귤레이터 (416) 의 출력 단자 (414) 로부터 촬상 칩 (100) 의 급전 단자에 접속된 본딩 패드 (240) 까지의 급전 라인을 형성한다.
FET (440) 의 게이트 단자 (443) 에는, 제어 라인 (445) 을 개재하여 제어용 랜드 (444) 가 전기적으로 접속되어 있다. 게이트 단자 (443) 는, 풀다운 저항 (446) 을 개재하여, 그라운드 라인 (480) 에 전기적으로 접속되어 있다. 게이트 단자 (443) 가 전기적으로 개방되어 있는 경우, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이는 도통 상태에 있다.
한편, 제어용 랜드 (444) 에 미리 정해진 정전압이 인가되어 있는 경우, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이는 비도통 상태가 된다. 이 경우, 전원 회로 (410) 와 촬상 칩 (100) 사이에 있어서의, 전원 라인 (400) 을 개재한 전기적인 접속은, 절단된 상태에 있다.
측정용 저항 (450) 은, FET (440) 와 병렬로 전원 라인 (400) 에 접속된다. 측정용 저항 (450) 은, 촬상 칩 (100) 의 리크 전류의 측정에 사용된다. 측정용 저항 (450) 의 일단에는, 측정용 랜드 (451) 가 전기적으로 접속되어 있다. 측정용 저항 (450) 의 타단에는, 측정용 랜드 (452) 가 전기적으로 접속되어 있다. 측정용 저항 (450) 의 일단은, 측정용 라인 (453) 을 개재하여, 측정용 랜드 (451) 에 전기적으로 접속되어 있다. 측정용 저항 (450) 의 타단은, 측정용 라인 (454) 을 개재하여, 측정용 랜드 (452) 에 전기적으로 접속되어 있다.
FET (440) 에 의해서, 측정용 저항 (450) 의 일단과 타단 사이를 전기적으로 단락시킨 상태와, 전기적으로 단락되어 있지 않은 상태가 전환된다. 예를 들어, 제어용 랜드 (444) 가 전기적으로 떠 있는 경우, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이는 도통 상태가 되고, 측정용 저항 (450) 의 일단과 타단 사이가 전기적으로 단락된 상태가 된다. 한편, 제어용 랜드 (444) 에 미리 정해진 정전압이 인가되어 있는 경우, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이는 비도통 상태가 되고, 측정용 저항 (450) 의 일단과 타단 사이가 전기적으로 단락되어 있지 않은 상태가 된다.
촬상 칩 (100) 의 리크 전류의 측정은, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이를 비도통 상태로 하여 실시된다. 즉, 리크 전류의 측정은, 제어용 랜드 (444) 에 미리 정해진 정전압을 인가한 상태에서 실시된다. 이 상태에서는, 촬상 칩 (100) 과 전원 회로 (410) 사이는 전원 라인 (400) 을 개재하여 전기적으로 접속되어 있지 않고, 촬상 칩 (100) 과 전원 회로 (410) 사이는, 측정용 저항 (450) 을 개재하여 접속된다. 이것에 의해, 촬상 칩 (100) 과 전원 회로 (410) 사이가 전원 라인 (400) 을 개재하여 전기적으로 접속되어 있는 경우보다, 촬상 칩 (100) 의 리크 전류를 정확히 측정할 수 있다.
FET (440) 는, 전원 라인 (400) 에 있어서 측정용 랜드 (451) 보다 전원 회로 (410) 측에 형성되고, 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, 측정용 랜드 (451) 와 전원 회로 (410) 사이를 전기적으로 절단하고 있다.
또, FET (440) 는, 전원 라인 (400) 에 있어서 방전 회로 (430) 가 접속된 부위보다 촬상 칩 (100) 측에 형성된다. 따라서, 방전 회로 (430) 는, 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, FET (440) 에 의해서 촬상 칩 (100) 으로부터 전기적으로 절단되어 있다. 이 때문에, 방전 회로 (430) 가 FET (440) 보다 촬상 칩 (100) 측에 형성되어 있는 경우보다, 리크 전류를 정확히 측정할 수 있다.
FET (440) 는, 전원 라인 (400) 에 있어서 전압 변동 억제 회로 (420) 가 접속된 부위보다 촬상 칩 (100) 측에 형성된다. 따라서, 전압 변동 억제 회로 (420) 는, 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, FET (440) 에 의해서 촬상 칩 (100) 으로부터 전기적으로 절단되어 있다. 이 때문에, 전압 변동 억제 회로 (420) 가 FET (440) 보다 촬상 칩 (100) 측에 형성되어 있는 경우보다, 리크 전류를 정확히 측정할 수 있다.
측정용 저항 (450) 은, 촬상 칩 (100) 의 리크 전류의 측정 정밀도에 기초하여 미리 설계된 저항값을 갖는다. 예를 들어, 측정용 저항 (450) 의 저항값은, 1 kΩ 이상이다. 측정용 저항 (450) 의 저항값은, 10 kΩ 이상이면 된다. 측정용 저항 (450) 의 저항값은, 100 kΩ 이상인 것이 바람직하다. 측정용 저항 (450) 의 저항값은, 1 MΩ 이하이면 된다. 측정용 저항 (450) 의 저항값은, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이가 비도통 상태에 있는 경우의 소스-드레인 사이 저항보다, 충분히 작은 것이 바람직하다.
도 5 는, 리크 전류 측정 시스템 (590) 을 모식적으로 나타낸다. 리크 전류 측정 시스템 (590) 은, 제어부 (500) 와, 전압 측정부 (510) 와, 촬상 유닛 (40) 을 구비한다.
제어부 (500) 는, 촬상 칩 (100) 의 리크 전류를 측정하기 위해서, 촬상 칩 (100) 이 동작하지 않는 비구동 상태로 한다. 또한, 제어부 (500) 는, 제어용 랜드 (444) 에 정전압을 인가한다. 이것에 의해, 측정용 저항 (450) 의 일단과 타단 사이를 전기적으로 단락하고 있지 않은 상태로 한다. 이 상태에서 제어부 (500) 는, 레귤레이터 (416) 에 전원 전압을 인가함으로써 레귤레이터 (416) 를 동작시켜, 측정용 랜드 (451) 와 측정용 랜드 (452) 사이의 전압을 전압 측정부 (510) 에 측정시킨다. 제어부 (500) 는, 전압 측정부 (510) 에서 측정된 측정용 랜드 (451) 와 측정용 랜드 (452) 사이의 전압과, 측정용 저항 (450) 의 저항값에 기초하여, 리크 전류를 산출한다.
제어부 (500) 는, 산출한 리크 전류의 전류값에 기초하여, 촬상 칩 (100) 의 양부 판정을 실시한다. 예를 들어, 제어부 (500) 는, 산출한 리크 전류의 전류값이 미리 정해진 값보다 큰 경우, 촬상 칩 (100) 을 불량품이라고 판정한다. 제어부 (500) 는, 산출한 리크 전류의 전류값이 미리 정해진 값 이하인 경우, 촬상 칩 (100) 을 양품이라고 판정한다.
제 1 실장예에 관련된 전력 공급 회로 (490) 에 의하면, 리크 전류의 전류원으로서 레귤레이터 (416) 를 사용하여, 촬상 칩 (100) 의 리크 전류를 측정할 수 있다. 이 때문에, 리크 전류원을 별도로 준비하지 않아도 된다.
도 6 은, 제 2 실장예에 있어서의 전력 공급 회로 (690) 를 모식적으로 나타내는 회로도이다. 전력 공급 회로 (690) 가 갖는 구성 요소 중, 도 4 및 도 5 에 관련하여 설명한 전력 공급 회로 (490) 가 갖는 구성 요소에 부여되어 있는 부호와 동일한 부호가 부여된 구성 요소는, 전력 공급 회로 (490) 가 갖는 대응하는 구성 요소와 동일한 기능, 구성을 갖는다. 전력 공급 회로 (690) 가 갖는 구성 요소 중, 전력 공급 회로 (490) 가 갖는 구성 요소에 대응하는 구성 요소에 대해서, 그 설명을 생략하는 경우가 있다. 전력 공급 회로 (690) 가 갖는 구성 요소 중, 전력 공급 회로 (490) 가 갖는 구성 요소에 대응하는 구성 요소에 대해서, 그 차이만을 설명하는 경우가 있다.
전력 공급 회로 (690) 는, 전원 라인 (400) 과, 그라운드 라인 (480) 과, 전원 회로 (410) 와, 전압 변동 억제 회로 (420) 와, 방전 회로 (430) 와, FET (440) 와, 제어 라인 (445) 과, 제어용 랜드 (444) 와, 풀다운 저항 (446) 과, 측정용 랜드 (651) 와 측정용 라인 (653) 을 갖는다.
측정용 랜드 (651) 는, 측정용 랜드 (451) 에 대응한다. 측정용 라인 (653) 은, 측정용 라인 (453) 에 대응한다. 그 때문에, 전력 공급 회로 (690) 의 구성은, 전력 공급 회로 (490) 의 구성으로부터, 측정용 저항 (450), 측정용 랜드 (452) 및 측정용 라인 (454) 을 제외한 구성에 상당한다.
촬상 칩 (100) 의 리크 전류의 측정은, FET (440) 의 소스 단자 (441) 와 드레인 단자 (442) 사이를 비도통 상태로 하여, 전원 회로 (410) 와 촬상 칩 (100) 사이가 전기적으로 절단된 상태에서 실시된다. 촬상 칩 (100) 의 리크 전류의 측정은, 측정용 랜드 (651) 에 전류원을 접속함으로써 실시된다.
이와 같이, FET (440) 는, 전원 라인 (400) 에 있어서 측정용 랜드 (651) 보다 전원 회로 (410) 측에 형성된다. 그리고, FET (440) 는, 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, 측정용 랜드 (651) 와 전원 회로 (410) 사이를 전기적으로 절단하고 있다.
도 7 은, 리크 전류 측정 시스템 (790) 을 모식적으로 나타낸다. 리크 전류 측정 시스템 (790) 은, 제어부 (700) 와, 전류 측정부 (710) 와, 전류원 (720) 과, 촬상 유닛 (40) 을 구비한다.
제어부 (700) 는, 촬상 칩 (100) 의 리크 전류를 측정하기 위해서, 촬상 칩 (100) 이 동작하지 않는 비구동 상태로 한다. 또한, 제어부 (700) 는, 제어용 랜드 (444) 에 정전압을 인가한다. 이것에 의해, 전원 회로 (410) 와 촬상 칩 (100) 사이가 전기적으로 절단된 상태로 한다. 이 상태에서 제어부 (700) 는, 전류원 (720) 을 제어하여, 전류원 (720) 으로부터 측정용 랜드 (451) 를 통하여 촬상 칩 (100) 에 전류를 공급할 수 있는 상태로 함과 함께, 전류원 (720) 으로부터 측정용 랜드 (451) 에 유입하는 전류의 전류값을, 전류 측정부 (710) 에 측정시킨다. 제어부 (700) 는, 전류 측정부 (710) 에서 측정된 전류값을 리크 전류의 전류값으로서 산출한다.
제어부 (700) 는, 산출한 리크 전류의 전류값에 기초하여, 촬상 칩 (100) 의 양부 판정을 실시한다. 예를 들어, 제어부 (700) 는, 산출한 리크 전류의 전류값이 미리 정해진 값보다 큰 경우, 촬상 칩 (100) 을 불량품이라고 판정한다. 제어부 (700) 는, 산출한 리크 전류의 전류값이 미리 정해진 값 이하인 경우, 촬상 칩 (100) 을 양품이라고 판정한다.
리크 전류의 측정 후, 제어부 (700) 는, 제어용 랜드 (444) 에 대한 정전압의 인가를 정지하여, 제어용 랜드 (444) 를 전기적으로 개방한다. 이것에 의해, 전원 회로 (410) 와 촬상 칩 (100) 사이가 전기적으로 접속되고, 전원 라인 (400) 을 통하여 전원 회로 (410) 로부터 촬상 칩 (100) 에 전력을 공급할 수 있는 상태가 된다.
도 4 내지 도 7 에 걸쳐서 설명한 바와 같이, 제어용 랜드 (444) 에 인가되는 전압에 따라, FET (440) 는, 전원 회로 (410) 와 촬상 칩 (100) 사이를 전기적으로 절단한 상태와, 전기적으로 접속한 상태를 전환한다. FET (440) 는, 전원 회로 (410) 와 촬상 칩 (100) 사이를 전기적으로 절단한 상태와, 전원 회로 (410) 와 촬상 칩 (100) 사이를 전기적으로 접속한 상태를 전환하는 스위치부의 일례이다. 또한, 제어용 랜드 (444) 는, FET (440) 에 의한 전환 동작을 제어하는 전기 신호를 FET (440) 에 공급하기 위한 제어용 전극의 일례이다.
도 8 은, 제 3 실장예에 있어서의 전력 공급 회로 (890) 를 모식적으로 나타내는 회로도이다. 전력 공급 회로 (890) 가 갖는 구성 요소 중, 도 4 및 도 5 에 관련하여 설명한 전력 공급 회로 (490) 가 갖는 구성 요소에 부여되어 있는 부호와 동일한 부호가 부여된 구성 요소는, 전력 공급 회로 (490) 가 갖는 대응하는 구성 요소와 동일한 기능, 구성을 갖는다. 전력 공급 회로 (890) 가 갖는 구성 요소 중, 전력 공급 회로 (490) 가 갖는 구성 요소에 대응하는 구성 요소에 대해서, 그 설명을 생략하는 경우가 있다. 전력 공급 회로 (890) 가 갖는 구성 요소 중, 전력 공급 회로 (490) 가 갖는 구성 요소에 대응하는 구성 요소에 대해서, 그 차이만을 설명하는 경우가 있다.
전력 공급 회로 (690) 는, 전원 라인 (400) 과, 그라운드 라인 (480) 과, 전원 회로 (410) 와, 전압 변동 억제 회로 (420) 와, 방전 회로 (430) 와, 측정용 랜드 (851) 와 측정용 라인 (853) 을 갖는다.
측정용 랜드 (851) 는, 측정용 랜드 (451) 에 대응한다. 측정용 라인 (853) 은, 측정용 라인 (453) 에 대응한다. 접속용 랜드 (841) 는, FET (440) 의 소스 단자 (441) 에 대응하는 위치에 형성된다. 접속용 랜드 (842) 는, FET (440) 의 드레인 단자 (442) 에 대응한다. 그 때문에, 전력 공급 회로 (890) 의 구성은, 전력 공급 회로 (490) 의 구성으로부터, 측정용 저항 (450), 측정용 랜드 (452) 및 측정용 라인 (454) 을 제외하고, FET (440), 제어 라인 (445), 제어용 랜드 (444) 및 풀다운 저항 (446) 대신에 접속용 랜드 (841) 및 접속용 랜드 (842) 를 형성한 구성에 상당한다.
접속용 랜드 (841) 와 접속용 랜드 (842) 는 이간되어 형성된다. 접속용 랜드 (841) 와 접속용 랜드 (842) 는 근접하여 형성된다. 접속용 랜드 (841) 및 접속용 랜드 (842) 는, 실장 기판 (120) 에 전력 공급 회로 (890) 를 실장한 후, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이를, 땜납으로 접속 가능한 거리만큼 떨어져 형성된다.
촬상 칩 (100) 의 리크 전류의 측정은, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이가 땜납으로 전기적으로 접속되어 있지 않은 상태에서 실시된다. 촬상 칩 (100) 의 리크 전류의 측정은, 측정용 랜드 (651) 에 전류원을 접속함으로써 실시된다. 리크 전류의 측정 후, 촬상 칩 (100) 이 양품이라고 판단된 경우, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이를 땜납으로 접속한다. 이것에 의해, 레귤레이터 (416) 의 출력 단자 (414) 로부터 촬상 칩 (100) 의 급전 단자에 접속된 본딩 패드 (240) 까지의 급전 라인은, 전원 라인 (400), 접속용 랜드 (841), 접속용 랜드 (841) 와 접속용 랜드 (842) 사이의 땜납 접속 및 접속용 랜드 (842) 에 의해서 형성된다. 즉, 전원 회로 (410) 와 촬상 칩 (100) 사이가 전기적으로 접속된다.
도 9 는, 접속용 랜드 (841) 및 접속용 랜드 (842) 의 실장예를 모식적으로 나타낸다. 도 9(a) 는, 리크 전류의 측정 전 및 리크 전류의 측정시의 상태를 모식적으로 나타낸다. 접속용 랜드 (841) 및 접속용 랜드 (842) 는, 솔더 레지스트층 (211) 의 개구 (940) 로부터 노출되도록 형성되어 있다.
접속용 랜드 (841) 의 외연은 대략 반원상이다. 접속용 랜드 (842) 의 외연은, 대략 반원상이다. 접속용 랜드 (841) 의 외연의 직선부 (901) 는, 접속용 랜드 (842) 의 외연의 직선부 (902) 에 대향한다. 접속용 랜드 (841) 의 외연의 직선부 (901) 와 접속용 랜드 (842) 의 외연의 직선부 (902) 사이가 이간되도록 형성된다. 접속용 랜드 (841) 의 외연의 직선부 (901) 와는 반대측으로부터 전원 라인 (400) 이 연신된다. 또한, 접속용 랜드 (842) 의 외연의 직선부 (902) 와는 반대측으로부터 전원 라인 (400) 이 연신된다.
도 9(b) 는, 리크 전류의 측정 후에, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이에 도전 브리지 (950) 가 형성된 상태를 모식적으로 나타낸다. 리크 전류의 측정 후에, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이를 땜납으로 도전 브리지 (950) 를 형성한다. 이것에 의해, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이가, 도전 브리지 (950) 에 의해서 전기적으로 접속된다.
접속용 랜드 (842) 는, 전원 라인 (400) 에 있어서 측정용 랜드 (851) 보다 전원 회로 (410) 측에 형성된 전극의 일례이다. 접속용 랜드 (841) 는, 접속용 랜드 (842) 와는 이간된 상태에서 실장되고, 전원 라인 (400) 에 있어서 접속용 랜드 (842) 와 전원 회로 (410) 사이에 형성된 전극의 일례이다. 상기 서술한 바와 같이, 촬상 칩 (100) 의 리크 전류는, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이가 전기적으로 절연된 상태에서, 측정용 랜드 (851) 를 사용하여 측정된다. 접속용 랜드 (841) 와 접속용 랜드 (842) 사이는, 리크 전류의 측정 후에, 도체에 의해서 전기적으로 접속된다.
이상에 설명한 바와 같이, 접속용 랜드 (841) 및 접속용 랜드 (842) 는, 전원 라인 (400) 에 있어서 측정용 랜드 (851) 보다 전원 회로 (410) 측에 형성된다. 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, 측정용 랜드 (851) 와 전원 회로 (410) 사이는, 접속용 랜드 (841) 및 접속용 랜드 (842) 에 의해 전기적으로 절단되어 있다.
도 10 은, 접속용 랜드 (841) 및 접속용 랜드 (842) 의 다른 실장예를 모식적으로 나타낸다. 접속용 랜드 (1041) 는 접속용 랜드 (841) 에 대응하고, 접속용 랜드 (1042) 는 접속용 랜드 (842) 에 대응한다. 도 10(a) 는, 리크 전류의 측정 전 및 리크 전류의 측정시의 상태를 모식적으로 나타낸다. 접속용 랜드 (1041) 및 접속용 랜드 (1042) 는, 솔더 레지스트층 (211) 의 개구 (1040) 로부터 노출되도록 형성되어 있다.
접속용 랜드 (1041) 는, 전원 라인 (400) 에 접속된 가장자리를 갖는 영역 (1011) 과, 영역 (1011) 으로부터 접속용 랜드 (1042) 를 향하여 돌출된 돌출부 (1012) 를 갖는다. 접속용 랜드 (1042) 는, 전원 라인 (400) 에 접속된 가장자리를 갖는 영역 (1021) 과, 영역 (1021) 으로부터 접속용 랜드 (1041) 를 향하여 돌출된 돌출부 (1022) 를 갖는다.
접속용 랜드 (1041) 의 돌출부 (1012) 와, 접속용 랜드 (1042) 의 영역 (1021) 은, 서로 대향하는 가장자리부를 갖는다. 돌출부 (1012) 와 영역 (1021) 이 대향하는 가장자리부는, 전원 라인 (400) 이 연신되는 방향에 대략 수직이다. 또한, 접속용 랜드 (1042) 의 돌출부 (1022) 와, 접속용 랜드 (1041) 의 영역 (1011) 은, 서로 대향하는 가장자리부를 갖는다. 돌출부 (1022) 와 영역 (1011) 이 대향하는 가장자리부는, 전원 라인 (400) 이 연신되는 방향에 대략 수직이다.
또한, 접속용 랜드 (1041) 의 돌출부 (1012) 와, 접속용 랜드 (1042) 의 돌출부 (1022) 는, 서로 대향하는 가장자리부를 갖는다. 돌출부 (1012) 와 돌출부 (1022) 가 대향하는 가장자리부는, 전원 라인 (400) 이 연신되는 방향에 대략 평행하다. 이것에 의해, 접속용 랜드 (1041) 와 접속용 랜드 (1042) 가 대향하는 가장자리부의 길이를 길게 할 수 있다.
도 10(b) 는, 리크 전류의 측정 후에, 접속용 랜드 (1041) 와 접속용 랜드 (1042) 사이에 도전 브리지 (1050) 가 형성된 상태를 모식적으로 나타낸다. 리크 전류의 측정 후에, 접속용 랜드 (1041) 와 접속용 랜드 (1042) 사이를 땜납으로 도전 브리지 (1050) 를 형성한다. 이것에 의해, 접속용 랜드 (1041) 와 접속용 랜드 (1042) 사이가, 도전 브리지 (1050) 에 의해서 전기적으로 접속된다.
접속용 랜드 (1042) 는, 전원 라인 (400) 에 있어서 측정용 랜드 (851) 보다 전원 회로 (410) 측에 형성된 전극의 일례이다. 접속용 랜드 (1041) 는, 접속용 랜드 (1042) 와는 이간된 상태에서 실장되고, 전원 라인 (400) 에 있어서 접속용 랜드 (1042) 와 전원 회로 (410) 사이에 형성된 전극의 일례이다. 상기 서술한 바와 같이, 촬상 칩 (100) 의 리크 전류는, 접속용 랜드 (1041) 와 접속용 랜드 (1042) 사이가 전기적으로 절연된 상태에서, 측정용 랜드 (851) 를 사용하여 측정된다. 접속용 랜드 (1041) 와 접속용 랜드 (1042) 사이는, 리크 전류의 측정 후에, 도체에 의해서 전기적으로 접속된다.
이상에 설명한 바와 같이, 접속용 랜드 (1041) 및 접속용 랜드 (1042) 는, 전원 라인 (400) 에 있어서 측정용 랜드 (851) 보다 전원 회로 (410) 측에 형성된다. 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, 측정용 랜드 (851) 와 전원 회로 (410) 사이는, 접속용 랜드 (1041) 및 접속용 랜드 (1042) 에 의해 전기적으로 절단되어 있다.
도 11 은, 제 3 실장예에 관련된 리크 전류 측정 시스템 (1190) 을 모식적으로 나타낸다. 리크 전류 측정 시스템 (1190) 은, 제어부 (1100) 와, 전류 측정부 (1110) 와, 전류원 (1120) 과, 촬상 유닛 (40) 을 구비한다. 여기서는, 리크 전류 측정 시스템 (1190) 의 동작을, 도 9 등에 관련하여 설명한 접속용 랜드 (841) 및 접속용 랜드 (842) 의 실장예를 채택하고 사용하여 설명한다.
제어부 (1100) 는, 촬상 칩 (100) 의 리크 전류를 측정하기 위해서, 촬상 칩 (100) 이 동작하지 않는 비구동 상태로 한다. 또한, 제어부 (1100) 는, 접속용 랜드 (841) 와 접속용 랜드 (842) 가 전기적으로 접속되어 있지 않은 상태에서, 전류원 (1120) 을 제어하여 전류원 (1120) 으로부터 측정용 랜드 (851) 를 통하여 촬상 칩 (100) 에 전류를 공급할 수 있는 상태로 함과 함께, 전류원 (1120) 으로부터 측정용 랜드 (851) 에 유입되는 전류의 전류값을, 전류 측정부 (1110) 에 측정시킨다. 제어부 (1100) 는, 전류 측정부 (1110) 에서 측정된 전류값을 리크 전류의 전류값으로서 산출한다.
제어부 (1100) 는, 산출한 리크 전류의 전류값에 기초하여, 촬상 칩 (100) 의 양부 판정을 실시한다. 예를 들어, 제어부 (1100) 는, 산출한 리크 전류의 전류값이 미리 정해진 값보다 큰 경우, 촬상 칩 (100) 을 불량품이라고 판정한다. 제어부 (1100) 는, 산출한 리크 전류의 전류값이 미리 정해진 값 이하인 경우, 촬상 칩 (100) 을 양품이라고 판정한다.
리크 전류의 측정 후, 접속용 랜드 (841) 와 접속용 랜드 (842) 사이에 도전 브리지 (950) 를 형성하여, 접속용 랜드 (841) 와 접속용 랜드 (842) 를 접속한다. 이것에 의해, 전원 회로 (410) 와 촬상 칩 (100) 사이가 전기적으로 접속되고, 전원 라인 (400) 을 통하여 전원 회로 (410) 로부터 촬상 칩 (100) 에 전력을 공급할 수 있는 상태가 된다.
도 11 에 관련하여 설명한 리크 전류 측정 시스템 (1190) 의 동작과 동일한 동작은, 도 10 등에 관련하여 설명한 접속용 랜드 (1041) 및 접속용 랜드 (1042) 의 실장예에도 적용할 수 있다. 그 때문에, 접속용 랜드 (1041) 및 접속용 랜드 (1042) 의 실장예에 관련된 리크 전류 측정 시스템에 대해서는 상세한 설명을 생략한다.
도 4 내지 도 7 에 관련하여 설명한 바와 같이, FET (440) 는, 촬상 칩 (100) 의 리크 전류를 측정하는 경우에, 전원 회로 (410) 와 촬상 칩 (100) 사이를 전기적으로 절단하고 있는 절단부로서 기능한다. 또한, 측정용 랜드 (451), 측정용 랜드 (651) 및 측정용 랜드 (851) 는, 전원 라인 (400) 에 전기적으로 접속한 상태에서 실장 기판 (120) 에 실장되고, 촬상 칩 (100) 의 리크 전류의 측정에 사용된다.
이상에 설명한 실시형태의 설명에 있어서, 제어용 랜드 (444), 측정용 랜드 (451), 측정용 랜드 (452), 접속용 랜드 (841), 접속용 랜드 (842), 접속용 랜드 (1041) 및 접속용 랜드 (1042) 는, 촬상 유닛 (40) 의 실장 후에, 외부로부터 액세스 가능한 전극의 일례이다. 제어용 랜드 (444), 측정용 랜드 (451), 측정용 랜드 (452), 접속용 랜드 (841), 접속용 랜드 (842), 접속용 랜드 (1041) 및 접속용 랜드 (1042) 는, 랜드에 한정되지 않고, 다양한 실장 형태를 적용할 수 있다.
렌즈 유닛 (20) 및 카메라 보디 (30) 를 포함하는 카메라 (10) 를, 촬상 장치의 일례로서 채택하여 설명하였다. 그러나, 촬상 장치란, 렌즈 유닛 (20) 을 포함하지 않아도 된다. 예를 들어, 카메라 보디 (30) 는 촬상 장치의 일례이다. 또한, 촬상 장치란, 일안 리플렉스 카메라 등의 렌즈 교환식의 촬상 장치 외에, 렌즈 비교환식의 촬상 장치를 포함하는 개념이다.
이상, 본 발명을 실시형태를 사용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시형태에 기재된 범위에는 한정되지 않는다. 상기 실시형태에, 다양한 변경 또는 개량을 가하는 것이 가능한 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에 있어서 나타낸 장치, 시스템, 프로그램, 및 방법에 있어서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리에서 사용하는 것이 아닌 한, 임의의 순서로 실현할 수 있는 것에 유의하여야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로에 관해서, 편의상 「먼저,」, 「다음으로,」등을 사용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수적인 것을 의미하는 것은 아니다.
10 : 카메라
20 : 렌즈 유닛
22 : 광축
24 : 렌즈 마운트
26 : 보디 마운트
30 : 카메라 보디
31 : 미러 유닛
32 : 메인 미러
33 : 서브 미러
38 : 셔터 유닛
40 : 촬상 유닛
51 : MPU
52 : ASIC
60 : 미러 박스
62 : 기판
70 : 결상 광학계
72 : 초점 검출 센서
80 : 핀트판
82 : 펜타 프리즘
84 : 파인더 광학계
86 : 파인더창
88 : 표시부
100 : 촬상 칩
101 : 촬상 영역
102 : 주변 영역
110 : 와이어
111 : 제 1 주면
112 : 제 2 주면
120 : 실장 기판
121 : 제 1 층
122 : 제 2 층
131 : 비아
132 : 절연체
138 : 개구부
140 : 프레임
141 : 제 1 면
142 : 제 2 면
143 : 제 3 면
144 : 제 4 면
145 : 제 5 면
146 : 제 6 면
147 : 위치 결정공
148 : 장착공
149 : 비스
150 : 브래킷
160 : 커버 유리
180 : 전자 부품
201, 211 : 솔더 레지스트층
202, 204, 212, 214 : 배선층
203, 205, 213, 215 : 절연층
207 : 심층
210, 220, 230 : 접착부
240 : 본딩 패드
400 : 전원 라인
410 : 전원 회로
411 : 컨트롤 단자
412 : GND 단자
413 : 노이즈 패스 단자
414 : 출력 단자
415 : 입력 단자
416 : 레귤레이터
419 : 커패시터
420 : 전압 변동 억제 회로
421 : 제 1 커패시터
422 : 제 2 커패시터
423 : 저항
430 : 방전 회로
431 : 저항
432 : FET
433 : 드레인 단자
434 : 소스 단자
435 : 게이트 단자
440 : FET
441 : 소스 단자
442 : 드레인 단자
443 : 게이트 단자
444 : 제어용 랜드
445 : 제어 라인
446 : 풀다운 저항
450 : 측정용 저항
451 : 측정용 랜드
452 : 측정용 랜드
453 : 측정용 라인
454 : 측정용 라인
480 : 그라운드 라인
490 : 전력 공급 회로

Claims (12)

  1. 피사체를 촬상하는 촬상 칩과,
    상기 촬상 칩을 구동시키기 위한 전자 부품과,
    상기 촬상 칩에 접속되는 제 1 접속용 랜드와,
    상기 전자 부품에 접속되는 제 2 접속용 랜드와,
    상기 촬상 칩, 상기 전자 부품, 상기 제 1 접속용 랜드 및 상기 제 2 접속용 랜드가 배치되는 기판을 구비하고,
    상기 기판은, 상기 촬상 칩이 배치되는 제 1 면과, 상기 제 1 면과는 반대측의 면으로서 상기 전자 부품, 상기 제 1 접속용 랜드 및 상기 제 2 접속용 랜드가 배치되는 제 2 면을 갖고,
    상기 제 1 접속용 랜드 및 상기 제 2 접속용 랜드는, 상기 기판에 있어서 서로 떨어져 배치되고,
    상기 제 1 접속용 랜드 및 상기 제 2 접속용 랜드가 땜납을 통해 서로 전기적으로 접속되는 촬상 유닛.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 촬상 칩은, 상기 제 1 면에 있어서 제 1 영역에 배치되고,
    상기 전자 부품의 적어도 일부는, 상기 제 2 면에 있어서, 상기 제 1 영역과는 반대측의 제 2 영역에 배치되는 촬상 유닛.
  6. 제 5 항에 있어서,
    상기 제 1 면에 있어서 상기 제 1 영역보다 외측의 영역에 배치되는 프레임을 구비하는 촬상 유닛.
  7. 제 6 항에 있어서,
    상기 프레임은, 다른 구조체를 장착하기 위한 장착부를 갖는 촬상 유닛.
  8. 제 6 항에 있어서,
    상기 프레임에 고정되는 투광 기판을 구비하고,
    상기 촬상 칩은, 상기 기판, 상기 프레임 및 상기 투광 기판에 의해 형성된 공간에 배치되는 촬상 유닛.
  9. 제 1 항에 있어서,
    상기 전자 부품은, 상기 촬상 칩에 전력을 공급하는 전원 회로부를 갖는 촬상 유닛.
  10. 제 9 항에 있어서,
    상기 전자 부품은, 상기 전원 회로부에 의한 전압의 시간 변동을 억제하는 전압 변동 억제 회로를 갖는 촬상 유닛.
  11. 제 9 항에 있어서,
    상기 전자 부품은, 상기 촬상 칩에서 축적된 전하를 방전하는 방전 회로를 갖는 촬상 유닛.
  12. 제 1 항 및 제 5 항 내지 제 11 항 중 어느 한 항에 기재된 촬상 유닛을 구비하는 촬상 장치.
KR1020217002392A 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치 KR102645902B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2013-272439 2013-12-27
JP2013272439 2013-12-27
KR1020187013227A KR20180053769A (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치
PCT/JP2014/084581 WO2015099140A1 (ja) 2013-12-27 2014-12-26 撮像ユニット及び撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187013227A Division KR20180053769A (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치

Publications (2)

Publication Number Publication Date
KR20210012058A KR20210012058A (ko) 2021-02-02
KR102645902B1 true KR102645902B1 (ko) 2024-03-08

Family

ID=53478979

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167020483A KR20160102556A (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치
KR1020187013227A KR20180053769A (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치
KR1020217002392A KR102645902B1 (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020167020483A KR20160102556A (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치
KR1020187013227A KR20180053769A (ko) 2013-12-27 2014-12-26 촬상 유닛 및 촬상 장치

Country Status (6)

Country Link
US (3) US10692916B2 (ko)
EP (1) EP3089444B1 (ko)
JP (3) JP6299772B2 (ko)
KR (3) KR20160102556A (ko)
CN (2) CN111432106B (ko)
WO (1) WO2015099140A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195185A (ja) * 2015-03-31 2016-11-17 キヤノン株式会社 光学部品の製造方法、光学部品、光学装置
JP6780277B2 (ja) * 2016-03-29 2020-11-04 株式会社ニコン 基板
JP7171223B2 (ja) * 2018-04-27 2022-11-15 キヤノン株式会社 撮像ユニットおよびその製造方法
JP2020003723A (ja) * 2018-06-29 2020-01-09 キヤノン株式会社 撮像装置およびその補助装置、並びにそれらの制御方法
JP7134763B2 (ja) 2018-07-23 2022-09-12 キヤノン株式会社 モジュール及びその製造方法
CN109451253B (zh) * 2019-01-16 2021-03-23 锐芯微电子股份有限公司 像素驱动电路、图像传感器及其像素驱动方法
JP7406314B2 (ja) * 2019-06-24 2023-12-27 キヤノン株式会社 電子モジュール及び機器
JP7467168B2 (ja) * 2020-03-11 2024-04-15 キヤノン株式会社 撮像素子ユニット及び撮像装置
WO2022054494A1 (ja) * 2020-09-08 2022-03-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置
CN114520242A (zh) 2020-11-20 2022-05-20 佳能株式会社 模块和装备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145981A1 (en) * 2005-12-22 2007-06-28 Matsushita Electric Industrial Co., Ltd. Semiconductor leakage current detector and leakage current measurement method, semiconductor leakage current detector with voltage trimming function and reference voltage trimming method, and semiconductor intergrated circuit thereof
WO2013118501A1 (ja) * 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918521A (en) * 1987-01-20 1990-04-17 Olympus Optical Co., Ltd. Solid state imaging apparatus
JP3332797B2 (ja) * 1997-05-22 2002-10-07 三洋電機株式会社 正負電圧電源回路
DE69819597T2 (de) * 1997-05-22 2004-09-23 Sanyo Electric Co., Ltd., Moriguchi Stromversorgungsschaltung und CCD-Kamera, die diese verwendet
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP2001166354A (ja) * 1999-12-07 2001-06-22 Nidec Copal Corp カメラ用電源回路
JP2001223933A (ja) 2000-02-14 2001-08-17 Olympus Optical Co Ltd 電子カメラ
US7304684B2 (en) * 2000-11-14 2007-12-04 Kabushiki Kaisha Toshiba Image pickup apparatus, method of making, and electric apparatus having image pickup apparatus
US7619683B2 (en) * 2003-08-29 2009-11-17 Aptina Imaging Corporation Apparatus including a dual camera module and method of using the same
CN100405208C (zh) * 2003-12-20 2008-07-23 鸿富锦精密工业（深圳）有限公司 数码相机自动对焦装置与方法
US20050212097A1 (en) * 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Charge device model (CDM) electrostatic discharge (ESD) failure rate via capacitive coating
EP1849051A2 (en) * 2005-02-16 2007-10-31 Matsusita Electric Industrial Co., Ltd. Power supply control circuit and electronic circuit
JP2006238202A (ja) 2005-02-25 2006-09-07 Ricoh Co Ltd 撮像装置および電子装置
JP4486914B2 (ja) 2005-07-11 2010-06-23 富士フイルム株式会社 固体撮像素子のダイボンド方法及びその装置
CN101118917A (zh) * 2006-07-31 2008-02-06 三洋电机株式会社 摄像装置
JP2008053286A (ja) * 2006-08-22 2008-03-06 Matsushita Electric Ind Co Ltd 撮像装置チップセット及び画像ピックアップシステム
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
JP5084480B2 (ja) * 2007-12-10 2012-11-28 キヤノン株式会社 光電変換素子ユニット及び撮像装置
JP5218823B2 (ja) * 2008-03-31 2013-06-26 株式会社 東京ウエルズ コンデンサ漏れ電流測定方法およびコンデンサ漏れ電流測定装置
JP5262512B2 (ja) 2008-09-25 2013-08-14 ソニー株式会社 撮像素子およびその制御方法並びにカメラ
JP2010079096A (ja) * 2008-09-26 2010-04-08 Sony Corp 光学素子及び撮像装置
US8368789B2 (en) * 2008-11-26 2013-02-05 Aptina Imaging Corporation Systems and methods to provide reference current with negative temperature coefficient
CN101923110B (zh) * 2009-06-09 2012-08-22 比亚迪股份有限公司 一种检测电路异常电流的方法及装置
KR101712364B1 (ko) * 2010-05-18 2017-03-07 삼성전자주식회사 카메라 모듈 및 이의 제조 방법
JP2012065032A (ja) 2010-09-14 2012-03-29 Sony Corp パワーゲート回路、固体撮像素子、およびカメラシステム
US8953088B2 (en) * 2011-02-24 2015-02-10 Prebesh Pavithran Low profile camera module packaging
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860817B2 (en) * 2011-07-25 2014-10-14 Aptina Imaging Corporation Imaging systems with verification circuitry for monitoring standby leakage current levels
US8981511B2 (en) * 2012-02-29 2015-03-17 Semiconductor Components Industries, Llc Multi-chip package for imaging systems
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP6395600B2 (ja) * 2012-05-30 2018-09-26 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US20150116527A1 (en) * 2013-10-31 2015-04-30 Heptagon Micro Optics Pte. Ltd. Compact array camera modules having an extended field of view from which depth information can be extracted
US10298818B2 (en) * 2015-03-23 2019-05-21 Magna Electronics Inc. Vehicle camera with enhanced imager and PCB assembly
US10421404B2 (en) * 2015-06-26 2019-09-24 Magna Mirrors Of America, Inc. Interior rearview mirror assembly with full screen video display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145981A1 (en) * 2005-12-22 2007-06-28 Matsushita Electric Industrial Co., Ltd. Semiconductor leakage current detector and leakage current measurement method, semiconductor leakage current detector with voltage trimming function and reference voltage trimming method, and semiconductor intergrated circuit thereof
WO2013118501A1 (ja) * 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置

Also Published As

Publication number Publication date
JP2018137748A (ja) 2018-08-30
KR20180053769A (ko) 2018-05-23
EP3089444A1 (en) 2016-11-02
US20200273902A1 (en) 2020-08-27
JP7099494B2 (ja) 2022-07-12
EP3089444A4 (en) 2017-07-12
JP6733691B2 (ja) 2020-08-05
KR20160102556A (ko) 2016-08-30
CN111432106B (zh) 2022-05-13
CN106031161A (zh) 2016-10-12
US20160307954A1 (en) 2016-10-20
WO2015099140A1 (ja) 2015-07-02
JP6299772B2 (ja) 2018-03-28
US10692916B2 (en) 2020-06-23
KR20210012058A (ko) 2021-02-02
US11089223B2 (en) 2021-08-10
US11974056B2 (en) 2024-04-30
JP2020184782A (ja) 2020-11-12
US20210337142A1 (en) 2021-10-28
EP3089444B1 (en) 2020-04-29
CN111432106A (zh) 2020-07-17
CN106031161B (zh) 2020-06-02
JPWO2015099140A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
KR102645902B1 (ko) 촬상 유닛 및 촬상 장치
US9743510B2 (en) Substrate, imaging unit and imaging device
US7190404B2 (en) Solid state imaging apparatus
JP2015012211A (ja) 撮像ユニット及び撮像装置
JP6672747B2 (ja) 電子ユニット、撮像装置及びフレキシブル基板
JP6232789B2 (ja) 撮像ユニット及び撮像装置
JP6780277B2 (ja) 基板
JP6631610B2 (ja) 撮像ユニット及び撮像装置
JP6645553B2 (ja) 撮像ユニット、撮像装置及び電子デバイス
KR100510625B1 (ko) 고체 촬상 소자의 제조 방법
JP6443494B2 (ja) 撮像ユニット及び撮像装置
JP7251537B2 (ja) 撮像ユニット、および撮像装置
JP2022172947A (ja) 撮像ユニットおよび撮像装置
JP2020025332A (ja) 撮像ユニットおよび撮像装置
JP2019176516A (ja) 撮像ユニットおよび撮像装置
JP2015033101A (ja) 固体撮像装置及び電子カメラ

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2023101000796; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20230412

Effective date: 20231120

GRNO Decision to grant (after opposition)
GRNT Written decision to grant