CN109451253B - 像素驱动电路、图像传感器及其像素驱动方法 - Google Patents

像素驱动电路、图像传感器及其像素驱动方法 Download PDF

Info

Publication number
CN109451253B
CN109451253B CN201910037978.8A CN201910037978A CN109451253B CN 109451253 B CN109451253 B CN 109451253B CN 201910037978 A CN201910037978 A CN 201910037978A CN 109451253 B CN109451253 B CN 109451253B
Authority
CN
China
Prior art keywords
power
pixel driving
switch
branch line
power branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910037978.8A
Other languages
English (en)
Other versions
CN109451253A (zh
Inventor
张琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN201910037978.8A priority Critical patent/CN109451253B/zh
Publication of CN109451253A publication Critical patent/CN109451253A/zh
Application granted granted Critical
Publication of CN109451253B publication Critical patent/CN109451253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种像素驱动电路，包括：电源总线、多条电源支线、及与所述电源支线对应的开关模块，每条电源支线适于向对应的若干像素提供电源驱动信号；所述开关模块的两端分别与所述电源总线和对应的电源支线耦接，所述开关模块适于判断对应的电源支线是否存在短路，并根据判断结果控制电源总线与对应的电源支线之间的连接状态。本发明还提供一种图像传感器，包括像素阵列、及本发明实施例的像素驱动电路。本发明还提供一种所述图像传感器的像素驱动方法，包括向所述开关控制电路的至少一个第二输入端输入测试脉冲信号。所述像素驱动电路及所述图像传感器的像素驱动方法能够将图像传感器芯片的不可修复损伤转变为可修复损伤，提高芯片的良率。

Description

像素驱动电路、图像传感器及其像素驱动方法
技术领域
本发明涉及图像传感器技术领域，尤其涉及一种像素驱动电路、图像传感器、及图像传感器的像素驱动方法。
背景技术
当今，提升图像传感器的分辨率是图像传感器的一个发展方向。图像传感器的分辨率越高，像素阵列面积越大，像素的良率损失就越大。由于像素的电源线与地线在阵列中走线过长，短路的概率变得很大，使得芯片成本急剧增高。
对于超大规模阵列图像传感器来说，良率会极端降低，在芯片存在一些缺陷时，可以通过后期的算法进行补救修复损伤，以提升良率，这些缺陷称之为可修复损伤，例如图像传感器的坏点、坏列以及坏行。而另一些损伤，会导致芯片完全失效，称之为不可修复损伤。
发明内容
本发明解决的技术问题是如何将大部分的不可修复损伤转变为可修复损伤，以提高芯片的良率。
为解决上述技术问题，本发明实施例提供一种像素驱动电路，包括：电源总线、多条电源支线、以及与所述电源支线对应的开关模块，每条电源支线适于向对应的若干像素提供电源驱动信号；所述开关模块的两端分别与所述电源总线和对应的电源支线耦接，所述开关模块适于判断对应的电源支线是否存在短路，并根据判断结果控制所述电源总线与对应的电源支线之间的连接状态。
可选地，所述开关模块还适于根据判断结果改变自身的电路结构；当所述开关模块判断对应的电源支线存在短路时，所述电源支线通过具有第一电路结构的开关模块与所述电源总线耦接；当所述开关模块判断对应的电源支线不存在短路时，所述电源支线通过具有第二电路结构的开关模块与所述电源总线耦接；其中，具有所述第一电路结构的开关模块的阻抗远大于具有所述第二电路结构的开关模块的阻抗。
可选地，所述开关模块包括：并联于所述电源支线和所述电源总线之间的第一支路和第二支路，所述第一支路包括开关元件；以及开关控制电路，适于判断对应的电源支线是否存在短路，并根据判断结果控制所述开关元件开启或关闭，当所述开关元件开启时，所述电源支线与所述电源总线通过所述并联的第一支路和第二支路电性连接，当所述开关元件关闭时，所述电源支线与所述电源总线通过所述第二支路电性连接。
可选地，所述第二支路包括阻抗元件。
可选地，所述开关控制电路还适于：根据所述电源支线上预定位置处的电压信号，判断对应的电源支线是否存在短路；当所述电源支线上预定位置处的电压信号高于第一阈值电压时，所述开关控制电路适于判断对应的电源支线不存在短路，且适于控制所述开关元件开启；当所述电源支线上预定位置处的电压信号低于第二阈值电压时，所述开关控制电路适于判断对应的电源支线存在短路，且适于控制所述开关元件关闭。
可选地，所述预定位置为所述电源支线与所述开关模块耦接的一端。
可选地，所述第一阈值电压大于或等于所述第二阈值电压。
可选地，所述开关控制电路具有第一输入端和输出端，所述第一输入端适于接入所述电源支线上预定位置处的电压信号，所述输出端与所述开关元件的控制端耦接。
可选地，所述开关控制电路还具有至少一个第二输入端，所述第二输入端适于接入测试脉冲信号，所述开关控制电路还适于在所述测试脉冲信号的控制下判断对应的电源支线是否存在短路。
可选地，所述开关控制电路包括判断部、锁存部和输出控制部；所述判断部的输入端适于接入所述电源支线上预定位置处的电压信号，所述判断部的输出端适于输出与其输入端接入的电压信号相关的逻辑电平信号；所述锁存部的第一输入端与所述判断部的输出端耦接，所述锁存部适于锁存所述判断部输出的逻辑电平信号；所述输出控制部的第一输入端与所述锁存部的输出端耦接，所述输出控制部的第二输入端适于接入所述测试脉冲信号，所述输出控制部的输出端与所述开关元件的控制端耦接，所述输出控制部适于在所述测试脉冲信号的控制下输出其第一输入端或第二输入端的逻辑电平信号。
可选地，所述锁存部还具有第二输入端，所述第二输入端适于接入所述测试脉冲信号。
可选地，所述测试脉冲信号包括按预设时序输入的第一逻辑电平信号和第二逻辑电平信号；当所述输出控制部的第二输入端输入所述第一逻辑电平时，所述输出控制部的输出端适于输出与所述第一逻辑电平相关的电平信号，以控制所述开关元件关闭；当所述输出控制部的第二输入端输入所述第二逻辑电平时，所述输出控制部的输出端适于输出与所述锁存部锁存的逻辑电平相关的电平信号。
可选地，当所述电源支线上预定位置处的电压信号高于所述第一阈值电压时，所述输出控制部的输出端输出的与所述锁存部锁存的逻辑电平相关的电平信号适于控制所述开关元件打开；当所述电源支线上预定位置处的电压信号低于所述第二阈值电压时，所述输出控制部的输出端输出的与所述锁存部锁存的逻辑电平相关的电平信号适于控制所述开关元件关闭。
可选地，所述开关元件为PMOS管，所述开关控制电路包括：反相器、锁存器、以及或门；所述反相器的输入端适于接入所述电源支线上预定位置处的电压信号，所述锁存器的第一输入端适于与所述反相器的输出端耦接，所述锁存器的第二输入端适于接入所述测试脉冲信号，所述或门的第一输入端适于与所述锁存器的输出端耦接，所述或门的第二输入端适于接入所述测试脉冲信号，所述或门的输出端与所述PMOS管的栅极耦接。
可选地，所述开关元件为NMOS管，所述开关控制电路包括：反相器、锁存器、以及或非门；所述反相器的输入端适于接入所述电源支线上预定位置处的电压信号，所述锁存器的第一输入端与所述反相器的输出端耦接，所述锁存器的第二输入端适于接入所述测试脉冲信号，所述或非门的第一输入端与所述锁存器的输出端耦接，所述或非门的第二输入端适于接入所述测试脉冲信号，所述或非门的输出端与所述NMOS管的栅极耦接。
可选地，所述阻抗元件的阻抗满足：当所述开关元件关闭，所述电源支线发生短路时，所述电源支线上预定位置处的电压信号低于所述第二阈值电压；且当所述开关元件关闭，所述电源支线不存在短路时，所述电源支线上预定位置处的电压信号高于所述第一阈值电压。
可选地，所述阻抗元件的阻抗Z的范围是：(Vdd-V2)/I2<Z<(Vdd-V1)/I1，其中，Vdd是电源总线上的电压，V1是所述第一阈值电压，V2是所述第二阈值电压，I1是预设工作电流，I2是预设短路电流。
可选地，所述第一阈值电压V1和所述第二阈值电压V2的范围是Vdd/3至 2Vdd/3；和/或，所述预设工作电流I1为10微安量级，所述预设短路电流I2为 102微安量级。
可选地，每条电源支线对应的若干像素为像素阵列中的一列像素，所述电源支线的延伸方向与所述像素阵列的位线的延伸方向平行。
可选地，每条电源支线对应的若干像素为像素阵列中的一行像素，所述电源支线的延伸方向与所述像素阵列的位线的延伸方向垂直。
可选地，所述像素驱动电路还包括：与每列像素的位线耦接的电流控制电路，所述电流控制电路适于控制对应列的像素的工作电流的开启和关闭。
可选地，所述电流控制电路包括电流源和控制开关，所述电流源的一端与对应列的像素的位线耦接，适于向对应列的像素提供电流，所述控制开关适于控制所述电流源的开启和关闭。
可选地，所述像素驱动电路包括与所述多条电源支线一一对应的多个所述开关模块，每个开关模块耦合于对应的一条电源支线的一端和所述电源总线之间；或者所述像素驱动电路包括与所述多条电源支线一一对应的多组开关模块，每组开关模块包括两个开关模块，其中一个开关模块耦合于与该组开关模块对应的一条电源支线的一端和所述电源总线之间，另一个开关模块耦合于与该组开关模块对应的所述一条电源支线的另一端和所述电源总线之间。
可选地，每列像素与两条电源支线电连接，每列像素的两条电源支线分别通过各自的开关模块耦接至所述电源总线。
本发明实施例还提供一种图像传感器，包括：像素阵列、及本发明实施例的像素驱动电路。
可选地，所述电源总线环绕所述像素阵列设置。
本发明实施例还提供一种图像传感器的像素驱动方法，所述图像传感器包括：像素阵列、及本发明实施例的像素驱动电路；所述像素驱动电路至少包括：电源总线、多条电源支线、以及与所述电源支线对应的开关模块，每条电源支线适于向对应的若干像素提供电源驱动信号；所述开关模块的两端分别与所述电源总线和对应的电源支线耦接，所述开关模块适于判断对应的电源支线是否存在短路，并根据判断结果控制所述电源总线与对应的电源支线之间的连接状态；所述开关模块包括：并联于所述电源支线和所述电源总线之间的第一支路和第二支路，所述第一支路包括开关元件；以及开关控制电路，所述开关控制电路适于根据所述电源支线上预定位置处的电压信号，判断对应的电源支线是否存在短路，并根据判断结果控制所述开关元件开启或关闭，当所述电源支线上预定位置处的电压信号高于第一阈值电压时，所述开关控制电路适于判断对应的电源支线不存在短路，且适于控制所述开关元件开启；当所述电源支线上预定位置处的电压信号低于第二阈值电压时，所述开关控制电路适于判断对应的电源支线存在短路，且适于控制所述开关元件关闭；所述开关控制电路具有第一输入端和输出端，所述第一输入端适于接入所述电源支线上预定位置处的电压信号，所述输出端与所述开关元件的控制端耦接；所述开关控制电路还具有至少一个第二输入端，所述第二输入端适于接入测试脉冲信号，所述开关控制电路还适于在所述测试脉冲信号的控制下判断对应的电源支线是否存在短路；所述像素驱动方法包括：向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号。
可选地，所述像素驱动方法包括：在图像传感器芯片上电后，向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号。
可选地，所述开关控制电路包括判断部、锁存部和输出控制部，所述判断部的输入端适于接入所述电源支线上预定位置处的电压信号，所述判断部的输出端与所述锁存部的第一输入端耦接，所述锁存部的输出端与所述输出控制部的第一输入端耦接，所述输出控制部的输出端与所述开关元件的控制端耦接，所述锁存部和所述输出控制部还分别具有第二输入端，所述像素驱动方法还包括：向所述锁存部的第二输入端和所述输出控制部的第二输入端输入所述测试脉冲信号。
可选地，所述测试脉冲信号包括一个高电平脉冲。
可选地，所述像素阵列包括多条控制信号线，所述驱动方法还包括：在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号期间，保持所述像素阵列的多条控制信号线处于逻辑低电平状态。
可选地，所述开关控制电路还包括复位端，所述像素驱动方法还包括：在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号之前，向所述开关控制电路的复位端输入复位信号。
可选地，所述像素驱动电路还包括：与每列像素的位线耦接的电流控制电路，所述电流控制电路适于控制对应列的像素的工作电流的开启和关闭，所述像素驱动方法还包括：在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号之前，通过所述电流控制电路控制对应列的像素的工作电流关闭。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的像素驱动电路，包括电源总线、电源支线以及耦接于所述电源总线和电源支线之间的开关模块，所述开关模块能够判断对应的电源支线是否存在短路，并根据判断结果控制所述电源总线与对应的电源支线之间的连接状态，进而控制所述电源支线向对应的若干像素提供的驱动电流的大小。当所述开关模块判断对应的电源支线存在短路时，所述电源支线能够通过具有第一电路结构的开关模块与电源总线耦接；当所述开关模块判断对应的电源支线不存在短路时，所述电源支线能够通过具有第二电路结构的开关模块与电源总线耦接，由于具有所述第一电路结构的开关模块的阻抗远大于具有所述第二电路结构的开关模块的阻抗，从而实现了对漏电流的抑制，将芯片的不可修复损伤转变为可修复损伤，提高了芯片的良率。
进一步地，所述开关模块包括并联于所述电源支线和所述电源总线之间的第一支路和第二支路，所述第一支路包括开关元件；以及所述开关控制电路。通过适当增大所述第二支路的阻抗，能够在所述开关控制模块判断所述电源支线存在短路时，抑制漏电流。
进一步地，所述开关控制电路还适于：根据所述电源支线上预定位置处的电压信号，判断对应的电源支线是否存在短路；当所述电源支线上预定位置处的电压信号高于第一阈值电压时，即对应所述电源支线不存在短路的情况，所述开关控制电路适于控制所述开关元件开启，使得所述电源总线通过开关元件所在的第一支路向与所述电源支线对应的若干像素供电，所述若干像素得以正常工作；当所述电源支线上预定位置处的电压信号低于第二阈值电压时，即对应所述电源支线存在短路的情况，所述开关控制电路适于控制所述开关元件关闭，使得所述电源总线通过所述阻抗元件所在的第二支路向与所述电源支线对应的若干像素供电，阻抗元件的存在达到了限制该电源支线短路电流的目的，从而将芯片的不可修复损伤转变为可修复损伤，提高了芯片的良率。
进一步地，所述开关控制电路包括判断部、锁存部和输出控制部，当所述输出控制部的第二输入端输入第一逻辑电平信号时，所述输出控制部适于输出控制所述开关元件关闭的逻辑电平信号，此时所述电源总线通过所述阻抗元件与所述电源支线电性连接，便于在第一阶段完成对所述电源支线是否存在短路的检测；当所述输出控制部的第二输入端输入第二逻辑电平信号时，所述输出控制部适于输出所述锁存器锁存的逻辑电平信号，以便在第二阶段根据对所述电源支线是否存在短路的检测结果，控制所述开关元件的开启或关闭，进而控制所述电源总线与电源支线的连接状态。
进一步地，对于在第二阶段，所述判断部、锁存部和输出控制部三者配合输出的信号需要满足：当所述开关控制电路的第一输入端的电压信号高于第一阈值电压时，即所述电源支线上不存在短路现象，所述输出控制部输出的与所述锁存器锁存的逻辑电平信号相关的电平信号适于控制所述开关元件打开，使得电源总线通过所述开关元件所在的第一支路向对应的若干像素正常供电；当所述开关控制电路的第一输入端的电压信号低于第二阈值电压时，即所述电源支线上可能存在短路现象，所述输出控制部输出的与所述锁存器锁存的逻辑电平信号相关的电平信号适于控制所述开关元件关闭，使得电源支线只能通过阻抗元件所在的第二支路与所述电源总线电性连接，而阻抗元件的存在达到了限制所述电源支线上的短路电流的目的。
进一步地，每条电源支线对应的若干像素可以为像素阵列中的一列像素，能够逐列地将不可修复损伤转变为可修复损伤(即坏列)。
进一步地，所述像素驱动电路包括多个所述开关模块，每个开关模块耦合于对应的电源支线和电源总线之间，因此能够对每条电源支线独立地进行检测，并且对其中发生短路的电源支线分别进行限流操作，避免影响其他列像素的正常工作。
本发明实施例的图像传感器，包括像素阵列和本发明实施例的像素驱动电路，所述像素驱动电路能够对所述图像传感器的每条像素电源支线是否存在短路进行检测，并对存在短路的电源支线进行电流限制，从而将图像传感器芯片的不可修复损伤转变为可修复损伤，提高了芯片的良率。
本发明实施例的图像传感器的像素驱动方法，包括在图像传感器芯片上电后，向所述开关控制电路的至少一个第二输入端输入测试脉冲信号的步骤，以便在芯片初始化阶段完成对所述像素电源支线是否存在短路的检测，并对存在短路的电源支线进行电流限制，实现了将图像传感器芯片的不可修复损伤转变为可修复损伤，以便后续对所述可修复损伤进行相应的修复，提高芯片的良率。
进一步地，所述像素驱动方法还包括：在输入所述测试脉冲信号期间，保持所述多条控制信号线处于逻辑低电平状态，以防止像素和控制信号线短路时，控制信号线的高电平信号导致无法检测出电源支线的短路现象。
附图说明
图1是一种本发明一个实施例的像素驱动电路10的结构示意图；
图2是本发明一个实施例的一列像素14的驱动电路的示意图；
图3是本发明一个实施例的电源支线短路的像素列的等效驱动电路示意图；
图4是本发明一个实施例的开关控制电路123的结构框图；
图5是本发明另一个实施例的开关控制电路223的电路示意图；
图6是本发明另一个实施例的开关控制电路323的电路示意图；
图7是本发明一个实施例的锁存器225的电路示意图；
图8是本发明另一个实施例的像素驱动电路40的结构示意图；
图9是本发明另一个实施例的像素驱动电路50的结构示意图；
图10是本发明另一个实施例的像素驱动电路60的结构示意图；
图11是本发明图10所示实施例的一列像素64的驱动电路的示意图；
图12是本发明另一个实施例的像素驱动电路70的结构示意图；
图13是本发明一个实施例的图像传感器的像素驱动方法的上电检测时序图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
本发明实施例提供一种像素驱动电路。参考图1，图1是本发明一个实施例的像素驱动电路10的示意图。
在一些实施例中，所述像素驱动电路10可以包括：电源总线11、多条电源支线13、以及与所述电源支线13对应的开关模块12，每条电源支线13适于向对应的若干像素14提供电源驱动信号。所述开关模块12的两端分别与所述电源总线11和对应的电源支线13耦接，所述开关模块12适于判断对应的电源支线13是否存在短路，并根据判断结果控制所述电源总线11与对应的电源支线13之间的连接状态。这里所谓的“连接状态”不仅可以指所述电源总线11与对应的电源支线13之间是连通还是断开状态，还可以是所述电源总线11与电源支线13之间通过何种电路结构进行电连接，例如所述开关模块12适于根据判断结果改变自身的电路结构，从而使所述电源总线11与电源支线13的连接状态发生改变。
在一些实施例中，判断对应的电源支线13是否存在短路包括：判断对应的电源支线13是否存在与地(Ground)线或信号线的短路，当某条电源支线13 存在短路时，则意味着该条电源支线13上会产生漏电流，因此需要一种电路，在检测到短路时，能够采取相应的措施以降低或禁止漏电流，例如本发明实施例的开关模块12。
在一些实施例中，所述开关模块12可以包括：并联于所述电源总线11 和所述电源支线13之间的多条支路，其中至少一条支路包括开关元件，为了区分，这里将包括有开关元件的支路称为“第一支路”，其它支路称为“第二支路”；所述开关模块12还可以包括：开关控制电路，适于判断对应的电源支线13是否存在短路，并根据判断结果控制所述开关元件开启或关闭；当所述开关元件开启时，所述电源支线13与所述电源总线11通过所述并联的第一支路和第二支路电性连接；当所述开关元件关闭，所述电源支线13与所述电源总线11通过所述第二支路电性连接。
为了更好地理解和实施本发明，本发明提供一种开关模块12的具体实施例。
参考图2，图2是本发明一个实施例的一列像素14的驱动电路的示意图，图2中的虚线框A示出了每个像素14的电路结构。在一些实施例中，所述像素14可以包括光电二极管(PD)141、传输晶体管142、复位晶体管143、源跟随晶体管144、和行选晶体管145。其中，所述光电二极管141的一端接地，另一端与所述传输晶体管142的源极连接，所述传输晶体管142的栅极连接传输管tx信号，所述传输晶体管142的漏极同时连接所述复位晶体管143的源极和所述源跟随晶体管144的栅极，形成悬浮点，所述复位晶体管143的栅极连接复位管rst信号,所述复位晶体管143的漏极和所述源跟随晶体管144 的漏极均连接至所述电源支线13，所述源跟随晶体管144的源极连接所述行选晶体管145的漏极，所述行选晶体管145的漏极连接位线(BL)。
由图2中所述像素14的电路结构可知，每个像素14的复位晶体管143 和源跟随晶体管144连接至同一条电源支线13，即所述每列像素14可以通过一条电源支线13和与所述电源支线13对应的开关模块12耦接至所述电源总线11。
在其它实施例中，每个像素14的复位晶体管143的漏极和源跟随晶体管 144的漏极也可以分别连接至两条电源支线，所述每列像素14也可以通过两条电源支线和与每条电源支线对应的开关模块耦接至所述电源总线11。
在一些实施例中，所述开关模块12包括并联的第一支路和第二支路，所述第一支路包括开关元件121，所述第二支路可以包括阻抗元件122。具体地，所述阻抗元件122可以包括一个或多个电阻，所述多个电阻可以串联或并联；或者，所述阻抗元件122可以包括一个或多个MOS管。
在一些实施例中，所述开关模块12还包括开关控制电路123，所述开关控制电路123适于控制所述开关元件121的开启和/或关闭。
在一些实施例中，所述开关控制电路123适于根据所述电源支线13上预定位置处的电压信号，判断对应的电源支线13是否存在短路。所述开关控制电路123可以具有第一输入端a1和输出端a3，所述第一输入端a1适于接入所述电源支线13上预定位置处的电压信号，所述输出端a3与所述开关元件 121的控制端电连接。
在一些实施例中，所述电源支线13具有第一端和第二端，所述第一端为所述电源支线13靠近所述电源总线11的一端，所述电源支线13的第一端与所述开关模块12耦接。所述电源支线13上预定位置处的电压信号可以是所述电源支线13的第一端的电压信号，即所述电源支线13与所述开关模块耦接的一端的电压信号，也即所述电源支线13与所述开关元件121和所述阻抗元件122耦接的一端的电压信号，将所述电源支线13的第一端的电压标记为 Vdd_column。
在一些实施例中，当所述电源支线13上预定位置处的电压信号高于第一阈值电压时，所述开关控制电路123适于判断对应的电源支线13不存在短路，且适于控制所述开关元件121开启，此时所述电源支线13通过所述并联的第一支路和第二支路(即并联的开关元件121和阻抗元件122)与所述电源总线 11电连接；当所述电源支线13上预定位置处的电压信号低于第二阈值电压时，所述开关控制电路123适于判断对应的电源支线13存在短路，且适于控制所述开关元件121关闭，此时所述电源支线13通过所述第二支路(即所述阻抗元件122)与所述电源总线11电连接。
这样设置的好处在于：参考图3，图3是本发明一个实施例的电源支线短路的像素列的等效驱动电路示意图，当所述电源支线13与信号线或者地线发生短路时，所述电源支线13的第一端的电压Vdd_column会被拉低，拉低的数值取决于所述阻抗元件122与短路电阻的分压，当短路电阻较小，所述电源支线13的第一端的电压为相对的低电平；而当所述电源支线13上不存在短路时，所述电源支线13的第一端的电压Vdd_column为相对的高电平。因此，可以通过检测所述电源支线13的第一端的电压来判断所述电源支线13上是否存在短路现象。当所述电源支线13的第一端的电压高于第一阈值电压时，可以认为所述电源支线13上无短路，此时通过所述开关控制电路123控制所述开关元件121开启，所述电源总线11能够通过所述第一支路和电源支线13 为所述像素列提供电源驱动信号，像素正常工作；而当所述电源支线13的第一端的电压低于第二阈值电压时，可以认为所述电源支线13上存在短路现象，此时通过所述开关控制电路123控制所述开关元件121关闭，所述电源总线 11只能通过所述第二支路(即阻抗元件122)和电源支线13为所述像素列提供电源驱动信号，所述阻抗元件122的阻抗越大，所述电源支线13上的电流就越小，从而限制了短路电流。
在一些实施例中，所述开关控制电路123还具有至少一个第二输入端a2，所述第二输入端a2适于接入测试脉冲信号，所述开关控制电路123适于在所述测试脉冲信号的控制下判断对应的电源支线13是否存在短路。具体地，所述测试脉冲信号可以包括按预设时序输入的第一逻辑电平和第二逻辑电平。
在一些实施例中，所述阻抗元件122的阻抗满足：当所述开关元件121 关闭、且所述电源支线13发生短路时，所述电源支线13上预定位置处的电压信号低于所述第二阈值电压；且当所述开关元件121关闭，所述电源支线 13不存在短路时，所述电源支线13上预定位置处的电压信号高于所述第一阈值电压。所述阻抗元件122的阻抗Z的范围可以表示为：(Vdd-V2)/I2<Z<(Vdd-V1)/I1，其中，Vdd是所述电源总线11上的电压，V1是所述第一阈值电压，V2是所述第二阈值电压，I1是预设工作电流，即所述电源支线13上不存在短路，与所述电源支线13对应的若干像素正常工作时，所述等效驱动电路的电流，I2是预设短路电流，即所述电源支线13上发生短路时，所述等效驱动电路的电流。
在一些实施例中，所述第一阈值电压V1和所述第二阈值电压V2的范围可以均为Vdd/3至2Vdd/3。在一些实施例中，所述第一阈值电压V1可以大于所述第二阈值电压V2。在另一些实施例中，所述第一阈值电压V1可以等于所述第二阈值电压V2，例如所述电源总线11提供的电压为Vdd，所述第一阈值电压和所述第二阈值电压可以均为Vdd/2。
在一些实施例中，所述预设工作电流I1为10微安量级，所述预设短路电流I2为102微安量级。
在一些实施例中，所述阻抗元件122为电阻，所述电阻的阻值可以是10K 量级，当所述开关元件121关闭时，电流流过阻抗元件122，如果电源支线 13上不存在短路现象，每列像素正常工作时的电流在10μA量级，因此正常工作的像素列其电源支线13的第一端的电压Vdd_column相对于Vdd来说压降在100mV左右，可以认为是相对的高电平；而当所述电源支线13上存在短路现象时，与所述电源支线13对应的像素列的电流可以在102μA量级，此时所述电源支线13的第一端的电压Vdd_column相对于Vdd来说压降在1V量级，可以认为是相对的低电平。
为了更好地理解和实施本发明，下面介绍根据本发明一实施例的开关控制电路123。
参考图4，图4是本发明一个实施例的开关控制电路123的结构框图。
在一些实施例中，所述开关控制电路123可以包括判断部124、锁存部 125和输出控制部126。所述判断部124的输入端即所述开关控制电路123的第一输入端a1，适于接入所述电源支线13上预定位置处的电压信号，例如所述预定位置处的电压信号可以是所述电源支线13的第一端的电压信号 Vdd_column，所述判断部124的输出端适于根据其输入端接入的电压信号输出相关的逻辑电平信号，所述锁存部125的第一输入端a4与所述判断部124的输出端耦接，所述锁存部125适于锁存所述判断部124输出的逻辑电平信号，所述输出控制部126的第一输入端a7与所述锁存部125的输出端a6耦接，所述输出控制部126的第二输入端a8适于接入测试脉冲信号test_pulse，所述输出控制部126的输出端即所述开关控制电路123的输出端a3，与所述开关元件121(如图2所示)的控制端耦接。
在一些实施例中，所述锁存部125还具有第二输入端a5，所述锁存部125 的第二输入端a5适于接入所述测试脉冲信号test_pulse。
在一些实施例中，所述测试脉冲信号可以包括按预设时序输入的第一逻辑电平信号和第二逻辑电平信号；当所述输出控制部126的第二输入端a8输入所述第一逻辑电平信号时，所述输出控制部126的输出端a3适于输出与所述第一逻辑电平相关的电平信号，以控制所述开关元件121关闭；当所述输出控制部126的第二输入端a8输入所述第二逻辑电平信号时，所述输出控制部126的输出端a3适于输出与所述锁存部125锁存的逻辑电平信号相关的电平信号。
为了实现根据所述电源支线13的第一端的电压判断所述电源支线13上是否存在短路现象，并且根据判断结果相应地控制所述电源总线11与所述电源支线13的连接状态，所述判断部124和所述锁存部125需要满足：当所述判断部124判断所述电源支线13上不存在短路，即所述开关控制电路123的第一输入端a1的电压信号高于第一阈值电压时，所述输出控制部126输出的与所述锁存器125锁存的逻辑电平信号相关的电平信号适于控制所述开关元件121开启；当所述判断部124判断所述电源支线13上不存在短路，即所述开关控制电路123的第一输入端a1的电压信号低于第二阈值电压时，所述输出控制部126输出的与所述锁存器125锁存的逻辑电平信号相关的电平信号适于控制所述开关元件121关闭。
在一些实施例中，所述判断部124可以是反相器。在另一些实施例中，所述判断部124可以是比较器。
为了更好地理解和实施本发明，下面介绍根据本发明另一实施例的开关控制电路。参考图5，结合参考图2，图5是本发明另一个实施例的开关控制电路223的电路示意图。
在一些实施例中，所述开关元件121可以是PMOS管，所述开关控制电路223可以包括：反相器224、锁存器225以及或门226；所述反相器224的输入端即所述开关控制电路223的第一输入端a1适于接入所述电源支线13 的第一端的电压信号Vdd_column，所述锁存器225的第一输入端a4适于接入所述反相器224的输出信号，所述锁存器225的第二输入端a5适于接入所述测试脉冲信号test_pluse，所述或门226的第一输入端a7适于与所述锁存器225的输出端a6耦接，所述或门226的第二输入端a8适于接入所述测试脉冲信号test_pluse，所述或门226的输出端即所述开关控制电路223的输出端a3，与所述PMOS管121的栅极电连接。
在一些实施例中，所述测试脉冲信号test_pluse可以包括一个高电平脉冲，所述高电平脉冲包括上升沿和下降沿。
在一些实施例中，可以在芯片上电后，向所述锁存器225的第二输入端 a5和所述或门226的第二输入端a8输入所述测试脉冲信号test_pluse。在所述测试脉冲信号test_pluse的高电平(即逻辑“1”)阶段，所述开关元件121被关闭，如果此时所述反相器224的输入端接入的电压信号Vdd_column高于第一阈值电压，即所述像素列的电源支路13上不存在短路现象，则所述反相器 224输出逻辑“0”，在脉冲信号test_pluse的上升沿，所述锁存器225被写入逻辑“0”，由于此时所述或门226的第二输入端a8接入的脉冲信号test_pluse 为高电平，所述或门226输出逻辑“1”；随后在所述脉冲信号test_pluse的下降沿，所述锁存器225锁存逻辑“0”，在所述脉冲信号test_pluse的低电平(即逻辑“0”)阶段，所述或门226输出逻辑“0”，所述开关元件121被打开，所述电源总线11通过所述开关元件121所在的第一支路和所述电源支线13 向所述像素列提供电压驱动信号，所述像素列正常工作。
相反，若在所述脉冲信号test_pluse的高电平阶段，即所述开关元件121 关闭时，所述反相器224的输入端a1接入的电压信号Vdd_column低于第二阈值电压，即所述像素列的电源支路13上存在短路现象，则所述反相器224 输出逻辑“1”，在脉冲信号test_pluse的上升沿，所述锁存器225被写入逻辑“1”，由于此时所述或门226的第二输入端接入的脉冲信号为高电平，所述或门226输出逻辑“1”；随后在所述脉冲信号test_pluse的下降沿，所述锁存器225锁存逻辑“1”，在所述脉冲信号test_pluse的低电平(即逻辑“0”)阶段，所述或门226输出逻辑“1”，所述开关元件121被关闭，所述电源总线 11只能通过所述阻抗元件122所在的第二支路和所述电源支线13电连接，本发明实施例中的所述阻抗元件122可以具有较大阻抗，使得所述像素列的电源支线13的短路电流得到抑制，将芯片的不可修复损伤转变为可修复损伤(即坏列)，提高了芯片良率。
本实施例中，所述判断部包括反相器224，即利用反相器224的翻转电压进行逻辑电平的判断，对于反相器而言，由于不存在滞比，翻转点为1个点，也就是只有一个阈值，即所述第一阈值电压和所述第二阈值电压可以相等，均等于所述反相器224的翻转电压。
结合参考图2，在一些实施例中，所述电源总线11上的电压Vdd为3.3V，所述阻抗元件122为电阻，所述电阻的阻值R可以为10KΩ量级，若某条电源支线13上不存在短路现象，则与该条电源支线13对应的一列像素正常工作时的驱动电流大约为10μA量级，10μA的电流在所述阻抗元件122上的压降为100mV量级，所述反相器224的翻转点电压大约是Vdd/2(即1.65V)，此时，所述反相器224的输出为逻辑低电平；若某条电源支线13上存在短路现象，与该条电源支线13对应的一列像素的漏电流大约为200μA量级，200μA 的电流在所述阻抗元件122上的压降为2V左右，此时所述反相器224的输出为逻辑高电平。
参考图6，结合参考图2，图6是本发明另一个实施例的开关控制电路323 的电路示意图。
在一些实施例中，所述开关元件121可以是NMOS管，所述开关控制电路323可以包括：反相器324、锁存器325以及或非门326。所述反相器324 的输入端即所述开关控制电路323的第一输入端a1适于接入所述电源支线13 的第一端的电压信号Vdd_column，所述锁存器325的第一输入端a4适于接入所述反相器324的输出信号，所述锁存器324的第二输入端a5适于接入所述测试脉冲信号test_pluse，所述或非门326的第一输入端a7适于与所述锁存器 325的输出端a6耦接，所述或非门326的第二输入端a8适于接入所述测试脉冲信号test_pluse，所述或非门326的输出端即所述开关控制电路323的输出端a3，与所述NMOS管的栅极电连接。本实施例与图5所示实施例的区别仅在于将其中的或门226替换为或非门326，本实施例的所述开关控制电路323 的工作原理可参照前一实施例，此处不再赘述。
需要说明的是，当所述开关元件121选择NMOS管时，对NMOS管的栅极电压有一定的要求。因为NMOS管传输高电平的能力较弱，NMOS管开启的条件是其栅极电压高于源漏极至少一个阈值，因此在具体实施时，可以适当提高用于控制NMOS管开启的栅极电压，即提高所述开关控制电路323输出的逻辑高电平对应的电压值，以实现所述开关元件121的开启。
图5和图6实施例中的锁存器225和325的结构可以有多种，这里仅举一种锁存器的结构以示说明，参考图7，图7是本发明一个实施例的锁存器 225的电路示意图，结合参考图5，其中，所述锁存器225的两个输入端a4 和a5分别适于接入所述反相器224的输出信号、及所述测试脉冲信号 test_pulse，所述锁存器225的输出端a6适于与所述或门226的第一输入端a7 耦接。可以理解的是，本发明所述锁存器的实施例不限于此。
参考图8，图8是本发明另一个实施例的像素驱动电路40的结构示意图。在一些实施例中，所述像素驱动电路40可以包括电源总线41、多条电源支线 43、以及开关模块42，每条电源支线43适于向对应的若干像素44提供电源驱动信号。
本实施例与图1所示实施例的区别在于：所述像素驱动电路40包括与所述多条电源支线43一一对应的多组开关模块，每组开关模块包括两个开关模块42，其中一个开关模块42耦合于与该组开关模块对应的一条电源支线43 的一端和所述电源总线41之间，另一个开关模块42耦合于与该组开关模块对应的所述一条电源支线43的另一端和所述电源总线41之间，即所述电源支线43的两端分别通过开关模块42耦接至位于像素阵列两侧的电源总线41 上。所述开关模块42的结构和功能与前述实施例类似，即适于判断对应的电源支线43是否存在短路，并根据判断结果来控制所述电源总线41与对应的电源支线43之间的连接状态，具体可参考图1至图7所示实施例的描述，此处不再赘述。
由于本实施例中的每列像素44两端均连接有电源总线41，有利于减小位于不同区域的像素44之间的电压差。
参考图9，图9是本发明另一个实施例的像素驱动电路50的结构示意图。在一些实施例中，所述像素驱动电路50可以包括：电源总线51、与每列像素对应的第一电源支线531和第二电源支线532、以及开关模块52，所述第一电源支线531和所述第二电源支线532适于向对应的一列像素54提供电源驱动信号。
本实施例与图1-2所示实施例的区别在于：每列像素54与两条电源支线 531和532电连接，其中所述第一电源支线531与每个像素54的复位晶体管 543的漏极电连接，所述第二电源支线532与每个像素54的源极跟随器544 的漏极电连接，所述第一电源支线531和所述第二电源支线532通过各自对应的开关模块52耦接至所述电源总线51。所述开关模块52的结构和功能与前述实施例类似，即所述开关模块52适于判断对应的第一电源支线531或第二电源支线532是否存在短路，并根据判断结果来控制所述电源总线51与对应的第一电源支线532或第二电源支线532之间的连接状态。，具体可参考图 1至图7所示实施例的描述，此处不再赘述。
参考图10，图10是本发明另一个实施例的像素驱动电路60的结构示意图。在一些实施例中，所述像素驱动电路60可以包括：电源总线61、多条电源支线63、以及开关模块62，每条电源支线63适于向对应的若干像素64提供电源驱动信号。所述开关模块62的两端分别与所述电源总线61和对应的电源支线63耦接，所述开关模块62适于判断对应的电源支线63是否存在短路，并根据判断结果来控制所述电源总线61与对应的电源支线63之间的连接状态。
本实施例与图1-2所示实施例的区别在于：所述像素驱动电路60还包括与每列像素的位线65耦接的电流控制电路66，所述电流控制电路66适于控制对应列的像素64的工作电流的开启和关闭。
当某列像素64的电源支线63发生短路时，短路电流可能在毫安量级，也可能在微安量级，假如该列像素上有工作电流通过，则所述开关模块62可能无法检测出与像素的工作电流在相同数量级的短路电流(例如微安量级)，因此在本实施例中增加了所述电流控制电路66，在图像传感器芯片上电时，可以通过所述电流控制电路66控制所有像素列的电流关闭，使得所述开关模块62不仅能够检测出具有较大数值(例如毫安量级)的漏电流，还能检测出与像素工作电流相同数量级的漏电流，从而提高了检测灵敏度。
本实施例的所述开关模块62的结构和功能与前述实施例类似，具体可参考图1至图7所示实施例的描述，此处不再赘述。
参考图11，图11是本发明图10所示实施例的一列像素64的驱动电路的示意图。其中示出了一种开关模块62的电路结构和一种电流控制电路66的电路结构，所述开关模块62的电路结构与图2所示实施例的开关模块12的电路结构类似，所述开关模块62中的开关控制电路623的结构可以参照图4 至图7所示的实施例，此处不再赘述。
在一些实施例中，所述电流控制电路66可以包括电流源和控制开关s1、 s1b，所述电流源的一端与对应列的像素64的位线65耦接，适于向对应列的像素64提供工作电流，所述控制开关s1和s1b适于控制所述电流源的开启和关闭。当所述控制开关s1断开，s1b接通时，所述电流源关闭，所述一列像素64的工作电流被关闭，当所述控制开关s1接通，s1b断开时，所述电流源打开，所述一列像素64的工作电流被打开。具体地，所述电流源可以是镜像电流源。
参考图12，图12是本发明另一实施例的像素驱动电路70的示意图。
在一些实施例中，所述像素驱动电路70可以包括电源总线71、多条电源支线73、以及开关模块72，每条电源支线73适于向对应的若干像素74提供电源驱动信号。所述开关模块72的两端分别与所述电源总线71和对应的电源支线73耦接，所述开关模块72适于判断对应的电源支线73是否存在短路，并根据判断结果来控制所述电源总线71与对应的电源支线73之间的连接状态。
本实施例与图1-2所示实施例的区别在于：每条电源支线73对应的若干像素74为像素阵列中的一行像素74，所述电源支线73的延伸方向与所述像素阵列的位线75的延伸方向垂直，所述电源支线73可以通过所述开关模块72耦接至位于所述电源支线73一端的电源总线71上；所述像素驱动电路70 还包括与每列像素74的位线75耦接的电源控制电路76，所述电流控制电路 76适于控制对应列的像素74的工作电流的开启和关闭。
在一些实施例中，所述电流控制电路76适于在所述开关模块72判断所述电源支线73是否存在短路时，控制所有像素列的电流关闭，以避免多个像素列的电流汇集在一条电源支线73上导致所述电源支线73上的电流过大，所述开关模块72无法正常判断漏电流的存在与否。
具体地，所述电流控制电路76适于在图像传感器的芯片上电时，控制所有像素列的电流关闭。
本实施例中，所述开关模块72和所述电流控制电路76的结构可以参照图11所示实施例，此处不再赘述。
本发明实施例还提供一种图像传感器。在一些实施例中，所述图像传感器可以包括像素阵列、及本发明前述实施例的像素驱动电路。
在一些实施例中，所述电源总线可以环绕所述像素阵列设置，即形成电源环(power ring)。
本发明实施例还提供一种图像传感器的像素驱动方法，所述图像传感器包括：像素阵列、及本发明前述实施例的像素驱动电路。
如图2所示，在一些实施例中，所述像素驱动方法包括：向所述开关控制电路123的至少一个第二输入端a2输入所述测试脉冲信号。具体地，可以在图像传感器芯片上电后，即执行上电检测程序时，向所述开关控制电路123 的至少一个第二输入端a2输入所述测试脉冲信号。
如图4、图5或图6所示，在一些实施例中，所述开关控制电路123、223、 323包括判断部124、224或324、锁存部125、225或325和输出控制部126、 226或326，所述判断部124、224或324的输入端a1适于接入所述电源支线上预定位置处的电压信号Vdd_column，所述判断部124、224或324的输出端与所述锁存部125、225或325的第一输入端a4耦接，所述锁存部125、225 或325的输出端a6与所述输出控制部126、226或326的第一输入端a7耦接，所述输出控制部126、226或326的输出端a3与所述开关元件121的控制端耦接，所述锁存部125、225或325和所述输出控制部126、226或326还分别具有第二输入端a5和a8，所述像素驱动方法还包括：向所述锁存部125、 225或325的第二输入端a5和所述输出控制部126、226或326的第二输入端 a8输入所述测试脉冲信号test_pluse。
这里以包含图5所示实施例的开关控制电路的像素驱动电路为例进行说明，所述像素驱动方法可以包括：在所述图像传感器芯片上电后，向所述锁存器225的第二输入端a5和所述或门226的第二输入端a8输入测试脉冲信号 test_pluse。结合参考图13，图13是本发明一个实施例的图像传感器的像素驱动方法的上电检测时序图。在一些实施例中，所述测试脉冲信号test_pluse包括一个高电平脉冲。所述高电平脉冲包括一个上升沿和一个下降沿，这里以包含图5所示实施例的开关控制电路223的像素驱动电路为例对所述像素驱动方法进行说明，在所述高电平脉冲的上升沿，将所述反相器224的输出信号写入所述锁存器225，在所述高电平脉冲的下降沿，所述锁存器225将写入的信号锁存。在所述脉冲信号test_pluse的高电平阶段，所述开关元件121关闭，在所述脉冲信号test_pluse的低电平阶段，所述或门226将所述锁存器225 锁存的信号输出至所述开关元件121的控制端，以控制所述开关元件121的开启或关闭。
在一些实施例中，所述像素阵列包括多条控制信号线，所述驱动方法还包括：在向所述开关控制电路123的至少一个第二输入端输入所述测试脉冲信号test_pluse期间，保持所述像素阵列的多条控制信号线处于低电平状态，以免所述电源支线13与所述控制信号线存在短路时，所述控制信号线处于高电位将导致所述控制信号线也处于高电位，那么将检测不出漏电流。
结合参考图2，在一些实施例中，所述像素阵列包括多个像素，每个像素包括：光电二极管141、传输晶体管142、复位晶体管143、源跟随晶体管144、和行选晶体管145，所述驱动方法还包括：在输入所述测试脉冲信号test_pluse 期间，保持所述传输晶体管142的栅极信号线tx、所述复位晶体管143的栅极信号线rst、和所述行选晶体管145的栅极信号线sel均处于低电平状态，以防止所述电源支线13和所述多条栅极信号线中的任意一条短路时，栅极信号线的高电平信号导致无法检测出所述电源支线13的短路现象。
在一些实施例中，所述开关控制电路还包括复位端，所述像素驱动方法还包括：在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号之前，向所述开关控制电路的复位端输入复位信号。
结合参考图7，所述锁存器225可以包括复位端rstb，所述像素驱动方法还包括：在所述图像传感器芯片上电后，在向所述锁存器225的第二输入端输入所述测试脉冲信号test_pluse之前，向所述锁存器225的复位端rstb输入复位信号rstb，由图13可知，所述复位信号rstb的低电平区位于所述测试脉冲信号test_pluse的上升沿之前，以执行清零操作。
在一些实施例中，结合参考图10至图12，所述像素驱动电路还包括：与每列像素的位线耦接的电流控制电路，所述电流控制电路适于控制对应列的像素的工作电流的开启和关闭，所述像素驱动方法还包括：在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号之前，通过所述电流控制电路控制对应列的像素的工作电流关闭；在输入所述测试脉冲信号之后，通过所述电流控制电路控制对应列的像素的工作电流开启。
具体地，可以在图像传感器芯片上电后，通过所述电流控制电路控制对应列的像素的工作电流关闭；在执行完芯片上电检测程序后，通过所述电流控制电路控制对应列的像素的工作电流开启。
在一些实施例中，可以通过驱动信号控制所述控制开关s1和s1b的开启和关闭。具体地，在图13中的所述测试脉冲信号test_pluse的高电平脉冲的上升沿之前，分别向所述电流控制电路的控制开关s1和s1b施加驱动信号，使所述控制开关s1断开，所述控制开关s1b接通；在所述测试脉冲信号 test_pluse的高电平脉冲的下降沿之后，分别向所述电流控制电路的控制开关 s1和s1b施加驱动信号，使所述控制开关s1接通，所述控制开关s1b断开。
综上所述，本发明实施例的像素驱动电路，包括电源总线、电源支线以及耦接于所述电源总线和电源支线之间的开关模块，所述开关模块能够判断对应的电源支线是否存在短路，并根据判断结果控制所述电源总线与对应的电源支线之间的连接状态，进而控制所述电源支线向对应的若干像素提供的驱动电流的大小。当所述开关模块判断对应的电源支线存在短路时，所述电源支线能够通过具有第一电路结构的开关模块与电源总线耦接；当所述开关模块判断对应的电源支线不存在短路时，所述电源支线能够通过具有第二电路结构的开关模块与电源总线耦接，由于具有所述第一电路结构的开关模块的阻抗远大于具有所述第二电路结构的开关模块的阻抗，从而实现了对漏电流的抑制，将芯片的不可修复损伤转变为可修复损伤，提高了芯片的良率。
进一步地，所述开关模块包括并联于所述电源支线和所述电源总线之间的第一支路和第二支路，所述第一支路包括开关元件；以及所述开关控制电路。通过适当增大所述第二支路的阻抗，能够在所述开关控制模块判断所述电源支线存在短路时，抑制漏电流。
进一步地，所述开关控制电路还适于：根据所述电源支线上预定位置处的电压信号，判断对应的电源支线是否存在短路；当所述电源支线上预定位置处的电压信号高于第一阈值电压时，即对应所述电源支线不存在短路的情况，所述开关控制电路适于控制所述开关元件开启，使得所述电源总线通过开关元件所在的第一支路向与所述电源支线对应的若干像素供电，所述若干像素得以正常工作；当所述电源支线上预定位置处的电压信号低于第二阈值电压时，即对应所述电源支线存在短路的情况，所述开关控制电路适于控制所述开关元件关闭，使得所述电源总线通过所述阻抗元件所在的第二支路向与所述电源支线对应的若干像素供电，阻抗元件的存在达到了限制该电源支线短路电流的目的，从而将芯片的不可修复损伤转变为可修复损伤，提高了芯片的良率。
进一步地，所述开关控制电路包括判断部、锁存部和输出控制部，当所述输出控制部的第二输入端输入第一逻辑电平信号时，所述输出控制部适于输出控制所述开关元件关闭的逻辑电平信号，此时所述电源总线通过所述阻抗元件与所述电源支线电性连接，便于在第一阶段完成对所述电源支线是否存在短路的检测；当所述输出控制部的第二输入端输入第二逻辑电平信号时，所述输出控制部适于输出所述锁存器锁存的逻辑电平信号，以便在第二阶段根据对所述电源支线是否存在短路的检测结果，控制所述开关元件的开启或关闭，进而控制所述电源总线与电源支线的连接状态。
进一步地，对于在第二阶段，所述判断部、锁存部和输出控制部三者配合输出的信号需要满足：当所述开关控制电路的第一输入端的电压信号高于第一阈值电压时，即所述电源支线上不存在短路现象，所述输出控制部输出的与所述锁存器锁存的逻辑电平信号相关的电平信号适于控制所述开关元件打开，使得电源总线通过所述开关元件所在的第一支路向对应的若干像素正常供电；当所述开关控制电路的第一输入端的电压信号低于第二阈值电压时，即所述电源支线上可能存在短路现象，所述输出控制部输出的与所述锁存器锁存的逻辑电平信号相关的电平信号适于控制所述开关元件关闭，使得电源支线只能通过阻抗元件所在的第二支路与所述电源总线电性连接，而阻抗元件的存在达到了限制所述电源支线上的短路电流的目的。
进一步地，每条电源支线对应的若干像素可以为像素阵列中的一列像素，能够逐列地将不可修复损伤转变为可修复损伤(即坏列)。
进一步地，所述像素驱动电路包括多个所述开关模块，每个开关模块耦合于对应的电源支线和电源总线之间，因此能够对每条电源支线独立地进行检测，并且对其中发生短路的电源支线分别进行限流操作，避免影响其他列像素的正常工作。
本发明实施例的图像传感器，包括像素阵列和本发明实施例的像素驱动电路，所述像素驱动电路能够对所述图像传感器的每条像素电源支线是否存在短路进行检测，并对存在短路的电源支线进行电流限制，从而将图像传感器芯片的不可修复损伤转变为可修复损伤，提高了芯片的良率。
本发明实施例的图像传感器的像素驱动方法，包括在图像传感器芯片上电后，向所述开关控制电路的至少一个第二输入端输入测试脉冲信号的步骤，以便在芯片初始化阶段完成对所述像素电源支线是否存在短路的检测，并对存在短路的电源支线进行电流限制，实现了将图像传感器芯片的不可修复损伤转变为可修复损伤，以便后续对所述可修复损伤进行相应的修复，提高芯片的良率。
进一步地，所述像素驱动方法还包括：在输入所述测试脉冲信号期间，保持所述多条控制信号线处于逻辑低电平状态，以防止像素和控制信号线短路时，控制信号线的高电平信号导致无法检测出电源支线的短路现象。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (30)

1.一种像素驱动电路，其特征在于，包括：电源总线、多条电源支线、以及与所述电源支线对应的开关模块，每条电源支线适于向对应的若干像素提供电源驱动信号；
所述开关模块的两端分别与所述电源总线和对应的电源支线耦接，所述开关模块适于判断对应的电源支线是否存在短路，并根据判断结果控制所述电源总线与对应的电源支线之间的连接状态；
所述开关模块包括：并联于所述电源支线和所述电源总线之间的第一支路和第二支路，所述第一支路包括开关元件；所述开关元件用于控制所在的电源支线与电源总线的断开或连接；所述第二支路包括阻抗元件；当所述电源支线没有发生短路时，所述第一支路连通，所述电源总线通过所述第一支路和电源支线，为像素列提供电源驱动信号，当所述电源支线发生短路时，所述第一支路断开，所述电源总线只能通过所述第二支路和电源支线，为像素列提供电源驱动信号；所述第二支路具有阻抗元件的阻抗，大于所述第一支路具有开关元件的阻抗。
2.如权利要求1所述的像素驱动电路，其特征在于，所述开关控制电路还适于：
根据所述电源支线上预定位置处的电压信号，判断对应的电源支线是否存在短路；
当所述电源支线上预定位置处的电压信号高于第一阈值电压时，所述开关控制电路适于判断对应的电源支线不存在短路，且适于控制所述开关元件开启；
当所述电源支线上预定位置处的电压信号低于第二阈值电压时，所述开关控制电路适于判断对应的电源支线存在短路，且适于控制所述开关元件关闭。
3.如权利要求2所述的像素驱动电路，其特征在于，所述预定位置为所述电源支线与所述开关模块耦接的一端。
4.如权利要求2所述的像素驱动电路，其特征在于，所述第一阈值电压大于或等于所述第二阈值电压。
5.如权利要求2所述的像素驱动电路，其特征在于，所述开关控制电路具有第一输入端和输出端，所述第一输入端适于接入所述电源支线上预定位置处的电压信号，所述输出端与所述开关元件的控制端耦接。
6.如权利要求5所述的像素驱动电路，其特征在于，所述开关控制电路还具有至少一个第二输入端，所述第二输入端适于接入测试脉冲信号，所述开关控制电路还适于在所述测试脉冲信号的控制下判断对应的电源支线是否存在短路。
7.如权利要求6所述的像素驱动电路，其特征在于，所述开关控制电路包括判断部、锁存部和输出控制部；
所述判断部的输入端适于接入所述电源支线上预定位置处的电压信号，所述判断部的输出端适于输出与其输入端接入的电压信号相关的逻辑电平信号；
所述锁存部的第一输入端与所述判断部的输出端耦接，所述锁存部适于锁存所述判断部输出的逻辑电平信号；
所述输出控制部的第一输入端与所述锁存部的输出端耦接，所述输出控制部的第二输入端适于接入所述测试脉冲信号，所述输出控制部的输出端与所述开关元件的控制端耦接，所述输出控制部适于在所述测试脉冲信号的控制下输出其第一输入端或第二输入端的逻辑电平信号。
8.如权利要求7所述的像素驱动电路，其特征在于，所述锁存部还具有第二输入端，所述第二输入端适于接入所述测试脉冲信号。
9.如权利要求7所述的像素驱动电路，其特征在于，所述测试脉冲信号包括按预设时序输入的第一逻辑电平信号和第二逻辑电平信号；
当所述输出控制部的第二输入端输入所述第一逻辑电平时，所述输出控制部的输出端适于输出与所述第一逻辑电平相关的电平信号，以控制所述开关元件关闭；当所述输出控制部的第二输入端输入所述第二逻辑电平时，所述输出控制部的输出端适于输出与所述锁存部锁存的逻辑电平相关的电平信号。
10.如权利要求9所述的像素驱动电路，其特征在于，当所述电源支线上预定位置处的电压信号高于所述第一阈值电压时，所述输出控制部的输出端输出的与所述锁存部锁存的逻辑电平相关的电平信号适于控制所述开关元件打开；
当所述电源支线上预定位置处的电压信号低于所述第二阈值电压时，所述输出控制部的输出端输出的与所述锁存部锁存的逻辑电平相关的电平信号适于控制所述开关元件关闭。
11.如权利要求7至10任一项所述的像素驱动电路，其特征在于，所述开关元件为PMOS管，所述开关控制电路包括：反相器、锁存器、以及或门；
所述反相器的输入端适于接入所述电源支线上预定位置处的电压信号，所述锁存器的第一输入端适于与所述反相器的输出端耦接，所述锁存器的第二输入端适于接入所述测试脉冲信号，所述或门的第一输入端适于与所述锁存器的输出端耦接，所述或门的第二输入端适于接入所述测试脉冲信号，所述或门的输出端与所述PMOS管的栅极耦接。
12.如权利要求7至10任一项所述的像素驱动电路，其特征在于，所述开关元件为NMOS管，所述开关控制电路包括：反相器、锁存器、以及或非门；
所述反相器的输入端适于接入所述电源支线上预定位置处的电压信号，所述锁存器的第一输入端与所述反相器的输出端耦接，所述锁存器的第二输入端适于接入所述测试脉冲信号，所述或非门的第一输入端与所述锁存器的输出端耦接，所述或非门的第二输入端适于接入所述测试脉冲信号，所述或非门的输出端与所述NMOS管的栅极耦接。
13.如权利要求2所述的像素驱动电路，其特征在于，所述阻抗元件的阻抗满足：当所述开关元件关闭，所述电源支线发生短路时，所述电源支线上预定位置处的电压信号低于所述第二阈值电压；且当所述开关元件关闭，所述电源支线不存在短路时，所述电源支线上预定位置处的电压信号高于所述第一阈值电压。
14.如权利要求2所述的像素驱动电路，其特征在于，所述阻抗元件的阻抗Z的范围是：(Vdd-V2)/I2<Z<(Vdd-V1)/I1，其中，Vdd是电源总线上的电压，V1是所述第一阈值电压，V2是所述第二阈值电压，I1是预设工作电流，I2是预设短路电流。
15.如权利要求14所述的像素驱动电路，其特征在于，所述第一阈值电压V1和所述第二阈值电压V2的范围是Vdd/3至2Vdd/3；和/或，所述预设工作电流I1为10微安量级，所述预设短路电流I2为102微安量级。
16.如权利要求1所述的像素驱动电路，其特征在于，每条电源支线对应的若干像素为像素阵列中的一列像素，所述电源支线的延伸方向与所述像素阵列的位线的延伸方向平行。
17.如权利要求1所述的像素驱动电路，其特征在于，每条电源支线对应的若干像素为像素阵列中的一行像素，所述电源支线的延伸方向与所述像素阵列的位线的延伸方向垂直。
18.如权利要求16或17所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：与每列像素的位线耦接的电流控制电路，所述电流控制电路适于控制对应列的像素的工作电流的开启和关闭。
19.如权利要求18所述的像素驱动电路，其特征在于，所述电流控制电路包括电流源和控制开关，所述电流源的一端与对应列的像素的位线耦接，适于向对应列的像素提供电流，所述控制开关适于控制所述电流源的开启和关闭。
20.如权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路包括与所述多条电源支线一一对应的多个所述开关模块，每个开关模块耦合于对应的一条电源支线的一端和所述电源总线之间；或者
所述像素驱动电路包括与所述多条电源支线一一对应的多组开关模块，每组开关模块包括两个开关模块，其中一个开关模块耦合于与该组开关模块对应的一条电源支线的一端和所述电源总线之间，另一个开关模块耦合于与该组开关模块对应的所述一条电源支线的另一端和所述电源总线之间。
21.如权利要求1所述的像素驱动电路，其特征在于，每列像素与两条电源支线电连接，每列像素的两条电源支线分别通过各自的开关模块耦接至所述电源总线。
22.一种图像传感器，其特征在于，包括：
像素阵列、及如权利要求1至21任一项所述的像素驱动电路。
23.如权利要求22所述的图像传感器，其特征在于，所述电源总线环绕所述像素阵列设置。
24.一种图像传感器的像素驱动方法，其特征在于，所述图像传感器包括：像素阵列、及如权利要求6至12任一项所述的像素驱动电路；
所述像素驱动方法包括：向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号。
25.如权利要求24所述的图像传感器的像素驱动方法，其特征在于，所述像素驱动方法包括：在图像传感器芯片上电后，向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号。
26.如权利要求24所述的图像传感器的像素驱动方法，其特征在于，所述开关控制电路包括判断部、锁存部和输出控制部，所述判断部的输入端适于接入所述电源支线上预定位置处的电压信号，所述判断部的输出端与所述锁存部的第一输入端耦接，所述锁存部的输出端与所述输出控制部的第一输入端耦接，所述输出控制部的输出端与所述开关元件的控制端耦接，所述锁存部和所述输出控制部还分别具有第二输入端，所述像素驱动方法还包括：
向所述锁存部的第二输入端和所述输出控制部的第二输入端输入所述测试脉冲信号。
27.如权利要求24所述的图像传感器的像素驱动方法，其特征在于，所述测试脉冲信号包括一个高电平脉冲。
28.如权利要求24所述的图像传感器的像素驱动方法，其特征在于，所述像素阵列包括多条控制信号线，所述驱动方法还包括：在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号期间，保持所述像素阵列的多条控制信号线处于逻辑低电平状态。
29.如权利要求24所述的图像传感器的像素驱动方法，其特征在于，所述开关控制电路还包括复位端，所述像素驱动方法还包括：
在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号之前，向所述开关控制电路的复位端输入复位信号。
30.如权利要求24所述的图像传感器的像素驱动方法，其特征在于，所述像素驱动电路还包括：与每列像素的位线耦接的电流控制电路，所述电流控制电路适于控制对应列的像素的工作电流的开启和关闭，所述像素驱动方法还包括：
在向所述开关控制电路的至少一个第二输入端输入所述测试脉冲信号之前，通过所述电流控制电路控制对应列的像素的工作电流关闭。
CN201910037978.8A 2019-01-16 2019-01-16 像素驱动电路、图像传感器及其像素驱动方法 Active CN109451253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910037978.8A CN109451253B (zh) 2019-01-16 2019-01-16 像素驱动电路、图像传感器及其像素驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910037978.8A CN109451253B (zh) 2019-01-16 2019-01-16 像素驱动电路、图像传感器及其像素驱动方法

Publications (2)

Publication Number Publication Date
CN109451253A CN109451253A (zh) 2019-03-08
CN109451253B true CN109451253B (zh) 2021-03-23

Family

ID=65544164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910037978.8A Active CN109451253B (zh) 2019-01-16 2019-01-16 像素驱动电路、图像传感器及其像素驱动方法

Country Status (1)

Country Link
CN (1) CN109451253B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111726550B (zh) * 2020-08-05 2023-04-07 锐芯微电子股份有限公司 图像传感器像素电路及图像传感器像素电路的工作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969188A (zh) * 2010-10-25 2011-02-09 灿芯半导体(上海)有限公司 用于开关电源的电阻短路保护装置和保护方法
CN106031161A (zh) * 2013-12-27 2016-10-12 株式会社尼康 摄像单元以及摄像装置
CN106841989A (zh) * 2017-02-13 2017-06-13 张家港市欧微自动化研发有限公司 一种cmos传感器测试方法
CN107024612A (zh) * 2017-04-26 2017-08-08 中国电子科技集团公司第四十四研究所 Ccd器件漏电流测试装置的控制方法
CN109040628A (zh) * 2018-10-31 2018-12-18 昆山锐芯微电子有限公司 图像传感器像素电路及其工作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211818B2 (en) * 1999-03-24 2007-05-01 Fujifilm Corporation Image read-out method and system, solid image sensor, and image detecting sheet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969188A (zh) * 2010-10-25 2011-02-09 灿芯半导体(上海)有限公司 用于开关电源的电阻短路保护装置和保护方法
CN106031161A (zh) * 2013-12-27 2016-10-12 株式会社尼康 摄像单元以及摄像装置
CN106841989A (zh) * 2017-02-13 2017-06-13 张家港市欧微自动化研发有限公司 一种cmos传感器测试方法
CN107024612A (zh) * 2017-04-26 2017-08-08 中国电子科技集团公司第四十四研究所 Ccd器件漏电流测试装置的控制方法
CN109040628A (zh) * 2018-10-31 2018-12-18 昆山锐芯微电子有限公司 图像传感器像素电路及其工作方法

Also Published As

Publication number Publication date
CN109451253A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
US5498978A (en) Field programmable gate array
EP0856793B1 (en) Circuit for repairing defective bit in semiconductor memory device and repairing method
KR940008286B1 (ko) 내부전원발생회로
US7609079B2 (en) Probeless DC testing of CMOS I/O circuits
KR100245411B1 (ko) 반도체 장치의 병렬 테스트 회로
US5070482A (en) Static random access memory
US6366867B2 (en) Method and apparatus for providing controllable compensation factors to a compensated driver circuit which may be used to perform testing of the structural integrity of the compensated driver circuit
US8009493B2 (en) Semiconductor memory apparatus and test method thereof
CN109451253B (zh) 像素驱动电路、图像传感器及其像素驱动方法
US9627091B1 (en) Memory device and stress testing method of same
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
US20070046308A1 (en) Test modes for a semiconductor integrated circuit device
WO2008027791A2 (en) Row driver circuitry for imaging devices and related method of operation
US7286426B2 (en) Semiconductor memory device
US7071704B1 (en) Circuit for improved diagnosability of defects in a fuse scan structure
US10614864B1 (en) Buffer output circuit, driving method thereof and memory apparatus
US7598812B2 (en) Shorted input detection for amplifier circuits
US7256647B2 (en) Method and apparatus for presetting an amplifier
JP2011038849A (ja) 半導体集積回路
EP1499904B1 (en) Testable cascode circuit and method for testing the same
JP2009521124A (ja) 入力／出力回路の遅延を求める方法及び電子装置
US6601198B1 (en) Semiconductor integrated circuit
CN111726550B (zh) 图像传感器像素电路及图像传感器像素电路的工作方法
KR100545428B1 (ko) 반도체 회로 및 반도체 회로의 퓨즈 판독 방법
US20090072622A1 (en) Load drive circuit, delay circuit, and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 508-511, building a, Modern Plaza, No. 18, Weiye Road, Kunshan Development Zone, Suzhou, Jiangsu

Applicant after: Ruixin Microelectronics Co., Ltd

Address before: Room 508-511, block A, Modern Plaza, 18 Weiye Road, Kunshan, Jiangsu, Suzhou, 215300

Applicant before: BRIGATES MICROELECTRONICS (KUNSHAN) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant