KR102637463B1 - 반도체 발광장치, 범용실장기판, 및 그것을 이용한 반도체 발광장치의 제조방법 - Google Patents

반도체 발광장치, 범용실장기판, 및 그것을 이용한 반도체 발광장치의 제조방법 Download PDF

Info

Publication number
KR102637463B1
KR102637463B1 KR1020180138198A KR20180138198A KR102637463B1 KR 102637463 B1 KR102637463 B1 KR 102637463B1 KR 1020180138198 A KR1020180138198 A KR 1020180138198A KR 20180138198 A KR20180138198 A KR 20180138198A KR 102637463 B1 KR102637463 B1 KR 102637463B1
Authority
KR
South Korea
Prior art keywords
area
semiconductor light
emitting device
region
light emitting
Prior art date
Application number
KR1020180138198A
Other languages
English (en)
Other versions
KR20190073258A (ko
Inventor
토시히로 오이카와
Original Assignee
스탠리 일렉트릭 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스탠리 일렉트릭 컴퍼니, 리미티드 filed Critical 스탠리 일렉트릭 컴퍼니, 리미티드
Publication of KR20190073258A publication Critical patent/KR20190073258A/ko
Application granted granted Critical
Publication of KR102637463B1 publication Critical patent/KR102637463B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Led Devices (AREA)

Abstract

LED칩의 위치 어긋남이나 여분의 접합재의 확산의 문제가 없고, 더욱이 다른 크기의 LED칩에 대응할 수 있는 범용의 실장기판을 제공한다. 범용실장기판은, 크기가 다른 복수의 반도체 발광소자 중 어느 것을 접합하기 위한 실장패드가 형성되어 있다. 이러한 실장패드는, 제1 영역과, 그 제1 영역에 내측에 위치하는 제2 영역을 가지고, 제2 영역은 일부가 제1 영역에 연속하며, 그 연속하는 부분을 제외하는 외주가 제1 영역과 접하고 있지 않고, 제2 영역의 외주는, 복수의 발광소자 중 최대의 발광소자의 외주보다 작으며, 또한 2번째로 큰 발광소자의 외주와 동일한 크기이거나, 그보다 크다. 영역이 확정되어 있는 것에 의하여 LED칩의 위치 어긋남이 방지되고, 더욱이 여분의 접합재는 다른 영역으로 확산되기 때문에 기판측으로 확산되지 않는다.

Description

반도체 발광장치, 범용실장기판, 및 그것을 이용한 반도체 발광장치의 제조방법{Semiconductor light emitting device, universal mounting substrate, and method for manufacturing semiconductor light emitting device using the same}
본 발명은, 발광다이오드(LED: Light Emitting Diode) 등의 반도체 발광소자를 소자실장용의 기판(이하, 실장기판이라고 함)에 실장한 반도체 발광장치 및 그 제조방법에 관한 것이다.
반도체 발광장치로서, 절연기판의 표면에 형성한 금속막으로 이루어지는 소자실장용의 패드(실장패드)에 반도체 발광소자(이하, LED칩이라고도 함)를 접합재로 접합하고, LED칩 표면의 전극을 와이어본딩한 후, 수지몰드에 의하여 패키지화한 발광장치가 널리 이용되고 있다. 이러한 타입의 발광장치에서는, LED칩이 발생하는 열을 효과적으로 기판측에 확산하기 위하여, LED칩이 접합재에 의하여 전면에서 실장패드에 접합되는 것이 바람직한데, LED칩과 실장패드 사이에 공급되는 접합재의 양이 많으면, 리플로우시에 용융한 접합재가 LED칩의 주변으로 확산되거나, 들어가거나 하는 문제가 있다. 이러한 문제를 해결하기 위하여, 예를 들어 실장패드의 LED칩이 접합되는 부분의 외측에 돌출부를 설치하는 것이나(특허문헌 1), 홈을 설치하는 것이 제안되어 있다(특허문헌 2).
특허문헌 1: 일본공개특허공보 2009-76524호 특허문헌 2: 일본공개특허공보 2012-109352호
LED칩에는 1mm 모서리, 0.7mm 모서리, 0.5mm 모서리 등 크기가 다른 것이 있는데, 상술한 종래의 기술에서는, 실장패드에 설치하는 돌출부나 홈은 LED칩의 사이즈에 따라서 결정되므로, 다른 크기의 LED칩마다 실장기판을 준비할 필요가 있다. 한편, 최대의 LED칩에 대응하는 면적이 큰 실장패드를 설치한 실장기판을 이용함으로써, 어떤 크기의 LED칩에도 대응하는 것은 가능한데, 그와 같은 큰 실장패드에 작은 LED칩을 접합한 경우, 리플로우시에 용융한 접합재가 유동화하는 것에 의하여, LED칩이 본래 고정되어야 할 위치로부터 어긋나거나 회전하거나 하는 경우가 있다. 그 상태에서 접합재가 고화하면, LED칩은 위치가 어긋난 상태로 접합된다. 이와 같은 발광장치를 조명 등의 광원에 적용하면, 광원의 위치가 어긋나 있으므로 광학설계가 어려워진다는 문제가 있다.
본 발명은, LED칩의 위치 어긋남이나 여분의 접합재의 확산의 문제가 없고, 더욱이 다른 크기의 LED칩에 대응할 수 있는 범용의 실장기판을 제공하는 것, 그리고 이와 같은 실장기판에 LED칩을 실장한 반도체 발광장치를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명의 반도체 발광장치는, 그 실장기판의 실장패드가, 복수의 LED칩의 크기에 대응한 복수의 실장영역을 가진다. 복수의 실장영역은, 실장패드에 형성한 절결부 혹은 슬릿에 의하여, 일부만이 연속하도록 배치된다.
즉, 본 발명의 반도체 발광장치는, 금속막으로 이루어지는 실장패드를 가지는 실장기판과, 상기 금속막에 대하여 습윤성을 가지는 재료로 이루어지는 접합재에 의하여, 이면이 상기 실장패드에 접합된 반도체 발광소자를 구비하고, 상기 실장패드는, 제1 영역과, 그 제1 영역에 내측에 위치하는 제2 영역을 가지며, 상기 제2 영역은 일부가 상기 제1 영역에 연속하고, 그 연속하는 부분을 제외하는 외주가 상기 제1 영역과 접하고 있지 않은 것을 특징으로 한다.
또한, 반도체 발광소자는, 크기가 다른 복수의 발광소자 중 어느 것이며, 상기 제2 영역의 외주는, 상기 복수의 발광소자 중 최대 발광소자의 외주보다 작고 또한 2번째로 큰 발광소자의 외주와 같거나 그보다 크다.
본 발명에 따르면, LED칩을 실장패드의 복수의 실장영역 중 크기에 따른 실장영역에 배치하여 접합함으로써, 접합재가 용융한 상태에 있어서, 접합재는, 실장패드에 대한 습윤성과 실장영역을 이격하는 공간(예를 들어, 기판의 재료)에 대한 습윤성과의 차이에 의하여, LED칩을 배치한 실장영역에 머물러, 확산이 억제된다. 이 때문에, LED칩은 실장영역의 형태를 거의 따른 형태로 배치되어, 위치 어긋남이 없다. 그리고, 여분의 양의 접합재가 있더라도, 실장영역의 연속부분으로부터 다른 실장영역으로 확산되므로, 실장패드 이외의 기판 상에 접합재가 확산되는 것을 방지할 수 있다.
도 1은 반도체 발광장치의 일 실시형태를 나타내는 측단면도이다.
도 2는 도 1의 반도체 발광장치에 다른 사이즈의 LED칩을 실장한 상태를 설명하는 상면도이다.
도 3은 제1 실시형태의 범용실장기판의 실장패드 부분을 나타내는 도면이다.
도 4는 제1 실시형태의 범용실장기판에 대한 LED칩의 실장을 설명하는 도면으로, (a)는 라지칩 실장시, (b)는 스몰칩 실장시를 각각 나타낸다.
도 5는 제1 실시형태의 반도체 발광장치의 제조방법을 설명하는 공정도이다.
도 6의 (a)~(c)는, 제1 실시형태의 범용실장기판에 스몰칩을 실장하는 순서를 나타내는 도면이다.
도 7의 (a)~(c)는, 제1 실시형태의 범용실장기판에 라지칩을 실장하는 순서를 나타내는 도면이다.
도 8은 제2 실시형태의 범용실장기판의 실장패드 부분을 나타내는 도면이다.
도 9의 (a), (b)는, 제2 실시형태의 범용실장기판에 LED칩을 실장할 때의 접합재의 공급부분을 설명하는 도면이다.
도 10의 (a), (b)는, 각각 제2 실시형태의 범용실장기판의 변형예를 나타내는 도면이다.
도 11은 제3 실시형태의 범용실장기판의 실장패드를 나타내는 상면도이다.
도 12는 제3 실시형태의 변형예를 나타내는 상면도이다.
이하, 본 발명의 반도체 발광장치의 실시형태를 설명한다.
도 1에, 본 발명의 반도체 발광장치의 일 실시형태를 나타낸다. 이러한 반도체 발광장치는, 실장기판(10)과, 실장기판(10)에 접합재(20)에 의하여 접합된 LED칩(30)을 구비한다. 더욱이, 통상은, LED칩(30)은 투광성 수지나 형광체 함유 수지 등의 밀봉수지로 밀봉된다. 밀봉수지(50)로 밀봉하는 경우에는, 미경화 밀봉수지(50)를 주입하기 위한 통형상의 벽부재(60)나 내면이 역원뿔대 형태의 반사부재 등을 실장기판(10)의 외주를 따라 배치할 수 있다.
실장기판(10)은, 글라스 에폭시 기판, 세라믹 다층 기판 등의 절연기판으로 이루어지고, LED칩(30)에 급전하기 위한 Au, Cu 등의 금속으로 이루어지는 도체배선(11)이 형성되어 있으며, 이러한 도체배선(11)의 단부에 LED칩(30)을 접합하기 위한 실장패드(13)가 형성되어 있다. 실장패드(13)는, 특정 사이즈의 LED칩(30)이 아니라, 복수 사이즈의 LED칩 중 임의의 사이즈의 LED칩을 실장할 수 있는 형상을 가진다. 실장패드의 구체적인 형상에 대하여는 후술한다. 한편, 도체배선(11) 및 실장패드(13)는, 금속의 단층막 외에, 다른 금속으로 이루어지는 다층막이어도 좋고, 그 구조에 따라서, 포토리소그래피, 스퍼터링, 증착 등의 임의의 방법으로 절연기판 상에 형성할 수 있다.
접합재(20)는, 금속인 실장패드(13)와 LED칩(30)의 전극면을 접합하는 것으로, 비교적 저융점으로 용융하는 금속재료, 예를 들어 SnPb계, SnAgCu계, AuSn계, SnZn계, ZnCu계 등의 합금을 이용할 수 있다. 이와 같은 금속재료는 용융시(융점)에 있어서, 금속으로 이루어지는 실장패드(13)에 대한 습윤성에 뛰어나고, 또한 절연기판에 대한 습윤성이 낮으므로, 실장패드(13)에 떨어뜨렸을 때, 실장패드(13)의 바깥둘레로부터, 그 외측인 절연기판으로 확산되지 않고, 실장패드(13) 상에 머물러, 그 위에 탑재된 LED칩(30)의 이동을 억제한다.
LED칩(30)은 p형 반도체와 n형 반도체를 접합한 구조를 가지고, 편면에 양 전극이 형성된 편면 타입과, 표면과 이면에 각각 전극이 형성된 양면 타입이 있다. 본 실시형태에서는, 어떤 타입도 채용하는 것이 가능한데, 상면에 양 전극이 형성된 편면 타입의 경우, 이면측에 금속막을 형성해 두는 것이 바람직하다. 도 1에서는, 이면측에 n전극이 배치되고, 상면측의 중앙에 p전극이 배치된 양면 타입을 이용한 예를 나타내고 있으며, n전극이 형성된 이면이, 접합재(20)에 의하여 실장기판(10)의 실장패드(13)에 접합되고, p전극이 실장기판(10)의 도체배선(11)(전극패드)에 Ag 등의 선재(40)로 와이어본딩되어 있다. 한편, 반도체로서는, 한정되는 것은 아니지만, 예를 들어 GaAs, GaP, AlGaInP, InGaN 등의 화합물 반도체가 이용된다. 또한 전극은, Al, Ag, Au, Pd 등의 단층막 혹은 적층막으로 이루어진다.
LED칩(30)의 형상은, 특별히 한정되지 않지만, 일반적으로는 상면에서 본 형상이 사각형인 것이 많이 이용되고 있어, 그들을 이용할 수 있다. 또한, LED칩(30)의 크기는, 상면에서 본 사각형의 사이즈로서, 1mm 모서리, 0.7mm 모서리, 0.5mm 모서리 등이 있다. 본 실시형태의 반도체 발광장치는, 실장기판으로서 복수 사이즈의 LED칩에 대응한 실장기판을 이용하고 있고, 특정 사이즈로 한정되지 않으며, 복수 사이즈의 LED칩 중 임의의 LED칩을 이용할 수 있다.
도 2는, 2개의 사이즈의 LED칩(30L, 30S) 중 어느 것을 실장한 상태를 각각 점선, 파선으로 나타내고 있다. LED칩(30L)을 실장하는 경우에는, 실장패드(13)의 외측 윤곽에 맞추어 LED칩(30L)을 고정하고, LED칩(30S)을 실장하는 경우에는, 외측 윤곽의 내측에 윤곽에 맞추어 LED칩(30S)을 고정한다. 어떤 경우에도 실장패드(13)에 공급된 접합재(20)는, 용융시의 습윤성이 실장패드(13)에 대하여는 양호하고 절연기판에 대하여는 부족하므로, 실장패드(13) 상에 머물러, 유동성을 가지는 상태에서도 위에 탑재된 LED칩의 이동을 제한하고, LED칩(30L)이라면 외측 윤곽을, LED칩(30S)이라면 내측 윤곽을 거의 따른 상태를 유지하여, 접합재의 경화에 의하여 그 위치에 접합된다.
다음으로 상술한 반도체 발광장치에 이용되는 실장기판(10)의 실시형태를 설명한다. 여기에서는, 일례로서 사이즈가 다른 2개의 LED칩, 라지칩(30L) 및 스몰칩(30S)에 대응한 실장패드의 구체예를 설명한다.
<제1 실시형태>
본 실시형태의 실장기판(10)의 실장패드(13)는, 도 3에 나타내는 바와 같이, 라지칩에 대응하는 제1 영역(131)과, 제1 영역에 내측에 위치하고, 스몰칩에 대응하는 제2 영역(132)(사선으로 나타냄)을 가진다. 또한, 실장패드(13)는, 상면에서 본 형상이, 사각형의 네 변의 각각 일부를 절결한 형상을 가지고, 제2 영역(132)은 절결부(135)로 둘러싸인 영역이며, 그 외측 부분이 제1 영역(131)이다. 도시하는 바와 같이 제1 영역(131)과 제2 영역(132)은, 제2 영역(132)의 네 모서리에 있어서 연속하고 있으며, 이에 따라 전기적으로 단속되어 있지 않은, 즉 일체이다. 그리고, 이러한 연속부를 통하여, 한쪽 영역에 공급된 접합재는 다른 쪽 영역측으로 확산될 수 있어, 실장패드와 절연기판의 접합재에 대한 습윤성의 차이에 따른 접합재의 확산 방지 효과와 함께, 기판측으로 확산되는 것을 방지할 수 있다.
실장패드(13)의 폭(W1), 즉 제1 영역(131)의 폭(W1)은, 라지칩의 폭과 같은 정도이다. 구체적으로는 라지칩의 폭 ±10% 정도인 것이 바람직하다. 이에 따라, 도 4의 (a)에 나타내는 바와 같이, 라지칩(30L)을 탑재하였을 때, 절결부(135)에 대응하는 부분을 제외하는 이면 전면이, 실장패드(13) 전면에 접합되어, 칩으로부터 발생하는 열을 실장패드(13)를 통하여 효과적으로 방산시킬 수 있으며, 또한 가열된 용융한 접합재(20)가 유동성을 가짐으로써, 접합재(20) 상의 라지칩(30L)이 이동하였더라도, 그 이동범위를 실장패드 상에 머물게 할 수 있어, 위치가 어긋나는 것을 억제할 수 있다.
그리고, 제2 영역(132)의 폭(W2)은, 라지칩의 폭보다 작고, 또한 스몰칩의 폭과 같거나(도 4의 (b)), 그보다 약간 큰 것으로 한다. 구체적으로는, W2는 스몰칩의 폭 ±10% 정도인 것이 바람직하고, 이에 따라, 라지칩의 경우와 마찬가지로, 칩으로부터의 열 빼기를 양호하게 하며, 또한 접합시의 위치의 어긋남을 방지할 수 있다. W1은 W2보다 크며, 예를 들어 W1은 W2의 √2배, 내지 2배의 폭이 되도록 선택된다.
더욱이, 제2 영역(132)의 외주를 획정하는 절결부(135)의 폭(W3)은, 제2 영역의 폭(W2)의 1/2 이상인 것이 바람직하다. 이 폭(W3)이 좁은 경우, 제2 영역(132)과 절연기판의 경계에 의한 스몰칩의 이동 제한 효과가 저하하고, 제1 영역과 제2 영역이 연결되어 있는 부분(연속부)을 사용하여 스몰칩이 이동하기 쉬워지는, 즉 위치의 어긋남이 발생하기 쉬워진다.
실장패드의 일방향의 폭만을 설명하였는데, 이 방향과 직교하는 방향에 대하여도 상술한 W1~W3과 마찬가지로 설계하는 것이 바람직하다.
또한, 도 3에서는, 절결부(135)의 형상으로서 사각형인 것을 나타내었는데, 절결부(135)는 상술한 조건을 만족하는 것이라면, 일부의 변이 경사지거나 곡선 형상이거나 하여도 좋다.
다음으로 본 실시형태의 실장기판을 이용한 반도체 발광장치의 제조방법을 도 5 내지 도 7을 참조하여 설명한다.
우선 실장기판(10)으로서, 소정의 도체배선(11)과 상술한 형상의 실장패드(13)를 형성한 실장기판을 준비한다(S501). 실장하는 LED칩의 사이즈에 맞추어, 실장패드(13) 상의 소정의 영역에 접합재를 공급한다(S502). 이 상태에 있어서, 접합재(20)는, AuSn 등의 금속재료 이외에 바인더나 플럭스제 등을 포함하는 페이스트 형상이고, 도포나 포팅에 의하여 공급할 수 있으며, LED칩이 스몰칩(30S)인 경우에는, 도 6의 (a)에 나타내는 바와 같이, 실장패드(13)의 내측 윤곽 내, 즉 제2 영역(132) 내에 공급한다. 공급하는 접합재(20)의 양은, 접합재가 용융하여 확산된 상태에서 LED칩의 이면을 덮을 수 있는 양이라면 좋고, 제2 영역(132)으로부터 넘쳐 나오는 양이 적은 것이 바람직하다. 이와 같은 접합재의 양은, LED칩의 사이즈에 의하여 경험적으로 알 수 있으므로, 그러한 경험치를 근거로 적절하게 공급한다.
또한, LED칩이 라지칩(30L)인 경우에는, 도 7의 (a)에 나타내는 바와 같이, 실장패드(13)의 내측 윤곽 내, 즉 제2 영역(132) 내와, 그 외측 영역, 즉 제1 영역(131)에 공급한다. 본 실시형태에서는, 외측 영역은 제2 영역(132)의 네 모서리에 분할되어 존재하므로, 각각에 접합재(20)를 공급한다. 접합재(20)의 공급량은, LED칩의 이면을 덮기에 충분한 양으로서, 제1 영역으로부터 외측으로 확산되지 않을 정도의 양으로 한다. 한편, 도 7의 (a)에서는, 제1 영역과 제2 영역의 양쪽에 접합재를 공급하는 예를 나타내었는데, 제1 영역과 제2 영역은 제2 영역의 네 모서리에서 연속하고 있으므로, 도 6의 (a)와 마찬가지로 제2 영역(132)에만 스몰칩의 경우보다 많은 양의 접합재(20)를 공급하고, 제2 영역(132)으로부터 제1 영역(131)으로 이동하는 접합재(20)에 의하여, 제1 영역 상에 있는 LED칩의 부분을 접합하는 것도 가능하다.
이어서, 실장패드 상에 LED칩을 배치한다(S503). 스몰칩(30S)이라면 제2 영역(132)의 윤곽을 따라서(도 6의 (b)), 라지칩(30L)이라면 제1 영역(131)의 외측 윤곽을 따라서(도 7의 (b)), LED칩을 놓고 누른다. LED칩(30)을 접합재(20)에 의하여 실장기판 상에 임시 고정한 상태에서, 실장기판(10)을 리플로우로에 넣고, 소정 시간 가열한 후, 접합재(20)를 경화시켜 LED칩(30)을 접합한다(S504). 리플로우시의 가열에 의하여, 페이스트 형상의 접합재(20)는 용융하여, 유동성을 가지는데, 접합재(20)의 습윤성은, 금속재료로 이루어지는 실장패드(13)에 비하여 절연기판(10)은 부족하므로, 접합재(20)는 실장패드(13)로부터 외측(절연기판측)으로 확산되기 어렵다. 이 때문에, 실장패드(13)의 내측에 배치된 스몰칩(30S)은, 실장패드(13)의 절결부에서 획정되는 제2 영역(132)의 외주 내측으로 이동 범위가 제한된다. 이에 따라 위치 어긋남이 방지된 상태에서, 접합재(20)가 경화하는 데에 따라 제2 영역(132) 상에 고정, 접합된다(도 6의 (c), 도 7의 (c)). 스몰칩(30S)이라면 제2 영역(132)의 윤곽 이내에 실장되고, 라지칩(30L)이라면 제1 영역(131)의 외측 윤곽 이내에 절결부를 덮으면서 실장된다.
그 후, LED칩의 상측에 설치된 전극(미도시)을, 실장기판(10)의 전극패드에 와이어본딩하는 것(S505), 필요에 따라서 와이어본딩 후의 LED칩을 투광성 수지로 밀봉하는 것(S506)은, 종래의 반도체 발광장치의 제조와 마찬가지이다.
본 실시형태에 따르면, 라지칩에 대응하는 크기의 영역을 가지는 실장패드를 사각형의 각 변을 절결한 형상으로 하고, 내측에 절결부로 둘러싸인 스몰칩에 대응하는 영역을 마련함으로써, 라지칩에도 스몰칩에도 대응 가능한 범용의 실장기판을 제공할 수 있다. 그리고, 이러한 실장기판을 이용함으로써, LED칩의 위치 어긋남이 없고, 또한 LED칩이 발하는 열을 방산시키기 쉬운 구조의 반도체 발광장치가 제공된다.
한편, 이상 설명한 실시형태에서는, LED칩으로서 이면에 한쪽 전극, 상면에 다른 쪽 전극을 설치한 양면 타입의 것을 이용하는 경우를 설명하였는데, 상면에 양 전극을 배치한 LED칩이어도 마찬가지로 적용할 수 있다.
또한, 이상의 실시형태에서는, 절연기판 상에 단일한 LED칩을 실장하는 경우를 설명하였는데, 실장하는 LED칩의 수는 복수여도 좋다. 그 경우, 절연기판 상에 복수의 실장패드가 형성된 실장기판을 준비한다. 복수의 실장패드 중 적어도 하나의 실장패드가 상술한 범용 실장패드인 경우도 본 실시형태에 포함된다.
<제2 실시형태>
제1 실시형태에서는, 실장패드에 절결부를 설치하고, 절결부에 의하여 스몰칩에 대응하는 제2 영역의 외주를 획정하였는데, 본 실시형태에서는, 제1 영역과 제2 영역 사이에 슬릿을 형성한다. 본 실시형태의 실장기판 및 그것을 이용한 반도체 발광장치의 구성은, 상술한 제1 실시형태와 마찬가지이므로, 이하, 본 실시형태의 특징인 실장기판의 실장패드에 대하여만 설명한다.
본 실시형태의 실장패드(130)는, 도 8에 나타내는 바와 같이, 사각형 형상을 가지고, 그 네 변을 따라서 내측에 4개의 슬릿(137)이 형성되어 있다. 4개의 슬릿(137)으로 획정되는 내측 영역(사선으로 나타내는 영역)이, 스몰칩에 대한 제2 영역(132), 외측 영역이 라지칩에 대응하는 제1 영역(131)이다. 본 실시형태에서도 제1 영역(131)과 제2 영역(132)은, 슬릿이 설치되어 있지 않은 부분에 의하여 연속하고, 이에 따라 전기적 일체성이 유지되며, 또한 이러한 연속부를 통하여 접합재의 확산을 허용한다.
실장패드(130)의 폭(제1 영역의 폭)(w1), 제2 영역의 폭(w2), 및 슬릿의 길이(L)는, 도 3에 나타내는 제1 실시형태에 있어서의 제1 영역의 폭(W1), 제2 영역의 폭(W2), 및 절결부의 폭(W3)과 마찬가지이며, w1은 라지칩의 폭에 대응하고, w2는 스몰칩의 폭에 대응한다. 또한, 슬릿의 길이(L)는, w2의 1/2 이상인 것이 바람직하다. 이에 따라, 스몰칩을 탑재한 경우에도, 용융한 접합재에 의하여 스몰칩이 이동하는 것이 억제되어, 칩의 위치 어긋남이 없는 반도체 발광장치를 얻을 수 있다.
더욱이, 본 실시형태의 실장기판에서는, 제1 실시형태의 실장기판에 비하여, 라지칩을 탑재한 경우에 그 이면이 실장기판에 접합되는 면적이 넓기 때문에, LED칩으로부터의 열 빼기가 양호하다.
본 실시형태의 실장기판을 이용한 반도체 발광장치의 제조방법도 제1 실시형태의 경우와 마찬가지이고, 스몰칩을 실장하는 경우에는, 도 9의 (a)에 나타내는 바와 같이, 제2 영역(132)에만 페이스트 형상의 접합재(20)를 적량 공급하고, 리플로우시의 열로 접합재를 용융하여 제2 영역(132) 전체에 퍼뜨려, 제2 영역(132)에 스몰칩을 고정한다. 이때 접합재는, 습윤성의 차이에 의하여, 슬릿(137)에 의하여 노출된 절연기판측으로의 이동이 억제되어, 유동 범위가 한정되므로, 그 위에 탑재되어 있는 스몰칩도 제2 영역(132)으로부터 넘쳐 나오지 않고, 제2 영역(132)에 고정된다.
또한, 라지칩을 실장하는 경우에는, 도 9의 (b)에 나타내는 바와 같이, 제2 영역(132)과 제1 영역(131)의 슬릿(137)을 따른 영역 혹은 네 모서리에 접합재(20)를 적량 공급하고, 리플로우시의 열로 접합재를 용융하여 제1 영역(131) 및 제2 영역(132) 전체에 퍼뜨려, 실장패드 전체를 덮도록 라지칩을 고정한다.
본 실시형태에 따르면, 라지칩에 대응하는 크기의 제1 영역의 내측에, 슬릿을 설치하고, 외주가 슬릿으로 획정되는 제2 영역을 설치함으로써, 복수 사이즈의 LED칩에 대응하는 것이 가능하며, 어떤 경우에도, LED칩의 위치 어긋남이 없고, 또한 열 빼기가 양호한 반도체 발광장치를 얻을 수 있다.
본 실시형태도 제1 실시형태와 마찬가지로 단일 칩뿐만 아니라 복수 칩의 반도체 발광장치에도 적용하는 것이 가능하다.
<제2 실시형태의 변형예>
제2 실시형태에서는, 실장패드의 네 변을 따라서, 각각 1개의 슬릿을 설치하였는데, 슬릿의 형상이나 배치는, 제1 영역과 제2 영역의 연속성을 확보한다, 제2 영역의 외주를 획정할 수 있다,라고 하는 조건을 만족하는 것이라면, 도 8에 나타내는 것으로 한정되지 않고, 다양한 변형이 가능하다.
도 10의 (a), (b)에 변형예를 나타낸다. 도 10의 (a)에 나타내는 변형예는, 실장패드(130A)의 네 변에 평행하게 형성된 슬릿을 복수의 슬릿(137A)으로 구성한 예이다. 여기에서는, 제2 실시형태의 1개의 슬릿을 2개의 슬릿으로 분할하고 있는데, 분할수는 2로 한정되지 않고, 그보다 많아도 좋으며, 또한 네 변의 슬릿 전체에서 동일하지 않아도 좋다. 예를 들어, 세로방향의 슬릿은 1개의 슬릿으로 하고, 가로방향의 슬릿은 복수개의 슬릿으로 구성하는 등 임의의 변경이 가능하다.
도 10의 (b)에 나타내는 변형예는, 슬릿 형상을 L자 형상으로 한 것으로, 도시하는 예에서는 실장패드(130B)의 네 모서리의 내측에 4개의 슬릿(137B)을 배치하고 있다. 이러한 변형예에서도, 더욱이 2개의 L자 형상 슬릿(137B) 사이에, 직선 형상의 슬릿을 배치하는 등 다양한 변경이 가능한다.
이들 변형예의 실장기판에 있어서도, 제2 실시형태와 같은 효과가 얻어진다.
<제3 실시형태>
제1 실시형태 및 제2 실시형태에서는, 스몰칩과 라지칩의 2종류의 LED칩에 대응한 실장기판을 설명하였는데, 본 실시형태의 실장기판은, 크기가 다른 3종 이상의 LED칩에 대응하는 것이다.
도 11에, 라지칩, 미들칩 및 스몰칩의 3종에 대응한 실장패드(1300)의 일례를 나타낸다. 도시하는 바와 같이, 이러한 실장기판(1300)은, 사각형의 네 변에 절결부(135)를 설치한 제1 실시형태의 실장패드(13)와 유사한 형상을 가지고 있는데, 제1 실시형태의 실장패드(13)의 제2 영역에 대응하는 영역(일점쇄선으로 둘러싸인 영역)(132)의 내측에, 그 외주를 따라 4개의 슬릿(137)이 형성되고, 제3 영역(점선으로 둘러싸인 영역)(133)을 획정하고 있다. 즉, 일점쇄선과 점선 사이에 끼워진 영역이 제2 영역이다. 제1 영역(131), 제2 영역(132) 및 제3 영역(133)은, 각각 외주의 크기가 라지칩, 미들칩 및 스몰칩에 대응하고 있다.
또한, 제1 영역(131), 제2 영역(132) 및 제3 영역(133)은, 전기적으로는 도통하고 있으며, 또한 각 영역을 획정하는 슬릿(137)이나 절결부(135)가 존재함으로써, 결합재를 통하여 각 영역에 대응하는 크기의 LED칩을 접합하였을 때, LED칩의 이동이 억제되어 위치의 어긋남이 없는 반도체 발광장치를 제조할 수 있다. 더욱이, 적량의 결합재를 공급함으로써, LED칩의 이면의 거의 전역이 실장패드에 접합되므로, 양호한 열 빼기가 얻어져, 반도체 발광장치의 열열화를 방지할 수 있다.
한편, 본 실시형태에 있어서도, 슬릿(137)의 형상에 대하여는 제2 실시형태의 변형예와 마찬가지의 변경이 가능하다. 또한, 도 12에 나타내는 바와 같이, 슬릿(137)과 절결부(135)를 결합하여, 3개의 영역을 실현하는 것도 가능하다.
이상, 본 발명의 반도체 발광장치 및 그것에 이용하는 실장기판의 실시형태를 설명하였는데, 각 실시형태의 설명에 이용한 도면은 일례로서, 반도체 발광장치의 구조, LED칩의 타입이나 형상 등은, 이들 도면으로 한정되지 않으며, 본 발명은 공지의 구조나 타입에 적용하는 것이 가능하다.
10: 실장기판
11: 도체배선
13: 실장패드
20: 접합재
30: LED칩(반도체 발광소자)
30L: 라지칩
30S: 스몰칩
31: 전극(금속막)
40: 선재
50: 밀봉수지
60: 벽재
130: 실장패드
130A: 실장패드
130B: 실장패드
131: 제1 영역
132: 제2 영역
133: 제3 영역
135: 절결부
137: 슬릿
137A: 슬릿
137B: 슬릿
1300: 실장패드

Claims (14)

  1. 금속막으로 이루어지는 실장패드를 가지는 실장기판과, 상기 금속막에 대하여 습윤성을 가지는 재료로 이루어지는 접합재에 의하여, 이면이 상기 실장패드에 접합된 반도체 발광소자를 구비하고,
    상기 실장패드는, 제1 영역과, 그 제1 영역에 내측에 위치하는 제2 영역을 가지며, 상기 제2 영역은 일부가 상기 제1 영역에 연속하고, 그 연속하는 부분을 제외하는 외주가 상기 제1 영역과 접하고 있지 않고,
    상기 실장패드는, 상면에서 본 형상이, 사각형의 네 변의 각각 일부를 상기 네 변의 중앙부에 있어서 직사각 형상으로 절결한 형상의 절결부를 가지고,
    상기 제2 영역은 네 변이 상기 절결부의 내측 단부와 중첩되는 직사각 형상의 영역이고,
    상기 절결부의, 상기 제2 영역과 중첩되는 내측 단부의 폭은, 상기 제2 영역의 폭의 1/2 이상이고,
    상기 제1 영역의 폭은 상기 반도체 발광소자의 폭의 110% 이하의 폭이며, 또한 상기 제2 영역의 폭의 √2배 내지 2배이고,
    상기 반도체 발광소자는, 상기 제2 영역의 상기 외주의 크기보다 크고, 상기 절결부와 중첩되며, 또한 상기 제1 영역의 외측의 윤곽을 따라 실장되고,
    상기 제1 영역 및 상기 제2 영역까지 확산되도록 상기 접합재는 설치되는 것을 특징으로 하는 반도체 발광장치.
  2. 금속막으로 이루어지는 실장패드를 가지는 실장기판과, 상기 금속막에 대하여 습윤성을 가지는 재료로 이루어지는 접합재에 의하여, 이면이 상기 실장패드에 접합된 반도체 발광소자를 구비하고,
    상기 실장패드는, 제1 영역과, 그 제1 영역에 내측에 위치하는 제2 영역을 가지며, 상기 제2 영역은 일부가 상기 제1 영역에 연속하고, 그 연속하는 부분을 제외하는 외주가 상기 제1 영역과 접하고 있지 않고,
    상기 실장패드는, 상면에서 본 형상이 사각형이며,
    상기 제1 영역과, 상기 제2 영역 사이에, 상기 사각형의 변과 평행한 슬릿을 가지고, 상기 제2 영역은 상기 슬릿으로 둘러싸인 영역이고,
    상기 제1 영역의 폭은 상기 반도체 발광소자의 폭의 110% 이하의 폭이고,
    상기 반도체 발광소자는, 상기 제2 영역의 상기 외주의 크기보다 크고, 상기 슬릿과 중첩되며, 또한 상기 제1 영역의 외측의 윤곽을 따라 실장되고,
    상기 제1 영역 및 상기 제2 영역의 상기 슬릿을 따르는 영역까지 확산되도록 상기 접합재는 설치되는 것을 특징으로 하는 반도체 발광장치.
  3. 제 2 항에 있어서,
    상기 슬릿의 상기 사각형의 변과 평행한 방향의 폭은, 같은 방향에 있어서의 상기 제2 영역의 폭의 1/2 이상인 것을 특징으로 하는 반도체 발광장치.
  4. 표면에 실장패드가 형성된 실장기판에, 이면에 전극면을 가지는 반도체 발광소자의 상기 전극면을 상기 실장패드에 접합재에 의하여 접합하여 반도체 발광장치를 제조하는 방법으로서,
    상기 실장기판으로서,
    상기 실장패드는, 제1 영역과, 그 제1 영역에 내측에 위치하는 제2 영역을 가지며, 상기 제2 영역은 일부가 상기 제1 영역에 연속하고, 그 연속하는 부분을 제외하는 외주가 상기 제1 영역과 접하고 있지 않고,
    상기 실장패드는, 상면에서 본 형상이, 사각형의 네 변의 각각 일부를 상기 네 변의 중앙부에 있어서 직사각 형상으로 절결한 형상의 절결부를 가지고,
    상기 제2 영역은 네 변이 상기 절결부의 내측 단부와 중첩되는 직사각 형상의 영역이고,
    상기 절결부의, 상기 제2 영역과 중첩되는 내측 단부의 폭은, 상기 제2 영역의 폭의 1/2 이상이고,
    상기 제1 영역의 폭은 상기 반도체 발광소자의 폭의 110% 이하의 폭이며, 또한 상기 제2 영역의 폭의 √2배 내지 2배인, 범용실장기판을 준비하는 스텝과,
    제2 영역의 상기 외주의 크기보다 큰 상기 반도체 발광소자를 준비하는 스텝과,
    상기 실장패드의 상기 제1 영역 및 상기 제2 영역에, 상기 전극면을 덮기에 충분한 양의 상기 접합재를 공급하며, 상기 절결부와 중첩되도록 상기 반도체 발광소자의 전극면을 탑재하는 스텝과,
    상기 접합재를 가열하고, 상기 제1 영역 및 상기 제2 영역에서 확산되는 상기 접합재에 의하여 상기 전극면과 상기 실장패드를 상기 반도체 발광소자를 상기 제1 영역의 외측의 윤곽을 따르는 상태로 접합하는 스텝을 포함하는 반도체 발광장치의 제조방법.
  5. 표면에 금속막으로 이루어진 실장패드가 형성된 실장기판에, 이면에 전극면을 가지는 반도체 발광소자의 상기 전극면을 상기 실장패드에 접합재에 의하여 접합하여 반도체 발광장치를 제조하는 방법으로서,
    상기 실장기판으로서,
    상기 실장패드는, 제1 영역과, 그 제1 영역에 내측에 위치하는 제2 영역을 가지며, 상기 제2 영역은 일부가 상기 제1 영역에 연속하고, 그 연속하는 부분을 제외하는 외주가 상기 제1 영역과 접하고 있지 않고,
    상기 실장패드는, 상면에서 본 형상이 사각형이며,
    상기 제1 영역과, 상기 제2 영역 사이에, 상기 사각형의 변과 평행한 슬릿을 가지고, 상기 제2 영역은 상기 슬릿으로 둘러싸인 영역이고,
    상기 제1 영역의 폭은 상기 반도체 발광소자의 폭의 110% 이하의 폭인, 범용실장기판을 준비하는 스텝과,
    제2 영역의 상기 외주의 크기보다 큰 상기 반도체 발광소자를 준비하는 스텝과,
    상기 실장패드의 상기 제2 영역 및 상기 제1 영역에, 상기 전극면을 덮기에 충분한 양의 상기 접합재를 공급하며, 상기 반도체 발광소자의 전극면을 상기 슬릿과 중첩되도록 탑재하는 스텝과,
    접합재에 의하여 상기 전극면과 상기 실장패드를 상기 반도체 발광소자를 상기 제1 영역의 외측의 윤곽을 따르는 상태로 접합하는 스텝을 포함하는 반도체 발광장치의 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020180138198A 2017-12-18 2018-11-12 반도체 발광장치, 범용실장기판, 및 그것을 이용한 반도체 발광장치의 제조방법 KR102637463B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-242065 2017-12-18
JP2017242065A JP7064324B2 (ja) 2017-12-18 2017-12-18 半導体発光装置、および、それを用いた半導体発光装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190073258A KR20190073258A (ko) 2019-06-26
KR102637463B1 true KR102637463B1 (ko) 2024-02-16

Family

ID=66984660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180138198A KR102637463B1 (ko) 2017-12-18 2018-11-12 반도체 발광장치, 범용실장기판, 및 그것을 이용한 반도체 발광장치의 제조방법

Country Status (4)

Country Link
JP (1) JP7064324B2 (ko)
KR (1) KR102637463B1 (ko)
CN (1) CN109935672A (ko)
TW (1) TWI803537B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863758B (zh) * 2020-06-04 2022-08-23 上海美仁半导体有限公司 一种安装基板、半导体器件和家用电器
JP7482072B2 (ja) * 2021-03-22 2024-05-13 株式会社東芝 半導体装置
WO2024034482A1 (ja) * 2022-08-10 2024-02-15 ヌヴォトンテクノロジージャパン株式会社 半導体装置、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118071A (ja) * 2006-11-08 2008-05-22 Nichia Chem Ind Ltd 実装用部品、および半導体装置
JP2008117900A (ja) * 2006-11-02 2008-05-22 Nichia Chem Ind Ltd 発光装置
JP2014022576A (ja) * 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体素子実装部材及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924481B2 (ja) * 2002-03-08 2007-06-06 ローム株式会社 半導体チップを使用した半導体装置
KR20080042012A (ko) * 2006-11-08 2008-05-14 산요덴키가부시키가이샤 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기
JP5082710B2 (ja) 2007-09-19 2012-11-28 日亜化学工業株式会社 発光装置
US20120007117A1 (en) * 2010-07-08 2012-01-12 Andrews Peter S Submount for Electronic Die Attach with Controlled Voids and Methods of Attaching an Electronic Die to a Submount Including Engineered Voids
JP2012109352A (ja) 2010-11-16 2012-06-07 Stanley Electric Co Ltd 半導体発光装置及び半導体発光装置の製造方法
JP2013012567A (ja) * 2011-06-29 2013-01-17 Sanken Electric Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117900A (ja) * 2006-11-02 2008-05-22 Nichia Chem Ind Ltd 発光装置
JP2008118071A (ja) * 2006-11-08 2008-05-22 Nichia Chem Ind Ltd 実装用部品、および半導体装置
JP2014022576A (ja) * 2012-07-18 2014-02-03 Nichia Chem Ind Ltd 半導体素子実装部材及び半導体装置

Also Published As

Publication number Publication date
JP7064324B2 (ja) 2022-05-10
JP2019110203A (ja) 2019-07-04
CN109935672A (zh) 2019-06-25
TW201929190A (zh) 2019-07-16
KR20190073258A (ko) 2019-06-26
TWI803537B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US10892393B2 (en) Light emitting device having external connection with different width
JP5585013B2 (ja) 発光装置
KR102637463B1 (ko) 반도체 발광장치, 범용실장기판, 및 그것을 이용한 반도체 발광장치의 제조방법
TWI533477B (zh) 發光裝置及發光裝置用封裝陣列
JP5236406B2 (ja) 半導体発光モジュールおよびその製造方法
CN101878524B (zh) 源极驱动器、源极驱动器的制造方法和液晶模块
JP2014049577A (ja) 半導体装置及びその製造方法
JP5954013B2 (ja) 半導体素子実装部材及び半導体装置
US10546988B2 (en) Light emitting device and solder bond structure
JP2012094689A (ja) 発光装置および発光装置の製造方法
US11233186B2 (en) Semiconductor light-emitting device
JP2015015405A (ja) Ledモジュール及びそれを備える照明装置
JP2013089717A (ja) Ledモジュール
CN109935673B (zh) 通用安装基板、用其的半导体发光装置及其制造方法
US11367813B2 (en) Resin package and semiconductor light-emitting device
JP5998716B2 (ja) 発光装置
US20170301842A1 (en) Light emitting package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant