KR102598673B1 - 소자 분리막 구조물의 제조방법 - Google Patents

소자 분리막 구조물의 제조방법 Download PDF

Info

Publication number
KR102598673B1
KR102598673B1 KR1020180003123A KR20180003123A KR102598673B1 KR 102598673 B1 KR102598673 B1 KR 102598673B1 KR 1020180003123 A KR1020180003123 A KR 1020180003123A KR 20180003123 A KR20180003123 A KR 20180003123A KR 102598673 B1 KR102598673 B1 KR 102598673B1
Authority
KR
South Korea
Prior art keywords
trench
device isolation
liner
film
isolation layer
Prior art date
Application number
KR1020180003123A
Other languages
English (en)
Other versions
KR20190085241A (ko
Inventor
박동훈
이정현
김대일
김범석
정진효
이승하
이상용
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020180003123A priority Critical patent/KR102598673B1/ko
Priority to US16/244,656 priority patent/US10811311B2/en
Publication of KR20190085241A publication Critical patent/KR20190085241A/ko
Application granted granted Critical
Publication of KR102598673B1 publication Critical patent/KR102598673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

소자 분리막 구조물은, 상호 연통되고 경사진 측벽을 갖는 상부 트렌치 및 하부 트렌치를 갖는 기판, 상기 상부 트렌치 및 하부 트렌치를 따라 전체적으로 균일한 두께를 갖도록 컨포멀(conformal)하게 형성된 제1 라이너 막, 상기 하부 트렌치의 측벽 및 바닥 상에 형성된 상기 제1 라이너막의 하부 상에 선택적으로 구비되며, 균일한 두께를 갖도록 형성되어 상기 하부 트렌치의 하부 코너에서 발생하는 열적 스트레스를 완화하는 제2 라이너 패턴, 상기 제2 라이너 패턴 상에 상기 하부 트렌치를 매립하는 하부 소자 분리막 및 상기 제1 라이너막 중 상부 상에, 상기 상부 트렌치를 매립하여 상기 하부 소자 분리막과 연결된 상부 소자 분리막을 포함한다.

Description

소자 분리막 구조물의 제조방법{DEVICE ISOLATION LAYER STRUCTURE AND MANUFACTURING OF THE SAME}
본 발명은 소자 분리막 구조물의 제조방법에 관한 것으로, 더욱 상세하게는 높은 종횡비를 갖는 트렌치를 매립하여 기판을 복수의 영역들로 구획하는 소자 분리막 구조물의 제조방법에 관한 것이다.
반도체 장치의 고집적화를 실현하기 위해서는 반도체 장치를 구성하는 각종 반도체 소자들, 예컨대 트랜지스터, 커패시터 및 각종 배선들을 매우 좁은 영역에 형성해야 한다. 따라서 반도체 장치를 구성하는 각 구성 요소들 사이의 거리가 좁기 때문에, 각 구성 요소들 사이의 절연을 더욱 강화할 필요가 있다.
종래 반도체 장치를 구성하는 반도체 소자들을 전기적으로 분리시키기 위한 수단으로서, 국소적으로 실리콘 기판을 산화시켜 형성하는 로코스(LOCOS)형 필드 산화막 및 트렌치형 필드 산화막이며, 특히 얕은 트렌치형 소자 분리막(Shallow Trench Isolation, 이하, 'STI'라 함)이 널리 사용되고 있다.
상기 STI는 반도체 기판에 활성 영역 및 필드 영역을 구획하는 트렌치를 형성하고, 이 트렌치(STI 트렌치) 내부를 절연 물질로 매립하여 소자 분리막을 형성하는 기술이다.
그러나 반도체 소자의 고집적화에 따라 0.25 ㎛ 이하의 CD(Critical Dimension)를 가지는 STI의 경우에는 트렌치 내부에 STI 산화물을 매립하는 갭 필링이 용이하지 않다.
즉, 처음에는 LPCVD(Low-pressure chemical vapor deposition)나 PECVD(Plasma Enhanced Chemical Vapor Deposition )로 갭 필링이 용이하였으나, 고집적화에 따라 사이즈가 줄어들고 활성 영역이 작아짐에 따라, HDP CVD(High-density plasma chemical vapor deposition) 공정을 이용하여 산화물로 갭 필링을 하고 있다.
하지만, 상기 소자 분리막을 형성한 후, 산화 공정, 치밀화 공정 및 가열 공정 등과 같은 후속 공정들이 수행됨에 따라 상기 후속 공정 중 소자 분리막 내부에 열적 스트레스가 발생한다. 특히, 트렌치의 측벽 및 바닥 사이의 코어부 영역에 변위(DISLOCATION)이 발생함에 따라 상기 코어부 영역에 누설 전류가 발생하는 문제가 있다.
본 발명의 일 목적은 트렌치의 코어부에 열적 스트레스를 완화하여 변위 발생을 억제할 수 있는 소자 분리막 구조물을 제공하는 것이다.
본 발명의 일 목적은 트렌치의 코어부에 열적 스트레스를 완화하여 변위 발생을 억제할 수 있는 소자 분리막 구조물의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 실시예들에 따른 소자 분리막 구조물은, 상호 연통되고 경사진 측벽을 갖는 상부 트렌치 및 하부 트렌치를 갖는 기판, 상기 상부 트렌치 및 하부 트렌치를 따라 전체적으로 균일한 두께를 갖도록 컨포멀(conformal)하게 형성된 제1 라이너 막, 상기 하부 트렌치의 측벽 및 바닥 상에 형성된 상기 제1 라이너막의 하부 상에 선택적으로 구비되며, 균일한 두께를 갖도록 형성되어 상기 하부 트렌치의 하부 코너에서 발생하는 열적 스트레스를 완화하는 제2 라이너 패턴, 상기 제2 라이너 패턴 상에 상기 하부 트렌치를 매립하는 하부 소자 분리막 및 상기 제1 라이너막 중 상부 상에, 상기 상부 트렌치를 매립하여 상기 하부 소자 분리막과 연결된 상부 소자 분리막을 포함한다.
본 발명의 실시예에 있어서, 상기 제1 라이너 막은 산화물으로 이루어지며, 상기 제2 라이너 패턴은 질화물로 이루어질 수 있다.
여기서, 상기 제1 라이너 막은 아미노산 산화물로 이루어지고, 상기 제2 라이너 패턴은 아미노산 질화물로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 하부 트렌치에 대한 상기 상부 트렌치는 1: 0.5 내지 1: 2 범위의 수직 깊이를 가질 수 있다.
본 발명의 실시예들에 따른 소자 분리막 구조물의 제조 방법에 있어서, 은 기판 상에 적어도 하나의 상호 연통되고 경사진 측벽을 갖는 상부 트렌치 및 하부 트렌치를 형성하고, 상기 상부 트렌치 및 하부 트렌치를 따라 전체적으로 균일한 두께를 갖도록 컨포멀(conformal)하게 제1 라이너 막을 형성한다. 이후, 상기 하부 트렌치의 측벽 및 바닥 상에 형성된 상기 제1 라이너막의 하부 상에 선택적으로, 균일한 두께를 갖도록 형성되어 상기 하부 트렌치의 하부 코너에서 발생하는 열적 스트레스를 완화하는 제2 라이너 패턴을 형성한다. 이후, 상기 제2 라이너 패턴 상에 상기 하부 트렌치를 매립하여, 상기 하부 트렌치 내에 하부 소자 분리막을 형성하고, 상기 제1 라이너막 중 상부 상에, 상기 상부 트렌치를 매립하여 상기 하부 소자 분리막과 연결된 상부 소자 분리막을 형성한다.
본 발명의 실시예에 있어서, 상기 제2 라이너 패턴을 형성하기 전, 상기 상부 트렌치들 사이의 상부면 상에 희생막 패드이 추가적으로 형성될 수 있다.
여기서, 상기 희생막 패드는, 상기 상부 및 하부 소자 분리막과 식각 선택비를 갖는 물질로 이루어질 수 있다.
또한, 상기 희생막 패드에 대하여 습식 식각 공정을 수행하여 상기 희생막 패드를 선택적으로 제거하는 공정이 수행될 수 있다.
한편, 상기 하부 소자 분리막 및 제2 라이너 패턴을 형성하기 위하여, 상기 상부 트렌치와 상기 하부 트렌치 및 희생막 패드 상에 컨포멀하게 제2 라이너 막을 형성하고, 상기 하부 트렌치를 채우는 제1 갭 핑링 공정을 수행하여 상기 제2 라이너 막 상에 예비 하부 소자 분리막을 형성한다. 이후, 상기 예비 하부 소자 분리막에 대하여 등방성 식각 공정을 수행하여, 상기 하부 트렌치 내에 선택적으로 상기 하부 소자 분리막을 형성하고, 상기 제2 라이너 막에 대하여 등방성 식각 공정을 수행하여, 상기 하부 트렌치 내에 선택적으로 상기 제2 라이너 패턴을 형성하는 공정이 수행될 수 있다.
또한, 상기 상부 소자 분리막을 형성하기 위하여, 상기 상부 트렌치를 채우는 제2 갭 핑링 공정을 수행하여 예비 상부 소자 분리막을 형성하고, 상기 예비 상부 소자 분리막을 치밀화시킨 후, 상기 예비 상부 소자 분리막 중 상기 희생막 패드 상에 잔류하는 잔류막을 제거하고, 상기 희생막 패드를 리트트 오프시킨다.
에 있어서,
상기 제1 라이너 막은 산화물으로 이루어지며, 상기 제2 라이너 패턴은 질화물로 이루어진 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
본 발명의 실시예에 있어서, 상기 제1 라이너 막은 아미노산 산화물로 이루어지고, 상기 제2 라이너 패턴은 아미노산 질화물로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 하부 트렌치에 대한 상기 상부 트렌치는 1: 0.5 내지 1: 2 범위의 수직 깊이를 가질 수 있다.
전술한 바와 같이 본 발명의 실시예들에 따른 소자 분리막 구조물은 하부 트렌치 상에 선택적으로 형성되고, 제1 라이너 막 및 하부 소자 분리막 사이에 개재된 제2 라이너 패턴을 형성함으로써, 상기 제2 라이너 패턴은 상기 하부 트렌치의 하부 코너 영역에서 발생하는 스트레스를 완화할 수 있다. 이로써, 상기 하부 코너 영역에서 발생할 수 있는 변위 발생이 억제될 수 있다. 결과적으로 소자 분리 특성이 개선될 수 있다.
나아가, 상기 상부 트렌치 상에는 상기 제2 라이너 패턴이 형성되지 않고 제1 라이너 만이 형성됨으로써, 상기 상부 코너 영역이 종래의 상기 제2 라이너 패턴이 형성되지 않은 소자 분리막 구조물(이하, 종래의 소자 분리막 구조물 이라 한다.)의 코너 영역과 동일한 프로파일을 가질 수 있다. 이로써, 본 발명의 일 실시예에 따른 소자 분리막에 포함된 상기 기판의 상부 표면에 소자들이 형성될 경우, 상기 소자들이 종래의 소자 분리막 구조물에 형성된 소자들과 동일한 특성을 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 소자 분리막 구조물을 설명하기 위한 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 소자 분리막 구조물의 제조방법을 보여주는 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 소자 분리막 구조물을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 소자 분리막 구조물(100)은, 기판110), 제1 라이너 막(131), 제2 라이너 패턴(141), 하부 소자 분리막(151) 및 상부 소자 분리막(161)을 포함한다. 상기 소자 분리막 구조물(100)은, 고전압 씨모스 소자 및 고전압 다이오드 등에 적용될 수 있다. 상기 소자 분리막 구조물(100)은 활성 영역 및 필드 영역을 구획하거나, 소자들 사이를 격리시키는 기능을 수행할 수 있다.
상기 기판(110)은 실리콘 기판 또는 실리콘-온-인슐레이터(silion-on-insulator; SOI) 기판 등일 수 있다. 상기 기판(110)에는 다이오드, 트랜지스터 등과 같은 전자 소자가 형성될 수 있다.
상기 기판(110)은 상호 연통된 상부 트렌치(115) 및 하부 트렌치(111)를 포함한다. 상기 상부 트렌치(115) 및 상기 하부 트렌치(111)는 기울어진 측벽을 가진다. 즉, 상부 트렌치(115) 및 상기 하부 트렌치(111)는 하부로 갈수록 좁아지는 폭을 가진다. 상기 상부 트렌치(115) 및 상기 하부 트렌치(111)는 식각 공정을 통하여 형성될 수 있다.
상기 상부 트렌치(115) 및 상기 하부 트렌치(111)는 상기 제2 라이너 패턴(141)에 의하여 구분될 수 있다. 상기 제2 라이너 패턴(141)이 구비된 부분은 하부 트렌치(111)에 해당하며, 상기 하부 트렌치(111)의 상부는 상부 트렌치(115)에 해당한다.
상기 하부 트렌치(111)는 하부 트렌치(111)의 바닥으로부터 수직 방향으로 하부 수직 깊이(111a)를 가진다. 한편, 상기 상부 트렌치(115)는 상기 기판의 상부 표면까지의 수직 방향으로 상부 수직 깊이(115a)를 가진다.
상기 상부 트렌치(115)는 기울어진 측벽을 포함한다. 이로써, 상기 기울어진 측벽 및 기판의 상부 표면이 만나는 영역이 상부 코너 영역으로 정의된다.
반면에, 상기 하부 트렌치(111)는 기울어진 측벽 및 바닥을 포함한다. 상기 측벽 및 상기 바닥이 만나는 영역이 하부 코너 영역으로 정의된다. 상기 코너 영역은 라운딩 형상을 가질 수 있다. 이로써, 코너 영역이 첨예한 형상을 가질 경우와 비교할 때, 상기 코너 영역에서의 전계 집중을 완화시킬 수 있다.
도 1을 참조하면, 상기 제1 라이너 막(131)은 상기 상부 트렌치(115) 및 하부 프렌치(111)의 바닥 및 측벽을 따라 전체적으로 균일한 두께를 갖도록 구비된다. 즉, 상기 제1 라이너 막(131)은 상기 바닥 및 측벽을 따라 전체적으로 컨포멀하게 형성된다.
상기 제1 라이너 막(131)은, 상부 및 하부 트렌치(115, 1111)의 측벽과 소자 분리막(170) 사이에 생기는 경계면의 트랩 전하(interface trap charge)를 감소시키고, 상부 코너 영역 및 하부 코너 영역의 프로파일을 라운드 형상을 갖도록 한다.
상기 제1 라이너 막(131)은 실리콘 산화물과 같은 산화물로 이루어질 수 있다. 이로써, 상기 제1 라이너 막(131)은, 상기 기판(110) 및 상기 제2 라이너 패턴(141)에 대한 우수한 식각 선택비를 가질 수 있다. 결과적으로 후속하는 상기 제2 라이너 패턴(141)을 형성하는 식각 공정에서, 상기 제1 라이너 막(131)은 식각 선택비에 의하여 식각되지 않고 잔류할 수 있다.
보다 상세하게는, 상기 제1 라이너 막(131)은 아미노산 산화물(amino acid oxide)로 이루어질 수 있다. 이로써, 상기 제1 라이너 막(131)은 세륨 산화물과 같은 슬러리를 이용하는 화학 기계적 연마 공정에서 균일한 표면을 갖도록 형성될 수 있다.
상기 제2 라이너 패턴(141)은 상기 하부 트렌치(111)의 측벽 및 바닥 상에 형성된 상기 제1 라이너 막(131)의 하부 상에 선택적으로 구비된다. 즉, 상기 제2 라이너 패턴(141)은 상기 상부 트렌치(115)의 측벽 상에 형성된 상기 제1 라이너 막(131)의 상부 상에는 형성되지 않는다. 즉, 상기 상부 트렌치(115) 상에는 상기 제2 라이너 패턴(141)이 형성되지 않고 제1 라이너 막(131) 만이 형성됨으로써, 상기 상부 코너 영역이 종래의 상기 제2 라이너 패턴이 형성되지 않은 소자 분리막 구조물(이하, 종래의 소자 분리막 구조물 이라 한다.)의 코너 영역과 동일한 프로파일을 가질 수 있다. 이로써, 본 발명의 일 실시예에 따른 소자 분리막 구조물(100)에 포함된 상기 기판(110)의 상부 표면에 소자들이 형성될 경우, 상기 소자들이 종래의 소자 분리막 구조물에 형성된 소자들과 동일한 특성을 가질 수 있다.
상기 제2 라이너 패턴(141)은 균일한 두께를 갖도록 형성된다. 상기 제2 라이너 패턴(141)은 상기 하부 트렌치(111)의 하부 코너에서 발생하는 스트레스를 완화할 수 있다.
상기 제2 라이너 패턴(141)은 질화물 또는 산질화물과 같은 질화물 계열의 물질로 이루어질 수 있다. 특히, 상기 제2 라이너 패턴(141)은 아미노산 질화물로 이루어질 수 있다. 이로써, 상기 제2 라이너 패턴(141)이, 제2 라이너 막(140; 도 2 참조)으로부터 식각 공정 및 화학 기계적 연막 공정을 통하여 형성될 경우, 세륨 산화물과 같은 슬러리를 이용하는 화학 기계적 연마 공정이 단차없이 균일하게 연마될 수 있다.
도 1을 참조하면, 상기 하부 소자 분리막(151)은 상기 제2 라이너 패턴(141) 상에 상기 하부 트렌치(111)를 매립하도록 구비된다. 상기 하부 소자 분리막(151)은 상기 하부 트렌치(111)를 선택적으로 매립함으로써, 상기 트렌치의 종횡비가 상대적으로 클 경우 상기 하부 트렌치(111) 만을 보이드 없이 매립할 수 있다.
상기 하부 소자 분리막(151)은 산화물로 이루어진다. 특히, 상기 하부 소자 분리막(151)은 고밀도 플라즈마 산화물(HDP Oxide)로 이루어질 수 있다. 이로써, 상기 하부 소자 분리막(151)이 상기 하부 트렌치(111)를 보이드 없이 매립할 수 있다.
상기 상부 소자 분리막(161)은 상기 제1 라이너 막(131)의 상측부 상에 상기 상부 트렌치(115)를 매립하도록 구비된다. 상기 상부 소자 분리막(161)은 상기 하부 소자 분리막(151)과 연결되어 소자 분리막(170)을 구성한다.
상기 상부 소자 분리막(161)은 산화물로 이루어진다. 특히, 상기 상부 소자 분리막(161)은 고밀도 플라즈마 산화물(HDP Oxide)로 이루어질 수 있다. 이로써, 상기 상부 소자 분리막(161)이 상기 상부 트렌치(115)를 보이드 없이 매립할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 트렌치(111)을 기준으로 상기 상부 트렌치(115)는 1: 0.5 내지 1: 2 범위의 수직 깊이를 가질 수 있다. 상기 하부 트렌치(111)을 기준으로 상기 상부 트렌치(115)는 1: 0.5 미만일 경우, 상기 제2 라이너 패턴(141)이 지나치게 높게 형성됨으로써, 본 발명의 일 실시예에 따른 소자 분리막 구조물(100)에 포함된 상기 기판(110)의 상부 표면에 소자들이 형성될 경우, 상기 소자들이 종래의 소자 분리막 구조물에 형성된 소자들과 동일한 특성을 가질 수 있다. 반면에, 상기 하부 트렌치(111)를 기준으로 상기 상부 트렌치(115)는 1: 2 초과할 경우, 상기 제2 라이너 패턴(141)이 상기 하부 트렌치(111)의 하부 코너에서 발생하는 스트레스를 효과적으로 완화할 수 없다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 소자 분리막 구조물의 제조방법을 보여주는 단면도들이다.
도 2를 참조하면, 기판(110) 상에 패드 산화막(미도시) 및 패드 질화막(미도시)을 순차적으로 형성한 후, 식각 공정에 의해 패드 산화막 및 패드 질화막을 패트닝하여 기판(110) 내에 기울어진 프로파일 형태의 트렌치를 형성한다. 상기 트렌치는 후속하여 형성되는 제2 라이너 패턴(141, 도 3 참조)에 의하여 상부 트렌치(111) 및 하부 트렌치(115)로 구획될 수 있다.
상기 식각은 포토리소그래피 식각 공정이 바람직하며, 일 예로 상기 패드 질화막 상에 포토레지스트 패턴(미도시)을 형성한 후, 이를 식각 마스크로 이용하여 상기 패드 질화막과 패드 산화막을 식각하여 하드 마스크 패턴을 형성한다. 이후, 포토레지스트 패턴을 제거한 후, 상기 마스크 패턴을 식각 마스크로 이용하여 기판(110)의 표면 노출 부위를 식각하여 기판(110)의 상부 트렌치를 형성한다.
이때 상기 패드 산화막은 기판 및 패드 질화막 사이에 개재됨으로써, 상기 패드 산화막은 패드 질화막의 증착 및 열 공정에서 발생되는 스트레스가 실리콘 기판(1)에 영향을 미치는 것을 완충한다.
본 발명의 일 실시예에 있어서, 수소 열처리에 의한 라운딩(rounding) 공정이 추가적으로 수행될 수 있다.
상기 라운딩 공정은 800 내지 1, 000 ℃에서 30 내지 180초간 수소 열처리를 수행하여 트렌치의 하부 코너 영역을 둥글게 한다. 이러한 수소 분위기에서 급속 열처리하는 라운딩 공정은 트렌치 표면에 존재하는 기판의 실리콘 격자들이 실리콘 격자의 이동 현상에 의하여 표면의 격자들이 새로운 결정 구조로 변화하는 것에 기인한다.
이어서, 상기 상부 트렌치115) 및 하부 트렌치111)를 따라 전체적으로 균일한 두께를 갖도록 컨포멀(conformal)하게 제1 라이너 막(131)을 형성한다.
상기 제1 라이너 막(131)은 열 산화 공정을 통하여 상기 트렌치 내벽에 형성한다. 상기 측벽 산화막(131)은 10 내지 100Å의 두께로 형성될 수 있다.
상기 열 산화 공정은, 900 내지 1,100 ℃ 산소 분위기에서 수행됨으로써, 제1 라이너 막(131)이 형성된다.
이와 다르게, 제1 라이너 막(131)은 O2나 H2O 가스를 소스로 하는 건식 또는 습식 산화 공정을 통하여 형성될 수도 있다.
상기 제1 라이너 막(131)은 트렌치의 측벽과 후속하여 형성되는 소자 분리막 사이의 경계면에 발생할 수 있는 트랩 전하(interface trap charge)를 감소시키고, 상부 코너 영역 및 하부 코너 영역의 프로파일을 라운드 지도록 한다.
이어서, 상기 하부 트렌치(111)의 측벽 및 바닥 상에 형성된 상기 제1 라이너막(131)의 하부 상에 선택적으로 균일한 두께를 갖도록 형성되어, 상기 하부 트렌치(131)의 하부 코너에서 발생하는 스트레스를 완화하는 제2 라이너 패턴(141)을 형성한다.
상기 제2 라이너 패턴(141)은, 10 내지 100 Å의 두께로 형성한다.
상기 제2 라이너 패턴(141)은, 상기 제2 라이너 패턴(141)은 상기 하부 트렌치111)의 하부 코너에서 발생하는 스트레스를 완화할 수 있다. 나아가, 상기 제2 라이너 패턴(141)은, 후속하는 소자 분리막 형성 공정 중에 발생되는 리프레쉬 디그라데이션(refresh degradation)을 방지할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 라이너 패턴141)을 형성하기 전, 상기 트렌치들 사이의 기판 상부면 상에 희생막 패드(130)를 형성할 수 있다.
상기 희생막 패드(130)는, 후속 공정하는 화학 기계적 연마(CMP) 할 때 연마 저지막(stop layer)으로 이용된다. 나아가 상기 희생막 패드(130)는 후속하는 리프트 오프 공정에서 그 상부에 형성된 잔류막과 함께 리프트 오프될 수 있다. 상기 희생막 패드(130)는 500 내지 1,000 Å의 두께로 형성한다.
상기 희생막 패드(130)는 DCS와 아민(NH3) 가스를 소스로 이용하는 LPCVD 공정을 통하여 형성될 수 있다. 이와 다르게 상기 패드 희생막(130)은 실란이나 아민 가스를 소스로 이용하는 PECVD 공정을 통하여 형성될 수 있다.
상기 희생막 패드(130)는, 상기 상부 및 하부 소자 분리막과 식각 선택비를 갖는 물질로 형성될 수 있다. 즉, 상기 소자 분리막이 산화물로 형성될 경우, 상기 희생막 패드(130)는 질화물로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 하부 소자 분리막(151) 및 제2 라이너 패턴(141)은 아래의 단계들로 형성될 수 있다.
먼저, 상기 상부 트렌치(115)와 상기 하부 트렌치(111) 및 상기 희생막 패드(130) 상에 컨포멀하게 제2 라이너 막(140)을 형성한다. 상기 제2 라이너 막(140)을 질화물을 이용하여 형성될 수 있다.
이어서, 상기 제2 라이너 막(140) 상에 상기 하부 트렌치(111)를 채우는 제1 갭 핑링 공정을 수행한다. 이로써, 상기 하부 트렌치(111) 내에는 예비 하부 소자 분리막(150)이 형성된다. 이때 상기 예비 하부 소자 분리막(150)은 상기 트렌치들 사이의 상기 희생막 패드(130) 상에도 함께 형성된다.
상기 예비 하부 소자 분리막(150)은 고밀도 플라즈마 산화 공정을 통하여 형성될 수 있다. 이로써, 상기 예비 하부 소자 분리막(150)은 보이드 없이 상기 하부 트렌치를 매립할 수 있다.
도 3을 참조하면, 상기 예비 하부 소자 분리막(150)에 대하여 등방성 식각 공정을 수행한다. 이로써, 상기 하부 트렌치(111) 내에 선택적으로 상기 하부 소자 분리막(151)을 형성한다. 또한, 상기 상부 트렌치(115) 내에는 예비 하부 소자 분리막이 완전히 제거된다. 한편, 상기 희생막 패드(130) 상에는 예비 하부 소자 분리막의 일부가 잔류막(155)으로 잔류할 수 있다.
상기 등방성 식각 공정의 예로는 습식 식각 공정을 들 수 있다.
이어서, 상기 제2 라이너 막(140)에 대하여 등방성 식각 공정을 수행하여, 상기 하부 트렌치(111) 내에 선택적으로 상기 제2 라이너 패턴(151)을 형성한다. 이때, 상기 상부 트렌치(115)의 측벽 상에 존재하는 제2 라이너 막(150)의 상부는 완전히 제거된다.
도 4를 참조하면, 이어서, 상부 소자 분리막(161)이 상기 상부 트렌치(115)를 매립하도록 형성된다.
보다 상세하게는, 상기 상부 트렌치(115)를 채우는 제2 갭 핑링 공정이 수행된다. 이로써, 상기 제2 상부 트렌치를 매립하는 예비 상부 소자 분리막(160)이 형성된다. 상기 제2 갭 필링 공정은, 고밀도 플라즈마 산화 공정을 들 수 있다.
이후, 상기 예비 상부 소자 분리막(160)을 열처리하여, 상기 예비 상부 소자 분리막(160)의 구조를 치밀화시킨다.
상기 예비 상부 소자 분리막(160) 중 상기 희생막 패드(130) 상에 잔류하는 잔류막(155a)을 제거한다. 상기 잔류막(155a)을 제거하여 위하여, 화학 기계적 연마 공정이 수행될 수 있다. 이때, 상기 희생막 패드(130)는 연마 저지막으로 기능할 수 있다.
상기 화학 기계적 연마 공정은, 세륨 산화물을 슬러리로 이용하여 수행될 수 있다. 이때, 상기 제2 리니어 막(140)이 아니모 산 질화물로 이루어질 경우, 상기 희생막 패드(130) 상에 잔류하는 잔류막(155a)의 잔류량이 감소될 수 있다.
도 5를 참조하면, 상기 희생막 패드(130) 상에 상기 잔류막(155a)이 잔류할 경우, 상기 잔류막(155a)를 식각하여, 상기 희생막 패드(130) 상에 잔류하는 상기 잔류막을 완전히 제거한다.
도 6를 참조하면, 상기 희생막 패드(130)를 리트트 오프시킨다. 이로써, 희생막 패드 및 상기 잔류막이 함께 제거됨으로써, 상기 리세스 내에 하부 소자 분리막 및 하부 소자 분리막을 형성한다.
본 발명의 실시예들에 따른 소자 분리막 구조물은, 고전압 씨모스 소자 및 고전압 다이오드 등에 적용될 수 있다. 상기 소자 분리막 구조물은 활성 영역 및 필드 영역을 구획하거나, 소자들 사이를 격리시키는 기능을 수행할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기판 상에 적어도 하나의 상호 연통되고 경사진 측벽을 갖는 상부 트렌치 및 하부 트렌치를 형성하는 단계;
    상기 상부 트렌치 및 하부 트렌치를 따라 전체적으로 균일한 두께를 갖도록 컨포멀(conformal)하게 제1 라이너 막을 형성하는 단계;
    상기 하부 트렌치의 측벽 및 바닥 상에 형성된 상기 제1 라이너막의 하부 상에 선택적으로, 균일한 두께를 갖도록 형성되어 상기 하부 트렌치의 하부 코너에서 발생하는 열적 스트레스를 완화하는 제2 라이너 패턴을 형성하는 단계;
    상기 제2 라이너 패턴 상에 상기 하부 트렌치를 매립하여, 상기 하부 트렌치 내에 하부 소자 분리막을 형성하는 단계; 및
    상기 제1 라이너막 중 상부 상에, 상기 상부 트렌치를 매립하여 상기 하부 소자 분리막과 연결된 상부 소자 분리막을 형성하는 단계;를 포함하고,
    상기 제2 라이너 패턴을 형성하기 전, 상기 상부 트렌치들 사이의 상부면 상에 희생막 패드를 형성하는 단계를 더 포함하는 것을 소자 분리막 구조물의 제조 방법.
  6. 삭제
  7. 제5항에 있어서, 상기 희생막 패드는, 상기 상부 및 하부 소자 분리막과 식각 선택비를 갖는 물질로 이루어진 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
  8. 제5항에 있어서, 상기 희생막 패드에 대하여 습식 식각 공정을 수행하여 상기 희생막 패드를 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
  9. 제5항에 있어서, 상기 하부 소자 분리막 및 제2 라이너 패턴을 형성하는 단계는,
    상기 상부 트렌치와 상기 하부 트렌치 및 희생막 패드 상에 컨포멀하게 제2 라이너 막을 형성하는 단계;
    상기 하부 트렌치를 채우는 제1 갭 필링 공정을 수행하여 상기 제2 라이너 막 상에 예비 하부 소자 분리막을 형성하는 단계;
    상기 예비 하부 소자 분리막에 대하여 등방성 식각 공정을 수행하여, 상기 하부 트렌치 내에 선택적으로 상기 하부 소자 분리막을 형성하는 단계; 및
    상기 제2 라이너 막에 대하여 등방성 식각 공정을 수행하여, 상기 하부 트렌치 내에 선택적으로 상기 제2 라이너 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
  10. 제5항에 있어서, 상기 상부 소자 분리막을 형성하는 단계는,
    상기 상부 트렌치를 채우는 제2 갭 필링 공정을 수행하여 예비 상부 소자 분리막을 형성하는 단계;
    상기 예비 상부 소자 분리막을 치밀화시키는 단계;
    상기 예비 상부 소자 분리막 중 상기 희생막 패드 상에 잔류하는 잔류막을 제거하는 단계; 및
    상기 희생막 패드를 리트트 오프시키는 단계;를 포함하는 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
  11. 제5항에 있어서,
    상기 제1 라이너 막은 산화물으로 이루어지며, 상기 제2 라이너 패턴은 질화물로 이루어진 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
  12. 삭제
  13. 제5항에 있어서, 상기 하부 트렌치에 대한 상기 상부 트렌치는 1: 0.5 내지 1: 2 범위의 수직 깊이를 갖는 것을 특징으로 하는 소자 분리막 구조물의 제조 방법.
KR1020180003123A 2018-01-10 2018-01-10 소자 분리막 구조물의 제조방법 KR102598673B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180003123A KR102598673B1 (ko) 2018-01-10 2018-01-10 소자 분리막 구조물의 제조방법
US16/244,656 US10811311B2 (en) 2018-01-10 2019-01-10 Element isolation layer structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003123A KR102598673B1 (ko) 2018-01-10 2018-01-10 소자 분리막 구조물의 제조방법

Publications (2)

Publication Number Publication Date
KR20190085241A KR20190085241A (ko) 2019-07-18
KR102598673B1 true KR102598673B1 (ko) 2023-11-06

Family

ID=67214234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003123A KR102598673B1 (ko) 2018-01-10 2018-01-10 소자 분리막 구조물의 제조방법

Country Status (2)

Country Link
US (1) US10811311B2 (ko)
KR (1) KR102598673B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130171824A1 (en) 2010-09-08 2013-07-04 Basf Se Process for chemically mechanically polishing substrates containing silicon oxide dielectric films and polysilicon and/or silicon nitride films
US20150001669A1 (en) * 2013-06-28 2015-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Trench Liner Passivation for Dark Current Improvement

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6531377B2 (en) * 2001-07-13 2003-03-11 Infineon Technologies Ag Method for high aspect ratio gap fill using sequential HDP-CVD
US20030176151A1 (en) * 2002-02-12 2003-09-18 Applied Materials, Inc. STI polish enhancement using fixed abrasives with amino acid additives
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
JP2005251973A (ja) * 2004-03-04 2005-09-15 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7691722B2 (en) * 2006-03-14 2010-04-06 Micron Technology, Inc. Isolation trench fill using oxide liner and nitride etch back technique with dual trench depth capability
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US9558988B2 (en) * 2015-05-15 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for filling the trenches of shallow trench isolation (STI) regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130171824A1 (en) 2010-09-08 2013-07-04 Basf Se Process for chemically mechanically polishing substrates containing silicon oxide dielectric films and polysilicon and/or silicon nitride films
US20150001669A1 (en) * 2013-06-28 2015-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Trench Liner Passivation for Dark Current Improvement

Also Published As

Publication number Publication date
KR20190085241A (ko) 2019-07-18
US20190221476A1 (en) 2019-07-18
US10811311B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
US6683354B2 (en) Semiconductor device having trench isolation layer and a method of forming the same
KR100678645B1 (ko) 반도체 소자 및 그 제조 방법
US20100240194A1 (en) Method of fabricating semiconductor device
US20050079682A1 (en) Method of manufacturing void-free shallow trench isolation layer
JP2006278745A (ja) 半導体装置の製造方法および半導体装置
KR102598673B1 (ko) 소자 분리막 구조물의 제조방법
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100979711B1 (ko) 반도체장치의 트렌치 갭필 방법
KR100235972B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100545137B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100428783B1 (ko) 트렌치 소자 분리형 반도체 장치
KR100403628B1 (ko) 반도체 장치의 소자분리 방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
KR100402426B1 (ko) 반도체소자의 트렌치형 소자분리막 및 그 제조방법
KR100579962B1 (ko) 반도체 소자의 제조 방법
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR100779370B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100571484B1 (ko) 반도체 소자 제조방법
KR100826776B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100849361B1 (ko) 반도체 소자의 제조 방법
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법
KR20060066390A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080062560A (ko) 반도체 소자의 소자분리막 형성방법
KR20060109376A (ko) 트렌치 소자 분리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant