KR102578845B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102578845B1
KR102578845B1 KR1020220063996A KR20220063996A KR102578845B1 KR 102578845 B1 KR102578845 B1 KR 102578845B1 KR 1020220063996 A KR1020220063996 A KR 1020220063996A KR 20220063996 A KR20220063996 A KR 20220063996A KR 102578845 B1 KR102578845 B1 KR 102578845B1
Authority
KR
South Korea
Prior art keywords
wiring
light emitting
display device
emitting area
area
Prior art date
Application number
KR1020220063996A
Other languages
English (en)
Other versions
KR20220075299A (ko
Inventor
김지윤
우철민
김우찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220063996A priority Critical patent/KR102578845B1/ko
Publication of KR20220075299A publication Critical patent/KR20220075299A/ko
Priority to KR1020230106226A priority patent/KR20230124522A/ko
Application granted granted Critical
Publication of KR102578845B1 publication Critical patent/KR102578845B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0102—Constructional details, not otherwise provided for in this subclass
    • G02F1/0107—Gaskets, spacers or sealing of cells; Filling and closing of cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 액티브 영역 및 비액티브 영역을 포함하는 기판; 상기 액티브 영역에 위치하는 픽셀들; 상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 제1 방향으로 배치된 전원배선; 상기 전원배선의 상부에 위치하는 제1 평탄화막; 상기 제1 평탄화막에 형성되는 복수의 콘택홀; 상기 제1 평탄화막 상부에 위치하고, 상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 상기 전원 배선과 교차하는 제2 방향으로 배치된 제1 보조배선; 상기 제1 보조배선의 상부에 위치하는 제2 평탄화막; 및 상기 제2 평탄화막의 상부에 위치하는 애노드 전극 및 뱅크를 포함하고, 상기 전원배선과 상기 제1 보조배선은 상기 복수의 콘택홀을 통해 전기적으로 연결되고, 상기 액티브 영역은 상기 뱅크에 의해 정의된 발광영역을 갖는 표시장치를 제공할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치(display device)들이 개발되고 있다. 이러한 표시장치는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광 표시장치(Electroluminescence Display) 등으로 구현될 수 있다.
이들 표시장치 중에서 전계발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 유기발광 표시장치는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐 아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.
도 1은 종래 전계발광 표시장치의 문제점을 설명하기 위한 도면이다.
도 1을 참조하면, 유기발광 표시장치는, 픽셀들 및 픽셀들을 구동하기 위한 다수의 배선(LN)들이 구비된 표시패널을 포함한다. 픽셀들 각각은 박막 트랜지스터(Thin film transistor) 및 상기 박막 트랜지스터와 연결되는 유기발광 다이오드(Organic Light Emitting Diode)(OLE)를 포함한다.
전기 에너지를 빛 에너지로 전환하는 유기발광 다이오드(OLE)는, 애노드(E1), 캐소드(E2), 및 이들 사이에 배치되는 유기 발광층(OL)을 포함한다. 유기발광 표시장치는, 애노드(E1) 및 캐소드(E2)로부터 각각 주입된 정공 및 전자가 발광층 내부에서 결합하여 여기자인 액시톤(exciton)을 형성하고, 형성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하게 된다.
일반적으로, 유기발광 다이오드(OLE)를 구동하기 위한 여러 배선(LN)들은, 유기발광 다이오드(OLE) 아래에 배치된다. 배선(LN)들이 형성된 기판의 상부 표면은, 배선(LN)들의 자체 두께에 의해 평탄하지 못하고, 단차를 갖게 된다. 단차를 갖는 기판의 상부 표면 상에 곧바로 유기발광 다이오드(OLE)가 배치되는 경우, 유기 발광층(OL)으로부터 발생된 빛이 고르게 분산되지 않기 때문에 색시야각 불균형(또는, 비대칭)이 발생할 수 있다. 이러한 색시야각 불균형은, 위치에 따른 이질감을 주기 때문에, 유기발광 표시장치의 표시품질 불량으로 사용자에게 인지될 수 있다.
이러한 불량을 방지하기 위해, 유기발광 다이오드(OLE) 형성 전에 기판의 상부 표면을 평탄화할 수 있는, 평탄화막(PLN)이 더 배치된다. 평탄화막(PLN)은 유기 물질을 포함한다. 다만, 평탄화막(PLN)을 형성하더라도 배선(LN)들에 의해 형성된 단차가 완전히 제거되는 것은 아니기 때문에, 전술한 색시야각 불균형을 해소하는 데에 한계가 있다. 즉, 도 1에 도시된 바와 같이, 평탄화막(PLN) 아래에 근접하여 위치한 배선(LN)에 의하여 평탄화막(PLN)의 상부표면이 평탄화되지 않고, 배선(LN)이 위치한 영역에서 굴곡이 발생할 수 있다. 이러한 상부표면의 굴곡에 의하여, 상기 평탄화막(PLN)상에 형성된 유기발광 다이오드(OLE)도 배선(LN)이 위치한 영역에 굴곡을 가지게 될 수 있다. 따라서, 유기발광 다이오드(OLE)의 유기 발광층(OL)에서 발생된 빛이 고르게 분산 되지 않기 때문에 색 시야각 불균형(또는, 비대칭)이 발생할 수 있다.
본 발명은 색시야각 불균형을 최소화한 전계발광 표시장치를 제공하기 위한 것이다.
본 발명은 액티브 영역 및 비액티브 영역을 포함하는 기판; 상기 액티브 영역에 위치하는 픽셀들; 상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 제1 방향으로 배치된 전원배선; 상기 전원배선의 상부에 위치하는 제1 평탄화막; 상기 제1 평탄화막에 형성되는 복수의 콘택홀; 상기 제1 평탄화막 상부에 위치하고, 상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 상기 전원 배선과 교차하는 제2 방향으로 배치된 제1 보조배선; 상기 제1 보조배선의 상부에 위치하는 제2 평탄화막; 및 상기 제2 평탄화막의 상부에 위치하는 애노드 전극 및 뱅크를 포함하고, 상기 전원배선과 상기 제1 보조배선은 상기 복수의 콘택홀을 통해 전기적으로 연결되고, 상기 액티브 영역은 상기 뱅크에 의해 정의된 발광영역을 갖는 표시장치를 제공할 수 있다.
상기 발광영역은 서로 다른 크기의 영역을 갖는 적색, 녹색 및 청색 발광영역을 포함할 수 있다.
상기 적색, 녹색 및 청색 발광영역은 복수의 장변 및 복수의 단변을 갖는 애노드 전극을 각각 포함할 수 있다.
상기 적색, 녹색 및 청색 발광영역 중 적어도 하나는 상기 애노드 전극의 장변측에 구동 TFT의 드레인전극과 연결되는 콘택홀을 가질 수 있다.
상기 기판 상에 배치된 제2 보조배선을 더 포함할 수 있다.
상기 제2 보조배선은 상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 상기 전원 배선과 교차하는 상기 제2 방향으로 배치될 수 있다.
상기 제2 보조배선은 상기 전원배선의 하부에 위치하고, 상기 전원배선과 상기 제2 보조배선 사이에는 절연막이 위치할 수 있다.
상기 전원배선은 고전위 전원 전압 또는 저전위 전원 전압을 공급할 수 있다.
상기 전원배선은 상기 발광영역과 중첩되는 중첩부를 가질 수 있다.
상기 중첩부는 상기 발광영역의 무게 중심에 대해 대칭인 형상을 가질 수 있다.
상기 기판 상에 배치된 우회 배선을 더 포함하고, 상기 우회 배선은 평면 상에서 바라볼 때, 상기 발광영역과 미 중첩될 수 있다.
상기 제2 보조배선과 상기 전원배선은 상기 복수의 콘택홀을 통해 전기적으로 연결될 수 있다.
상기 제1 보조 배선 및 상기 제2 보조 배선 중 적어도 하나는 상기 제1 방향 및 상기 제2 방향으로 연장된 메쉬 형태를 가질 수 있다.
상기 제1 보조 배선은 사선 방향으로 배치된 배선을 포함할 수 있다.
상기 제1 보조 배선은 상기 제1 방향으로 배치된 직선 배선과, 상기 제2 방향으로 배치된 사선 배선을 포함하는 메쉬 형태를 가질 수 있다.
본 발명은 발광 영역을 가로지르는 배선을 발광 영역의 무게 중심에 대하여 대칭되게 배치함으로써, 위치에 따라 빛의 방향성을 고르게 분산할 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
도 1은 종래 전계발광 표시장치의 문제점을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 블록도이다.
도 3 내지 도 6은 본 발명의 제1 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제1 배선의 위치 관계를 설명하기 위한 도면들이다.
도 7은 본 발명의 효과를 설명하기 위한 도면이다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제1 배선의 위치 관계를 설명하기 위한 도면들이다.
도 12 및 도 13은 본 발명의 제3 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제2 배선의 위치 관계를 설명하기 위한 도면들이다.
도 14 및 도 15는 본 발명의 제4 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제2 배선의 위치 관계를 설명하기 위한 도면들이다.
도 16은 본 발명의 제5 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제3 배선의 위치 관계를 설명하기 위한 도면들이다.
도 17은 본 발명의 제6 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 우회 배선의 위치 관계를 설명하기 위한 도면들이다.
도 18 내지 도 20은 본 발명의 제7 실시예에 따른 전계발광 표시장치에 관한 것으로, VDD 배선 및 보조 배선의 구조를 설명하기 위한 도면들이다.
도 21은 본 발명의 제7 실시예에 따른 전계발광 표시장치에 관한 것으로, 픽셀 회로를 구성하는 구성 예를 나타낸 도면이다.
도 22는 도 21을 A-A'로 절취한 단면도이다.
도 23a 내지 도 23c는 픽셀 회로를 구성하는 레이어들을 레이어 별로 구분하여 나타낸 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 전계발광 표시장치에서 픽셀 회로는 n 타입 트랜지스터(NMOS)와 p 타입 트랜지스터(PMOS) 중 하나 이상을 포함할 수 있다. 트랜지스터들은 표시패널의 기판 상에서 MOSFET 구조의 TFT(Thin Film Transistor)로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터 에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 트랜지스터(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 트랜지스터(NMOS)에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 트랜지스터(PMOS)에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
픽셀 회로에 인가되는 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 TFT의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 TFT의 문턱 전압 보다 낮은 전압으로 설정된다. TFT는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 타입 TFT의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 타입 TFT의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있다.
본 발명은 디멀티플렉서(Demultiplexer, DEMUX)를 이용하여 하나의 채널을 통해 데이터 구동부로부터 출력되는 데이터 전압을 N(N은 2 이상의 짝수) 개의 데이터 배선들에 시분할 공급한다. 이하의 실시에에서, 디멀티플렉서는 데이터 구동부의 한 개 출력 단자를 두 개의 데이터 배선들에 연결하는 1:2 MUX 구조를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치를 개략적으로 나타낸 블록도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 전계발광 표시장치는 표시패널(100)과, 표시패널 구동회로를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 액티브 영역(ACA)을 포함한다. 액티브 영역(ACA)에 픽셀 어레이가 배치된다. 픽셀 어레이는 배선들과 픽셀들을 포함한다. 배선들은 데이터 배선들(102), 데이터 배선들(102)과 직교되는 게이트 배선들(103), VDD 배선, Vini 배선을 포함한다. VDD 배선을 통해 픽셀 구동 전압 즉, 고전위 전원 전압(VDD)이 픽셀들에 공급된다. Vini 배선을 통해 초기화 전압(Vini)이 픽셀들에 공급된다. 표시패널(100)은 픽셀들에 저전위 전원 전압(VSS)을 공급하기 위한 VSS 전극을 더 포함한다. VDD, Vini, VSS 등의 전원 전압은 도시하지 않은 전원 회로로부터 발생된다. VDD = 4.5V, VSS = -2.5V, Vini -3.5V, VGH = 7.0V, VGL = - 5.5V 등으로 전원 전압이 설정될 수 있으나 이에 한정되지 않는다. 전원 전압은 표시패널(100)의 구동 특성이나 모델에 따라 달라질 수 있다.
표시패널(100)은 다양한 평면 형상을 가질 수 있다. 예를 들어, 도면에 도시된 바와 같이, 장방형은 물론, 정방형, 원형 등의 평면 형상을 모두 포함할 수 있다. 표시 패널(100)에는, 표시 패널(100)의 평면 형상에 관계없이 서로 직교하는 제1 축(예를 들어, y축) 및 제2 축(예를 들어, x축)이 정의된다. 제1 축과 제2 축에 의해, 후술하게 될 발광 영역의 평면 형상, 배선의 평면 형상 및 그들의 관계 등이 정의될 수 있다.
픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다.
서브 픽셀들(101) 각각은 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자, 구동 TFT, 하나 이상의 스위치 소자, 및 커패시터를 포함한다. 구동 TFT와 스위치 소자는 TFT로 구현될 수 있다. 서브 픽셀들의 픽셀 회로와 게이트 구동부(120)는 동일한 제조 공정으로 표시패널(100)의 기판 상에 직접 형성될 수 있다. 픽셀 회로, 디멀티플렉서(112), 스위치 어레이(114) 및 게이트 구동부(120)의 트랜지스터들은 NMOS 또는 PMOS 트랜지스터로 구현될 수 있고 동일한 타입의 트랜지스터로 구현될 수 있다. 발광 소자는 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode)일 수 있다. 유기발광 다이오드는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 개재된 유기 발광층을 포함한다. 유기발광 다이오드의 제1 전극은 애노드일 수 있고, 유기발광 다이오드의 제2 전극은 캐소드일 수 있다.
서브 픽셀(101)들 각각에는 기 설정된 평면 형상을 갖는 발광 영역이 정의된다. 발광 영역은 장방형, 정방형은 물론, 원형, 타원형 등 이형(free form)의 평면 형상을 가질 수 있다. 발광 영역은 픽셀 내에서 실질적으로 광이 방출되는 영역을 의미한다. 발광 영역은 애노드 상에 정의될 수 있다.
일 예로, 발광 영역은 뱅크와 같은 화소 정의막에 의해 정의될 수 있다. 뱅크는 애노드의 가장자리를 덮도록 형성되며, 애노드의 중심부 대부분을 노출하는 개구영역을 포함한다. 뱅크의 개구 영역은 발광 영역으로 정의될 수 있다. 다른 예로, 발광 영역은 애노드와 유기 발광층의 관계에 의해 정의될 수 있다. 즉, 발광 영역은 애노드와 유기 발광층이 접촉되는 영역으로 정의될 수 있다. 이하에서는, 설명의 편의를 위해, 발광 영역이 뱅크에 의해 정의되는 경우를 예로 들어 설명한다.
표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널 구동회로는 데이터 구동부(110)와 게이트 구동부(120)를 구비한다. 표시패널 구동회로는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 2에서 생략되어 있다. 모바일 기기에서 표시패널 구동회로, 타이밍 콘트롤러(130) 그리고 전원 회로는 하나의 집적 회로에 집적될 수 있다.
표시패널 구동회로는 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 시간만큼 변화가 없을 때 표시장치의 소비 전력을 줄인다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate 또는 Frame rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 디지털 데이터를 감마 보상 전압으로 변환하여 데이터 신호를 발생한다. 데이터 구동부(110)는 출력 버퍼를 통해 데이터 신호의 전압(이하 “데이터 전압”이라 함)을 출력한다. 데이터 전압은 데이터 배선(102)에 공급된다.
게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 배선들(103)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트(shift)함으로써 그 신호들을 게이트 배선들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 데이터가 기입될 배선의 픽셀들을 선택하기 위한 스캔 신호와, 데이터 전압이 충전된 픽셀들의 발광 시간을 정의하는 발광 스위칭 신호(이하, “EM 신호”라 함)를 포함한다.
타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함한다.
호스트 시스템은 TV(Television), 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 등의 메인 보드일 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압과 게이트 오프 전압으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다.
<제1 실시예>
도 3 내지 도 6은 본 발명의 제1 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제1 배선의 위치 관계를 설명하기 위한 도면들이다. 도 7은 본 발명의 효과를 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다.
서브 픽셀들 각각에는, 기 설정된 평면 형상을 갖는 발광 영역(AA)이 정의된다. 발광 영역(AA)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 중에서 어느 하나로 선택될 수 있다. 전술한 바와 같이, 발광 영역(AA)은 뱅크(BN)(또는, 화소 정의막)에 의해 정의될 수 있고, 발광 영역(AA)의 평면 형상은 뱅크(BN)의 개구 영역의 위치 및 형상에 의해 결정될 수 있다. 따라서, 설정된 평면 형상을 갖는 발광 영역(AA)을 정의하기 위해, 뱅크(BN)의 개구 영역의 위치 및 형상은 적절히 선택될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심(CG)을 갖는다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제1 배선(LN1)은, 평탄화막(PLN)(또는, 유기 절연막)을 사이에 두고 애노드(E1) 아래에 배치된다. 제1 배선(LN1)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 평탄화막(PLN)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
도 5 및 도 6을 참조하면, 평면 상에서 바라볼 때 발광 영역(AA)을 가로지르는 제1 배선(LN1)은, 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭인 형상을 갖는다.
구체적으로, 도 5의 (a)를 참조하면, 제1 배선(LN1)은 제1 축방향(예를 들어, y축 방향)을 따라 연장된다. 제1 배선(LN1)은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다.
제1 배선(LN1)의 중첩부(OP1)는 기 설정된 평면 형상을 갖는다. 중첩부의 평면 형상은 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제1 배선(LN1)의 중첩부(OP1) 내측에 위치한다. 달리 표현하면, 대칭축은 제1 배선(LN1)의 중첩부(OP1)를 지난다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1 축방향과 직교하는 제2 축방향(예를 들어, x축 방향)과 나란하게 연장되는 가상의 선일 수 있다.
도 5의 (b)를 참조하면, 제1 배선(LN1)은 제2 축방향을 따라 연장된다. 제1 배선(LN1)은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다.
제1 배선(LN1)의 중첩부(OP1)는 기 설정된 평면 형상을 갖는다. 중첩부의 평면 형상은 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제1 배선(LN1)의 중첩부(OP1) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
도 6을 참조하면, 제1 배선(LN1)은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다. 제1 배선(LN1)의 중첩부(OP1)는 기 설정된 평면 형상을 갖는다. 중첩부의 평면 형상은 발광 영역(AA)의 무게 중심(CG)을 대칭의 중심(CS)으로 하는 점대칭인, 점대칭 도형 형상일 수 있다. 여기서, 발광 영역(AA)의 무게 중심(CG)은 제1 배선(LN1)의 중첩부(OP1) 내측에 위치한다.
평면 상에서 바라볼 때, 발광영역(AA)과 중첩되는 제1 배선(LN1)을 기준으로 좌측과 우측 또는 상측과 하측에 해당하는 발광영역(AA)의 면적은 대체적으로 동일할 수 있다. 도 5의 (a) 및 도6 을 참조하면, 제1 배선(LN1)을 기준으로 발광영역(AA)의 좌측과 발광영역(AA)의 우측의 면적은 대체적으로 동일한 것을 알 수 있다. 그리고, 도 5의 (b)를 참조하면, 제1 배선(LN1)을 기준으로 발광영역(AA)의 상측과 발광영역(AA)의 하측의 면적은 대체적으로 동일한 것을 알 수 있다.
도 7을 참조하면, 본 발명의 바람직한 실시예는 발광 영역(AA)을 가로지르는 제1 배선(LN1)을 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되게 배치함으로써, 위치에 따라 빛의 방향성을 고르게 분산할 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다. 좀 더 구체적으로, 평탄화막(PLN) 아래에 인접하여 형성된 제1 배선(LN1)에 의하여, 평탄화막(PLN) 상부 표면이 굴곡을 가질 수 있다. 하지만, 발광 영역(AA)을 가로지르는 제1 배선(LN1)을 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되게 배치함으로써, 평탄화막(PLN)의 상부 표면의 굴곡이 대칭되게 형성되기 때문에, 발광층(OL)에서 발광된 빛의 방향성은 고르게 분산될 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
<제2 실시예>
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제1 배선의 위치 관계를 설명하기 위한 도면들이다.
도 8 및 도 9를 참조하면, 본 발명의 제2 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다.
서브 픽셀들 각각에는, 기 설정된 평면 형상을 갖는 발광 영역(AA)이 정의된다. 발광 영역(AA)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 중에서 어느 하나로 선택될 수 있다. 전술한 바와 같이, 발광 영역(AA)은 뱅크(BN)(또는, 화소 정의막)에 의해 정의될 수 있고, 발광 영역(AA)의 평면 형상은 뱅크(BN)의 위치 및 형상에 의해 결정될 수 있다. 따라서, 설정된 평면 형상을 갖는 발광 영역(AA)을 정의하기 위해, 뱅크(BN)의 개구 영역의 위치 및 형상은 적절히 선택될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심(CG)을 갖는다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)은, 평탄화막(PLN)(또는, 유기 절연막)을 사이에 두고 애노드(E1) 아래에 배치된다. 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)은 나란하게 배열된다. 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)에는, 동일한 신호가 인가될 수 있고, 서로 다른 신호가 인가될 수도 있다. 평탄화막(PLN)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
도 10 및 도 11을 참조하면, 평면 상에서 바라볼 때 발광 영역(AA)을 가로지르는 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)은, 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭이다.
구체적으로, 도 10의 (a)를 참조하면, 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)은 제1 축방향을 따라 연장된다. 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2) 각각은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다.
제1-1 배선(LN1-1)의 중첩부(OP1-1)와 제1-2 배선(LN1-2)의 중첩부(OP1-2)는 기 설정된 평면 형상을 갖는다. 제1-1 배선(LN1-1)의 중첩부(OP1-1)는, 제1-2 배선(LN1-2)의 중첩부(OP1-2)와 대칭축에 대하여 선대칭이다. 여기서, 대칭축은 제1-1 배선(LN1-1)의 중첩부(OP1-1) 및 제1-2 배선(LN1-2)의 중첩부(OP1-2) 외측에 위치한다. 달리 표현하면, 대칭축은 제1-1 배선(LN1-1)의 중첩부(OP1-1) 및 제1-2 배선(LN1-2)의 중첩부(OP1-2)를 지나지 않는다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)의 연장 방향과 나란한 방향 즉, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다.
제1-1 중첩부는 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제1-1 배선(LN1-1)의 중첩부(OP1-1) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)의 연장 방향과 직교하는 방향 즉, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
제1-2 중첩부는 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제1-2 배선(LN1-2)의 중첩부(OP1-2) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)의 연장 방향과 직교하는 방향 즉, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
도 10의 (b)를 참조하면, 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2)은 제2 축방향을 따라 연장된다. 제1-1 배선(LN1-1)과 제1-2 배선(LN1-2) 각각은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다.
제1-1 배선(LN1-1)의 중첩부(OP1-1)와 제1-2 배선(LN1-2)의 중첩부(OP1-2)는 기 설정된 평면 형상을 갖는다. 제1-1 배선(LN1-1)의 중첩부(OP1-1)는, 제1-2 배선(LN1-2)의 중첩부(OP1-2)와 대칭축에 대하여 선대칭이다. 여기서, 대칭축은 제1 배선(LN1)의 중첩부(OP1) 외측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)의 연장 방향과 나란한 방향 즉, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
제1-2 중첩부는 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제1-1 배선(LN1-1)의 중첩부(OP1-1) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)의 연장 방향과 직교하는 방향 즉, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다.
제1-2 중첩부는 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제1-2 배선(LN1-2)의 중첩부(OP1-2) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)의 연장 방향과 직교하는 방향 즉, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다.
도 11을 참조하면, 제1-1 배선(LN1-1)의 중첩부(OP1-1)와 제1-2 배선(LN1-2)의 중첩부(OP1-2) 각각은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다. 제1-1 배선(LN1-1)의 중첩부(OP1-1)와 제1-2 배선(LN1-2)의 중첩부(OP1-2)는 기 설정된 평면 형상을 갖는다. 제1-1 배선(LN1-1)의 중첩부(OP1-1)는 대칭의 중심(CS)이 되는 발광 영역(AA)의 무게 중심(CG)에 대하여 점대칭이다. 여기서, 대칭의 중심(CS)이 되는 발광 영역(AA)의 무게 중심(CG)은, 제1-1 배선(LN1-1)의 중첩부(OP1-1)와 제1-2 배선(LN1-2)의 중첩부(OP1-2) 외측에 위치한다.
본 발명의 바람직한 실시예는 발광 영역(AA)을 가로지르는 제1 배선(LN1)을 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되게 배치함으로써, 위치에 따라 빛의 방향성을 고르게 분산할 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
<제3 실시예>
도 12 및 도 13은 본 발명의 제3 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제2 배선의 위치 관계를 설명하기 위한 도면들이다. 제3 실시예에서, 발광 영역(AA)과 제1 배선(LN1)의 위치 관계는 제1 실시예 또는 제2 실시예에 기재된 그것과 실질적으로 동일하다.
도 12를 참조하면, 본 발명의 제3 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다.
서브 픽셀들 각각에는, 기 설정된 평면 형상을 갖는 발광 영역(AA)이 정의된다. 발광 영역(AA)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 중에서 어느 하나로 선택될 수 있다. 전술한 바와 같이, 발광 영역(AA)은 뱅크(BN)(또는, 화소 정의막)에 의해 정의될 수 있고, 발광 영역(AA)의 평면 형상은 뱅크(BN)의 개구 영역의 위치 및 형상에 의해 결정될 수 있다. 따라서, 미리 설정된 평면 형상을 갖는 발광 영역(AA)을 정의하기 위해, 뱅크(BN)의 개구 영역의 위치 및 형상은 적절히 선택될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심(CG)을 갖는다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제1 배선(LN1)은, 평탄화막(PLN)(또는, 유기 절연막)을 사이에 두고 애노드(E1) 아래에 배치된다. 제1 배선(LN1)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 평탄화막(PLN)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제2 배선(LN2)은, 보호막(PAS)(또는, 무기 절연막)을 사이에 두고 제1 배선(LN1) 아래에 배치된다. 제2 배선(LN2)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 보호막(PAS)은 하부에 형성된 트랜지스터를 보호하기 위한 것으로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)와 같은 무기물로 이루어질 수 있다.
제2 배선(LN2)에 의한 단차를 따라 형성된 보호막(PAS)은, 평탄하지 못하고 불균일한 표면을 갖는다. 즉, 보호막(PAS)은 제2 배선(LN2)의 단차를 보상해주지 못하기 때문에, 보호막(PAS)만을 사이에 두고 제1 배선(LN1) 아래에 배치되는 제2 배선(LN2)은 색시야각의 불균형을 야기할 수 있다. 이를 방지하기 위해, 제2 배선(LN2)은 아래와 같이 배열될 수 있다.
도 13을 참조하면, 평면 상에서 바라볼 때 발광 영역(AA)을 가로지르는 제2 배선(LN2)은, 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭인 형상을 갖는다. 즉, 제3 실시예에 따른 제2 배선(LN2)은 제1 실시예의 제1 배선(LN1)과 실질적으로 동일한 방법으로 배열될 수 있다.
일 예로, 제2 배선(LN2)은 제1 축방향을 따라 연장된다. 제2 배선(LN2)은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다.
제2 배선(LN2)의 중첩부(OP2)는 기 설정된 평면 형상을 갖는다. 중첩부의 평면 형상은 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제2 배선(LN2)의 중첩부(OP2) 내측에 위치한다. 달리 표현하면, 대칭축은 제2 배선(LN2)의 중첩부(OP2)를 지난다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다. 또는, 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
본 발명의 바람직한 실시예는 발광 영역(AA)을 가로지르는 제1 배선(LN1)은 물론, 무기막만을 사이에 두고 제1 배선(LN1) 아래에 위치하는 제2 배선(LN2)을 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되게 배치함으로써, 위치에 따라 빛의 방향성을 고르게 분산할 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
<제4 실시예>
도 14 및 도 15는 본 발명의 제4 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제2 배선의 위치 관계를 설명하기 위한 도면들이다. 제4 실시예에서, 발광 영역(AA)과 제1 배선(LN1)의 위치 관계는 제1 실시예 또는 제2 실시예에 기재된 그것과 실질적으로 동일하다.
도 14를 참조하면, 본 발명의 제4 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다.
서브 픽셀들 각각에는, 기 설정된 평면 형상을 갖는 발광 영역(AA)이 정의된다. 발광 영역(AA)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 중에서 어느 하나로 선택될 수 있다. 전술한 바와 같이, 발광 영역(AA)은 뱅크(BN)(또는, 화소 정의막)에 의해 정의될 수 있고, 발광 영역(AA)의 평면 형상은 뱅크(BN)의 개구 영역의 위치 및 형상에 의해 결정될 수 있다. 따라서, 미리 설정된 평면 형상을 갖는 발광 영역(AA)을 정의하기 위해, 뱅크(BN)의 개구 영역의 위치 및 형상은 적절히 선택될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심(CG)을 갖는다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제1 배선(LN1)은, 평탄화막(PLN)(또는, 유기 절연막)을 사이에 두고 애노드(E1) 아래에 배치된다. 제1 배선(LN1)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 평탄화막(PLN)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제2 배선(LN2)은, 보호막(PAS)(또는, 무기 절연막)을 사이에 두고 제1 배선(LN1) 아래에 배치된다. 제2 배선(LN2)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 보호막(PAS)은 하부에 형성된 트랜지스터를 보호하기 위한 것으로 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)와 같은 무기물로 이루어질 수 있다.
제2 배선(LN2)에 의해 마련된 단차를 따라 형성된 보호막(PAS)은, 평탄하지 못하고 불균일한 표면을 갖는다. 즉, 보호막(PAS)은 제2 배선(LN2)의 단차를 보상해주지 못하기 때문에, 보호막(PAS)만을 사이에 두고 제1 배선(LN1) 아래에 배치되는 제2 배선(LN2)은 색시야각의 불균형을 야기할 수 있다. 이를 방지하기 위해, 제2 배선(LN2)은 아래와 같이 배열될 수 있다.
도 15를 참조하면, 제2 배선(LN2)은 서로 나란하게 배열되는 제2-1 배선(LN2-1)과 제2-2 배선(LN2-2)을 포함한다. 제2-1 배선(LN2-1)과 제2-2 배선(LN2-2)에는, 동일한 신호가 인가될 수 있고, 서로 다른 신호가 인가될 수도 있다. 평면 상에서 바라볼 때 발광 영역(AA)을 가로지르는 제2-1 배선(LN2-1)과 제2-2 배선(LN2-2)은, 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭이다. 즉, 제4 실시예에 따른 제2 배선(LN2)은 제2 실시예의 제1 배선(LN1)과 실질적으로 동일한 방법으로 배열될 수 있다.
일 예로, 제2-1 배선(LN2-1)과 제2-2 배선(LN2-2)은 제1 축방향을 따라 연장된다. 제2-1 배선(LN2-1)과 제2-2 배선(LN2-2) 각각은, 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되는 중첩부를 포함한다.
제2-1 배선(LN2-1)의 중첩부(OP2-1)와 제2-2 배선(LN2-2)의 중첩부(OP2-2)는 기 설정된 평면 형상을 갖는다. 제2-1 배선(LN2-1)의 중첩부(OP2-1)는, 제2-2 배선(LN2-2)의 중첩부(OP2-2)와 대칭축에 대하여 선대칭이다. 여기서, 대칭축은 제2-1 배선(LN2-1)의 중첩부(OP2-1) 및 제2-2 배선(LN2-2)의 중첩부(OP2-2) 외측에 위치한다. 달리 표현하면, 대칭축은 제2-1 배선(LN2-1)의 중첩부(OP2-1) 및 제2-2 배선(LN2-2)의 중첩부(OP2-2)를 지나지 않는다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제2-1 배선(LN2-1) 및 제2-2 배선(LN2-2)의 연장 방향과 나란한 방향 즉, 제1 축방향과 나란하게 연장되는 가상의 선(AX1)일 수 있다.
제2-1 중첩부는 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제2-1 배선(LN2-1)의 중첩부(OP2-1) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제2-1 배선(LN2-1) 및 제2-2 배선(LN2-2)의 연장 방향과 직교하는 방향 즉, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
제2-2 중첩부는 대칭축에 대하여 선대칭인, 선대칭 도형 형상일 수 있다. 여기서, 대칭축은 제2-2 배선(LN2-2)의 중첩부(OP2-2) 내측에 위치한다. 대칭축은 발광 영역(AA)의 무게 중심(CG)을 지나며, 제2-1 배선(LN2-1) 및 제2-2 배선(LN2-2)의 연장 방향과 직교하는 방향 즉, 제2 축방향과 나란하게 연장되는 가상의 선(AX2)일 수 있다.
본 발명의 바람직한 실시예는 발광 영역(AA)을 가로지르는 제1 배선(LN1)은 물론, 무기막만을 사이에 두고 제1 배선(LN1) 아래에 위치하는 제2 배선(LN2)을 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되게 배치함으로써, 위치에 따라 빛의 방향성을 고르게 분산할 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
<제5 실시예>
도 16은 본 발명의 제5 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 제3 배선의 위치 관계를 설명하기 위한 도면들이다. 제5 실시예에서, 발광 영역(AA)과 제1 배선(LN1)의 위치 관계는 제1 실시예 또는 제2 실시예에 기재된 그것과 실질적으로 동일하다.
도 16을 참조하면, 본 발명의 제5 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다.
서브 픽셀들 각각에는, 기 설정된 평면 형상을 갖는 발광 영역(AA)이 정의된다. 발광 영역(AA)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 중에서 어느 하나로 선택될 수 있다. 전술한 바와 같이, 발광 영역(AA)은 뱅크(BN)(또는, 화소 정의막)에 의해 정의될 수 있고, 발광 영역(AA)의 평면 형상은 뱅크(BN)의 개구 영역의 위치 및 형상에 의해 결정될 수 있다. 따라서, 미리 설정된 평면 형상을 갖는 발광 영역(AA)을 정의하기 위해, 뱅크(BN)의 개구 영역의 위치 및 형상은 적절히 선택될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심(CG)을 갖는다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제1 배선(LN1)은, 제1 평탄화막(PLN1)(또는, 제1 유기 절연막)을 사이에 두고 애노드(E1) 아래에 배치된다. 제1 배선(LN1)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 제1 평탄화막(PLN1)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제3 배선(LN3)은, 절연막을 사이에 두고 제1 배선(LN1) 아래에 배치된다. 제3 배선(LN3)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다.
제3 배선(LN3)은, 제1 및 제2 실시예에 기재된 제1 배선(LN1)과 제3 및 제4 실시예에 기재된 제2 배선(LN2)의 배열 조건을 만족하지 않고 배열된 배선이다. 따라서, 제3 배선(LN3)은 색시야각의 불균형 문제를 야기할 수 요소일 수 있다. 제3 배선(LN3)에 의해 야기될 수 있는 색시야각의 불균형 문제를 해소하기 위해, 본 발명의 제5 실시예는 제3 배선(LN3) 상에 제2 평탄화막(PLN2)(또는, 제2 유기 절연막)을 더 형성한다. 즉, 본 발명의 제5 실시예에서, 제1 배선(LN1)과 제3 배선(LN3) 사이에 개재되는 절연막은, 제2 평탄화막(PLN2)으로 선택될 수 있다. 제2 평탄화막(PLN2)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
본 발명에 따른 제5 실시예는, 절연막을 사이에 두고 제1 배선(LN1) 아래에 배치되는 제3 배선(LN3)이 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭적으로 배치될 수 없는 경우, 제3 배선(LN3)에 기인하여 발생할 수 있는 색시야각 불량을 방지할 수 있도록, 제1 배선(LN1)과 제3 배선(LN3) 사이에 개재되는 절연막을 유기 절연막으로 설정한다. 이에 따라, 본 발명에 따른 제5 실시예는, 제3 배선(LN3)에 의한 단차를 제1 평탄화막(PLN1) 및 제2 평탄화막(PLN2)을 이용하여 충분히 보상할 수 있기 때문에, 색시야각의 불균형을 현저히 줄일 수 있는 이점을 갖는다.
제5 실시예에 따르면, 제1 평탄화막(PLN1) 아래에 형성되는 배선은 발광영역(AA)과 중첩하지 않도록 형성하거나, 제1 배선(LN1)과 같이 발광영역(AA)과 중첩하여 형성되는 배선은 무게 중심(CG)에 대하여 대칭적으로 배치될 수 있도록 할 수 있다. 하지만, 제3 배선(LN3)과 같이, 발광영역(AA)과 중첩하여 형성되지만 발광 영역(AA)의 무게중심(CG)에 대하여 대칭적으로 배치될 수 없는 배선인 경우, 제1 평탄화막(PLN1) 아래에 제2 평탄화막(PLN2)을 추가 구성하고 추가 구성된 제2 평탄화막(PLN2) 아래에 배선을 형성함으로써 발광영역(AA)에서 무게중심(CG)에 대하여 비 대칭적으로 배치된 배선에 의하여 발생되는 단차를 충분히 보상할 수 있게 된다.
예를 들면, 제2 평탄화막(PLN2)과 제2 평탄화막(PLN2)상에 제1 평탄화막(PLN1)이 배치될 수 있다. 여기에서, 발광 영역(A)의 무게중심(CG)에 대하여 대칭적으로 배치가 되는 제1 배선(LN1)은 제1 평탄화막(PLN1)과 제2 평탄화막(PLN2) 사이에 위치할 수 있고, 발광 영역(A)의 무게중심(CG)에 대하여 대칭적으로 배치가 되지 않는 제3 배선(LN3)은 제2 평탄화막 아래에 위치할 수 있는 것이다.
<제6 실시예>
도 17은 본 발명의 제6 실시예에 따른 전계발광 표시장치에 관한 것으로, 발광 영역과 우회 배선의 위치 관계를 설명하기 위한 도면들이다. 제6 실시예에서, 발광 영역(AA)과 제1 배선(LN1)의 위치 관계는 제1 실시예 또는 제2 실시예에 기재된 그것과 실질적으로 동일하다.
도 17을 참조하면, 본 발명의 제6 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다.
서브 픽셀들 각각에는, 기 설정된 평면 형상을 갖는 발광 영역(AA)이 정의된다. 발광 영역(AA)의 평면 형상은 다각형, 원형, 타원형 등 다양한 평면 도형 중에서 어느 하나로 선택될 수 있다. 전술한 바와 같이, 발광 영역(AA)은 뱅크(BN)(또는, 화소 정의막)에 의해 정의될 수 있고, 발광 영역(AA)의 평면 형상은 뱅크(BN)의 개구 영역의 위치 및 형상에 의해 결정될 수 있다. 따라서, 미리 설정된 평면 형상을 갖는 발광 영역(AA)을 정의하기 위해, 뱅크(BN)의 개구 영역의 위치 및 형상은 적절히 선택될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심(CG)을 갖는다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 제1 배선(LN1)은, 평탄화막(PLN)(또는, 유기 절연막)을 사이에 두고 애노드(E1) 아래에 배치된다. 제1 배선(LN1)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 평탄화막(PLN)은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다.
서브 픽셀을 구동하기 위해 서브 픽셀에 연결되는 배선들 중 우회 배선(DLN)은, 평탄화막(PLN)을 사이에 두고 애노드(E1) 아래에 배치된다. 즉, 우회 배선(DLN)은 제1 배선(LN1)과 동일층에 배치되는 배선이다. 우회 배선(DLN)은 게이트 신호 및 데이터 신호와 같은 특정 신호가 인가되는 신호 배선일 수 있고, 고전위 전원 전압, 저전위 전원 전압 및 기준 전원 전압이 인가되는 전원 배선일 수 있다. 우회 배선(DLN)은 제1 배선(LN1)과 동일 신호(또는, 전원 전압)이 인가되는 배선일 수 있다. 우회 배선(DLN)은 제1 배선(LN1)과 분리 형성될 수 있고, 제1 배선(LN1)과 한 몸체로 형성될 수도 있다.
우회 배선(DLN)은, 제1 및 제2 실시예에 기재된 제1 배선(LN1)과 제3 및 제4 실시예에 기재된 제2 배선(LN2)의 배열 조건을 만족하지 않고 배열된 배선이다. 따라서, 우회 배선(DLN)은 색시야각의 불균형 문제를 야기할 수 요소일 수 있다. 제3 배선(LN3)에 의해 야기될 수 있는 색시야각의 불균형 문제를 해소하기 위해, 본 발명의 제6 실시예는 우회 배선(DLN)을 발광 영역(AA)과 중첩되지 않도록 배치한다. 즉, 우회 배선(DLN)은 평면 상에서 바라볼 때 발광 영역(AA)과 중첩되지 않도록, 발광 영역(AA)을 우회하여 배치된다.
본 발명의 바람직한 실시예에서, 평탄화막(PLN)을 사이에 두고 애노드(E1) 아래에 배치되는 배선은, 제1 및 제2 실시예에 기재된 배열 조건을 만족하는 제1 배선(LN1)과, 제6 실시예에 기재된 배열 조건을 만족하는 우회 배선(DLN) 중 어느 하나로 한정된다.
본 발명의 바람직한 실시예는 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되도록 배치하기 곤란한 우회 배선(DLN)을 발광 영역(AA)과 중첩되지 않도록 발광 영역(AA)을 우회하여 배치함으로써, 발광 영역(AA)에서 방출되는 빛의 방향성을 고르게 분산할 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
<제7 실시예>
도 18 내지 도 20은 본 발명의 제7 실시예에 따른 전계발광 표시장치에 관한 것으로, VDD 배선 및 보조 배선의 구조를 설명하기 위한 도면들이다. 본 발명의 제7 실시예는 색시야각 불균일을 개선하면서도, 각 서브 픽셀의 위치에 따른 VDD 배선의 전압 강하의 불균일에 기인하여 동일한 데이터 신호에 대하여 각 픽셀의 위치마다 전류량이 달라져 발광 휘도가 불균일해지는 불량을 해소할 수 있는 방안을 제안한다.
도 18 내지 도 20을 참조하면, 표시패널(100)은 다수의 서브 픽셀들을 포함하며, 서브 픽셀은 다수의 배선들을 통해 각종 신호를 공급받아 구동될 수 있다. 이 중, VDD 배선(105)은 일정한 레벨을 갖는 고전위 전원 전압을 전원 발생부(미도시)로부터 공급받아 각 서브 픽셀에 전달한다.
대면적의 전계발광 표시장치의 경우, 입력 영상이 구현되는 액티브 영역의 전면(全面)에서 균일한 휘도를 유지하지 못하고 위치에 따른 휘도 편차가 발생할 수 있다. 좀 더 자세하게는, 각 서브 픽셀에 인가되는 고전위 전원 전압이 전면에 걸쳐 균일한 전압 값을 갖지 못하는 문제가 발생한다. 예를 들어, VDD 배선(105)의 선저항에 의해 전원 전압이 인가되는 인입부에서의 전압 값과, 인입부로부터 이격된 위치에서의 전압 값의 편차가 커짐에 따라, 위치에 따른 휘도 편차가 커진다. 즉, 전원 발생부에 인접할수록 VDD 배선(105)의 전압 강하(IR DROP)의 크기가 상대적으로 작은 반면, 전원 발생부로부터 멀어질수록 VDD 배선(105)의 전압 강하의 크기가 상대적으로 증가하게 된다.
본 발명의 제7 실시예는, VDD 배선(105)의 선저항을 줄이기 위해, VDD 배선(105)과 적어도 하나의 절연막을 사이에 두고 서로 다른 층에 배치되는 보조 배선을 포함한다. 보조 배선은 저저항 금속으로 이루어질 수 있다.
보조 배선은 서로 다른 층에 배치되는 제1 보조 배선(106) 및 제2 보조 배선(107)을 포함한다. VDD 배선(105)과 제1 보조 배선(106)은 VDD 배선(105)과 제1 보조 배선(106) 사이에 배치되는 절연막(IN1)을 관통하는 콘택홀(CH1)을 통해 상호 연결될 수 있다. VDD 배선(105)과 제2 보조 배선(107)은 VDD 배선(105)과 제2 보조 배선(107) 사이에 배치되는 절연막(IN2)을 관통하는 콘택홀(CH2)을 통해 상호 연결될 수 있다. 도면 부호 CNT1은 VDD 배선(105)과 제1 보조 배선(106)의 연결 영역을 가리키며, 도면 부호 CNT2는 VDD 배선(105)과 제2 보조 배선(107)의 연결 영역을 가리킨다.
제1 보조 배선(106)은 제1 축방향 또는 제2 축방향으로 연장될 수 있고, 제1 방향 및 제2 축방향으로 모두로 연장되어 메쉬 형태로 배열될 수 있다. 제2 보조 배선(107)은 제1 축방향 또는 제2 축방향으로 연장될 수 있고, 제1 방향 및 제2 축방향 모두로 연장되어 메쉬 형태로 배열될 수 있다. 제1 보조 배선(106) 및 제2 보조 배선(107)은 동일층에 배치된 다른 배선들과의 관계를 고려하여 적절한 위치에 선택적으로 배치될 수 있다. 본 발명의 제7 실시예는 VDD 배선(105)에 저저항의 보조 배선(106, 107)을 전기적으로 연결함으로써, VDD 배선(105)의 전압 강하에 기인한 휘도 불균일 불량을 최소화할 수 있는 이점을 갖는다.
도 21은 본 발명의 제7 실시예에 따른 전계발광 표시장치에 관한 것으로, 픽셀 회로를 구성하는 구성 예를 나타낸 도면이다. 도 22는 도 21을 A-A'로 절취한 단면도이다. 도 23a 내지 도 23c는 픽셀 회로를 구성하는 레이어들을 레이어 별로 구분하여 나타낸 도면들이다.
도 21 및 도 22를 참조하면, 본 발명의 제7 실시예에 따른 전계발광 표시장치는, 서브 픽셀들 및 서브 픽셀들을 구동하기 위한 신호(또는, 전원 전압)가 인가되는 배선들을 갖는 표시패널을 포함한다.
서브 픽셀들 각각은, 기판(SUB) 상에 배치된 트랜지스터 및 트랜지스터에 연결된 유기발광 다이오드(OLE)를 포함한다. 유기발광 다이오드(OLE)는 트랜지스터에 연결된 애노드(E1), 애노드(E1)와 대향 배치되는 캐소드(E2), 및 애노드(E1) 및 캐소드(E2) 사이에 개재되는 유기 발광층(OL)을 포함한다. 발광 영역(AA)은 애노드(E1) 상에 정의 될 수 있다. 발광 영역(AA)의 평면 형상은 그 형상에 대응한 무게 중심을 갖는다.
배선들은 서브 픽셀에 고전위 전원 전압을 공급하기 위한 VDD 배선(105), 및 VDD 배선(105)의 저항을 낮추기 위해 VDD 배선(105)과 전기적으로 연결되는 제1 보조 배선(106)을 포함한다. VDD 배선(105)과 제1 보조 배선(106)은 VDD 배선(105)과 제1 보조 배선(106) 사이에 형성된 절연막을 관통하는 콘택홀(CH1)을 통해 전기적으로 연결될 수 있다.
제1 보조 배선(106)은 제2 평탄화막(PLN2)을 사이에 두고, 애노드(E1) 아래 배치되는 배선이다. 따라서, 제1 보조 배선(106)은 제1 실시예에 기재된 제1 배선(LN1)과 동일한 방법으로 배열될 수 있다. 제1 보조 배선(106)은 제1-1 보조 배선 및 제1-2 보조 배선을 포함할 수 있고, 제1-1 보조 배선 및 제1-2 보조 배선은 제2 실시예에 기재된 제1-1 배선(LN1-1) 및 제1-2 배선(LN1-2)과 동일한 방법으로 배열될 수 있다. 제1 보조 배선(106)은 제6 실시예에 기재된 우회 배선(DLN)과 동일한 방법으로 배열될 수 있다.
예를 들어, 도시된 바와 같이, 제1 보조 배선(106)은 제1 부분(106-1)과 제2 부분(106-2)으로 구분될 수 있다. 제1 부분(106-1)은 제1 보조 배선(106) 중 제1 축방향으로 연장되는 부분일 수 있다. 제2 부분(106-2)은 제1 보조 배선(106) 중 제2 축방향으로 연장되는 부분일 수 있다.
제1 부분(106-1)은 평면 상에서 바라볼 때, 적어도 어느 하나의 발광 영역(AA)을 가로지른다. 따라서, 제1 부분(106-1) 중 발광 영역(AA)과 중첩되는 중첩부는 발광 영역(AA)의 무게 중심에 대하여 대칭인 형상을 갖는다. 제2 부분(106-2)은 평면 상에서 바라볼 때, 발광 영역(AA)과 중첩되지 않도록 발광 영역(AA)을 우회하여 연장된다. 즉, 발광 영역(AA)의 무게 중심에 대하여 대칭 설계가 곤란한 제2 부분(106-2)의 경우, 발광 영역(AA)을 우회하도록 형성한다.
VDD 배선(105)은 제1 평탄화막(PLN1)을 사이에 두고, 제1 보조 배선(106) 아래에 배치된다. 따라서, 제5 실시예에서 설명한 바와 같이, VDD 배선(105)이 발광 영역(AA)의 무게 중심에 대하여 대칭 설계 되지 않더라도, 제1 평탄화막(PLN1)과 제2 평탄화막(PLN2)의 적층 구조에 의해 VDD 배선(105)에 의한 단차가 충분히 보상될 수 있다. 또는, 도시하지는 않았으나, VDD 배선(105)은 발광 영역(AA)과 중첩되지 않도록 우회하여 배치될 수도 있다.
제7 실시예에 따르면, 제2 평탄화막(PLN2)을 사이에 두고 애노드(E1) 아래에 형성되는 제1 보조 배선(106)은 제2 부분(106-2)과 같이 발광영역(AA)과 중첩하지 않도록 발광영역(AA)을 우회하여 형성하거나, 제1 보조 배선(106)의 제1 부분(106-1)과 같이 발광영역(AA)과 중첩하여 형성되는 배선은 무게 중심(CG)에 대하여 대칭적으로 배치될 수 있도록 할 수 있다. 하지만, VDD 배선(105)과 같이, 발광영역(AA)과 중첩하여 형성되지만 발광 영역(AA)의 무게중심(CG)에 대하여 대칭적으로 배치될 수 없는 배선인 경우, 제2 평탄화막(PLN2) 아래에 제1 평탄화막(PLN1)을 추가 구성하고 추가 구성된 제1 평탄화막(PLN1)과 제2 평탄화막(PLN2)을 사이에 두고 애노드 (E1) 아래에 VDD 배선(105)을 형성함으로써 발광영역(AA)에서 무게중심(CG)에 대하여 비 대칭적으로 배치된 배선에 의하여 발생되는 단차를 충분히 보상할 수 있게 된다. 이와 같이, 제1 평탄화막(PLN1)과 제2 평탄화막(PLN2)의 적층 구조에 의하는 경우, VDD 배선(105)에 의한 단차가 충분히 보상될 수 있다
따라서, 도 7을 참조하면, 도 22에서 제2 평탄화막(PLN2) 아래에 인접하여 형성된 제1 보조 배선(106)에 의하여, 제2 평탄화막(PLN2) 상부 표면이 굴곡을 가질 수 있다. 하지만, 발광 영역(AA)을 가로지르는 제1 보조 배선(106)을 발광 영역(AA)의 무게 중심(CG)에 대하여 대칭되게 배치함으로써, 제2 평탄화막(PLN2)의 상부 표면의 굴곡이 대칭되게 형성되기 때문에, 발광층(OL)에서 발광된 빛의 방향성은 고르게 분산될 수 있다. 따라서, 본 발명은 위치에 따른 색시야각의 불균형을 최소화할 수 있는 이점을 갖는다.
평면 상에서 바라볼 때, 발광영역(AA)과 중첩되는 제1 보조 배선(106)을 기준으로 좌측과 우측에 해당하는 발광영역(AA)의 면적은 대체적으로 동일할 수 있다. 도 22를 참조하면, 제1 보조 배선(106)을 기준으로 발광영역(AA)의 좌측과 발광영역(AA)의 우측의 면적은 대체적으로 동일한 것을 알 수 있다.
본 발명의 제7 실시예는, VDD 배선(105)에 연결되는 저저항의 보조 배선을 발광 영역(AA)의 무게 중심에 대하여 대칭되게 배치하거나 발광 영역(AA)을 우회하도록 배치함으로써, 색시야각 불균일을 개선하면서도, VDD 배선(105)의 전압 강하에 따른 휘도 불균일 문제를 최소화할 수 있다. 이에 따라, 본 발명의 제7 실시예는 표시 품질이 현저히 개선된 전계발광 표시장치를 제공할 수 있다.
도 23a 내지 도 23c를 순차적으로 참조하여, 픽셀 회로를 구성하는 레이어들을 설명한다.
도 23a를 참조하면, 기판(SUB) 상에 제1 소스/드레인 도전 물질이 도포된다. 제1 소스/드레인 도전 물질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 다층으로 이루어질 수 있다.
마스크 공정을 통해 제1 소스/드레인 도전 물질을 패턴하여, VDD 배선(105)을 형성한다. VDD 배선(105)은 고전위 전원 전압이 인가되는 배선으로, 전원 발생부로부터 고전위 전원 전압을 공급받아 각 서브 픽셀에 전달한다.
VDD 배선(105)이 형성된 기판(SUB) 상에는 제1 평탄화막이 형성된다. 제1 평탄화막은 하부의 단차를 평탄화하기 위한 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다. 제1 평탄화막에는 VDD 배선(105)의 일부를 노출하는 콘택홀(CH1)이 형성된다.
도 23b를 참조하면, 제1 평탄화막이 형성된 기판(SUB) 상에 제2 소스/드레인 도전 물질이 도포된다. 제2 소스/드레인 도전 물질은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 다층으로 이루어질 수 있다.
마스크 공정을 통해 제2 소스/드레인 도전 물질을 패턴하여, 제1 보조 배선(106)을 형성한다. 제1 보조 배선(106)은 하부에 형성된 제1 평탄화막을 관통하는 콘택홀(CH1)을 통해 VDD 배선(105)과 전기적으로 연결된다. 제1 보조 배선(106)의 위치는 이후 형성될 애노드(E1)(및/또는 뱅크(BN))의 위치와 관계되어 구체적으로 결정될 수 있다.
VDD 배선(105)과 제1 보조 배선(106)의 콘택 영역의 위치 및 밀도는 전원 발생부와의 거리 및 배선 저항 등을 고려하여, 적절히 선택될 수 있다. VDD 배선(105)은 제1 보조 배선(106)의 연장 방향과 직교하는 방향 및/또는 나란한 방향으로 연장될 수 있으나, 이에 한정되는 것은 아니다. VDD 배선(105)의 전압 강하에 따른 휘도 불균일을 최소화하기 위해, 제1 보조 배선(106)은 도면에 도시한 바와 같이 메쉬(mesh) 형태로 배열되는 것이 바람직하다.
제1 보조 배선(106)이 형성된 기판(SUB) 상에는 제2 평탄화막이 형성된다. 평탄화막은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다. 제2 평탄화막이 제1 평탄화막 상부에 더 배치됨으로써, VDD 배선(105)에 의한 단차를 충분히 보상할 수 있다.
도 23c를 참조하면, 제1 보조 배선(106)이 형성된 기판(SUB) 상에 애노드 도전 물질이 도포된다. 마스크 공정을 통해 애노드 도전 물질을 패턴하여, 애노드(E1)를 형성한다.
애노드(E1)는 단층 또는 다층으로 이루어질 수 있다. 애노드(E1)는 반사층을 포함하여 반사 전극으로 기능할 수 있다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다.
도 21을 다시 참조하면, 전술한 바와 같이, 애노드(E1) 상에는 발광 영역(AA)이 정의된다. 애노드(E1) 상에는 애노드(E1)의 일부를 덮는 뱅크(BN)가 형성될 수 있고, 이 경우 발광 영역(AA)은 뱅크(BN)에 의해 노출된 애노드(E1)의 일부 영역으로 정의될 수 있다.
제1 보조 배선(106)은 발광 영역(AA)을 가로지르도록 형성되는 경우, 발광 영역(AA)의 무게 중심에 대하여 대칭되도록 형성된다. 제1 보조 배선(106)을 발광 영역(AA)의 무게 중심에 대하여 대칭되도록 형성하는 것이 곤란할 경우, 제1 보조 배선(106)은 발광 영역(AA)을 우회하도록 형성된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
E1 : 애노드 E2 : 캐소드
OL : 유기 발광층 OLE : 유기발광 다이오드
AA : 발광 영역 LN1 : 제1 배선
LN2 : 제2 배선 LN3 : 제3 배선
DLN : 우회 배선 PLN : 평탄화막
PAS : 보호막

Claims (15)

  1. 액티브 영역 및 비액티브 영역을 포함하는 기판;
    상기 액티브 영역에 위치하는 픽셀들;
    상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 제1 방향으로 배치된 전원배선;
    상기 전원배선의 상부에 위치하는 제1 평탄화막;
    상기 제1 평탄화막에 형성되는 복수의 콘택홀;
    상기 제1 평탄화막 상부에 위치하고, 상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 상기 전원 배선과 교차하는 제2 방향으로 배치된 제1 보조배선;
    상기 제1 보조배선의 상부에 위치하는 제2 평탄화막; 및
    상기 제2 평탄화막의 상부에 위치하는 애노드 전극 및 뱅크를 포함하고,
    상기 전원배선과 상기 제1 보조배선은 상기 복수의 콘택홀을 통해 전기적으로 연결되고, 상기 액티브 영역은 상기 뱅크에 의해 정의된 발광영역을 갖는 표시장치.
  2. 제1항에 있어서,
    상기 발광영역은
    서로 다른 크기의 영역을 갖는 적색, 녹색 및 청색 발광영역을 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 적색, 녹색 및 청색 발광영역은
    복수의 장변 및 복수의 단변을 갖는 애노드 전극을 각각 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 적색, 녹색 및 청색 발광영역 중 적어도 하나는
    상기 애노드 전극의 장변측에 구동 TFT의 드레인전극과 연결되는 콘택홀을 갖는 표시장치.
  5. 제1항에 있어서,
    상기 기판 상에 배치된 제2 보조배선을 더 포함하는 표시장치.
  6. 제5항에 있어서,
    상기 제2 보조배선은
    상기 비액티브 영역에서 상기 액티브 영역으로 연결되도록 상기 전원 배선과 교차하는 상기 제2 방향으로 배치된 표시장치.
  7. 제6항에 있어서,
    상기 제2 보조배선은
    상기 전원배선의 하부에 위치하고,
    상기 전원배선과 상기 제2 보조배선 사이에는 절연막이 위치하는 표시장치.
  8. 제1항에 있어서,
    상기 전원배선은
    고전위 전원 전압 또는 저전위 전원 전압을 공급하는 표시장치.
  9. 제1항에 있어서,
    상기 전원배선은
    상기 발광영역과 중첩되는 중첩부를 갖는 표시장치.
  10. 제9항에 있어서,
    상기 중첩부는
    상기 발광영역의 무게 중심에 대해 대칭인 형상을 갖는 표시장치.
  11. 제1항에 있어서,
    상기 기판 상에 배치된 우회 배선을 더 포함하고,
    상기 우회 배선은 평면 상에서 바라볼 때, 상기 발광영역과 미 중첩된 표시장치.
  12. 제7항에 있어서,
    상기 제2 보조배선과 상기 전원배선은 상기 절연막에 형성되는 복수의 콘택홀을 통해 전기적으로 연결되는 표시장치.
  13. 제5항에 있어서,
    상기 제1 보조 배선 및 상기 제2 보조 배선 중 적어도 하나는
    상기 제1 방향 및 상기 제2 방향으로 연장된 메쉬 형태를 갖는 표시장치.
  14. 제1항에 있어서,
    상기 제1 보조 배선은
    사선 방향으로 배치된 배선을 포함하는 표시장치.
  15. 제1항에 있어서,
    상기 제1 보조 배선은
    상기 제1 방향으로 배치된 직선 배선과, 상기 제2 방향으로 배치된 사선 배선을 포함하는 메쉬 형태를 갖는 표시장치.
KR1020220063996A 2017-08-31 2022-05-25 표시장치 KR102578845B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220063996A KR102578845B1 (ko) 2017-08-31 2022-05-25 표시장치
KR1020230106226A KR20230124522A (ko) 2017-08-31 2023-08-14 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170111474A KR102404266B1 (ko) 2017-08-31 2017-08-31 전계발광 표시장치
KR1020220063996A KR102578845B1 (ko) 2017-08-31 2022-05-25 표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111474A Division KR102404266B1 (ko) 2017-08-31 2017-08-31 전계발광 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230106226A Division KR20230124522A (ko) 2017-08-31 2023-08-14 표시장치

Publications (2)

Publication Number Publication Date
KR20220075299A KR20220075299A (ko) 2022-06-08
KR102578845B1 true KR102578845B1 (ko) 2023-09-15

Family

ID=65437568

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170111474A KR102404266B1 (ko) 2017-08-31 2017-08-31 전계발광 표시장치
KR1020220063996A KR102578845B1 (ko) 2017-08-31 2022-05-25 표시장치
KR1020230106226A KR20230124522A (ko) 2017-08-31 2023-08-14 표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170111474A KR102404266B1 (ko) 2017-08-31 2017-08-31 전계발광 표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230106226A KR20230124522A (ko) 2017-08-31 2023-08-14 표시장치

Country Status (3)

Country Link
US (1) US10591753B2 (ko)
KR (3) KR102404266B1 (ko)
CN (3) CN117042514A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581385B2 (en) 2019-03-28 2023-02-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having additional pad layer
CN109786434B (zh) * 2019-03-28 2022-04-22 京东方科技集团股份有限公司 阵列基板、其制备方法、显示面板、装置和像素驱动电路
CN110021654B (zh) * 2019-04-24 2021-11-09 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110429116B (zh) * 2019-07-24 2021-01-01 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
JP7401064B2 (ja) * 2019-11-21 2023-12-19 京東方科技集團股▲ふん▼有限公司 表示パネル及びその製作方法、表示装置
CN111341809A (zh) 2020-03-06 2020-06-26 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
EP4113612A4 (en) * 2020-06-24 2023-04-19 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS
CN111952342B (zh) * 2020-08-21 2023-07-18 上海天马微电子有限公司 显示面板和显示装置
WO2022041203A1 (zh) 2020-08-31 2022-03-03 京东方科技集团股份有限公司 显示基板及显示装置
CN115835699A (zh) 2020-08-31 2023-03-21 京东方科技集团股份有限公司 一种显示基板和显示装置
WO2022082333A1 (en) 2020-10-19 2022-04-28 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN112670325B (zh) * 2020-12-23 2022-09-02 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN115996609A (zh) * 2020-12-30 2023-04-21 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
US20230115668A1 (en) * 2021-10-12 2023-04-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and mobile terminal
CN113990900B (zh) * 2021-10-12 2023-05-30 武汉华星光电半导体显示技术有限公司 显示面板和移动终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009636A (ja) 2014-06-26 2016-01-18 Ｎｌｔテクノロジー株式会社 画素アレイ及びメタルマスク並びに電気光学装置並びに電気機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286212A (ja) * 2006-04-14 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101453955B1 (ko) * 2007-08-08 2014-10-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
CN102576735B (zh) * 2009-09-30 2016-01-20 大日本印刷株式会社 挠性装置用基板、挠性装置用薄膜晶体管基板、挠性装置、薄膜元件用基板、薄膜元件、薄膜晶体管、薄膜元件用基板的制造方法、薄膜元件的制造方法及薄膜晶体管的制造方法
JP5776967B2 (ja) * 2010-06-11 2015-09-09 Ｎｌｔテクノロジー株式会社 画像表示装置、画像表示装置の駆動方法、端末装置
JP6082907B2 (ja) * 2012-02-17 2017-02-22 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009636A (ja) 2014-06-26 2016-01-18 Ｎｌｔテクノロジー株式会社 画素アレイ及びメタルマスク並びに電気光学装置並びに電気機器

Also Published As

Publication number Publication date
KR20230124522A (ko) 2023-08-25
KR20190024464A (ko) 2019-03-08
US20190064552A1 (en) 2019-02-28
US10591753B2 (en) 2020-03-17
CN109427854B (zh) 2023-09-05
CN109427854A (zh) 2019-03-05
CN117042515A (zh) 2023-11-10
CN117042514A (zh) 2023-11-10
KR102404266B1 (ko) 2022-05-30
KR20220075299A (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
KR102578845B1 (ko) 표시장치
KR102478513B1 (ko) 유기 발광 표시 장치
KR102182953B1 (ko) 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102476468B1 (ko) 터치 스크린을 구비하는 표시장치
US10629125B2 (en) Display device
US9373299B2 (en) Display device and method of forming a display device
KR20170081076A (ko) 플렉서블 표시장치
CN113380196A (zh) 显示装置及驱动显示装置的方法
KR102684682B1 (ko) 패널 내장형 게이트 드라이버를 포함한 표시장치
US11031447B2 (en) Flexible display
KR20220000015A (ko) 표시 장치
KR20200060941A (ko) Oled 표시패널
US20240203364A1 (en) Display device and display panel
JP7564924B2 (ja) 表示装置
US20240221684A1 (en) Display Device
KR20170081075A (ko) 칩 온 필름 및 이를 포함하는 유기발광 다이오드 표시장치
KR20240119710A (ko) 발광표시장치
KR20170081074A (ko) 유기발광 다이오드 표시장치
KR20240117204A (ko) 표시 장치
KR20240107968A (ko) 광 투과부를 갖는 표시장치
KR20230143645A (ko) 표시 장치
KR20240133097A (ko) 표시 장치
KR20240107489A (ko) 표시 장치
KR20220009734A (ko) 발광표시장치
KR20240107996A (ko) 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant