CN115835699A - 一种显示基板和显示装置 - Google Patents

Abstract

本公开提供一种显示基板和显示装置。所述显示基板包括：第一子像素和第三子像素，第一子像素包括第一数据线图形，第三子像素包括第三数据线图形；第一子像素、第三子像素均包括第六晶体管和阳极图形；第六晶体管的第二极和与之对应的阳极图形电连；第三子像素还包括第四导电连接部，第四导电连接部和第一数据线图形、第三数据线图形位于同一层；在第三子像素中，阳极图形在基底上的正投影，与第三数据线图形在基底上的正投影至少部分交叠，以及与该第三数据线图形沿第一方向相邻的第一数据线图形在基底上的正投影至少部分交叠。

Description

一种显示基板和显示装置

本申请为申请日为2020年8月31日的申请号为202080001756.1的中国专利申请的分案申请。

技术领域

本公开涉及显示技术领域，尤其涉及一种显示基板和显示装置。

背景技术

AMOLED(Active-matrix Organic Light-Emitting Diode，有源矩阵有机发光二极管)显示器件具有自发光、超薄、反应速度快、对比度高、视角广等诸多优点，是目前受到广泛关注的一种显示器件。这种AMOLED显示器件包括多个像素驱动电路和多个发光元件，像素驱动电路用于驱动对应的发光元件发光，从而实现AMOLED显示器件的显示功能。

像素驱动电路在驱动发光元件发光时，包括低频驱动方式和高频驱动方式，采用低频驱动方式驱动发光元件时，每行像素驱动电路控制像素的数据写入时间较长，采用高频驱动方式驱动发光元件时，会压缩每行像素的数据写入时间，使得每行像素驱动电路控制像素的数据写入时间较短。

发明内容

本公开的目的在于提供一种显示基板和显示装置。

本公开的第一方面提供一种显示基板，包括：基底和阵列分布在所述基底上的多个子像素，所述多个子像素包括：

沿第二方向设置的第一子像素和第二子像素，所述第一子像素包括第一数据线图形，所述第二子像素包括第二数据线图形，所述第一数据线图形被配置为给第一子像素提供第一数据信号，所述第二数据线图形被配置为给第二子像素提供第二数据信号；

所述第一数据线图形的至少部分和所述第二数据线图形的至少部分均沿第二方向延伸，所述第一数据线图形位于沿所述第二方向延伸的同一列所述第一子像素的第一侧，所述第二数据线图形位于沿所述第二方向延伸的同一列所述第二子像素的第二侧；所述第一侧与所述第二侧沿第一方向相对，所述第一方向与所述第二方向相交；

所述第一子像素包括第六晶体管，以及沿远离所述基底的方向层叠设置的第三导电连接部、第四导电连接部和阳极图形；所述第六晶体管的第二极通过所述第三导电连接部和所述第四导电连接部与所述阳极图形电连；

在所述第一子像素中，所述阳极图形在所述基底上的正投影，与所述第二数据线图形在所述基底上的正投影至少部分交叠，以及与该第二数据线图形沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

可选的，在所述第一子像素中，所述阳极图形与所述第一数据线图形不交叠。

可选的，所述第二子像素包括第六晶体管，以及沿远离所述基底的方向层叠设置的第三导电连接部、第四导电连接部和阳极图形；所述第六晶体管的第二极通过所述第三导电连接部和所述第四导电连接部与所述阳极图形电连；

在所述第二子像素中，所述第四导电连接部包括实体部分和镂空部分；

所述阳极图形在所述基底上的正投影，与第一数据线图形在所述基底上的正投影至少部分交叠，以及与该第一数据线图形沿第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影，与所述第二数据线图形在所述基底上的正投影至少部分交叠，以及分别与所述实体部分在所述基底上的正投影，和所述镂空部分在所述基底上的正投影至少部分交叠。

可选的，所述多个子像素还包括：

沿第二方向设置的第三子像素和第四子像素，沿所述第一方向，所述第三子像素与所述第一子像素位于同一行，所述第四子像素与所述第二子像素位于同一行；

所述第三子像素包括第三数据线图形，所述第四子像素包括第四数据线图形，所述第三数据线图形的至少部分和所述第四数据线图形的至少部分均沿第二方向延伸，所述第三数据线图形位于沿所述第二方向延伸的同一列第三子像素的第二侧，所述第四数据线图形位于沿所述第二方向延伸的同一列第四子像素的第一侧；

所述第三子像素包括第六晶体管，以及沿远离所述基底的方向层叠设置的第三导电连接部、第四导电连接部和阳极图形；所述第六晶体管的第二极通过所述第三导电连接部和所述第四导电连接部与所述阳极图形电连；

在所述第三子像素中，所述第四导电连接部包括实体部分和镂空部分；

所述阳极图形在所述基底上的正投影，分别与所述实体部分在所述基底上的正投影，以及所述镂空部分在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影，与所述第三数据线图形在所述基底上的正投影至少部分交叠，且与该第三数据线图形沿第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

可选的，所述第四子像素包括第六晶体管，以及沿远离所述基底的方向层叠设置的第三导电连接部、第四导电连接部和阳极图形；所述第六晶体管的第二极通过所述第三导电连接部和所述第四导电连接部与所述阳极图形电连；

在所述第四子像素中，所述第四导电连接部包括实体部分和镂空部分；

所述阳极图形在所述基底上的正投影，与所述实体部分在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影，与所述第三数据线图形在所述基底上的正投影至少部分交叠，且与该第三数据线图形沿第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

可选的，在所述第四子像素中，所述阳极图形在所述基底上的正投影，与所述第四数据线图形在所述基底上的正投影不交叠。

可选的，所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素均包括：

电源信号线图形，所述电源信号线图形的至少部分沿所述第二方向延伸；

电源补偿图形，所述电源补偿图形的至少部分沿所述第一方向延伸，所述电源信号线图形和所述电源补偿图形均位于所述第一数据线图形、第二数据线图形、所述第三数据线图形和所述第四数据线图形靠近所述基底的一侧；

所述电源补偿图形分别与其所属子像素中的电源信号线图形，以及沿所述第一方向相邻子像素中的电源信号线图形电连。

可选的，所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素均包括：沿第二方向分布的复位信号线图形、栅线图形和发光控制信号线图形；所述复位信号线图形的至少部分沿第一方向延伸，所述栅线图形的至少部分沿所述第一方向延伸，所述发光控制信号线图形的至少部分沿第一方向延伸；在所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素中，所述电源补偿图形在所述基底上的正投影，位于所述栅线图形在所述基底上的正投影与所述发光控制信号线图形在所述基底上的正投影之间。

可选的，在所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素中，各子像素中的所述电源信号线图形均包括：相电连的电源主体部分和电源突出部分，所述电源突出部分的至少部分沿所述第二方向延伸，所述电源突出部分与所述电源主体部分之间具有间隙；

所述电源补偿图形的第一端与其所属子像素中的所述电源突出部分电连；所述电源补偿图形的第二端与沿所述第一方向相邻子像素中的电源主体部分电连。

可选的，在所述第一子像素中，所述电源突出部分在所述基底上的正投影与所述第一数据线图形在所述基底上的正投影交叠，所述电源主体部分在所述基底上的正投影与沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

可选的，在所述第二子像素中，所述电源突出部分在所述基底上的正投影与所述第二数据线图形在所述基底上的正投影不交叠。

可选的，在所述第三子像素中，所述电源突出部分在所述基底上的正投影与所述第三数据线图形在所述基底上的正投影不交叠。

可选的，在所述第四子像素中，所述电源突出部分在所述基底上的正投影与所述第四数据线图形在所述基底上的正投影交叠，所述电源主体部分在所述基底上的正投影与沿所述第一方向相邻的数据线图形在所述基底上的正投影交叠。

可选的，所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素均包括：初始化信号线图形、第二晶体管和第二导电连接部；

所述初始化信号线图形的至少部分沿所述第二方向延伸，所述初始化信号线图形用于传输初始化信号；

所述第二晶体管的第一极通过所述第二导电连接部与所述初始化信号线图形电连，所述第二晶体管的第二极与所述驱动晶体管的栅极电连；

在所述第一子像素中，所述第二导电连接部在所述基底上的正投影与所述第一数据线图形在所述基底上的正投影交叠；

在所述第二子像素中，所述第二导电连接部在所述基底上的正投影与所述第二数据线图形在所述基底上的正投影不交叠；

在所述第三子像素中，所述第二导电连接部在所述基底上的正投影与所述第三数据线图形在所述基底上的正投影不交叠；

在所述第四子像素中，所述第二导电连接部在所述基底上的正投影与所述第四数据线图形在所述基底上的正投影交叠。

可选的，所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素均包括：初始化信号线图形、屏蔽图形、驱动晶体管和第二晶体管；

在所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素中，所述第二晶体管的第一极与所述初始化信号线图形电连，所述第二晶体管的第二极与所述驱动晶体管的栅极电连；

所述屏蔽图形与显示基板中的电源信号线图形电连，所述屏蔽图形在所述基底上的正投影与所述第二晶体管的第一极在所述基底上的正投影至少部分交叠。

可选的，所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素均包括：第一导电连接部、第五导电连接部和数据写入晶体管，

在所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素中，所述第二晶体管的第二极通过所述第五导电连接部与所述驱动晶体管的栅极电连；

所述第一导电连接部与数据写入晶体管的第一极电连；所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连；

所述屏蔽图形在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影至少部分交叠。

可选的，所述屏蔽图形的至少部分在所述基底上的正投影，位于所述第一导电连接部在所述基底上的正投影与所述第五导电连接部在所述基底上的正5投影之间。

可选的，所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素均包括：发光元件、初始化信号线图形、复位信号线图形、栅线图形、发光控制信号线图形和电源信号线图形；所述初始化信号线图形的至少部分，

所述复位信号线图形的至少部分，所述栅线图形的至少部分和所述发光控制信0号线图形的至少部分均沿所述第一方向延伸，所述电源信号线图形的至少部分沿所述第二方向延伸；

所述第一子像素、所述第二子像素、所述第三子像素和所述第四子像素还均包括：第一晶体管、第二晶体管、驱动晶体管、数据写入晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容；

5在每个子像素中，所述驱动晶体管的栅极与所述第一晶体管的第二极电连，

所述驱动晶体管的第一极与所述第五晶体管的第二极电连，所述驱动晶体管的第二极与所述第一晶体管的第一极电连；

所述第一晶体管的栅极与所述栅线图形电连；

所述第二晶体管的栅极与所述复位信号线图形电连，所述第二晶体管的第0一极与所述初始化信号线图形电连，所述第二晶体管的第二极与所述驱动晶体管的栅极电连；

所述数据写入晶体管的栅极与所述栅线图形电连，所述数据写入晶体管的第一极与该子像素中的数据线图形电连，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连；

5所述第五晶体管的栅极与所述发光控制信号线图形电连，所述第五晶体管的第一极与所述电源信号线图形电连；

所述第六晶体管的栅极与所述发光控制信号线图形电连，所述第六晶体管的第一极与所述驱动晶体管的第二极电连，所述第六晶体管的第二极与所述发光元件电连；

所述第七晶体管的栅极与沿所述第二方向相邻的下一个子像素中的复位信号线图形电连，所述第七晶体管的第一极与沿所述第二方向相邻的下一个子像素中的所述初始化信号线图形电连，所述第七晶体管的第二极与所述发光元件电连；

所述存储电容的第一极板复用为所述驱动晶体管的栅极，所述存储电容的第二极板与所述电源信号线图形电连。

基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。

基于上述显示基板的技术方案，本公开的第三方面提供一种显示基板的制作方法，包括：在基底上制作阵列分布的多个子像素，所述多个子像素包括：

沿第二方向设置的第一子像素和第二子像素，所述第一子像素包括第一数据线图形，所述第二子像素包括第二数据线图形，所述第一数据线图形被配置为给第一子像素提供第一数据信号，所述第二数据线图形被配置为给第二子像素提供第二数据信号；

所述第一数据线图形的至少部分和所述第二数据线图形的至少部分均沿第二方向延伸，所述第一数据线图形位于沿所述第二方向延伸的同一列所述第一子像素的第一侧，所述第二数据线图形位于沿所述第二方向延伸的同一列所述第二子像素的第二侧；所述第一侧与所述第二侧沿第一方向相对，所述第一方向与所述第二方向相交；

所述第一子像素包括第六晶体管，以及沿远离所述基底的方向层叠设置的第三导电连接部、第四导电连接部和阳极图形；所述第六晶体管的第二极通过所述第三导电连接部和所述第四导电连接部与所述阳极图形电连；

在所述第一子像素中，所述阳极图形在所述基底上的正投影，与所述第二数据线图形在所述基底上的正投影至少部分交叠，以及与该第二数据线图形沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

附图说明

此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：

图1a为相关技术中子像素布局示意图；

图1b为图1中有源层的布局示意图；

图1c为图1中第一栅金属层的布局示意图；

图1d为图1中第二栅金属层的布局示意图；

图1e为图1中源漏金属层的布局示意图；

图1f为相关技术中阳极图形的截面示意图；

图2为本公开实施例提供的子像素驱动电路的电路图；

图3为本公开实施例提供的子像素驱动电路的工作时序图；

图4为本公开实施例提供的子像素的第一布局示意图；

图5为本公开实施例提供的子像素的第二布局示意图；

图6为图5中有源层和第一栅金属层的布局示意图；

图7为图5中第二栅金属层的布局示意图；

图8为图5中第一源漏金属层的布局示意图；

图9为图5中电源补偿图形的结构示意图；

图10为图5中第一源漏金属层和第二源漏金属层的布局示意图；

图11为图5中第二源漏金属层的布局示意图；

图12为八个子像素的布局示意图；

图13a为图12中沿A1A2方向的截面示意图；

图13b为图12中沿B1B2方向的截面示意图；

图13c为图12中沿C1C2方向的截面示意图；

图13d为图12中沿D1D2方向的截面示意图；

图14为图12中两层源漏金属层和阳极层的布局示意图；

图15为本公开实施例提供的第二源漏金属层和阳极层的布局示意图；

图16为图12中有源层的布局示意图；

图17为图12中第一栅金属层的布局示意图；

图18为图12中第二栅金属层的布局示意图；

图19为图12中第一源漏金属层的布局示意图。

具体实施方式

为了进一步说明本公开实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。

AMOLED显示面板的结构包括：基底，设置在基底上的多个子像素驱动电路，以及设置在所述子像素驱动电路背向所述基底的一侧的多个发光元件，所述发光元件与所述子像素驱动电路一一对应，所述子像素驱动电路用于驱动对应的发光元件发光，从而实现显示面板的显示功能。

相关技术中，所述子像素驱动电路一般包括多个薄膜晶体管，如图1a所示，图1a中示出了所述子像素驱动电路包括7个薄膜晶体管Q1～Q7时，该7个薄膜晶体管的具体布局方式，按照这种方式布局时，所述子像素驱动电路包括如图1b所示的有源层，如图1c所示的第一金属层，如图1d所示的第二金属层，以及如图1e所示的第三金属层；所述有源层包括用于形成各薄膜晶体管的沟道区的有源图形(如图1b中的虚线框内的部分)，以及与所述有源图形电连，具有导电性能的掺杂有源图形(如图1b中的虚线框外的部分)；所述第一金属层包括各薄膜晶体管的栅极，所述栅极电连的扫描信号线GATE，所述子像素驱动电路中存储电容的一个极板CE1，复位信号线RST，以及发光控制信号线EM；所述第二金属层包括初始化信号线VINT，以及所述子像素驱动电路中存储电容的另一个电极板CE2；所述第三金属层包括数据线DATA，电源信号线VDD，以及一些导电连接部(如标记341～343)。

值得注意，如图1所示，在布局子像素驱动电路时，为了实现异层设置的功能图形之间的电连，还可设置一些过孔(如标记：381～388)。

随着AMOLED技术的发展，对显示效果的要求也越来越高。AMOLED显示产品有诸多性能规格，色偏是其中的一个重要参数。

如图1f所示，由于平坦层PLN下方膜层结构差异，使得平坦层PLN上方不同位置会出现高度差异，且源漏金属图形344厚度较大，在有源漏金属图形344的位置这个问题尤为突出。如果阳极图形70'下方没有源漏金属图形344，该阳极图形70'会比较平坦。如果阳极图形70下方一侧有源漏金属图形344，而另一侧无源漏金属图形344，就会导致该阳极图形两侧高度差异，使阳极图形70发生“倾斜”，导致单一子像素向左右两侧发光的强度不一致。而且，由于不同颜色子像素的阳极图形发生“倾斜”的方向不同，导致多种子像素向左右两侧发出的光强度不匹配，这种情况下，显示面板发生大视角色偏，目视时呈现类似一侧发红，另一侧发青的现象。

可见，阳极图形下方源漏金属图形344的设计对显示面板的色偏有很大影响，无源漏金属图形344的位置阳极图形70较低，而有源漏金属图形344的位置则较高，阳极图形的平坦程度直接影响像素发光，决定着面板的色偏特性。

相关技术中，阳极图形的布局位置使得其存在“倾斜”的问题，从而导致显示产品存在色偏的现象。

如图12～图15所示，本公开实施例提供一种显示基板，包括：基底和阵列分布在所述基底上的多个子像素，所述多个子像素包括：

沿第二方向设置的第一子像素M1和第二子像素M2，所述第一子像素M1包括第一数据线图形981，所述第二子像素M2包括第二数据线图形982，所述第一数据线图形981被配置为给第一子像素M1提供第一数据信号，所述第二数据线图形982被配置为给第二子像素M2提供第二数据信号；

所述第一数据线图形981的至少部分和所述第二数据线图形982的至少部分均沿第二方向延伸，所述第一数据线图形981位于沿所述第二方向延伸的同一列所述第一子像素M1的第一侧，所述第二数据线图形982位于沿所述第二方向延伸的同一列所述第二子像素M2的第二侧；所述第一侧与所述第二侧沿第一方向相对，所述第一方向与所述第二方向相交；

所述第一子像素M1包括第六晶体管T6，以及沿远离所述基底的方向层叠设置的第三导电连接部963、第四导电连接部964和阳极图形；所述第六晶体管T6的第二极通过所述第三导电连接部963和所述第四导电连接部964与所述阳极图形电连；

在所述第一子像素M1中，所述阳极图形在所述基底上的正投影，与所述第二数据线图形982在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影，与该第二数据线图形982沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

如图15所示，图中示意了第一条状部9642a和第二条状部9642b。

如图14所示，图中示意了第一偏移部分981a和第三偏移部分983a。

具体地，所述显示基板包括阵列分布在基底上的多个子像素，所述多个子像素能够划分为多行子像素和多列子像素。所述多行子像素沿第二方向排布，每行子像素均包括沿第一方向依次排列的多个所述子像素。所述多列子像素沿第一方向排布，每列子像素均包括沿第二方向依次排列的多个所述子像素。

示例性的，所述第一方向包括水平方向，所述第二方向包括竖直方向。

所述第一数据线图形981的至少部分和所述第二数据线图形982的至少部分均沿所述第二方向延伸。位于同一列子像素中的各第一子像素M1包括的所述第一数据线图形981依次电连，能够形成一体结构。位于同一列子像素中的各第二子像素M2包括的所述第二数据线图形982依次电连，能够形成为一体结构。

示例性的，如图15所示，所述第一数据线图形981为：沿所述第二方向，当前第一子像素M1的数据写入位置(如数据线突出部9802所在位置)与下一行相邻第一子像素M1的数据写入位置之间的数据线部分。

示例性的，在同一列子像素中，所述第一子像素M1和所述第二子像素M2交替设置。

示例性的，在同一列子像素中，所述第一子像素M1为第奇数个子像素，该第奇数个子像素接收其包括的第一数据线图形981提供的第一数据信号，所述第二子像素M2为第偶数个子像素，该第偶数个子像素接收其包括的第二数据线图形982提供的第二数据信号。

示例性的，设置所述第一侧为图5中的右侧，所述第二侧为图5中的左侧。在同一列子像素中，所述第一数据线图形981位于该同一列子像素的第一侧，所述第二数据线图形982位于该同一列子像素的第二侧。

所述第一子像素M1和所述第二子像素M2均包括子像素驱动电路。所述子像素驱动电路包括存储电容和多个薄膜晶体管，如图2和图5所示，示例性的，所述子像素驱动电路包括7T1C，即7个晶体管和一个存储电容。所述子像素驱动电路用于产生驱动发光元件发光的驱动信号。

示例性的，所述子像素驱动电路包括驱动晶体管和数据写入晶体管，在所述第一子像素M1中，所述数据写入晶体管的第一极与所述第一数据线图形981电连，在所述第二子像素M2中，所述数据写入晶体管的第一极与所述第二数据线图形982电连。在各子像素中所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连，所述数据写入晶体管能够将其第一极接收到的数据信号传输至所述驱动晶体管的第一极。

在同一列子像素中，相邻子像素中数据写入晶体管的第一极电连的数据线图形不同。更详细地说，在同一列子像素中，相邻子像素中的其中一个子像素包括的数据写入晶体管的第一极与所述第一数据线图形981电连，相邻子像素中的另一个子像素包括的数据写入晶体管的第一极与所述第二数据线图形982电连。

每个子像素均包括位于子像素驱动电路背向所述基底的一侧的发光元件。所述发光元件包括沿远离基底的方向依次层叠设置的阳极图形、发光功能层和阴极。所述阳极图形与其所属的子像素中的子像素驱动电路电连，接收由该子像素驱动电路提供的驱动信号。所述发光功能层包括有机发光材料层，除此之外，所述发光功能层还可以包括：电子传输层(election transporting layer，简称ETL)、电子注入层(election injectionlayer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(holeinjection layer，简称HIL)等整层结构的公共层。所述阴极与所述显示基板中的负电源信号线电连，接收由该负电源信号线提供的负电源信号。所述发光功能层在所述阳极图形和所述阴极的共同作用下发光，实现显示基板的显示功能。

如图12、图13a和图15所示，所述显示基板中的各子像素均包括第六晶体管T6，所述第六晶体管T6的栅极与发光控制信号线图形93电连，所述第六晶体管T6的第一极与驱动晶体管的第二极电连，所述第六晶体管T6的第二极在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有第三交叠区域，所述第六晶体管T6的第二极与所述第三导电连接部963通过设置在所述第三交叠区域的第一过孔61电连；所述第三导电连接部963在所述基底上的正投影与所述第四导电连接部964在所述基底上的正投影具有第四交叠区域，所述第三导电连接部963与所述第四导电连接部964通过设置在所述第四交叠区域的第二过孔62电连；所述第四导电连接部964在所述基底上正投影与所述阳极图形(如：第一阳极图形71～第八阳极图形78)在所述基底上的正投影具有第五交叠区域，所述第四导电连接部964与所述阳极图形通过设置在所述第五交叠区域的第三过孔63电连。

在发光时段，所述第六晶体管T6将由所述驱动晶体管的第二极输出的驱动信号，依次经过所述第三导电连接部963和所述第四导电连接部964传输至发光元件的阳极。

通过设置所述第六晶体管T6的第二极，依次通过所述第三导电连接部963和所述第四导电连接部964与阳极图形电连，更好的保证了所述第六晶体管T6的第二极与所述阳极图形之间的电连性能。

示例性的，如图11、图12、图13a、图14和图15所示，在所述第一子像素M1中，所述第四导电连接部964包括实体部分；所述实体部分在所述基底上的正投影，与所述阳极图形在所述基底上的正投影至少部分交叠；所述阳极图形在所述基底上的正投影与所述第一数据线图形981在所述基底上的正投影不交叠，所述阳极图形在所述基底上的正投影与所述第二数据线图形982在所述基底上的正投影至少部分交叠。

示例性的，在所述第一子像素M1中，所述发光元件包括第一发光元件，所述第一发光元件包括沿远离所述基底的方向依次层叠设置的第一阳极图形71、第一发光功能层和阴极。示例性的，所述第一发光元件包括红色发光元件。

示例性的，在所述第一子像素M1中，所述实体部分在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分在所述基底上的正投影与所述第一阳极图形71在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第一阳极图形71在所述基底上的正投影，与所述第一数据线图形981在所述基底上的正投影不交叠，所述第一阳极图形71的在所述基底上的正投影与沿所述第一方向相邻的第三数据线图形983在所述基底上的正投影不交叠，所述第一阳极图形71的在所述基底上的正投影与沿第二方向相邻的第二数据线图形982在所述基底上的正投影至少部分交叠。

示例性的，所述第一阳极图形71的第一侧部在所述基底上的正投影，与沿第二方向相邻的第二数据线图形982在所述基底上的正投影交叠；所述第一阳极图形71的第二侧部在所述基底上的正投影，与该第二数据线图形982沿第一方向相邻的第八数据线图形988在所述基底上的正投影交叠；所述第一侧部和所述第二侧部沿所述第一方向相对设置。

根据上述显示基板的具体结构可知，本公开实施例提供的显示基板中，在所述第一子像素M1中，通过设置所述阳极图形在所述基底上的正投影，与所述第二数据线图形在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影，与该第二数据线图形沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠；使得所述第二数据线图形982，以及其相邻的数据线图形，能够补偿彼此在所述阳极图形(如第一阳极图形71)下方产生的段差，使得所述阳极图形能够形成在相对平坦的表面上，从而使得所述阳极图形具有较高的平坦度，保证了子像素向各个方向发光强度一致，有效改善了显示基板在应用与显示产品时，显示产品产生的色偏问题。

如图11、图12、图13a、图14和图15所示，在一些实施例中，在所述第一子像素M1中，所述阳极图形与所述第一数据线图形981不交叠。

具体地，在所述第一子像素M1中，所述第一阳极图形71与所述第一数据线图形981不交叠。

如图11、图12、图13a、图14和图15所示，在一些实施例中，所述第二子像素M2包括第六晶体管T6，以及沿远离所述基底的方向层叠设置的第三导电连接部963、第四导电连接部964和阳极图形；所述第六晶体管T6的第二极通过所述第三导电连接部963和所述第四导电连接部964与所述阳极图形电连；

在所述第二子像素M2中，所述第四导电连接部964包括实体部分9641和镂空部分9642；

所述阳极图形在所述基底上的正投影，与第一数据线图形981在所述基底上的正投影至少部分交叠，以及与该第一数据线图形981沿第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影，与所述第二数据线图形982在所述基底上的正投影至少部分交叠，以及分别与所述实体部分9641在所述基底上的正投影，和所述镂空部分9642在所述基底上的正投影至少部分交叠。

具体地，在所述第二子像素M2中，所述发光元件包括第二发光元件，所述第二发光元件包括沿远离所述基底的方向依次层叠设置的第二阳极图形72、第二发光功能层和阴极。示例性的，所述第二发光元件包括蓝色发光元件。

示例性的，在所述第二子像素M2中，所述实体部分9641在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分9641在所述基底上的正投影与所述第二阳极图形72在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第二阳极图形72的第二侧部在所述基底上的正投影，与其所属的子像素中的所述第二数据线图形982在所述基底上的正投影至少部分交叠，所述第二阳极图形72的第二侧部在所述基底上的正投影，与所述实体部分在所述基底上的正投影，以及所述镂空部分在所述基底上的正投影均交叠；所述第二阳极图形72的第一侧部在所述基底上的正投影，与沿第二方向相邻的第一数据线图形981在所述基底上的正投影交叠，且与该第一数据线图形981沿第二方向相邻的第三数据线图形983所述基底上的正投影交叠。所述第一侧部和所述第二侧部沿所述第一方向相对设置。

示例性的，所述镂空部分9642形成为口字型，所述第二阳极图形72的第二侧部在所述基底上的正投影，与所述镂空部分9642中沿所述第一方向相对的两边在所述基底上的正投影均交叠。示例性的，所述第二阳极图形72的第二侧部在所述基底上的正投影，与所述镂空部分9642中沿所述第二方向相对的两边在所述基底上的正投影均交叠。

上述实施例提供的显示基板中，所述第四导电连接部964和所述第二数据线图形982，能够补偿所述第一数据线图形981，以及该第一数据线图形981相邻的数据线图形(如第三数据线图形983)在所述第二阳极图形72下方产生的段差，使得所述第二阳极图形72能够形成在相对平坦的表面上，从而使得所述第二阳极图形72具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

如图11、图12、图13a、图14和图15所示，在一些实施例中，沿第二方向设置的第三子像素M3和第四子像素M4，沿所述第一方向，所述第三子像素M3与所述第一子像素M1位于同一行，所述第四子像素M4与所述第二子像素M2位于同一行；

所述第三子像素M3包括第三数据线图形983，所述第四子像素M4包括第四数据线图形984，所述第三数据线图形983的至少部分和所述第四数据线图形984的至少部分均沿第二方向延伸，所述第三数据线图形983位于沿所述第二方向延伸的同一列第三子像素M3的第二侧，所述第四数据线图形984位于沿所述第二方向延伸的同一列第四子像素M4的第一侧；

所述第三子像素M3包括第六晶体管T6，以及沿远离所述基底的方向层叠设置的第三导电连接部963、第四导电连接部964和阳极图形；所述第六晶体管T6的第二极通过所述第三导电连接部963和所述第四导电连接部964与所述阳极图形电连；

在所述第三子像素M3中，所述第四导电连接部964包括实体部分9641和镂空部分9642；

所述阳极图形在所述基底上的正投影，分别与所述实体部分9641在所述基底上的正投影，以及所述镂空部分9642在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影，与所述第三数据线图形983在所述基底上的正投影至少部分交叠，且与该第三数据线图形983沿第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

具体地，所述第三数据线图形983的至少部分和所述第四数据线图形984的至少部分均沿所述第二方向延伸。位于同一列子像素中的各第三子像素M3包括的所述第三数据线图形983依次电连，能够形成一体结构。位于同一列子像素中的各第四子像素M4包括的所述第四数据线图形984依次电连，能够形成为一体结构。所述第三数据线图形983被配置为给第三子像素M3提供第三数据信号，所述第四数据线图形984被配置为给第四子像素M4提供第四数据信号。

示例性的，沿所述第一方向，所述第三子像素M3与所述第一子像素M1位于同一行，所述第四子像素M4与所述第二子像素M2位于同一行。

示例性的，在同一列子像素中，所述第三子像素M3和所述第四子像素M4交替设置。

同样的，所述第三子像素M3和所述第四子像素M4也均包括子像素驱动电路，在所述第三子像素M3中，所述数据写入晶体管的第一极与所述第三数据线图形983电连，在所述第四子像素M4中，所述数据写入晶体管的第一极与所述第四数据线图形984电连。在各子像素中所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连，所述数据写入晶体管能够将其第一极接收到的数据信号传输至所述驱动晶体管的第一极。

示例性的，设置所述第一侧为图5中的右侧，所述第二侧为图5中的左侧。所述第三数据线图形983位于沿所述第二方向延伸的同一列第三子像素的第二侧，所述第四数据线图形984位于沿所述第二方向延伸的同一列第四子像素的第一侧。

示例性的，在沿所述第一方向位于同一行的子像素中，第一数据线图形981和第三数据线图形983，均位于该第一数据线图形981所属的第一子像素M1和该第三数据线图形983所属的第三子像素M3之间。在沿所述第一方向位于同一行的子像素中，第二数据线图形982和第四数据线图形984，均位于该第二数据线图形982所属的第二子像素M2和该第四数据线图形984所属的第四子像素M4之间。

所述第三子像素M3和所述第四子像素M4均包括：所述电源信号线图形和所述电源补偿图形，该电源信号线图形的结构与所述第一子像素M1和所述第二子像素M2中的电源信号线图形的结构相同，该电源补偿图形的结构与所述第一子像素M1和所述第二子像素M2中的电源补偿图形的结构相同。

值得注意，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4包括的子像素驱动电路的结构相同，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4的区别在于数据线的设置方式和发光元件的结构。

在所述第三子像素M3中，所述发光元件包括第三发光元件，所述第三发光元件包括沿远离所述基底的方向依次层叠设置的第三阳极图形73、第三发光功能层和阴极。示例性的，所述第三发光元件包括绿色发光元件。

示例性的，在部分所述第三子像素M3中，所述实体部分9641在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分9641在所述基底上的正投影与所述第三阳极图形73在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第三阳极图形73的第二侧部在所述基底上的正投影，与其所属的子像素中的所述第三数据线图形983在所述基底上的正投影至少部分交叠，所述第三阳极图形73的第二侧部在所述基底上的正投影，与沿所述第一方向相邻的第一数据线981在所述基底上的正投影至少部分交叠；所述第三阳极图形73的第一侧部在所述基底上的正投影，与所述实体部分在所述基底上的正投影，以及所述镂空部分在所述基底上的正投影均交叠；所述第一侧部和所述第二侧部沿所述第一方向相对设置。

示例性的，所述镂空部分9642形成为口字型，所述第三阳极图形73的第一侧部在所述基底上的正投影，与所述镂空部分9642中沿所述第一方向相对的两边在所述基底上的正投影均交叠。

上述设置方式使得所述第四导电连接部964能够补偿所述第一数据线图形981，以及所述第三数据线图形983在所述第三阳极图形73下方产生的段差，使得所述第三阳极图形73能够形成在相对平坦的表面上，从而使得所述第五阳极图形75具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

如图11、图12、图13a、图14和图15所示，在一些实施例中，所述第四子像素M4包括第六晶体管T6，以及沿远离所述基底的方向层叠设置的第三导电连接部963、第四导电连接部964和阳极图形；所述第六晶体管T6的第二极通过所述第三导电连接部963和所述第四导电连接部964与所述阳极图形电连；

在所述第四子像素M4中，所述第四导电连接部964包括实体部分9641和镂空部分9642；

所述阳极图形在所述基底上的正投影，与所述实体部分9641在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影，与所述第三数据线图形983在所述基底上的正投影至少部分交叠，且与该第三数据线图形983沿第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

具体地，在所述第四子像素M4中，所述发光元件包括第四发光元件，所述第四发光元件包括沿远离所述基底的方向依次层叠设置的第四阳极图形74、第四发光功能层和阴极。示例性的，所述第四发光元件包括绿色发光元件。

示例性的，在所述第四子像素M4中，所述实体部分9641在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分9641在所述基底上的正投影与所述第四阳极图形74在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第四阳极图形74的第二侧部在所述基底上的正投影，与其沿第二方向相邻的第三数据线图形983在所述基底上的正投影至少部分交叠；所述第四阳极图形74的第二侧部在所述基底上的正投影，与该第三数据线图形983沿第一方向相邻的第一数据线图形981在所述基底上的正投影至少部分交叠；所述第四阳极图形74的第一侧部在所述基底上的正投影，与所述实体部分在所述基底上的正投影交叠，且与所述镂空部分在所述基底上的正投影不交叠；所述第一侧部和所述第二侧部沿所述第一方向相对设置。

上述设置方式使得所述第四导电连接部964能够补偿所述第一数据线图形981，以及所述第三数据线图形983在所述第四阳极图形74下方产生的段差，使得所述第四阳极图形74能够形成在相对平坦的表面上，从而使得所述第四阳极图形74具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

如图11、图12、图13a、图14和图15所示，在一些实施例中，在所述第四子像素M4中，所述阳极图形在所述基底上的正投影，与所述第四数据线图形984在所述基底上的正投影交叠。

所述阳极图形在所述基底上的正投影与所述第四数据线图形984在所述基底上的正投影不交叠，所述阳极图形在所述基底上的正投影与沿所述第一方向相邻的第二数据线图形982在所述基底上的正投影不交叠。

需要说明，如图12所示，所述多个子像素还包括：第五子像素M5、第六子像素M6、第七子像素M7和第八子像素M8；所述第五子像素M5和所述第六子像素M6沿所述第二方向交替设置，所述第七子像素M7和所述第八子像素M8沿所述第二方向交替设置；沿所述第一方向，所述第一子像素M1、所述第三子像素M3、所述第五子像素M5和所述第七子像素M7位于同一行；沿所述第一方向，所述第二子像素M2、所述第四子像素M4、所述第六子像素M6和所述第八子像素M8位于同一行。

所述第五子像素M5包括第五数据线图形985、第六子像素M6包括第六数据线图形986、第七子像素M7包括第七数据线图形987，第八子像素M8包括第八数据线图形988。

如图12中第一子像素M1至第八子像素M8这八个子像素形成一个重复单元，所述显示基板中包括多个所述重复单元。

如图11、图12、图13a、图14和图15所示，在一些实施例中，在所述第五子像素M5中，所述第四导电连接部964包括实体部分9641和镂空部分9642；所述实体部分9641在所述基底上的正投影，以及所述镂空部分9642在所述基底上的正投影均与所述阳极图形在所述基底上的正投影至少部分交叠；所述阳极图形在所述基底上的正投影与所述第五数据线图形985在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影与沿所述第一方向相邻的第七数据线图形987在所述基底上的正投影至少部分交叠。

具体地，在所述第五子像素M5中，所述发光元件包括第五发光元件，所述第五发光元件包括沿远离所述基底的方向依次层叠设置的第五阳极图形75、第五发光功能层和阴极。示例性的，所述第五发光元件包括蓝色发光元件。

示例性的，在所述第五子像素M5中，所述实体部分9641在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分9641在所述基底上的正投影与所述第五阳极图形75在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第五阳极图形75的第一侧部在所述基底上的正投影，与其所属的子像素中的所述第五数据线图形985在所述基底上的正投影交叠，且与该第五数据线图形985沿第一方向相邻的第七数据线图形987在所述基底上的正投影交叠；所述第五阳极图形75的第二侧部在所述基底上的正投影与所述镂空部分9642在所述基底上的正投影交叠；所述第一侧部和所述第二侧部沿所述第一方向相对设置。

示例性的，所述镂空部分9642形成为口字型，所述第五阳极图形75的第二侧部在所述基底上的正投影，与所述镂空部分9642中沿所述第一方向相对的两边在所述基底上的正投影均交叠。示例性的，所述第五阳极图形75的第二侧部在所述基底上的正投影，与所述镂空部分9642中沿所述第二方向相对的两边在所述基底上的正投影均交叠。

示例性的，所述镂空部分9642中沿所述第一方向相对的两边之间具有第一距离L3，沿第一方向相邻的两个子像素中，相靠近的所述第五数据线图形985与所述第七数据线图形987之间沿所述第一方向具有第二距离L4，所述第一距离L3与所述第二距离L4相等。

上述设置方式使得所述第四导电连接部964能够补偿所述第五数据线图形985和所述第七数据线图形987在所述第五阳极图形75下方产生的段差，使得所述第五阳极图形75能够形成在相对平坦的表面上，从而使得所述第五阳极图形75具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

如图11、图12、图13a、图14和图15所示，在一些实施例中，在所述第六子像素M6中，所述第四导电连接部964包括实体部分；

所述实体部分在所述基底上的正投影，与所述阳极图形在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影与所述第六数据线图形986在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影与沿所述第一方向相邻的第四数据线图形984在所述基底上的正投影至少部分交叠。

具体地，在所述第六子像素M6中，所述发光元件包括第六发光元件，所述第六发光元件包括沿远离所述基底的方向依次层叠设置的第六阳极图形76、第六发光功能层和阴极。示例性的，所述第六发光元件包括红色发光元件。

示例性的，在所述第六子像素M6中，所述实体部分在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分在所述基底上的正投影与所述第六阳极图形76在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第六阳极图形76的第一侧部在所述基底上的正投影与所述第六数据线图形986在所述基底上的正投影至少部分交叠，所述第六阳极图形76的第二侧部在所述基底上的正投影与沿所述第一方向相邻的第四数据线图形984在所述基底上的正投影至少部分交叠。所述第一侧部和所述第二侧部沿所述第一方向相对设置。

上述设置方式使得所述第六数据线图形986和所述第四数据线图形984，能够补偿彼此在所述第六阳极图形76下方产生的段差，使得所述第六阳极图形76能够形成在相对平坦的表面上，从而使得所述第六阳极图形76具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

如图11、图12、图13a、图14和图15所示，在一些实施例中，在所述第七子像素M7中，所述第四导电连接部包括实体部分和镂空部分；

所述实体部分在所述基底上的正投影，与所述阳极图形在所述基底上的正投影至少部分交叠，所述镂空部分在所述基底上的正投影，与所述阳极图形在所述基底上的正投影不交叠；

所述阳极图形在所述基底上的正投影与所述第七数据线图形987在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影与沿所述第一方向相邻的第五数据线图形985在所述基底上的正投影至少部分交叠。

具体地，在所述第七子像素M7中，所述发光元件包括第七发光元件，所述第七发光元件包括沿远离所述基底的方向依次层叠设置的第七阳极图形77、第七发光功能层和阴极。示例性的，所述第七发光元件包括绿色发光元件。

示例性的，在所述第七子像素M7中，所述实体部分9641在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分9641在所述基底上的正投影与所述第七阳极图形77在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第七阳极图形77的第二侧部在所述基底上的正投影，与其所属的子像素中的所述第七数据线图形987在所述基底上的正投影至少部分交叠，所述第七阳极图形77的第二侧部在所述基底上的正投影，与沿所述第一方向相邻的第五数据线图形985在所述基底上的正投影至少部分交叠；所述第七阳极图形77的第一侧部在所述基底上的正投影，与所述实体部分在所述基底上的正投影交叠；所述第一侧部和所述第二侧部沿所述第一方向相对设置。

上述设置方式使得所述第四导电连接部964能够补偿所述第七数据线图形987，以及所述第五数据线图形985在所述第七阳极图形77下方产生的段差，使得所述第七阳极图形77能够形成在相对平坦的表面上，从而使得所述第七阳极图形77具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

如图11、图12、图13a、图14和图15所示，在一些实施例中，在所述第八子像素M8中，所述第四导电连接部964包括实体部分9641和镂空部分9642；

所述实体部分9641在所述基底上的正投影，以及所述镂空部分9642在所述基底上的正投影均与所述阳极图形在所述基底上的正投影至少部分交叠；

所述阳极图形在所述基底上的正投影与所述第八数据线图形988在所述基底上的正投影不交叠，与沿所述第一方向相邻的第六数据线图形986在所述基底上的正投影不交叠。

具体地，在所述第八子像素M8中，所述发光元件包括第八发光元件，所述第八发光元件包括沿远离所述基底的方向依次层叠设置的第八阳极图形78、第八发光功能层和阴极。示例性的，所述第八发光元件包括绿色发光元件。

示例性的，在部分所述第八子像素M8中，所述实体部分9641在所述基底上的正投影与所述第三导电连接部963在所述基底上的正投影具有所述第四交叠区域；所述实体部分9641在所述基底上的正投影与所述第八阳极图形78在所述基底上的正投影具有所述第五交叠区域。

示例性的，所述第八阳极图形78的第二侧部在所述基底上的正投影，与其沿第二方向相邻的第七数据线图形987在所述基底上的正投影至少部分交叠；所述第八阳极图形78的第二侧部在所述基底上的正投影，与该第七数据线图形987沿第一方向相邻的第五数据线图形985在所述基底上的正投影至少部分交叠；所述第八阳极图形78的第一侧部在所述基底上的正投影，与所述实体部分在所述基底上的正投影交叠，还与所述镂空部分在所述基底上的正投影交叠；所述第一侧部和所述第二侧部沿所述第一方向相对设置。

上述设置方式使得所述第四导电连接部964能够补偿所述第七数据线图形987，以及所述第五数据线图形985在所述第八阳极图形78下方产生的段差，使得所述第八阳极图形78能够形成在相对平坦的表面上，从而使得所述第八阳极图形78具有较高的平坦度，有效减小了显示基板在显示时产生的色偏现象。

值得注意，图16为图12中有源层的布局示意图；图17为图12中第一栅金属层的布局示意图；图18为图12中第二栅金属层的布局示意图；图19为图12中第一源漏金属层的布局示意图。所述有源层、所述第一栅金属层、所述第二栅金属层和所述第一源漏金属层沿远离所述基底的方向依次层叠设置。

请参阅图2～图4，本公开提供一种显示基板，包括：基底和阵列分布在所述基底上的多个子像素，所述多个子像素能够划分为沿所述第二方向依次排列的多行子像素，以及沿所述第一方向依次排列的多列子像素，每个子像素均包括：发光元件、初始化信号线图形94、复位信号线图形95、栅线图形92和发光控制信号线图形93。

所述多个子像素包括：

沿第二方向交替设置的第一子像素和第二子像素，所述第一子像素包括第一数据线图形981，所述第二子像素包括第二数据线图形982，所述第一数据线图形981的至少部分和所述第二数据线图形982的至少部分均沿第二方向延伸，所述第一数据线图形981位于沿所述第二方向延伸的同一列所述第一子像素的第一侧，所述第二数据线图形982位于沿所述第二方向延伸的同一列所述第二子像素的第二侧，所述第一侧与所述第二侧沿第一方向相对，所述第一方向与所述第二方向相交。示例性的，所述第一侧为图4中的右侧，所述第二侧为图4中的左侧。

所述第一子像素和所述第二子像素均包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管(即第三晶体管T3)和数据写入晶体管(即第四晶体管T4)，在所述第一子像素中，所述数据写入晶体管的第一极与所述第一数据线图形981电连，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连；在所述第二子像素中，所述数据写入晶体管的第一极与所述第二数据线图形982电连，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连。

根据上述显示基板的具体结构可知，本公开提供的显示基板中，在沿所述第二方向延伸的同一列子像素中，相邻子像素中的其中一个子像素包括的数据写入晶体管的第一极与所述第一数据线图形981电连，相邻子像素中的另一个子像素包括的数据写入晶体管的第一极与所述第二数据线图形982电连。本公

开提供的显示基板中，通过设置在同一列子像素中，相邻子像素中数据写入晶5体管电连的数据线图形不同，实现了在同一列子像素中，相邻的子像素由不同的数据线图形提供数据信号，保证了每个子像素均具有足够的数据信号写入时间，从而解决了显示基板在高频显示时，每行子像素的数据信号写入时间不足的问题。

但是上述显示基板中，由于每行子像素中各子像素包括的电源信号线图形0相互独立，导致显示基板的显示均一性较差，不利于提升显示基板的显示画面质量。

请参阅图5、图12、图13c和图13d，本公开实施例提供一种显示基板，包括：基底和阵列分布在所述基底上的多个子像素，所述多个子像素包括：

沿第二方向交替设置的第一子像素M1和第二子像素M2，所述第一子像5素M1包括第一数据线图形981，所述第二子像素M2包括第二数据线图形982，

所述第一数据线图形981的至少部分和所述第二数据线图形982的至少部分均沿第二方向延伸，所述第一数据线图形981位于沿所述第二方向延伸的同一列所述第一子像素的第一侧，所述第二数据线图形982位于沿所述第二方向延伸的同一列所述第二子像素的第二侧，所述第一侧与所述第二侧沿第一方向相对，0所述第一方向与所述第二方向相交；

如图5、如图8、图10、图12和图19所示，所述第一子像素M1和所述第二子像素M2均包括：

电源信号线图形91，所述电源信号线图形91的至少部分沿所述第二方向延伸；

5电源补偿图形97，所述电源补偿图形97的至少部分沿所述第一方向延伸，

所述电源信号线图形和所述电源补偿图形均位于所述第一数据线图形、第二数据线图形靠近所述基底的一侧，所述电源补偿图形97分别与所述电源信号线图形91，以及沿所述第一方向相邻子像素中的电源信号线图形91电连。

具体地，每个子像素均包括所述电源信号线图形91，所述电源信号线图形91的至少部分沿所述第二方向延伸。同一列子像素中，各子像素包括的电源信号线图形91依次电连，可形成为一体结构。

所述子像素还包括电源补偿图形97，所述电源信号线图形91和所述电源补偿图形97均位于所述第一数据线图形981、第二数据线图形982靠近所述基底的一侧；示例性的，所述第一数据线图形981、第二数据线图形982靠近所述基底的一侧设置有层间绝缘层ILD，所述电源补偿图形97与所述电源信号线图形91均位于所述层间绝缘层ILD背向所述基底的表面。这种设置方式使得所述电源信号线图形91与所述电源补偿图形97同层设置，当所述电源信号线图形91与所述电源补偿图形97采用相同的材料制作时，能够将所述电源信号线图形91与所述电源补偿图形97在同一次构图工艺中形成，从而更好的简化了显示基板的制作流程，节约了制作成本。

需要说明的是，所述电源信号线图形91和所述电源补偿图形97可形成所述显示基板中的第一源漏金属层，当然，所述第一源漏金属层还可以包括其它结构。

示例性的，如图13a所示，所述电源信号线图形91(包括第三部分9130)通过过孔Via与存储电容Cst的第二极板Cst2电连接。

如图5所示，示例性的，所述电源补偿图形97分别与其所属子像素中的所述电源信号线图形91，以及沿所述第一方向相邻子像素中的电源信号线图形91'电连。

示例性的，所述电源补偿图形97与其分别电连的两个所述电源信号线图形91形成为一体结构。值得注意，所述一体结构包括：采用同种材料，通过一次构图工艺同时形成接触的所述电源补偿图形97与所述电源信号线图形91。

本公开实施例提供的显示基板中，通过设置所述电源补偿图形97分别与其所属子像素中的所述电源信号线图形91，以及与该子像素沿所述第一方向位于同一行的相邻子像素中的电源信号线图形91'电连；使得位于同一行的各子像素包括的电源信号线图形91均电连在一起，使所述电源信号线图形91的整体电阻降低，从而更有利于提升显示基板显示的均一性。同时，通过设置位于同一列的各子像素中的电源信号线图形91依次电连，使得所述显示基板中包括的全部电源信号线图形91共同形成为网状结构，从而进一步提升了显示基板的显示均一性。

本公开实施例提供的显示基板中，通过设置所述电源补偿图形97与所述电源信号线图形91均位于所述显示基板的层间绝缘层ILD背向所述基底的表面，以及所述电源信号线图形91和所述电源补偿图形97形成为所述显示基板中的第一源漏金属层，使得所述电源信号线图形91与所述电源补偿图形97能够在同一次构图工艺中形成，从而更好的简化了显示基板的制作流程，节约了制作成本。而且，由于所述电源补偿图形97与所述电源信号线图形91采用相同的源漏金属材料制作，使得所述电源补偿图形97与所述电源信号线图形91的电阻均较小，从而更好的提升了显示基板的显示均一性。

本公开实施例提供的显示基板中，将包括的全部电源信号线图形91共同形成为网状结构，有效提升了电源信号线图形传输的电源信号的稳定性，而电源信号用于提供给子像素驱动电路中的驱动晶体管的源极，而子像素驱动电路产生的发光电流I_oled＝k[(Vgs-Vth)]²，Vgs＝Vg-Vs，Vg为驱动晶体管的栅极电压，Vs为驱动晶体管的源极电压，Vth为驱动晶体管的阈值电压，因此，电源信号作为Vs，会对发光电流I_oled的大小产生影响，因此，上述设置方式在提升电源信号线层的稳定性的同时，更好的保证了发光电流I_oled的稳定性，有效避免了动态串扰现象的发生。

如图5、如图8、图10、图12和图19所示，进一步地，所述第三子像素M3和所述第四子像素M4均包括：所述电源信号线图形和所述电源补偿图形；所述第三子像素M3包括的电源补偿图形分别与该第三子像素M3包括的电源信号线图形，以及沿所述第一方向相邻的第一子像素M1中的电源信号线图形电连；所述第四子像素M4包括的电源补偿图形分别与该第四子像素M4包括的电源信号线图形，以及沿所述第一方向相邻的第二子像素M2中的电源信号线图形电连。

具体地，所述第三子像素M3和所述第四子像素M4均包括：所述电源信号线图形和所述电源补偿图形，该电源信号线图形的结构与所述第一子像素M1和所述第二子像素M2中的电源信号线图形的结构相同，该电源补偿图形的结构与所述第一子像素M1和所述第二子像素M2中的电源补偿图形的结构相同。

如图5和图8所示，在一些实施例中，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括：沿第二方向分布的复位信号线图形95、栅线图形92和发光控制信号线图形93；所述复位信号线图形95的至少部分沿第一方向延伸，所述栅线图形92的至少部分沿所述第一方向延伸，所述发光控制信号线图形93的至少部分沿第一方向延伸；

在所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4中，所述电源补偿图形97在所述基底上的正投影，位于所述栅线图形92在所述基底上的正投影与所述发光控制信号线图形93在所述基底上的正投影之间。

具体的，所述子像素还包括：沿第二方向依次分布的复位信号线图形95、栅线图形92和发光控制信号线图形93。所述复位信号线用于传输复位信号，所述栅线图形92用于传输扫描信号。所述发光控制信号线图形93用于传输发光控制信号。

所述复位信号线图形95的至少部分沿第一方向延伸，沿所述第一方向位于同一行的各子像素包括的所述复位信号线图形95依次电连，可形成为一体结构。所述栅线图形92的至少部分沿所述第一方向延伸，沿所述第一方向位于同一行的各子像素包括的所述栅线图形92依次电连，可形成为一体结构。所述发光控制信号线图形93的至少部分沿第一方向延伸，沿所述第一方向位于同一行的各子像素包括的所述发光控制信号线图形93依次电连，可形成为一体结构。

所述电源补偿图形97的具体布局位置多种多样，示例性的，在所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4中，所述电源补偿图形97在所述基底上的正投影与所述复位信号线图形95在所述基底上的正投影不交叠，所述电源补偿图形97在所述基底上的正投影与所述栅线图形92在所述基底上的正投影不交叠，所述电源补偿图形97在所述基底上的正投影与所述发光控制信号线图形93在所述基底上的正投影均不交叠。

示例性的，所述电源补偿图形97在所述基底上的正投影，位于所述栅线图形92在所述基底上的正投影与所述发光控制信号线图形93在所述基底上的正投影之间。

示例性的，沿所述第二方向，所述电源补偿图形97在所述基底上的正投影与所述栅线图形92在所述基底上的正投影之间的最小距离，大于所述电源补偿图形97在所述基底上的正投影与所述发光控制信号线图形93在所述基底上的正投影之间的最小距离。

按照上述方式布局所述电源补偿图形97，使得所述电源补偿图形97与所述复位信号线图形95、所述栅线图形92以及所述发光控制信号线图形93之间均具有较远的距离，从而避免了增加所述复位信号线图形95、所述栅线图形92以及所述发光控制信号线图形93的负载。

在一些实施例中，所述电源补偿图形97在所述基底上的正投影，与所述栅线图形92在所述基底上的正投影之间的最小距离大于阈值；所述电源补偿图形97在所述基底上的正投影，与所述发光控制信号线图形93在所述基底上的正投影之间的最小距离大于所述阈值。

示例性的，所述阈值为5μm。所述电源补偿图形97在所述基底上的正投影，与所述栅线图形92在所述基底上的正投影之间的最小距离大于5μm；所述第电源补偿图形97在所述基底上的正投影，与所述发光控制信号线图形93在所述基底上的正投影之间的最小距离大于5μm。

上述设置方式使得所述电源补偿图形97与所述复位信号线图形95、所述栅线图形92以及所述发光控制信号线图形93之间均具有较远的距离，从而避免了增加所述复位信号线图形95、所述栅线图形92以及所述发光控制信号线图形93的负载。

如图5、图8、图10、图12和图19所示，在一些实施例中，在所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4中，各子像素中的所述电源信号线图形91均包括：相电连的电源主体部分(包括第一部分911和第二部分912)和电源突出部分913；

所述电源补偿图形97的第一端与所述电源突出部分913电连；所述电源补偿图形97的第二端与沿所述第一方向相邻子像素中的电源主体部分(即如图8中的电源信号线图形91'的电源主体部分)电连。

示例性的，所述电源突出部分913的至少部分沿所述第二方向延伸，所述电源补偿图形97的第二端与所述电源突出部分913的中间部分电连。

上述设置方式能够缩短所述电源补偿图形97的长度，从而有效降低了所述电源补偿图形97的布局难度。

如图5、图8、图10、图12和图19所示，在一些实施例中，所述电源突出部分913的至少部分沿所述第二方向延伸，所述电源突出部分913与所述电源主体部分之间具有间隙50。

更详细地说，所述电源突出部分913包括第三部分9130、第四部分9131和第五部分9132；所述第三部分9130与所述电源补偿图形97电连，所述第三部分9130沿所述第二方向延伸；所述第四部分9131分别与所述第三部分9130的一端和所述电源主体部分电连；所述第五部分9132分别与所述第三部分9130的另一端和所述电源主体部分电连；所述第三部分9130与所述电源主体部分之间具有间隙50。

具体地，所述电源突出部分913的具体结构多种多样，示例性的，所述电源突出部分913包括一体结构的所述第三部分9130、所述第四部分9131和所述第五部分9132。

上述通过设置所述第四部分9131分别与所述第三部分9130的一端和所述电源主体部分电连；所述第五部分9132分别与所述第三部分9130的另一端和所述电源主体部分电连，更好的保证了所述电源突出部分913与所述电源主体部分之间的连接性能，更有效的提升了显示基板的显示均一性。

另外，所述显示基板还可以包括指纹识别模块。示例性的，所述指纹识别模块位于基底背向所述子像素驱动电路的一侧。示例性的，所述指纹识别模块的指纹识别区域在所述基底上的正投影与所述间隙50在所述基底上的正投影交叠。在进行指纹识别时，手指在发光元件背向所述基底的一侧发生触控，经手指反射的光线能够穿过间隙50被指纹识别模块接收，实现指纹识别功能。

上述设置所述第三部分9130与所述电源主体部分之间具有间隙50，更好的提升了显示基板的光线透光率，因此，上述实施例提供的显示基板兼容光学式指纹识别技术时，能够为sensor采集光信号提供良好条件，从而有效提高了指纹识别的速度和准确度。

另外，上述实施例提供的显示基板中，仅在所述电源信号线图形91上形成了间隙50，并未进行缩窄除所述电源信号线图形91之外的金属走线线宽、压缩发光元件尺寸、压缩晶体管或电容尺寸等操作，因此，上述实施例提供的显示基板在提升分辨率的同时，不容易对显示基板的性能产生负面影响。

如图5和图9所示，在一些实施例中，所述第一子像素M1、所述第二子5像素M2、所述第三子像素M3和所述第四子像素M4均包括：存储电容Cst和驱动晶体管，在各子像素中，所述存储电容Cst的第一极板Cst1与所述驱动晶体管的栅极电连，所述存储电容Cst的第二极板Cst2与所述电源突出部分913电连。

示例性的，所述存储电容Cst的第二极板Cst2在所述基底上的正投影与0所述电源突出部分913在所述基底上的正投影交叠，所述存储电容Cst的第二极板Cst2与所述电源突出部分在该交叠处电连。

示例性的，所述第三部分9130包括第一子部分9130a和第二子部分9130b，所述第一子部分9130a靠近所述第四部分9131，所述第二子部分9130b靠近

所述第五部分9132，在平行于所述基底的平面上，在垂直于所述第二方向的5方向上，所述第一子部分9130a的宽度L1大于所述第二子部分9130b的宽度L2；

所述存储电容Cst的第二极板Cst2在所述基底上的正投影，与所述第一子部分9130a在所述基底上的正投影交叠，所述存储电容Cst的第二极板Cst2与所述第一子部分9130a通过设置在该交叠处的过孔电连。

0上述设置方式使得所述存储电容Cst的第二极板Cst2能够与所述第一子部分9130a之间形成较大面积的交叠区域，从而更有利于降低该过孔的布局难度。需要说明，图13a中的标记40代表基底以及设置在基底上的一些膜层(如缓冲层、隔离层等)。

如图5和图9所示，在一些实施例中，在垂直于所述第一方向的方向上，5设置所述电源补偿图形97的第一端D具有第一宽度，沿靠近该第一子图形所属子像素中的电源信号线图形的方向(即图9中带箭头的虚线指向的方向)，所述第一宽度逐渐增大。

上述设置方式不仅使得所述电源补偿图形97与所述电源信号线图形91之间具有更好的连接性能，同时还避免了所述电源补偿图形97与所述电源信号线图形91之间的连接处形成直角结构，导致产生静电风险。

如图5、图8、图10和图12所示，在一些实施例中，在所述第一子像素M1中，所述电源突出部分913在所述基底上的正投影与所述第一数据线图形981在所述基底上的正投影交叠，所述电源主体部分(包括第一部分911和第二部分912)在所述基底上的正投影与沿所述第一方向相邻的数据线图形(如第三数据线图形983)在所述基底上的正投影至少部分交叠。

具体地，所述显示基板中，每个子像素均包括所述电源信号线图形91，所述电源信号线图形91的至少部分沿所述第二方向延伸。同一列子像素中，各子像素包括的电源信号线图形91依次电连，可形成为一体结构。所述电源信号线图形91的具体结构多种多样，示例性的，所述电源信号线图形91包括相电连的第一部分911和第二部分912，所述第一部分911与所述第二部分912交替设置。示例性的，所述第二部分912沿所述第一方向突出于所述第一部分911。

示例性的，在所述第一子像素M1中，所述第一部分911在所述基底上的正投影与沿所述第一方向相邻的第三数据线图形983的数据线主体部9801在所述基底上的正投影交叠，所述第二部分912在所述基底上的正投影与该第三数据线图形983的数据线主体部9801在所述基底上的正投影不交叠。

示例性的，所述第一部分911的至少部分沿所述第二方向延伸，所述第二部分912的至少部分沿所述第二方向延伸，在垂直于所述第二方向的方向上，所述第一部分911的宽度等于所述第二部分912的宽度，或者所述第一部分911的宽度大于所述第二部分912的宽度，或者所述第一部分911的宽度小于所述第二部分912的宽度。

上述实施例提供的显示基板中，所述第一数据线图形981在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积，以及沿所述第一方向与该第一数据线图形981相邻的数据线图形在所述基底上的正投影，与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积相接近，从而有效缩小了所述第一数据线图形981与沿第一方向相邻的数据线图形之间的负载差异。

需要说明的是，所述具有固定单位的功能图形包括：电源信号线图形91，初始化信号线图形94，以及与所述电源信号线图形91或所述初始化信号线图形94电连的导电功能图形(如：第二导电连接部962)等。

如图12所示，在一些实施例中，在所述第二子像素M2中，所述电源突出部分913在所述基底上的正投影与所述第二数据线图形982在所述基底上的正投影不交叠。

示例性的，在所述第二子像素M2中，所述电源突出部分913在所述基底上的正投影，与沿第二方向相邻的第一数据线981的延长部分在所述基底上的正投影交叠。

如图12所示，在一些实施例中，在所述第三子像素M3中，所述电源突出部分913在所述基底上的正投影与所述第三数据线图形983在所述基底上的正投影不交叠。

示例性的，在所述第三子像素M3中，所述电源突出部分913在所述基底上的正投影，与沿第二方向相邻的第四数据线984的延长部分在所述基底上的正投影交叠。

如图12所示，在一些实施例中，在所述第四子像素M4中，所述电源突出部分913在所述基底上的正投影与所述第四数据线图形984在所述基底上的正投影交叠，所述电源主体部分在所述基底上的正投影与沿所述第一方向相邻的数据线图形(如第二数据线图形982)在所述基底上的正投影交叠。

示例性的，在所述第四子像素M4中，所述电源主体部分包括第一部分911和第二部分912，所述第一部分911在所述基底上的正投影与沿所述第一方向相邻的第六数据线图形986的数据线主体部9801在所述基底上的正投影交叠，所述第二部分912在所述基底上的正投影与该第六数据线图形986的数据线主体部9801在所述基底上的正投影不交叠。

上述实施例提供的显示基板中，使得所述第四数据线图形984在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积，和所述第六数据线图形986在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积接近，从而有效缩小了所述第四数据线图形984与所述第六数据线图形986之间的负载差异。值得注意，图12中还示出了第五子像素M5还包括第五数据线图形985，第七子像素M7还包括第七数据线图形987，第八子像素还包括第八数据线图形988。

上述实施例提供的显示基板中，所述第四数据线图形984在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积，以及沿所述第一方向与该第四数据线图形984相邻的数据线图形在所述基底上的正投影，与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积相接近，从而有效缩小了所述第四数据线图形984与沿第一方向相邻的数据线图形之间的负载差异。

如图10和图11所示，在一些实施例中，所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984均包括数据线主体部9801和数据线突出部9802，所述数据线主体部9801沿所述第二方向延伸，所述数据线突出部9802沿所述第一方向突出于所述数据线主体部9801；

所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括第一导电连接部961和数据写入晶体管，在所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4中，所述数据线突出部9802与所述数据写入晶体管的第一极通过所述第一导电连接部961电连。

示例性的，所述第一导电连接部961的至少部分沿所述第二方向延伸。所述第一导电连接部961的第一端在所述基底上的正投影，与所述数据线突出部9802在所述基底上的正投影具有第一交叠区域，所述第一导电连接部961的第一端与所述数据线突出部9802通过设置在所述第一交叠区域的过孔电连。所述第一导电连接部961的第二端在所述基底上的正投影，与所述数据写入晶体管的第一极在所述基底上的正投影具有第二交叠区域，所述第一导电连接部961的第二端与所述数据写入晶体管的第一极通过设置在所述第二交叠区域的过孔电连，所述数据写入晶体管的第一极通过所述第一导电连接部961接收由对应的所述数据线图形提供的数据信号。

示例性的，所述电源信号线图形91的第二部分912在所述基底上的正投影与所述第一交叠区域沿所述第一方向排列。

沿所述第一方向，所述第一导电连接部961与所述电源信号线图形91之间的距离较远，通过设置所述电源信号线图形91的第二部分912在所述基底上的正投影与所述第一交叠区域沿所述第一方向排列，使得所述第二部分912具有足够的布局空间，从而在保证所述第二部分912在具有较大的面积的情况下，更好的降低了显示基板的布局难度。

如图5、图10和图12所示，在一些实施例中，所述第一子像素M1和所述第二子像素M2均包括：初始化信号线图形94、第二晶体管T2和第二导电连接部962；

所述初始化信号线图形94的至少部分沿所述第二方向延伸，所述初始化信号线图形94用于传输初始化信号；

所述第二晶体管T2的第一极通过所述第二导电连接部962与所述初始化信号线图形94电连，所述第二晶体管T2的第二极与所述驱动晶体管的栅极电连；在所述第一子像素M1中，所述第二导电连接部962在所述基底上的正投影与所述第一数据线图形981在所述基底上的正投影交叠；在所述第二子像素M2中，所述第二导电连接部962在所述基底上的正投影与所述第二数据线图形982在所述基底上的正投影不交叠。

如图12所示，进一步地，所述第三子像素M3和所述第四子像素M4均包括：初始化信号线图形94、第二晶体管T2和第二导电连接部962；

所述初始化信号线图形94的至少部分沿所述第二方向延伸，所述初始化信号线图形94用于传输初始化信号；

所述第二晶体管T2的第一极通过所述第二导电连接部962与所述初始化信号线图形94电连，所述第二晶体管T2的第二极与所述驱动晶体管的栅极电连；

在所述第三子像素M3中，所述第二导电连接部962在所述基底上的正投影与所述第三数据线图形983在所述基底上的正投影不交叠；

在所述第四子像素M4中，所述第二导电连接部962在所述基底上的正投影与所述第四数据线图形984在所述基底上的正投影交叠。

具体地，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括所述初始化信号线图形94，所述第二晶体管T2和所述第二导电连接部962。示例性的，所述第二晶体管T2的第一极在所述基底上的正投影与所述第二导电连接部962的第一端在所述基底上的正投影交叠，所述第二晶体管T2的第一极与所述第二导电连接部962的第一端通过位于该交叠处的过孔电连。所述第二导电连接部962的第二端在所述基底上的正投影与所述初始化信号线图形94在所述基底上的正投影交叠，所述第二导电连接部962的第二端与所述初始化信号线图形94通过位于该交叠处的过孔电连。

所述第二晶体管T2的第二极与所述驱动晶体管的栅极电连，在复位时段，所述第二晶体管T2能够将接收到的所述初始化信号传输至所述驱动晶体管的栅极，实现对所述驱动晶体管的栅极复位。

由于所述第二导电连接部962与所述初始化信号线图形94电连，使得所述初始化信号线图形94具有稳定的电位。上述设置在所述第一子像素M1中，所述第二导电连接部962在所述基底上的正投影与所述第一数据线图形981在所述基底上的正投影交叠；使得所述第一数据线图形981在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积，和所述第三数据线图形在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积更加接近，从而进一步缩小了所述第一数据线图形981与所述第三数据线图形之间的负载差异。

上述设置在所述第四子像素M4中，所述第二导电连接部962在所述基底上的正投影与所述第四数据线图形984在所述基底上的正投影交叠，使得所述第二数据线图形982在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积，和所述第四数据线图形984在所述基底上的正投影与具有固定电位的功能图形在所述基底上的正投影之间的交叠面积更加接近，从而进一步缩小了所述第二数据线图形982与所述第四数据线图形984之间的负载差异。

在一些实施例中，所述第三数据线图形在所述基底上的正投影与所述第一部分911在所述基底上的正投影形成的交叠区域具有第一面积；所述第一数据线图形981在所述基底上的正投影与所述电源突出部分913在所述基底上的正投影形成的交叠区域具有第二面积，所述第一数据线图形981在所述基底上的正投影与显示基板中的第二导电连接部962在所述基底上的正投影具有第三面积；所述第二面积与所述第三面积之和与所述第一面积大致相同。上述设置所述第二面积与所述第三面积之和与所述第一面积大致相同，使得所述第一数据线图形981的负载与所述第三数据线图形的负载基本相同，从而更好的提升了显示基板的显示均一性。

在一些实施例中，所述第二数据线图形在所述基底上的正投影与所述第一部分911在所述基底上的正投影形成的交叠区域具有第一面积；所述第四数据线图形984在所述基底上的正投影与所述电源突出部分913在所述基底上的正投影形成的交叠区域具有第二面积，所述第四数据线图形984在所述基底上的正投影与显示基板中的第二导电连接部962在所述基底上的正投影具有第三面积；所述第二面积与所述第三面积之和与所述第一面积大致相同。上述设置所述第二面积与所述第三面积之和与所述第一面积大致相同，使得所述第二数据线图形982的负载与所述第四数据线图形984的负载基本相同，从而更好的提升了显示基板的显示均一性。

如图5、图8、图9、图12和图19所示，在一些实施例中，所述电源突出部分913包括第三部分9130、第四部分9131和第五部分9132；所述第三部分9130沿所述第二方向延伸，在第一子像素M1中，所述第三部分9130在所述基底上的正投影与所述第一数据线图形981在所述基底上的正投影交叠。在第四子像素M4中，所述第三部分9130在所述基底上的正投影与所述第四数据线图形984在所述基底上的正投影交叠。

在第一子像素M1中，通过设置所述第三部分9130沿所述第二方向的长度，即可控制所述第一数据线图形981与所述第三部分9130交叠的面积，进而调节所述第一数据线图形981的负载。在第三子像素M3中，通过设置所述第三部分9130沿所述第二方向的长度，即可控制所述第四数据线图形984与所述第三部分9130交叠的面积，进而调节所述第四数据线图形984的负载。

如图5、图12和图13a所示，在一些实施例中，所述显示基板还包括沿远离所述基底的方向依次层叠设置的层间绝缘层ILD和第一平坦层PLN1；所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984均位于所述第一平坦层PLN1背向所述基底的表面；所述电源信号线图形91与所述电源补偿图形97均位于所述层间绝缘层ILD背向所述基底的表面。

具体地，上述设置所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984均位于所述第一平坦层PLN1背向所述基底的表面，使得所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984均同层设置，当所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984采用相同材料制作时，能够将所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984在同一次构图工艺中形成，从而更好的简化了显示基板的制作流程，节约了制作成本。

需要说明的是，所述第一数据线图形981、所述第二数据线图形982、所述第三数据线图形983和所述第四数据线图形984可形成所述显示基板中的第二源漏金属层。值得注意，所述第二源漏金属层还可以包括其它结构。

如图5、图7和图18所示，在一些实施例中，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括：阳极图形、初始化信号线图形94、屏蔽图形80、驱动晶体管、第二晶体管T2；

在所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4中，所述第二晶体管T2的第一极与所述初始化信号线图形94电连，所述第二晶体管T2的第二极与所述驱动晶体管的栅极电连；

所述屏蔽图形80与所述电源信号线图形91电连，所述屏蔽图形80在所述基底上的正投影与所述第二晶体管T2的第一极在所述基底上的正投影至少部分交叠。

具体地，各所述子像素还包括：阳极图形、初始化信号线图形94、屏蔽图形80、驱动晶体管、第二晶体管T2和第七晶体管T7；所述第二晶体管T2的栅极与复位信号线图形95电连，所述第二晶体管T2的第一极与所述初始化信号线图形94电连，所述第二晶体管T2的第二极与所述驱动晶体管的栅极电连，所述第二晶体管T2用于对所述驱动晶体管的栅极复位。

所述第七晶体管T7的栅极与其所属子像素沿第二方向相邻的下一个子像素包括的复位信号线图形95'电连，所述第七晶体管T7的第一极与沿所述第二方向相邻的下一个子像素中的初始化信号线图形94'电连，所述第七晶体管T7的第二极与所述子像素中的阳极图形电连，所述第七晶体管T7用于对阳极图形进行复位。

各所述子像素还包括屏蔽图形80，所述屏蔽图形80在所述基底上的正投影与所述电源信号线图形91在所述基底上的正投影交叠，所述屏蔽图形80与所述电源信号线图形91通过设置在该交叠处的过孔实现电连。示例性的，所述屏蔽图形80在所述基底上的正投影与所述电源信号线图形91的第二部分912在所述基底上的正投影交叠，所述屏蔽图形80与所述电源信号线图形91的第二部分912通过设置在该交叠处的过孔直接电连。

上述将所述屏蔽图形80与所述电源信号线图形91电连，使得所述屏蔽图形80具有稳定的电位，这样不仅有利于所述子像素驱动电路处于稳定的工作状态，还更好的保证了所述屏蔽图形80的屏蔽效果。

通过设置所述屏蔽图形80在所述基底上的正投影与所述第二晶体管T2的第一极在所述基底上的正投影交叠，和/或，所述屏蔽图形80在所述基底上的正投影与沿所述第二方向相邻子像素中的所述第七晶体管T7的第一极在所述基底上的正投影交叠，使得所述屏蔽图形80屏蔽了由于数据信号跳变对所述第二晶体管T2的第一极和/或所述第七晶体管T7的第一极产生的影响，进而避免了对初始化信号线图形94上传输的初始化信号产生影响。

如图5、图7和图18所示，在一些实施例中，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括：第一导电连接部、第五导电连接部965和数据写入晶体管；

在所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4中，所述第二晶体管T2的第二极通过所述第五导电连接部965与所述驱动晶体管的栅极电连；

所述第一导电连接部961与数据写入晶体管的第一极电连；所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连；

所述屏蔽图形80在所述基底上的正投影与所述第一导电连接部961在所述基底上的正投影至少部分交叠。

具体地，在每个子像素中，所述第五导电连接部965的至少部分沿所述第二方向延伸。所述第五导电连接部965的一端在所述基底上的正投影与所述第二晶体管T2的第二极在所述基底上的正投影具有第六交叠区域，所述第五导电连接部965的一端与所述第二晶体管T2的第二极通过设置在所述第六交叠区域的过孔电连，所述第五导电连接部965的另一端在所述基底上的正投影与所述驱动晶体管的栅极在所述基底上的正投影交叠，所述第五导电连接部965的另一端与所述驱动晶体管的栅极通过设置在该交叠处的过孔电连。

各所述子像素还包括第一导电连接部961，示例性的，所述第一导电连接部961的至少部分沿所述第二方向延伸。所述第一导电连接部961的第一端在所述基底上的正投影，与对应的所述数据线突出部9802在所述基底上的正投影具有第一交叠区域，所述第一导电连接部961的第一端与该数据线突出部9802通过设置在所述第一交叠区域的过孔电连。所述第一导电连接部961的第二端在所述基底上的正投影，与所述数据写入晶体管的第一极在所述基底上的正投影具有第二交叠区域，所述第一导电连接部961的第二端与所述数据写入晶体管的第一极通过设置在所述第二交叠区域的过孔电连，所述数据写入晶体管的第一极通过所述第一导电连接部961接收由对应的数据线图形提供的数据信号。

示例性的，所述屏蔽图形80包括相电连的第一屏蔽部801和第二屏蔽部802，所述第一屏蔽部801在所述基底上的正投影与所述电源信号线图形91在所述基底上的正投影交叠，所述第一屏蔽部801与所述电源信号线图形91通过设置在该交叠处的过孔直接电连。

示例性的，所述第一屏蔽部801与所述第二屏蔽部802形成为一体结构。

示例性的，所述第一屏蔽部801为沿所述第一方向延伸的方形结构，所述第一屏蔽部801在所述基底上的正投影与所述第二晶体管T2的第一极在所述基底上的正投影交叠，和/或，所述第一屏蔽部801在所述基底上的正投影与沿所述第二方向相邻子像素中的所述第七晶体管T7的第一极在所述基底上的正投影交叠。

示例性的，所述第一屏蔽部801在所述基底上的正投影与所述复位信号线图形95在所述基底上的正投影不交叠。

示例性的，所述屏蔽图形80中的第一屏蔽部801在所述基底上的正投影与所述第一导电连接部961在所述基底上的正投影至少部分交叠。

如图5所示，在一些实施例中，所述屏蔽图形80的至少部分在所述基底上的正投影，位于所述第一导电连接部961在所述基底上的正投影与所述第五导电连接部965在所述基底上的正投影之间。

示例性的，如图13b所示，所述屏蔽图形80中的所述第二屏蔽部802在所述基底上的正投影，位于所述第二交叠区域与所述第六交叠区域之间。

示例性的，所述第二屏蔽部802为沿所述第二方向延伸的方形结构。

上述设置方式使得所述第二屏蔽部802能够更好的屏蔽数据信号变化对第二晶体管T2的第二极产生的影响，进而避免了数据信号的变化对驱动晶体管的栅极信号产生影响。由于驱动晶体管的栅极信号直接影响子像素亮度，因此上述设置方式使所述驱动晶体管的栅极电位更加稳定，从而使得显示基板在用于显示时能够获得更好的显示效果。

如图5、图7和图18所示，在一些实施例中，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括：第一晶体管T1；

在每个子像素中，所述第一晶体管T1的第一极与所述驱动晶体管的第二极电连，所述第一晶体管T1的第二极与所述驱动晶体管的栅极电连；

所述第一晶体管T1的有源图形包括间隔设置的两个半导体部分，以及分别连接所述两个半导体部分的第一导体部分；

所述屏蔽图形80在所述基底上的投影还与所述第一导体部分在所述基底上的正投影至少部分交叠。

具体地，各所述子像素还均包括第一晶体管T1，所述第一晶体管T1的栅极与栅线图形92电连，所述第一晶体管T1的第一极与所述驱动晶体管的第二极电连，所述第一晶体管T1的第二极与所述驱动晶体管的栅极电连。

所述第一晶体管T1形成为双栅结构，所述第一晶体管T1的有源图形包括间隔设置的两个半导体部分，以及分别连接所述两个半导体部分的第一导体部分，所述第一晶体管T1的栅极在所述基底上的正投影，覆盖所述两个半导体部分在所述基底上的正投影，所述第一晶体管T1的栅极在所述基底上的正投影与所述第一导体部分在所述基底上的正投影不交叠。

示例性的，所述屏蔽图形80还包括与所述第一屏蔽部801电连的第三屏蔽部803，所述第三屏蔽部803的至少部分为沿所述第二方向延伸的方形结构。

示例性的，所述第一屏蔽部801与所述第三屏蔽部803形成为一体结构。

示例性的，所述屏蔽图形80还包括与所述第一屏蔽部801电连的第三屏蔽部803，所述第三屏蔽部803在所述基底上的正投影与所述第一导体部分在所述基底上的正投影交叠。

所述第三屏蔽部803在所述基底上的正投影与所述第一导体部分在所述基底上的正投影交叠。这种设置方式使得所述第三屏蔽图形80能够对所述第一导体部分进行遮挡，避免了数据信号的变化对所述第一晶体管T1产生影响，进而避免了数据信号的变化对驱动晶体管的栅极信号产生影响。

在一些实施例中，沿垂直于所述基底的方向上，所述屏蔽图形80位于所述第二晶体管T2的第一极与所述第一导电连接部961之间。

示例性的，所述显示基板还包括位于所述第二晶体管T2的第一极与所述第一导电连接部961之间的第二栅极绝缘层，在每个子像素中，所述初始化信号线图形94与所述屏蔽图形80均位于所述第二栅极绝缘层背向所述基底的表面。

上述设置所述初始化信号线图形94与所述屏蔽图形80均位于所述第二栅极绝缘层背向所述基底的表面，使得所述初始化信号线图形94与所述屏蔽图形80同层设置，当所述初始化信号线图形94与所述屏蔽图形80采用相同的材料制作时，能够将所述初始化信号线图形94与所述屏蔽图形80在同一次构图工艺中形成，从而更好的简化了显示基板的制作流程，节约了制作成本。

如图2、图5和图12所示，在一些实施例中，所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4均包括：发光元件、初始化信号线图形94、复位信号线图形95、栅线图形92、发光控制信号线图形93和电源信号线图形91；所述初始化信号线图形94的至少部分，所述复位信号线图形95的至少部分，所述栅线图形92的至少部分和所述发光控制信号线图形93的至少部分均沿所述第一方向延伸；所述电源信号线图形91的至少部分沿所述第二方向延伸；

所述第一子像素M1、所述第二子像素M2、所述第三子像素M3和所述第四子像素M4还均包括：第一晶体管T1、第二晶体管T2、驱动晶体管(如第三晶体管)、数据写入晶体管(如第四晶体管)、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容Cst；

在每个子像素中，所述驱动晶体管的栅极与所述第一晶体管T1的第二极电连，所述驱动晶体管的第一极与所述第五晶体管T5的第二极电连，所述驱动晶体管的第二极与所述第一晶体管T1的第一极电连；

所述第一晶体管T1的栅极与所述栅线图形92电连；

所述第二晶体管T2的栅极与所述复位信号线图形95电连，所述第二晶体管T2的第一极与所述初始化信号线图形94电连，所述第二晶体管T2的第二极与所述驱动晶体管的栅极电连；

所述数据写入晶体管的栅极与所述栅线图形92电连，所述数据写入晶体管的第一极与该子像素中包括的数据线图形电连，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连；

所述第五晶体管T5的栅极与所述发光控制信号线图形93电连，所述第五晶体管T5的第一极与所述电源信号线图形91电连；

所述第六晶体管T6的栅极与所述发光控制信号线图形93电连，所述第六晶体管T6的第一极与所述驱动晶体管的第二极电连，所述第六晶体管T6的第二极与所述发光元件电连；

所述第七晶体管T7的栅极与沿所述第二方向相邻的下一个子像素中的复位信号线图形95电连，所述第七晶体管T7的第一极与沿所述第二方向相邻的下一个子像素中的所述初始化信号线图形94电连，所述第七晶体管T7的第二极与所述发光元件电连；

所述存储电容的第一极板复用为驱动晶体管的栅极，存储电容的第二极板与所述电源信号线图形91电连。

示例性的，显示基板中每个子像素均包括子像素驱动电路，每个子像素驱动电路均包括：第一晶体管T1、第二晶体管T2、驱动晶体管(如第三晶体管)、数据写入晶体管(如第四晶体管)、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容Cst、第一导电连接部961、第二导电连接部962、第三导电连接部963、第四导电连接部964和第五导电连接部965等。

具体地，所述多个子像素能够划分为沿所述第二方向依次排列的多行子像素，以及沿所述第一方向依次排列的多列子像素，位于同一行的子像素包括的所述初始化信号线图形94依次电连接，形成为一体结构；位于同一行的子像素包括的所述栅线图形92依次电连接，形成为一体结构；位于同一行的子像素包括的所述发光控制信号线图形93依次电连接，形成为一体结构；位于同一行的子像素包括的所述复位信号线图形95依次电连接，形成为一体结构；位于同一列的子像素包括的第一数据线图形981依次电连接，形成为一体结构；位于同一列的子像素包括的第二数据线图形982依次电连接，形成为一体结构；位于同一列的子像素包括的所述电源信号线图形91依次电连接，形成为一体结构。

如图2所示，以一个子像素驱动电路为例，该子像素驱动电路包括7个薄膜晶体管和1个电容。该子像素驱动电路包括的各晶体管均采用P型晶体管，每个晶体管的第一极包括源极，每个晶体管的第二极包括漏极。

第一晶体管T1为双栅结构，第一晶体管T1的栅极201g与栅线图形92电连，第一晶体管T1的源极S1与第三晶体管T3(即驱动晶体管)的漏极D3电连，第一晶体管T1的漏极D1与第三晶体管T3的栅极203g电连。

第二晶体管T2为双栅结构，第二晶体管T2的栅极202g与所述复位信号线图形95电连，第二晶体管T2的源极S2与所述初始化信号线图形94电连，第二晶体管T2的漏极D2与第三晶体管T3的栅极203g电连。

第四晶体管T4(即数据写入晶体管)的栅极204g与所述栅线图形92电连，第四晶体管T4的源极S4与第一数据线图形981或第二数据线图形982电连，第四晶体管T4的漏极D4与第三晶体管T3的源极S3电连。

第五晶体管T5的栅极205g与发光控制信号线图形93电连，第五晶体管T5的源极S5与电源信号线图形91电连，第五晶体管T5的漏极D5与第三晶体管T3的源极S3电连。

第六晶体管T6的栅极206g与发光控制信号线图形93电连，第六晶体管T6的源极S6与第三晶体管T3的漏极D3电连，第六晶体管T6的漏极D6与发光元件EL的阳极电连。

第七晶体管T7的栅极207g与沿所述第二方向相邻的下一个子像素中的复位信号线图形95'电连，第七晶体管T7的漏极D7与对应的发光元件EL的阳极电连，第七晶体管T7的源极S7与沿所述第二方向相邻的下一个子像素中的所述初始化信号线图形94'电连。

存储电容Cst的第一极板Cst1复用为第三晶体管T3的栅极203g，存储电容Cst的第二极板Cst2与所述电源信号线图形91电连。

如图3所示，上述结构的子像素驱动电路在工作时，每个工作周期均包括复位时段P1、写入补偿时段P2和发光时段P3。图3中，E1代表当前子像素中的发光控制信号线图形93上传输的发光控制信号，R1代表当前子像素中的复位信号线图形95上传输的复位信号，D1代表当前子像素中的数据线图形上传输的数据信号，G1代表当前子像素中的栅线图形92上传输的栅极扫描信号，R1'代表当前子像素沿所述第二方向相邻的下一个子像素中的复位信号线图形95'上传输的复位信号。

在所述第一复位时段P1，所述复位信号线图形95输入的复位信号处于有效电平，第二晶体管T2导通，将由所述初始化信号线图形94传输的初始化信号输入至第三晶体管T3的栅极203g，使得前一帧保持在第三晶体管T3上的栅源电压Vgs被清零，实现对第三晶体管T3的栅极203g复位。

在写入补偿时段P2，所述复位信号线图形95输入的复位信号处于非有效电平，第二晶体管T2截止，栅线图形92输入的栅极扫描信号处于有效电平，控制第一晶体管T1和第四晶体管T4导通，相应的数据线图形写入数据信号，并经所述第四晶体管T4传输至第三晶体管T3的源极S3，同时，第一晶体管T1和第四晶体管T4导通，使得第三晶体管T3形成为二极管结构，因此通过第一晶体管T1、第三晶体管T3和第四晶体管T4配合工作，实现对第三晶体管T3的阈值电压补偿，当补偿的时间足够长时，可控制第三晶体管T3的栅极203g电位最终达到Vdata+Vth，Vdata代表数据信号电压值，Vth代表第三晶体管T3的阈值电压。

在写入补偿时段P2，复位信号线图形95'输入的复位信号处于有效电平，控制第七晶体管T7导通，由所述初始化信号线图形94'传输的初始化信号输入至发光元件EL的阳极，控制发光元件EL不发光。

在发光时段P3，发光控制信号线图形93写入的发光控制信号处于有效电平，控制第五晶体管T5和第六晶体管T6导通，使得由电源信号线图形91传输的电源信号输入至第三晶体管T3的源极S3，同时由于第三晶体管T3的栅极203g保持在Vdata+Vth，使得第三晶体管T3导通，第三晶体管T3对应的栅源电压为Vdata+Vth-VDD，VDD为电源信号对应的电压值，基于该栅源电压产生的漏电流流向对应的发光元件EL的阳极，驱动对应的发光元件EL发光。

如图6～8、图10～图13a所示，在制作上述子像素时，子像素对应的各膜层的布局如下：

沿远离基底的方向上依次层叠设置的有源膜层、第一栅极绝缘层GI1、第一栅金属层、第二栅极绝缘层GI2、第二栅金属层、层间绝缘层ILD、第一源漏金属层、第一平坦层PLN1、第二源漏金属层、第二平坦层PLN2和阳极层。

如图6所示，有源膜层用于形成子像素驱动电路中各晶体管的沟道区(被各晶体管的栅极覆盖的部分)，源极(如：S1～S7)和漏极(如：D1～D7)，源极和漏极对应的有源膜层由于掺杂作用，导电性能会优于沟道区对应的有源膜层；有源膜层可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极和漏极可掺杂有n型杂质或p型杂质。

如图6所示，第一栅金属层用于形成子像素驱动电路中各晶体管的栅极(如：201g～207g)，以及子像素包括的栅线图形92、发光控制信号线图形93、复位信号线图形95等结构，每个子像素驱动电路中的第三晶体管T3的栅极203g均复用为该子像素驱动电路中的第二存储电容Cst的第一极板Cst1。

如图7所示，第二栅金属层用于形成第二存储电容Cst的第二极板Cst2，子像素包括的初始化信号线图形94，以及屏蔽图形80。

如图8所示，第一源漏金属层用于形成子像素包括的电源信号线图形91，电源补偿图形和一些导电连接部。

如图11所示，第二源漏金属层用于形成子像素包括的第一数据线图形981、第二数据线图形982和一些导电连接部。

另外，如图5所示，本公开提供的显示基板中，在第二方向上，第四晶体管T4的栅极204g、第一晶体管T1的栅极201g和第二晶体管T2的栅极202g均位于驱动晶体管的栅极(即第三晶体管T3的栅极203g)的第一侧，第七晶体管T7的栅极、第六晶体管T6的栅极206g、第五晶体管T5的栅极均位于驱动晶体管的栅极的第二侧。示例性的，所述驱动晶体管的栅极的第一侧和第二侧为沿第二方向相对的两侧，进一步地，驱动晶体管的栅极的第一侧可以为驱动晶体管的栅极的上侧，驱动晶体管的栅极的第二侧可以为驱动晶体管的栅极的下侧。所述下侧，例如显示基板的用于绑定IC的一侧为显示基板的下侧，驱动晶体管的栅极的下侧，为驱动晶体管的栅极的更靠近IC的一侧。所述上侧为下侧的相对侧，例如为驱动晶体管的栅极的更远离IC的一侧。

在第一方向上，第四晶体管T4的栅极204g和第五晶体管T5的栅极205g均位于驱动晶体管的栅极的第三侧，第一晶体管T1的栅极201g和第六晶体管T6的栅极206g均位于驱动晶体管的栅极的第四侧。示例性的，驱动晶体管的栅极的第三侧和第四侧为沿第一方向相对的两侧；进一步地，驱动晶体管的栅极的第三侧可以为驱动晶体管的栅极的右侧，驱动晶体管的栅极的第四侧可以为驱动晶体管的栅极的左侧。所述左侧和右侧，例如在同一子像素中，第二数据线图形982位于驱动晶体管的栅极右侧，第一数据线图形981位于驱动晶体管的栅极左侧。

本公开实施例还提供了一种显示装置，包括上述显示基板。

上述实施例提供的显示基板中，在所述第一子像素M1中，通过设置所述阳极图形在所述基底上的正投影，与所述第二数据线图形在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影，与该第二数据线图形沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠；使得所述第二数据线图形982，以及其相邻的数据线图形，能够补偿彼此在所述阳极图形(如第一阳极图形71)下方产生的段差，使得所述阳极图形能够形成在相对平坦的表面上，从而使得所述阳极图形具有较高的平坦度，保证了子像素向各个方向发光强度一致，有效改善了显示基板在应用与显示产品时，显示产品产生的色偏问题。

因此，本公开实施例提供的显示装置在包括上述显示基板时，同样具有上述显示基板具有的全部效果，此处不再赘述。

需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。

本公开实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板，所述制作方法包括：在基底上制作阵列分布的多个子像素，所述多个子像素包括：

沿第二方向设置的第一子像素M1和第二子像素M2，所述第一子像素M1包括第一数据线图形981，所述第二子像素M2包括第二数据线图形982，所述第一数据线图形981被配置为给第一子像素M1提供第一数据信号，所述第二数据线图形982被配置为给第二子像素M2提供第二数据信号；

所述第一数据线图形981的至少部分和所述第二数据线图形982的至少部分均沿第二方向延伸，所述第一数据线图形981位于沿所述第二方向延伸的同一列所述第一子像素M1的第一侧，所述第二数据线图形982位于沿所述第二方向延伸的同一列所述第二子像素M2的第二侧；所述第一侧与所述第二侧沿第一方向相对，所述第一方向与所述第二方向相交；

所述第一子像素M1包括第六晶体管T6，以及沿远离所述基底的方向层叠设置的第三导电连接部963、第四导电连接部964和阳极图形；所述第六晶体管T6的第二极通过所述第三导电连接部963和所述第四导电连接部964与所述阳极图形电连；

在所述第一子像素M1中，所述阳极图形在所述基底上的正投影，与所述第二数据线图形982在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影，与该第二数据线图形982沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠。

采用本公开实施例提供制作方法制作的显示基板中，在所述第一子像素M1中，通过设置所述阳极图形在所述基底上的正投影，与所述第二数据线图形在所述基底上的正投影至少部分交叠，所述阳极图形在所述基底上的正投影，与该第二数据线图形沿所述第一方向相邻的数据线图形在所述基底上的正投影至少部分交叠；使得所述第二数据线图形982，以及其相邻的数据线图形，能够补偿彼此在所述阳极图形(如第一阳极图形71)下方产生的段差，使得所述阳极图形能够形成在相对平坦的表面上，从而使得所述阳极图形具有较高的平坦度，保证了子像素向各个方向发光强度一致，有效改善了显示基板在应用与显示产品时，显示产品产生的色偏问题。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示基板，包括：基底和阵列分布在所述基底上的多个子像素，所述多个子像素包括：

沿第一方向设置的第一子像素和第三子像素，所述第一子像素包括第一数据线图形，所述第三子像素包括第三数据线图形，所述第一数据线图形被配置为给第一子像素提供第一数据信号，所述第三数据线图形被配置为给第三子像素提供第三数据信号；

所述第一数据线图形的至少部分和所述第三数据线图形的至少部分均沿第二方向延伸，所述第一数据线图形位于沿所述第二方向延伸的同一列所述第一子像素的第一侧，所述第三数据线图形位于沿所述第二方向延伸的同一列所述第三子像素的第二侧；所述第一侧与所述第二侧沿第一方向相对，所述第一方向与所述第二方向相交；

所述第一子像素、所述第三子像素均包括第六晶体管和阳极图形；所述第六晶体管的第二极和与之对应的所述阳极图形电连；

所述第三子像素还包括第四导电连接部，所述第四导电连接部和所述第一数据线图形、所述第三数据线图形位于同一层；

在所述第三子像素中，所述阳极图形在所述基底上的正投影，与所述第三数据线图形在所述基底上的正投影至少部分交叠，以及与该第三数据线图形沿所述第一方向相邻的第一数据线图形在所述基底上的正投影至少部分交叠。

2.根据权利要求1所述的显示基板，其中，在所述第一子像素中，所述第一子像素的阳极图形与所述第一数据线图形不交叠。

3.根据权利要求1所述的显示基板，其中，在所述第一子像素中，所述第一子像素的阳极图形在所述基底上的正投影与所述第一数据线图形在所述基底上的正投影不交叠，所述第一子像素的阳极图形在所述基底上的正投影与所述一数据线图形相邻的第三数据线图形在所述基底上的正投影不交叠。

4.根据权利要求1所述的显示基板，其中，在所述第三子像素中，所述第四导电连接部包括实体部分和镂空部分；

所述阳极图形在所述基底上的正投影，分别与所述实体部分在所述基底上的正投影，以及所述镂空部分在所述基底上的正投影至少部分交叠。

5.根据权利要求4所述的显示基板，其中，所述第四导电连接部包括第一条状部和第二条状部，所述第一条状部和第二条状部均延所述第二方向延伸，所述第一数据线图形，所述第三数据线图形，所述第一条状部和第二条状部延所述第一方向依次排列，所述第三子像素的阳极图形在所述基底上的正投影，与所述第一数据线图形在所述基底上的正投影，所述第三数据线图形在所述基底上的正投影，所述第一条状部在所述基底上的正投影，以及所述第二条状部在所述基底上的正投影均至少部分交叠。

6.根据权利要求1所述的显示基板，其中，所述第一数据线图形包括延偏移所述第二方向延伸的第一偏移部分，所述第三数据线图形包括延偏移所述第二方向延伸的第三偏移部分，所述第一偏移部分和所述第三偏移部分在所述第一方向上的尺寸均小于所述第三子像素的阳极图形在所述第一方向上的尺寸。

7.根据权利要求6所述的显示基板，其中，所述第一偏移部分和所述第三偏移部分之间的最大距离大于所述第一数据线图形和所述第三数据线图形之间的最小距离。

8.根据权利要求6所述的显示基板，其中，在所述第三子像素中，所述第三子像素的阳极图形在所述基底上的正投影与所述第一偏移部分在所述基底上的正投影和所述第三偏移部分在所述基底上的正投影均不交叠。

9.根据权利要求4所述的显示基板，其中，所述显示基板还包括：

电源信号线图形，所述电源信号线图形用于接收电源电压；

所述电源信号线图形的至少部分沿所述第一方向延伸，所述电源信号线图形位于所述第一数据线图形和所述第三数据线图形靠近所述基底的一侧；

所述电源信号线图形在所述基底上的正投影与所述第一数据线图形在所述基底上的正投影至少部分交叠。

10.根据权利要求9所述的显示基板，其中，所述第一子像素，所述第三子像素均包括驱动晶体管、存储电容和发光元件；

所述驱动晶体管用于向所述发光元件提供驱动信号；

所述存储电容包括第一极板和第二极板，所述第一极板复用为所述驱动晶体管的栅极，所述第二极板用于与所述电源信号线图形电连接；

所述第二极板位于所述电源信号线图形和所述第一极板之间。

11.根据权利要求9所述的显示基板，其中，所述电源信号线图形在所述基底上的正投影与所述第一数据线图形在所述基底上的正投影，以及所述第三数据线图形在所述基底上的正投影均交叠。

12.根据权利要求9所述的显示基板，其中，所述电源信号线图形通过过孔与所述存储电容的第二极板电连接，所述电源信号线图形在所述基底上的正投影与所述存储电容的第二极板在所述基底上的正投影，以及与所述第一数据线图形在所述基底上的正投影均至少部分交叠。

13.根据权利要求5所述的显示基板，其中，所述第一数据线图形，所述第三数据线图形，所述第一条状部和第二条状部在所述基底上的正投影的间距大致相同。

14.根据权利要求5所述的显示基板，其中，所述第一子像素、所述第三子像素均包括：发光元件、初始化信号线图形、复位信号线图形、栅线图形和发光控制信号线图形；所述初始化信号线图形的至少部分，所述复位信号线图形的至少部分，所述栅线图形的至少部分和所述发光控制信号线图形的至少部分均沿所述第一方向延伸；

所述第一子像素、所述第三子像素还均包括：第一晶体管、第二晶体管、驱动晶体管、数据写入晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容；

在每个子像素中，所述驱动晶体管的栅极与所述第一晶体管的第二极电连接，所述驱动晶体管的第一极与所述第五晶体管的第二极电连接，所述驱动晶体管的第二极与所述第一晶体管的第一极电连接；

所述第二晶体管的栅极与所述复位信号线图形电连接，所述第二晶体管的第一极与所述初始化信号线图形电连接，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接；

所述数据写入晶体管的第一极与该子像素中的数据线图形电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；

所述第五晶体管的栅极与所述发光控制信号线图形电连接，所述第五晶体管的第一极用于与所述电源信号线图形电连接；

所述第六晶体管的栅极与所述发光控制信号线图形电连接，所述第六晶体管的第一极与所述驱动晶体管的第二极电连接，所述第六晶体管的第二极与所述发光元件的阳极电连接；

所述第七晶体管的第二极与所述发光元件的阳极电连接，被配置为给所述发光元件的阳极提供初始化信号；

所述存储电容的第一极板复用为所述驱动晶体管的栅极，所述存储电容的第二极板与所述电源信号线图形电连接。

15.根据权利要求5所述的显示基板，其中，所述显示基板还包括第五导电连接部，所述第五导电连接部与所述电源信号线图形同层设置，且位于所述存储电容的第二极板与所述第四导电连接部所在膜层之间；所述第二晶体管的第二极通过所述第五导电连接部与所述驱动晶体管的栅极电连。

16.根据权利要求15所述的显示基板，其中，所述第一条状部在所述基底上的正投影与所述第五导电连接部在所述基底上的正投影不交叠。

17.根据权利要求14所述的显示基板，其中，所述电源信号线图形通过至少两个过孔分别与所述第五晶体管的第一极和所述存储电容的第二极板电连接，至少两个过孔延所述第二方向排列。

18.根据权利要求17所述的显示基板，其中，所述至少两个延所述第二方向排列的过孔在所述基底上的正投影与所述第一数据线图形在所述基底上的正投影交叠。

19.根据权利要求1所述的显示基板，其中，所述第一子像素为红色子像素或者蓝色子像素；所述第三子像素为绿色子像素。

20.一种显示装置，包括如权利要求1～19中任一项所述的显示基板。

Images