KR102575175B1 - 레졸버 출력 신호 정류 장치 및 그 방법 - Google Patents

레졸버 출력 신호 정류 장치 및 그 방법 Download PDF

Info

Publication number
KR102575175B1
KR102575175B1 KR1020180088029A KR20180088029A KR102575175B1 KR 102575175 B1 KR102575175 B1 KR 102575175B1 KR 1020180088029 A KR1020180088029 A KR 1020180088029A KR 20180088029 A KR20180088029 A KR 20180088029A KR 102575175 B1 KR102575175 B1 KR 102575175B1
Authority
KR
South Korea
Prior art keywords
signal
resolver
output signal
delay
resolver output
Prior art date
Application number
KR1020180088029A
Other languages
English (en)
Other versions
KR20200012572A (ko
Inventor
이명석
Original Assignee
현대자동차 주식회사
기아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사, 기아 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020180088029A priority Critical patent/KR102575175B1/ko
Priority to US16/191,729 priority patent/US10419002B1/en
Priority to CN201811450963.6A priority patent/CN110784130B/zh
Publication of KR20200012572A publication Critical patent/KR20200012572A/ko
Application granted granted Critical
Publication of KR102575175B1 publication Critical patent/KR102575175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/14—Electronic commutators
    • H02P6/16—Circuit arrangements for detecting position
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/20—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature
    • G01D5/204—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature by influencing the mutual induction between two or more coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00—Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation
    • H02P21/14—Estimation or adaptation of machine parameters, e.g. flux, current or voltage
    • H02P21/18—Estimation of position or speed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2403/00—Power transmission; Driving means
    • B65H2403/90—Machine drive
    • B65H2403/92—Electric drive
    • B65H2403/923—Synchronous motor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24428—Error prevention
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/41—Servomotor, servo controller till figures
    • G05B2219/41326—Step motor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2209/00—Indexing scheme relating to controlling arrangements characterised by the waveform of the supplied voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

본 발명은 레졸버 출력 신호 정류를 위한 장치 내지 그 방법에 관한 것으로, 전동기의 회전자의 위치에 관한 신호인 여자 신호를 입력 받고 이에 따른 레졸버 출력 신호를 출력하는 레졸버; 상기 여자 신호가 정류된 기준 정류 신호를 입력 받고, 상기 기준 정류 신호를 기설정값만큼 지연시킨 지연 신호를 출력하는 마이크로 프로세서; 및 상기 레졸버 출력 신호가 정류된 기준 여자 신호를 입력 받고, 마이크로 프로세서로부터 지연 신호를 입력 받으며, 상기 기준 여자 신호와 지연 신호를 비교하여 위상차 검출 신호 및 지연량 과부족 신호를 마이크로 프로세서로 출력하는 지연량 검출 회로;를 포함하되 상기 마이크로 프로세서는 상기 위상차 검출 신호를 이용하여 레졸버 출력 신호의 지연량을 검출하고 상기 지연량을 기초로 정류 신호를 출력하며, 상기 정류 신호를 입력 받고 레졸버 출력 신호를 정류 신호에 따른 스위칭 동작으로 정류하여 보상 신호를 출력 하는 스위칭 증폭 회로;를 더 포함할 수 있다

Description

레졸버 출력 신호 정류 장치 및 그 방법{APPARATUS AND METHOD OF RETIFICATING RESOLVER OUTPUT SIGNAL}
본 발명은 레졸버 출력 신호 정류 장치 및 그 방법에 관한 것으로써, 보다 상세하게는 레졸버 출력신호의 지연량을 마이크로 프로세서를 이용하여 계산하고, 이를 기초로 레졸버 출력 신호를 정류하는 레졸버 출력 신호 정류 장치 및 그 방법에 관한 것이다.
영구자석 동기전동기(Permanent Magnet Synchronous Motor)를 구동하기 위해서는 정확한 회전자 위치정보가 요구된다. 레졸버를 이용하면 회전자의 절대위치를 알 수 있다. 그러나 레졸버의 변압비 차이, 불평형 여자신호, 불균일한 인덕턴스 성분, 신호처리 회로상의 왜곡 등으로 인해 신호의 크기 불평형이 발생하고, 이는 위치정보에 주기적인 오차 성분이 나타나게 한다. 이로 인해 전동기 제어 성능이 악화되어 고성능 분야에서의 사용에 제약을 가져온다.
종래 이러한 오차를 해결하기 위하여 레졸버 디지털 변환기(RESOLVER DIGITAL CONVERTER; RDC)를 사용하였다. 다만, RDC를 이용하는 경우에 진상(進相) 커패시터, 지상(遲相) 커패시터를 사용하나, 이러한 방법으로는 레졸버 상태변화에 따른 보상이 불가하다. 또한, 레졸버 및 각종 필터들에 의한 지연량을 보상하기 위한 여러 고안들과 논문들이 제시되어 있지만 수학적으로 상당히 복잡하여 마이크로프로세서에 많은 부하를 필요로 하며, 구체적으로 구현하기에는 어려움이 많다.
하나의 예로서, 일본 공개특허공보 특개2015-135283호에는 모터에 설치된 리졸버의 여자 코일을 여자하기 위한 정현파형 여자 신호와 상기 리졸버로부터 출력되는 상기 모터의 회전각에 따른 리졸버각의 정보를 포함한 리졸버 신호가 동상 또는 역상 중 어느 것인지를 판정하는 동상 역상 판정부와, 상기 동상 역상 판정부에 의한 판정 결과에 기초하여 상기 리졸버각이 제1 상한, 제2 상한, 제3 상한 또는 제4 상한 중 어느 것에 있는지를 판정하는 상한 판정부를 구비하는 회전각 검출장치가 개시된다.
따라서, 본 발명의 경우에, RDC를 사용하지 않고, 마이크로 프로세서를 이용하여 실시간으로 레졸버 출력 신호를 정류함으로써 레졸버 출력 신호의 오차를 감소시키고 연산 증폭기(op-amp)와 같은 소자를 사용하여 정류회로의 크기를 줄이고 출력의 선형성을 향상시키며 보상 회로를 단순화하는데 그 목적이 있다.
상기 과제를 해결하기 위해 본 발명의 하나의 실시예는, 전동기의 회전자의 위치에 관한 신호인 여자 신호를 입력 받고 이에 따른 레졸버 출력 신호를 출력하는 레졸버, 상기 여자 신호가 정류된 기준 정류 신호를 입력 받고, 상기 기준 정류 신호를 기설정값만큼 지연시킨 지연 신호를 출력하는 마이크로 프로세서, 및 상기 레졸버 출력 신호가 정류된 기준 여자 신호를 입력 받고, 마이크로 프로세서로부터 지연 신호를 입력 받으며, 상기 기준 여자 신호와 지연 신호를 비교하여 위상차 검출 신호 및 지연량 과부족 신호를 마이크로 프로세서로 출력하는 지연량 검출 회로를 포함하되, 상기 마이크로 프로세서는 상기 위상차 검출 신호를 이용하여 레졸버 출력 신호의 지연량을 검출하고 상기 지연량을 기초로 정류 신호를 출력하며, 상기 정류 신호를 입력 받고 레졸버 출력 신호를 정류 신호에 따른 스위칭 동작으로 정류하여 보상 신호를 출력 하는 스위칭 증폭 회로를 더 포함할 수 있다.
또한, 상기 지연량 검출 회로는, 상기 지연 신호와 상기 기준 여자 신호를 입력 받아 상기 지연 신호와 상기 기준 여자 신호 사이의 위상차를 나타내는 위상차 검출 신호를 출력하는 배타적 오아 게이트(Exclusive or gate) 및 상기 기준 여자 신호를 입력 신호로 입력 받고, 상기 지연 신호를 기준클록으로 입력받아 상기 기준 여자 신호에 대한 상기 지연 신호의 빠르고 늦음을 상기 지연량 과부족 신호로 출력하는 D-형 플립플롭(D-type FlipFlop)을 포함할 수 있다.
또한. 상기 마이크로 프로세서는 비교 출력 기능을 이용하여 지연량을 구하는 것을 특징으로 할 수 있다.
또한, 상기 마이크로 프로세서는 입력 캡쳐 기능을 이용하여 지연량을 구하는 것을 특징으로 할 수 있다.
또한, 상기 마이크로 프로세서는, 기준 정류 신호가 입력되어 인터럽트가 발생한 경우 카운트를 초기화하고 초기값부터 카운트를 증가 시키는 카운터 회로, 상기 지연량을 저장하는 비교값 레지스터, 상기 비교값 레지스터의 지연량과 상기 카운터 회로의 카운트가 동일한지 여부를 검출하는 비교 회로 및 상기 지연량과 상기 카운트가 동일한 것이 검출되면 기설정한 출력 예정값을 출력하는 출력 회로를 포함할 수 있다.
또한, 상기 스위칭 증폭 회로는, 정류 신호와 레졸버 출력 신호의 극성이 동일한 경우, 레졸버 출력 신호가 양의 극성을 띄면 버퍼 회로로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 반전 증폭기로 동작하는 것을 특징으로 할 수 있다.
또한, 상기 스위칭 증폭 회로는, 정류 신호와 레졸버 출력 신호의 극성이 반대인 경우, 레졸버 출력 신호가 양의 극성을 띄면 반전 증폭기로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 버퍼 회로로 동작하는 것을 특징으로 할 수 있다.
상기 과제를 해결하기 위해 본 발명의 다른 실시예는, 여자 신호 발생기에서 출력한 여자 신호를 입력 받은 레졸버에서 출력된 레졸버 출력 신호를 정류하는 방법에 있어서, 마이크로 프로세서에서 상기 여자 신호가 정류된 기준 정류 신호를 기설정한 값으로 지연시킨 지연 신호를 출력하는 단계, 지연량 검출 회로에서 상기 지연 신호와 상기 레졸버 출력 신호가 정류된 기준 여자 신호를 비교하여 위상차 검출 신호 및 지연량 과부족 신호를 상기 마이크로 프로세서에 입력하는 단계, 상기 마이크로 프로세서에서 상기 위상차 검출 신호를 기초로 레졸버 출력 신호의 지연량을 검출 하는 단계, 상기 마이크로 프로세서에서 상기 기준 정류 신호를 상기 지연량을 기초로 지연시킨 정류 신호를 출력하는 단계, 스위칭 증폭 회로에서 상기 정류 신호를 입력 받아 상기 정류 신호에 따른 스위칭 동작으로 상기 레졸버 출력 신호가 정류된 보상 신호를 출력하는 단계, 를 포함할 수 있다.
삭제
또한, 상기 지연량 검출 회로는 배타적 오아 게이트(Exclusive or Gate) 및 D-형 플립플롭(D-type FlipFlop)을 더 포함할 수 있다.
또한, 상기 위상차 검출 신호 내지 지연량 과부족 신호가 출력되는 단계는 배타적 오아 게이트(Exclusive or Gate)에서 상기 지연 신호와 상기 기준 여자 신호 사이의 위상차를 나타내는 위상차 검출 신호가 출력되는 단계 및 D-형 플립플롭(D-type FlipFlop)에서 상기 기준 여자 신호를 입력 신호로 입력 받고, 상기 지연 신호를 기준클록으로 입력받아 상기 기준 여자 신호에 대한 상기 지연 신호의 빠르고 늦음이 검출된 신호인 상기 지연량 과부족 신호가 출력되는 단계를 포함할 수 있다.
또한, 상기 레졸버 출력 신호의 지연량을 검출하는 단계는 마이크로 프로세서의 출력 비교 기능을 이용하여 수행되는 것을 특징으로 할 수 있다.
또한, 상기 레졸버 출력 신호의 지연량을 검출하는 단계는 마이크로 프로세서의 입력 캡쳐 기능을 이용하여 수행되는 것을 특징으로 할 수 있다.
또한, 상기 마이크로 프로세서는, 상기 마이크로 프로세서에 기준 정류 신호가 입력되어 인터럽트가 발생한 때 카운터 회로의 카운트를 초기화하고 상기 초기화 된 카운트를 증가 시키는 단계, 비교값 레지스터에 상기 지연량을 저장하는 단계, 비교 회로에서 상기 비교값 레지스터의 지연량과 상기 카운터 회로의 카운트가 동일한지 여부를 검출하는 단계 및 상기 지연량과 상기 카운트가 동일한 경우 출력 회로에서 기설정한 출력예정값이 출력되는 단계를 포함할 수 있다.
또한, 상기 보상 신호를 출력하는 단계에서 스위칭 증폭 회로는 정류 신호와 레졸버 출력 신호의 극성이 동일한 경우 레졸버 출력 신호가 양의 극성을 띄면 버퍼 회로로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 반전 증폭기로 동작하는 것을 특징으로 할 수 있다.
또한, 상기 보상 신호를 출력하는 단계에서 스위칭 증폭 회로는 정류 신호와 레졸버 출력 신호의 극성이 반대인 경우 레졸버 출력 신호가 양의 극성을 띄면 반전 증폭기로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 경우 버퍼 회로로 동작하는 것을 특징으로 할 수 있다.
상술한 바와 같이 본 발명은 op-amp와 같은 선형성이 보장되는 소자를 사용하여 회로를 구성하여 선형성의 향상되고, 종래의 RDC와 같은 회로에서는 다수의 부품이 사용된 반면 op-amp및 스위칭 증폭 회로를 포함한 소수의 부품으로 구현이 가능하여 회로의 크기를 줄일 수 있고 또한 레졸버 출력 신호를 실시간 보상함으로써 측정 오차가 감소될 수 있다.
본 개시를 더욱 잘 이해할 수 있도록, 다양한 형태가 예시로서 기재될 것이며, 참조번호가 첨부된 도면에 부여된다.
도 1은 본 발명의 실시예에 따른 레졸버 출력 신호 정류 시스템의 블록도이다.
도 2는 본 발명의 실시예에 따른 레졸버 구조 및 레졸버 신호의 파형을 나타낸다.
도 3은 본 발명의 실시예에 따른 정류 회로를 도시한 블록도이다.
도 4는 본 발명의 실시예에 따른 레졸버 출력 신호 정류 방법에 관한 흐름도이다.
도 5는 본 발명의 실시예에 따른 기준 여자 신호 출력 원리를 나타낸 신호 파형을 도시한다.
도 6은 본 발명의 실시예에 따른 기준 정류 신호 및 지연 신호의 출력원리를 나타낸 신호 파형을 도시한다.
도 7은 본 발명의 실시예에 따른 지연량 검출 회로의 내부구성을 나타낸다.
도 8은 본 발명의 실시예에 따른 위상차 검출 신호와 지연량 과부족 신호를 나타낸다.
도 9는 본 발명의 실시예에 따른 마이크로 프로세서의 출력 비교 기능을 이용한 출력신호 출력 원리를 나타낸 블록도이다.
도 10은 본 발명의 실시예에 따른 출력 비교 기능을 이용한 정류 신호 출력의 흐름도이다.
도 11은 본 발명의 실시예에 따른 출력비교 기능을 이용한 출력 신호를 도시한다.
도 12는 본 발명의 실시예에 따른 스위칭 증폭 회로를 도시한다.
도 13는 본 발명의 실시예에 따른 스위칭 증폭 회로가 버퍼 회로 일 때의 회로도이다.
도 14은 본 발명의 실시예에 따른 스위칭 증폭 회로가 증폭도가 -1인 반전 증폭기일 때의 회로도이다.
도 15는 본 발명의 실시예에 따른 레졸버 출력 신호와 정류 신호의 극성이 동일할 때 보상 신호를 나타낸 그래프이다.
도 16은 본 발명의 실시예에 따른 레졸버 출력 신호와 정류 신호의 극성이 반대일 때 보상 신호를 나타낸 그래프이다.
도 17는 본 발명의 실시예에 따른 마이크로 프로세서의 입력 캡쳐 기능을 이용한 출력 신호 출력 원리를 나타낸 블록도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 레졸버 출력 신호 정류 시스템의 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 레졸버 출력 신호 지연량 검출을 위한 시스템은 레졸버(20)에서 출력되는 신호의 지연량을 검출하여 보상하기 위한 것이다. 레졸버(20)는 전동기의 회전자의 위치를 검출하기 위한 것이나, 레졸버 신호(26,26')가 필터(30) 등에 의하여 지연되어 정확한 회전자의 위치가 측정되지 않는 문제점이 있다.
상기 레졸버 출력 신호 지연량 검출을 위한 시스템은 여자 신호 발생기(10), 레졸버(20), 필터(30), 정류 회로(100)로 구성된다.
여자 신호 발생기(10)는 전동기의 위치에 관한 신호인 여자 신호(11)를 출력하여 레졸버(20)와 정류 회로(100)에 각각 입력한다. 예를 들어, 여자 신호 발생기(10)는 CPU, 모터 등일 수 있으나, 이에 한정되지 아니한다. 또한, 상기 여자 신호(11)가 증폭기(40)에서 증폭된 여자 입력 신호(25)가 레졸버(20)에 입력될 수 있다(도 2 및 도 3 참고). 상기 여자 신호 발생기(10)에 의하여 여자 신호(11)가 발생되는 과정은 통상의 기술자에게 자명하므로 본 명세서에서는 이에 대한 설명은 생략한다.
레졸버(20)는 전동기의 회전자의 각도를 검출하기 위한 장치로써, 여자 신호(11)를 입력 받아 레졸버 신호(26,26')를 출력한다. 상기 레졸버(20)는 여자 신호(11)가 증폭기(40)에서 증폭된 여자 입력 신호(25)를 입력 받을 수 있다.
필터(30)는 레졸버 신호(26,26')의 잡음 내지 노이즈를 제거하기 위한 장치로, 상기 레졸버(20)로 부터 레졸버 신호(26,26')를 입력 받아 잡음 내지 노이즈를 제거하여 레졸버 출력 신호(12,12')를 출력한다.
상기 레졸버(20)의 구조 및 레졸버 신호(26,26')에 관하여는 도 2를 참고로 설명한다.
도 2는 본 발명의 실시예에 따른 레졸버의 구조와 레졸버 신호의 파형을 나타낸다.
레졸버(20)는 1차측 권선(21)과 2차측 L1권선(22), L2권선(23), 그리고 회전자(24)로 구성된다.
상기 1차측 권선(21)에는 여자 입력 신호(25)가 입력 된다. 상기 2차측 L1권선(22)에서는 쇄교 자속에 의한 sin파와 여자 입력 신호(25)가 곱해져 레졸버 신호(26)로 출력된다. 상기 1차측 권선(21)에는 여자 신호(11)가 입력 될 수 있다.
상기 2차측 L2권선(23)에서는 쇄교 자속에 의한 cos파와 여자 입력 신호(25)가 곱해져 레졸버 신호(26')가 출력된다.
상기 레졸버 신호(26,26')는 각각 사인파와 코사인파 형태를 띄며 주기적으로 출력되는 신호이다.
또한 상기 레졸버 신호(26,26')가 출력되는 과정은 당업자에게 자명하므로 생략한다.
상기 레졸버 신호는(26,26')는 각기 각각의 필터(30)를 거치며 노이즈나 잡음이 제거되어 각각 레졸버 출력 신호(12,12')로 출력 되며, 상기 레졸버 출력 신호(12,12')는 각각의 정류 회로(100)에 병렬적으로 입력된다. 상기 정류 회로(100)의 시스템의 작동은 동일하므로 하나의 레졸버 출력 신호(12)가 정류 회로(100)에서 정류되는 것을 설명하기로 한다.
정류 회로(100)는 상기 레졸버 출력 신호(12)를 입력 받아 정류시킨다. 상기 정류 회로(100)에 관하여는 도 3을 참고로 자세히 설명한다.
도 3은 본 발명의 실시예에 따른 레졸버 출력 신호 정류 회로를 도시한 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 정류 회로(100)는 제1 비교기(50), 제2 비교기(60), 스위칭 증폭 회로(70), 지연량 검출 회로(80), 마이크로 프로세서(90)를 포함한다.
제1 비교기(50)는 레졸버 출력 신호(12)를 입력 받아 이를 정류하여 기준 여자 신호(15)를 출력한다.
제2 비교기(60)는 여자 신호 발생기(10)에서 출력한 여자 신호(11)를 정류하여 기준 정류 신호(13)를 출력한다.
상기 제1 비교기(50) 내지 제2 비교기(60)는 연산 증폭기 일 수 있으나 이에 한정하지 아니한다.
스위칭 증폭 회로(70)는 레졸버 출력 신호(12)를 정류 신호(16)에 기초하여 정류하고 보상 신호(17)를 출력한다.
지연량 검출 회로(80)는 기준 여자 신호(15)와 지연 신호(14)를 비교하여 레졸버 출력 신호(12)의 지연량에 관한 신호인 위상차 검출 신호(82)와 지연량 과부족 신호(84)를 출력한다.
상기 지연량 검출 회로(80)는 설정된 프로그램에 의해 동작하는 하나 이상의 프로세서로 구현될 수 있으며, 상기 설정된 프로그램은 본 발명의 실시예에 따른 레졸버 출력 신호(12)의 지연량에 관한 신호인 위상차 검출 신호(82)와 지연량 과부족 신호(84)를 출력하는 방법의 각 단계를 수행하도록 프로그래밍된 것일 수 있다.
마이크로 프로세서(90)는 기준 정류 신호(13)를 입력 받아 이를 임의로 지연시킨 지연 신호(14)를 출력하고 상기 지연량 검출 회로(80)에서 출력된 위상차 검출 신호(82)를 이용하여 지연량을 계산하고 상기 지연량을 기초로 기준 정류 신호(13)를 지연시킨 정류 신호(16)를 출력한다.
상기 마이크로 프로세서(90)는 설정된 프로그램에 의해 동작하는 하나 이상의 프로세서로 구현될 수 있으며, 상기 설정된 프로그램은 본 발명의 실시예에 따른 레졸버 출력 신호(12) 지연량 검출 방법의 각 단계를 수행하도록 프로그래밍된 것일 수 있다.
상기 마이크로 프로세서(90)는 출력 비교(Output Compare) 기능을 이용하여 기준 정류 신호(13)를 지연시킬 수 있다. 상기 출력 비교 기능에 대해서는 후술한다.
여기서, 지연 신호(14)와 정류 신호(16)는 모두 기준 정류 신호(13)를 지연시킨 신호이나, 지연 신호(14)는 지연량을 계산하기 위하여 상기 기준 정류 신호(13)를 기설정값만큼 임의로 지연시킨 신호이고, 정류 신호(16)는 보상 신호(17)를 생성하기 위하여 기준 정류 신호(13)를 상기 지연량만큼 지연시킨 신호를 의미한다. 또한, 기준 여자 신호(15)는 레졸버 출력 신호(12)와 위상과 방향이 동일한 신호이다.
도 4는 본 발명의 실시예에 따른 레졸버 출력 신호 정류 방법에 관한 흐름도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 레졸버 출력 신호 정류 방법은 여자 신호(11)가 제2 비교기(60)에 입력되어 기준 정류 신호(13)가 출력되면서 시작된다(S100).
이후 레졸버 출력 신호(12)가 제1 비교기(50) 및 스위칭 증폭 회로(70)에 각각 입력된다. 제1 비교기(50)는 레졸버 출력 신호(12)를 정류 및 증폭하여 기준 여자 신호(15)를 출력한다(S110).
도 5는 기준 여자 신호(15)가 출력되는 것을 도시한 것이다. 만일 양의 값을 갖는 레졸버 출력 신호(12)가 상기 제1 비교기(50)에 입력되면, 상기 제1 비교기(50)는 기준 여자 신호(15)로 1을 출력하고, 만일 음의 값을 갖는 레졸버 출력 신호(12)가 상기 제1 비교기(50)에 입력되면, 상기 제1 비교기(50)는 기준 여자 신호(15)로 0을 출력한다. 상기 기준 여자 신호(15)는 지연량 검출 회로(80)에 입력된다.
도 6은 기준 정류 신호(13) 내지 지연 신호(14)가 출력 되는 것을 도시한 것이다. 만일 양의 값을 갖는 여자 신호(11)가 상기 제2 비교기(60)에 입력되면, 상기 제2 비교기(60)는 기준 정류 신호(13)로 1을 출력하고, 만일 음의 값을 갖는 여자 신호(11)가 제2 비교기(60)에 입력되면, 상기 제2 비교기(60)는 기준 정류 신호(13)로 0을 출력한다. 상기 기준 정류 신호(13)는 마이크로 프로세서(90)에 입력된다.
마이크로 프로세서(90)는 상기 기준 정류 신호(13)를 기설정값만큼 임의로 지연시켜 지연 신호(14)를 출력한다(S120). 상기 지연 신호(14)는 상기 지연량 검출 회로(80)에 입력된다.
여기에서 기설정값이란 기준 정류 신호(13)를 기준 여자 신호(15)와 비교하기 위하여 상기 마이크로 프로세서(90)에서 임의로 지연시키는 값을 말한다. 또한 마이크로 프로세서(90)에서 지연 신호(14)를 출력 하는 경우 마이크로 프로세서의 출력 비교(Output Compare) 기능을 이용할 수 있다.
지연량 검출 회로(80)는 기준 여자 신호(15) 및 상기 지연 신호(14)를 비교하여 레졸버 출력 신호(12)의 위상차에 관한 위상차 검출 신호(82)와, 방향에 관한 지연량 신호인 지연량 과부족 신호(84)를 출력하여 마이크로 프로세서(90)에 입력 한다(S130). 지연량 검출 회로(80)에서 위상차 검출 신호(82) 및 지연량 과부족 신호(84)를 출력하는 과정에 대하여 도 7 및 도 8을 참고로 설명한다.
도 7은 지연량 검출 회로의 내부 구성을 나타낸 것이며, 도 8은 지연량 검출 회로에서 출력된 위상차 검출 신호와 지연량 과부족 신호를 나타낸 것이다.
상기 지연량 검출 회로(80)는 배타적 오아 게이트(Exclusive-OR Gate)(81)와, 디형-플립플롭(D-type Flip-Flop)(83)을 포함한다.
배타적 오아 게이트(81)는 두 개의 입력 신호들의 위상이 같은 경우 '거짓'으로 판단되어 '0'을 출력하고 두 개의 입력 신호들의 위상이 다른 경우 '참'으로 판단되어 '1'을 출력한다. 즉, 상기 지연 신호(14)와 상기 기준 여자 신호(15)가 배타적 오아 게이트(81)에 입력되면, 배타적 오아 게이트(81)는 지연 신호(14)와 기준 여자 신호(15)의 위상을 비교하여 위상차 검출 신호(82)를 출력한다.
디형-플립플롭(83)은 기준클록에 대하여 입력 신호의 위상이 빠른지 또는 늦은지를 비교하여 비교 결과를 출력한다. 디형-플립플롭(83)에는 기준 여자 신호(15)가 입력 신호로서 입력되고 상기 지연 신호(14)가 기준클록으로서 입력된다. 이 경우, 디형-플립플롭(83)은 상기 기준 여자 신호(15)에 대한 상기 지연 신호(14)의 빠르고 늦음을 지연량 과부족 신호(84)로 출력한다. 도 8 의 (a)와 같이 지연 신호(14)가 기준 여자 신호(15)보다 빠른 경우에는 디형-플립플롭(83)은 '0'을 지연량 과부족 신호(84)로 출력하고, (b)와 같이 지연 신호(14)가 기준 여자 신호(15)보다 늦은 경우에는 디형-플립플롭(83)은 '1'을 지연량 과부족 신호(84)로 출력한다. 상기 위상차 검출 신호(82)와 지연량 과부족 신호(84)는 마이크로 프로세서(90)에 입력되며 마이크로 프로세서(90)의 출력 비교 기능을 이용하여 지연량을 검출한다.
마이크로 프로세서(90)에 위상차 검출 신호(82)가 입력되어 인터럽트가 발생한다.. 인터럽트는 위상차 검출 신호(82)의 값이 바뀌는 경우에만 발생한다. 즉, 도 8의 (a) 및 (b)에 도시된 바와 같이, 위상차 검출 신호(82)는 '0'에서 '1'로 변화(이하 '상승엣지'라고 합니다.)되기도 하고 '1'에서 '0'으로 변화(이하 '하강엣지'라고 합니다.)되기도 한다. 따라서, 인터럽트는 상승엣지와 하강엣지에서 발생된다. 또한, 인터럽트 값은 상승엣지에서 '1'이 되고, 하강엣지에서 '0'이 된다. 상기 상승엣지에서 발생되어 인터럽트 값이 '1'인 인터럽트를 상승 인터럽트, 하강엣지에서 발생되어 인터럽트 값이 '0'인 인터럽트를 하강 인터럽트라고 한다.
또한 상기 인터럽트는 상기 상승 인터럽트와 하강 인터럽트가 반복하여 발생된다. 마이크로 프로세서(90)에 상기 위상차 검출 신호(82)가 입력되어 상승 인터럽트가 발생 되면 카운트를 0으로 설정하고, 하강 인터럽트가 발생되는 시점까지 카운트를 계속 증가시킨다. 이 경우, 상기 카운트와 상기 지연 신호(13)의 지연량을 더하면 레졸버 출력 신호(12)의 지연량이 된다.
마이크로 프로세서(90)는 상기 검출된 지연량만큼 기준 정류 신호(13)를 지연시킨 정류 신호(16)를 출력하고 스위칭 증폭 회로(70)에 입력한다(S140).
정류 신호(16)를 출력하기 위하여 마이크로 프로세서(90)의 출력 비교(Output Compare) 기능을 이용할 수 있다. 출력 비교 기능에 대하여는 도 9을 참고로 설명한다.
도 9는 마이크로 프로세서의 출력 비교 기능의 원리를 나타낸 블록도이다.
출력 비교 기능을 구현하는 마이크로 프로세서(90)는 카운터 회로(71), 비교 회로(72), 비교값 레지스터(73) 및 출력 회로(74)를 포함한다. 카운터 회로(71)에서 기준 클록에 의한 카운트가 진행되고, 상기 카운트가 비교값 레지스터(73)에 입력된 카운트와 동일한 순간이 되는지를 비교 회로(72)에서 검출한다. 상기 카운터 회로(71)의 카운터와 비교값 레지스터(73)의 카운트가 동일해지면, 기설정한 출력예정 값이 출력 회로(74)를 통하여 출력된다.
상기 마이크로 프로세서(90)의 출력 비교 기능을 이용하여 신호를 지연시키는 경우에, 마이크로 프로세서(90)는 초기에 출력 비교 기능이 가동되도록 설정하여야 하며, 외부 인터럽트나, PCINT(Pin Change Interrupt)가 상승엣지와 하강엣지 모두에서 발생하도록 설정 한다.
도 10 내지 도 11은 마이크로 프로세서의 출력 비교 기능을 이용하여 정류 신호가 출력 되는 과정을 나타낸 것이다.
마이크로 프로세서(90)에서 기준 정류 신호(13)가 입력되어 상승엣지(기준 정류 신호(13)가 0에서 1로 변화하는 지점)에서 상승 인터럽트가 발생하거나 또는 하강엣지(기준 정류 신호(13)가 1에서 0으로 변화하는 지점)에서 하강 인터럽트가 발생하면 상기 인터럽트의 값을 레지스터에 보관한다(S210). 상기 인터럽트를 발생 시키기 위하여 외부인터럽트나 PCINT(Pin Change Interrupt)를 활용할 수 있으나 이에 한정하는 것은 아니다. 또한 상기 레지스터는 마이크로 프로세서(90)에 내장된 임의의 레지스터를 말한다.
상기 상승 인터럽트(인터럽트 값이 1) 또는 하강 인터럽트(인터럽트 값이 0)가 발생하면, 카운터 회로(71)의 카운트를 0으로 초기화하고, 카운트를 증가시킨다(S220). 상기 카운터 회로(71)는 기준클록의 값에 따라 카운트의 증가 속도가 달라진다. 예를 들어 기준클록을 1MHZ로 설정한 경우 카운트가 1 마이크로 초마다 1씩 증가한다.
상기 카운터 회로(71)의 카운트가 초기화 되면 비교값 레지스터(73)에 지연량이 저장된다(S230). 상기 지연량이란 위상차 검출 신호(82)가 마이크로 프로세서(90)에 입력되어 상승 내지 하강 인터럽트가 발생되면 전술한 마이크로 프로세서(90)의 비교 출력 기능을 이용하여 검출된 지연량을 말한다. 마이크로 프로세서(90)는 상기 레지스터에 저장된 인터럽트의 값이 1인지를 판단한다(S240). S240 단계에서 레지스터에 저장된 인터럽트의 값이 1이면, 마이크로 프로세서(90)는 출력 회로(74)의 출력 예정 값을 1로 예약한다(S241). S240 단계에서 레지스터에 저장된 인터럽트의 값이 0이면, 마이크로 프로세서(90)는 출력 회로(74)의 출력 예정 값을 0으로 예약한다(S242).
그 후, 비교 회로(72)는 카운터 회로(71)에서 증가된 카운트와 비교값 레지스터(73)에 저장된 카운트를 비교한다. 카운터 회로(71)에서 증가된 카운트와 비교값 레지스터(73)에 저장된 카운트가 동일하면(S250), 출력 회로(74)는 상기 출력 예정 값인 1 또는 0을 출력한다(S260).
상기 출력 예정 값 1과 0이 반복하여 출력되어 정류 신호(16)가 출력된다. 즉, 도 11과 같이 마이크로 프로세서(90)는 기준 정류 신호(13)를 레졸버 출력 신호(12)의 지연량에 기초하여 지연시킨 정류 신호(16)를 출력한다. 마이크로 프로세서(90)는 상기 정류 신호(16)를 스위칭 증폭 회로(70)에 입력한다(S140).
스위칭 증폭 회로(70)는 레졸버 출력 신호(12)를 상기 정류 신호(16)를 기초로 정류하여 보상 신호(17)를 출력한다(S150).
이하 도 12 내지 14를 참고하여 스위칭 증폭 회로(70)에 대해서 설명하고, 도 15 내지 16을 참고하여 상기 보상 신호(17)의 출력 과정을 설명한다.
이하 도 12 내지 16에서 정류 신호(16)가 '1' 값인 구간에서 양의 극성을 띄는 것으로 '0'값인 구간에서 음의 극성을 띄는 것으로 본다.
도 12는 본 발명의 실시예에 따른 스위칭 증폭 회로의 회로도이다.
스위칭 증폭 회로(70)는 세 개의 저항(91, 92, 93)을 포함하며, 각 저항값(R1, R2, R3)은 모두 동일하다. 스위치(94)는 정류 신호(16)의 극성에 따라 열거나 닫을 수 있다. 이를 자세히 설명하면 스위칭 증폭 회로(70)의 스위치(94)에 입력되는 정류 신호(16)가 음의 극성을 띄는 경우 상기 스위치(94)는 닫혀 증폭도가 -1인 반전 증폭기로 동작하며, 상기 정류 신호(16)가 양의 극성을 띄는 경우 상기 스위치(94)는 열려 버퍼 회로로 동작한다. 또한 상기 스위치(94)는 아날로그 스위치나 트랜지스터 일수 있으나 이에 한정하지 아니한다. 또한 마이크로 프로세서(90)에 내장된 MCU(Microprocessor Control Unit, 미도시)가 상기 스위치(94)를 열고 닫음을 제어할 수 있다.
상기 스위치(94)의 동작 상태에 따른 스위칭 증폭 회로(70)의 동작에 관하여는 도 13 내지 도 14를 참고로 설명한다.
도 13은 본 발명의 실시예에 따른 것으로 스위칭 증폭 회로가 버퍼회로 일 때의 회로도이다. 정류 신호(16)가 양의 극성을 띄면 스위칭 증폭 회로(70)의 스위치(94)가 열린다. 이 때 세 개의 저항(91, 92, 93)의 저항값(R1, R2, R3)은 모두 동일하므로 스위칭 증폭 회로(70)는 버퍼회로로 동작한다.
도 14는 본 발명의 실시예에 따른 스위칭 증폭 회로가 증폭도가 -1인 반전 증폭기일 때의 회로도이다. 정류 신호(16)가 음의 극성을 띄면 스위칭 증폭 회로(70)의 스위치(94)가 닫힌다. 이 때 세 개의 저항(91, 92, 93)의 저항값(R1, R2, R3)은 모두 동일하므로 스위칭 증폭 회로(70)는 증폭도가 -1인 반전 증폭기로 동작한다.
상기 스위칭 증폭 회로(70)의 동작 상태에 따른 보상 신호의 출력에 대하여 도 15와 16을 기준으로 설명한다.
도 15 내지 16은 한 주기의 레졸버 신호(26, 26')에서 레졸버 신호(26, 26')가 정위상 일 때 레졸버 출력 신호(12)가 정류 신호(16)를 기초로 정류되어 보상 신호(17)가 출력 되는 것을 도시한다. 상기 레졸버 신호(26, 26')가 역위상인 경우에도 레졸버 신호(26, 26')는 상기 정류 신호(16)를 기초로 정류되어 보상 신호(17)가 출력 된다.
도 15는 레졸버 출력 신호와 정류 신호의 극성이 동일할 때 보상 신호를 나타낸다.
도 15에서 레졸버 출력 신호(12)와 정류 신호(16)가 모두 양의 극성을 띄는 때에는 스위칭 증폭 회로(70)가 버퍼 회로로 동작하며 모두 음의 극성을 띄는 때에 스위칭 증폭 회로(70)가 증폭도가 -1인 반전 증폭기로 동작한다.
따라서 레졸버 출력 신호(12)가 양의 극성을 띄면 크기와 위상이 동일하게 유지된 채 정류된 보상 신호(17)로 출력되며 레졸버 출력 신호(12)가 음의 극성을 띄면 크기는 유지되고 위상만 반전되어 정류된 보상 신호(17)가 출력된다.
상기 방법으로 레졸버 출력 신호(12)와 정류 신호(16)의 극성이 동일한 때 레졸버 출력 신호(12)가 정류되어 양의 극성을 띄는 보상 신호(17)가 출력 된다.
도 16은 레졸버 출력 신호와 정류 신호의 극성이 반대일 때 보상 신호를 나타낸다.
도 16에서 레졸버 출력 신호(12)가 음의 극성을 띄며 정류 신호(16)가 양의 극성을 띌 때 스위칭 증폭 회로(70)는 버퍼 회로로 동작하며 레졸버 출력 신호(12)가 양의 극성을 띄고 정류 신호(160)가 음의 극성을 띄면 스위칭 증폭 회로(70)는 증폭도가 -1인 반전 증폭기로 동작한다.
따라서 상기 레졸버 출력 신호(12)가 양의 극성을 띄면 레졸버 출력 신호(12)의 크기는 유지되고 위상이 반전 되어 정류된 보상신호(17)가 출력되며 레졸버 출력 신호(12)가 음의 극성을 띄면 레졸버 출력 신호(12)의 크기와 위상이 동일하게 유지되어 정류된 보상 신호(17)가 출력 된다.
상기 방법으로 레졸버 출력 신호(12)와 정류 신호(16)의 극성이 반대 일 때 레졸버 출력 신호(12)가 정류되어 음의 극성을 띄는 보상 신호(17)가 출력 된다.
또한, 상기 보상 신호(17)는 병렬로 연결된 두개의 회로에서 각각 출력된다. 상기 출력된 보상 신호(17)들을 각각 샘플링 하여 sin파와 cos파를 얻어내고 상기 sin파와 cos파를 ATO(angle tracking observer. 미도시)의 2개의 입력단에 각각 입력한다.
이후 상기 ATO를 이용하여 전동기의 회전자의 위치각을 검출하고 레졸버 출력 신호(12)의 지연량을 보상할 수 있다.
상기 보상 신호(17)의 샘플링 내지 ATO를 이용하여 회전자의 위치각을 검출하는 방법 및 레졸버 출력 신호(12)의 지연량을 보상하는 방법은 통상의 기술자에게 자명한바 본 명세서에서는 설명을 생략한다.
본 발명의 다른 실시예로, 마이크로프로세서(90)의 입력 캡쳐(Input Capture)기능을 이용하여, 레졸버 출력 신호(12)의 지연량을 검출할 수 있다. 도 17은 본 발명의 실시예에 따른 마이크로 프로세서의 입력 캡쳐 기능을 이용한 출력 신호 출력 원리를 나타낸 블록도이다.
마이크로프로세서의 입력 캡쳐 기능은 상기 전술한 출력 비교 기능과 유사하나, 위상차 검출 신호(82)가 마이크로 프로세서(90)에 입력되어 인터럽트가 발생하면 카운터 회로의 카운트를 0으로 초기화 하여 지연량을 계산 하는 출력 비교 기능과 달리 상기 인터럽트 발생시 카운터 회로의 카운트를 0으로 초기화하지 않고 레졸버 출력 신호(12)의 지연량을 계산하는 점에서 차이가 있다.
입력 캡쳐 기능을 구현하는 마이크로 프로세서(90)는 입력 캡쳐 레지스터(141), 카운터 회로(142), 비교 회로(143), 비교값 레지스터(144) 및 출력 회로(145)를 포함한다.
마이크로 프로세서(90)의 출력 비교 기능을 이용하는 경우와 동일하게 카운터 회로(142)의 카운트를 0으로 하고 기준클록에 의해 카운터 회로에서(142) 카운트를 시작하여 비교값 레지스터(144)에 입력된 카운트와 동일한 순간이 되는지 비교 회로(143)에서 검출하여 동일한 순간이 되는 경우에. 기설정된 출력 예정값이 출력 회로(145)를 통하여 출력신호로 출력된다. 상기 비교값 레지스터(144)에 입력되는 카운트는 레졸버 출력 신호(12)의 지연량에 해당한다.
마이크로 프로세서(90)의 입력 캡쳐 기능을 이용하여 레졸버 출력 신호(12)의 지연량을 검출하는 방법을 설명한다.
위상차 검출 신호(82)에 의해 상승 인터럽트가 발생하면 입력 캡쳐 레지스터에 상기 상승 인터럽트 발생시점의 카운트인 상승카운트가 저장된다.
이후 상기 위상차 검출 신호(82)에 의해 하강 인터럽트가 발생하면 입력 캡쳐 레지스터(141)에 상기 하강 인터럽트의 발생시점의 카운트인 하강카운트가 저장된다.
마이크로 프로세서(90)가 상기 하강카운트와 상승카운트의 차이를 연산하여 레졸버 출력 신호(12)의 지연량을 검출한다. 상기 검출된 지연량을 기초로 마이크로 프로세서(80)에서 정류 신호(16)를 출력하여 스위칭 증폭 회로(70)에 입력한다. 상기 스위칭 증폭 회로(70)에서 상기 정류 신호(16)를 기초로 레졸버 출력 신호(12)를 정류하여 보상 신호(17)를 출력한다. 상기 보상 신호(17)는 병렬로 연결된 회로에서 각각 출력되며 상기 각각 출력된 보상 신호(17)를 기초로 ATO를 이용하여 전동기의 회전자의 위치각을 검출하고 레졸버 출력 신호(12)의 지연량을 보상할 수 있다.
이상으로 본 발명에 관한 바람직한 실시예를 설명하였으나, 본 발명은 상기 실시예에 한정되지 아니하며, 본 발명의 실시예로부터 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의한 용이하게 변경되어 균등하다고 인정되는 범위의 모든 변경을 포함한다.
10: 여자 신호 발생기
11: 여자 신호
12: 레졸버 출력 신호
13: 기준 정류 신호
14: 지연 신호
15: 기준 여자 신호
16: 정류 신호
17: 보상 신호
20: 레졸버
21: 1차측 권선
22: L1권선
23: l2권선
24: 회전자
25: 여자 입력 신호
26: 레졸버 신호
30: 필터
40: 증폭기
50: 제1 비교기
60: 제2 비교기
70: 스위칭 증폭 회로
71: 카운터 회로
72: 비교 회로
73: 비교값 레지스터
74: 출력 회로
80: 지연량 검출 회로
81: 배타적 오아 게이트
82: 위상차 검출 신호
83: 디형 플립플롭
84: 지연량 과부족 신호
90: 마이크로 프로세서
91, 92, 93: 저항
94: 스위치
100: 정류 회로
141: 입력 캡쳐 레지스터
142: 카운터 회로
143: 비교 회로
144: 비교값 레지스터
145: 출력 회로

Claims (14)

  1. 전동기의 회전자의 위치에 관한 신호인 여자 신호를 입력 받고 이에 따른 레졸버 출력 신호를 출력하는 레졸버;
    상기 여자 신호가 정류된 기준 정류 신호를 입력 받고, 상기 기준 정류 신호를 기설정값만큼 지연시킨 지연 신호를 출력하는 마이크로 프로세서; 및
    상기 레졸버 출력 신호가 정류된 기준 여자 신호를 입력 받고, 마이크로 프로세서로부터 지연 신호를 입력 받으며, 상기 기준 여자 신호와 지연 신호를 비교하여 위상차 검출 신호 및 지연량 과부족 신호를 마이크로 프로세서로 출력하는 지연량 검출 회로;
    를 포함하되
    상기 마이크로 프로세서는 상기 위상차 검출 신호를 이용하여 레졸버 출력 신호의 지연량을 검출하고 상기 지연량을 기초로 정류 신호를 출력하며, 상기 정류 신호를 입력 받고 레졸버 출력 신호를 정류 신호에 따른 스위칭 동작으로 정류하여 보상 신호를 출력 하는 스위칭 증폭 회로;
    를 더 포함하는 레졸버 출력 신호 정류 장치.
  2. 제1항에 있어서,
    상기 지연량 검출 회로는,
    상기 지연 신호와 상기 기준 여자 신호를 입력 받아 상기 지연 신호와 상기 기준 여자 신호 사이의 위상차를 나타내는 위상차 검출 신호를 출력하는 배타적 오아 게이트(Exclusive or gate); 및
    상기 기준 여자 신호를 입력 신호로 입력 받고, 상기 지연 신호를 기준클록으로 입력받아 상기 기준 여자 신호에 대한 상기 지연 신호의 빠르고 늦음을 상기 지연량 과부족 신호로 출력하는 D-형 플립플롭(D-type FlipFlop);
    을 포함하는 레졸버 출력 신호 정류 장치.
  3. 제1항에 있어서,
    상기 마이크로 프로세서는 비교 출력 기능을 이용하여 지연량을 구하는 것을 특징으로 하는 레졸버 출력 신호 정류 장치..
  4. 제1항에 있어서,
    상기 마이크로 프로세서는 입력 캡쳐 기능을 이용하여 지연량을 구하는 것을 특징으로 하는 레졸버 출력 신호 정류 장치.
  5. 제1항에 있어서,
    상기 마이크로 프로세서는,
    기준 정류 신호가 입력되어 인터럽트가 발생한 경우 카운트를 초기화하고 초기값부터 카운트를 증가 시키는 카운터 회로;
    상기 지연량을 저장하는 비교값 레지스터;
    상기 비교값 레지스터의 지연량과 상기 카운터 회로의 카운트가 동일한지 여부를 검출하는 비교 회로; 및
    상기 지연량과 상기 카운트가 동일한 것이 검출되면 기설정한 출력 예정값을 출력하는 출력 회로;
    를 포함하는 레졸버 출력 신호 정류 장치.
  6. 제1항에 있어서,
    상기 스위칭 증폭 회로는,
    정류 신호와 레졸버 출력 신호의 극성이 동일한 경우, 레졸버 출력 신호가 양의 극성을 띄면 버퍼 회로로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 반전 증폭기로 동작하는 것을 특징으로 하는 레졸버 출력 신호 정류 장치.
  7. 제1항에 있어서,
    상기 스위칭 증폭 회로는,
    정류 신호와 레졸버 출력 신호의 극성이 반대인 경우, 레졸버 출력 신호가 양의 극성을 띄면 반전 증폭기로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 버퍼 회로로 동작하는 것을 특징으로 하는 레졸버 출력 신호 정류 장치.
  8. 여자 신호 발생기에서 출력한 여자 신호를 입력 받은 레졸버에서 출력된 레졸버 출력 신호를 정류하는 방법에 있어서,
    마이크로 프로세서에서 상기 여자 신호가 정류된 기준 정류 신호를 기설정한 값으로 지연시킨 지연 신호를 출력하는 단계;
    지연량 검출 회로에서 상기 지연 신호와 상기 레졸버 출력 신호가 정류된 기준 여자 신호를 비교하여 위상차 검출 신호 및 지연량 과부족 신호를 상기 마이크로 프로세서에 입력하는 단계;
    상기 마이크로 프로세서에서 상기 위상차 검출 신호를 기초로 레졸버 출력 신호의 지연량을 검출 하는 단계;
    상기 마이크로 프로세서에서 상기 기준 정류 신호를 상기 지연량을 기초로 지연시킨 정류 신호를 출력하는 단계; 및
    스위칭 증폭 회로에서 상기 정류 신호를 입력 받아 상기 정류 신호에 따른 스위칭 동작으로 상기 레졸버 출력 신호가 정류된 보상 신호를 출력하는 단계;
    를 포함하는 레졸버 출력 신호 정류 방법.
  9. 제8항에 있어서,
    상기 지연량 검출 회로는 배타적 오아 게이트(Exclusive or Gate) 및 D-형 플립플롭(D-type FlipFlop)을 더 포함하며;
    상기 위상차 검출 신호 내지 지연량 과부족 신호가 출력되는 단계는,
    배타적 오아 게이트(Exclusive or Gate)에서 상기 지연 신호와 상기 기준 여자 신호 사이의 위상차를 나타내는 위상차 검출 신호가 출력되는 단계; 및
    D-형 플립플롭(D-type FlipFlop)에서 상기 기준 여자 신호를 입력 신호로 입력 받고, 상기 지연 신호를 기준클록으로 입력받아 상기 기준 여자 신호에 대한 상기 지연 신호의 빠르고 늦음이 검출된 신호인 상기 지연량 과부족 신호가 출력되는 단계;
    를 포함하는 레졸버 출력 신호 정류 방법.
  10. 제8항에 있어서,
    상기 레졸버 출력 신호의 지연량을 검출하는 단계는 마이크로 프로세서의 출력 비교 기능을 이용하여 수행되는 것을 특징으로 하는 레졸버 출력 신호 정류 방법.
  11. 제8항에 있어서,
    상기 레졸버 출력 신호의 지연량을 검출하는 단계는 마이크로 프로세서의 입력 캡쳐 기능을 이용하여 수행되는 것을 특징으로 하는 레졸버 출력 신호 정류 방법.
  12. 제8항에 있어서,
    상기 마이크로 프로세서는,
    상기 마이크로 프로세서에 기준 정류 신호가 입력되어 인터럽트가 발생한 때 카운터 회로의 카운트를 초기화하고 상기 초기화 된 카운트를 증가 시키는 단계;
    비교값 레지스터에 상기 지연량을 저장하는 단계;
    비교 회로에서 상기 비교값 레지스터의 지연량과 상기 카운터 회로의 카운트가 동일한지 여부를 검출하는 단계; 및
    상기 지연량과 상기 카운트가 동일한 경우 출력 회로에서 기설정한 출력예정값이 출력되는 단계;
    를 포함하는 레졸버 출력 신호 정류 방법.
  13. 제8항에 있어서,
    상기 보상 신호를 출력하는 단계에서 스위칭 증폭 회로는 정류 신호와 레졸버 출력 신호의 극성이 동일한 경우 레졸버 출력 신호가 양의 극성을 띄면 버퍼 회로로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 반전 증폭기로 동작하는 것을 특징으로 하는 레졸버 출력 신호 정류 방법.
  14. 제8항에 있어서,
    상기 보상 신호를 출력하는 단계에서 스위칭 증폭 회로는 정류 신호와 레졸버 출력 신호의 극성이 반대인 경우 레졸버 출력 신호가 양의 극성을 띄면 반전 증폭기로 동작하고 레졸버 출력 신호가 음의 극성을 띄면 경우 버퍼 회로로 동작하는 것을 특징으로 하는 레졸버 출력 신호 정류 방법.



KR1020180088029A 2018-07-27 2018-07-27 레졸버 출력 신호 정류 장치 및 그 방법 KR102575175B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180088029A KR102575175B1 (ko) 2018-07-27 2018-07-27 레졸버 출력 신호 정류 장치 및 그 방법
US16/191,729 US10419002B1 (en) 2018-07-27 2018-11-15 Apparatus and method of rectifying resolver output signal
CN201811450963.6A CN110784130B (zh) 2018-07-27 2018-11-30 对旋转变压器输出信号进行整流的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180088029A KR102575175B1 (ko) 2018-07-27 2018-07-27 레졸버 출력 신호 정류 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20200012572A KR20200012572A (ko) 2020-02-05
KR102575175B1 true KR102575175B1 (ko) 2023-09-05

Family

ID=67909225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088029A KR102575175B1 (ko) 2018-07-27 2018-07-27 레졸버 출력 신호 정류 장치 및 그 방법

Country Status (3)

Country Link
US (1) US10419002B1 (ko)
KR (1) KR102575175B1 (ko)
CN (1) CN110784130B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120011A (ko) 2021-02-22 2022-08-30 현대자동차주식회사 리졸버의 위상지연 검출 장치 및 그 방법
CN113959465A (zh) * 2021-10-18 2022-01-21 深圳英恒电子有限公司 一种旋转变压器的信号补偿方法和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204257A (en) 1978-11-28 1980-05-20 The Bendix Corporation Numerical control resolver position measuring device
JP2005147729A (ja) 2003-11-12 2005-06-09 Nissan Motor Co Ltd 回転角検出装置
JP2008122216A (ja) 2006-11-13 2008-05-29 Tamagawa Seiki Co Ltd Ｒ／ｄ変換機能の異常検出装置
US20080272732A1 (en) 2007-05-03 2008-11-06 Schulz Steven E Method and system for motor control with delay compensation
JP2013200141A (ja) 2012-03-23 2013-10-03 Toshiba Corp 角度検出装置およびモータ駆動制御装置
KR101335162B1 (ko) 2012-11-19 2013-12-02 한밭대학교 산학협력단 레졸버를 위한 위치 오차 보정 장치 및 보정 방법
JP2015135283A (ja) * 2014-01-17 2015-07-27 日立オートモティブシステムズ株式会社 回転角検出装置、パルス信号生成回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60261386A (ja) * 1984-06-05 1985-12-24 Toshiba Mach Co Ltd 交流電動機の速度制御装置
KR930007600B1 (ko) * 1990-08-14 1993-08-13 삼성전자 주식회사 전동기의 전류위상 지연보상 방법
BR9400925A (pt) * 1993-07-15 1995-03-07 Electricity Reduction Technolo Sistema de controle para motores elétricos
EP0735691A3 (de) * 1995-03-31 1998-04-29 Siemens Aktiengesellschaft Phasenregelungsschaltung für Resolvererregung bei digitalen Steuerungen
US6084376A (en) * 1998-06-09 2000-07-04 Aspen Motion Technologies, Inc. Low cost resolver system
JP2001061291A (ja) * 1999-08-23 2001-03-06 Yamamoto Denki Kk ディジタル位相同期ループを用いたブラシレスｄｃモータのセンサレス駆動装置及び方法
KR101012741B1 (ko) 2009-12-09 2011-02-09 경상대학교산학협력단 레졸버 디지털 변환기 및 그 위상 보상 방법
JP5422401B2 (ja) * 2010-01-07 2014-02-19 川崎重工業株式会社 レゾルバ信号変換装置及び方法
KR101294566B1 (ko) 2010-12-01 2013-08-07 기아자동차주식회사 레졸버의 위치 오차를 적응적으로 보상하기 위한 장치
KR101361551B1 (ko) 2012-05-16 2014-02-24 (주)아이파워컨 레졸버 위상 오차 보정 장치 및 방법
KR102654914B1 (ko) * 2016-12-12 2024-04-03 현대자동차주식회사 진상각 제어기
CN107086834B (zh) * 2017-05-02 2019-05-10 西北工业大学 方波注入的永磁同步电机转子位置时延补偿方法估算方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204257A (en) 1978-11-28 1980-05-20 The Bendix Corporation Numerical control resolver position measuring device
JP2005147729A (ja) 2003-11-12 2005-06-09 Nissan Motor Co Ltd 回転角検出装置
JP2008122216A (ja) 2006-11-13 2008-05-29 Tamagawa Seiki Co Ltd Ｒ／ｄ変換機能の異常検出装置
US20080272732A1 (en) 2007-05-03 2008-11-06 Schulz Steven E Method and system for motor control with delay compensation
JP2013200141A (ja) 2012-03-23 2013-10-03 Toshiba Corp 角度検出装置およびモータ駆動制御装置
KR101335162B1 (ko) 2012-11-19 2013-12-02 한밭대학교 산학협력단 레졸버를 위한 위치 오차 보정 장치 및 보정 방법
JP2015135283A (ja) * 2014-01-17 2015-07-27 日立オートモティブシステムズ株式会社 回転角検出装置、パルス信号生成回路

Also Published As

Publication number Publication date
KR20200012572A (ko) 2020-02-05
US10419002B1 (en) 2019-09-17
CN110784130B (zh) 2023-04-25
CN110784130A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
EP0772025B1 (en) Device and method for phase detection, for use in a position detection system
EP2001099B1 (en) Battery charging device, 3-phase voltage generation circuit, 3-phase voltage generation method, and delay angle control method
KR102575175B1 (ko) 레졸버 출력 신호 정류 장치 및 그 방법
KR100936290B1 (ko) 회전체의 회전각을 검출하기 위한 장치 및 방법
CN101907656B (zh) 利用固定相移来测量同频信号相位差的方法
JP2011033602A (ja) レゾルバ／デジタル変換装置およびレゾルバ／デジタル変換方法
JP6792602B2 (ja) 高分解能の時間−ディジタル変換器
CN105092966A (zh) 电信号频率检测方法、装置及设备保护方法和保护设备
US10256754B2 (en) Apparatus and method for compensating for position error of resolver
JP2003180094A (ja) Ｐｍモータの磁極位置推定方式
CN107919829B (zh) 一种永磁同步电机模型预测转矩控制方法
US9255950B2 (en) Method and arrangement for frequency determination
JP4355395B2 (ja) 位置検出データ生成方法及び装置
CN110112982B (zh) 一种永磁同步电机转子初始位置角检测方法和装置
US8924179B2 (en) Assembly and method for determining an angular position
Ciabattoni et al. Adaptive extended Kalman filter for robust sensorless control of PMSM drives
CN105720880B (zh) 一种电机转角实时估计方法与装置
JP2002272116A (ja) 電力変換装置
JPH08146160A (ja) 時間測定装置
JP4601789B2 (ja) 位置検出データ生成方法及び装置
JP5055016B2 (ja) 位相差計測回路
JP3055360B2 (ja) 流量計
JPS645202Y2 (ko)
JP2015004634A (ja) 回転角度検出装置、画像処理装置及び回転角度検出方法
JP5611144B2 (ja) 位相比較装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant