KR102574231B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102574231B1
KR102574231B1 KR1020217027975A KR20217027975A KR102574231B1 KR 102574231 B1 KR102574231 B1 KR 102574231B1 KR 1020217027975 A KR1020217027975 A KR 1020217027975A KR 20217027975 A KR20217027975 A KR 20217027975A KR 102574231 B1 KR102574231 B1 KR 102574231B1
Authority
KR
South Korea
Prior art keywords
circuit
module
capacitor
substrate
module substrate
Prior art date
Application number
KR1020217027975A
Other languages
English (en)
Other versions
KR20210123355A (ko
Inventor
다카노부 나루세
Original Assignee
가부시키가이샤 아이신
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아이신 filed Critical 가부시키가이샤 아이신
Publication of KR20210123355A publication Critical patent/KR20210123355A/ko
Application granted granted Critical
Publication of KR102574231B1 publication Critical patent/KR102574231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

회로 모듈이 탑재되는 주 기판에 형성되는 회로에 전력을 공급하는 전원 회로를 구비한 반도체 장치를 보다 소형으로 형성한다. 모듈 기판(4)과 모듈 기판(4)에 실장되는 회로 소자(2, 3, 6, 81, 82)를 구비한 회로 모듈(1)과, 회로 모듈(1)이 실장되는 주 기판(5)을 구비한 반도체 장치(10)는, 적어도 모듈 기판(4) 상에 형성되는 회로에 전력을 공급하는 전원 회로(9)를 구비한다. 전원 회로(9)는 미리 규정된 출력 전압을 출력하는 전압 생성 회로(8)와, 제1 콘덴서(6)와, 제1 콘덴서(6)보다 용량이 큰 제2 콘덴서(7)를 구비한다. 모듈 기판(4)에, 전압 생성 회로(8)와 제1 콘덴서(6)가 실장되고, 주 기판(5)에, 제2 콘덴서(7)가 실장되어 있다.

Description

반도체 장치
본 발명은, 회로 모듈과, 회로 모듈이 실장되는 주 기판을 구비한 반도체 장치에 관한 것이다.
예를 들어 복수의 소자에 의해 구성된 회로 모듈 등(시스템 LSI나 마이크로컴퓨터를 포함하는 시스템 회로 모듈)에는, 복수의 전력의 공급이 필요한 것이 있다. 이 때문에, 회로 모듈이 실장되는 회로 기판(주 기판) 등에는, 종종 주전원으로부터 복수 종류의 전력을 생성하는 보조 전원 회로가 형성된다. 일본 특허 공개 제2009-38950호 공보에는, 그러한 보조 전원 회로로서의 마이크로 전원 모듈(102)이 예시되어 있다. 또한, 배경기술에 있어서 괄호 내의 부호는 참조하는 문헌의 것이다. 이 마이크로 전원 모듈(102)은, 스위칭 소자(6, 7)를 내장한 전원 IC(101)와, 제1 노이즈 흡수용 콘덴서(4)와, 제2 노이즈 흡수용 콘덴서(5)를 구비하여 구성되어 있다. 이 마이크로 전원 모듈(102)에서는, 제1 노이즈 흡수용 콘덴서(4)와, 전원 IC(101)와, 제2 노이즈 흡수용 콘덴서(5)는, 부품의 배치면을 따라 나란히 배치되어 있다(당해 공보의 도 1 등 참조).
일본 특허 공개 제2009-38950호 공보
이 마이크로 전원 모듈(102)은, 부품의 배치면을 따라 전원 IC(102)와 콘덴서(4, 5)가 나란히 배치되어 있으므로, 부품의 배치면을 따른 면적이 커지는 경향이 있다. 이 때문에, 이 마이크로 전원 모듈(102)을 회로 모듈이 실장되는 회로 기판(주 기판) 등에 실장한 경우에, 당해 주 기판의 면적이 커질 가능성이 있다. 즉, 주 기판 및 주 기판을 구비한 반도체 장치의 소형화를 저해하여, 비용의 증가를 초래할 가능성이 있다.
상기 배경에 비추어, 회로 모듈이 탑재되는 주 기판에 형성되는 회로에 전력을 공급하는 전원 회로를 구비한 반도체 장치를 보다 소형으로 형성하는 기술의 제공이 요망된다.
상기에 비추어 반도체 장치는, 하나의 양태로서, 모듈 기판과 상기 모듈 기판에 실장되는 회로 소자를 구비한 회로 모듈과, 상기 회로 모듈이 실장되는 주 기판을 구비한 반도체 장치이며, 적어도 상기 모듈 기판 상에 형성되는 회로에 전력을 공급하는 전원 회로를 구비하고, 상기 전원 회로는, 미리 규정된 출력 전압을 출력하는 전압 생성 회로와, 제1 콘덴서와, 상기 제1 콘덴서보다 용량이 큰 제2 콘덴서를 구비하고, 상기 모듈 기판에, 상기 전압 생성 회로와 상기 제1 콘덴서가 실장되고, 상기 주 기판에, 상기 제2 콘덴서가 실장되어 있다.
콘덴서는 일반적으로 용량에 따라서 체격도 커지므로, 제1 콘덴서에 비해 제2 콘덴서 쪽이 체격이 크다. 본 구성에 의하면, 체격이 큰 제2 콘덴서가 모듈 기판에 실장되지 않으므로, 회로 모듈의 크기를 억제할 수 있다. 예를 들어, 주 기판에 실장되는 회로 모듈의 모듈 기판은, 주 기판에 비해 부품 실장의 자유도가 낮아지는 경향이 있다. 그러나 체격이 큰 제2 콘덴서가 모듈 기판에 실장되지 않음으로써, 보다 효율적인 배선이 가능해진다. 이 때문에, 회로 모듈을 소형화할 수 있어, 회로 모듈을 구비한 반도체 장치를 소형으로 형성할 수 있다. 또한, 제2 콘덴서는, 회로 모듈이 실장되는 주 기판에 실장되므로, 제2 콘덴서와 전압 생성 회로의 배선 거리가 현저하게 길어지는 것도 피할 수 있다. 이와 같이, 본 구성에 의하면, 회로 모듈이 탑재되는 주 기판에 형성되는 회로에 전력을 공급하는 전원 회로를 구비한 반도체 장치를 보다 소형으로 형성할 수 있다.
반도체 장치의 추가적인 특징과 이점은, 도면을 참조하여 설명하는 실시 형태에 대한 이하의 기재로부터 명확해진다.
도 1은 반도체 장치의 모식적 분해 사시도
도 2는 회로 모듈의 부품 배치도
도 3은 전원 회로의 구성의 모식적 회로 블록도
도 4는 반도체 장치의 일례를 나타내는 모식적 단면도
도 5는 전원 생성 회로와 제2 콘덴서의 배선 경로의 일례를 모식적으로 나타내는 도면
도 6은 반도체 장치의 다른 예를 나타내는 모식적 단면도
도 7은 반도체 장치의 비교예를 나타내는 모식적 단면도
이하, 반도체 장치의 실시 형태를 도면에 기초하여 설명한다. 도 1의 모식적 분해 사시도에 나타내는 바와 같이, 반도체 장치(10)는, 주 기판(5)과, 회로 모듈(1)을 구비하여 구성되어 있다. 주 기판(5)의 제1 면(주 기판 제1 면(5a))에는, 적어도 회로 모듈(1)이 실장되어 있다. 여기서, 회로 모듈(1)은, 시스템 LSI(프로세서)(2)와, 시스템 LSI(2)와 협동하는 메모리(3)와, 전원 회로(9)의 일부(제1 콘덴서(6), 전압 생성 회로(8)(전원 IC(81))와, 이들이 모듈 기판 제1 면(4a)에 실장된 모듈 기판(4)을 구비하고 있다.
본 실시 형태에서는, 도 2의 부품 배치도에 나타내는 바와 같이, 모듈 기판(4)에는, 시스템 LSI(2)로서의 SoC(System on a Chip)와, 메모리(3)로서의 2개의 SDRAM(Synchronous Dynamic Random Access Memory)과, 전원 회로(9)의 일부로서의 전원 IC(81)(PIC: Power IC)와, 마찬가지로 전원 회로(9)의 일부로서의 2개의 인덕터(82)와, 마찬가지로 전원 회로(9)의 일부로서의 2개의 제1 콘덴서(6)가 실장되어 있다. 후술하는 바와 같이, 본 실시 형태에서는, 전원 IC(81)와 인덕터(82)에 의해 전압 생성 회로(8)가 형성된다. 회로 모듈(1)의 모듈 기판 제1 면(4a)과는 반대측의 모듈 기판 제2 면(4b)(주 기판 제1 면(5a)에 대향하는 대향면)에는, 주 기판(5)에 접속되는 반구상의 복수의 접속 단자(T)가 규칙적으로 배치되어 있다(도 4, 도 6 등 참조). 즉, 회로 모듈(1)은, BGA(Ball Grid Array) 타입의 접속 단자(T)를 구비하여 구성되고, 주 기판 제1 면(5a)에 실장된다.
상술한 바와 같이, 여기서는, 시스템 LSI(2)로서 SoC를 예시하고 있다. 그러나 시스템 LSI(2)는, SiP(System in a Package)여도 된다. 또한, SoC에는, 세미 커스텀 LSI의 ASIC(Application Specific Integrated Circuit), 범용 LSI의 ASSP(Application Specific Standard Processor) 등도 포함된다. 또한, ASIC는, 게이트 어레이나 셀 베이스 IC(스탠다드 셀)에 한정되지 않고, FPGA(Field Programmable Gate Array), PLA(Programmable Logic Array) 등의 PLD(Programmable Logic Device)도 포함한다.
또한, SDRAM은, 예를 들어 DDR3(Double Data Rate3) SDRAM, DDR4(Double Data Rate4) SDRAM 등이면 적합하다. 여기서는, 메모리(3)로서 SDRAM을 예시하고 있지만, 플래시 메모리나 SRAM(Static RAM) 등, 다른 구조의 메모리여도 된다.
상술한 바와 같이, 메모리(3)는 시스템 LSI(2)와 협동한다. 이 때문에, 메모리(3)의 신호 단자(어드레스 단자, 데이터 단자, 제어 단자 등)는, 모듈 기판(4) 상에 있어서 시스템 LSI(2)에만 접속되어 있다. 또한, 본 실시 형태에서는, 메모리(3)를 구동하기 위한 전력 및 시스템 LSI(2)에 있어서 메모리(3)와 접속되는 입출력부(단자의 입출력 패드 등)의 구동 전력도, 모듈 기판(4)에 실장된 전압 생성 회로(8)에 의해 생성되어 있다.
도 3은 전압 생성 회로(8)를 포함하는 전원 회로(9)의 모식적 회로 블록도를 나타내고 있다. 전원 회로(9)는, 적어도 모듈 기판(4) 상에 형성되는 회로에 전력을 공급한다. 또한, 전원 회로(9)는 모듈 기판(4)을 포함하고, 주 기판(5) 상에 형성되는 회로에 전력을 공급할 수 있다. 여기서, 주 기판(5) 상에 형성되는 회로란, 회로 모듈(1) 내에 형성되는 회로, 회로 모듈(1) 이외에서 주 기판(5) 상에 형성되는 회로, 회로 모듈(1)을 포함하여 주 기판(5) 상에 형성되는 회로를 포함한다. 도 3에 나타내는 바와 같이, 전원 회로(9)는 전원 IC(81)와 인덕터(82)를 포함하는 전압 생성 회로(8)와, 제1 콘덴서(6)와, 제2 콘덴서(7)를 구비한 스위칭 레귤레이터(스위칭 전원 회로)이다. 여기서 「전력」이란, 「전압」 및 「전류」를 포함하고, 전원 회로(9)(전압 생성 회로(8))는 미리 규정된 최대 출력 전류까지의 범위 내에서, 미리 규정된 일정한 출력 전압(Vout)을 출력한다.
전원 IC(81)는, 스위칭 소자를 내장한 스위칭 전원 회로의 일부를 형성하고 있고, 인덕터(82)와 협동하여, 입력 전압(Vcc)으로부터 미리 규정된 출력 전압(Vout)을 출력한다. 스위칭 소자는, 스위칭 제어 회로(도시하지 않음)로부터의 스위칭 제어 신호에 기초하여 제어된다. 스위칭 제어 회로는, 입력 전압(Vcc)과 목표 출력 전압(이상적인 출력 전압(Vout))에 기초하여 스위칭 제어 신호의 듀티를 설정한다. 바람직하게는, 출력 전압(Vout)이 스위칭 제어 회로에 피드백되고, 스위칭 소자는, 스위칭 제어 회로에 의해 피드백 제어된다.
제1 콘덴서(6)는, 전원 IC(81)의 스위칭에 의한 고주파(예를 들어 스위칭 주파수의 고조파 성분에 상당하는 주파수)의 입력 전압(Vcc)의 변동을 흡수하기 위한 콘덴서(바이패스 콘덴서)이다. 예를 들어, 제1 콘덴서(6)의 용량은, 0.01[μF] 내지 0.1[μF] 정도이며, 대부분의 경우 세라믹 콘덴서가 이용된다. 제2 콘덴서(7)는, 전원 IC(81)의 스위칭에 의한 출력 전압(Vout)의 저주파(예를 들어 스위칭 주파수)의 리플 성분을 평활화하기 위한 콘덴서(평활 콘덴서)이다. 제2 콘덴서(7)의 용량은 10[μF] 이상이며, 제2 콘덴서(7)는 제1 콘덴서(6)보다 용량이 큰 콘덴서이다. 제2 콘덴서(7)는 전해 콘덴서나 세라믹 콘덴서 등이 이용된다. 일반적으로, 콘덴서는 동일한 물성이면 용량이 커질수록 체격이 커지므로, 제2 콘덴서(7)는 제1 콘덴서(6)보다 대형이다.
본 실시 형태에서는, 도 1 및 도 2에 나타내는 바와 같이, 모듈 기판(4)에, 전압 생성 회로(8)와 제1 콘덴서(6)가 실장되고, 도 1에 나타내는 바와 같이, 주 기판(5)에, 제2 콘덴서(7)가 실장되어 있다. 즉, 용량이 크고 체격도 큰 제2 콘덴서(7)가 모듈 기판(4)이 아닌, 주 기판(5)에 실장됨으로써, 모듈 기판(4)이 대형화되는 것을 억제하고, 회로 모듈(1)이 대형화되는 것도 억제된다. 모듈 기판 제1 면(4a)의 전압 생성 회로(8)와 제2 콘덴서(7)는, 모듈 기판(4) 및 주 기판(5)에 형성된 도시하지 않은 스루 홀을 통해 전기적으로 접속된다.
보다 바람직하게는, 도 4의 모식적 단면도에 나타내는 바와 같이, 모듈 기판(4)에 전압 생성 회로(8)와 제1 콘덴서(6)가 실장된 회로 모듈(1)이 주 기판 제1 면(5a)에 실장되고, 주 기판 제2 면(5b)에 제2 콘덴서(7)가 실장되면 된다. 또한, 도 4에 나타내는 바와 같이, 주 기판 제1 면(5a)에 직교하는 방향(Z)에서 본 평면으로 보아(Z 방향에서 볼 때), 회로 모듈(1)과 제2 콘덴서(7)가 중복되어 있으면, Z 방향에서 볼 때 전원 회로(9)가 차지하는 면적(실장 면적(S))을 억제할 수 있다.
도 4에 나타내는 형태에서는 또한, Z 방향에서 볼 때, 전압 생성 회로(8)와 제2 콘덴서(7)가 중복되어 있다. 이 때문에, Z 방향에서 볼 때, 전원 회로(9)가 차지하는 면적(실장 면적(S))을 더 억제할 수 있음과 함께, 주 기판(5) 및 모듈 기판(4)에 직교하는 방향(Z)에 있어서, 짧은 거리로 전압 생성 회로(8)와 제2 콘덴서(7)를 접속할 수 있다. 도 4에 있어서는, 전원 IC(81)도 BGA 타입이며, 모듈 기판 제1 면(4a)에 대향하는 면에 복수의 반구상의 접속 단자(B)를 갖고 있고, 주 기판(5) 및 모듈 기판(4)에 직교하는 방향(Z)에 있어서, 전원 IC(81)의 접속 단자(B), 회로 모듈(1)의 접속 단자(T)를 통해, 전압 생성 회로(8)와 제2 콘덴서(7)가 접속된다.
도 5는 전압 생성 회로(8)와 제2 콘덴서(7)의 배선 경로의 일례를 모식적으로 나타내고 있다. 전압 생성 회로(8)와 제1 콘덴서(6)는, 예를 들어 모듈 기판 제1 면(4a)의 제1 배선 패턴(W4a)에 의해 접속된다. 모듈 기판 제2 면(4b)에 배치된 접속 단자(T) 내에서 주 기판 제1 면(5a)의 제2 배선 패턴(W5a)에 접속되는 일부의 접속 단자(T)와 제1 배선 패턴(W4a)은, 모듈 기판 제1 면(4a)과 모듈 기판 제2 면(4b)을 접속하는 제1 비아 홀(V4)에 의해 접속된다. 또한, 당해 접속 단자(T)는, 모듈 기판 제2 면(4b)의 접속 단자용 패턴(W4b)에 접속되어 있다. 제1 배선 패턴(W4a)과 접속 단자용 패턴(W4b)이 제1 비아 홀(V4)에 의해 접속됨으로써, 당해 접속 단자(T)와 제1 배선 패턴(W4a)이 접속되어 있다. 주 기판 제2 면(5b)에 있어서 제2 콘덴서(7)가 접속되는 제3 배선 패턴(W5b)과 제2 배선 패턴(W5a)은, 주 기판 제1 면(5a)과 주 기판 제2 면(5b)을 접속하는 제2 비아 홀(V5)에 의해 접속되어 있다.
이와 같이, 제2 콘덴서(7)가 주 기판(5)에 실장되어도, 주 기판(5)의 기판면을 따른 방향으로 배선이 우회하거나, 주 기판(5)의 내층 배선층에 배선을 마련하거나 하는 일 없이, 주 기판(5)의 기판면에 직교하는 방향(Z)으로 짧은 거리로 배선을 마련할 수 있다. 즉, 제2 콘덴서(7)가 주 기판(5)에 실장되어도, 주 기판(5)의 배선층을 증가시키는 일 없이, 제2 콘덴서(7)를 전압 생성 회로(8)에 접속할 수 있다.
본 실시 형태에서는, 전원 회로(9)가 1종류의 전력을 생성하는 형태를 예시하고 있지만, 전원 회로(9)는 복수의 전력을 생성해도 된다. 또한, 전원 회로(9)가 복수의 전력을 생성하는 경우에, 다른 전력 사이에서, 출력 전압(Vout)은 동일한 전압이어도 된다. 전력의 공급처의 정격 전압이 동일해도, 합계의 소비 전력이 많은 경우에는 전원 회로(9)의 부하를 고려하여 다른 전력으로서 공급되는 것이 바람직한 경우가 있다. 또한, 전력의 공급처의 정격 전압이 동일해도, 어느 공급처의 동작에 의해 발생하는 전원 노이즈가, 다른 공급처에 영향을 미치는 것을 억제하기 위해, 각각의 공급처가 다른 전력에 의해 동작하는 것이 바람직한 경우도 있다.
그런데, 도 4에 있어서는, 전원 IC(81)가 복수의 반구상의 접속 단자(B)를 가진 BGA(Ball Grid Array) 타입인 형태를 예시하였다. 그러나 전원 IC(81)의 본체(패키지)와 모듈 기판 제1 면(4a) 사이에 접속 단자를 갖는 형태는, BGA 타입에 한정되지는 않는다. 예를 들어, 전원 IC(81)는, IC 본체의 하부(모듈 기판 제1 면(4a)에 대향하는 면)에 전원 IC(81)의 접속 단자와 모듈 기판(4)의 접속부를 갖는 QFJ(Quad Flat J-Leaded Package)나 SOJ(Small Outline J-Leaded Package)여도 된다. 또한, 전원 IC(81)는, 도 6에 나타내는 바와 같이, IC 본체의 하부가 아닌 IC 본체의 옆에 L자형의 접속 단자(LD)를 갖는 SOP(Small Outline L-Leaded Package)나 QFP(Quad Flat Gull Wing Leaded Package)여도 된다.
도 7은 반도체 장치(10)의 비교예를 나타내는 모식적 단면도를 나타내고 있다. 도 1, 도 4, 도 6에 예시한 바와 같이, 본 실시 형태의 반도체 장치(10)는, 모듈 기판(4)에, 전압 생성 회로(8)와 제1 콘덴서(6)가 실장되고, 주 기판(5)에, 제2 콘덴서(7)가 실장되어 있다. 그러나 도 7에 나타내는 비교예의 반도체 장치(10)에서는, 모듈 기판(4)에, 전원 회로(9) 전부가 실장되어 있다. 구체적으로는, 비교예의 반도체 장치(10)는 모듈 기판(4)에, 전압 생성 회로(8)와 제1 콘덴서(6)와 제2 콘덴서(7)가 실장되어 있다. 이 때문에, Z 방향에서 볼 때 전원 회로(9)가 차지하는 면적(실장 면적(S))이 커져, 모듈 기판(4)이 대형화되어, 회로 모듈(1)이 대형화될 가능성이 있다. BGA 타입의 전원 IC(81)를 구비한 회로 모듈(1)을 예시하는 도 4와 도 7의 비교로부터 명백한 바와 같이, 도 4에 나타내는 본 실시 형태의 회로 모듈(1)에 있어서의 전원 회로(9)의 실장 면적(S)(제1 실장 면적(S1))에 비해, 비교예의 회로 모듈(1)에 있어서의 전원 회로(9)의 실장 면적(S)(제2 실장 면적(S2))은 크다.
이와 같이, 도 1, 도 4, 도 6 등을 참조하여 설명한 본 실시 형태에 따르면, 체격이 큰 제2 콘덴서(7)가 모듈 기판(4)에 실장되지 않으므로, 회로 모듈(1)의 크기를 억제할 수 있다. 그리고 회로 모듈(1)을 소형화할 수 있으므로, 회로 모듈(1)을 구비한 반도체 장치(10)도 소형으로 형성할 수 있다. 즉, 본 실시 형태에 의하면, 회로 모듈(1)이 탑재되는 주 기판(5)에 형성되는 회로에 전력을 공급하는 전원 회로(9)를 구비한 반도체 장치(10)를 보다 소형으로 형성할 수 있다.
〔그 밖의 실시 형태〕
이하, 그 밖의 실시 형태에 대해 설명한다. 또한, 이하에 설명하는 각 실시 형태의 구성은, 각각 단독으로 적용되는 것에 한정되지 않고, 모순이 발생하지 않는 한, 다른 실시 형태의 구성과 조합하여 적용하는 것도 가능하다.
(1) 상기에 있어서는, 회로 모듈(1)이, 모듈 기판(4)과, 전압 생성 회로(8)와, 전압 생성 회로(8)에 의해 생성된 전력이 공급되는 시스템 LSI(2)(프로세서)를 구비하고, 모듈 기판 제1 면(4a)에 시스템 LSI(2)가 실장되어 있는 멀티칩 모듈(시스템 멀티칩 모듈)인 형태를 예시하였다. 그러나 회로 모듈(1)은 이 형태에 한정되지 않고, 모듈 기판(4)과 전압 생성 회로(8)를 구비한 멀티칩 모듈(전원 멀티칩 모듈)이어도 된다. 즉, 전압 생성 회로(8)에 의해 생성된 전력의 공급처가 동일한 모듈 기판(4)에 탑재되어 있지 않은 멀티칩 모듈이어도 된다.
회로 모듈(1)이 이러한 전원 멀티칩 모듈인 경우, 전압 생성 회로(8)를 복수 구비하고, 복수의 전력을 출력 가능하면 적합하다. 주 기판(5)에 대해 복수의 전력을 공급하는 회로가 집적된 회로 모듈(1)을 구성할 수 있다. 또한, 상술한 바와 같이, 「전력」이란, 「전압」 및 「전류」를 포함하고, 전원 회로(9)(전압 생성 회로(8))는 미리 규정된 최대 출력 전류까지의 범위 내에서, 미리 규정된 일정한 출력 전압(Vout)을 출력한다. 그리고 복수의 전력은 출력 전압(Vout)이 동일한 전력을 포함하고 있어도 된다.
또한, 도 1, 도 4, 도 6 등을 참조하여 상술한 바와 같이, 회로 모듈(1)이, 모듈 기판(4)과, 전압 생성 회로(8)와, 전압 생성 회로(8)에 의해 생성된 전력이 공급되는 시스템 LSI(2)를 구비한 시스템 멀티칩 모듈인 경우, 전원 회로(9)에 의한 전력의 공급처가 되는 회로(주 기판(5) 상에 형성되는 회로)는, 회로 모듈(1) 내에 형성되는 회로에 한정되면 적합하다. 즉, 회로 모듈(1) 중에 전용의 전원 회로(9)를 포함할 수 있다. 단, 본 실시 형태에서는, 전원 회로(9) 중의 제2 콘덴서(7)만을 회로 모듈(1)로부터 제외하고 있다. 이에 의해, 회로 모듈(1) 중에 전용의 전원 회로(9)의 핵심이 되는 회로(전압 생성 회로(8))를 포함함과 함께, 회로 모듈(1)을 소형화할 수 있다.
또한, 대부분의 경우, 전력을 전송하는 배선은, 기판의 내층 배선층에 마련되는데, 회로 모듈(1) 중에 전용의 전원 회로(9)를 마련함으로써, 주 기판(5)에 그러한 내층 전력 배선을 마련할 필요가 없어진다. 따라서, 주 기판(5)의 구조도 간소화할 수 있다. 또한, 주 기판(5)에 있어서 제2 콘덴서(7)를 전압 생성 회로(8)에 접속할 필요가 있는데, 이를 위한 배선은 스루 홀과 제2 콘덴서(7)의 실장 랜드로 충분하다. 따라서, 주 기판(5)에 제2 콘덴서(7)를 실장하는 경우라도, 주 기판(5)에는, 회로 모듈(1)에 형성된 전압 생성 회로(8)의 출력 전압(Vout)을 전송하기 위한 내층 전력 배선은 필요없다.
단, 당연히 회로 모듈(1)이, 모듈 기판(4)과, 전압 생성 회로(8)와, 전압 생성 회로(8)에 의해 생성된 전력이 공급되는 시스템 LSI(2)를 구비한 시스템 멀티칩 모듈인 경우에 있어서, 전원 회로(9)에 의한 전력의 공급처가 되는 회로(주 기판(5) 상에 형성되는 회로)는 회로 모듈(1) 내에 형성되는 회로에 한정되지 않고, 회로 모듈(1)을 포함하며, 주 기판(5) 상에 형성되는 회로여도 된다. 즉, 전압 생성 회로(8)를 구비한 회로 모듈(1)(시스템 멀티칩 모듈)은 당해 회로 모듈(1) 내에 형성되는 회로와, 당해 회로 모듈(1) 내에는 형성되지 않고, 주 기판(5)에 형성되는 회로의 양쪽에 전력을 공급해도 된다.
한편, 회로 모듈(1)이, 모듈 기판(4)과 전압 생성 회로(8)를 구비하고, 전압 생성 회로(8)에 의해 생성된 전력이 공급되는 시스템 LSI(2)를 구비하고 있지 않은 전원 멀티칩 모듈인 경우에는, 전원 회로(9)에 의한 전력의 공급처가 되는 회로(주 기판(5) 상에 형성되는 회로)는, 회로 모듈(1)(전원 멀티칩 모듈) 이외에서 주 기판(5) 상에 형성되는 회로가 된다. 예를 들어, 주 기판(5)에 탑재되는 시스템 회로(시스템 멀티칩 모듈이나 단일의 시스템 LSI에 의해 구성됨)는, 제품에 따라서 변경되는 경우가 있다. 그리고 시스템 회로는, 일반적으로 복수의 전력을 필요로 하지만, 그 종류나 전력마다의 소비 전류 등의 전원 사양은 시스템 회로마다 다르다. 따라서, 시스템 회로에 따라서 적절한 전원 멀티칩 모듈이 주 기판(5)에 실장되는 것이 적합하다. 전원 멀티칩 모듈은, 제품에 따라서 유연한 전원을 제공할 수 있다.
당연히, 주 기판(5)에는, 전압 생성 회로(8)를 갖지 않는 시스템 멀티칩 모듈과, 전원 멀티칩 모듈(회로 모듈(1))이 실장되어 있어도 된다. 또한, 주 기판(5)에는, 복수의 회로 모듈(1)이 실장되어 있어도 되고, 예를 들어 전원 멀티칩 모듈(회로 모듈(1))이 복수 실장되어 있어도 된다. 또한, 주 기판(5)에는, 전압 생성 회로(8)를 구비한 시스템 멀티칩 모듈(회로 모듈(1))과, 전원 멀티칩 모듈(회로 모듈(1))이 실장되어 있어도 된다.
(2) 상기에 있어서는, 도 1, 도 4, 도 6 등에 예시한 바와 같이, 주 기판 제2 면(5b)에 제2 콘덴서(7)가 실장되는 형태를 예시하였다. 그러나 제2 콘덴서(7)가 주 기판 제1 면(5a)에 실장되는 것이어도 된다. 이 경우, Z 방향에서 볼 때 회로 모듈(1)과 제2 콘덴서(7)는 중복되지 않는다. 그러나 주 기판(5)의 실장 밀도가 낮고, 부품의 배치나 배선에 여유가 있는 경우에는, 제2 콘덴서(7)가 주 기판 제1 면(5a)에 실장되어도 된다. 이 경우, 전압 생성 회로(8)와 제2 콘덴서(7)의 배선 거리는, Z 방향에서 볼 때 회로 모듈(1)과 제2 콘덴서(7)가 중복되는 형태에 비해 길어진다. 그러나 제2 콘덴서(7)가 평활화하는 전압의 변동은, 제1 콘덴서(6)에 비해 저주파수이다. 따라서, 배선 거리가 긴 것에 의한 영향은 제1 콘덴서(6)에 비해 작다.
제2 콘덴서(7)가 주 기판 제1 면(5a)에 실장되는 경우, 주 기판(5)을 포함하여 생각하면, Z 방향에서 볼 때 전원 회로(9)가 차지하는 면적(실장 면적(S))은 도 7에 예시하는 비교예와 동일 정도가 된다. 그러나 비교예와는 달리, 제2 콘덴서(7)는 모듈 기판(4)에 실장되지 않으므로, 모듈 기판(4)이 대형화되는 것은 억제된다. 따라서, 주 기판(5)의 실장 밀도가 낮고, 부품의 배치나 배선에 여유가 있는 경우에는, 제2 콘덴서(7)가 주 기판 제1 면(5a)에 실장되어도 반도체 장치(10)가 대형화되는 것은 억제된다.
또한, 제1 콘덴서(6)보다 용량이 큰 제2 콘덴서(7)에는, 종종 전해 콘덴서가 사용된다. 주 기판 제1 면(5a)에는, 커넥터 등, 주 기판(5)을 관통하는 리드를 갖는 디스크리트 부품이 실장되는 경우가 있다. 이러한 경우, 주 기판 제2 면(5b)에의 부품의 실장은, 리플로법이 아닌 플로법에 의해 행해지는 경우가 많다. 그리고 표면 실장형의 전계 콘덴서는, 일반적으로 플로법에 의한 실장을 할 수 없다. 또한, 표면 실장형의 전계 콘덴서에는, 용량이 큰 제품이 제공되어 있지 않은 경우도 많다. 그러나 디스크리트 부품의 전해 콘덴서를 주 기판 제1 면(5a)에 배치하면 주 기판 제2 면(5b)의 측에서 리드 단자를 플로법에 의해 실장할 수 있다. 상술한 바와 같은 용량의 제한을 고려할 필요도 없다. 따라서, 제2 콘덴서(7)가 주 기판 제1 면(5a)에 실장되는 것을 방해하는 것은 아니다. 어쨌든, 제2 콘덴서(7)가 실장되지 않는 회로 모듈(1)의 소형화를 촉진시킬 수 있다.
(3) 상기에 있어서는, 전압 생성 회로(8)로서, 이른바 초퍼형의 스위칭 전원 회로를 예시하였지만, 전압 생성 회로(8)는 이 형태에 한정되는 것은 아니다. 예를 들어, 트랜스를 사용한 절연측의 전압 변환 회로(DC-DC 컨버터)를 전압 생성 회로(8)로 해도 된다.
〔실시 형태의 개요〕
이하, 상기에 있어서 설명한 반도체 장치(10)의 개요에 대해 간단하게 설명한다.
모듈 기판(4)과 상기 모듈 기판(4)에 실장되는 회로 소자(2, 3, 6, 81)를 구비한 회로 모듈(1)과, 상기 회로 모듈(1)이 실장되는 주 기판(5)을 구비한 반도체 장치(10)는, 하나의 양태로서, 적어도 상기 모듈 기판(4) 상에 형성되는 회로에 전력을 공급하는 전원 회로(9)를 구비하고, 상기 전원 회로(9)는 미리 규정된 출력 전압(Vout)을 출력하는 전압 생성 회로(8)와, 제1 콘덴서(6)와, 상기 제1 콘덴서(6)보다 용량이 큰 제2 콘덴서(7)를 구비하고, 상기 모듈 기판(4)에, 상기 전압 생성 회로(8)와 상기 제1 콘덴서(6)가 실장되고, 상기 주 기판(5)에, 상기 제2 콘덴서(7)가 실장되어 있다.
콘덴서는 일반적으로 용량에 따라서 체격도 커지므로, 제1 콘덴서(6)에 비해 제2 콘덴서(7) 쪽이 체격이 크다. 본 구성에 의하면, 체격이 큰 제2 콘덴서(7)가 모듈 기판(4)에 실장되지 않으므로, 회로 모듈(1)의 크기를 억제할 수 있다. 예를 들어, 주 기판(5)에 실장되는 회로 모듈(1)의 모듈 기판(4)은, 주 기판(5)에 비해 부품 실장의 자유도가 낮아지는 경향이 있다. 그러나 체격이 큰 제2 콘덴서(7)가 모듈 기판(4)에 실장되지 않음으로써, 보다 효율적인 배선이 가능해진다. 이 때문에, 회로 모듈(1)을 소형화할 수 있어, 회로 모듈(1)을 구비한 반도체 장치(10)를 소형으로 형성할 수 있다. 또한, 제2 콘덴서(7)는 회로 모듈(1)이 실장되는 주 기판(5)에 실장되므로, 제2 콘덴서(7)와 전압 생성 회로(8)의 배선 거리가 현저하게 길어지는 것도 피할 수 있다. 이와 같이, 본 구성에 의하면, 회로 모듈(1)이 탑재되는 주 기판(5)에 형성되는 회로에 전력을 공급하는 전원 회로(9)를 구비한 반도체 장치(10)를 보다 소형으로 형성할 수 있다.
여기서, 상기 회로 모듈(1)은 상기 주 기판(5)의 제1 면(5a)에 실장되고, 상기 제2 콘덴서(7)는 상기 주 기판(5)의 상기 제1 면(5a)과는 반대측의 면인 제2 면(5b)에 실장되고, 상기 주 기판(5)의 상기 제1 면(5a)에 직교하는 방향(Z)에서 본 평면으로 보아, 상기 회로 모듈(1)과 상기 제2 콘덴서(7)가 중복되어 있으면 적합하다.
평면으로 보아, 회로 모듈(1)과 제2 콘덴서(7)가 중복되어 있으면, 반도체 장치(10)에 있어서, 평면으로 보아 전원 회로(9)가 차지하는 면적(실장 면적(S))을 억제할 수 있다. 따라서, 반도체 장치(10)를 소형으로 형성할 수 있다.
상기 회로 모듈(1)이 상기 주 기판(5)의 제1 면(5a)에 실장되고, 상기 제2 콘덴서(7)는 상기 주 기판(5)의 상기 제1 면(5a)과는 반대측의 면인 제2 면(5b)에 실장되는 경우, 상기 모듈 기판(4)의 일방측의 면인 모듈 기판 제1 면(4a)에 상기 전압 생성 회로(8)와, 상기 제1 콘덴서(6)가 실장되고, 상기 모듈 기판 제1 면(4a)과는 반대측의 면인 모듈 기판 제2 면(4b)에 복수의 접속 단자(T)가 배치되고, 상기 평면으로 보아, 상기 전압 생성 회로(8)와 상기 제2 콘덴서(7)가 중복되어 있으면 적합하다.
이 구성에 의하면, 전압 생성 회로(8)와 제2 콘덴서(7)를 주 기판(5)의 제1 면(5a)에 직교하는 방향(Z)을 따라 짧은 거리로 접속할 수 있다. 즉, 전압 생성 회로(8)와 제2 콘덴서(7)가 다른 기판에 실장되어도, 모듈 기판(4) 및 주 기판(5)의 기판면을 따른 방향으로 배선이 우회하여 배선 거리가 길어지는 일이 없어, 모듈 기판(4) 및 주 기판(5)의 기판면에 직교하는 방향(Z)으로 짧은 거리로 배선을 마련할 수 있다.
여기서, 상기 모듈 기판 제1 면(4a)의 제1 배선 패턴(W4a)에 의해, 상기 전압 생성 회로(8)와 상기 제1 콘덴서(6)가 접속되고, 상기 모듈 기판 제1 면(4a)과 상기 모듈 기판 제2 면(4b)을 접속하는 제1 비아 홀(V4)에 의해, 상기 모듈 기판 제2 면(4b)에 배치된 상기 접속 단자(T) 내에서 상기 주 기판(5)의 상기 제1 면(5a)의 제2 배선 패턴(W5a)에 접속되는 일부의 상기 접속 단자(T)와, 상기 제1 배선 패턴(W4a)이 접속되고, 상기 주 기판(5)의 상기 제1 면(5a)과 상기 제2 면(5b)을 접속하는 제2 비아 홀(V5)에 의해, 상기 제2 면(5b)에 있어서 상기 제2 콘덴서(7)가 접속되는 제3 배선 패턴(W5b)과, 상기 제2 배선 패턴(W5a)이 접속되어 있으면 적합하다.
이 구성에 의하면, 제2 콘덴서(7)가 주 기판(5)에 실장되어도, 주 기판(5)의 기판면을 따른 방향으로 배선이 우회하거나, 주 기판(5)의 내층 배선층에 배선을 마련하거나 하는 일 없이, 주 기판(5)의 기판면에 직교하는 방향(Z)으로 짧은 거리로 배선을 마련할 수 있다. 즉, 제2 콘덴서(7)가 주 기판(5)에 실장되어도, 주 기판(5)의 배선층을 증가시키는 일 없이, 제2 콘덴서(7)를 전원 생성 회로(8)에 접속할 수 있다.
여기서, 상기 회로 모듈(1)은, 상기 모듈 기판(4)과, 상기 전압 생성 회로(8)에 의해 생성된 전력이 공급되는 프로세서(2)를 구비한 멀티칩 모듈이면 적합하다.
이 구성에 의하면, 모듈 기판(4)에 있어서 프로세서(2)에 짧은 배선 거리로 전력을 공급할 수 있다. 또한, 체격이 큰 제2 콘덴서(7)가 모듈 기판(4)에 실장되지 않음으로써, 멀티칩 모듈을 소형화할 수 있음과 함께, 프로세서(2)의 배선을 효율적으로 행할 수 있다.
또한, 상기 모듈 기판(4)의 일방측의 면인 모듈 기판 제1 면(4a)에 상기 전압 생성 회로(8)와 상기 제1 콘덴서(6)가 실장되고, 상기 모듈 기판 제2 면(4b)에 복수의 접속 단자(T)가 배치되고, 상기 회로 모듈(1)이 상기 모듈 기판(4)과, 상기 전압 생성 회로(8)에 의해 생성된 전력이 공급되는 프로세서(2)를 구비한 멀티칩 모듈인 경우, 상기 모듈 기판 제1 면(4a)에, 상기 프로세서(2)가 더 실장되어 있으면 적합하다.
이 구성에 의하면, 모듈 기판 제1 면(4a)에, 프로세서(2)와, 전압 생성 회로(8)와, 제1 콘덴서(6)를 구비하고, 모듈 기판(4)에 있어서 프로세서(2)에 전력을 공급할 수 있는 효율적인 멀티칩 모듈을 실현할 수 있다. 이 멀티칩 모듈에는, 체격이 큰 제2 콘덴서(7)가 포함되지 않으므로, 멀티칩 모듈을 소형화할 수 있음과 함께, 프로세서(2)의 배선을 효율적으로 행할 수 있다.
여기서, 상기 전압 생성 회로(8)는 스위칭 전원 회로이고, 상기 제1 콘덴서(6)는 상기 전압 생성 회로(8)의 바이패스 콘덴서이고, 상기 제2 콘덴서(8)는 상기 전압 생성 회로(8)의 상기 출력 전압(Vout)을 평활화하는 평활 콘덴서이면 적합하다.
스위칭 전원 회로는, 예를 들어 리니어 레귤레이터 등에 비해 전압의 변환 효율이 좋고, 발열이 작아, 우수한 전압 생성 회로(8)를 구성할 수 있다. 한편, 전압의 생성에는, 스위칭 소자의 스위칭 동작을 수반하므로, 입력측의 전압(Vcc)에는 스위칭 주파수의 고조파 성분의 노이즈가 중첩되기 쉽고, 출력 전압(Vout)에는 스위칭 주파수의 리플이 발생하기 쉽다. 이 때문에, 스위칭 전원 회로에는, 입력측 및 출력측에 콘덴서가 접속되어, 노이즈의 제거나 리플의 평활화가 행해진다. 입력측에 있어서 스위칭 주파수의 고조파 성분의 노이즈를 제거하는 바이패스 콘덴서는, 출력 전압(Vout)을 평활화하는 평활 콘덴서보다 전압 생성 회로(8)의 가까운 위치에 배치되는 것이 바람직하다. 또한, 평활 콘덴서에 비해 고주파수에 대응하는 바이패스 콘덴서는, 평활 콘덴서보다 용량이 작고, 체격도 작다. 따라서, 바이패스 콘덴서는 전압 생성 회로(8)와 함께 모듈 기판(4)에 실장되는 제1 콘덴서(6)이면 적합하다. 한편, 바이패스 콘덴서에 비해 저주파수에 대응하는 평활 콘덴서는 바이패스 콘덴서보다 용량이 크고, 체격도 크다. 따라서, 평활 콘덴서는, 회로 모듈(1)과는 별도로 주 기판(5)에 실장되는 제2 콘덴서(7)이면 적합하다.
1: 회로 모듈
2: 시스템 LSI(프로세서, 모듈 기판에 실장되는 회로 소자)
3: 메모리(모듈 기판에 실장되는 회로 소자)
4: 모듈 기판
4a: 모듈 기판 제1 면
4b: 모듈 기판 제2 면
5: 주 기판
5a: 주 기판 제1 면(주 기판의 제1 면)
5b: 주 기판 제2 면(주 기판의 제2 면)
6: 제1 콘덴서(모듈 기판에 실장되는 회로 소자)
7: 제2 콘덴서
8: 전압 생성 회로
9: 전원 회로
10: 반도체 장치
81: 전원 IC(전압 생성 회로, 모듈 기판에 실장되는 회로 소자)
T: 접속 단자
V4: 제1 비아 홀
V5: 제2 비아 홀
Vout: 출력 전압
W4a: 제1 배선 패턴
W5a: 제2 배선 패턴
W5b: 제3 배선 패턴
Z: 주 기판의 제1 면에 직교하는 방향

Claims (7)

  1. 모듈 기판과 상기 모듈 기판에 실장되는 회로 소자를 구비한 회로 모듈과, 상기 회로 모듈이 실장되는 주 기판을 구비한 반도체 장치이며,
    적어도 상기 모듈 기판 상에 형성되는 회로에 전력을 공급하는 전원 회로를 구비하고,
    상기 전원 회로는, 미리 규정된 출력 전압을 출력하는 전압 생성 회로와, 제1 콘덴서와, 상기 제1 콘덴서보다 용량이 큰 제2 콘덴서를 구비하고,
    상기 모듈 기판에, 상기 전압 생성 회로와 상기 제1 콘덴서가 실장되고,
    상기 주 기판에, 상기 제2 콘덴서가 실장되어 있는, 반도체 장치.
  2. 제1항에 있어서,
    상기 회로 모듈은, 상기 주 기판의 제1 면에 실장되고, 상기 제2 콘덴서는, 상기 주 기판의 상기 제1 면과는 반대측의 면인 제2 면에 실장되고,
    상기 주 기판의 상기 제1 면에 직교하는 방향에서 본 평면으로 보아, 상기 회로 모듈과 상기 제2 콘덴서가 중복되어 있는, 반도체 장치.
  3. 제2항에 있어서,
    상기 모듈 기판의 일방측의 면인 모듈 기판 제1 면에 상기 전압 생성 회로와, 상기 제1 콘덴서가 실장되고,
    상기 모듈 기판 제1 면과는 반대측의 면인 모듈 기판 제2 면에 복수의 접속 단자가 배치되고,
    상기 평면으로 보아, 상기 전압 생성 회로와 상기 제2 콘덴서가 중복되어 있는, 반도체 장치.
  4. 제3항에 있어서,
    상기 모듈 기판 제1 면의 제1 배선 패턴에 의해, 상기 전압 생성 회로와 상기 제1 콘덴서가 접속되고,
    상기 모듈 기판 제1 면과 상기 모듈 기판 제2 면을 접속하는 제1 비아 홀에 의해, 상기 모듈 기판 제2 면에 배치된 상기 접속 단자 내에서 상기 주 기판의 상기 제1 면의 제2 배선 패턴에 접속되는 일부의 상기 접속 단자와 상기 제1 배선 패턴이 접속되고,
    상기 주 기판의 상기 제1 면과 상기 제2 면을 접속하는 제2 비아 홀에 의해, 상기 제2 면에 있어서 상기 제2 콘덴서가 접속되는 제3 배선 패턴과 상기 제2 배선 패턴이 접속되어 있는, 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 회로 모듈은, 상기 모듈 기판과, 상기 전압 생성 회로에 의해 생성된 전력이 공급되는 프로세서를 구비한 멀티칩 모듈인, 반도체 장치.
  6. 제5항에 있어서,
    상기 모듈 기판의 일방측의 면인 모듈 기판 제1 면에 상기 전압 생성 회로와, 상기 제1 콘덴서가 실장되고,
    상기 모듈 기판 제1 면과는 반대측의 면인 모듈 기판 제2 면에 복수의 접속 단자가 배치되고,
    상기 모듈 기판 제1 면에, 상기 프로세서가 더 실장되어 있는, 반도체 장치.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전압 생성 회로는, 스위칭 전원 회로이고,
    상기 제1 콘덴서는, 상기 전압 생성 회로의 바이패스 콘덴서이고,
    상기 제2 콘덴서는, 상기 전압 생성 회로의 상기 출력 전압을 평활화하는 평활 콘덴서인, 반도체 장치.
KR1020217027975A 2019-03-05 2019-12-04 반도체 장치 KR102574231B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019039471 2019-03-05
JPJP-P-2019-039471 2019-03-05
PCT/JP2019/047327 WO2020179161A1 (ja) 2019-03-05 2019-12-04 半導体装置

Publications (2)

Publication Number Publication Date
KR20210123355A KR20210123355A (ko) 2021-10-13
KR102574231B1 true KR102574231B1 (ko) 2023-09-06

Family

ID=72338499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217027975A KR102574231B1 (ko) 2019-03-05 2019-12-04 반도체 장치

Country Status (6)

Country Link
US (1) US11915987B2 (ko)
EP (1) EP3937225A4 (ko)
JP (1) JP7124951B2 (ko)
KR (1) KR102574231B1 (ko)
CN (1) CN113519049B (ko)
WO (1) WO2020179161A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7364622B2 (ja) * 2021-06-11 2023-10-18 矢崎総業株式会社 制御装置の製造方法
CN114599154B (zh) * 2022-03-09 2024-07-26 维沃移动通信有限公司 一种电路板组件及电路板制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180204827A1 (en) * 2014-09-26 2018-07-19 Renesas Electronics Corporation Electronic device and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186771A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd 回路モジュール及び情報処理装置
CN1284421C (zh) * 2000-03-22 2006-11-08 国际整流器公司 栅极驱动器多芯片模块
JP4558407B2 (ja) * 2003-08-20 2010-10-06 パナソニック株式会社 スイッチング電源装置
JP5194625B2 (ja) 2007-08-06 2013-05-08 富士電機株式会社 マイクロ電源モジュール
US8164916B1 (en) * 2008-01-10 2012-04-24 Altera Corportation Techniques for attenuating resonance induced impedance in integrated circuits
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
JPWO2015019519A1 (ja) * 2013-08-07 2017-03-02 パナソニックＩｐマネジメント株式会社 Ｄｃ−ｄｃコンバータモジュール
JP5920379B2 (ja) * 2014-02-26 2016-05-18 株式会社デンソー 車両用電子制御装置
JP2016119379A (ja) * 2014-12-19 2016-06-30 株式会社ソシオネクスト 半導体装置及び電子装置
WO2017064791A1 (ja) * 2015-10-15 2017-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6790771B2 (ja) * 2016-12-01 2020-11-25 株式会社村田製作所 コンデンサの実装構造
JP2018143010A (ja) * 2017-02-24 2018-09-13 住友電気工業株式会社 電子回路装置
JPWO2018235484A1 (ja) * 2017-06-21 2020-04-23 住友電気工業株式会社 電子回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180204827A1 (en) * 2014-09-26 2018-07-19 Renesas Electronics Corporation Electronic device and semiconductor device

Also Published As

Publication number Publication date
KR20210123355A (ko) 2021-10-13
CN113519049A (zh) 2021-10-19
EP3937225A1 (en) 2022-01-12
CN113519049B (zh) 2024-03-29
WO2020179161A1 (ja) 2020-09-10
JP7124951B2 (ja) 2022-08-24
US11915987B2 (en) 2024-02-27
JPWO2020179161A1 (ja) 2021-10-21
US20220068734A1 (en) 2022-03-03
EP3937225A4 (en) 2022-04-27

Similar Documents

Publication Publication Date Title
KR102574231B1 (ko) 반도체 장치
JP5781624B2 (ja) スタック電力変換器を有する半導体装置
US11183934B2 (en) Embedded substrate voltage regulators
US9320134B2 (en) DC-DC converter module and multi-layer substrate
JP2008053319A (ja) 半導体装置
US20240171073A1 (en) Voltage regulator module
JP2006304591A (ja) スイッチモード電源のための一次側能動回路装置
US11876084B2 (en) Power supply system
JP2004349457A (ja) Ｌｓｉパッケージ
US11683889B2 (en) Processor interposer and electronic system including the processor interposer
CN112788842A (zh) 一种芯片供电系统、芯片、pcb和计算机设备
US11375607B2 (en) Mirrored voltage regulator for high-current applications and method the same
US20230215821A1 (en) Configurable capacitor
JP6851242B2 (ja) 電力変換装置
US20090154112A1 (en) Packaging structure of power module
JP6799430B2 (ja) 半導体装置及び表示装置
JP2008028282A (ja) 半導体装置
JP6515678B2 (ja) コンバータ搭載基板
US20060108663A1 (en) Surface mount inductor with integrated componentry
US11948716B1 (en) Power modules with elevated inductors and capacitors arranged under the inductors
JP2024137055A (ja) 半導体装置
JPH0376148A (ja) 混成集積回路装置
CN115955763A (zh) 球栅阵列封装的电源模块及电子设备
JPH04192353A (ja) 集積回路
JP2014060456A (ja) 半導体装置及びｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant