KR102555511B1 - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR102555511B1
KR102555511B1 KR1020180132968A KR20180132968A KR102555511B1 KR 102555511 B1 KR102555511 B1 KR 102555511B1 KR 1020180132968 A KR1020180132968 A KR 1020180132968A KR 20180132968 A KR20180132968 A KR 20180132968A KR 102555511 B1 KR102555511 B1 KR 102555511B1
Authority
KR
South Korea
Prior art keywords
information
host
dth
memory
storage device
Prior art date
Application number
KR1020180132968A
Other languages
English (en)
Other versions
KR20200050219A (ko
Inventor
최광호
전중용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180132968A priority Critical patent/KR102555511B1/ko
Priority to US16/515,705 priority patent/US11281512B2/en
Priority to CN201910926029.5A priority patent/CN111143255B/zh
Publication of KR20200050219A publication Critical patent/KR20200050219A/ko
Application granted granted Critical
Publication of KR102555511B1 publication Critical patent/KR102555511B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로 향상된 동작 속도를 갖는 저장 장치는, 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치에 있어서, 상기 메모리 컨트롤러는, 호스트에 전달되는 DTH(Device-To-Host) 정보를 생성하는 DTH 정보 생성부, 상기 DTH 정보 생성부로부터 제공받은 상기 DTH 정보를 상기 호스트에 제공하는 호스트 메모리 접근부 및 상기 호스트 메모리 접근부의 요청에 기초하여, 상기 DTH 정보가 상기 호스트에 제공되었음을 알리기 위한 인터럽트 신호를 상기 호스트로 출력하는 인터럽트 신호 생성부를 포함한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 향상된 동작 속도를 갖는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는, 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치에 있어서, 상기 메모리 컨트롤러는, 호스트에 전달되는 DTH(Device-To-Host) 정보를 생성하는 DTH 정보 생성부, 상기 DTH 정보 생성부로부터 제공받은 상기 DTH 정보를 상기 호스트에 제공하는 호스트 메모리 접근부 및 상기 호스트 메모리 접근부의 요청에 기초하여, 상기 DTH 정보가 상기 호스트에 제공되었음을 알리기 위한 인터럽트 신호를 상기 호스트로 출력하는 인터럽트 신호 생성부를 포함한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작방법은, 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치의 동작 방법으로서, 호스트에 전달되는 DTH(Device-To-Host) 정보를 생성하는 단계, 상기 DTH 정보를 상기 호스트의 메모리 내 호스트 메모리 버퍼 영역에 제공하는 단계, 상기 DTH 정보가 상기 호스트에 제공되었음을 알리기 위한 인터럽트 신호를 생성하는 단계 및 상기 생성된 인터럽트 신호를 상기 호스트에 출력하는 단계를 포함한다.
본 기술에 따르면, 향상된 동작 속도를 갖는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 3은 DTH(Device-To-Host) 정보를 호스트 메모리에 저장하기 위한 초기화 동작을 설명하기 위한 도면이다.
도 4는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보(STA_INF)를 설명하기 위한 도면이다.
도 5는 DTH(Device-To-Host) 정보를 호스트 메모리에 저장하기 위한 초기화 동작을 설명하기 위한 도면이다.
도 6은 메모리 컨트롤러가 DTH(Device-To-Host) 정보를 호스트에 제공하는 방법을 설명하기 위한 도면이다.
도 7은 메모리 컨트롤러가 DTH(Device-To-Host) 정보를 호스트에 제공하는 방법에 관한 다른 실시 예를 설명하기 위한 도면이다.
도 8은 호스트가 DTH(Device-To-Host) 정보를 획득하는 방법을 설명하기 위한 도면이다.
도 9는 저장 장치가 호스트의 요청과 무관하게 DTH(Device-To-Host) 정보를 제공하는 방법에 관한 타임도를 도시한다.
도 10은 저장 장치가 호스트의 요청에 기초하여 DTH(Device-To-Host) 정보를 제공하는 방법에 관한 타임도를 도시한다.
도 11은 본 발명의 일 실시 예에 따른 호스트의 초기화 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 저장 장치의 초기화 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 저장 장치의 동작을 설명하기 위한 도면이다.
도 14는 본 발명의 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 실시 예에 따른 호스트의 동작을 설명하기 위한 도면이다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 플레인들을 포함할 수 있다. 각 플레인은 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장 층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장 층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다. 또는 메모리 장치(100)에 포함된 각각의 메모리 셀들은 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라, 설정된 동작 전압으로 프로그램 동작 또는 소거 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address)를 입력 받고, 논리 어드레스(Logical Block Address, LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)은 논리 블록 어드레스(LBA)와 물리 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 물리-논리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(Request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 장치 정보 저장부(210)를 포함할 수 있다. 장치 정보 저장부(210)는 저장 장치(50)의 장치 정보를 저장할 수 있다. 장치 정보는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보 및 호스트 메모리 버퍼 영역의 크기에 관한 정보를 포함할 수 있다. 장치 정보 저장부(210)는 호스트(300)의 장치 정보 요청 메시지에 응답하여 장치 정보를 호스트에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 요청 메시지 수신부(220)를 포함할 수 있다. 요청 메시지 수신부(220)는 호스트(300)로부터 요청 메시지를 수신할 수 있다. 호스트(300)로부터 수신되는 요청 메시지는 셋 파라미터 요청 메시지 또는 DTH 정보 요청 메시지일 수 있다. 요청 메시지 수신부(220)는 호스트(300)로부터 수신된 요청 메시지에 응답하는 커맨드를 생성할 수 있다. 메모리 컨트롤러(200)는 요청 메시지 수신부(220)가 생성한 커맨드에 대응되는 동작을 수행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 DTH 정보 생성부(230)를 포함할 수 있다. DTH 정보 생성부(230)는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보를 생성할 수 있다. DTH(Device-To-Host) 정보는 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 포함할 수 있다. DTH 정보 생성부(230)는 호스트(300)의 요청과 무관하게, DTH(Device-To-Host) 정보를 생성할 수 있다. 또는, DTH 정보 생성부(230)는 호스트(300)로부터 수신된 DTH 정보 요청 메시지에 응답하여 DTH(Device-To-Host) 정보를 생성할 수 있다.
DTH 정보 생성부(230)가 생성하는 DTH(Device-To-Host) 정보는 저장 장치(50)의 상태 정보를 포함할 수 있다. 저장 장치(50)의 상태 정보는 상태 정보 생성부(231)로부터 제공받을 수 있다. DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경되면, 변경된 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다. DTH 정보 생성부(230)는 생성된 DTH(Device-To-Host) 정보를 호스트 메모리 접근부(240)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 상태 정보 생성부(231)를 포함할 수 있다. 상태 정보 생성부(231)는 저장 장치(50)의 상태에 관한 상태 정보를 생성할 수 있다. 상태 정보 생성부(231)가 생성하는 상태 정보는 호스트(300)가 식별할 수 있는 정보를 포함할 수 있다. 상태 정보는 메모리 컨트롤러(200) 및/또는 메모리 장치(100)의 상태에 관한 정보를 포함할 수 있다. 구체적으로, 상태 정보 생성부(231)는 메모리 장치(100)로부터 수신된 데이터 및/또는 메모리 컨트롤러(200) 내부에서 수신된 데이터를 기초로 상태 정보를 생성할 수 있다.
상태 정보 생성부(231)는 수신된 데이터를 기초로 저장 장치(50)의 상태를 확인할 수 있다. 상태 정보 생성부(231)는 저장 장치(50)의 상태가 변경되었는지 여부를 확인할 수 있다. 구체적으로, 상태 정보 생성부(231)가 저장 장치(50)의 상태를 확인할 때, 종래의 상태와 다른 상태가 확인될 수 있다. 저장 장치(50)의 상태가 변경되면, 상태 정보 생성부(231)는 변경된 상태 정보를 생성할 수 있다. 상태 정보 생성부(231)는 저장 장치(50)의 상태가 변경되면, 변경된 상태에 관한 상태 정보를 생성할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트 메모리 접근부(240)를 포함할 수 있다. 호스트 메모리 접근부(240)는 DTH 정보 생성부(230)로부터 DTH(Device-To-Host) 정보를 제공받을 수 있다. 호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보를 호스트 메모리(320)에 제공할 수 있다. DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼 영역에 저장될 수 있다.
호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보를 호스트 메모리(320)에 제공한 후, 인터럽트 신호 생성부(250)에 인터럽트 신호 생성을 요청할 수 있다. 인터럽트 신호는 DTH(Device-To-Host) 정보가 호스트 메모리(320) 내 호스트 메모리 버퍼 영역에 저장되었음을 알리는 신호일 수 있다. 인터럽트 신호는 호스트(300)가 식별할 수 있는 신호일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 인터럽트 신호 생성부(250)를 포함할 수 있다. 인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 인터럽트 신호 생성 요청에 응답하여 인터럽트 신호를 생성할 수 있다. 인터럽트 신호는 DTH(Device-To-Host) 정보가 호스트(300)에 제공되었음을 알리기 위한 신호일 수 있다. 인터럽트 신호 생성부(250)는 인터럽트 신호를 호스트(300)에 출력할 수 있다. 구체적으로, 인터럽트 신호 생성부(250)는 인터럽트 신호를 호스트(300) 내 중앙 처리 장치(310)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
실시 예에서, 호스트(300)는 중앙 처리 장치(Central Processing Unit, CPU, 310)를 포함할 수 있다. 중앙 처리 장치(310)는 장치 정보 요청 메시지를 저장 장치(50)에 제공할 수 있다. 구체적으로, 장치 정보 요청 메시지는 저장 장치(50)에 포함된 장치 정보 저장부(210)에 제공될 수 있다. 장치 정보 요청 메시지는 호스트(300)가 저장 장치(50)의 장치 정보를 획득하기 위한 메시지일 수 있다. 장치 정보는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치의 상태 정보 및 호스트 메모리 버퍼 영역의 크기에 관한 정보를 포함할 수 있다.
중앙 처리 장치(310)는 장치 정보 저장부(210)로부터 장치 정보를 제공받을 수 있다. 중앙 처리 장치(310)는 제공 받은 장치 정보를 호스트 메모리(320)에 제공할 수 있다.
중앙 처리 장치(310)는 초기화 동작 시, 셋 파라미터 요청 메시지를 저장 장치(50)에 제공할 수 있다. 셋 파라미터 요청 메시지는 호스트(300)가 식별할 수 있는 DTH(Device-To-Host) 정보에 관한 파라미터 및 호스트(300)가 식별할 수 있는 인터럽트 신호에 관한 파라미터를 저장 장치(50)에 저장하기 위한 요청 메시지일 수 있다.
실시 예에서, 호스트(300)는 호스트 메모리(320)를 포함할 수 있다. 호스트 메모리(320)는 휘발성 메모리 또는 비휘발성 메모리로 구성될 수 있다.
호스트 메모리(320)는 데이터를 저장할 수 있다. 호스트 메모리(320)에 저장되는 데이터는 저장 장치(50)의 상태 정보를 포함할 수 있다. 호스트 메모리(320)는 저장 장치(50)의 상태 정보를 저장하기 위해 호스트 메모리(320) 내 호스트 메모리 버퍼 영역을 할당할 수 있다.
호스트 메모리(320)는 인터럽트 신호 테이블(323)을 포함할 수 있다. 인터럽트 신호 테이블(323)은 호스트(300)가 식별할 수 있는 인터럽트 신호에 관한 정보를 포함할 수 있다. 호스트 메모리(320)는 저장 장치(50)의 상태 정보가 저장되었음을 알리는 인터럽트 신호에 관한 정보를 중앙 처리 장치(310)에 제공할 수 있다.
호스트(300)는 인터페이스 장치(330)를 포함할 수 있다. 호스트(300)는 인터페이스 장치(330)를 통해, 저장 장치(50)와 통신할 수 있다. 구체적으로, 호스트(300)는 인터페이스 장치(330)를 통해 저장 장치(50)에 메시지 또는 정보를 제공할 수 있다. 또는 저장 장치(50)로부터 신호 또는 정보를 제공받을 수 있다.
실시 예에서, 호스트(300)가 인터페이스 장치(330)를 통해 제공하는 메시지는 장치 정보 요청 메시지, 셋 파라미터 요청 메시지 또는 DTH 정보 요청 메시지 중 어느 하나일 수 있다. DTH(Device-To-Host) 정보는 저장 장치(50)가 호스트(300)에 제공하는 정보일 수 있다. DTH(Device-To-Host) 정보는 저장 장치(50)의 상태 정보를 포함할 수 있다.
실시 예에서, 호스트(300)가 인터페이스 장치(330)를 통해 제공받는 정보는 DTH(Device-To-Host) 정보일 수 있다. 호스트(300)가 인터페이스 장치(330)를 통해 제공받는 신호는 인터텁트 신호일 수 있다. 인터럽트 신호는 저장 장치(50)의 상태 정보가 호스트 메모리 버퍼 영역에 저장되었음을 알리는 신호일 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(125)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결되고, 비트 라인들(BL1~BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(nonvolatile) 메모리 셀들이다.
메모리 셀 어레이(110)에 포함된 복수의 메모리 셀들은 그 용도에 따라 복수의 블록들로 구분되어 사용될 수 있다. 메모리 장치(100)를 제어하기 위해서 필요한 다양한 설정 정보들인 시스템 정보은 복수의 블록들에 저장될 수 있다.
제 1 내지 제 z 메모리 블록들(BLK1~BLKz) 각각은 복수의 셀 스트링들을 포함한다. 제 1 내지 제 m 셀 스트링들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 제 1 내지 제 m 셀 스트링들 각각은 드레인 선택 트랜지스터, 직렬 연결된 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL)에 연결된다. 제 1 내지 제 n 메모리 셀들은 각각 제 1 내지 제 n 워드 라인들에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(125)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 제어 로직(125)을 포함한다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(125)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(125)을 통해 어드레스(ADDR)를 수신한다.
실시 예로서, 메모리 장치(100)의 프로그램 동작 및 읽기 동작은 페이지 단위로 수행된다.
프로그램 및 읽기 동작 시에, 제어 로직(125)이 수신한 어드레스(ADDR)는 블록 어드레스 및 행 어드레스를 포함할 것이다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)에 인가하여 선택된 메모리 블록의 하나의 워드 라인을 선택한다.
소거 동작 시에 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)은 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택한다. 소거 동작은 하나의 메모리 블록 전체 또는 일부에 대해서 수행될 수 있다.
부분 소거 동작 시에 어드레스(ADDR)은 블록 및 행 어드레스들을 포함할 것이다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 하나의 메모리 블록을 선택한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스들을 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스들에 따라 전압 발생기(122)로부터 제공받은 전압들을 행 라인들(RL)들에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택한다.
실시 예로서, 어드레스 디코더(121)은 블록 디코더, 워드라인 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(125)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(125)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 선택된 워드 라인들에 인가된다.
프로그램 동작 시에, 전압 발생기(122)는 고전압의 프로그램 펄스 및 프로그램 펄스보다 낮은 패스 펄스를 생성할 것이다. 읽기 동작 시에, 전압 발생기(122)는 리드전압 및 리드전압보다 높은 패스전압을 생성할 것이다. 소거 동작 시에, 전압 발생기(122)는 소거 전압을 생성할 것이다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(125)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다. 소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다.
실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(125)의 제어에 응답하여 동작한다. 프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다.
제어 로직(125)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(125)은 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 제어 로직(125)은 외부 컨트롤러로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신한다. 제어 로직(125)은 커맨드(CMD)에 응답하여 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 제어하도록 구성된다.
도 3은 DTH(Device-To-Host) 정보를 호스트 메모리에 저장하기 위한 초기화 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 컨트롤러(200)는 장치 정보 저장부(210)를 포함할 수 있다. 도 3에서, 메모리 컨트롤러(200)의 구성 중 요청 메시지 수신부(220), DTH 정보 생성부(230), 상태 정보 생성부(231), 호스트 메모리 접근부(240) 및 인터럽트 신호 생성부(250)는 생략된 것으로 가정한다.
도 3을 참조하면, 호스트(300)는 중앙 처리 장치(310) 및 호스트 메모리(320)를 포함할 수 있다. 도 3에서, 호스트(300)의 구성 중 인터페이스 장치(330)는 생략된 것으로 가정한다.
장치 정보 저장부(210)는 저장 장치(50)의 정보를 포함하는 장치 정보를 저장할 수 있다. 구체적으로, 장치 정보는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보 및 호스트 메모리 버퍼 영역의 크기에 관한 정보를 포함할 수 있다. 호스트 메모리 버퍼 영역은 DTH(Device-To-Host) 정보의 저장을 위한 영역일 수 있다. 저장 장치(50)의 상태 정보는 도 4에서 보다 상세히 설명하도록 한다.
장치 정보 저장부(210)는 호스트(300)에 포함된 중앙 처리 장치(310)의 요청에 응답하여 장치 정보를 중앙 처리 장치(310)에 제공할 수 있다.
중앙 처리 장치(310)는 DTH(Device-To-Host) 정보를 획득하기 위한 초기화 동작을 수행할 수 있다. 실시 예에서, 중앙 처리 장치(310)는 장치 정보 저장부(210)에 장치 정보 요청 메시지를 제공할 수 있다. 장치 정보 요청 메시지는 저장 장치(50)의 장치 정보를 요청하는 메시지일 수 있다. 장치 정보 저장부(210)는 장치 정보 요청 메시지에 응답하여 장치 정보 저장부(210)에 저장된 장치 정보를 중앙 처리 장치(310)에 제공할 수 있다.
중앙 처리 장치(310)는 장치 정보 저장부(210)로부터 수신된 장치 정보를 기초로 호스트 메모리(320)에 호스트 메모리 버퍼 할당 정보(Host Memory Buffer 할당 정보, HMB 할당 정보) 및 DTH(Device-To-Host) 지원 정보를 제공할 수 있다.
호스트 메모리 버퍼 할당 정보(HMB 할당 정보)는 DTH(Device-To-Host) 정보의 저장을 위해 호스트 메모리에 할당되어야 하는 호스트 메모리 버퍼(321)의 크기 정보를 포함할 수 있다. 호스트 메모리(320)가 호스트 메모리 버퍼 할당 정보(HMB 할당 정보)를 수신하면, DTH(Device-To-Host) 정보의 저장을 위한 영역을 할당할 수 있다.
DTH(Device-To-Host) 지원 정보는 저장 장치가 호스트에 제공할 수 있는 저장 장치의 상태 정보를 포함할 수 있다. 즉, DTH 지원 정보는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보를 포함할 수 있다.
도 4는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보(STA_INF)를 설명하기 위한 도면이다.
도 4를 참조하면, 저장 장치(50)의 상태 정보(STA_INF)는 장치 백그라운드 동작 정보(Device Background Operation Status) 및 장치 심각도 수준(Device Severity Level)을 나타내는 정보로 구분될 수 있다. 저장 장치(50)의 상태 정보(STA_INF)는 장치 백그라운드 동작 정보(Device Background Operation Status) 및 장치 심각도 수준(Device Severity Level)을 나타내는 정보 외에 다양한 상태 정보들을 포함할 수 있다. 저장 장치(50)의 상태 정보(STA_INF)는 호스트(300)의 요청에 의해 다양한 상태 정보들을 포함할 수 있다.
구체적으로, 장치 백그라운드 동작 정보(Device Background Operation Status)는 저장 장치(50)가 백그라운드 동작 준비(Preparing for background operation like garbage collection or wear leveling) 상태임을 나타내는 정보, 저장 장치(50)가 레이턴시가 긴 백그라운드 동작 수행 중(In progressing of the background operation spending a long latency)임을 나타내는 정보 및 저장 장치(50)가 백그라운드 동작 수행을 완료(Complete the background operation. Host can issue the CMD normally)한 상태를 나타내는 정보를 포함할 수 있다. 장치 백그라운드 동작 정보(Device Background Operation Status)는 위 정보들 외에도 다양한 정보를 포함할 수 있다.
저장 장치(50)가 백그라운드 동작을 준비(Preparing for background operation like garbage collection or wear leveling)하는 상태는 저장 장치(50)가 특정 동작을 수행하기 전에 백그라운드 동작을 수행할 예정임을 나타낼 수 있다.
구체적으로, 백그라운드 동작은 메모리 장치(100)에 포함된 메모리 블록들에서, 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작을 포함할 수 있다. 또, 백그라운드 동작은 메모리 장치(100)의 메모리 블록들 간 또는 메모리 블록들에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작을 포함할 수 있다. 백그라운드 동작은 메모리 컨트롤러(200)에 저장된 맵 데이터를 메모리 장치(100)의 메모리 블록들에 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(100)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(100)에 포함된 복수의 메모리 블록들에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
레이턴시가 긴 백그라운드 동작 수행 중임을 나타내는 정보(In progressing of the background operation spending a long latency)는 저장 장치(50)가 백그라운드 동작을 완료한 후 다음 동작을 수행하는데 까지 긴 시간이 소모되는 백그라운드 동작을 수행 중임을 나타낼 수 있다.
저장 장치(50)가 백그라운드 동작 수행을 완료(Complete the background operation. Host can issue the CMD normally)한 상태를 나타내는 정보는, 저장 장치(50)가 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작 및 배드 블록 관리(bad block management) 동작 수행을 완료하였음을 나타낼 수 있다.
실시 예에서, 장치 심각도 수준(Device Severity Level)을 나타내는 정보는 장치의 온도가 높음(Detect a high thermal condition)을 나타내는 정보, 장치의 결함으로 동작을 수행할 수 없는 상태(Can't operate about I/O command because of NVM memory defect)를 나타내는 정보 및 장치 내부의 에러를 회복할 수 없는 상태(Can't recover a internal error)를 나타내는 정보를 포함할 수 있다. 장치 심각도 수준(Device Severity Level)을 나타내는 정보는 위 정보들 외에도 다양한 정보를 포함할 수 있다.
구체적으로, 장치의 온도가 높음(Detect a high thermal condition)을 나타내는 정보는 저장 장치(50)에 수행된 쓰기 및 소거 동작의 횟수 및/또는 데이터 리텐션 기간 등에 의해 저장 장치(50)의 온도가 높아졌음을 나타낼 수 있다. 또, 장치의 온도가 높음(Detect a high thermal condition)을 나타내는 정보는 저장 장치(50)의 외부 또는 내부의 환경적 요인에 의해 저장 장치(50)의 온도가 높아졌음을 나타낼 수 있다.
장치의 결함으로 동작을 수행할 수 없는 상태(Can't operate about I/O command because of NVM memory defect)를 나타내는 정보는 저장 장치(50)가 수명을 다 하거나 또는 저장 장치(50)의 물리적 결함에 의해 저장 장치가 더 이상 동작을 수행할 수 없는 상태를 나타낼 수 있다. 구체적으로, 메모리 장치(100)가 고집적화되고 고속 동작을 함에 따라, 저장 장치(50)의 물리적 결함이 발생할 수 있다. 물리적 결함이 발생된 저장 장치(50)는 불량으로 처리되고, 더 이상 동작을 수행하지 않는 것으로 결정될 수 있다.
장치 내부의 에러를 회복할 수 없는 상태(Can't recover a internal error)를 나타내는 정보는 저장 장치(50)가 동작 수행 중 에러가 발생하였고, 발생된 에러가 리커버리(Recovery) 동작에 의해 회복될 수 없는 상태를 나타낼 수 있다. 구체적으로, 장치 내부의 에러를 회복할 수 없는 상태(Can't recover a internal error)는 에러 정정이 불가능한 UECC(uncorrectable ECC)가 발생한 경우를 나타낼 수 있다.
도 5는 DTH(Device-To-Host) 정보를 호스트 메모리에 저장하기 위한 초기화 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 컨트롤러(200)는 요청 메시지 수신부(220), DTH 정보 생성부(230) 및 인터럽트 신호 생성부(250)를 포함할 수 있다. 도 5에서, 메모리 컨트롤러(200)의 구성 중 장치 정보 저장부(210), 상태 정보 생성부(231) 및 호스트 메모리 접근부(240)는 생략된 것으로 가정한다.
도 5을 참조하면, 호스트(300)는 중앙 처리 장치(310)를 포함할 수 있다. 도 5에서, 호스트(300)의 구성 중 호스트 메모리(320) 및 인터페이스 장치(330)는 생략된 것으로 가정한다.
중앙 처리 장치(310)는 호스트(300)가 식별할 수 있는 정보의 생성 및 신호의 출력에 관한 파라미터를 설정하기 위해, 셋 파라미터 요청 메시지를 요청 메시지 수신부(220)에 제공할 수 있다. 호스트(300)가 식별할 수 있는 정보는 DTH(Device-To-Host) 정보일 수 있다. 호스트(300)가 식별할 수 있는 신호는 인터럽트 신호일 수 있다.
요청 메시지 수신부(220)는 셋 파라미터 요청 메시지에 대응되는 커맨드를 DTH 정보 생성부(230) 및 인터럽트 신호 생성부(250)에 제공할 수 있다.
구체적으로, DTH 정보 생성부(230)에 제공되는 커맨드는 DTH 파라미터 설정 커맨드일 수 있다. DTH 정보 생성부(230)는 DTH 파라미터 설정 커맨드에 따라, 호스트(300)가 식별할 수 있는 DTH(Device-To-Host) 정보에 관한 파라미터를 저장할 수 있다. DTH 정보 생성부(230)는 DTH(Device-To-Host) 정보에 관한 파라미터를 저장한 후, 호스트(300)가 식별할 수 있는 DTH(Device-To-Host) 정보를 생성할 수 있다.
실시 예에서, 인터럽트 신호 생성부(250)에 제공되는 커맨드는 인터럽트 신호 파라미터 설정 커맨드일 수 있다. 인터럽트 신호 생성부(250)는 인터럽트 신호 파라미터 설정 커맨드에 따라, 호스트(300)가 식별할 수 있는 인터럽트 신호에 관한 관한 파라미터를 저장할 수 있다. 인터럽트 신호 생성부(250)는 인터럽트 신호에 관한 파라미터를 저장한 후, 호스트(300)에 DTH(Device-To-Host) 정보를 제공한 때, 호스트(300)가 식별할 수 있는 인터럽트 신호를 생성 및 출력할 수 있다.
실시 예에서, 중앙 처리 장치(310)는 저장 장치(50)로부터 장치 정보를 수신한 후, DTH(Device-To-Host) 정보가 저장되는 영역에 관한 정보를 제공하기 위해, 호스트 메모리 버퍼 설정 메시지를 요청 메시지 수신부(220)에 제공할 수 있다. 호스트 메모리 버퍼 설정 메시지는 호스트 메모리(320)가 할당한 호스트 메모리 버퍼 정보를 저장하기 위한 메시지일 수 있다. 요청 메시지 수신부(220)는 호스트 메모리 버퍼 설정 메시지에 응답하여, 호스트 메모리(320)가 할당한 호스트 메모리 버퍼 정보를 DTH 정보 생성부(230)에 제공할 수 있다. DTH 정보 생성부(230)는 저장된 호스트 메모리 버퍼 정보에 기초하여, DTH(Device-To-Host) 정보를 호스트 메모리 접근부(240)를 통해 호스트 메모리 버퍼(321) 영역에 제공할 수 있다.
호스트 메모리 버퍼 정보는 DTH(Device-To-Host) 정보를 저장 하기 위한 영역에 관한 정보를 포함할 수 있다. 구체적으로, 호스트 메모리 버퍼 정보는 DTH(Device-To-Host) 정보가 저장되는 영역의 로우 어드레스 및 컬럼 어드레스에 관한 정보를 포함할 수 있다. DTH 정보 생성부(230)는 호스트 메모리 버퍼 정보에 기초하여, DTH(Device-To-Host) 정보를 특정 로우 어드레스 및 컬럼 어드레스에 대응되는 호스트 메모리 버퍼(321) 영역에 제공할 수 있다.
도 6은 메모리 컨트롤러가 DTH(Device-To-Host) 정보를 호스트에 제공하는 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 도 6은 DTH 정보 생성부(230)가 호스트(300)의 요청과 무관하게, DTH(Device-To-Host) 정보를 생성하여 호스트 메모리 버퍼(321) 영역에 제공하는 방법을 도시한다.
도 6을 참조하면, 메모리 컨트롤러(200)는 DTH 정보 생성부(230), 상태 정보 생성부(231), 호스트 메모리 접근부(240) 및 인터럽트 신호 생성부(250)를 포함할 수 있다. 도 6에서, 메모리 컨트롤러(200)의 구성 중 장치 정보 저장부(210) 및 요청 메시지 수신부(220)는 생략된 것으로 가정한다.
도 6을 참조하면, 호스트(300)는 중앙 처리 장치(310) 및 호스트 메모리(320)를 포함할 수 있다. 도 6에서, 호스트(300)의 구성 중 인터페이스 장치(330)는 생략된 것으로 가정한다.
DTH 정보 생성부(230)는 호스트(300)에 전달되는 DTH(Device-To-Host) 정보를 생성할 수 있다. 생성된 DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공될 수 있다.
DTH 정보 생성부(230)는 저장 장치(50)의 상태 정보를 생성하는 상태 정보 생성부(231)로부터 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 제공받을 수 있다(①). 상태 정보는 메모리 컨트롤러(200) 및/또는 메모리 장치(100)의 상태에 관한 정보를 포함할 수 있다. 구체적으로, 상태 정보 생성부(231)는 메모리 장치(100)로부터 수신된 데이터 및/또는 메모리 컨트롤러(200) 내부에서 수신된 데이터를 기초로 상태 정보를 생성할 수 있다.
DTH 정보 생성부(230)는 상태 정보 생성부(231)로부터 제공받은 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다. DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경되면, 변경된 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다. 변경된 상태 정보는 상태 정보 생성부(231)로부터 제공받을 수 있다. DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경될 때 마다 DTH(Device-To-Host) 정보를 생성할 수 있다. 생성된 DTH(Device-To-Host) 정보는 호스트 메모리 접근부(240)에 제공될 수 있다(②).
호스트 메모리 접근부(240)에 제공된 DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 저장될 수 있다. 따라서, 저장 장치(50)의 상태가 변경될 때 마다, 호스트 메모리 버퍼(321) 영역에 저장된 DTH(Device-To-Host) 정보는 업데이트 될 수 있다.
호스트 메모리 접근부(240)는 DTH 정보 생성부(230)로부터 DTH(Device-To-Host) 정보를 제공받을 수 있다. 호스트 메모리 접근부(240)는 제공받은 DTH(Device-To-Host) 정보를 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공할 수 있다(③). DTH(Device-To-Host) 정보는 호스트 메모리 버퍼(321) 영역에 저장될 수 있다.
DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321) 영역에 저장되면, 호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321) 영역에 제공 및 저장되었음을 알리기 위한 인터럽트 신호의 생성을 요청할 수 있다(④). 인터럽트 신호는 DTH(Device-To-Host) 정보가 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공 및 저장되었음을 알리기 위한 신호일 수 있다.
인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 제공받은 인터럽트 신호의 생성 요청에 기초하여, 인터럽트 신호를 생성하여 출력할 수 있다(⑤). 인터럽트 신호는 호스트(300) 내 중앙 처리 장치(310)에 제공될 수 있다. 인터럽트 신호는 호스트(300)가 식별할 수 있는 신호이다. 중앙 처리 장치(310)가 인터럽트 신호를 제공받으면, 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보가 제공 및 저장되었음을 알리는 신호인지 여부를 확인할 수 있다.
도 7은 메모리 컨트롤러가 DTH(Device-To-Host) 정보를 호스트에 제공하는 방법에 관한 다른 실시 예를 설명하기 위한 도면이다.
도 6 및 7을 참조하면, 도 7은 호스트(300)의 요청에 따라 DTH(Device-To-Host) 정보를 생성하여 호스트 메모리 버퍼(321) 영역에 제공하는 방법을 도시한다.
도 7을 참조하면, 메모리 컨트롤러(200)는 요청 메시지 수신부(220), DTH 정보 생성부(230), 상태 정보 생성부(231), 호스트 메모리 접근부(240) 및 인터럽트 신호 생성부(250)를 포함할 수 있다. 도 7에서, 메모리 컨트롤러(200)의 구성 중 장치 정보 저장부(210)는 생략된 것으로 가정한다.
도 7을 참조하면, 호스트(300)는 중앙 처리 장치(310) 및 호스트 메모리(320)를 포함할 수 있다. 도 7에서, 호스트(300)의 구성 중 인터페이스 장치(330)는 생략된 것으로 가정한다.
호스트(300)가 DTH(Device-To-Host) 정보를 획득하기 위해, 중앙 처리 장치(310)는 요청 메시지 수신부(220)에 DTH 정보 요청 메시지를 제공할 수 있다(①). DTH 정보 요청 메시지는 호스트(300)가 저장 장치(50)의 상태 정보를 획득하기 위해, 저장 장치(50)에 전달되는 메시지일 수 있다. DTH(Device-To-Host) 정보는 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 포함할 수 있다. DTH 정보 요청 메시지는 호스트(300)가 저장 장치(50)의 상태 정보를 획득하기 위해, 저장 장치(50)에 전달되는 메시지일 수 있다. DTH(Device-To-Host) 정보는 저장 장치(50)에서 호스트(300)로 제공될 수 있다.
요청 메시지 수신부(220)는 DTH 정보 요청 메시지에 대응되는 DTH 정보 요청 커맨드를 생성할 수 있다. DTH 정보 요청 커맨드는 DTH 정보 생성부(230)에 제공될 수 있다(②). DTH 정보 요청 커맨드는 DTH(Device-To-Host) 정보 생성을 요청하는 커맨드일 수 있다.
DTH 정보 생성부(230)는 DTH 정보 요청 커맨드에 응답하여, DTH(Device-To-Host) 정보를 생성할 수 있다. 구체적으로, DTH 정보 생성부(230)는 요청 메시지 수신부(220)로부터 DTH 정보 요청 커맨드를 수신한 후, 상태 정보 생성부(231)로부터 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 제공받을 수 있다(③). 상태 정보는 메모리 컨트롤러(200) 및/또는 메모리 장치(100)의 상태에 관한 정보를 포함할 수 있다. 구체적으로, 상태 정보 생성부(231)는 메모리 장치(100)로부터 수신된 데이터 및/또는 메모리 컨트롤러(200) 내부에서 수신된 데이터를 기초로 상태 정보를 생성할 수 있다.
DTH 정보 생성부(230)는 DTH 정보 요청 커맨드에 응답하여, 상태 정보 생성부(231)로부터 제공받은 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다. 생성된 DTH(Device-To-Host) 정보는 호스트 메모리 접근부(240)에 제공될 수 있다(④). 호스트 메모리 접근부(240)에 제공된 DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 저장될 수 있다. 따라서, 요청 메시지 수신부(220)가 DTH 정보 요청 메시지를 수신할 때 마다, 호스트 메모리 버퍼(321) 영역에 저장된 DTH(Device-To-Host) 정보는 업데이트 될 수 있다.
호스트 메모리 접근부(240)는 DTH 정보 생성부(230)로부터 DTH(Device-To-Host) 정보를 제공받을 수 있다. 호스트 메모리 접근부(240)는 제공받은 DTH(Device-To-Host) 정보를 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공할 수 있다(⑤). DTH(Device-To-Host) 정보는 호스트 메모리 버퍼(321) 영역에 저장될 수 있다. DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321) 영역에 저장되면, 호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321) 영역에 제공 및 저장되었음을 알리기 위한 인터럽트 신호의 생성을 요청할 수 있다(⑥). 인터럽트 신호는 DTH(Device-To-Host) 정보가 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공 및 저장되었음을 알리기 위한 신호일 수 있다.
인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 제공받은 인터럽트 신호의 생성 요청에 기초하여, 인터럽트 신호를 생성하여 출력할 수 있다(⑦). 인터럽트 신호는 호스트(300) 내 중앙 처리 장치(310)에 제공될 수 있다. 인터럽트 신호는 호스트(300)가 식별할 수 있는 신호이다. 중앙 처리 장치(310)가 인터럽트 신호를 제공받으면, 중앙 처리 장치(310)는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보가 제공 및 저장되었음을 알리는 신호인지 여부를 확인할 수 있다.
도 8은 호스트가 DTH(Device-To-Host) 정보를 획득하는 방법을 설명하기 위한 도면이다.
도 8을 참조하면, 호스트(300)는 중앙 처리 장치(310) 및 호스트 메모리(320)로 구성될 수 있다. 호스트 메모리(320)는 호스트 메모리 버퍼(321) 및 인터럽트 신호 테이블(323)으로 구성될 수 있다. 도 8에서, 호스트(300)의 구성 중 인터페이스 장치(330)는 생략된 것으로 가정한다.
도 8은, 도 7의 인터럽트 신호 생성부(250)가 인터럽트 신호를 생성하여 중앙 처리 장치(310)에 출력한 이후의 프로세스를 도시한다.
중앙 처리 장치(310)는 인터럽트 신호 생성부(250)로부터 인터럽트 신호를 제공받은 후, 인터럽트 신호가 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보가 제공되었음을 알리기 위한 신호인지를 확인하는 인터럽트 신호 정보를 인터럽트 신호 테이블(323)에 요청할 수 있다(①). 즉, 중앙 처리 장치(310)는 인터럽트 신호 정보를 기초로, 인터럽트 신호 생성부(250)로부터 제공받은 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 알리기 위한 신호인지를 판단할 수 있다.
인터럽트 신호 테이블(323)은 저장 장치(50)에 특정 동작이 수행되었음을 알리기 위한 신호에 관한 정보인 인터럽트 신호 정보를 저장할 수 있다. 실시 예에서, 인터럽트 신호 테이블(323)은 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보가 제공되었음을 알리기 위한 신호 정보를 포함할 수 있다. 인터럽트 신호 테이블(323)은 중앙 처리 장치(310)의 인터럽트 신호 정보 요청에 응답하여, 인터럽트 신호 정보를 중앙 처리 장치(310)에 제공할 수 있다(②). 중앙 처리 장치(310)에 제공되는 인터럽트 신호 정보는 DTH(Device-To-Host) 정보가 제공되었음을 알리기 위한 신호 정보를 포함할 수 있다.
중앙 처리 장치(310)에 제공된 인터럽트 신호가 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보의 제공 및 저장을 나타내는 신호일 수 있다. 중앙 처리 장치(310)에 제공된 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 나타내는 신호인 경우, 중앙 처리 장치(310)는 호스트 메모리 버퍼(321)에 DTH(Device-To-Host) 정보를 요청할 수 있다(③). 호스트 메모리 버퍼(321)는 DTH(Device-To-Host) 정보 요청에 응답하여 DTH(Device-To-Host) 정보를 중앙 처리 장치(310)에 제공할 수 있다(④). 중앙 처리 장치(310)가 DTH(Device-To-Host) 정보를 제공받음으로써, 호스트(300)는 저장 장치(50)의 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 획득할 수 있다.
중앙 처리 장치(310)는 호스트 메모리 버퍼(321)로부터 제공받은 DTH(Device-To-Host) 정보를 기초로 후속 동작을 수행할 수 있다. 즉, 호스트(300)는 저장 장치(50)의 내부 동작의 수행 시기를 고려하여 데이터의 입출력 및 호스트의 내부 동작 수행 시점을 유연하게 결정할 수 있다. 또, 후속 동작은 저장 장치(50)의 예기치 못한 에러 상황을 미리 호스트(300)에 알려줌으로써, 호스트(300)가 대응할 수 있도록 하는 동작일 수 있다.
도 9는 저장 장치가 호스트의 요청과 무관하게 DTH(Device-To-Host) 정보를 제공하는 방법에 관한 타임도를 도시한다.
도 9를 참조하면, 도 9는 DTH(Device-To-Host) 정보를 호스트(300)에 제공하기 위한 초기화 동작 및 DTH(Device-To-Host) 정보를 호스트(300)에 제공하는 DTH(Device-To-Host) 정보 전달 동작으로 구분될 수 있다.
실시 예에서, 초기화 동작은 DTH(Device-To-Host) 정보 전달 동작이 수행되기 전에 수행될 수 있다.
초기화 동작은 호스트(300)가 장치 정보 요청 메시지를 저장 장치(50)에 제공하는 동작을 포함할 수 있다. 구체적으로, 중앙 처리 장치(310)는 장치 정보 요청 메시지를 저장 장치(50)에 포함된 장치 정보 저장부(210)에 제공할 수 있다. 장치 정보 요청 메시지는 저장 장치(50)의 장치 정보를 획득하기 위한 메시지일 수 있다. 장치 정보는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보 및 호스트 메모리 버퍼(321) 영역의 크기에 관한 정보를 포함할 수 있다.
초기화 동작은 장치 정보 요청 메시지에 응답하여, 저장 장치(50)가 장치 정보를 호스트(300)에 제공하는 동작을 포함할 수 있다. 구체적으로, 호스트(300)에 포함된 중앙 처리 장치(310)는 장치 정보 저장부(210)로부터 장치 정보를 제공받을 수 있다. 중앙 처리 장치(310)가 장치 정보를 제공받으면, 중앙 처리 장치(310)는 DTH(Device-To-Host) 정보가 저장될 호스트 메모리 버퍼(321) 영역을 할당할 수 있다. 또, 중앙 처리 장치(310)는 식별할 수 있는 저장 장치(50)의 상태 정보를 결정할 수 있다. 호스트 메모리(320)에 호스트 메모리 버퍼(321) 영역이 할당되고, 중앙 처리 장치(310)가 식별할 수 있는 저장 장치(50)의 상태 정보가 결정되면, 해당 정보를 저장 장치(50)에 저장 하기 위한 메시지를 저장 장치(50)에 제공할 수 있다.
초기화 동작은 호스트(300)가 저장 장치(50)에 셋 파라미터 요청 메시지 및 호스트 메모리 버퍼 설정 메시지를 제공하는 동작을 포함할 수 있다.
셋 파라미터 요청 메시지는 호스트(300)가 식별할 수 있는 DTH(Device-To-Host) 정보에 관한 파라미터 및 호스트(300)가 식별할 수 있는 인터럽트 신호에 관한 파라미터를 저장 장치(50)에 저장하기 위한 요청 메시지일 수 있다. 저장 장치(50)는 셋 파라미터 요청 메시지에 대응되는 셋 파라미터 정보를 저장할 수 있다. 구체적으로, DTH 정보 생성부(230)는 DTH(Device-To-Host) 정보에 관한 파라미터를 저장할 수 있다. DTH 정보 생성부(230)는 DTH(Device-To-Host) 정보에 관한 파라미터를 저장한 후, 호스트(300)가 식별할 수 있는 DTH(Device-To-Host) 정보를 생성할 수 있다. 인터럽트 신호 생성부(250)는 인터럽트 신호 파라미터 설정 커맨드에 따라, 호스트(300)가 식별할 수 있는 인터럽트 신호에 관한 파라미터를 저장할 수 있다. 인터럽트 신호 생성부(250)는 인터럽트 신호에 관한 파라미터를 저장한 후, 호스트(300)에 DTH(Device-To-Host) 정보를 제공한 때, 호스트(300)가 식별할 수 있는 인터럽트 신호를 생성 및 출력할 수 있다.
실시 예에서, 호스트(300)는 호스트 메모리 버퍼 설정 메시지를 저장 장치(50)에 제공할 수 있다. 호스트 메모리 버퍼 설정 메시지는 호스트 메모리(320)가 할당한 호스트 메모리 버퍼 정보를 저장하기 위한 메시지일 수 있다. 구체적으로, 호스트(300)에 포함된 중앙 처리 장치(310)는 DTH(Device-To-Host) 정보가 저장되는 영역에 관한 정보를 제공하기 위해, 호스트 메모리 버퍼 설정 메시지를 요청 메시지 수신부(220)에 제공할 수 있다. 요청 메시지 수신부(220)는 호스트 메모리 버퍼 설정 메시지에 응답하여, 호스트 메모리(320)가 할당한 호스트 메모리 버퍼 정보를 DTH 정보 생성부(230)에 제공할 수 있다. DTH 정보 생성부(230)는 호스트 메모리 버퍼 정보를 저장할 수 있다. DTH 정보 생성부(230)는 저장된 호스트 메모리 버퍼 정보에 기초하여, DTH(Device-To-Host) 정보를 호스트 메모리 접근부(240)를 통해 호스트 메모리 버퍼(321) 영역에 제공할 수 있다.
실시 예에서, DTH(Device-To-Host) 정보 전달 동작은 초기화 동작이 수행된 이후에 수행될 수 있다.
DTH(Device-To-Host) 정보 전달 동작은 DTH(Device-To-Host) 정보 생성을 위한 동작들을 포함할 수 있다. 구체적으로, 저장 장치(50)의 상태 정보 변경을 확인할 수 있다. 따라서, 저장 장치(50)의 상태 정보가 변경되면, 상태 정보 생성부(231)는 변경된 상태 정보를 생성할 수 있다. DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경되면, 변경된 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다. 변경된 상태 정보는 상태 정보 생성부(231)로부터 제공받을 수 있다. DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경될 때 마다 DTH(Device-To-Host) 정보를 생성할 수 있다. 생성된 DTH(Device-To-Host) 정보는 호스트 메모리 접근부(240)에 제공될 수 있다. 호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보를 호스트(300)에 제공할 수 있다. 실시 예에서, DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공 및 저장될 수 있다. DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321)에 저장되면 인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 제공받은 인터럽트 신호의 생성 요청에 기초하여, 인터럽트 신호를 출력할 수 있다.
중앙 처리 장치(310)는 인터럽트 신호 생성부(250)로부터 인터럽트 신호를 제공받을 수 있다. 중앙 처리 장치(310)는 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 알리기 위한 신호인지를 판단할 수 있다.
중앙 처리 장치(310)에 제공된 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 알리는 신호인 경우, 중앙 처리 장치(310)는 호스트 메모리 버퍼(321)에 DTH(Device-To-Host) 정보를 요청할 수 있다. 호스트 메모리 버퍼(321)는 DTH(Device-To-Host) 정보 요청에 응답하여 DTH(Device-To-Host) 정보를 중앙 처리 장치(310)에 제공할 수 있다. 중앙 처리 장치(310)가 DTH(Device-To-Host) 정보를 제공받음으로써, 호스트(300)는 저장 장치(50)의 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 획득할 수 있다.
중앙 처리 장치(310)는 호스트 메모리 버퍼(321)로부터 제공받은 DTH(Device-To-Host) 정보에 기초한 후속 동작을 수행할 수 있다. 즉, 호스트(300)는 저장 장치(50)의 내부 동작의 수행 시기를 고려하여 데이터의 입출력 및 호스트의 내부 동작 수행 시점을 유연하게 결정할 수 있다. 또, 후속 동작은 저장 장치(50)의 예기치 못한 에러 상황을 미리 호스트(300)에 알려줌으로써, 호스트(300)가 대응할 수 있도록 하는 동작일 수 있다.
도 10은 저장 장치가 호스트의 요청에 기초하여 DTH(Device-To-Host) 정보를 제공하는 방법에 관한 타임도를 도시한다.
도 9 및 도 10을 참조하면, 도 10은 DTH(Device-To-Host) 정보를 호스트(300)에 제공하기 위한 초기화 동작 및 DTH(Device-To-Host) 정보를 호스트(300)에 제공하는 DTH(Device-To-Host) 정보 전달 동작으로 구분될 수 있다. 초기화 동작은 도 9의 초기화 동작과 동일한 동작이므로, 이하에서는 도 9와 구별되는 DTH(Device-To-Host) 정보 전달 동작을 설명한다.
실시 예에서, DTH(Device-To-Host) 정보 전달 동작은 초기화 동작이 수행된 이후에 수행될 수 있다.
DTH(Device-To-Host) 정보 전달 동작은 DTH(Device-To-Host) 정보 생성을 위한 동작들을 포함할 수 있다. 구체적으로, 호스트(300)가 DTH(Device-To-Host) 정보를 획득하기 위해, 중앙 처리 장치(310)는 요청 메시지 수신부(220)에 DTH 정보 요청 메시지를 제공할 수 있다. 요청 메시지 수신부(220)는 DTH 정보 요청 메시지에 대응되는 DTH 정보 요청 커맨드를 생성할 수 있다. DTH 정보 생성부(230)는 요청 메시지 수신부(220)로부터 DTH 정보 요청 커맨드를 수신한 후, 저장 장치(50)의 상태 정보를 생성하는 상태 정보 생성부(231)로부터 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 제공받을 수 있다. DTH 정보 생성부(230)는 DTH 정보 요청 커맨드에 응답하여, 상태 정보 생성부(231)로부터 제공받은 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다.
생성된 DTH(Device-To-Host) 정보는 호스트 메모리 접근부(240)에 제공될 수 있다. 호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보를 호스트(300)에 제공할 수 있다. 실시 예에서, DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공 및 저장될 수 있다. DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321)에 저장되면 인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 제공받은 인터럽트 신호의 생성 요청에 기초하여, 인터럽트 신호를 출력할 수 있다.
중앙 처리 장치(310)는 인터럽트 신호 생성부(250)로부터 인터럽트 신호를 제공받을 수 있다. 중앙 처리 장치(310)는 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 알리기 위한 신호인지를 판단할 수 있다.
중앙 처리 장치(310)에 제공된 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 알리는 신호인 경우, 중앙 처리 장치(310)는 호스트 메모리 버퍼(321)에 DTH(Device-To-Host) 정보를 요청할 수 있다. 호스트 메모리 버퍼(321)는 DTH(Device-To-Host) 정보 요청에 응답하여 DTH(Device-To-Host) 정보를 중앙 처리 장치(310)에 제공할 수 있다. 중앙 처리 장치(310)가 DTH(Device-To-Host) 정보를 제공받음으로써, 호스트(300)는 저장 장치(50)의 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 획득할 수 있다.
중앙 처리 장치(310)는 호스트 메모리 버퍼(321)로부터 제공받은 DTH(Device-To-Host) 정보에 기초한 후속 동작을 수행할 수 있다. 즉, 호스트(300)는 저장 장치(50)의 내부 동작의 수행 시기를 고려하여 데이터의 입출력 및 호스트의 내부 동작 수행 시점을 유연하게 결정할 수 있다. 또, 후속 동작은 저장 장치(50)의 예기치 못한 에러 상황을 미리 호스트(300)에 알려줌으로써, 호스트(300)가 대응할 수 있도록 하는 동작일 수 있다.
도 11은 본 발명의 일 실시 예에 따른 호스트의 초기화 동작을 설명하기 위한 도면이다.
도 11을 참조하면, S1101 단계에서, 중앙 처리 장치(310)는 장치 정보 저장부(210)에 장치 정보 요청 메시지를 출력할 수 있다. 장치 정보 요청 메시지는 저장 장치(50)의 장치 정보를 요청하는 메시지일 수 있다. 장치 정보는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보 및 호스트 메모리 버퍼(321) 영역의 크기에 관한 정보를 포함할 수 있다.
S1103 단계에서, 중앙 처리 장치(310)는 장치 정보 저장부(210)로부터 저장된 장치 정보를 수신할 수 있다. 장치 정보는 장치 정보 저장부(210)가 장치 정보 요청 메시지에 응답하여 저장된 장치 정보를 중앙 처리 장치(310)에 제공하는 정보일 수 있다.
S1105 단계에서, 중앙 처리 장치(310)는 장치 정보 저장부(210)로부터 수신된 장치 정보를 기초로 호스트 메모리(320)에 호스트 메모리 버퍼 할당 정보(HMB 할당 정보) 및 DTH(Device-To-Host) 지원 정보를 제공할 수 있다. 호스트 메모리(320)는 호스트 메모리 버퍼 할당 정보(HMB 할당 정보) 및 DTH(Device-To-Host) 지원 정보를 저장할 수 있다.
호스트 메모리 버퍼 할당 정보(HMB 할당 정보)는 DTH(Device-To-Host) 정보의 저장을 위해 호스트 메모리에 할당되어야 하는 호스트 메모리 버퍼(321)의 크기 정보를 포함할 수 있다. 호스트 메모리(320)가 호스트 메모리 버퍼 할당 정보(HMB 할당 정보)를 수신하면, DTH(Device-To-Host) 정보의 저장을 위한 영역을 할당할 수 있다.
DTH(Device-To-Host) 지원 정보는 저장 장치가 호스트에 제공할 수 있는 저장 장치의 상태 정보를 포함할 수 있다. 즉, DTH 지원 정보는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치(50)의 상태 정보를 포함할 수 있다.
S1107 단계에서, 중앙 처리 장치(310)는 호스트(300)가 식별할 수 있는 정보의 생성 및 신호의 출력에 관한 파라미터를 설정하기 위해, 셋 파라미터 요청 메시지를 요청 메시지 수신부(220)에 출력할 수 있다. 호스트(300)가 식별할 수 있는 정보는 DTH(Device-To-Host) 정보일 수 있다. 호스트(300)가 식별할 수 있는 신호는 인터럽트 신호일 수 있다.
중앙 처리 장치(310)는 DTH(Device-To-Host) 정보가 저장되는 영역에 관한 정보를 제공하기 위해, 셋 파라미터 요청 메시지와 함께 호스트 메모리 버퍼 설정 메시지를 요청 메시지 수신부(220)에 출력할 수 있다. 호스트 메모리 버퍼 설정 메시지는 호스트 메모리(320)가 할당한 호스트 메모리 버퍼 정보를 저장하기 위한 메시지일 수 있다. 호스트 메모리 버퍼 설정 메시지에 기초하여, 호스트 메모리(320)는 DTH(Device-To-Host) 정보를 제공받을 수 있다.
도 12는 본 발명의 일 실시 예에 따른 저장 장치의 초기화 동작을 설명하기 위한 도면이다.
도 12을 참조하면, S1201 단계에서, 장치 정보 저장부(210)는 장치 정보 요청 메시지를 수신할 수 있다. 장치 정보 요청 메시지는 호스트(300)가 저장 장치(50)의 장치 정보를 획득하기 위한 메시지일 수 있다.
S1203 단계에서, 장치 정보 저장부(210) 장치 정보 요청 메시지에 응답하여 장치 정보를 중앙 처리 장치(310)에 제공할 수 있다. 장치 정보는 저장 장치(50)가 호스트(300)에 제공하는 DTH(Device-To-Host) 정보에 포함될 수 있는 저장 장치의 상태 정보 및 호스트 메모리 버퍼(321) 영역의 크기에 관한 정보를 포함할 수 있다.
S1205 단계에서, 요청 메시지 수신부(220)는 중앙 처리 장치(310)로부터 셋 파라미터 요청 메시지를 수신할 수 있다. 셋 파라미터 요청 메시지는 호스트(300)가 식별할 수 있는 정보의 생성 및 신호의 출력에 관한 파라미터를 설정하기 위한 요청 메시지일 수 있다. 요청 메시지 수신부(220)는 셋 파라미터 요청 메시지와 함께 호스트 메모리 버퍼 설정 메시지를 수신할 수 있다. 호스트 메모리 버퍼 설정 메시지는 호스트 메모리(320)가 할당한 호스트 메모리 버퍼 정보를 저장하기 위한 메시지일 수 있다.
S1207 단계에서, DTH 정보 생성부(230)는 셋 파라미터 요청 메시지에 대응되는 DTH 파라미터 설정 커맨드를 수신할 수 있다. DTH 정보 생성부(230)는 DTH 파라미터 설정 커맨드에 따라, 호스트(300)가 식별할 수 있는 DTH(Device-To-Host) 정보에 관한 파라미터를 저장할 수 있다. 또, DTH 정보 생성부(230)는 요청 메시지 수신부(220)로부터 수신된 호스트 메모리 버퍼 정보를 저장할 수 있다. 호스트 메모리 버퍼 정보는 DTH(Device-To-Host) 정보를 저장 하기 위한 영역에 관한 정보를 포함할 수 있다. 구체적으로, 호스트 메모리 버퍼 정보는 DTH(Device-To-Host) 정보가 저장되는 영역의 로우 어드레스 및 컬럼 어드레스에 관한 정보를 포함할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 저장 장치의 동작을 설명하기 위한 도면이다.
도 13을 참조하면, S1301 단계에서, 상태 정보 생성부(231)는 저장 장치의 상태 정보를 확인할 수 있다. 저장 장치(50)의 상태 정보(STA_INF)는 장치 백그라운드 동작 정보(Device Background Operation Status) 및 장치 심각도 수준(Device Severity Level)을 나타내는 정보로 구분될 수 있다. 저장 장치(50)의 상태 정보(STA_INF)는 장치 백그라운드 동작 정보(Device Background Operation Status) 및 장치 심각도 수준(Device Severity Level)을 나타내는 정보 외에 다양한 상태 정보들을 포함할 수 있다. 저장 장치(50)의 상태 정보(STA_INF)는 호스트(300)의 요청에 의해 다양한 상태 정보들을 포함할 수 있다.
S1303 단계에서, 상태 정보 생성부(231)는 저장 장치(50)의 상태 정보가 변경되었는지 여부를 확인할 수 있다. 구체적으로, 상태 정보 생성부(231)가 상태 정보를 확인할 때, 종래의 상태 정보와 다른 정보가 확인될 수 있다. 저장 장치(50)의 상태 정보가 변경되면, 상태 정보 생성부(231)는 변경된 상태 정보를 생성할 수 있다. 상태 정보의 변경이 있는 경우, S1305 단계로 진행한다.
S1305 단계에서, DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경되면, 변경된 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다. 변경된 상태 정보는 상태 정보 생성부(231)로부터 제공받을 수 있다. DTH 정보 생성부(230)는 저장 장치(50)의 상태가 변경될 때 마다 DTH(Device-To-Host) 정보를 생성할 수 있다.
S1307 단계에서, DTH 정보 생성부(230)는 변경된 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 출력할 수 있다. 구체적으로, DTH(Device-To-Host) 정보는 호스트 메모리 접근부(240)에 제공될 수 있다. 호스트 메모리 접근부(240)는 DTH(Device-To-Host) 정보를 호스트(300)에 제공할 수 있다. 실시 예에서, DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공 및 저장될 수 있다.
S1309 단계에서, DTH(Device-To-Host) 정보가 호스트 메모리 버퍼(321)에 저장되면 인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 제공받은 인터럽트 신호의 생성 요청에 기초하여, 인터럽트 신호를 출력할 수 있다. 인터럽트 신호는 DTH(Device-To-Host) 정보가 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공 및 저장되었음을 알리기 위한 신호일 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, S1401 단계에서, 요청 메시지 수신부(220)는 중앙 처리 장치(310)로부터 DTH 정보 요청 메시지를 수신할 수 있다. DTH 정보 요청 메시지는 호스트(300)가 저장 장치(50)의 상태 정보를 획득하기 위해, 저장 장치(50)에 전달되는 메시지일 수 있다. DTH(Device-To-Host) 정보는 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 포함할 수 있다. DTH 정보 요청 메시지는 호스트(300)가 저장 장치(50)의 상태 정보를 획득하기 위해, 저장 장치(50)에 전달되는 메시지일 수 있다. DTH(Device-To-Host) 정보는 저장 장치(50)에서 호스트(300)로 제공될 수 있다.
S1403 단계에서, DTH 정보 생성부(230)는 DTH 정보 요청 메시지에 대응되는 커맨드에 응답하여 DTH(Device-To-Host) 정보를 생성할 수 있다. 구체적으로, DTH 정보 생성부(230)는 요청 메시지 수신부(220)로부터 DTH 정보 요청 커맨드를 수신한 후, 저장 장치(50)의 상태 정보를 생성하는 상태 정보 생성부(231)로부터 호스트(300)가 식별할 수 있는 저장 장치(50)의 상태 정보를 제공받을 수 있다. DTH 정보 생성부(230)는 DTH 정보 요청 커맨드에 응답하여, 상태 정보 생성부(231)로부터 제공받은 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 생성할 수 있다.
S1405 단계에서, DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 제공될 수 있다. 구체적으로, DTH 정보 생성부(230)는 생성된 DTH(Device-To-Host) 정보를 호스트 메모리 접근부(240)에 출력할 수 있다. 호스트 메모리 접근부(240)에 출력된 DTH(Device-To-Host) 정보는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 저장될 수 있다.
S1407 단계에서, 인터럽트 신호 생성부(250)는 호스트 메모리 접근부(240)로부터 제공받은 인터럽트 신호의 생성 요청에 기초하여, 인터럽트 신호를 출력할 수 있다. 인터럽트 신호는 호스트(300) 내 중앙 처리 장치(310)에 제공될 수 있다. 인터럽트 신호는 호스트(300)가 식별할 수 있는 신호이다.
도 15는 본 발명의 실시 예에 따른 호스트의 동작을 설명하기 위한 도면이다.
도 15를 참조하면, S1501 단계에서, 중앙 처리 장치(310)는 인터럽트 신호 생성부(250)가 출력한 인터럽트 신호를 수신할 수 있다. 중앙 처리 장치(310)가 인터럽트 신호를 제공받으면, 중앙 처리 장치(310)는 호스트 메모리(320) 내 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보가 제공 및 저장되었음을 알리는 신호인지 여부를 확인할 수 있다.
S1503 단계에서, 중앙 처리 장치(310)는 인터럽트 신호 생성부(250)로부터 인터럽트 신호를 수신한 후, 인터럽트 신호가 호스트 메모리 버퍼(321) 영역에 DTH(Device-To-Host) 정보가 제공되었음을 알리기 위한 신호인지를 확인하는 인터럽트 신호 정보를 인터럽트 신호 테이블(323)에 요청할 수 있다. 즉, 중앙 처리 장치(310)는 인터럽트 신호 정보를 기초로, 인터럽트 신호 생성부(250)로부터 제공받은 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 알리기 위한 신호인지를 판단할 수 있다.
S1505 단계에서, 중앙 처리 장치(310)는 인터럽트 신호 테이블(323)로부터 인터럽트 신호 정보를 제공받아, 수신된 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장되었음을 알리기 위한 신호인지 여부를 확인할 수 있다. 즉, 수신된 인터럽트 신호의 타입을 확인할 수 있다.
S1507 단계에서, 중앙 처리 장치(310)에 제공된 인터럽트 신호가 DTH(Device-To-Host) 정보의 제공 및 저장을 나타내는 신호인 경우, 중앙 처리 장치(310)는 호스트 메모리 버퍼(321)에 DTH(Device-To-Host) 정보를 요청할 수 있다.
S1509 단계에서, 호스트 메모리 버퍼(321)는 DTH(Device-To-Host) 정보 요청에 응답하여 DTH(Device-To-Host) 정보를 중앙 처리 장치(310)에 제공하고, 중앙 처리 장치(310)는 DTH(Device-To-Host) 정보를 확인할 수 있다. 중앙 처리 장치(310)가 DTH(Device-To-Host) 정보를 제공받음으로써, 호스트(300)는 저장 장치(50)의 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 획득할 수 있다.
S1511 단계에서, 중앙 처리 장치(310)는 호스트 메모리 버퍼(321)로부터 제공받은 DTH(Device-To-Host) 정보를 기초로 후속 동작을 수행할 수 있다. 즉, 호스트(300)는 저장 장치(50)의 내부 동작의 수행 시기를 고려하여 데이터의 입출력 및 호스트의 내부 동작 수행 시점을 유연하게 결정할 수 있다. 또, 후속 동작은 저장 장치(50)의 예기치 못한 에러 상황을 미리 호스트(300)에 알려줌으로써, 호스트(300)가 대응할 수 있도록 하는 동작일 수 있다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 16을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 어드레스(logical address, LA)를 물리 어드레스(physical address, PA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 정보를 이용하여 논리 어드레스(LA)를 입력 받아, 물리 어드레스(PA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 18을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 정보)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 19를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDVR2 SDRAM, DDVR3 SDRAM, LPDDR SDARM, LPDDVR3 SDRAM, LPDDVR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2를 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 장치 정보 저장부
220: 요청 메시지 수신부
230: DTH 정보 생성부
231: 상태 정보 생성부
240: 호스트 메모리 접근부
250: 인터럽트 신호 생성부
300: 호스트
310: 중앙 처리 장치
320: 호스트 메모리
330: 인터페이스 장치

Claims (26)

  1. 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치에 있어서, 상기 메모리 컨트롤러는:
    호스트에 전달되는 DTH(Device-To-Host) 정보를 생성하는 DTH 정보 생성부;
    상기 DTH 정보 생성부로부터 제공받은 상기 DTH 정보를 상기 호스트에 제공하는 호스트 메모리 접근부; 및
    상기 호스트 메모리 접근부의 요청에 기초하여, 상기 DTH 정보가 상기 호스트에 제공되었음을 알리기 위한 인터럽트 신호를 상기 호스트로 출력하는 인터럽트 신호 생성부;를 포함하는 저장 장치.
  2. 제 1항에 있어서,
    상기 저장 장치는,
    상기 저장 장치의 상태 정보를 생성하는 상태 정보 생성부를 더 포함하고,
    상기 DTH 정보 생성부는, 상기 상태 정보를 포함하는 상기 DTH 정보를 생성하는 것을 특징으로 하는 저장 장치.
  3. 제 2항에 있어서, 상기 DTH 정보 생성부는,
    상기 호스트로부터 수신된 DTH 정보 요청 메시지에 응답하여, 상기 DTH 정보를 생성하는 것을 특징으로 하는 저장 장치.
  4. 제 2항에 있어서, 상기 DTH 정보 생성부는,
    상기 저장 장치의 상태가 변경되면, 변경된 상태 정보를 포함하는 상기 DTH 정보를 생성하는 것을 특징으로 하는 저장 장치.
  5. 제 2항에 있어서, 상기 DTH 정보는 상기 호스트의 메모리 내 호스트 메모리 영역에 저장되는 것을 특징으로 하는 저장 장치.
  6. 제 5항에 있어서,
    상기 저장 장치는,
    상기 저장 장치의 장치 정보를 저장하는 장치 정보 저장부를 더 포함하고,
    상기 장치 정보는,
    상기 DTH 정보에 포함될 수 있는 상태 정보 및 상기 호스트 메모리 영역의 크기에 관한 정보를 포함하는 것을 특징으로 하는 저장 장치.
  7. 제 6항에 있어서, 상기 장치 정보 저장부는,
    상기 호스트의 장치 정보 요청 메시지에 응답하여 상기 장치 정보를 상기 호스트에 제공하는 것을 특징으로 하는 저장 장치.
  8. 제 6항에 있어서, 상기 상태 정보는,
    상기 저장 장치의 백그라운드 동작에 관한 정보, 상기 저장 장치의 온도에 관한 정보 및 상기 저장 장치의 결함을 나타내는 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 저장 장치.
  9. 제 1항에 있어서,
    상기 저장 장치는 상기 호스트로부터 요청 메시지를 수신하는 요청 메시지 수신부를 더 포함하고,
    상기 요청 메시지가 셋 파라미터 요청 메시지일 때, 상기 셋 파라미터 요청 메시지에 대응되는 커맨드를 상기 DTH 정보 생성부 및 상기 인터럽트 신호 생성부에 제공하는 것을 특징으로 하는 저장 장치.
  10. 제 9항에 있어서,
    상기 DTH 정보 생성부는,
    상기 커맨드에 기초하여, 상기 호스트가 식별할 수 있는 DTH 정보에 관한 파라미터를 저장하고,
    상기 인터럽트 신호 생성부는,
    상기 커맨드에 기초하여, 상기 호스트가 식별할 수 있는 인터럽트 신호에 관한 파라미터를 저장하는 것을 특징으로 하는 저장 장치.
  11. 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치의 동작 방법으로서,
    호스트에 전달되는 DTH(Device-To-Host) 정보를 생성하는 단계;
    상기 DTH 정보를 상기 호스트의 메모리 내 호스트 메모리 영역에 제공하는 단계;
    상기 DTH 정보가 상기 호스트에 제공되었음을 알리기 위한 인터럽트 신호를 생성하는 단계; 및
    상기 생성된 인터럽트 신호를 상기 호스트에 출력하는 단계;를 포함하는 저장 장치의 동작 방법.
  12. 제 11항에 있어서,
    상기 저장 장치가 상기 DTH 정보를 상기 호스트에 제공하기 위한 초기화 동작을 수행하는 단계를 더 포함하고,
    상기 초기화 동작을 수행하는 단계는,
    상기 호스트로부터 장치 정보 요청 메시지를 수신하는 단계; 및
    상기 장치 정보 요청 메시지에 응답하여 상기 저장 장치의 장치 정보를 제공하는 단계;를 더 포함하는 것을 특징으로 하는 저장 장치의 동작 방법.
  13. 제 12항에 있어서, 상기 장치 정보를 제공하는 단계는,
    상기 DTH 정보에 포함될 수 있는 상태 정보 및 상기 호스트 메모리 영역의 크기에 관한 정보를 제공하는 것을 특징으로 하는 저장 장치의 동작 방법.
  14. 제 12항에 있어서, 상기 초기화 동작을 수행하는 단계는,
    상기 호스트로부터 셋 파라미터 요청 메시지를 수신하는 단계; 및
    상기 셋 파라미터 요청 메시지에 대응되는 커맨드를 생성하는 단계;를 더 포함하는 것을 특징으로 하는 저장 장치의 동작 방법.
  15. 제 14항에 있어서,
    상기 커맨드에 기초하여, 상기 호스트가 식별할 수 있는 DTH 정보에 관한 파라미터 및 상기 호스트가 식별할 수 있는 인터럽트 신호에 관한 파라미터를 저장하는 단계를 더 포함하는 것을 특징으로 하는 저장 장치의 동작 방법.
  16. 제 15항에 있어서, 상기 DTH 정보를 생성하는 단계는,
    상기 호스트가 식별할 수 있는 DTH 정보를 생성하는 것을 특징으로 하는 저장 장치의 동작 방법.
  17. 제 15항에 있어서, 상기 인터럽트 신호를 생성하는 단계는,
    상기 호스트 메모리 접근부가 상기 호스트에 상기 DTH 정보를 제공한 때, 상기 호스트가 식별할 수 있는 인터럽트 신호를 생성하는 것을 특징으로 하는 저장 장치의 동작 방법.
  18. 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 저장 장치를 제어하는 호스트에 있어서,
    상기 저장 장치의 DTH(Device-To-Host) 정보를 저장하기 위한 호스트 메모리; 및
    상기 저장 장치의 DTH 정보가 저장되었음을 알리는 인터럽트 신호를 수신하고, 상기 인터럽트 신호에 기초하여 상기 호스트 메모리에 저장된 상기 DTH 정보를 획득하는 중앙 처리 장치;를 포함하고
    상기 DTH 정보는 상기 저장 장치의 상태 정보를 포함하는 것을 특징으로 하는 호스트.
  19. 호스트 및 메모리 장치에 연결되는 메모리 컨트롤러에 있어서,
    상기 메모리 장치 및 상기 메모리 컨트롤러의 상태 정보를 포함하는 DTH(Device-To-Host) 정보를 저장하도록 상기 호스트에 상기 DTH 정보를 제공하는 DTH 정보 생성부; 및
    상기 호스트가 상기 호스트에 저장된 DTH 정보에 기초하여 동작을 수행하도록, 상기 DTH 정보의 저장을 알리는 신호를 상기 호스트에게 제공하는 알림부;를 포함하는 메모리 컨트롤러.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020180132968A 2018-11-01 2018-11-01 저장 장치 및 그 동작 방법 KR102555511B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180132968A KR102555511B1 (ko) 2018-11-01 2018-11-01 저장 장치 및 그 동작 방법
US16/515,705 US11281512B2 (en) 2018-11-01 2019-07-18 Storage device providing device-to-host information to host and operating method thereof
CN201910926029.5A CN111143255B (zh) 2018-11-01 2019-09-27 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180132968A KR102555511B1 (ko) 2018-11-01 2018-11-01 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20200050219A KR20200050219A (ko) 2020-05-11
KR102555511B1 true KR102555511B1 (ko) 2023-07-14

Family

ID=70459574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180132968A KR102555511B1 (ko) 2018-11-01 2018-11-01 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11281512B2 (ko)
KR (1) KR102555511B1 (ko)
CN (1) CN111143255B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12014080B2 (en) 2021-11-10 2024-06-18 Samsung Electronics Co., Ltd. Memory system using host memory buffer and operation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110093627A1 (en) 2009-10-15 2011-04-21 Debkumar De Handling legacy bios services for mass storage devices using system management interrupts

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021938A (ja) * 2002-06-20 2004-01-22 Oki Electric Ind Co Ltd データ転送制御回路
JP4137939B2 (ja) * 2003-08-04 2008-08-20 富士通株式会社 データ転送処理方法
KR20090053164A (ko) 2007-11-22 2009-05-27 재단법인서울대학교산학협력재단 상태 정보를 관리하는 플래시 메모리 제어 장치 및 방법
US20130086311A1 (en) * 2007-12-10 2013-04-04 Ming Huang METHOD OF DIRECT CONNECTING AHCI OR NVMe BASED SSD SYSTEM TO COMPUTER SYSTEM MEMORY BUS
US8335875B1 (en) * 2011-06-24 2012-12-18 Intel Corporation System and method for performing isochronous data buffering
US9128920B2 (en) * 2011-11-30 2015-09-08 Marvell World Trade Ltd. Interrupt handling systems and methods for PCIE bridges with multiple buses
KR101934519B1 (ko) * 2012-11-26 2019-01-02 삼성전자주식회사 저장 장치 및 그것의 데이터 전송 방법
CN105830053A (zh) * 2014-01-16 2016-08-03 英特尔公司 用于快速配置机制的装置、方法和系统
KR102339779B1 (ko) * 2015-04-06 2021-12-15 삼성전자주식회사 데이터 저장 장치, 이를 포함하는 데이터 처리 시스템, 및 상기 시스템의 작동 방법
KR20180041898A (ko) * 2016-10-17 2018-04-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102649318B1 (ko) 2016-12-29 2024-03-20 삼성전자주식회사 상태 회로를 포함하는 메모리 장치와 그것의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110093627A1 (en) 2009-10-15 2011-04-21 Debkumar De Handling legacy bios services for mass storage devices using system management interrupts

Also Published As

Publication number Publication date
US11281512B2 (en) 2022-03-22
US20200142766A1 (en) 2020-05-07
KR20200050219A (ko) 2020-05-11
CN111143255A (zh) 2020-05-12
CN111143255B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US20190318786A1 (en) Storage device and method of operating the same
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200099882A (ko) 메모리 컨트롤러 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
CN112992204A (zh) 存储器装置及操作该存储器装置的方法
US20200174699A1 (en) Memory controller and method of operating the same
KR20230007881A (ko) 저장 장치 및 그 동작 방법
US11055020B2 (en) Data storage device sharing operations with another data storage device and method of operating the same
CN112015588B (zh) 存储控制器以及操作该存储控制器的方法
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
KR102555511B1 (ko) 저장 장치 및 그 동작 방법
US11593023B2 (en) Memory controller and method of operating the same
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
CN111580743A (zh) 存储器控制器及其操作方法
KR20210006178A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200114017A (ko) 컨트롤러 및 그 동작 방법
KR20200099825A (ko) 저장 장치 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US12039174B2 (en) Memory controller and method of operating the same
US11294590B2 (en) Storage device with fail page replacement capability and operating method thereof
KR20220053981A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant