KR20210006178A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210006178A
KR20210006178A KR1020190082154A KR20190082154A KR20210006178A KR 20210006178 A KR20210006178 A KR 20210006178A KR 1020190082154 A KR1020190082154 A KR 1020190082154A KR 20190082154 A KR20190082154 A KR 20190082154A KR 20210006178 A KR20210006178 A KR 20210006178A
Authority
KR
South Korea
Prior art keywords
block
sub
memory
blocks
data
Prior art date
Application number
KR1020190082154A
Other languages
English (en)
Other versions
KR102626058B1 (ko
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190082154A priority Critical patent/KR102626058B1/ko
Priority to US16/692,615 priority patent/US11269767B2/en
Priority to CN201911283096.6A priority patent/CN112199037A/zh
Publication of KR20210006178A publication Critical patent/KR20210006178A/ko
Application granted granted Critical
Publication of KR102626058B1 publication Critical patent/KR102626058B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Abstract

본 기술은 전자 장치에 관한 것으로, 유효 페이지의 데이터를 이동시키지 않고 가비지 컬렉션을 수행하는 메모리 컨트롤러는, 데이터가 저장되는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 가비지 컬렉션 수행 시, 상기 복수의 메모리 블록들에 각각 유효 데이터를 저장하는 유효 페이지 및 무효 데이터를 저장하는 무효 페이지가 포함되어 있는지를 나타내는 블록 정보를 수신하여 희생 블록을 설정하는 희생 블록 설정부 및 상기 희생 블록으로 설정된 메모리 블록을 적어도 하나 이상의 페이지를 포함하는 서브 블록들로 구분하여, 상기 서브 블록들에 각각 포함된 유효 페이지를 판단하기 위한 서브 블록 리드 커맨드를 출력하고, 상기 메모리 장치로부터 상기 서브 블록 리드 커맨드에 대응하는 서브 블록 정보를 수신하여, 상기 희생 블록에 포함된 서브 블록들을 소거하기 위한 서브 블록 소거 커맨드를 출력하는 서브 블록 제어부를 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 유효 페이지의 데이터를 이동시키지 않고 가비지 컬렉션을 수행할 수 있는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 데이터가 저장되는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 가비지 컬렉션 수행 시, 상기 복수의 메모리 블록들에 각각 유효 데이터를 저장하는 유효 페이지 및 무효 데이터를 저장하는 무효 페이지가 포함되어 있는지를 나타내는 블록 정보를 수신하여 희생 블록을 설정하는 희생 블록 설정부 및 상기 희생 블록으로 설정된 메모리 블록을 적어도 하나 이상의 페이지를 포함하는 서브 블록들로 구분하여, 상기 서브 블록들에 각각 포함된 유효 페이지를 판단하기 위한 서브 블록 리드 커맨드를 출력하고, 상기 메모리 장치로부터 상기 서브 블록 리드 커맨드에 대응하는 서브 블록 정보를 수신하여, 상기 희생 블록에 포함된 서브 블록들을 소거하기 위한 서브 블록 소거 커맨드를 출력하는 서브 블록 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 데이터가 저장되는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 가비지 컬렉션 수행 시, 상기 복수의 메모리 블록들에 각각 유효 데이터를 저장하는 유효 페이지 및 무효 데이터를 저장하는 무효 페이지가 포함되어 있는지를 나타내는 블록 정보를 수신하는 단계, 상기 블록 정보를 기초로 희생 블록을 설정하는 단계, 상기 희생 블록으로 설정된 메모리 블록을 적어도 하나 이상의 페이지를 포함하는 서브 블록들로 구분하여, 상기 서브 블록들 중 소거될 서브 블록들을 판단하는 단계 및 상기 소거될 서브 블록들로 판단된 서브 블록들을 소거하기 위한 서브 블록 소거 커맨드를 출력하는 단계를 포함할 수 있다.
본 기술에 따르면, 가비지 컬렉션 수행 시, 희생 블록의 유효 데이터를 프리 블록으로 이동시키지 않고, 희생 블록 전체를 소거하는 것이 아닌 서브 블록 단위로 소거함으로써 효율적인 가비지 컬렉션이 수행될 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 컨트롤러의 구조 및 본 발명에서의 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 3은 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 4는 도 1의 메모리 블록들(BLK1~BLKz) 중 일부를 도시한 도면이다.
도 5는 종래 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 6은 본 발명에서의 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 7은 희생 블록 내 서브 블록에 대한 소거 동작 시 비트맵을 도시한다.
도 8은 희생 블록 내 서브 블록에 대한 소거 동작 이후 희생 블록이 오픈 블록으로 선정된 경우를 도시한다.
도 9는 도 3의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 10은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 11은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
“A, B 또는 C 중 적어도 어느 하나”의 의미는 “A”, “B”, “C”, “A 및 B”“B 및 C”, “A 및 C”, “A, B 및 C” 중 어느 하나를 의미할 수 있다. 또, “A, B 및 C 중 적어도 어느 하나”의 의미는 “A, B 또는 C 중 적어도 어느 하나”의 의미와 동일하거나, A에 포함된 구성 요소들 중 어느 하나, B에 포함된 구성 요소들 중 어느 하나 및 C에 포함된 구성 요소들 중 어느 하나를 포함하는 의미일 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 희생 블록 설정부(210)를 포함할 수 있다. 실시 예에서, 메모리 컨트롤러(200)가 가비지 컬렉션(Garbage Collection; GC)을 수행하는 경우, 희생 블록 설정부(210)는 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 가비지 컬렉션(GC)이 수행될 희생 블록(Victim Block)을 설정할 수 있다. 희생 블록은 복수의 메모리 블록들 중 무효(invalid) 데이터가 저장된 무효 페이지와 유효(valid) 데이터가 저장된 유효 페이지가 포함된 메모리 블록일 수 있다.
가비지 컬렉션(GC)은 메모리 장치(100)가 동작을 수행하지 않는 아이들 타임(Idle Time)에 수행될 수 있다. 즉, 메모리 장치(100)가 커맨드를 실행하지 않는 시간에 가비지 컬렉션(GC)이 수행될 수 있다. 또는, 가비지 컬렉션(GC)은 메모리 장치(100)가 레디(ready) 상태일 때 수행될 수 있다. 다른 실시 예에서, 가비지 컬렉션(GC)은 메모리 장치(100)의 동작 시간과 관계없이 메모리 컨트롤러(200) 또는 호스트(300)의 요청에 따라 수행될 수 있다.
가비지 컬렉션(GC)은 데이터가 저장될 프리 블록을 확보하기 위해 수행될 수 있다.
가비지 컬렉션(GC) 동작 시, 희생 블록 내 유효 데이터는 프리 블록으로 이동되고, 이후 희생 블록은 소거될 수 있다. 이때 수행되는 소거 동작은 희생 블록 전체를 소거하는 블록 소거 동작일 수 있다. 블록 소거 동작에 의해 희생 블록은 프리 블록이 되고, 프리 블록에는 새로운 데이터가 프로그램될 수 있다.
그러나, 본 발명에서, 희생 블록 내 유효 데이터가 프리 블록으로 이동된 후, 희생 블록에는 블록 소거 동작 대신 서브 블록 소거 동작이 수행될 수 있다. 서브 블록 소거 동작은 희생 블록에 포함된 페이지들을 서브 블록 단위로 소거하는 소거 동작일 수 있다.
예를 들면, 메모리 블록에 포함된 페이지들은 복수의 서브 블록 단위로 구분될 수 있다. 따라서, 서브 블록은 두 개 이상의 페이지들을 포함할 수 있다. 서브 블록 소거 동작 시 하나 이상의 서브 블록들이 선택될 수 있으며, 선택된 서브 블록들은 동시에 소거되거나 순차적으로 소거될 수 있다. 선택된 서브 블록들은 유효 페이지가 포함되지 아니한 서브 블록일 수 있다. 다시 말하면, 선택된 서브 블록들은 무효 페이지들만 포함된 서브 블록일 수 있다. 희생 블록에 포함된 서브 블록들은 동일한 수의 페이지들 또는 서로 다른 수의 페이지들을 포함할 수 있다.
희생 블록 설정부(210)는 서브 블록 단위로 소거될 희생 블록을 설정할 수 있다. 희생 블록 설정부(210)는 서브 블록 단위로 소거될 희생 블록을 설정하고, 설정된 희생 블록에 관한 희생 블록 정보를 생성할 수 있다.
메모리 컨트롤러(200)는 서브 블록 제어부(220)를 포함할 수 있다. 서브 블록 제어부(220)는 희생 블록 정보에 따라 희생 블록으로 설정된 메모리 블록에 포함된 서브 블록을 소거하고, 희생 블록을 오픈 블록으로 설정하도록 제어할 수 있다.
예를 들면, 서브 블록 제어부(220)는 하나의 희생 블록에 포함된 페이지들을 서브 블록 단위로 리드 하고, 리드된 결과에 따라 유효 페이지들이 포함되지 않은 서브 블록들만 소거할 수 있다. 서브 블록들이 소거되면, 해당 메모리 블록에는 유효 페이지들과 소거된 페이지들만 잔류될 수 있다.
서브 블록 제어부(220)는 희생 블록 내 소거된 서브 블록들에 대한 서브 블록 정보를 생성할 수 있다. 생성된 서브 블록 정보를 기초로, 비트맵에 포함된 비트값이 변경될 수 있다. 예를 들면, 희생 블록 내 소거된 서브 블록에 대응하는 비트값이 디폴트 값인 “0”에서 “1”로 변경될 수 있다. 다른 실시 예에서, 희생 블록 내 소거된 서브 블록에 대응하는 비트값이 디폴트 값인 “1”에서 “0”으로 변경될 수 있다.
이 후, 서브 블록 제어부(220)는 희생 블록을 오픈 블록으로 설정하고, 오픈 블록으로 설정된 희생 블록에는 데이터가 프로그램될 수 있다. 오픈 블록으로 설정된 희생 블록에 데이터를 프로그램하기 위해, 비트맵 정보가 메모리 장치(100)로 출력될 수 있다. 메모리 장치(100)는 비트맵 정보를 기초로 소거된 서브 블록에 포함된 페이지들 중 어느 하나의 페이지에 데이터를 프로그램할 수 있다.
메모리 컨트롤러(200)는 비트맵 제어부(230)를 포함할 수 있다. 비트맵 제어부(230)는 메모리 장치(100)에 포함된 메모리 블록별로 비트맵을 포함할 수 있다. 초기에 비트맵에 포함된 비트값은 디폴트값일 수 있다.
비트맵 제어부(230)는 서브 블록 제어부(220)로부터 수신된 서브 블록 소거 정보를 기초로 비트맵에 포함된 비트값을 변경할 수 있다. 즉, 서브 블록 소거 정보는 희생 블록에 포함된 서브 블록들 중 소거 동작이 수행될 서브 블록들에 대한 정보를 포함하고 있으므로, 비트맵 제어부(230)는 해당 메모리 블록에 대한 비트맵에 포함된 비트값들 중 소거될 서브 블록에 대응하는 비트값을 변경하도록 제어할 수 있다.
이후, 희생 블록이 오픈 블록으로 선정되고, 해당 메모리 블록에 포함된 페이지들에 프로그램 동작이 수행될 때, 비트맵 제어부(230)는 해당 메모리 블록에 대한 비트맵 정보를 메모리 장치(100)로 출력할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 물리-논리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치(100)들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 컨트롤러의 구조 및 본 발명에서의 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 컨트롤러(200)는 희생 블록 설정부(210), 서브 블록 제어부(220) 및 비트맵 제어부(230)를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, 희생 블록 설정부(210)는 메모리 장치(100)로부터 블록 정보(BLK_INF)를 수신할 수 있다. 블록 정보(BLK_INF)는 메모리 장치(100)에 포함된 메모리 블록들에 각각 포함된 페이지들에 관한 정보를 포함할 수 있다.
실시 예에서, 블록 정보(BLK_INF)는 메모리 블록 별로 메모리 블록에 포함된 유효 페이지 및 무효 페이지의 수에 관한 정보를 포함할 수 있다. 즉, 블록 정보(BLK_INF)는 메모리 블록에 유효(valid) 데이터가 저장된 유효 페이지 및 무효(invalid) 데이터가 저장된 무효 페이지를 모두 포함하고 있는지를 나타내는 정보를 포함할 수 있다. 예를 들면, 블록 정보(BLK_INF)는 제1 메모리 블록에 2개의 유효 페이지 및 4개의 무효 페이지가 포함되어 있고, 제2 메모리 블록에는 2개의 유효 페이지 및 3개의 무효 페이지가 포함되어 있다는 정보를 포함할 수 있다.
희생 블록 설정부(210)는 블록 정보(BLK_INF)를 기초로 희생 블록(Victim Block)을 결정할 수 있다. 실시 예에서, 희생 블록 설정부(210)는 유효 페이지 및 무효 페이지를 모두 포함하는 메모리 블록을 희생 블록으로 설정할 수 있다. 희생 블록 설정부(210)가 설정하는 희생 블록의 수는 다양할 수 있다.
희생 블록 설정부(210)가 희생 블록을 설정하면, 설정된 희생 블록에 관한 정보인 희생 블록 정보(VICBLK_INF)를 생성할 수 있다. 희생 블록 설정부(210)는 생성된 희생 블록 정보(VICBLK_INF)를 서브 블록 제어부(220)로 출력할 수 있다. 희생 블록 정보(VICBLK_INF)에는 희생 블록의 어드레스가 포함될 수 있다.
실시 예에서, 서브 블록 제어부(220)는 희생 블록 정보(VICBLK_INF)에 따라 희생 블록으로 설정된 메모리 블록을 서브 블록 단위로 구분하고, 서브 블록에 대한 리드 동작을 수행할 수 있다. 서브 블록은 복수의 페이지들로 구성될 수 있다. 즉, 서브 블록은 적어도 2개 이상의 페이지들을 포함할 수 있다. 서브 블록에 포함되는 페이지들의 수는 다양할 수 있다.
서브 블록 제어부(220)는 서브 블록 리드 커맨드(SBR_CMD)를 메모리 장치(100)로 출력할 수 있다. 서브 블록 리드 커맨드(SBR_CMD)는 희생 블록 내 서브 블록에 포함된 페이지들을 리드하는 동작일 수 있다. 메모리 장치(100)는 서브 블록 리드 커맨드(SBR_CMD)에 응답하여, 희생 블록으로 설정된 메모리 블록 내 서브 블록에 대한 리드 동작을 수행하고, 서브 블록 별로 서브 블록에 포함된 페이지들이 유효 페이지로만 구성되어 있는지에 관한 정보를 포함하는 서브 블록 정보(SB_INF)를 출력할 수 있다. 서브 블록 제어부(220)는 서브 블록 정보(SB_INF)를 기초로 희생 블록 내 소거 동작이 수행되는 서브 블록을 결정할 수 있다.
실시 예에서, 서브 블록 제어부(220)가 희생 블록 별로 소거할 서브 블록을 결정하면, 서브 블록 제어부(220)는 해당 서브 블록을 소거하기 위한 서브 블록 소거 커맨드(SBERS_CMD)를 출력할 수 있다. 즉, 서브 블록 제어부(220)는 유효 페이지만 포함하는 서브 블록을 제외한 서브 블록을 소거하기 위한 서브 블록 소거 커맨드(SBERS_CMD)를 출력할 수 있다. 메모리 장치(100)는 서브 블록 소거 커맨드(SBERS_CMD)에 응답하여, 희생 블록 내 서브 블록에 대한 소거 동작을 수행할 수 있다.
본 발명에서, 희생 블록 내 유효 페이지에 저장된 유효 데이터는 프리 블록으로 이동되지 않을 수 있다. 즉, 희생 블록을 서브 블록으로 구분하고, 유효 페이지를 포함하는 서브 블록들을 제외한 서브 블록들을 소거하기 때문에, 유효 데이터의 이동없이 가비지 컬렉션(GC)이 수행될 수 있다. 따라서, 가비지 컬렉션(GC) 동작 시, 유효 데이터를 프리 블록으로 카피하는 동작이 생략될 수 있으므로, 가비지 컬렉션(GC)의 효율이 증가될 수 있다.
실시 예에서, 서브 블록 제어부(220)가 희생 블록 별로 소거할 서브 블록을 결정하면, 서브 블록 제어부(220)는 희생 블록 별로 결정된 서브 블록에 관한 정보를 포함하는 서브 블록 소거 정보(SBERS_INF)를 비트맵 제어부(230)로 출력할 수 있다.
실시 예에서, 비트맵 제어부(230)는 서브 블록 소거 정보(SBERS_INF)를 기초로 비트맵에 포함된 비트값을 변경할 수 있다. 비트맵 제어부(230)는 메모리 블록 별로 비트맵을 포함할 수 있다. 비트맵 제어부(230)는 비트맵에 포함된 비트값들 중 소거될 서브 블록에 대응하는 비트값을 변경할 수 있다.
예를 들면, 초기 비트맵 생성 시, 메모리 블록에 포함된 서브 블록들에 각각 대응하는 비트값은 디폴트 값인 “0”일 수 있다. 다른 실시 예에서, 희생 블록에 포함된 서브 블록들에 각각 대응하는 디폴트 비트값은 “1”일 수 있다.
이 후, 본 발명에서의 가비지 컬렉션(GC)이 수행될 때, 서브 블록 소거 정보(SBERS_INF)에 포함된 희생 블록 내 소거될 서브 블록에 대응하는 비트값을 디폴트값인 “0”에서 “1”로 변경하거나, 또는 디폴트값인 “1”에서 “0”으로 변경할 수 있다. 즉, 비트맵 제어부(230)는 소거될 서브 블록에 대응하는 비트값을 변경하여, 소거될 서브 블록임을 나타낼 수 있다.
실시 예에서, 희생 블록 내 서브 블록들이 소거된 이후, 희생 블록은 오픈 블록으로 될 수 있다. 희생 블록이 오픈 블록으로 되면, 희생 블록 내 소거된 서브 블록들에 데이터가 프로그램될 수 있다. 희생 블록이 오픈 블록으로 된 이후, 희생 블록에 대한 프로그램 동작 시, 비트맵 제어부(230)는 희생 블록의 비트맵 정보(BITMAP_INF)를 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)는 비트맵 정보(BITMAP_INF)를 기초로 희생 블록 내 소거된 서브 블록에 포함된 페이지들에 프로그램 동작을 수행할 수 있다.
도 3은 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각 메모리 셀에 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나의 프로그램 상태로 프로그램 될 수 있다. 메모리 셀의 목표 프로그램 상태는 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나로 결정될 수 있다.
도 4는 도 1의 메모리 블록들(BLK1~BLKz) 중 일부를 도시한 도면이다.
도 4를 참조하면, 도 4는 도 3의 메모리 블록들 중 일부인 제1 내지 제3 메모리 블록(BLK1~BLK3)을 도시한다. 도 4에서, 제1 및 제2 메모리 블록(BLK1, BLK2)은 희생 블록으로 선정된 메모리 블록이고, 제3 메모리 블록(BLK3)은 프리 블록인 것으로 가정한다.
실시 예에서, 메모리 컨트롤러(200)는 가비지 컬렉션(Garbage Collection; GC)을 수행할 수 있다. 가비지 컬렉션(GC)은 메모리 장치(도 2의 100)가 동작을 수행하지 않는 아이들 타임(Idle Time)에 수행될 수 있다. 나아가, 가비지 컬렉션(GC)은 데이터를 저장할 프리 블록을 확보하기 위해 수행될 수 있다.
제1 내지 제3 메모리 블록(BLK1~BLK3)은 복수의 페이지들(PAGE1~PAGE8)로 구성될 수 있다. 복수의 페이지들은 복수의 메모리 셀들을 포함할 수 있다. 도 4에서 각 메모리 블록은 제1 내지 제8 페이지(PAGE1~PAGE8), 즉 8개의 페이지를 포함하는 것으로 표현되었으나, 더 많은 수의 페이지들이 각 메모리 블록에 포함될 수 있다.
제1 및 제2 메모리 블록(BLK1, BLK2)은 오픈 블록이고, 제3 메모리 블록(BLK3)은 프리 블록일 수 있다. 즉, 제1 및 제2 메모리 블록(BLK1, BLK2)에는 데이터가 저장될 수 있고, 제3 메모리 블록(BLK3)은 오픈 블록으로 설정될 메모리 블록일 수 있다.
실시 예에서, 제1 및 제2 메모리 블록(BLK1, BLK2)에는 유효 데이터(VALID) 및 무효 데이터(INVALID)가 저장될 수 있다. 프리 블록인 제3 메모리 블록(BLK3)은 유효 데이터(VALID) 또는 무효 데이터(INVALID)가 저장되지 않은 빈 페이지(EMPTY)로 구성될 수 있다.
도 4를 참조하면, 제1 메모리 블록(BLK1)의 제1 및 제2 페이지(PAGE1, PAGE2)는 유효 데이터(VALID)가 저장된 유효 페이지이고, 제3 내지 제6 페이지(PAGE3~PAGE6)는 무효 데이터(INVALID)가 저장된 무효 페이지일 수 있다. 제1 메모리 블록(BLK1)의 제3 내지 제6 페이지(PAGE3~PAGE6)에는 무효 데이터(INVALID)가 저장될 수 있다. 무효 데이터(INVALID)는 유효 데이터(VALID) 중에서 소거 대상 데이터로 지정된 데이터일 수 있다.
제2 메모리 블록(BLK2)의 제1 내지 제3 페이지(PAGE1~PAGE3)는 무효 데이터(INVALID)가 저장된 무효 페이지이고, 제4 및 제5 페이지는 유효 데이터(VALID)가 저장된 유효 페이지일 수 있다.
제1 및 제2 메모리 블록(BLK1, BLK2)은 데이터가 저장되는 오픈 블록이므로, 제1 메모리 블록(BLK1)의 제7 및 제8 페이지(PAGE7, PAGE8), 제2 메모리 블록(BLK2)의 제6 내지 제8 페이지(PAGE6~PAGE8)에는 데이터가 저장될 수 있다.
실시 예에서, 제1 및 제2 메모리 블록(BLK1, BLK2)은 희생 블록(Victim Block)으로 선정될 수 있다. 즉, 제1 및 제2 메모리 블록(BLK1, BLK2)에는 무효 페이지 및 유효 페이지가 포함되어 있기 때문에, 제1 및 제2 메모리 블록(BLK1, BLK2)은 희생 블록으로 선정될 수 있다. 제1 및 제2 메모리 블록(BLK1, BLK2)이 희생 블록으로 선정되면, 제1 및 제2 메모리 블록(BLK1, BLK2)을 프리 블록으로 확보하기 위한 동작이 수행될 수 있다.
이하에서, 도 5를 통해 종래 가비지 컬렉션 동작을 설명하고, 도 6 내지 도 8을 통해 본 발명에서의 가비지 컬렉션 동작을 설명하도록 한다.
도 5는 종래 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 도 5의 제1 내지 제3 메모리 블록(BLK1~BLK3)은 도 4의 제1 내지 제3 메모리 블록(BLK1~BLK3)과 동일한 메모리 블록일 수 있다. 도 5는 메모리 컨트롤러(도 2의 200)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, 제1 및 제2 메모리 블록(BLK1, BLK2)이 희생 블록(Victim Block)으로 선정된 이후의 동작을 도시한다.
실시 예에서, 가비지 컬렉션(GC) 동작 시, 희생 블록인 제1 및 제2 메모리 블록(BLK1, BLK2)에 포함된 페이지들 중 유효 데이터(VALID)가 저장된 유효 페이지의 데이터가 프리 블록인 제3 메모리 블록(BLK3)으로 카피된 후, 제1 및 제2 메모리 블록(BLK1, BLK2)은 소거될 수 있다. 따라서, 가비지 컬렉션(GC)이 수행되면 프리 블록의 개수가 증가할 수 있다.
예를 들면, 제1 메모리 블록(BLK1) 내 유효 페이지인 제1 페이지(PAGE1)의 데이터는 제3 메모리 블록(BLK3)의 제1 페이지(PAGE1)에, 제1 메모리 블록(BLK1) 내 다른 유효 페이지인 제2 페이지(PAGE2)의 데이터는 제3 메모리 블록(BLK3)의 제2 페이지(PAGE2)에 카피될 수 있다. 또, 제2 메모리 블록(BLK2) 내 유효 페이지인 제4 페이지(PAGE4)의 데이터는 제3 메모리 블록(BLK3)의 제4 페이지(PAGE4)에, 제2 메모리 블록(BLK2) 내 다른 유효 페이지인 제5 페이지(PAGE5)의 데이터는 제3 메모리 블록(BLK3)의 제5 페이지(PAGE5)에 카피될 수 있다.
희생 블록인 제1 및 제2 메모리 블록(BLK1, BLK2)의 유효 페이지 데이터가 프리 블록인 제3 메모리 블록(BLK3)으로 카피되면, 제1 및 제2 메모리 블록(BLK1, BLK2)은 소거될 수 있다. 희생 블록인 제1 및 제2 메모리 블록(BLK1, BLK2)이 소거되면, 제1 및 제2 메모리 블록(BLK1, BLK2)은 프리 블록으로 될 수 있다. 제1 및 제2 메모리 블록(BLK1, BLK2)이 프리 블록이 되면, 이후 수행되는 프로그램 동작에서 제1 및 제2 메모리 블록(BLK1, BLK2)은 데이터가 저장되는 오픈 블록으로 할당될 수 있다.
도 5에 도시된 바와 같이, 종래의 가비지 컬렉션에서, 메모리 컨트롤러(도 2의 200)는 희생 블록으로 선정된 메모리 블록의 유효 페이지에 저장된 유효 데이터(VALID)를 프리 블록으로 복사한 후에 희생 블록을 삭제 했다. 즉, 종래의 가비지 컬렉션에서는 유효 페이지에 저장된 유효 데이터(VALID)를 프리 블록으로 이동시키는 카피 동작과, 희생 블록 전체를 소거하는 블록 소거 동작이 수행되므로, 가비지 컬렉션(GC)에 소모되는 전력 및 시간이 증가할 수 있다.
그러나, 도 6 이후에 도시되는 본 발명에서의 가비지 컬렉션에서는 희생 블록으로 선정된 메모리 블록에 포함된 유효 데이터(VALID)를 프리 블록으로 이동시키는 카피 동작이 수행되지 않으므로, 가비지 컬렉션에 소모되는 전력과 시간이 감소될 수 있다.
이하에서, 본 발명의 가비지 컬렉션을 설명하도록 한다.
도 6은 본 발명에서의 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 4 및 도 6을 참조하면, 도 6의 제1 및 제2 메모리 블록(BLK1, BLK2)은 도 4의 제1 및 제2 메모리 블록(BLK1, BLK2)과 동일한 메모리 블록일 수 있다. 도 6은 메모리 컨트롤러(도 2의 200)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, 제1 및 제2 메모리 블록(BLK1, BLK2)이 희생 블록(Victim Block)으로 선정된 이후의 동작을 도시한다. 본 발명에서의 희생 블록이 선정될 때까지의 동작은 종래 가비지 컬렉션(GC)과 동일할 수 있다.
도 6은 희생 블록으로 선정된 메모리 블록을 서브 블록들로 구분하고, 서브 블록에 대한 소거 동작을 수행하는 방법을 도시한다.
실시 예에서, 희생 블록은 복수의 서브 블록들로 구성되고, 서브 블록들은 적어도 하나 이상의 페이지를 포함할 수 있다. 각 서브 블록에 포함되는 페이지들의 수는 미리 설정될 수 있다. 도 6에서 서브 블록에 포함되는 페이지 수는 2개인 것으로 가정했으나, 다른 실시 예에서, 더 많은 수의 페이지가 서브 블록에 포함될 수 있다.
실시 예에서, 도 6의 (a)는 희생 블록으로 선정된 제1 메모리 블록(BLK1)을 도시한다.
도 6의 (a)에서, 제1 메모리 블록(BLK1)은 제1_1 내지 제1_4 서브 블록(SB1_1~SB1_4)으로 구성될 수 있다. 제1_1 내지 제1_4 서브 블록(SB1_1~SB1_4)은 각각 2개의 페이지를 포함할 수 있다. 즉, 제1_1 서브 블록(SB1_1)은 제1 및 제2 페이지(PAGE1, PAGE2), 제1_2 서브 블록(SB1_2)은 제3 및 제4 페이지(PAGE3, PAGE4), 제1_3 서브 블록(SB1_3)은 제5 및 제6 페이지(PAGE5, PAGE6), 제1_4 서브 블록(SB1_4)은 제7 및 제8 페이지(PAGE7, PAGE8)를 포함할 수 있다.
실시 예에서, 제1_1 서브 블록(SB1_1)은 유효 페이지들만 포함할 수 있다. 즉, 제1_1 서브 블록(SB1_1)에 포함된 제1 및 제2 페이지(PAGE1, PAGE2)는 유효 데이터(VALID)를 저장하는 유효 페이지들일 수 있다. 그러나, 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)에 포함된 제3 내지 제6 페이지(PAGE3~PAGE6)는 무효 데이터(INVALID)를 저장하는 무효 페이지들일 수 있다. 나아가, 제1_4 서브 블록(SB1_4)에 포함된 제7 및 제8 페이지(PAGE7, PAGE8)는 데이터가 저장되지 않은 빈 페이지(EMPTY)들일 수 있다.
결과적으로, 희생 블록인 제1 메모리 블록(BLK1)에 포함된 제1_1 내지 제1_4 서브 블록(SB1_1~SB1_4) 중 제1_1 서브 블록(SB1_1)에만 유효 페이지들이 포함될 수 있다.
본 발명에서, 메모리 컨트롤러(도 2의 200) 내 서브 블록 제어부(도 2의 220)는 메모리 장치(도 2의 100)로부터 수신된 서브 블록 정보를 통해, 제1 메모리 블록(BLK1)에 포함된 서브 블록들 중 유효 페이지들만 포함된 제1_1 서브 블록(SB1_1)을 확인할 수 있다. 즉, 서브 블록 제어부는 제1 메모리 블록(BLK1)을 유효 페이지들만 포함하는 제1_1 서브 블록(SB1_1)과 그렇지 않은 블록(SB1_2~SB1_4)으로 구분할 수 있다.
본 발명에서, 가비지 컬렉션(GC) 동작 시, 희생 블록에 포함된 서브 블록들 중 유효 페이지들로만 구성된 서브 블록이 존재하고, 다른 서브 블록에는 유효 페이지가 포함되지 않는 것으로 판단되면, 유효 페이지들로만 구성된 서브 블록을 제외한 서브 블록들만 소거될 수 있다. 즉, 본 발명에서 가비지 컬렉션(GC) 수행 시, 희생 블록에 포함된 유효 데이터(VALID)를 프리 블록으로 이동시키지 않고, 또 희생 블록 전부를 삭제하지 않고 서브 블록들만 삭제함으로써 가비지 컬렉션(GC)이 수행될 수 있다.
따라서, 도 6의 (a)에서, 메모리 장치로부터 수신된 서브 블록 정보를 기초로, 제1 메모리 블록(BLK1)에 포함된 서브 블록들 중 제1_1 서브 블록(SB1_1)에 유효 페이지들만 포함되어 있고, 나머지 서브 블록에는 유효 페이지가 포함되지 않는다는 것이 확인되면, 제1_1 서브 블록(SB1_1)은 소거의 대상이 될 수 없고, 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)만 소거될 수 있다(SB_ERASE). 제1_4 서브 블록(SB1_4)은 빈 페이지들로만 구성되어 있으므로 소거의 대상이 될 수 없다.
제1_1 서브 블록(SB1_1) 및 빈 페이지들로만 구성된 제1_4 서브 블록(SB1_4)을 제외한 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)이 소거되면, 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)에 포함된 제3 내지 제6 페이지(PAGE3~PAGE6)들은 빈 페이지(EMPTY)들로 될 수 있다.
실시 예에서, 도 6의 (b)는 희생 블록으로 선정된 제2 메모리 블록(BLK2)을 도시한다.
도 6의 (b)에서, 제1 메모리 블록(BLK1)은 제2_1 내지 제2_4 서브 블록(SB2_1~SB2_4)으로 구성될 수 있다. 제2_1 내지 제2_4 서브 블록(SB2_1~SB2_4)은 각각 2개의 페이지를 포함할 수 있다. 즉, 제2_1 서브 블록(SB2_1)은 제1 및 제2 페이지(PAGE1, PAGE2), 제2_2 서브 블록(SB2_2)은 제3 및 제4 페이지(PAGE3, PAGE4), 제2_3 서브 블록(SB2_3)은 제5 및 제6 페이지(PAGE5, PAGE6), 제2_4 서브 블록(SB2_4)은 제7 및 제8 페이지(PAGE7, PAGE8)를 포함할 수 있다.
실시 예에서, 제2_1 내지 제2_4 서브 블록(SB2_1~SB2_4) 중 유효 데이터(VALID)를 저장하는 유효 페이지들만 포함하는 서브 블록이 존재하지 않을 수 있다. 즉, 제2_2 서브 블록(SB2_2)은 유효 페이지인 제4 페이지(PAGE4)를 포함하고 있지만, 무효 페이지인 제3 페이지(PAGE3)도 포함하고 있으므로, 제2_2 서브 블록(SB2_2)은 유효 페이들로만 구성된 서브 블록이 아니다. 마찬가지로, 제2_3 서브 블록(SB2_3)은 유효 페이지인 제5 페이지(PAGE5)를 포함하고 있지만, 무효 페이지인 제6 페이지(PAGE6)도 포함하고 있으므로, 제2_3 서브 블록(SB2_3)은 유효 페이지들로만 구성된 서브 블록이 아니다.
결과적으로, 제2 메모리 블록(BLK2)에 포함된 서브 블록들은 유효 페이지들만 포함하고 있는 서브 블록들과 유효 페이지를 포함하지 않는 서브 블록들로 구분되지 않으므로, 제2 메모리 블록(BLK2)에는 서브 블록 단위의 소거 동작이 수행될 수 없다.
도 7은 희생 블록 내 서브 블록에 대한 소거 동작 시 비트맵을 도시한다.
도 6 및 도 7을 참조하면, 도 7은 도 2의 비트맵 제어부(도 2의 230)에 포함된 비트맵을 도시한다. 비트맵 제어부는 메모리 블록 별로 비트맵을 포함할 수 있다. 도 7에서는 복수의 비트맵들 중 제1 메모리 블록(BLK1)에 대한 비트맵을 도시한다.
초기 각 메모리 블록에 대한 비트맵 생성 시, 비트맵은 메모리 블록에 포함된 서브 블록 단위로 비트값을 생성할 수 있다. 비트맵 생성 시, 각 서브 블록에 대응하는 비트값은 디폴트 값인 “0”일 수 있다. 본 도면에서, 디폴트값은 “0”인 것으로 가정한다. 또는, 메모리 장치에 따라 디폴트값은 “1”로 설정될 수도 있다.
실시 예에서, 제1 메모리 블록(BLK1)은 제1_1 내지 제1_4 서브 블록(SB1_1~SB1_4)으로 구성될 수 있으며, 제1 메모리 블록(BLK1)에 대한 비트맵 생성 시, 제1_1 내지 제1_4 서브 블록(SB1_1~SB1_4)에 각각 대응하는 비트값은 디폴트값인 “0”일 수 있다.
실시 예에서, 비트맵 제어부는 서브 블록 제어부(도 2의 220)으로부터 수신된 서브 블록 소거 정보를 기초로 비트맵에 포함된 비트값을 변경할 수 있다.
구체적으로, 희생 블록인 제1 메모리 블록(BLK1)에 포함된 서브 블록들 중 제1_1 서브 블록(SB1_1)만 유효 페이지들로 구성되고, 나머지 서브 블록(SB1_2~SB1_4)에는 유효 페이지가 포함되어 있지 않기 때문에, 서브 블록 제어부는 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)을 소거할 것을 결정할 수 있다. 따라서, 서브 블록 제어부는 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)을 소거할 것이라는 서브 블록 소거 정보를 생성하여 비트맵 제어부로 출력할 수 있다.
비트맵 제어부(도 2의 230)는 서브 블록 소거 정보를 수신하여, 서브 블록에 대응하는 비트값을 변경할 수 있다. 즉, 비트맵 제어부는 소거될 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)에 대응하는 비트값을 디폴트값인 “0”에서 “1”로 변경할 수 있다.
이 때, 추가적으로, 비트맵 제어부는 빈 페이지들만 포함하는 제1_4 서브 블록(SB1_4)에 대응하는 비트값도 디폴트값인 “0”에서 “1”로 변경할 수 있다. 비트맵을 통해 데이터가 프로그램될 수 있는 서브 블록임을 나타내기 위해, 빈 페이지들만 포함하는 제1_4 서브 블록(SB1_4)에 대응하는 비트값도 변경될 수 있다.
결과적으로, 소거 동작이 수행되는 서브 블록인 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)에 대응하는 비트값 및 빈 페이지들만 포함하는 제1_4 서브 블록(SB1_4)에 대응하는 비트값이 디폴트값에서 특정값으로 변경될 수 있다.
서브 블록이 소거된 이후, 제1 메모리 블록(BLK1)이 오픈 블록으로 선정될 수 있다. 제1 메모리 블록(BLK1)이 오픈 블록으로 선정되면, 제1 메모리 블록(BLK1)에는 새로운 데이터가 저장될 수 있다.
제1 메모리 블록(BLK1)에 새로운 데이터가 프로그램될 때, 비트맵 제어부는 제1 메모리 블록(BLK1)의 비트맵을 메모리 장치(도 2의 100)로 출력할 수 있다. 즉, 비트맵 제어부는 제1 메모리 블록(BLK1) 내 프로그램 가능한 페이지들을 포함하는 서브 블록에 관한 정보를 출력하고, 메모리 장치는 프로그램 가능한 페이지들을 확인한 후, 프로그램 동작을 수행할 수 있다.
도 8은 희생 블록 내 서브 블록에 대한 소거 동작 이후 희생 블록이 오픈 블록으로 선정된 경우를 도시한다.
도 6 및 도 8을 참조하면, 도 8은 희생 블록인 제1 메모리 블록(BLK1)에 포함된 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)이 소거된 이후, 제1_2 서브 블록(SB1_2)에 프로그램 동작이 수행된 경우를 도시한다.
구체적으로, 제1 메모리 블록(BLK1)에 포함된 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)이 소거된 후, 제1 메모리 블록(BLK1)은 오픈 블록으로 선정될 수 있다. 제1 메모리 블록(BLK1)이 오픈 블록으로 설정되면, 제1 메모리 블록(BLK1)에는 새로운 데이터가 저장될 수 있다. 제1 메모리 블록(BLK1)에 새로운 데이터 저장 시, 비트맵 제어부(도 2의 230)로부터 비트맵 정보를 기초로 새로운 데이터가 저장될 수 있다.
실시 예에서, 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)에 소거 동작이 수행된 후, 제1_2 및 제1_3 서브 블록(SB1_2, SB1_3)은 빈 페이지(EMPTY)들로만 구성될 수 있다. 따라서, 제1 메모리 블록(BLK1)이 오픈 블록으로 설정되면, 빈 페이지들로만 구성된 제1_2 내지 제1_4 서브 블록(SB1_2~SB1_4)에 데이터가 저장될 수 있다.
예를 들면, 제1 메모리 블록(BLK1)이 오픈 블록으로 선정된 후, 메모리 장치는 제1 메모리 블록(BLK1)에 포함된 페이지들에 프로그램 동작을 지시하는 프로그램 커맨드를 메모리 컨트롤러(도 2의 200)로부터 수신할 수 있다. 메모리 컨트롤러로부터 프로그램 커맨드를 수신할 때, 비트맵 제어부로부터 비트맵 정보를 함께 수신할 수 있다.
이 후, 비트맵 정보를 기초로 제1_2 내지 제1_4 서브 블록(SB1_2~SB1_4)에는 빈 페이지들로만 구성되어 있음을 확인하고, 메모리 장치는 제1_2 내지 제1_4 서브 블록(SB1_2~SB1_4)에 포함된 페이지들에 프로그램 동작을 수행할 수 있다. 예를 들면, 제1_2 서브 블록(SB1_2)에 포함된 제3 및 제4 페이지(PAGE3, PAGE4)에 프로그램 동작이 수행될 수 있다.
따라서, 제1 메모리 블록(BLK1) 내 제1_1 서브 블록(SB1_1)의 제1 및 제2 페이지(PAGE1, PAGE2), 제1_2 서브 블록(SB1_2)의 제3 및 제4 페이지(PAGE3, PAGE4)에 유효 데이터(VALID)가 저장될 수 있고, 제3 및 제4 페이지(PAGE3, PAGE4)는 유효 데이터(VALID)가 저장된 유효 페이지로 될 수 있다.
도 9는 도 3의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 10 및 도 11을 참조하여 더 상세히 설명된다.
도 10은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 9를 참조하면, 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 9에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 9에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 9에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써, 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 11은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 11을 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 11의 메모리 블록(BLKb)은 도 10의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
또한, 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상이 더미 메모리 셀로서 이용될 수도 있다.
도 12는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 12를 참조하면, S1201 단계에서, 메모리 컨트롤러가 가비지 컬렉션(Garbage Collection; GC) 수행 시, 메모리 컨트롤러는 메모리 장치로부터 블록 정보를 수신할 수 있다. 블록 정보는 메모리 장치에 포함된 복수의 메모리 블록들에 각각 유효 데이터가 저장된 유효 페이지 및 무효 데이터가 저장된 무효 페이지가 포함되었는지에 관한 정보를 포함할 수 있다.
메모리 장치로부터 블록 정보를 수신한 후, 메모리 컨트롤러는 희생 블록을 설정할 수 있다(S1203). 예를 들면, 복수의 메모리 블록들 중 유효 페이지 및 무효 페이지를 모두 포함하는 메모리 블록을 희생 블록으로 설정할 수 있다. 희생 블록으로 설정되는 메모리 블록들의 수는 다양할 수 있다. 또, 희생 블록으로 설정되는 메모리 블록들의 수는 메모리 장치의 성능에 따라 결정될 수 있다.
적어도 하나 이상의 희생 블록이 설정되면, 메모리 컨트롤러는 희생 블록 내 서브 블록에 대한 리드 커맨드를 메모리 장치로 출력할 수 있다(S1205). 희생 블록은 복수의 서브 블록들로 구성될 수 있으며, 서브 블록들 각각은 적어도 하나 이상의 페이지를 포함할 수 있다.
실시 예에서, 메모리 컨트롤러는 희생 블록 내 서브 블록에 포함된 페이지가 유효 페이지인지 또는 무효 페이지인지를 확인하기 위한 리드 커맨드를 출력할 수 있다. 메모리 컨트롤러는 리드 커맨드에 대응하는 서브 블록 정보를 수신할 수 있다(S1207). 서브 블록 정보는 희생 블록 내 서브 블록에 포함된 유효 페이지 또는 무효 페이지에 관한 정보를 포함할 수 있다.
메모리 컨트롤러가 서브 블록 정보를 수신한 후, S1209 단계에서, 메모리 컨트롤러는 유효 페이지로 구성된 서브 블록을 제외한 나머지 서브 블록을 소거하기 위한 서브 블록 소거 커맨드를 출력할 수 있다.
실시 예에서, 메모리 컨트롤러는 서브 블록 정보를 기초로, 희생 블록에 포함된 서브 블록들 중 유효 페이지들로만 구성된 서브 블록을 판단할 수 있다. 유효 페이지들로만 구성된 서브 블록이 존재하는 것으로 확인되고, 나머지 서브 블록들에는 유효 페이지가 존재하지 않으면, 메모리 컨트롤러는 해당 희생 블록 내 유효 페이지들로만 구성된 서브 블록을 제외한 서브 블록들을 소거하기 위한 커맨드를 출력할 수 있다. 이 때, 빈 페이지들로만 구성된 서브 블록에는 소거 동작이 수행되지 않을 수 있다.
본 발명에서 가비지 컬렉션이 수행될 때, 희생 블록 내 유효 페이지 데이터는 프리 블록으로 이동되지 않고, 희생 블록 전체가 아닌 서브 블록을 소거하기 때문에, 효율적인 가비지 컬렉션이 수행될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 12 및 도 13을 참조하면, 도 13은 도 12의 S1207 단계 및 S1209 단계 사이에서 수행되는 동작을 도시한다. 구체적으로, S1207 단계 및 S1209 단계 사이에서 희생 블록 내 서브 블록들 중 소거될 서브 블록을 결정하는 동작이 수행될 수 있다.
S1207 단계에서, 메모리 컨트롤러가 가비지 컬렉션(Garbage Collection; GC) 수행 시, 메모리 컨트롤러는 메모리 장치로부터 서브 블록 정보를 수신할 수 있다. 서브 블록 정보는 희생 블록 내 서브 블록에 포함된 유효 페이지 또는 무효 페이지에 관한 정보를 포함할 수 있다.
메모리 컨트롤러는 수신된 서브 블록 정보를 기초로 유효 페이지만 포함하는 서브 블록이 존재하는지 판단할 수 있다(S1303). 예를 들면, 제1 메모리 블록이 희생 블록으로 설정된 경우, 메모리 컨트롤러는 제1 메모리 블록에 포함된 서브 블록들 중 유효 페이지만 포함하는 서브 블록이 존재하는지를 판단할 수 있다.
실시 예에서, 희생 블록으로 설정된 메모리 블록에 포함된 서브 블록들 중 유효 페이지만 포함하는 서브 블록이 존재하면(Y), 메모리 컨트롤러는 희생 블록에 포함된 서브 블록들 중 유효 페이지만 포함하는 서브 블록을 제외한 서브 블록들에 유효 페이지가 포함되어 있는지를 판단할 수 있다(S1305).
희생 블록 내 서브 블록들 중 유효 페이지만 포함하는 서브 블록을 제외한 서브 블록들에 유효 페이지가 포함되지 않으면, 메모리 컨트롤러는 유효 페이지로 구성된 서브 블록을 제외한 나머지 서브 블록을 소거하기 위한 서브 블록 소거 커맨드를 출력할 수 있다(S1209). 메모리 장치는 서브 블록 소거 커맨드에 대응하여, 유효 페이지만 포함하는 서브 블록을 제외한 서브 블록을 소거할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, 도 14는 본 발명의 가비지 컬렉션에 의해 희생 블록 내 서브 블록들이 소거된 이후의 단계들을 도시한다.
S1401 단계에서, 메모리 컨트롤러는 희생 블록을 오픈 블록으로 설정할 수 있다. 즉, 희생 블록 내 유효 페이지만 포함하는 서브 블록을 제외한 서브 블록들이 소거되었기 때문에, 해당 희생 블록은 데이터를 저장하기 위한 오픈 블록으로 설정될 수 있다.
희생 블록이 오픈 블록으로 설정되면, 메모리 컨트롤러는 오픈 블록에 포함된 페이지에 대한 프로그램 커맨드를 출력할 수 있다(S1403).
실시 예에서, 메모리 컨트롤러는 오픈 블록에 포함된 서브 블록들 중 소거된 서브 블록 또는 빈 페이지로만 구성된 서브 블록에 데이터를 프로그램하도록 제어할 수 있다. 따라서, 메모리 컨트롤러는 프로그램 커맨드 출력 시 비트맵 정보를 출력할 수 있다(S1405).
실시 예에서, 메모리 블록에 포함된 서브 블록 별로 비트값이 설정될 수 있다. 서브 블록에 대응하는 비트값은 서브 블록이 소거된 후 변경되거나, 서브 블록이 빈 페이지로만 구성될 때 변경될 수 있다. 따라서, 변경된 비트값에 대한 정보를 포함하는 비트맵 정보를 기초로, 메모리 장치는 서브 블록에 포함된 빈 페이지를 확인한 후 빈 페이지에 데이터를 프로그램할 수 있다.
도 15는 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 15를 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 메모리 컨트롤러(도 2의 200)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, 메모리 장치에 포함된 메모리 블록들 중 희생 블록(Victim Block)으로 선정된 메모리 블록의 유효 데이터를 프리 블록으로 이동시키지 않고 가비지 컬렉션(GC)을 수행할 수 있다. 실시 예에서, 프로세서부(1010)는 희생 블록을 서브 블록 단위로 나누고, 서브 블록에 유효 페이지만 포함되면, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들을 소거할 수 있다. 이때, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들에는 유효 페이지가 존재하지 않아야 한다.
이 후, 희생 블록으로 선정된 메모리 블록이 오픈 블록으로 선정되면, 오픈 블록으로 선정된 메모리 블록의 서브 블록들 중 소거된 서브 블록 또는 소거되지 않은 서브 블록들 중 빈 페이지들만 포함하는 서브 블록에 데이터가 저장될 수 있다.
프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 16을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 3을 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.
메모리 컨트롤러(2100)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, 메모리 컨트롤러(2100)는 메모리 장치(2200)에 포함된 메모리 블록들 중 희생 블록(Victim Block)으로 선정된 메모리 블록의 유효 데이터를 프리 블록으로 이동시키지 않고 가비지 컬렉션(GC)을 수행할 수 있다. 실시 예에서, 메모리 컨트롤러(2100)는 희생 블록을 서브 블록 단위로 나누고, 서브 블록에 유효 페이지만 포함되면, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들을 소거할 수 있다. 이때, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들에는 유효 페이지가 존재하지 않아야 한다.
이 후, 희생 블록으로 선정된 메모리 블록이 오픈 블록으로 선정되면, 오픈 블록으로 선정된 메모리 블록의 서브 블록들 중 소거된 서브 블록 또는 소거되지 않은 서브 블록들 중 빈 페이지들만 포함하는 서브 블록에 데이터가 저장될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 17을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
SSD 컨트롤러(3210)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, SSD 컨트롤러(3210)는 복수의 플래시 메모리들(3221~322n)에 포함된 메모리 블록들 중 희생 블록(Victim Block)으로 선정된 메모리 블록의 유효 데이터를 프리 블록으로 이동시키지 않고 가비지 컬렉션(GC)을 수행할 수 있다. 실시 예에서, SSD 컨트롤러(3210)는 희생 블록을 서브 블록 단위로 나누고, 서브 블록에 유효 페이지만 포함되면, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들을 소거할 수 있다. 이때, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들에는 유효 페이지가 존재하지 않아야 한다.
이 후, 희생 블록으로 선정된 메모리 블록이 오픈 블록으로 선정되면, 오픈 블록으로 선정된 메모리 블록의 서브 블록들 중 소거된 서브 블록 또는 소거되지 않은 서브 블록들 중 빈 페이지들만 포함하는 서브 블록에 데이터가 저장될 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 18을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
애플리케이션 프로세서(4100)가 가비지 컬렉션(Garbage Collection; GC)을 수행할 때, 애플리케이션 프로세서(4100)는 스토리지 모듈(4400)에 포함된 메모리 블록들 중 희생 블록(Victim Block)으로 선정된 메모리 블록의 유효 데이터를 프리 블록으로 이동시키지 않고 가비지 컬렉션(GC)을 수행할 수 있다. 실시 예에서, 애플리케이션 프로세서(4100)는 희생 블록을 서브 블록 단위로 나누고, 서브 블록에 유효 페이지만 포함되면, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들을 소거할 수 있다. 이때, 유효 페이지만 포함하는 서브 블록을 제외한 나머지 서브 블록들에는 유효 페이지가 존재하지 않아야 한다.
이 후, 희생 블록으로 선정된 메모리 블록이 오픈 블록으로 선정되면, 오픈 블록으로 선정된 메모리 블록의 서브 블록들 중 소거된 서브 블록 또는 소거되지 않은 서브 블록들 중 빈 페이지들만 포함하는 서브 블록에 데이터가 저장될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 3 및 도 9 내지 도 11을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 희생 블록 설정부
220: 서브 블록 제어부
230: 비트맵 제어부
300: 호스트

Claims (20)

  1. 데이터가 저장되는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    가비지 컬렉션 수행 시, 상기 복수의 메모리 블록들에 각각 유효 데이터를 저장하는 유효 페이지 및 무효 데이터를 저장하는 무효 페이지가 포함되어 있는지를 나타내는 블록 정보를 수신하여 희생 블록을 설정하는 희생 블록 설정부; 및
    상기 희생 블록으로 설정된 메모리 블록을 적어도 하나 이상의 페이지를 포함하는 서브 블록들로 구분하여, 상기 서브 블록들에 각각 포함된 유효 페이지를 판단하기 위한 서브 블록 리드 커맨드를 출력하고,
    상기 메모리 장치로부터 상기 서브 블록 리드 커맨드에 대응하는 서브 블록 정보를 수신하여, 상기 희생 블록에 포함된 서브 블록들을 소거하기 위한 서브 블록 소거 커맨드를 출력하는 서브 블록 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서,
    상기 서브 블록 정보는 상기 서브 블록들에 각각 포함된 페이지들에 유효 데이터만 저장되었는지를 나타내는 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 2항에 있어서, 상기 서브 블록 제어부는,
    상기 서브 블록 정보를 기초로 상기 서브 블록들 중 유효 데이터만 저장된 서브 블록이 존재하면, 상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들에 유효 데이터가 저장되어 있는지를 판단하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 3항에 있어서, 상기 서브 블록 제어부는,
    상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들에 유효 데이터가 저장되어 있으면, 상기 가비지 컬렉션을 위한 동작을 중단하는 것을 특징으로 하는 메모리 컨트롤러.
  5. 제 3항에 있어서, 상기 서브 블록 제어부는,
    상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들에 유효 데이터가 저장되어 있지 않으면, 상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들을 소거하기 위해 상기 서브 블록 소거 커맨드를 출력하는 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 서브 블록 제어부는,
    상기 서브 블록 소거 커맨드를 출력 시, 상기 서브 블록 소거 커맨드에 대응하여 소거될 서브 블록들에 관한 정보를 포함하는 서브 블록 소거 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 6항에 있어서,
    상기 메모리 컨트롤러는 상기 복수의 메모리 블록들 별로 비트맵을 포함하고, 상기 비트맵에 포함된 비트값을 제어하는 비트맵 제어부를 더 포함하고,
    상기 비트맵에 포함된 비트값은 상기 서브 블록들 별로 결정되는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 7항에 있어서, 상기 비트맵 제어부는,
    상기 희생 블록의 비트맵에 포함된 비트값들 중 상기 소거될 서브 블록에 대응하는 비트값 및 빈페이지로만 구성된 서브 블록에 대응하는 비트값을 변경하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 8항에 있어서,
    상기 희생 블록에 포함된 서브 블록이 소거된 후, 상기 희생 블록이 오픈 블록이 되면,
    상기 희생 블록의 비트맵을 기초로 호스트로부터 수신된 새로운 데이터를 저장할 페이지를 결정하는 메모리 컨트롤러.
  10. 제 9항에 있어서,
    상기 희생 블록의 비트맵에 포함된 비트값들 중 변경된 비트값에 대응하는 서브 블록에 포함된 페이지들 중 어느 하나를 상기 호스트로부터 수신된 새로운 데이터를 저장할 페이지로 결정하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 데이터가 저장되는 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    가비지 컬렉션 수행 시, 상기 복수의 메모리 블록들에 각각 유효 데이터를 저장하는 유효 페이지 및 무효 데이터를 저장하는 무효 페이지가 포함되어 있는지를 나타내는 블록 정보를 수신하는 단계;
    상기 블록 정보를 기초로 희생 블록을 설정하는 단계;
    상기 희생 블록으로 설정된 메모리 블록을 적어도 하나 이상의 페이지를 포함하는 서브 블록들로 구분하여, 상기 서브 블록들 중 소거될 서브 블록들을 판단하는 단계; 및
    상기 소거될 서브 블록들로 판단된 서브 블록들을 소거하기 위한 서브 블록 소거 커맨드를 출력하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  12. 제 11항에 있어서, 상기 서브 블록들 중 소거될 서브 블록들을 판단하는 단계에서는,
    상기 메모리 장치로부터 상기 서브 블록들 각각에 포함된 페이지들에 유효 데이터 또는 유효 데이터가 저장되었는지를 나타내는 정보를 수신하여 판단하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  13. 제 12항에 있어서, 상기 서브 블록들 중 소거될 서브 블록들을 판단하는 단계는,
    상기 서브 블록들 중 유효 데이터만 저장된 서브 블록이 존재하면, 상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들에 유효 데이터가 저장되어 있는지를 판단하는 단계를 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  14. 제 13항에 있어서,
    상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들에 유효 데이터가 저장되어 있으면,
    상기 가비지 컬렉션을 중단하도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  15. 제 13항에 있어서, 상기 서브 블록 소거 커맨드를 출력하는 단계에서는,
    상기 유효 데이터만 저장된 서브 블록을 제외한 서브 블록들에 유효 데이터가 저장되어 있지 않으면 상기 서브 블록 소거 커맨드를 출력하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  16. 제 15항에 있어서,
    상기 서브 블록 소거 커맨드를 출력 시, 상기 서브 블록 소거 커맨드에 대응하여 소거될 서브 블록들에 관한 정보를 포함하는 서브 블록 소거 정보를 생성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  17. 제 16항에 있어서,
    상기 서브 블록 소거 정보를 기초로 상기 희생 블록의 비트맵에 포함된 비트값을 변경하는 단계를 더 포함하고,
    상기 비트값은 상기 희생 블록에 포함된 서브 블록 별로 설정되는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  18. 제 17항에 있어서, 상기 희생 블록의 비트맵에 포함된 비트값을 변경하는 단계는,
    상기 희생 블록의 비트맵에 포함된 비트값들 중 상기 소거될 서브 블록에 대응하는 비트값 및 빈페이지로만 구성된 서브 블록에 대응하는 비트값을 변경하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  19. 제 18항에 있어서,
    상기 희생 블록에 포함된 서브 블록이 소거된 후, 상기 희생 블록이 오픈 블록이 되면,
    상기 희생 블록의 비트맵을 기초로 새로운 데이터를 저장할 페이지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 제 19항에 있어서, 상기 새로운 데이터를 저장할 페이지를 결정하는 단계에서는,
    상기 희생 블록의 비트맵에 포함된 비트값들 중 변경된 비트값에 대응하는 서브 블록에 포함된 페이지들 중 어느 하나로 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
KR1020190082154A 2019-07-08 2019-07-08 메모리 컨트롤러 및 그 동작 방법 KR102626058B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082154A KR102626058B1 (ko) 2019-07-08 2019-07-08 메모리 컨트롤러 및 그 동작 방법
US16/692,615 US11269767B2 (en) 2019-07-08 2019-11-22 Memory controller and operating method thereof
CN201911283096.6A CN112199037A (zh) 2019-07-08 2019-12-13 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082154A KR102626058B1 (ko) 2019-07-08 2019-07-08 메모리 컨트롤러 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20210006178A true KR20210006178A (ko) 2021-01-18
KR102626058B1 KR102626058B1 (ko) 2024-01-18

Family

ID=74004708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082154A KR102626058B1 (ko) 2019-07-08 2019-07-08 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11269767B2 (ko)
KR (1) KR102626058B1 (ko)
CN (1) CN112199037A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220103340A (ko) * 2021-01-15 2022-07-22 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009430A (ko) * 2016-07-18 2018-01-29 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR20190076256A (ko) * 2017-12-22 2019-07-02 삼성전자주식회사 가비지 컬렉션을 수행하는 스토리지 장치, 및 스토리지 장치의 가비지 컬렉션 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140094278A (ko) 2013-01-22 2014-07-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102301772B1 (ko) 2015-03-09 2021-09-16 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US9466384B1 (en) * 2015-04-13 2016-10-11 Macronix International Co., Ltd. Memory device and associated erase method
JP6441171B2 (ja) * 2015-06-12 2018-12-19 東芝メモリ株式会社 メモリシステム
US9916238B2 (en) * 2015-08-25 2018-03-13 Sandisk Technologies Llc Memory system and method for performing garbage collection on blocks based on their obsolescence patterns
US9898215B2 (en) * 2015-12-07 2018-02-20 International Business Machines Corporation Efficient management of page retirement in non-volatile memory utilizing page retirement classes
JP2019016320A (ja) * 2017-07-11 2019-01-31 富士通株式会社 ストレージ制御装置およびストレージ制御プログラム
JP2019074897A (ja) * 2017-10-16 2019-05-16 富士通株式会社 ストレージ制御装置、及びプログラム
KR20190043863A (ko) * 2017-10-19 2019-04-29 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180009430A (ko) * 2016-07-18 2018-01-29 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
KR20190076256A (ko) * 2017-12-22 2019-07-02 삼성전자주식회사 가비지 컬렉션을 수행하는 스토리지 장치, 및 스토리지 장치의 가비지 컬렉션 방법

Also Published As

Publication number Publication date
US20210011844A1 (en) 2021-01-14
KR102626058B1 (ko) 2024-01-18
CN112199037A (zh) 2021-01-08
US11269767B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
KR102535627B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US11461227B2 (en) Storage device and operating method thereof
KR102620255B1 (ko) 저장 장치 및 그 동작 방법
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
KR20200088713A (ko) 메모리 컨트롤러 및 그 동작 방법
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
KR20210029551A (ko) 저장 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200048318A (ko) 저장 장치 및 그 동작 방법
KR20190123544A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210128231A (ko) 메모리 장치 및 그 동작 방법
KR102493323B1 (ko) 저장 장치 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
KR20200055349A (ko) 저장 장치 및 그 동작 방법
KR20210099930A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
KR102501778B1 (ko) 저장 장치 및 그 동작 방법
KR20200099882A (ko) 메모리 컨트롤러 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
KR20220028332A (ko) 저장 장치 및 그 동작 방법
KR102626058B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US20220122669A1 (en) Memory device and method of operating the same
US20210200647A1 (en) Storage device and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right