KR20210099930A - 메모리 컨트롤러 및 그 동작 방법 - Google Patents

메모리 컨트롤러 및 그 동작 방법 Download PDF

Info

Publication number
KR20210099930A
KR20210099930A KR1020200013885A KR20200013885A KR20210099930A KR 20210099930 A KR20210099930 A KR 20210099930A KR 1020200013885 A KR1020200013885 A KR 1020200013885A KR 20200013885 A KR20200013885 A KR 20200013885A KR 20210099930 A KR20210099930 A KR 20210099930A
Authority
KR
South Korea
Prior art keywords
data
stream
memory
memory device
host
Prior art date
Application number
KR1020200013885A
Other languages
English (en)
Inventor
전영호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200013885A priority Critical patent/KR20210099930A/ko
Priority to US16/930,863 priority patent/US20210240632A1/en
Priority to CN202010881552.3A priority patent/CN113223573A/zh
Publication of KR20210099930A publication Critical patent/KR20210099930A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 데이터의 업데이트 횟수와 가비지 컬렉션 수행 횟수로 기초로 스트림 아이디를 변경하여 저장하는 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 수신된 제1 데이터에 포함된 제1 스트림 아이디를 기초로 맵핑 정보를 생성하는 플래시 변환 계층, 상기 제1 스트림 아이디를 기초로 생성된 맵핑 정보에 따라 상기 메모리 장치에 저장된 상기 제1 데이터를 업데이트 하기 위한 제2 데이터를 상기 호스트로부터 수신하고, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 스트림 아이디 제어부 및 상기 제1 데이터 및 상기 제2 데이터와 제2 스트림 아이디를 포함하는 제3 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드를 출력하는 요청 제어부를 포함하고, 상기 제3 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드는, 상기 플래시 변환 계층이 상기 제2 스트림 아이디를 기초로 생성한 맵핑 정보에 따라 결정되는 것을 특징으로 한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 데이터의 업데이트 횟수와 가비지 컬렉션 수행 횟수로 기초로 스트림 아이디를 변경하여 저장하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 컨트롤러는, 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는, 호스트로부터 수신된 제1 데이터에 포함된 제1 스트림 아이디를 기초로 맵핑 정보를 생성하는 플래시 변환 계층, 상기 제1 스트림 아이디를 기초로 생성된 맵핑 정보에 따라 상기 메모리 장치에 저장된 상기 제1 데이터를 업데이트 하기 위한 제2 데이터를 상기 호스트로부터 수신하고, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 스트림 아이디 제어부 및 상기 제1 데이터 및 상기 제2 데이터와 제2 스트림 아이디를 포함하는 제3 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드를 출력하는 요청 제어부;를 포함하고, 상기 제3 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드는, 상기 플래시 변환 계층이 상기 제2 스트림 아이디를 기초로 생성한 맵핑 정보에 따라 결정되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서, 호스트로부터 제1 데이터를 수신하는 단계, 상기 제1 데이터에 포함된 제1 스트림 아이디를 기초로 맵핑 정보를 생성하는 단계, 상기 맵핑 정보를 기초로 상기 제1 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드를 출력하는 단계, 상기 호스트로부터 상기 제1 데이터를 업데이트 하기 위한 제2 데이터를 수신하는 단계 및 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 단계를 포함할 수 있다.
본 기술에 따르면, 데이터의 스트림 아이디를 고정적으로 사용하지 않고, 데이터의 업데이트 횟수와 가비지 컬렉션 수행 횟수에 따라 유동적으로 사용함으로써, 데이터의 스트림 아이디에 대한 신뢰도를 상승시킬 수 있다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 2는 호스트 데이터에 부여되는 스트림 아이디를 설명하기 위한 도면이다.
도 3은 스트림 아이디가 부여된 호스트 데이터를 설명하기 위한 도면이다.
도 4는 호스트로부터 요청, 어드레스 및 데이터를 수신하고, 수신된 데이터를 메모리 장치에 저장하기 위한 메모리 컨트롤러의 구성을 도시한다.
도 5는 초기 스트림 아이디를 기초로 메모리 장치에 저장되는 데이터를 도시한다.
도 6은 호스트로부터 업데이트 데이터를 수신한 이후의 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 7은 호스트로부터 업데이트 데이터를 수신한 후 새로운 프로그램 데이터를 출력하는 스트림 아이디 제어부의 동작을 도시한다.
도 8은 스트림 아이디의 유지 또는 변경을 설명하기 위한 도면이다.
도 9는 변경된 스트림 아이디를 기초로 메모리 장치에 저장되는 데이터를 도시한다.
도 10은 기존 맵핑 관계를 무효화 한 이후 메모리 장치에 저장되는 데이터를 도시한다.
도 11은 스트림 아이디가 1 또는 10일 때 변경되는 스트림 아이디를 설명하기 위한 도면이다.
도 12는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 13은 메모리 블록을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 태블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있으며, 복수의 메모리 셀들은 복수의 페이지들을 구성할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 2차원 어레이 구조(two-dimensional array structure) 또는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 이하에서는, 3차원 어레이 구조가 실시 예로써 설명되지만, 본 발명이 3차원 어레이 구조에 제한되는 것은 아니다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)는 하나의 메모리 셀에 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC) 방식으로 동작할 수 있다. 또는 메모리 장치(100)는 하나의 메모리 셀에 적어도 두 개의 데이터 비트들을 저장하는 방식으로 동작할 수도 있다. 예를 들면, 메모리 장치(100)는 하나의 메모리 셀에 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트들을 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC) 방식으로 동작할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 수신된 커맨드에 따라 쓰기 동작 (프로그램 동작), 리드 동작 또는 소거 동작을 수행할 수 있다. 예를 들면, 프로그램 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 리드 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 커맨드가 수신되면, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.
저장 장치(50)에 전원 전압이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치(100)인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 계층(Flash Translation Layer, FTL)과 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(logical block address, LBA)를 입력 받고, 논리 블록 어드레스(LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있는 펌웨어(firmware; 미도시)를 포함할 수 있다. 또한 메모리 컨트롤러(200)는 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 호스트(300)로부터 프로그램 요청이 수신되면, 메모리 컨트롤러(200)는 프로그램 요청을 프로그램 커맨드로 변경하고, 프로그램 커맨드, 물리 블록 어드레스(physical block address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 리드 요청이 수신되면, 메모리 컨트롤러(200)는 리드 요청을 리드 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 호스트(300)로부터 논리 블록 어드레스와 함께 소거 요청이 수신되면, 메모리 컨트롤러(200)는 소거 요청을 소거 커맨드로 변경하고, 논리 블록 어드레스에 대응되는 물리 블록 어드레스를 선택한 후, 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 스트림 아이디 제어부(210)를 포함할 수 있다. 스트림 아이디 제어부(210)는 호스트(300)로부터 메모리 장치(100)에 저장된 데이터를 업데이트하는 업데이트 데이터를 수신할 수 있다. 스트림 아이디 제어부(210)는 수신된 업데이트 데이터에 스트림 아이디를 부여한 새로운 프로그램 데이터를 생성할 수 있다.
예를 들면, 스트림 아이디 제어부(210)는 호스트(300)로부터 업데이트 데이터와 함께 수신되는 논리 블록 어드레스의 수신 횟수 및 해당 논리 블록 어드레스에 대응하는 데이터의 가비지 컬렉션 수행 횟수를 수신할 수 있다. 논리 블록 어드레스의 수신 횟수는 해당 논리 블록 어드레스에 대응하는 데이터의 업데이트 횟수를 의미하고, 가비지 컬렉션 수행 횟수는 해당 논리 블록 어드레스에 대응하는 데이터가 업데이트 되지 않고 다른 메모리 블록으로 이동함을 의미할 수 있다.
즉, 호스트(300)로부터 논리 블록 어드레스의 수신 횟수가 증가할수록, 해당 논리 블록 어드레스에 대응하는 데이터가 상대적으로 빈번하게 업데이트 됨을 의미하고, 가비지 컬렉션 수행 횟수가 증가할수록, 해당 논리 블록 어드레스에 대응하는 데이터가 상대적으로 업데이트 되지 않음을 의미할 수 있다.
메모리 컨트롤러(200)는 플래시 변환 계층(220)을 포함할 수 있다. 플래시 변환 계층(220)은 호스트(300)로부터 수신된 논리 블록 어드레스를 물리 블록 어드레스로 변환할 수 있다. 즉, 플래시 변환 계층(220)은 논리 블록 어드레스 및 물리 블록 어드레스 간 맵핑 정보를 생성할 수 있다. 따라서, 플래시 변환 계층(220)은 논리 블록 어드레스를 물리 블록 어드레스에 맵핑할 수 있다.
이 때, 플래시 변환 계층(220)은 호스트(300)로부터 수신된 호스트 데이터를 참조하여 맵핑 관계를 형성할 수 있다. 예를 들면, 호스트에 포함된 스트림 아이디를 기초로 맵핑 관계가 형성될 수 있다. 즉, 스트림 아이디에 대응하는 영역에 해당 호스트 데이터가 저장될 수 있도록, 플래시 변환 계층(220)은 맵핑 관계를 형성할 수 있다.
실시 예에서, 플래시 변환 계층(220)이 스트림 아이디 제어부(210)로부터 새로운 프로그램 데이터를 수신하면, 플래시 변환 계층(220)은 새로운 프로그램 데이터의 스트림 아이디를 기초로 맵핑 정보를 생성할 수 있다. 즉, 플래시 변환 계층(220)은 새로운 프로그램 데이터의 스트림 아이디를 기초로 논리 블록 어드레스를 물리 블록 어드레스에 맵핑할 수 있다.
메모리 컨트롤러(200)는 요청 제어부(230)를 포함할 수 있다. 요청 제어부(230)는 호스트(300)로부터 프로그램 요청 및 프로그램 데이터를 수신하여, 프로그램 요청에 대응하는 프로그램 커맨드 및 프로그램 데이터를 메모리 장치(100)로 출력할 수 있다. 메모리 장치(100)는 프로그램 커맨드에 응답하여 프로그램 동작을 수행할 수 있다.
실시 예에서, 요청 제어부(230)가 호스트(300)로부터 수신된 업데이트 데이터를 저장하기 위한 프로그램 커맨드를 출력한 후, 요청 제어부(230)는 업데이트 되기 전의 데이터에 대한 맵핑 관계를 무효화 시킬 수 있다.
실시 예에서, 저장 장치(50)는 버퍼 메모리(미도시)를 더 포함할 수 있다. 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리(미도시) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다.
실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
다양한 실시 예에서, 버퍼 메모리는 저장 장치(50)의 외부에서 연결될 수 있다. 이 경우, 저장 장치(50) 외부에 연결된 휘발성 메모리 장치들이 버퍼 메모리의 역할을 수행할 수 있을 것이다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치들을 인터리빙 방식에 따라 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
호스트(300)는 파일 시스템(310)을 포함할 수 있다. 파일 시스템(310)은 호스트(300)가 출력하는 호스트 데이터에 스트림 아이디를 포함시킬 수 있다. 예를 들면, 파일 시스템(310)은 스트림 아이디를 부여할 수 있다.
파일 시스템(310)은 스트림 아이디를 부여한 호스트 데이터를 메모리 컨트롤러(200)로 전송할 수 있다.
도 2는 호스트 데이터에 부여되는 스트림 아이디를 설명하기 위한 도면이다.
도 2를 참조하면, 도 2는 호스트(도 1의 300) 내 파일 시스템이 부여하는 스트림 아이디(STREAM ID)를 도시한다. 스트림 아이디(STREAM ID)는 1 내지 10 중 하나인 것으로 가정한다. 실시 예에서, 스트림 아이디(STREAM ID)가 ‘1’에 가까워 질수록 데이터가 빈번하게 업데이트될 수 있다(HOT). 반대로, 스트림 아이디(STREAM ID)가 ‘10’에 가까워 질수록 데이터가 빈번하게 업데이트되지 않을 수 있다(COLD).
다른 실시 예에서, 스트림 아이디(STREAM ID)는 1 내지 10 보다 작은 범위(ex. 1 내지 5) 또는 넓은 범위(ex. 1 내지 15)에서 선택될 수 있다.
도 2에서, 호스트(도 1의 300)로부터 출력되는 데이터는 제1 내지 제6 데이터(DATA1~6)인 것으로 가정한다.
실시 예에서, 파일 시스템은, 데이터의 초기 스트림 아이디(STREAM ID)를 ‘4’ 또는 ‘7’로 부여할 수 있다. 예를 들면, 데이터가 빈번하게 업데이트 될 것으로 예상되면(HOT), 파일 시스템은 해당 데이터의 스트림 아이디(STREAM ID)를 ‘4’로 부여하고, 데이터가 빈번하게 업데이트 되지 않을 것으로 예상되면(COLD), 파일 시스템은 해당 데이터의 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다. 해당 데이터가 빈번하게 업데이트되는지 여부는 데이터의 확장자 또는 데이터의 형식을 기초로 결정될 수 있다.
예를 들면, 호스트(도 1의 300)로부터 출력되는 데이터의 확장자가 txt, doc, doxc, hwp이면, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘4’로 부여하고, 데이터의 확장자가 jpg, jpeg, mp4, pdf, avi이면, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다. 즉, 파일 시스템은 데이터의 확장자를 기초로 데이터의 업데이트가 빈번하게 발생되는지를 판단하여 데이터의 스트림 아이디(STREAM ID)를 부여할 수 있다.
실시 예에서, 데이터의 확장자가 txt, doc, doxc, hwp이면, 해당 데이터는 텍스트를 포함하는 파일이고 자주 수정될 수 있기 때문에, 데이터가 빈번하게 업데이트 되는 것으로 예상될 수 있다. 따라서, 파일 시스템은 데이터의 스트림 아이디(STREAM ID)를 ‘4’로 부여할 수 있다.
또, 데이터의 확장자가 jpg, jpeg, mp4, pdf, avi이면, 해당 데이터는 이미지 파일 또는 동영상 파일이고 한번 생성되면 수정되지 않기 때문에, 데이터가 빈번하게 업데이트 되지 않는 것으로 예상될 수 있다. 따라서, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다.
또 다른 예를 들면, 호스트(도 1의 300)로부터 출력되는 데이터가 텍스트 파일이면, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘4’로 부여하고, 호스트(도 1의 300)로부터 출력되는 데이터가 이미지 파일 또는 동영상 파일이면, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다. 즉, 파일 시스템은 데이터의 특성에 따라 데이터의 업데이트가 빈번하게 발생되는지를 판단하여 데이터의 스트림 아이디(STREAM ID)를 부여할 수 있다.
실시 예에서, 데이터의 타입이 텍스트 파일이면, 자주 수정될 수 있기 때문에, 데이터가 빈번하게 업데이트 되는 것으로 예상될 수 있다. 따라서, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘4’로 부여할 수 있다.
또, 데이터의 타입이 이미지 파일 또는 동영상 파일이면, 데이터가 수정되지 않기 때문에, 데이터가 빈번하게 업데이트 되지 않는 것으로 예상될 수 있다. 따라서, 파일 시스템은 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다.
도 2를 참조하면, 도 2는, 데이터의 확장자를 기초로 부여된 스트림 아이디(STREAM ID)를 도시한다.
실시 예에서, 제1 데이터(DATA1)는 확장자가 hwp인 파일일 수 있다. 즉, 제1 데이터(DATA1)는 텍스트를 포함하는 데이터로 업데이트가 빈번하게 발생될 것으로 예상될 수 있다. 따라서, 파일 시스템은 제1 데이터(DATA1)의 스트림 아이디(STREAM ID)를 ‘4’로 부여할 수 있다.
이와 마찬가지로, 제2 데이터(DATA2)의 확장자는 doc, 제3 데이터(DATA3)의 확장자는 txt이므로, 제2 및 제3 데이터(DATA2, 3)는 텍스트 파일이고, 업데이트가 빈번하게 발생되는 것으로 예상될 수 있다. 따라서, 파일 시스템은 제2 및 제3 데이터(DATA2, 3)의 스트림 아이디(STREAM ID)를 ‘4’로 부여할 수 있다.
실시 예에서, 제4 데이터(DATA4)는 확장자가 jpg인 이미지 파일일 수 있다. 즉, 제4 데이터(DATA4)는 이미지 데이터로 업데이트가 빈번하게 발생되지 않는 것으로 예상될 수 있다. 따라서, 파일 시스템은 제4 데이터(DATA4)의 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다.
이와 마찬가지로, 제5 데이터(DATA5)의 확장자는 pdf, 제6 데이터(DATA6)의 확장자는 avi이므로, 제5 및 제6 데이터(DATA5, 6)는 텍스트를 이미지화한 이미지 파일 또는 동영상 파일이고, 업데이트가 빈번하게 발생되는 것으로 예상될 수 있다. 따라서, 파일 시스템은 제5 및 제6 데이터(DATA5, 6)의 스트림 아이디(STREAM ID)를 ‘7’로 부여할 수 있다.
결과적으로, 호스트는 호스트로부터 출력되는 데이터에 스트림 아이디를 부여할 수 있고, 데이터에 부여되는 스트림 아이디는 ‘4’ 또는 ‘7’일 수 있다. 또한, 스트림 아이디가 ‘4’인지 또는 ‘7’인지는 데이터의 확장자 또는 데이터의 특성에 의해 결정될 수 있다.
도 3은 스트림 아이디가 부여된 호스트 데이터를 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 도 3은 호스트(도 1의 300)로부터 출력되는 호스트 데이터(HOST_DATA)를 도시한다. 호스트 데이터(HOST_DATA)는 데이터(DATA) 및 스트림 아이디(STREAM ID)를 포함할 수 있다.
도 3의 제1 내지 제6 데이터(DATA1~6)는 도 2의 제1 내지 제6 데이터(DATA1~6)와 동일한 것으로 가정한다.
실시 예에서, 호스트(도 1의 300)로부터 출력되는 호스트 데이터(HOST_DATA)는 제1 데이터(DATA1) 및 스트림 아이디(4)를 포함할 수 있다. 호스트 데이터(HOST_DATA)는 호스트 데이터(HOST_DATA)에 포함된 스트림 아이디를 기초로 메모리 장치(도 1의 100)에 저장될 수 있다. 예를 들면, 호스트 데이터(HOST_DATA)에 포함된 스트림 아이디가 ‘4’이면, 해당 스트림 아이디에 대응되는 메모리 장치(도 1의 100)의 영역에 호스트 데이터(HOST_DATA)가 저장될 수 있다.
실시 예에서, 호스트(도 1의 300)로부터 출력되는 호스트 데이터(HOST_DATA)는 제2 데이터(DATA2)와 스트림 아이디(4) 또는 제3 데이터(DATA3)와 스트림 아이디(4)를 포함할 수 있다. 이 때, 호스트 데이터(HOST_DATA)에 포함된 스트림 아이디가 ‘4’이기 때문에, 해당 스트림 아이디에 대응되는 메모리 장치(도 1의 100)의 영역에 호스트 데이터(HOST_DATA)가 저장될 수 있다.
또, 호스트(도 1의 300)로부터 출력되는 호스트 데이터(HOST_DATA)는 제4 데이터(DATA4)와 스트림 아이디(7), 제5 데이터(DATA5)와 스트림 아이디(7) 또는 제6 데이터(DATA6)와 스트림 아이디(7)를 포함할 수 있다. 이 때, 호스트 데이터(HOST_DATA)에 포함된 스트림 아이디가 ‘7’이기 때문에, 해당 스트림 아이디에 대응되는 메모리 장치(도 1의 100)의 영역에 호스트 데이터(HOST_DATA)가 저장될 수 있다.
도 4는 호스트로부터 요청, 어드레스 및 데이터를 수신하고, 수신된 데이터를 메모리 장치에 저장하기 위한 메모리 컨트롤러의 구성을 도시한다.
도 4를 참조하면, 도 4의 메모리 컨트롤러(200)는 스트림 아이디 제어부(210), 플래시 변환 계층(220) 및 요청 제어부(230)를 포함하고, 도 4의 호스트(300)는 파일 시스템(310)을 포함할 수 있다.
실시 예에서, 파일 시스템(310)은 데이터에 스트림 아이디를 부여할 수 있다. 스트림 아이디는 데이터의 확장자 또는 데이터의 파일 형식을 기초로 결정될 수 있다. 파일 시스템(310)은 데이터에 스트림 아이디를 부여한 호스트 데이터(HOST_DATA)를 메모리 컨트롤러(200)로 출력할 수 있다. 예를 들면, 호스트 데이터(HOST_DATA)는 메모리 컨트롤러(200)의 플래시 변환 계층(220) 및 요청 제어부(230)에 출력될 수 있다.
호스트(300)는 호스트 데이터(HOST_DATA)를 메모리 장치(100)에 프로그램하기 위해, 호스트 데이터(HOST_DATA)와 함께 논리 블록 어드레스(LBA) 및 프로그램 요청(PGM_REQ)을 메모리 컨트롤러(200)에 출력할 수 있다. 논리 블록 어드레스(LBA)는 플래시 변환 계층(220)에, 프로그램 요청(PGM_REQ)은 요청 제어부(230)에 출력될 수 있다.
실시 예에서, 플래시 변환 계층(220)은 호스트(300)로부터 논리 블록 어드레스(LBA) 및 호스트 데이터(HOST_DATA)를 수신할 수 있다.
플래시 변환 계층(220)은 수신된 논리 블록 어드레스(LBA)와 물리 블록 어드레스(PBA) 간 맵핑 정보를 생성할 수 있다. 이 때, 플래시 변환 계층(220)은 호스트 데이터(HOST_DATA)의 스트림 아이디를 참조하여 맵핑 정보를 생성할 수 있다. 즉, 호스트 데이터(HOST_DATA)가 호스트 데이터(HOST_DATA)에 포함된 스트림 아이디에 대응하는 영역에 저장될 수 있도록, 플래시 변환 계층(220)은 스트림 아이디를 참조하여 맵핑 정보를 생성할 수 있다.
예를 들면, 스트림 아이디가 ‘4’이면, 해당 스트림 아이디를 포함하는 호스트 데이터(HOST_DATA)가 메모리 장치(100)의 복수의 영역들 중 스트림 아이디가 ‘4’인 데이터들이 저장되는 영역(ex. 제1 내지 제10 영역들 중 제4 영역)에 저장되도록 맵핑 관계가 구성될 수 있다. 또, 스트림 아이디가 ‘7’이면, 해당 스트림 아이디를 포함하는 호스트 데이터(HOST_DATA)가 메모리 장치(100)의 복수의 영역들 중 스트림 아이디가 ‘7’인 데이터들이 저장되는 영역(ex. 제1 내지 제10 영역들 중 제7 영역)에 저장되도록 맵핑 관계가 구성될 수 있다.
플래시 변환 계층(220)은 스트림 아이디를 참조하여 맵핑 정보를 생성하고, 생성된 맵핑 정보를 기초로 물리 블록 어드레스(PBA)를 메모리 장치(100)로 출력할 수 있다. 즉, 플래시 변환 계층(220)은 스트림 아이디를 참조하여 논리 블록 어드레스를 물리 블록 어드레스에 맵핑할 수 있다.
실시 예에서, 요청 제어부(230)는 프로그램 요청(PGM_REQ) 및 호스트 데이터(HOST_DATA)를 수신할 수 있다. 프로그램 요청(PGM_REQ)은 호스트 데이터(HOST_DATA)를 메모리 장치(100)에 저장할 것을 지시하는 요청일 수 있다.
요청 제어부(230)는 호스트 데이터(HOST_DATA)를 메모리 장치(100)에 저장하기 위해, 프로그램 요청(PGM_REQ)에 대응하는 프로그램 커맨드(PGM_CMD) 및 호스트 데이터(HOST_DATA)를 메모리 장치(100)에 출력할 수 있다.
실시 예에서, 메모리 장치(100)는 프로그램 커맨드(PGM_CMD), 물리 블록 어드레스(PBA) 및 호스트 데이터(HOST_DATA)를 수신한 후, 프로그램 커맨드(PGM_CMD)에 응답하여, 호스트 데이터(HOST_DATA)를 해당 물리 블록 어드레스(PBA)에 대응하는 메모리 장치(100)의 영역에 프로그램할 수 있다.
결과적으로, 파일 시스템(310)은 초기에 데이터의 스트림 아이디를 ‘4(HOT)’ 또는 ‘7(COLD)’로 부여하기 때문에, 호스트 데이터(HOST_DATA)에 포함되는 스트림 아이디는 ‘4’ 또는 ‘7’일 수 있다. 따라서, 초기에, 메모리 장치(100)의 복수의 영역들 중 스트림 아이디는 ‘4’ 또는 ‘7’에 대응하는 영역들에만 호스트 데이터(HOST_DATA)가 저장될 수 있다.
실시 예에서, 스트림 아이디 제어부(210)는 호스트(300)로부터 업데이트 데이터(UPDATE_DATA)를 수신할 수 있다. 즉, 스트림 아이디 제어부(210)는 메모리 장치(100)에 저장된 데이터를 업데이트하기 위한 데이터를 수신할 수 있다.
스트림 아이디 제어부(210)가 업데이트 데이터(UPDATE_DATA)를 수신한 이후의 동작은 도 6 및 도 7을 통해 보다 상세히 설명하도록 한다.
도 5는 초기 스트림 아이디를 기초로 메모리 장치에 저장되는 데이터를 도시한다.
도 5를 참조하면, 도 5는 도 1의 메모리 장치(도 1의 100)에 포함된 복수의 영역들 중 특정 영역에 저장된 데이터들을 도시한다. 도 5에서, 메모리 장치(도 1의 100)는 제1 내지 제10 영역(REGION1~10)으로 구성되는 것으로 표현되었으나, 다른 실시 예에서, 메모리 장치(도 1의 100)는 더 적은 수의 영역들 또는 더 많은 수의 영역들로 구성될 수 있다. 제1 내지 제10 영역(REGION1~10)은 복수의 메모리 블록들로 구성될 수 있다.
도 5의 제1 내지 제6 데이터(DATA1~6)는 도 2 및 도 3의 제1 내지 제6 데이터(DATA1~6)와 동일한 것으로 가정한다.
실시 예에서, 제1 내지 제10 영역(REGION1~10)은 각각 스트림 아이디 ‘1’ 내지 ‘10’에 대응하는 영역일 수 있다. 즉, 제1 영역(REGION1)은 스트림 아이디 ‘1’, 제2 영역(REGION2)은 스트림 아이디 ‘2’, 제3 영역(REGION3)은 스트림 아이디 ‘3’, 제4 영역(REGION4)은 스트림 아이디 ‘4’, 제5 영역(REGION5)은 스트림 아이디 ‘5’, 제6 영역(REGION6)은 스트림 아이디 ‘6’, 제7 영역(REGION7)은 스트림 아이디 ‘7’, 제8 영역(REGION8)은 스트림 아이디 ‘8’, 제9 영역(REGION9)은 스트림 아이디 ‘9’, 제10 영역(REGION10)은 스트림 아이디 ‘10’에 대응하는 영역일 수 있다.
실시 예에서, 초기 호스트(도 1의 300)로부터 수신되는 호스트 데이터의 스트림 아이디는 ‘4’ 또는 ‘7’일 수 있다. 즉, 호스트 데이터의 스트림 아이디는 초기에 데이터의 확장자 또는 데이터의 형식을 기초로 ‘4’ 또는 ‘7’로 결정되기 때문에, 호스트(도 1의 300)로부터 수신된 호스트 데이터는 메모리 장치(도 1의 100)의 영역들 중 스트림 아이디 ‘4’ 또는 ‘7’에 대응하는 영역들에 저장될 수 있다.
실시 예에서, 제1 내지 제3 데이터(DATA1~3)에 대응하는 스트림 아이디는 ‘4’일 수 있다. 따라서, 메모리 장치(도 1의 100)가 제1 데이터(DATA1) 및 스트림 아이디(4)를 포함하는 호스트 데이터를 수신하면, 메모리 장치(도 1의 100)는 호스트 데이터를 제4 영역(REGION4)에 저장할 수 있다. 이와 마찬가지로, 메모리 장치(도 1의 100)가 제2 데이터(DATA2)와 스트림 아이디(4) 또는 제3 데이터(DATA3)와 스트림 아이디(4)를 포함하는 호스트 데이터를 수신하면, 메모리 장치(도 1의 100)는 호스트 데이터를 제4 영역(REGION4)에 저장할 수 있다.
실시 예에서, 제4 내지 제6 데이터(DATA4~6)에 대응하는 스트림 아이디는 ‘7’일 수 있다. 따라서, 메모리 장치(도 1의 100)가 제4 데이터(DATA4) 및 스트림 아이디(7)를 포함하는 호스트 데이터를 수신하면, 메모리 장치(도 1의 100)는 호스트 데이터를 제7 영역(REGION7)에 저장할 수 있다. 이와 마찬가지로, 메모리 장치(도 1의 100)가 제5 데이터(DATA5)와 스트림 아이디(7) 또는 제6 데이터(DATA6)와 스트림 아이디(7)를 포함하는 호스트 데이터를 수신하면, 메모리 장치(도 1의 100)는 호스트 데이터를 제7 영역(REGION7)에 저장할 수 있다.
따라서, 초기 스트림 아이디는 ‘4’ 또는 ‘7’로 설정되므로, 스트림 아이디 ‘4’ 또는 ‘7’에 대응하는 제4 영역(REGION4) 또는 제7 영역(REGION7)에만 호스트 데이터가 저장되고, 제1 내지 제10 영역(REGION1~10) 중 제4 및 제7 영역(REGION4, REGION7)을 제외한 영역에는 데이터가 저장되지 않을 수 있다.
도 6은 호스트로부터 업데이트 데이터를 수신한 이후의 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 4 및 도 6을 참조하면, 도 6의 메모리 컨트롤러(200)의 구성은 도 4의 메모리 컨트롤러(도 4의 200)의 구성과 동일하게, 스트림 아이디 제어부(210), 플래시 변환 계층(220) 및 요청 제어부(230)를 포함할 수 있다.
도 6은 메모리 장치(100)에 포함된 영역들 중 제4 및 제7 영역에 호스트 데이터가 저장된 이후의 동작들을 도시한다. 즉, 도 6은 제4 및 제7 영역의 데이터들이 업데이트되는 과정을 도시한다.
실시 예에서, 호스트(300)는 메모리 장치(100)에 저장된 데이터를 업데이트 하기 위한 업데이트 데이터(UPDATE_DATA)를 메모리 컨트롤러(200)에 출력할 수 있다. 또, 호스트(300)는 업데이트 데이터(UPDATE_DATA)와 함께, 프로그램 요청(PGM_REQ) 및 논리 블록 어드레스(LBA)를 메모리 컨트롤러(200)에 출력할 수 있다.
실시 예에서, 스트림 아이디 제어부(210)는 호스트(300)로부터 출력된 업데이트 데이터(UPDATE_DATA) 및 논리 블록 어드레스(LBA)를 수신할 수 있다. 스트림 아이디 제어부(210)는 업데이트 데이터(UPDATE_DATA)에 스트림 아이디를 부여하기 위해, 스트림 아이디 요청(STREAM_ID_REQ)을 메모리 장치(100)에 출력할 수 있다. 스트림 아이디 요청(STREAM_ID_REQ)은 특정 논리 블록 어드레스와 맵핑 관계를 가지는 물리 블록 어드레스에 저장된 데이터의 스트림 아이디(STREAM_ID)를 획득하기 위한 요청일 수 있다.
스트림 아이디 제어부(210)는 스트림 아이디 요청(STREAM_ID_REQ)에 응답하여 수신된 스트림 아이디(STREAM_ID)를 유지, 증가 또는 감소 시킬 수 있다.
예를 들면, 특정 논리 블록 어드레스를 수신한 횟수가 일정 횟수 이상이 되거나 또는 특정 논리 블록 어드레스에 대한 가비지 컬렉션 수행 횟수가 일정 횟수 이상이 되지 않으면, 스트림 아이디 제어부(210)는 스트림 아이디(STREAM_ID)를 변경하지 않고 유지할 수 있다.
예를 들면, 특정 논리 블록 어드레스를 수신한 횟수가 일정 횟수 이상이 되면, 스트림 아이디 제어부(210)는 스트림 아이디(STREAM_ID)를 감소 시킬 수 있다. 또, 특정 논리 블록 어드레스에 대한 가비지 컬렉션 수행 횟수가 일정 횟수 이상이 되면, 스트림 아이디 제어부(210)는 스트림 아이디(STREAM_ID)를 증가시킬 수 있다. 즉, 스트림 아이디 제어부(210)는 스트림 아이디(STREAM_ID)를 고정적으로 사용하는 것이 아니라 변경할 수 있다.
이 후, 스트림 아이디 제어부(210)는 유지, 증가 또는 감소된 스트림 아이디(STREAM_ID)를 부여한 새로운 프로그램 데이터(NPGM_DATA)를 생성할 수 있다. 새로운 프로그램 데이터(NPGM_DATA)는 플래시 변환 계층(220) 및 메모리 장치(100)에 출력될 수 있다.
실시 예에서, 플래시 변환 계층(220)은 호스트(300)로부터 논리 블록 어드레스(LBA)를 수신하고, 스트림 아이디 제어부(210)로부터 새로운 프로그램 데이터(NPGM_DATA)를 수신할 수 있다. 플래시 변환 계층(220)은 새로운 프로그램 데이터(NPGM_DATA)의 스트림 아이디(STREAM_ID)를 참조하여, 수신된 논리 블록 어드레스(LBA) 및 새로운 물리 블록 어드레스(NPBA) 간 맵핑 정보를 생성할 수 있다. 즉, 변경된 스트림 아이디(STREAM_ID)에 대응하는 메모리 장치(100)의 영역, 즉 새로운 물리 블록 어드레스(NPBA)에 대응하는 영역에 새로운 프로그램 데이터(NPGM_DATA)가 저장될 수 있도록, 플래시 변환 계층(220)은 맵핑 정보를 생성할 수 있다. 즉, 플래시 변환 계층(220)은 변경된 스트림 아이디(STREAM_ID)를 참조하여 논리 블록 어드레스를 물리 블록 어드레스에 맵핑할 수 있다.
플래시 변환 계층(220)은 논리 블록 어드레스(LBA) 및 물리 블록 어드레스(PBA) 간 맵핑 정보를 생성한 후, 새로운 물리 블록 어드레스(NPBA)를 메모리 장치(100)로 출력할 수 있다. 즉, 스트림 아이디(STREAM_ID)가 변경되지 않는 경우, 기존에 형성된 논리 블록 어드레스(LBA) 및 물리 블록 어드레스(PBA)의 맵핑 관계를 기초로 기존과 동일한 물리 블록 어드레스(PBA)가 출력될 수 있다. 그러나, 스트림 아이디(STREAM_ID)가 변경되면 새로운 물리 블록 어드레스(NPBA)가 출력될 수 있다.
예를 들면, 스트림 아이디(STREAM_ID)가 ‘4’에서 ‘3’으로 변경되면, 스트림 아이디(STREAM_ID) ‘3’에 대응하는 영역에 업데이트 데이터(UPDATE_DATA)가 저장될 수 있도록, 플래시 변환 계층(220)은 새로운 물리 블록 어드레스(NPBA)를 메모리 장치(100)에 출력할 수 있다.
실시 예에서, 요청 제어부(230)는 호스트(300)로부터 프로그램 요청(PGM_REQ)을 수신하고, 프로그램 요청(PGM_REQ)에 대응하는 프로그램 커맨드(PGM_CMD)를 생성하여 메모리 장치(100)에 출력할 수 있다. 프로그램 커맨드(PGM_CMD)는 메모리 장치(100)에 업데이트 데이터(UPDATE_DATA)의 프로그램을 지시하는 커맨드일 수 있다.
업데이트 데이터(UPDATE_DATA)가 새로운 물리 블록 어드레스(NPBA)에 프로그램되면, 요청 제어부(230)는 업데이트 되기 전의 데이터에 대한 맵핑 관계를 무효화 시킬 수 있다.
도 7은 호스트로부터 업데이트 데이터를 수신한 후 새로운 프로그램 데이터를 출력하는 스트림 아이디 제어부의 동작을 도시한다.
도 7을 참조하면, 도 7의 스트림 아이디 제어부(210)는 업데이트 횟수 카운터(211), 스트림 아이디 갱신부(213), 가비지 컬렉션 횟수 카운터(215) 및 데이터 생성부(217)를 포함할 수 있다.
도 7은 메모리 장치(도 6의 100)에 포함된 영역들 중 제4 및 제7 영역에 호스트 데이터가 저장된 이후 새로운 프로그램 데이터(NPGM_DATA)가 출력되는 과정을 도시한다.
실시 예에서, 스트림 아이디 제어부(210)는 호스트(도 6의 300)로부터 출력되는 논리 블록 어드레스(LBA)를 수신할 수 있다. 호스트(도 6의 300)로부터 수신된 논리 블록 어드레스(LBA)는 업데이트 횟수 카운터(211) 및 스트림 아이디 갱신부(213)에 제공될 수 있다.
실시 예에서, 업데이트 횟수 카운터(211)는 호스트(도 6의 300)로부터 수신된 논리 블록 어드레스(LBA)의 수를 카운트할 수 있다. 이 때, 업데이트 횟수 카운터(211)는 메모리 컨트롤러(도 6의 200)로부터 논리 블록 어드레스(LBA)뿐만 아니라 호스트 데이터를 함께 수신한 경우에만 수신된 논리 블록 어드레스(LBA)를 카운트할 수 있다. 즉, 업데이트 횟수 카운터(211)는 프로그램 요청에 대응하는 논리 블록 어드레스(LBA)를 수신한 경우에만 논리 블록 어드레스(LBA)를 수신한 횟수를 카운트할 수 있다. 이 때, 프로그램 요청은 메모리 장치(도 6의 100)에 저장된 데이터를 업데이트하기 위해 출력될 수 있다.
따라서, 업데이트 횟수 카운터(211)는 해당 논리 블록 어드레스(LBA)에 대응하는 데이터가 업데이트 될 때마다 해당 논리 블록 어드레스(LBA)를 수신한 횟수를 카운트할 수 있다. 업데이트 횟수 카운터(211)는 해당 논리 블록 어드레스(LBA)를 수신한 횟수를 카운트하여 업데이트 카운트(UPDATE_CNT)를 생성하고, 업데이트 카운트(UPDATE_CNT)를 스트림 아이디 갱신부(213)에 제공할 수 있다.
실시 예에서, 가비지 컬렉션 횟수 카운터(215)는 논리 블록 어드레스(LBA)에 대응하는 물리 블록 어드레스(PBA)에 저장된 데이터가 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트할 수 있다. 즉, 가비지 컬렉션 횟수 카운터(215)는 데이터가 변경되지 않고, 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트하여 가비지 컬렉션 카운트(GC_CNT)를 생성하고, 가비지 컬렉션 카운트(GC_CNT)를 스트림 아이디 갱신부(213)에 제공할 수 있다.
실시 예에서, 스트림 아이디 갱신부(213)는 호스트(도 6의 300)로부터 논리 블록 어드레스(LBA)를 수신할 수 있다. 스트림 아이디 갱신부(213)는 수신된 논리 블록 어드레스(LBA)에 대응하는 데이터의 스트림 아이디(STREAM_ID)를 확인하기 위해, 메모리 장치(도 6의 100)에 스트림 아이디 요청(STREAM_ID_REQ)을 출력할 수 있다. 이 후, 스트림 아이디 갱신부(213)는 스트림 아이디 요청(STREAM_ID_REQ)에 대응하는 스트림 아이디(STREAM_ID)를 수신할 수 있다.
실시 예에서, 업데이트 횟수 카운터(211)로부터 수신한 업데이트 카운트(UPDATE_CNT)가 제1 기준값 미만이고, 가비지 컬렉션 횟수 카운터(215)로부터 수신된 가비지 컬렉션 카운트(GC_CNT)가 제2 기준값 미만이면, 스트림 아이디 갱신부(213)는 호스트(도 6의 300)로부터 수신된 논리 블록 어드레스(LBA)에 대응하는 데이터의 스트림 아이디(STREAM_ID)를 변경하지 않을 수 있다. 이 경우, 스트림 아이디 갱신부(213)는 메모리 장치(도 6의 100)로부터 수신된 기존 스트림 아이디(STREAM_ID)를 데이터 생성부(217)로 출력할 수 있다.
그러나, 업데이트 횟수 카운터(211)로부터 수신한 업데이트 카운트(UPDATE_CNT)가 제1 기준값 이상이거나 또는 가비지 컬렉션 횟수 카운터(215)로부터 수신된 가비지 컬렉션 카운트(GC_CNT)가 제2 기준값 이상이면, 스트림 아이디 갱신부(213)는 스트림 아이디(STREAM_ID)를 증가 또는 감소시킨 새로운 스트림 아이디(NSTREAM_ID)를 데이터 생성부(217)로 출력할 수 있다.
실시 예에서, 제1 기준값 및 제2 기준값을 ‘10’으로 가정한다.
예를 들면, 논리 블록 어드레스(LBA)를 수신한 횟수가 ‘10’ 이상이면 업데이트 카운트(UPDATE_CNT)는 ‘10’ 이상이 되고, 따라서, 스트림 아이디 갱신부(213)는 업데이트 카운트(UPDATE_CNT)를 수신한 후 스트림 아이디(STREAM_ID)를 감소시킬 수 있다. 또, 가비지 컬렉션 수행 횟수가 ‘10’ 이상이면 가비지 컬렉션 카운트(GC_CNT)는 ‘10’ 이상이 되고, 따라서, 스트림 아이디 갱신부(213)는 가비지 컬렉션 카운트(GC_CNT)를 수신한 후 스트림 아이디(STREAM_ID)를 증가시킬 수 있다.
실시 예에서, 업데이트 카운트(UPDATE_CNT)가 ‘10’ 이상이 되면, 스트림 아이디 갱신부(213)는 메모리 장치(도 6의 100)로부터 수신된 스트림 아이디(STREAM_ID)를 ‘1’만큼 감소시킬 수 있다. 예를 들면, 메모리 장치(도 6의 100)로부터 수신된 스트림 아이디(STREAM_ID)가 ‘4’이면, 스트림 아이디 갱신부(213)는 업데이트 카운트(UPDATE_CNT)를 수신한 후 스트림 아이디(STREAM_ID)를 ‘3’으로 감소시킬 수 있다.
실시 예에서, 가비지 컬렉션 카운트(GC_CNT)가 ‘10’ 이상이 되면, 스트림 아이디 갱신부(213)는 메모리 장치(도 6의 100)로부터 수신된 스트림 아이디(STREAM_ID)를 ‘1’만큼 증가시킬 수 있다. 예를 들면, 메모리 장치(도 6의 100)로부터 수신된 스트림 아이디(STREAM_ID)가 ‘4’이면, 스트림 아이디 갱신부(213)는 가비지 컬렉션 카운트(GC_CNT)를 수신한 후 스트림 아이디(STREAM_ID)를 ‘5’로 증가시킬 수 있다.
다른 실시 예에서, 스트림 아이디 갱신부(213)가 업데이트 횟수 카운터(211)로부터 ‘10’ 이상인 업데이트 카운트(UPDATE_CNT), 가비지 컬렉션 횟수 카운터(215)로부터 ‘10’ 이상인 가비지 컬렉션 카운트(GC_CNT)를 모두 수신한 경우면, 스트림 아이디 갱신부(213)는 스트림 아이디(STREAM_ID)를 갱신하지 않을 수 있다.
실시 예에서, 스트림 아이디 갱신부(213)는 스트림 아이디(STREAM_ID)를 증가 또는 감소시킨 새로운 스트림 아이디(NSTREAM_ID)를 출력하거나, 기존 스트림 아이디(STREAM_ID)를 출력할 수 있다. 새로운 스트림 아이디(NSTREAM_ID) 또는 기존의 스트림 아이디(STREAM_ID)는 데이터 생성부(217)에 제공될 수 있다.
데이터 생성부(217)는 호스트(도 6의 300)로부터 업데이트 데이터(UPDATE_DATA)를 수신하고, 업데이트 데이터(UPDATE_DATA)에 기존 스트림 아이디(STREAM_ID) 또는 새로운 스트림 아이디(NSTREAM_ID)를 부여한 새로운 프로그램 데이터(NPGM_DATA)를 생성하여 메모리 장치(도 6의 100)에 출력할 수 있다.
즉, 스트림 아이디(STREAM_ID)가 변경되지 않으면, 데이터 생성부(217)는 업데이트 데이터(UPDATE_DATA)에 기존 스트림 아이디(STREAM_ID)를 부여한 새로운 프로그램 데이터(NPGM_DATA)를 생성하고, 스트림 아이디(STREAM_ID)가 변경되면, 데이터 생성부(217)는 업데이트 데이터(UPDATE_DATA)에 새로운 스트림 아이디(NSTREAM_ID)를 부여한 새로운 프로그램 데이터(NPGM_DATA)를 생성할 수 있다.
도 8은 스트림 아이디의 유지 또는 변경을 설명하기 위한 도면이다.
도 8을 참조하면, 도 8은 제1 내지 제6 데이터(DATA1~6)에 부여된 스트림 아이디(STREAM ID)가 유지 또는 변경되는 과정을 도시한다. 초기에, 제1 내지 제3 데이터(DATA1~3)에 부여된 스트림 아이디(STREAM ID)는 ‘4’, 제4 내지 제6 데이터(DATA4~6)에 부여된 스트림 아이디(STREAM ID)는 ‘7’인 것으로 가정한다.
즉, 초기에, 제1 내지 제3 데이터(DATA1~3)는 빈번하게 업데이트되는 것으로 예측되어, 제1 내지 제3 데이터(DATA1~3)의 스트림 아이디(STREAM ID)는 ‘4’로 부여되고, 제4 내지 제6 데이터(DATA4~6)는 빈번하게 업데이트되지 않는 것으로 예측되어, 제4 내지 제6 데이터(DATA4~6)의 스트림 아이디(STREAM ID)는 ‘7’로 부여될 수 있다.
도 7과 마찬가지로, 도 8에서, 스트림 아이디(STREAM ID)를 변경하는 기준이 되는 제1 및 제2 기준값은 ‘10’인 것으로 가정한다. 다른 실시 예에서, 제1 및 제2 기준값은 다양할 수 있다.
실시 예에서, 제1 내지 제6 데이터(DATA1~6)의 스트림 아이디(STREAM ID)는 데이터의 업데이트 및 가비지 컬렉션(garbage collection; GC)을 기초로 변경될 수 있다.
실시 예에서, 제1 데이터(DATA1)의 초기 스트림 아이디(STREAM ID)가 설정된 후, 가비지 컬렉션(GC)에 의해 다른 메모리 블록으로 데이터의 이동 없이, 제1 데이터(DATA1)는 5번 업데이트될 수 있다. 즉, 업데이트 횟수 카운터(도 7의 211)가 카운트한 업데이트 카운트(UPDATE_CNT)는 ‘5’이고, 가비지 컬렉션 횟수 카운터(도 7의 215)가 카운트한 가비지 컬렉션 카운트(GC_CNT)는 ‘0’일 수 있다.
이 경우, 업데이트 카운트(UPDATE_CNT)가 제1 기준값인 ‘10’ 미만이고, 또, 가비지 컬렉션 카운트(GC_CNT)도 제2 기준값인 ‘10’ 미만이므로, 도 7의 스트림 아이디 갱신부(도 7의 213)는 제1 데이터(DATA1)의 스트림 아이디(STREAM ID)를 변경하지 않고, 기존의 스트림 아이디(STREAM ID)를 유지할 수 있다. 따라서, 제1 데이터(DATA1)의 스트림 아이디(STREAM ID)는 ‘4’로 설정될 수 있다.
결과적으로, 제1 데이터(DATA1)는 5번 업데이트 되었기 때문에, 업데이트 된 제1_U5 데이터(DATA1_U5)에는 기존 스트림 아이디(STREAM ID) ‘4’가 부여되고, 제1_U5 데이터(DATA1_U5) 및 스트림 아이디(STREAM ID) ‘4’를 포함하는 새로운 프로그램 데이터는 메모리 장치(도 1의 100)의 영역들 중 스트림 아이디(STREAM ID) ‘4’에 대응하는 제4 영역에 저장될 수 있다.
실시 예에서, 제2 및 제3 데이터(DATA2, 3)의 초기 스트림 아이디(STREAM ID)가 설정된 후, 가비지 컬렉션(GC)에 의해 다른 메모리 블록으로 데이터의 이동 없이, 제2 및 제3 데이터(DATA2, 3)가 10번 업데이트될 수 있다. 즉, 업데이트 횟수 카운터(도 7의 211)가 카운트한 업데이트 카운트(UPDATE_CNT)는 ‘10’이고, 가비지 컬렉션 횟수 카운터(도 7의 215)가 카운트한 가비지 컬렉션 카운트(GC_CNT)는 ‘0’일 수 있다.
이 경우, 업데이트 카운트(UPDATE_CNT)는 제1 기준값인 ‘10’ 이상이나, 가비지 컬렉션 카운트(GC_CNT)는 제2 기준값인 ‘10’ 미만일 수 있다. 따라서, 데이터의 업데이트 횟수가 제1 기준값 이상이 되었기 때문에, 도 7의 스트림 아이디 갱신부(도 7의 213)는 제2 및 제3 데이터(DATA2, 3)의 스트림 아이디(STREAM ID)를 감소시킬 수 있다. 즉, 제2 및 제3 데이터(DATA2, 3)가 빈번하게 업데이트됨을 나타내기 위해, 스트림 아이디 갱신부(도 7의 213)는 제2 및 제3 데이터(DATA2, 3)의 스트림 아이디(STREAM ID)를 ‘4’에서 ‘3’으로 감소시킬 수 있다.
결과적으로, 제2 및 제3 데이터(DATA2, 3)는 10번 업데이트 되었기 때문에, 업데이트된 제2_U10 데이터 및 제3_U10 데이터에는 변경된 스트림 아이디(STREAM ID) ‘3’이 부여되고, 제2_U10 데이터와 스트림 아이디(STREAM ID) ‘3’을 포함하는 새로운 프로그램 데이터, 제3_U10 데이터와 스트림 아이디(STREAM ID) ‘3’을 포함하는 새로운 프로그램 데이터는 메모리 장치(도 1의 100)의 영역들 중 스트림 아이디(STREAM ID) ‘3’에 대응하는 제3 영역에 저장될 수 있다.
실시 예에서, 제4 데이터(DATA4)의 초기 스트림 아이디(STREAM ID)가 설정된 후, 제4 데이터(DATA4)의 업데이트 없이, 가비지 컬렉션(GC)에 의해 다른 메모리 블록으로 제4 데이터(DATA4)가 10번 이동될 수 있다. 즉, 업데이트 횟수 카운터(도 7의 211)가 카운트한 업데이트 카운트(UPDATE_CNT)는 ‘0’이고, 가비지 컬렉션 횟수 카운터(도 7의 215)가 카운트한 가비지 컬렉션 카운트(GC_CNT)는 ‘10’일 수 있다.
이 경우, 가비지 컬렉션 카운트(GC_CNT)가 제2 기준값인 ‘10’ 이상이나, 업데이트 카운트(UPDATE_CNT)가 제1 기준값인 ‘10’ 미만일 수 있다. 따라서, 가비지 컬렉션의 횟수가 제2 기준값 이상이 되었기 때문에, 도 7의 스트림 아이디 갱신부(도 7의 213)는 제4 데이터(DATA4)의 스트림 아이디(STREAM ID)를 증가시킬 수 있다. 즉, 제4 데이터(DATA4)가 빈번하게 업데이트되지 않음을 나타내기 위해, 도 7의 스트림 아이디 갱신부(도 7의 213)는 제4 데이터(DATA4)의 스트림 아이디(STREAM ID)를 ‘7’에서 ‘8’로 증가시킬 수 있다.
결과적으로, 제4 데이터(DATA4)는 10번 이동되었기 때문에, 제4 데이터(DATA4)에는 변경된 스트림 아이디(STREAM ID) ‘8’이 부여되고, 제4 데이터(DATA4) 및 스트림 아이디(STREAM ID) ‘8’를 포함하는 새로운 프로그램 데이터는 메모리 장치(도 1의 100)의 복수의 영역들 중 스트림 아이디(STREAM ID) ‘8’에 대응하는 제8 영역에 저장될 수 있다.
실시 예에서, 제5 데이터(DATA5)의 초기 스트림 아이디(STREAM ID)가 설정된 후, 제5 데이터(DATA5)의 업데이트 없이, 가비지 컬렉션(GC)에 의해 다른 메모리 블록으로 제5 데이터(DATA5)가 5번 이동될 수 있다. 즉, 업데이트 횟수 카운터(도 7의 211)가 카운트한 업데이트 카운트(UPDATE_CNT)는 ‘0’이고, 가비지 컬렉션 횟수 카운터(도 7의 215)가 카운트한 가비지 컬렉션 카운트(GC_CNT)는 ‘5’일 수 있다.
이 경우, 가비지 컬렉션 카운트(GC_CNT)는 제2 기준값인 ‘10’ 미만이고, 업데이트 카운트(UPDATE_CNT) 또한 제1 기준값인 ‘10’ 미만일 수 있다. 따라서, 가비지 컬렉션 카운트(GC_CNT) 또는 업데이트 카운트(UPDATE_CNT)가 특정값에 도달하지 못하였기 때문에, 도 7의 스트림 아이디 갱신부(도 7의 213)는 제5 데이터(DATA5)의 스트림 아이디(STREAM ID)를 ‘7’로 유지시킬 수 있다.
결과적으로, 제5 데이터(DATA5)는 5번 이동되었기 때문에, 제5 데이터(DATA5)에는 기존 스트림 아이디(STREAM ID) ‘7’이 부여되고, 제5 데이터(DATA5) 및 스트림 아이디(STREAM ID) ‘7’을 포함하는 새로운 프로그램 데이터는 메모리 장치(도 1의 100)에 포함된 복수의 영역들 중 스트림 아이디(STREAM ID) ‘7’에 대응하는 제7 영역에 저장될 수 있다.
실시 예에서, 제6 데이터(DATA6)의 초기 스트림 아이디(STREAM ID)가 설정된 후, 가비지 컬렉션(GC)에 의해 다른 메모리 블록으로 데이터의 이동 없이, 제6 데이터(DATA6)가 10번 업데이트될 수 있다. 즉, 업데이트 횟수 카운터(도 7의 211)가 카운트한 업데이트 카운트(UPDATE_CNT)는 ‘10’이고, 가비지 컬렉션 횟수 카운터(도 7의 215)가 카운트한 가비지 컬렉션 카운트(GC_CNT)는 ‘0’일 수 있다.
이 경우, 업데이트 카운트(UPDATE_CNT)가 제1 기준값인 ‘10’ 이상이나, 가비지 컬렉션 카운트(GC_CNT)는 제2 기준값인 ‘10’ 미만일 수 있다. 따라서, 제6 데이터(DATA6)의 업데이트 횟수가 제1 기준값 이상이 되었기 때문에, 도 7의 스트림 아이디 갱신부(도 7의 213)는 제6 데이터(DATA6)의 스트림 아이디(STREAM ID)를 감소시킬 수 있다. 즉, 제6 데이터(DATA6)가 빈번하게 업데이트됨을 나타내기 위해, 스트림 아이디 갱신부(도 7의 213)는 제6 데이터(DATA6)의 스트림 아이디(STREAM ID)를 ‘7’에서 ‘6’으로 감소시킬 수 있다.
결과적으로, 제6 데이터(DATA6)는 10번 업데이트 되었기 때문에, 업데이트 된 제6_U10 데이터에는 변경된 스트림 아이디(STREAM ID) ‘6’이 부여되고, 제6_U10 데이터와 스트림 아이디(STREAM ID) ‘6’을 포함하는 새로운 프로그램 데이터는 메모리 장치(도 1의 100)에 포함된 복수의 영역들 중 스트림 아이디(STREAM ID) ‘6’에 대응하는 제6 영역에 저장될 수 있다.
도 9는 변경된 스트림 아이디를 기초로 메모리 장치에 저장되는 데이터를 도시한다.
도 5, 도 8 및 도 9를 참조하면, 도 9는 도 5의 각 영역에 저장된 데이터들의 스트림 아이디(STREAM ID)가 유지 또는 변경됨에 따라, 다른 영역에 저장되는 데이터를 도시한다.
도 9에서, 메모리 장치(100)는 도 1의 메모리 장치(도 1의 100)과 동일하고, 제1 내지 제10 영역(REGION1~10)으로 구성되는 것으로 가정한다. 제1 내지 제10 영역(REGION1~10)은 복수의 메모리 블록들로 구성될 수 있다.
또, 도 9의 제1 내지 제6 데이터(DATA1~6), 제1_U5 데이터(DATA1_U5), 제2_U10 데이터(DATA2_U10), 제3_U10 데이터(DATA3_U10) 및 제6_U10 데이터(DATA6_U10)는 도 8의 데이터들과 동일한 것으로 가정한다. 즉, 도 9의 데이터들 각각의 업데이트 카운트(UPDATE_CNT) 및 가비지 컬렉션 카운트(GC_CNT)는 도 8의 데이터들 각각의 그것과 동일한 것으로 가정한다.
실시 예에서, 초기 제1 내지 제3 데이터(DATA1~3)는 각 데이터에 부여된 스트림 아이디(STREAM ID)에 따라 제4 영역(REGION4)에 저장되고, 초기 제6 데이터(DATA6)제4 내지 제6 데이터(DATA6)(DATA4~6)는 각 데이터에 부여된 스트림 아이디(STREAM ID)에 따라 제7 영역(REGION7)에 저장될 수 있다.
이 후, 제1 내지 제6 데이터(DATA1~6)는 업데이트되거나 또는 가비지 컬렉션(garbage collection; GC)이 수행될 수 있다.
실시 예에서, 제1 데이터(DATA1)는 5번 업데이트되어, 제1_U5 데이터(DATA1_U5)로 될 수 있다. 그러나, 제1 데이터(DATA1)의 업데이트 횟수가 제1 기준값 ‘10’ 미만이므로, 제1_U5 데이터(DATA1_U5)의 스트림 아이디(STREAM ID)는 기존의 제1 데이터(DATA1)의 스트림 아이디(STREAM ID)인 ‘4’일 수 있다. 이 때, 제1 데이터(DATA1)의 가비지 컬렉션 수행 횟수는 제2 기준값 ‘10’ 미만일 수 있다.
따라서, 제1 데이터(DATA1)가 업데이트되어 생성된 제1_U5 데이터(DATA1_U5) 및 스트림 아이디(STREAM ID) ‘4’를 포함하는 데이터는 스트림 아이디(STREAM ID) ‘4’에 대응하는 제4 영역(REGION4)에 저장될 수 있다.
실시 예에서, 제2 및 제3 데이터(DATA2, 3)는 각각 10번 업데이트되어, 제2_U10 데이터(DATA2_U10) 및 제3_U10 데이터(DATA3_U10)로 될 수 있다. 제2 및 제3 데이터(DATA2, 3)의 업데이트 횟수가 제1 기준값인 ‘10’ 이상이므로, 제2_U10 데이터(DATA2_U10) 및 제3_U10 데이터(DATA3_U10)의 스트림 아이디(STREAM ID)는 ‘4’에서 ‘3’으로 변경될 수 있다. 이 때, 제2_U10 데이터(DATA2_U10) 및 제3_U10 데이터(DATA3_U10)의 가비지 컬렉션 수행 횟수는 제2 기준값 ‘10’ 미만일 수 있다.
따라서, 제2 및 제3 데이터(DATA2, 3)가 각각 업데이트되어 생성된 제2_U10 데이터(DATA2_U10)와 스트림 아이디(STREAM ID) ‘3’ 및 제3_U10 데이터(DATA3_U10)와 스트림 아이디(STREAM ID) ‘3’으로 구성된 새로운 프로그램 데이터들은 스트림 아이디(STREAM ID) ‘3’에 대응하는 제3 영역(REGION3)에 저장될 수 있다.
실시 예에서, 제4 데이터(DATA4)는 업데이트 되지 않고, 가비지 컬렉션이 10번 수행되어 제4 영역(REGION4) 내 다른 메모리 블록에 저장될 수 있다. 여기서, 가비지 컬렉션 수행 횟수는 제2 기준값인 ‘10’ 이상이고, 업데이트 횟수는 제1 기준값인 ‘10’ 미만이므로, 제4 데이터(DATA4)의 스트림 아이디(STREAM ID)는 ‘7’에서 ‘8’로 변경될 수 있다. 따라서, 제4 데이터(DATA4) 및 스트림 아이디(STREAM ID) ‘8’로 구성된 새로운 프로그램 데이터는 제4 데이터(DATA4)에 새롭게 부여된 스트림 아이디(STREAM ID) ‘8’에 대응하는 제8 영역(REGION8)에 저장될 수 있다.
실시 예에서, 제5 데이터(DATA5)는 업데이트 되지 않고, 가비지 컬렉션이 5번 수행되어 제4 영역(REGION4) 내 다른 메모리 블록에 저장될 수 있다. 여기서, 가비지 컬렉션 수행 횟수는 제2 기준값인 ‘10’ 미만이고, 업데이트 횟수 또한 제1 기준값인 ‘10’ 미만이므로, 제5 데이터(DATA5)의 스트림 아이디(STREAM ID)는 변경되지 않고, ‘7’로 유지될 수 있다. 따라서, 제5 데이터(DATA5) 및 스트림 아이디(STREAM ID) ‘7’로 구성된 새로운 프로그램 데이터는 스트림 아이디(STREAM ID) ‘7’에 대응하는 제7 영역(REGION7)에 저장될 수 있다.
실시 예에서, 제6 데이터(DATA6)는 10번 업데이트되어, 제6_U10 데이터(DATA6_U10)로 될 수 있다. 제6 데이터(DATA6)의 업데이트 횟수가 제1 기준값인 ‘10’ 이상이므로, 제6_U10 데이터(DATA6_U10)의 스트림 아이디(STREAM ID)는 ‘7’에서 ‘6’으로 변경될 수 있다. 이 때, 제6_U10 데이터(DATA6_U10)의 가비지 컬렉션 수행 횟수는 제2 기준값 ‘10’ 미만일 수 있다. 따라서, 제6 데이터(DATA6)가 업데이트되어 생성된 제6_U10 데이터(DATA6_U10) 및 스트림 아이디(STREAM ID) ‘6’으로 구성된 새로운 프로그램 데이터는 스트림 아이디(STREAM ID) ‘6’에 대응하는 제6 영역(REGION6)에 저장될 수 있다.
도 10은 기존 맵핑 관계를 무효화 한 이후 메모리 장치에 저장되는 데이터를 도시한다.
도 9 및 도 10을 참조하면, 도 10은 도 9에서 유지 또는 변경된 스트림 아이디에 따라 데이터들이 이동한 이후 각 영역에 저장된 데이터들을 도시한다.
실시 예에서, 메모리 컨트롤러(도 6의 200)는 업데이트된 데이터 및/또는 변경된 스트림 아이디를 포함하는 새로운 프로그램 데이터를 프로그램하기 위한 프로그램 커맨드 출력 후, 기존에 메모리 장치(100)에 저장된 데이터를 무효화 처리할 수 있다.
구체적으로, 메모리 컨트롤러(도 6의 200)는 새로운 프로그램 데이터를 메모리 장치(100)에 프로그램한 후, 기존 데이터에 대응하는 물리 블록 어드레스와 논리 블록 어드레스 간 맵핑 관계를 무효화하고, 기존 데이터를 무효화 처리할 수 있다.
실시 예에서, 제1 데이터(DATA1)는 5번 업데이트 되어 제1_U5 데이터(DATA1_U5)가 되었고, 제1_U5 데이터(DATA1_U5)의 스트림 아이디에 따라 제1_U5 데이터(DATA1_U5)는 제4 영역(REGION4)에 저장되었다. 따라서, 메모리 컨트롤러(도 6의 200)는 기존의 제1 데이터(DATA1)에 대응하는 물리 블록 어드레스와 논리 블록 어드레스 간 맵핑 관계를 무효화하고, 제4 영역(REGION4)에 저장되었던 제1 데이터(DATA1)를 무효화 처리할 수 있다.
이와 마찬가지로, 제2 및 제3 데이터(DATA2, 3)가 업데이트됨에 따라, 메모리 컨트롤러(도 6의 200)는 제4 영역(REGION4)에 저장되었던 제2 및 제3 데이터(DATA2, 3)에 대응하는 물리 블록 어드레스와 논리 블록 어드레스 간 맵핑 관계를 무효화하고, 제4 영역(REGION4)에 저장되었던 제2 및 제3 데이터(DATA2, 3)를 무효화 처리할 수 있다.
실시 예에서, 제4 데이터(DATA4)는 가비지 컬렉션(garbage collection; GC)이 10번 수행 되어 제4 데이터(DATA4)의 스트림 아이디가 ‘8’이 되었고, 제4 데이터(DATA4)의 스트림 아이디에 따라 제4 데이터(DATA4)는 제8 영역(REGION8)에 저장되었다. 따라서, 메모리 컨트롤러(도 6의 200)는 기존의 제4 데이터(DATA4)에 대응하는 물리 블록 어드레스와 논리 블록 어드레스 간 맵핑 관계를 무효화하고, 제7 영역(REGION7)에 저장되었던 제4 데이터(DATA4)를 무효화 처리할 수 있다.
실시 예에서, 제5 데이터(DATA5)는 가비지 컬렉션이 5번 수행되었으나, 스트림 아이디가 변경되지 않았다. 따라서, 제5 데이터(DATA5)는 제4 영역(REGION4) 내 다른 메모리 블록에 저장되기 때문에, 메모리 컨트롤러(도 6의 200)는 제5 데이터(DATA5)에 대응하는 물리 블록 어드레스와 논리 블록 어드레스 간 맵핑 관계를 무효화하지 않고, 제5 데이터(DATA5)를 무효화 처리하지 않을 수 있다.
실시 예에서, 제6 데이터(DATA6)는 10번 업데이트 되어 제6_U10 데이터(DATA6_U10)가 되었고, 제6_U10 데이터(DATA6_U10)의 스트림 아이디에 따라 제6_U10 데이터(DATA6_U10)는 제6 영역(REGION6)에 저장되었다. 따라서, 메모리 컨트롤러(도 6의 200)는 기존의 제6 데이터(DATA6)에 대응하는 물리 블록 어드레스와 논리 블록 어드레스 간 맵핑 관계를 무효화하고, 제7 영역(REGION7)에 저장되었던 제6 데이터(DATA6)를 무효화 처리할 수 있다.
도 11은 스트림 아이디가 1 또는 10일 때 변경되는 스트림 아이디를 설명하기 위한 도면이다.
도 10 및 도 11을 참조하면, 도 11은 도 10의 데이터들 중 제3_U10 데이터(DATA3_U10)가 추가적으로 30번 업데이트되고, 제4 데이터(DATA4)에 대해 추가적으로 30번 가비지 컬렉션(garbage collection; GC)이 수행된 경우를 도시한다.
도 11에서, 제3_U10 데이터(DATA3_U10) 및 제4 데이터(DATA4)를 제외한 나머지 데이터는 도 10과 동일한 것으로 가정한다.
실시 예에서, 제3 영역(REGION3)에 저장되어 있었던 제3_U10 데이터(DATA3_U10)가 업데이트될 수 있다. 제3_U10 데이터(DATA3_U10)가 제3 영역(REGION3)에 저장된 이후 다시 10번 업데이트되면, 업데이트된 제3_U20 데이터(DATA3_U20) 및 변경된 스트림 아이디 ‘2’를 포함하는 새로운 프로그램 데이터가 제2 영역(REGION2)에 저장될 수 있다. 이 때, 제3 영역(REGION3)에 저장되어 있던 제3_U10 데이터(DATA3_U10)는 무효화 처리될 수 있다.
이 후, 제2 영역(REGION2)에 저장된 제3_U20 데이터(DATA3_U20)가 다시 10번 업데이트될 수 있다. 제3_U20 데이터(DATA3_U20)가 다시 10번 업데이트되면, 업데이트된 제3_U30 데이터(DATA3_U30) 및 변경된 스트림 아이디 ‘1’을 포함하는 새로운 프로그램 데이터가 제1 영역(REGION1)에 저장될 수 있다. 이 때, 제2 영역(REGION2)에 저장되어 있던 제3_U20 데이터(DATA3_U20)는 무효화 처리될 수 있다.
다시, 제1 영역(REGION1)에 저장된 제3_U30 데이터(DATA3_U30)가 10번 업데이트될 수 있다. 그러나, 제3_U30 데이터(DATA3_U30)의 스트림 아이디는 ‘1’이고, 변경될 스트림 아이디가 없기 때문에, 제3_U30 데이터(DATA3_U30)가 업데이트되더라도 스트림 아이디는 종전과 동일한 ‘1’로 부여될 수 있다. 즉, 제3_U30 데이터(DATA3_U30)가 10번 업데이트되면, 업데이트된 제3_U40 데이터(DATA3_U40) 및 기존 스트림 아이디 ‘1’을 포함하는 새로운 프로그램 데이터가 제1 영역(REGION1)에 저장될 수 있다. 이 때, 제1 영역(REGION1)에 저장되어 있던 제3_U30 데이터(DATA3_U30)는 무효화 처리될 수 있다.
실시 예에서, 제8 영역(REGION8)에 저장되어 있었던 제4 데이터(DATA4)에 대한 가비지 컬렉션이 수행될 수 있다. 제4 데이터(DATA4)가 제8 영역(REGION8)에 저장된 이후 다시 제4 데이터(DATA4)에 대한 가비지 컬렉션이 10번 수행되면, 제4 데이터(DATA4) 및 변경된 스트림 아이디 ‘9’를 포함하는 새로운 프로그램 데이터가 제9 영역(REGION9)에 저장될 수 있다. 이 때, 제8 영역(REGION8)에 저장되어 있던 제4 데이터(DATA4)는 무효화 처리될 수 있다.
이 후, 제9 영역(REGION9)에 저장되어 있었던 제4 데이터(DATA4)에 대한 가비지 컬렉션이 다시 10번 수행될 수 있다. 제4 데이터(DATA4)에 대한 가비지 컬렉션이 다시 10번 수행되면, 제4 데이터(DATA4) 및 변경된 스트림 아이디 ‘10’을 포함하는 새로운 프로그램 데이터가 제10 영역(REGION10)에 저장될 수 있다. 이 때, 제9 영역(REGION9)에 저장되어 있던 제4 데이터(DATA4)는 무효화 처리될 수 있다.
다시, 제10 영역(REGION10)에 저장된 제4 데이터(DATA4)에 대한 가비지 컬렉션이 10번 수행될 수 있다. 그러나, 제4 데이터(DATA4)의 스트림 아이디는 ‘10’이고, 변경될 스트림 아이디가 없기 때문에, 제4 데이터(DATA4)에 대한 가비지 컬렉션이 수행되더라도 스트림 아이디는 종전과 동일한 ‘10’으로 부여될 수 있다. 즉, 제10 영역(REGION10)의 제4 데이터(DATA4)에 대한 가비지 컬렉션이 10번 수행되면, 데이터 및 스트림 아이디의 변경이 없기 때문에, 제10 영역(REGION10)에 저장된 기존 데이터가 유지될 수 있다.
도 12는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드러플 레벨 셀(Quadruple Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124), 입출력 회로(125) 및 센싱 회로(126)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)으로부터 수신된 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직(130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 전압이 인가될 때, 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 전압 또는 전류를 센싱하여 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시키거나 소거 전압을 인가할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 서브 블록 리드 커맨드 및 어드레스에 응답하여 선택된 메모리 블록의 리드 동작을 제어할 수 있다. 또한, 제어 로직(130)은 서브 블록 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 선택된 서브 블록의 소거 동작을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각 메모리 셀에 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나의 프로그램 상태로 프로그램 될 수 있다. 메모리 셀의 목표 프로그램 상태는 저장되는 데이터에 따라 복수의 프로그램 상태들 중 어느 하나로 결정될 수 있다.
도 13은 메모리 블록을 설명하기 위한 도면이다.
도 12 및 도 13을 참조하면, 도 13은 도 12의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)들 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
메모리 블록(BLKa)에는 서로 평행하게 배열된 제1 셀렉트 라인, 워드 라인들 및 제2 셀렉트 라인이 연결될 수 있다. 예를 들면, 워드 라인들은 제1 및 제2 셀렉트 라인들 사이에서 서로 평행하게 배열될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다.
더욱 구체적으로 설명하면, 메모리 블록(BLKa)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들에 공통으로 연결될 수 있다. 스트링들은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들에 포함된 소스 셀렉트 트랜지스터들의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(BLKa)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 메모리 셀들의 개수만큼의 데이터 비트들을 포함할 수 있다. 또는, 하나의 메모리 셀은 2 비트 이상의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
하나의 메모리 셀에 2 비트 이상의 데이터가 저장되는 메모리 셀을 멀티 레벨 셀(MLC)이라 부르지만, 최근에는 하나의 메모리 셀에 저장되는 데이터의 비트 수가 증가하면서 멀티 레벨 셀(MLC)은 2 비트의 데이터가 저장되는 메모리 셀을 의미하게 되었고, 3 비트 이상의 데이터가 저장되는 메모리 셀은 트리플 레벨 셀(TLC)이라 부르고, 4 비트 이상의 데이터가 저장되는 메모리 셀은 쿼드러플 레벨 셀(QLC)이라 부른다. 이 외에도 다수의 비트들의 데이터가 저장되는 메모리 셀 방식이 개발되고 있으며, 본 실시예는 2 비트 이상의 데이터가 저장되는 메모리 장치(100)에 적용될 수 있다.
다른 실시 예에서, 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다.
도 14는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14를 참조하면, S1401 단계에서, 메모리 컨트롤러는 호스트로부터 업데이트 데이터 및 논리 블록 어드레스를 수신할 수 있다. 업데이트 데이터는 메모리 장치에 프로그램될 데이터로, 기존에 저장되어 있는 데이터를 변경하기 위한 새로운 데이터이고, 논리 블록 어드레스는 변경되기 이전 데이터가 저장된 위치를 나타내는 어드레스일 수 있다.
S1403 단계에서, 메모리 컨트롤러는 업데이트 데이터의 스트림 아이디를 결정할 수 있다. 구체적으로, 메모리 컨트롤러는 업데이트 데이터를 수신할 때마다, 업데이트 데이터와 함께 수신된 논리 블록 어드레스를 누적하여 카운트할 수 있다. 나아가, 메모리 컨트롤러는 수신된 논리 블록 어드레스에 대응하는 데이터에 가비지 컬렉션이 수행된 횟수를 누적하여 카운트할 수 있다.
이 후, 업데이트 데이터가 수신되면, 업데이트 데이터와 함께 수신된 논리 블록 어드레스를 카운트한 업데이트 카운트 및 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트한 가비지 컬렉션 카운트를 기초로 스트림 아이디를 결정할 수 있다.
예를 들면, 업데이트 카운트가 제1 기준값 이상이면, 메모리 컨트롤러는 스트림 아이디를 ‘1’ 감소시키고, 가비지 컬렉션 카운트가 제2 기준값 이상이면, 메모리 컨트롤러는 스트림 아이디를 ‘1’ 증가시킬 수 있다.
S1405 단계에서, 메모리 컨트롤러는 스트림 아이디가 변경되었는지를 판단할 수 있다. 즉, 스트림 아이디가 기존 스트림 아이디 보다 증가 또는 감소했는지를 판단할 수 있다. 판단 결과, 스트림 아이디가 변경되면(Y), S1407 단계로 진행하고, 스트림 아이디가 변경되지 않으면(N), 즉 기존 스트림 아이디를 유지하면 S1409 단계로 진행한다.
스트림 아이디가 변경된 경우, 즉 스트림 아이디가 기존 스트림 아이디 보다 증가 또는 감소하면, 메모리 컨트롤러는 변경된 스트림 아이디를 포함하는 새로운 프로그램 데이터 생성할 수 있다(S1407).
그러나, 스트림 아이디가 변경되지 않은 경우, 메모리 컨트롤러는 기존 스트림 아이디를 포함하는 새로운 프로그램 데이터를 생성할 수 있다(S1409).
실시 예에서, S1407 또는 S1409 단계를 통해 새로운 프로그램 데이터가 생성되면, 메모리 컨트롤러는 새로운 프로그램 데이터 및 새로운 프로그램 데이터를 프로그램하기 위한 프로그램 커맨드를 메모리 장치로 출력할 수 있다. 메모리 장치는 프로그램 커맨드에 응답하여 새로운 프로그램 데이터를 프로그램할 수 있다.
이 후, S1413 단계에서, 메모리 컨트롤러는 무효화 커맨드를 출력할 수 있다. 무효화 커맨드는 업데이트 전 메모리 장치에 저장된 데이터를 무효화 하기 위한 커맨드일 수 있다. 즉, 메모리 장치에 저장된 기존 데이터가 업데이트됨에 따라, 기존 데이터가 저장된 위치를 나타내는 맵핑 정보를 무효화함으로써, 기존 데이터를 무효화할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 14 및 도 15를 참조하면, S1501 내지 S1511은 도 14의 S1403을 세분화 한 단계들이다. 즉, 도 15는 업데이트 데이터의 스트림 아이디를 결정하는 단계들을 도시한다.
메모리 컨트롤러가 호스트로부터 업데이트 데이터 및 논리 블록 어드레스를 수신하면, S1501 단계에서, 메모리 컨트롤러는 수신된 논리 블록 어드레스와 맵핑 관계에 있는 물리 블록 어드레스에 저장된 데이터의 스트림 아이디를 획득하기 위한 스트림 아이디 요청을 메모리 장치로 출력하고, 메모리 장치로부터 스트림 아이디를 수신할 수 있다.
이 후, S1503 단계에서, 메모리 컨트롤러는 논리 블록 어드레스를 수신한 횟수가 제1 기준값 이상이 되었는지 판단할 수 있다. 즉, 업데이트 데이터와 함께 수신된 논리 블록 어드레스를 카운트한 업데이트 카운트가 제1 기준값 이상이 되었는지 판단할 수 있다. 업데이트 카운트는 수신된 논리 블록 어드레스에 대응하는 데이터가 업데이트된 횟수를 나타낼 수 있다.
논리 블록 어드레스를 수신한 횟수가 제1 기준값 이상이면(Y), 메모리 컨트롤러는 스트림 아이디를 감소시킬 수 있다. 그러나, 논리 블록 어드레스를 수신한 횟수가 제1 기준값 이상이 아니면(N), S1507 단계로 진행할 수 있다.
S1507 단계에서, 메모리 컨트롤러는 논리 블록 어드레스에 대응하는 데이터가 다른 메모리 블록으로 이동된 횟수가 제2 기준값 이상이 되었는지 판단할 수 있다. 즉, 메모리 컨트롤러는 논리 블록 어드레스에 대응하는 데이터가 가비지 컬렉션(garbage collection; GC)에 의해 다른 메모리 블록으로 이동한 횟수를 판단할 수 있다.
논리 블록 어드레스에 대응하는 데이터가 다른 메모리 블록으로 이동된 횟수가 제2 기준값 이상이면(Y), 메모리 컨트롤러는 스트림 아이디를 증가시킬 수 있다(S1511). 그러나, 논리 블록 어드레스에 대응하는 데이터가 다른 메모리 블록으로 이동된 횟수가 제2 기준값 이상이 아니면(N), 메모리 컨트롤러는 스트림 아이디를 유지할 수 있다(S1511). 즉, 기존 스트림 아이디를 유지할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 16을 참조하면, S1601 단계에서, 메모리 컨트롤러는 변경될 스트림 아이디가 미리 설정된 범위를 초과하는지를 판단할 수 있다.
구체적으로, 스트림 아이디가 ‘1’ 내지 ‘10’ 사이에서 어느 하나의 수로 지정된다고 가정하면, 스트림 아이디가 ‘1’인 데이터에 대응하는 논리 블록 어드레스를 수신한 횟수가 제1 기준값 이상이 될 수 있다. 이 경우, ‘1’ 보다 작은 스트림 아이디가 없기 때문에, 변경될 스트림 아이디는 미리 설정된 범위를 초과할 수 있다.
또, 스트림 아이디가 ‘1’ 내지 ‘10’ 사이에서 어느 하나의 수로 지정된다고 가정하면, 스트림 아이디가 ‘10’인 데이터가 다른 메모리 블록으로 이동된 횟수가 제2 기준값 이상이 될 수 있다. 이 경우, ‘10’ 보다 큰 스트림 아이디가 없기 때문에, 변경될 스트림 아이디는 미리 설정된 범위를 초과할 수 있다.
변경될 스트림 아이디가 미리 설정된 범위를 초과하면(Y), 메모리 컨트롤러는 기존의 스트림 아이디를 유지할 수 있다(S1603). 즉, 스트림 아이디가 미리 설정된 범위를 초과하게 되면, 스트림 아이디를 변경하지 않을 수 있다.
도 17은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 17을 참조하면, 메모리 컨트롤러(1000)는 프로세서(Processor; 1010), 메모리 버퍼(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 컨트롤러(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서(1010)는 버퍼 컨트롤러(1050)를 통해 메모리 버퍼(1020)와 통신할 수 있다. 프로세서(1010)는 메모리 버퍼(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
실시 예에서, 프로세서(1010)는 호스트(도 1의 300)로부터 호스트 데이터를 수신할 수 있다. 호스트 데이터는 초기 스트림 아이디를 포함할 수 있다. 초기 스트림 아이디는 데이터의 확장자 또는 데이터의 형식을 기초로 ‘4’(HOT) 또는 ‘7’(COLD)로 부여될 수 있다.
호스트 데이터가 메모리 장치(도 1의 100)에 프로그램된 이후, 프로세서(1010)는 호스트(도 1의 300)로부터 업데이트 데이터를 수신할 수 있다. 업데이트 데이터는 메모리 장치(도 1의 100)에 프로그램된 데이터를 변경하기 위한 새로운 데이터일 수 있다.
이 때, 프로세서(1010)는 업데이트 카운트 및 가비지 컬렉션 카운트를 기초로 업데이트 데이터의 스트림 아이디를 결정할 수 있다. 업데이트 카운트는 업데이트 데이터와 함께 논리 블록 어드레스를 수신한 횟수를 카운트한 값이고, 가비지 컬렉션 카운트는 데이터가 변경되지 않고, 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트한 값일 수 있다.
실시 예에서, 프로세서(1010)는 기존의 스트림 아이디를 메모리 장치(도 1의 100)로부터 수신하고, 기존의 스트림 아이디를 유지 또는 변경할 수 있다. 예를 들면, 업데이트 카운트가 제1 기준값 이상이거나 또는 가비지 컬렉션 카운트가 제2 기준값 이상이면, 프로세서(1010)는 기존의 스트림 아이디를 증가 또는 감소시킬 수 있다.
프로세서(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼(1020)는 프로세서(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼(1020)는 프로세서(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼(1020)는 프로세서(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (Multi-Media Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 컨트롤러(1050)는 프로세서(1010)의 제어에 따라, 메모리 버퍼(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼(1020) 및 버퍼 컨트롤러(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 컨트롤러(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서(1010), 버퍼 컨트롤러(1050), 메모리 버퍼(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(도 1의 100)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embedded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 호스트(도 1의 300)로부터 호스트 데이터를 수신할 수 있다. 호스트 데이터는 초기 스트림 아이디를 포함할 수 있다. 초기 스트림 아이디는 데이터의 확장자 또는 데이터의 형식을 기초로 ‘4’(HOT) 또는 ‘7’(COLD)로 부여될 수 있다.
호스트 데이터가 메모리 장치(2200)에 프로그램된 이후, 메모리 컨트롤러(2100)는 호스트(도 1의 300)로부터 업데이트 데이터를 수신할 수 있다. 업데이트 데이터는 메모리 장치(2200)에 프로그램된 데이터를 변경하기 위한 새로운 데이터일 수 있다.
이 때, 메모리 컨트롤러(2100)는 업데이트 카운트 및 가비지 컬렉션 카운트를 기초로 업데이트 데이터의 스트림 아이디를 결정할 수 있다. 업데이트 카운트는 업데이트 데이터와 함께 논리 블록 어드레스를 수신한 횟수를 카운트한 값이고, 가비지 컬렉션 카운트는 데이터가 변경되지 않고, 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트한 값일 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 기존의 스트림 아이디를 메모리 장치(2200)로부터 수신하고, 기존의 스트림 아이디를 유지 또는 변경할 수 있다. 예를 들면, 업데이트 카운트가 제1 기준값 이상이거나 또는 가비지 컬렉션 카운트가 제2 기준값 이상이면, 메모리 컨트롤러(2100)는 기존의 스트림 아이디를 증가 또는 감소시킬 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 19를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(도 1의 200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (Multi-Media Card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 호스트(도 1의 300)로부터 호스트 데이터를 수신할 수 있다. 호스트 데이터는 초기 스트림 아이디를 포함할 수 있다. 초기 스트림 아이디는 데이터의 확장자 또는 데이터의 형식을 기초로 ‘4’(HOT) 또는 ‘7’(COLD)로 부여될 수 있다.
호스트 데이터가 복수의 플래시 메모리들(3221~322n)에 프로그램된 이후, SSD 컨트롤러(3210)는 호스트(도 1의 300)로부터 업데이트 데이터를 수신할 수 있다. 업데이트 데이터는 복수의 플래시 메모리들(3221~322n)에 프로그램된 데이터를 변경하기 위한 새로운 데이터일 수 있다.
이 때, SSD 컨트롤러(3210)는 업데이트 카운트 및 가비지 컬렉션 카운트를 기초로 업데이트 데이터의 스트림 아이디를 결정할 수 있다. 업데이트 카운트는 업데이트 데이터와 함께 논리 블록 어드레스를 수신한 횟수를 카운트한 값이고, 가비지 컬렉션 카운트는 데이터가 변경되지 않고, 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트한 값일 수 있다.
실시 예에서, SSD 컨트롤러(3210)는 기존의 스트림 아이디를 복수의 플래시 메모리들(3221~322n)로부터 수신하고, 기존의 스트림 아이디를 유지 또는 변경할 수 있다. 예를 들면, 업데이트 카운트가 제1 기준값 이상이거나 또는 가비지 컬렉션 카운트가 제2 기준값 이상이면, SSD 컨트롤러(3210)는 기존의 스트림 아이디를 증가 또는 감소시킬 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 20을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 호스트 데이터를 수신할 수 있다. 호스트 데이터는 초기 스트림 아이디를 포함할 수 있다. 초기 스트림 아이디는 데이터의 확장자 또는 데이터의 형식을 기초로 ‘4’(HOT) 또는 ‘7’(COLD)로 부여될 수 있다.
호스트 데이터가 스토리지 모듈(4400)에 프로그램된 이후, 애플리케이션 프로세서(4100)는 호스트(도 1의 300)로부터 업데이트 데이터를 수신할 수 있다. 업데이트 데이터는 스토리지 모듈(4400)에 프로그램된 데이터를 변경하기 위한 새로운 데이터일 수 있다.
이 때, 애플리케이션 프로세서(4100)는 업데이트 카운트 및 가비지 컬렉션 카운트를 기초로 업데이트 데이터의 스트림 아이디를 결정할 수 있다. 업데이트 카운트는 업데이트 데이터와 함께 논리 블록 어드레스를 수신한 횟수를 카운트한 값이고, 가비지 컬렉션 카운트는 데이터가 변경되지 않고, 가비지 컬렉션에 의해 다른 메모리 블록으로 이동된 횟수를 카운트한 값일 수 있다.
실시 예에서, 애플리케이션 프로세서(4100)는 기존의 스트림 아이디를 스토리지 모듈(4400)로부터 수신하고, 기존의 스트림 아이디를 유지 또는 변경할 수 있다. 예를 들면, 업데이트 카운트가 제1 기준값 이상이거나 또는 가비지 컬렉션 카운트가 제2 기준값 이상이면, 애플리케이션 프로세서(4100)는 기존의 스트림 아이디를 증가 또는 감소시킬 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(TIME Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 11 및 도 12를 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 스트림 아이디 제어부
220: 플래시 변환 계층
230: 요청 제어부
300: 호스트
310: 파일 시스템

Claims (20)

  1. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서, 상기 메모리 컨트롤러는,
    호스트로부터 수신된 제1 데이터에 포함된 제1 스트림 아이디를 기초로 맵핑 정보를 생성하는 플래시 변환 계층;
    상기 제1 스트림 아이디를 기초로 생성된 맵핑 정보에 따라 상기 메모리 장치에 저장된 상기 제1 데이터를 업데이트 하기 위한 제2 데이터를 상기 호스트로부터 수신하고, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 스트림 아이디 제어부; 및
    상기 제1 데이터 및 상기 제2 데이터와 제2 스트림 아이디를 포함하는 제3 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드를 출력하는 요청 제어부;를 포함하고,
    상기 제3 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드는, 상기 플래시 변환 계층이 상기 제2 스트림 아이디를 기초로 생성한 맵핑 정보에 따라 결정되는 것을 특징으로 하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 플래시 변환 계층은,
    상기 제1 스트림 아이디가 핫 데이터임을 나타내면, 상기 제1 데이터와 함께 수신된 논리 블록 어드레스를 핫 데이터가 저장되는 영역을 나타내는 물리 블록 어드레스로 맵핑하고,
    상기 제1 스트림 아이디가 콜드 데이터임을 나타내면, 상기 제1 데이터와 함께 수신된 논리 블록 어드레스를 콜드 데이터가 저장되는 영역을 나타내는 물리 블록 어드레스로 맵핑하는 것을 특징으로 하는 메모리 컨트롤러.
  3. 제 1항에 있어서, 상기 스트림 아이디 제어부는,
    상기 제2 데이터를 수신하면, 상기 제1 스트림 아이디를 획득하기 위한 스트림 아이디 요청을 상기 메모리 장치로 출력하고,
    상기 메모리 장치로부터 상기 스트림 아이디 요청에 대응하는 상기 제1 스트림 아이디를 수신하는 것을 특징으로 하는 메모리 컨트롤러.
  4. 제 3항에 있어서,
    상기 제3 데이터는 상기 제2 데이터 및 상기 제1 스트림 아이디에 대응하는 값을 유지 또는 변경한 상기 제2 스트림 아이디를 포함하는 데이터인 것을 특징으로 하는 메모리 컨트롤러.
  5. 제 3항에 있어서, 상기 스트림 아이디 제어부는,
    상기 제2 데이터와 함께 중복으로 수신되는 논리 블록 어드레스를 카운트한 업데이트 카운트 및 상기 제2 데이터와 함께 중복으로 수신되는 논리 블록 어드레스에 대응하는 물리 블록 어드레스에 저장된 데이터가 상기 메모리 장치 내 다른 메모리 블록으로 이동한 횟수를 카운트한 가비지 컬렉션 카운트를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
  6. 제 5항에 있어서, 상기 스트림 아이디 제어부는,
    상기 업데이트 카운트가 제1 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 감소시키는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제 6항에 있어서, 상기 스트림 아이디 제어부는,
    상기 제1 스트림 아이디에 대응하는 값이 미리 설정된 값들 중 최소값이고 상기 업데이트 카운트가 제1 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 유지하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 5항에 있어서, 상기 스트림 아이디 제어부는,
    상기 가비지 컬렉션 카운트가 제2 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 증가시키는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 8항에 있어서, 상기 스트림 아이디 제어부는,
    상기 제1 스트림 아이디에 대응하는 값이 미리 설정된 값들 중 최대값이고 상기 가비지 컬렉션 카운트가 제2 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 유지하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 1항에 있어서, 상기 스트림 아이디 제어부는,
    상기 제2 데이터와 함께 수신되는 논리 블록 어드레스를 카운트한 업데이트 카운트를 생성하는 업데이트 횟수 카운터;
    상기 제2 데이터와 함께 수신되는 논리 블록 어드레스에 대응하는 물리 블록 어드레스에 저장된 데이터가 상기 메모리 장치 내 다른 메모리 블록으로 이동한 횟수를 카운트한 가비지 컬렉션 카운트를 생성하는 가비지 컬렉션 횟수 카운터;
    상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 스트림 아이디 갱신부; 및
    상기 제2 데이터 및 상기 제2 스트림 아이디를 포함하는 제3 데이터를 생성하는 데이터 생성부;를 포함하는 메모리 컨트롤러.
  11. 제 10항에 있어서, 상기 스트림 아이디 갱신부는,
    상기 제1 스트림 아이디를 획득하기 위한 스트림 아이디 요청을 상기 메모리 장치로 출력하고,
    상기 메모리 장치로부터 상기 스트림 아이디 요청에 대응하는 상기 제1 스트림 아이디를 수신하는 것을 특징으로 하는 메모리 컨트롤러.
  12. 제 11항에 있어서, 상기 스트림 아이디 갱신부는,
    상기 업데이트 카운트가 제1 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 감소시키고, 상기 가비지 컬렉션 카운트가 제2 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 증가시키는 것을 특징으로 하는 메모리 컨트롤러.
  13. 제 11항에 있어서, 상기 스트림 아이디 갱신부는,
    상기 제1 스트림 아이디에 대응하는 값을 증가 또는 감소시켰을 때 미리 설정된 값들을 초과하면, 상기 제1 스트림 아이디에 대응하는 값을 유지하는 것을 특징으로 하는 메모리 컨트롤러.
  14. 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    호스트로부터 제1 데이터를 수신하는 단계;
    상기 제1 데이터에 포함된 제1 스트림 아이디를 기초로 맵핑 정보를 생성하는 단계;
    상기 맵핑 정보를 기초로 상기 제1 데이터를 상기 메모리 장치에 저장하기 위한 프로그램 커맨드를 출력하는 단계;
    상기 호스트로부터 상기 제1 데이터를 업데이트 하기 위한 제2 데이터를 수신하는 단계; 및
    상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  15. 제 14항에 있어서, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 단계는,
    상기 제1 스트림 아이디를 획득하기 위한 스트림 아이디 요청을 상기 메모리 장치로 출력하는 단계; 및
    상기 메모리 장치로부터 상기 스트림 아이디 요청에 대응하는 상기 제1 스트림 아이디를 수신하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.
  16. 제 15항에 있어서,
    상기 제2 데이터 및 상기 제1 스트림 아이디를 유지 또는 변경한 상기 제2 스트림 아이디를 포함하는 제3 데이터를 생성하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  17. 제 14항에 있어서,
    상기 제2 데이터와 함께 중복으로 수신되는 논리 블록 어드레스를 카운트한 업데이트 카운트 및 상기 제2 데이터와 함께 중복으로 수신되는 논리 블록 어드레스에 대응하는 물리 블록 어드레스에 저장된 데이터가 상기 메모리 장치 내 다른 메모리 블록으로 이동한 횟수를 카운트한 가비지 컬렉션 카운트를 생성하는 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.
  18. 제 17항에 있어서, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 단계는,
    상기 업데이트 카운트가 제1 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 감소시키는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  19. 제 17항에 있어서, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 단계는,
    상기 가비지 컬렉션 카운트가 제2 기준값 이상이면, 상기 제1 스트림 아이디에 대응하는 값을 증가시키는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
  20. 제 17항에 있어서, 상기 제2 데이터에 부여될 제2 스트림 아이디를 결정하는 단계는,
    상기 제1 스트림 아이디에 대응하는 값을 증가 또는 감소시켰을 때 미리 설정된 값들을 초과하면, 상기 제1 스트림 아이디에 대응하는 값을 유지하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
KR1020200013885A 2020-02-05 2020-02-05 메모리 컨트롤러 및 그 동작 방법 KR20210099930A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200013885A KR20210099930A (ko) 2020-02-05 2020-02-05 메모리 컨트롤러 및 그 동작 방법
US16/930,863 US20210240632A1 (en) 2020-02-05 2020-07-16 Memory controller and operating method thereof
CN202010881552.3A CN113223573A (zh) 2020-02-05 2020-08-28 存储器控制器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200013885A KR20210099930A (ko) 2020-02-05 2020-02-05 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20210099930A true KR20210099930A (ko) 2021-08-13

Family

ID=77085996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200013885A KR20210099930A (ko) 2020-02-05 2020-02-05 메모리 컨트롤러 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20210240632A1 (ko)
KR (1) KR20210099930A (ko)
CN (1) CN113223573A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500587B2 (en) * 2020-11-20 2022-11-15 Samsung Electronics Co., Ltd. System and method for in-SSD data processing engine selection based on stream IDs
KR20230025043A (ko) * 2021-08-13 2023-02-21 울산과학기술원 플래시 메모리 기반 ssd의 성능과 수명 개선을 위한 데이터 이동횟수에 따른 수명별 데이터 분류방법
CN114281251B (zh) * 2021-12-10 2023-08-11 重庆邮电大学 面向3d tlc闪存存储器的数据分配与重编程优化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160283125A1 (en) * 2015-03-25 2016-09-29 Kabushiki Kaisha Toshiba Multi-streamed solid state drive
US10656838B2 (en) * 2015-07-13 2020-05-19 Samsung Electronics Co., Ltd. Automatic stream detection and assignment algorithm
JP2018160195A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 メモリシステムおよび不揮発性メモリの制御方法
JP2019016320A (ja) * 2017-07-11 2019-01-31 富士通株式会社 ストレージ制御装置およびストレージ制御プログラム
CN110647288A (zh) * 2018-06-26 2020-01-03 上海宝存信息科技有限公司 数据储存装置及其快取分流方法
KR20200145151A (ko) * 2019-06-20 2020-12-30 삼성전자주식회사 맵핑 정보를 축약하는 플래시 변환 계층 구조를 이용하여 메모리 리소스를 관리하는 데이터 저장 장치

Also Published As

Publication number Publication date
US20210240632A1 (en) 2021-08-05
CN113223573A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US11194736B2 (en) Memory controller having improved map data access performance and method of operating the same
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
US11543986B2 (en) Electronic system including host, memory controller and memory device and method of operating the same
CN111444115B (zh) 存储装置及其操作方法
US20210279132A1 (en) Memory controller and method of operating the same
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
US20210240632A1 (en) Memory controller and operating method thereof
KR20220113159A (ko) 저장 장치 및 그 동작 방법
KR20200114009A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220030090A (ko) 저장 장치 및 그 동작 방법
CN111580744A (zh) 存储器控制器及其操作方法
CN111338979A (zh) 存储器控制器及其操作方法
US11748265B2 (en) Memory controller and method of operating the same
US10996881B2 (en) Storage device and method of operating the same
KR20210128780A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
US11474723B2 (en) Storage device and operating method thereof
KR102626058B1 (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220170664A (ko) 호스트 장치, 저장 장치 및 그 동작 방법
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220053973A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
KR102675313B1 (ko) 메모리 컨트롤러 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same