KR102550295B1 - 복합 기판의 제조 방법 및 복합 기판 - Google Patents

복합 기판의 제조 방법 및 복합 기판 Download PDF

Info

Publication number
KR102550295B1
KR102550295B1 KR1020217040425A KR20217040425A KR102550295B1 KR 102550295 B1 KR102550295 B1 KR 102550295B1 KR 1020217040425 A KR1020217040425 A KR 1020217040425A KR 20217040425 A KR20217040425 A KR 20217040425A KR 102550295 B1 KR102550295 B1 KR 102550295B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding material
composite substrate
bonding
diamond
Prior art date
Application number
KR1020217040425A
Other languages
English (en)
Other versions
KR20220006614A (ko
Inventor
구니히코 니시무라
게이스케 나카무라
마사히로 후지카와
슈이치 히자
도모히로 시나가와
에이지 야규
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20220006614A publication Critical patent/KR20220006614A/ko
Application granted granted Critical
Publication of KR102550295B1 publication Critical patent/KR102550295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K10/00—Welding or cutting by means of a plasma
    • B23K10/02—Plasma welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K15/00—Electron-beam welding or cutting
    • B23K15/0006—Electron-beam welding or cutting specially adapted for particular articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K15/00—Electron-beam welding or cutting
    • B23K15/0046—Welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/20—Special methods allowing subsequent separation, e.g. of metals of high quality from scrap material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

복합 기판에 있어서의 각각의 기판을 분리하기 쉽고, 의도하지 않은 공정에서 복합 기판이 박리되는 것을 억제한다. 복합 기판의 제조 방법은, 제 1 기판의 제 1 표면에 제 1 접합재를 형성하고, 제 1 표면에는, 제 1 기판의 평면에서 보아 외연부보다 내측에 위치하는 적어도 1개의 움푹부가 형성되며, 제 1 접합재는 움푹부의 내벽을 따라서 형성되며, 움푹부의 내벽에 둘러싸이는 공간에는 충전되지 않으며, 제 2 기판의 제 2 표면에 제 2 접합재를 형성하고, 제 1 접합재와 제 2 접합재를 움푹부를 제외한 영역에서 접합한다.

Description

복합 기판의 제조 방법 및 복합 기판
본원 명세서에 개시되는 기술은 복합 기판의 제조 방법, 및 복합 기판에 관한 것이다.
고출력 및 고주파의 트랜지스터로서, 질화 갈륨(GaN) 막을 활성층으로서 이용하는 고전자 이동도 트랜지스터(high　electron　mobility　transistor: 즉, HEMT)가 실용화되어 있다(예를 들어, 특허문헌 1을 참조).
상기에 있어서, 다이아몬드를 기재로 하는 GaN 트랜지스터를 채용하는 경우, 성막, 사진제판 또는 에칭 등의 트랜지스터 제작 공정을 적용하기 위해, 얇고 또한 만곡되는 다결정 다이아몬드 기판에 대해, 무기 접착제를 이용하여, 지지 다이아몬드 기판을 부착한다. 그리고, 다결정 다이아몬드 기판과 지지 다이아몬드 기판에 의해, 평탄하고 적절한 두께를 갖는 복합 기판을 형성한다.
일본 특허 공표 제 2015-522213 호 공보
상기의 복합 기판을 이용하는 경우, 다결정 다이아몬드 기판으로부터 지지 다이아몬드 기판을 분리하기 위해, 복합 기판을, 무기 접착제를 용해 가능한 약액에 담근다.
그렇지만, 상기 접착제를 용해시키려면 비교적 긴 시간을 필요로 한다. 또한, 트랜지스터 제작 공정에서 유사한 약액을 이용하는 공정이 있으면, 무기 접착제에 상기 약액이 침투하여, 지지 다이아몬드 기판이 GaN 온 다이아몬드(GaN-on-diamond) 기판으로부터 부주의하게 박리될 우려가 있어, 안정적으로 트랜지스터 제작 공정을 실시할 수 없다.
본원 명세서에 개시되는 기술은, 이상에 기재된 바와 같은 문제를 감안하여 이루어진 것으로서, 복합 기판에 있어서의 각각의 기판을 분리하기 쉽고, 또한 의도하지 않는 공정에서, 복합 기판이 박리되는 것을 억제하는 기술을 제공하는 것을 목적으로 하는 것이다.
본원 명세서에 개시되는 기술의 제 1 태양은, 제 1 기판의 제 1 표면에 제 1 접합재를 형성하고, 상기 제 1 표면에는, 상기 제 1 기판의 평면에서 보아 외연부보다 내측에 위치하는 적어도 1개의 움푹부가 형성되며, 상기 제 1 접합재는 상기 움푹부의 내벽을 따라서 형성되며, 또한 상기 움푹부의 상기 내벽에 둘러싸이는 공간에는 충전되지 않으며, 제 2 기판의 제 2 표면에 제 2 접합재를 형성하고, 상기 움푹부의 상기 내벽에 둘러싸이는 공간이 진공으로 유지된 상태에서, 상기 제 1 접합재와 상기 제 2 접합재를, 상기 움푹부를 제외한 영역에서 접합하고, 상기 제 1 접합재와 상기 제 2 접합재가 접합된 상태의 복합 기판을, 상기 제 1 접합재와 상기 제 2 접합재를 용해시키기 위한 용해액에 침지시킨다.
본원 명세서에 개시되는 기술의 제 2 태양은, 다이아몬드를 기재로 하는 GaN 트랜지스터 제조용의 복합 기판으로서, 제 1 표면을 갖는 제 1 기판과, 제 2 표면을 갖는 제 2 기판과, 상기 제 1 표면에 형성되는 용해 가능한 제 1 접합재와, 상기 제 2 표면에 형성되며, 또한 상기 제 1 접합재와 접합되는 용해 가능한 제 2 접합재를 구비하고, 상기 제 1 표면에는, 상기 제 1 기판의 평면에서 보아 외연부보다 내측에 위치하는 적어도 1개의 움푹부가 형성되며, 상기 제 1 접합재는 상기 움푹부의 내벽을 따라서 형성되며, 또한 상기 움푹부의 상기 내벽에 둘러싸이는 공간에는 충전되지 않으며, 상기 제 1 접합재와 상기 제 2 접합재는, 상기 움푹부를 제외한 영역에서 접합되며, 상기 움푹부의 상기 내벽에 둘러싸이는 공간은 진공이며, 상기 제 1 기판과 상기 제 2 기판은, 상기 제 1 접합재 및 상기 제 2 접합재의 용해에 의해 분리된다.
본원 명세서에 개시되는 기술의 제 1 태양에 의하면, 움푹부의 내벽에 둘러싸이는 공간에 용해액이 침입하는 것에 의해, 제 1 및 제 2 접합재의 용해가 빨라지기 때문에, 제 1 기판의 분리에 필요로 하는 시간을 짧게 할 수 있다. 또한, 움푹부가 외연부보다 내측에 형성되는 것에 의해, 의도하지 않는 공정에서, 제 1 및 제 2 접합재가 용해되어 버려, 복합 기판이 박리되는 것을 억제할 수 있다.
또한, 본원 명세서에 개시되는 기술의 제 2 태양에 의하면, 움푹부의 내벽에 둘러싸이는 공간에 용해액이 침입하는 것에 의해, 제 1 및 제 2 접합재의 용해가 빨라지기 때문에, 제 1 기판의 분리에 필요로 하는 시간을 짧게 할 수 있다. 또한, 움푹부가 외연부보다 내측에 형성되는 것에 의해, 의도하지 않는 공정에서, 제 1 및 제 2 접합재가 용해되어 버려, 복합 기판이 박리되는 것을 억제할 수 있다.
또한, 본원 명세서에 개시되는 기술에 따른 목적과, 특징과, 국면과, 이점은 이하에 나타내는 상세한 설명과 첨부 도면에 의해 더욱 명확해진다.
도 1은 실시형태에 관한 복합 기판의 구성의 예를 도시하는 사시도이다.
도 2는 도 1에 있어서의 A-A' 단면을 도시하는 단면도이다.
도 3은 실시형태에 관한 복합 기판을 구성하는 반도체 기판 및 지지 기판의 예를 도시하는 도면이다.
도 4는 도 3에 있어서의 B 영역의 확대 평면도이다.
도 5는 실시형태에 관한 GaN 온 다이아몬드(GaN-on-diamond) 기판을 준비하는 공정을 나타내는 흐름도이다.
도 6은 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정을 나타내는 흐름도이다.
도 7은 실시형태에 관한 복합 기판을 제작하는 공정을 나타내는 흐름도이다.
도 8은 실시형태에 관한 GaN 온 다이아몬드 트랜지스터를 형성하는 공정을 나타내는 흐름도이다.
도 9는 실시형태에 관한 GaN 온 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 10은 실시형태에 관한 GaN 온 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 11은 실시형태에 관한 GaN 온 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 12는 실시형태에 관한 GaN 온 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 13은 실시형태에 관한 GaN 온 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 14는 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 15는 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 16은 실시형태로 제작되는 레지스트 마스크 패턴의 예를 개략적으로 도시하는 평면도이다.
도 17은 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 18은 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 19는 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 20은 실시형태에 관한 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 21은 실시형태에 관한 복합 기판을 제작하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 22는 실시형태에 관한 복합 기판을 제작하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 23은 실시형태에 관한 GaN 온 다이아몬드 트랜지스터를 형성하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 24는 실시형태에 관한 GaN 온 다이아몬드 트랜지스터를 형성하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 25는 실시형태에 관한 GaN 온 다이아몬드 트랜지스터를 형성하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 26은 실시형태에 관한 GaN 온 다이아몬드 트랜지스터를 형성하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 27은 비교예로서의, 움푹부에 의해 형성되는 공간을 갖지 않는 구조의 예를 도시하는 단면도이다.
도 28은 실시형태에 관한 복합 기판의 구성의 예를 도시하는 단면도이다.
도 29는 불산 수용액에 복합 기판을 침지한 상태를 도시하는 도면이다.
도 30은 불산 수용액에 복합 기판을 침지한 상태를 도시하는 도면이다.
도 31은 실시형태에 관한 복합 기판을 제작하는 공정을 나타내는 흐름도이다.
도 32는 실시형태에 관한 복합 기판을 제작하는 공정 도중 상태의 예를 도시하는 단면도이다.
도 33은 실시형태에 관한 복합 기판을 구성하는 반도체 기판 및 지지 기판의 다른 예를 도시하는 도면이다.
이하, 첨부되는 도면을 참조하면서 실시형태에 대해 설명한다. 이하의 실시형태에서는, 기술의 설명을 위해 상세한 특징 등도 나타내지만, 그것들은 예시이며, 실시형태를 실시 가능하게 되기 때문에, 그들 전체가 반드시 필수인 특징은 아니다.
또한, 도면은 개략적으로 도시하는 것이며, 설명의 편의를 위해, 적절히, 구성의 생략, 또는, 구성의 간략화가 도면에서 이루어지는 것이다. 또한, 상이한 도면에 각각 도시되는 구성 등의 크기 및 위치의 상호 관계는, 반드시 정확하게 기재되는 것은 아니며, 적절히 변경될 수 있는 것이다. 또한, 단면도가 아닌 평면도 등의 도면에서도, 실시형태의 내용을 이해하는 것을 용이하게 하기 위해, 해칭이 부여되는 경우가 있다.
또한, 이하에 기재되는 설명에서는, 마찬가지의 구성 요소에는 동일한 부호를 부여하여 도시하고, 그들 명칭과 기능에 대해서도 마찬가지의 것으로 한다. 따라서, 그들에 대한 상세한 설명을, 중복을 피하기 위해 생략하는 경우가 있다.
또한, 이하에 기재되는 설명에 있어서, 어느 구성 요소를 "구비한다", "포함한다" 또는 "갖는다" 등으로 기재되는 경우, 특별히 언급하지 않는 한, 다른 구성 요소의 존재를 제외하는 배타적인 표현은 아니다.
또한, 이하에 기재되는 설명에 있어서, "제 1" 또는 "제 2" 등의 서수가 이용되는 경우가 있어도, 이들 용어는, 실시형태의 내용을 이해하는 것을 용이하게 하기 위해, 편의상 이용되는 것이며, 이들 서수에 의해 생길 수 있는 순서 등으로 한정되는 것은 아니다.
또한, 이하에 기재되는 설명에 있어서의, 상대적 또는 절대적인 위치 관계를 나타내는 표현, 예를 들어, "일방향으로", "일방향을 따라서", "평행", "직교", "중심", "동심" 또는 "동축`"등은, 특별히 언급하지 않는 한, 그 위치 관계를 엄밀하게 나타내는 경우, 및 공차 또는 동일한 정도의 기능이 얻어지는 범위에서 각도 또는 거리가 변위되어 있는 경우를 포함하는 것으로 한다.
또한, 이하에 기재되는 설명에 있어서, 동일한 상태인 것을 나타내는 표현, 예를 들어, "동일", "동일함", "균일" 또는 "균질" 등은, 특별히 언급하지 않는 한, 엄밀하게 동일한 상태인 것을 나타내는 경우, 및 공차 또는 동일한 정도의 기능이 얻어지는 범위에 있어서 차이가 생기는 경우를 포함하는 것으로 한다.
또한, 이하에 기재되는 설명에 대해, "상", "하", "좌", "우", "옆", "바닥", "앞" 또는 "뒤" 등의 특정의 위치와 방향을 의미하는 용어가 이용되는 경우가 있어도, 이들 용어는, 실시형태의 내용을 이해하는 것을 용이하게 하기 위해, 편의상 이용되는 것이며, 실제로 실시될 때의 방향과는 관계하지 않는 것이다.
또한, 이하에 기재되는 설명에 있어서, "…의 상면" 또는 "…의 하면" 등으로 기재되는 경우, 대상이 되는 구성 요소의 상면 자체에 부가하여, 대상이 되는 구성 요소의 상면에 다른 구성 요소가 형성된 상태도 포함하는 것으로 한다. 즉, 예를 들어, "갑의 상면에 마련되는 을"이라고 기재되는 경우, 갑과 을 사이에 다른 구성 요소 "병"이 개재되는 것을 방해하는 것은 아니다.
또한, 이하에 기재되는 설명에 있어서, 형상을 나타내는 표현, 예를 들어, "사각형상" 또는 "원통형상" 등은, 특별히 언급하지 않는 한, 엄밀하게 그 형상인 것을 나타내는 경우, 및 공차 또는 동일한 정도의 기능이 얻어지는 범위에 있어서, 요철 또는 면취 등이 형성되어 있는 경우를 포함하는 것으로 한다.
<제 1 실시형태>
이하, 본 실시형태에 관한 복합 기판의 제조 방법, 및 복합 기판에 대해 설명한다.
고출력 및 고주파의 트랜지스터로서 실용화되어 있는 HEMT에서는, 활성층으로서 GaN를 이용하는 것에 의해 고(高) 내전압을 실현할 수 있으며, 또한 HEMT 구조를 이용하는 것에 의해, 저저항이 실현될 수 있다. 그 때문에, 상기의 HEMT는 대전력을 투입할 수 있다.
그렇지만, 대전력을 투입했을 때에, 트랜지스터부에서 생기는 주울열에 의해, 소자 파괴가 생기는 경우가 있다.
통상, 고출력 트랜지스터에는 히트 싱크라 하는 방열 부재가 실장되지만, 발열 개소는 트랜지스터 중에서도 미소 영역으로 한정되기 때문에, 미소의 발열 개소로부터 히트 싱크까지의 열수송이 과제가 된다.
트랜지스터가 형성되어 있는 GaN 막은 기재인, 예를 들어 SiC(탄화 실리콘) 기판을 사이에 두고 히트 싱크에 접착되어 있다. 근년에는, SiC 대신, 보다 열전도율이 높은 다이아몬드를 기재에 이용하는 구조가 제안되고 있다.
다이아몬드를 기재에 이용하면, GaN 막에 있어서의 미소 영역에서 생긴 열이 다이아몬드층을 횡방향으로 확산된다. 그러면, 다이아몬드 기판을 사이에 두고 GaN 막과 접착되어 있는 히트 싱크가 넓은 영역에 열이 전달되기 때문에, 결과적으로 발열 개소에 있어서의 도달 온도를 저하시킬 수 있다.
GaN 막이 형성되는 기재로서 다이아몬드가 이용되는 구조에서는, Si 기판의 상면 또는 SiC 기판의 상면에 GaN 박막을 결정 성장시키고, 또한 GaN 박막의 상면에 지지 기판을 접착한다. 그 후, Si 기판 또는 SiC 기판을 제거한다.
그리고, 그 결과, 노출되는 GaN 박막의 하면에, 질화 실리콘(SiN)막 등의 보호막을 형성한 후에, 화학 기상 퇴적(chemical　vapor　deposition: 즉, CVD)법에 따라서 다결정 다이아몬드층을 성막한다.
그 후, 지지 기판을 분리하는 것에 의해, 다결정 다이아몬드 기판의 상면에 GaN 박막이 형성된 구조를 얻을 수 있다.
또한, GaN 박막에 대해 트랜지스터 제작 공정을 적용하면, 다이아몬드를 기재로 하는 GaN 트랜지스터를 얻을 수 있다.
이하에서는, 다결정 다이아몬드 기판의 상면에 GaN 박막이 형성된 기판을 GaN 온 다이아몬드 기판이라 한다.
다이아몬드를 기재로 하는 GaN 트랜지스터를 채용하는 경우, 성막, 사진제판 또는 에칭 등의 트랜지스터 제작 공정을 적용하기 위해, 얇고 또한 만곡되는 다결정 다이아몬드 기판에 대해, 무기 접착제를 이용하여 지지 다이아몬드 기판을 부착한다. 그리고, 다결정 다이아몬드 기판과 지지 다이아몬드 기판에 의해, 평탄하며 적절한 두께를 갖는 복합 기판을 형성한다.
여기에서, 만일 CVD법에 따라서 다결정 다이아몬드층을 두껍게 형성할 수 있으면, 상기와 같이 별도 지지 다이아몬드 기판을 부착할 필요는 없어져, 트랜지스터 제작 공정을 그대로 적용하는 것이 가능해진다.
그렇지만, CVD법에 따라서 다결정 다이아몬드층을 형성하는 경우의 성막 속도는 매우 느리기 때문에, CVD법에 따라서 다결정 다이아몬드층을 두껍게 형성하는 것은 어렵다.
또한, 만일 CVD법에 따라서, 다결정 다이아몬드층을 두껍게 형성할 수 있었다고 하여도, 성막 과정에 있어서의 기판 만곡이 커져, 역시 트랜지스터 제작 공정을 적용할 수 없다.
이들 관점에서, 다결정 다이아몬드층의 두께는 열수송 재료로서 기능하는 최소한의 두께, 예를 들어 100㎛ 정도로 하지 않을 수 없으며, 따라서 지지 다이아몬드 기판을 부착하여 복합 기판을 형성하는 것이 필요하게 된다.
상기와 같이 제작된 복합 기판은, 트랜지스터 제작 공정의 열공정에서의 만곡을 방지하기 위해, 복합 기판을 구성하는 GaN 온 다이아몬드 기판과 지지 다이아몬드 기판은 서로 가까운 값의 열팽창 계수를 갖는 재료를 선택할 필요가 있다.
그 관점에서, 지지 기판으로서 별도 제작된 다이아몬드 기판을 이용하고 있다. 또한, 지지 기판의 부착 방법도, 부착 후의 구조가 내열성을 갖는 것과 같은 방법을 선택할 필요가 있으며, 예를 들어, 무기 접착제를 이용하는 부착이 실행된다.
그리고, 트랜지스터 제작 공정이 완료한 복합 기판으로부터는, 지지 다이아몬드 기판을 분리할 필요가 있다. 여기에서, GaN 온 다이아몬드 기판은 두께가 100㎛ 정도로 얇기 때문에, 기판 파손을 방지하기 위해, 지지 다이아몬드 기판의 분리에 기계적인 방법을 이용할 수 없다.
그래서, 복합 기판을 약액에 담그고, 또한 다공질의 무기 접착제 중에 상기 약액을 침투시키는 것에 의해, GaN 온 다이아몬드 기판으로부터 지지 다이아몬드 기판을 분리한다.
GaN 온 다이아몬드 기판으로부터 지지 다이아몬드 기판을 분리하기 위해, 복합 기판을, 무기 접착제를 용해 가능한 약액에 담근다.
그렇지만, 상기 접착제를 용해시키려면 비교적 긴 시간을 필요로 한다. 또한, 트랜지스터 제작 공정에서, 유사한 약액을 이용하는 공정이 있으면, 무기 접착제에 상기 약액이 침투되어, 지지 다이아몬드 기판이 GaN 온 다이아몬드 기판으로부터 준비없이 박리될 우려가 있어, 안정적으로 트랜지스터 제작 공정을 실시할 수 없다.
<복합 기판의 구성에 대해>
이하에, 본 실시형태에 관한 복합 기판에 대해, 도면을 참조하여 설명한다.
도 1은 실시형태에 관한 복합 기판의 구성의 예를 도시하는 사시도이다. 도 1에 예가 도시되는 바와 같이, 복합 기판(1)은 GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3)을 구비한다.
도 2는 도 1에 있어서의 A-A' 단면을 도시하는 단면도이다. 도 2에 예가 도시되는 바와 같이, GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3) 사이의 접합면에는, SiO2 접합층(22)과 SiO2 접합층(40A)이 형성되어 있다. 또한, 이들 접합층의 사이에는, 공간(43A)이 형성되어 있다.
또한, SiO2 접합층(40A)의 단면 형상 및 공간(43A)의 단면 형상은, 도 2에 예에 도시되는 것에 한정되는 것은 아니며, 예를 들어, 후술되는 바와 같이, 지지 다이아몬드 기판(3)의 상면에 있어서의 움푹부의 측면이 곡면 형상이며, 상기 측면에 형성된 SiO2 접합층도 곡면 형상이어도 좋다.
도 3은 본 실시형태에 관한 복합 기판을 구성하는 반도체 기판 및 지지 기판의 예를 도시하는 도면이다. 도 3에 예가 도시되는 바와 같이, 지지 다이아몬드 기판(3)의, GaN 온 다이아몬드 기판(2)과의 사이의 접합면에는, 가공 움푹부(35)가 형성되어 있다.
도 4는 도 3에 있어서의 B 영역의 확대 평면도이다. 도 4에 예가 도시되는 바와 같이, 가공 움푹부(35)는 지지 다이아몬드 기판(3)의 외연부(10)에 도달하지 않고 끊어져 있으며, 가공 움푹부(35) 내의 공간은, 지지 다이아몬드 기판(3)과 GaN 온 다이아몬드 기판(2) 사이의 접합면 내에서 폐색되어 있다.
<복합 기판의 제조 방법에 대해>
다음에, 본 실시형태에 관한 복합 기판의 제조 방법에 대해 설명한다.
본 실시형태에 있어서의 복합 기판의 제조 프로세스는 크게 나누어, 다음의 4공정, 즉, GaN 온 다이아몬드 기판을 준비하는 공정과, 지지 다이아몬드 기판을 준비하는 공정과, 복합 기판을 제작하는 공정과, GaN 온 다이아몬드 트랜지스터를 형성하는 공정으로 이루어진다.
도 5는 상기 중 GaN 온 다이아몬드 기판을 준비하는 공정을 나타내는 흐름도이다.
도 6은 상기 중 지지 다이아몬드 기판을 준비하는 공정을 나타내는 흐름도이다.
도 7은 상기 중 복합 기판을 제작하는 공정을 나타내는 흐름도이다.
도 8은 상기 중 GaN 온 다이아몬드 트랜지스터를 형성하는 공정을 나타내는 흐름도이다.
본 실시형태에 관한 복합 기판은 도 7에 나타내는 기판을 제작하는 공정을 거쳐서 완성된다. 또한, 도 8에 나타내는 GaN 온 다이아몬드 트랜지스터를 형성하는 공정은, 본 실시형태에 관한 복합 기판을 이용하는 후반 공정의 설명에 지나지 않는다.
그렇지만, 본 실시형태에 관한 복합 기판은 후반 공정을 실시할 때에 효과를 발휘하기 위해, 본 실시형태에서 상세하게 설명한다.
<GaN 온 다이아몬드 기판을 준비하는 공정에 대해>
처음에, GaN 온 다이아몬드 기판을 준비하는 공정에 대해, 도 5, 도 9, 도 10, 도 11, 도 12 및 도 13을 참조하면서 설명한다.
여기에서, 도 9, 도 10, 도 11, 도 12 및 도 13은, GaN 온 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
우선, 도 9에 예가 도시되는 바와 같은, GaN 온 Si 기판(15)을 제작한다.
상세 공정은 다음과 같이 된다. 우선, 예를 들어, 2인치의 Si 기판(11)에 대해, AlN(질화 알루미늄) 막 또는 AlGaN(질화 갈륨 알루미늄) 막 등으로 이루어지는 버퍼층(12)과, GaN 막(13)과, AlGaN 막(14)을 그 순서대로 연속적으로 에피택셜 성장시킨다.
버퍼층(12)은 하면에 접촉하는 Si 기판(11)과 상면에 접촉하는 GaN 막(13)의 격자 부정합을 완화시키도록, 또한 GaN 막(13)이 내포하는 응력을 완화시키도록, 그 조성비 또는 막 두께 등이 조정되어 있다.
버퍼층(12)은 단층의 경우도 있으며, 조성비가 상이한 복수의 층이 적층되어 이루어지는 경우도 있다. 버퍼층(12)의 두께는, 예를 들어 0.7㎛이다.
또한, AlGaN 막(14)은 GaN 막(13)의 상면에 연속적으로 에피택셜 성장되는 것에 의해, AlGaN의 자발 분극 효과와 피에조 분극 효과에 의해 GaN 막(13) 내의 AlGaN 막(14)과의 사이의 계면 부근에 2차원 전자 가스라 불리는 고농도의 전자층을 발생시킨다.
이 전자층은 불순물 첨가에 의해 형성되는 전자층과는 상이하게, 전자가 이온 산란을 받기 어려워, 매우 높은 전자 이동도를 나타낸다.
또한, 도 9에는 도시되지 않지만, AlGaN 막(14)의 더욱 상면에 GaN 막으로 이루어지는 캡층을 형성하는 경우도 있으며, GaN 막(13)의 일부에, Fe 또는 C(탄소) 등의 불순물이 첨가된 층을 사이에 두는 경우도 있다. 이와 같이 하여, GaN 온 Si 기판(15)이 제작된다.
다음에, 도 10에 예가 도시되는 바와 같이, GaN 온 Si 기판(15) 중 AlGaN 막(14)의 상면에 지지 기판 접착층(16)을 형성한다. 그리고, 지지 기판 접착층(16)의 상면에, 추가로 지지 기판(17)을 접착시킨다.
그 후, Si 기판(11) 및 버퍼층(12)을 제거하는 것에 의해, GaN 전사 기판(18)을 얻는다.
GaN 전사 기판(18)은, 이후에 고온 공정에 투입되기 때문에, 지지 기판 접착층(16) 및 지지 기판(17)에는 고온 내성이 필요하다.
본 실시형태에서는, 지지 기판 접착층(16)으로서, SiN 막과 SiO2 막의 적층 막을 적용한다. 이 중 Si 막을 AlGaN 막(14)에 가까운 측에 배치하는 것에 의해, 고온 공정에서, AlGaN 막(14)또는 GaN 막(13)으로부터 질소(N)가 이탈하는 것을 억제하는 효과가 있다.
또한, 지지 기판 접착층(16)으로서의 적층 막에 있어서의 SiO2 막은, 지지 기판(17)과의 사이에서 강한 접착을 실현하는 효과가 있다. 상기 SiO2 막은 TEOS(테트라에톡시실란)를 이용하는 CVD법에 따라서, 예를 들어 1.5㎛의 막 두께로 성막된다. 그 후, 예를 들어 700℃로 어닐 처리되고, 또한 표면 평탄화 처리가 이루어진다. 그리고, 지지 기판(17)인 Si 기판과 직접 접합법으로 접착된다.
직접 접합법을 이용하는 것에 의해, SiO2 막과 지지 기판(17)인 Si 기판 사이에서, 고온 공정에도 견딜 수 있는 접착력을 얻을 수 있다. 또한, 접합계면에 있어서 아웃 가스도 발생하지 않는다.
지지 기판 접착층(16)으로서는, 그 밖에도, 알루미나 또는 실리카를 주성분으로 하는 무기 접착제 등을 이용할 수도 있다.
다음에, Si 기판(11) 및 버퍼층(12)을 제거하는 것에 의해, GaN 전사 기판(18)이 제작되지만, Si 기판(11)의 제거는, 예를 들어 기계 연마에 의해 실행할 수 있다.
한편, AlGaN 등으로 구성되는 버퍼층(12)은 기계 연마 속도가 매우 느리다.
그 때문에, Si 기판(11)이 모두 제거되어 버퍼층(12)이 노출된 시점에서, 일단 기계 연마를 정지시킨다.
그 후, 연마 조건을 AlGaN 연마용으로 변경하고, 저속으로 연마를 실행하는 것에 의해 버퍼층(12)을 제거한다. 그리고, GaN 막(13)을 노출시킨다.
본 실시형태에서는, Si 기판(11)의 제거 및 버퍼층(12)의 제거에 기계 연마를 이용했지만, 반응성 이온 에칭(reactive　ion　etching: 즉, RIE)법에 따라서, 기상 에칭을 이용할 수도 있다. 기계 연마 및 RIE법은, 함께 피가공면만이 제거되기 때문에, 본 실시형태와 같이 반대측의 면에도 Si 기판인 지지 기판(17)이 배치된 상태에서의 Si 기판(11)의 제거에는 바람직하다.
만일, 지지 기판(17)의 재료로서, Si 대신, 예를 들어, 사파이어 등을 이용하면, Si 기판(11)의 제거에 불초산 등의 약액 처리를 적용할 수 있다. 약액 처리를 이용할 수 있으면, Si 기판(11)과 버퍼층(12)의 제거 속도의 비(즉, 선택비)가 매우 커지기 때문에, 버퍼층(12)이 노출된 시점에서 확실히 제거를 정지시킬 수 있다.
본 실시형태에서는, 지지 기판 접착층(16)으로서, SiN 막과 SiO2 막의 적층 막이 이용되었지만, 재료는 이것으로 한정되는 것은 아니며, 다른 막종이 이용되어도 좋으며, 알루미나 또는 실리카 등을 주성분으로 하는 무기 접착제가 이용되어도 좋다.
다음에, 도 11에 예가 도시되는 바와 같이, GaN 전사 기판(18)의 GaN 막(13)의 하면에 보호층(19)을 형성한다. 그 후에, 보호층(19)의 하면에 다결정 다이아몬드 막(20)을 형성하는 것에 의해, 다결정 다이아몬드 성막 기판(21)을 제작한다.
보호층(19)을 형성하는 목적은, 다결정 다이아몬드 막(20)의 성막시에, 보호층(19)에 의해 GaN 막(13)을 보호하는 것이다. 본 실시형태에서는, 보호층(19)은 아몰퍼스 Si 박막이며, 예를 들어 플라즈마 CVD법으로 성막된다.
보호층(19)의 막 두께는, GaN 막(13)을 보호하기 위해서 필요한 분 만큼의 막 두께이지만, 보호층(19)의 막 두께가 너무 두꺼우면, 보호층(19)이 GaN 막(13)과 다결정 다이아몬드 막(20) 사이의 열전도의 방해가 되어 버린다.
본 실시형태에서는, 막 두께가 20㎚인 아몰퍼스 Si를 보호층(19)으로서 형성한다.
또한, 보호층(19)은 아몰퍼스 Si인 경우에 한정되지 않으며, 다른 막종이어도 좋으며, GaN 막(13)의 손상을 무시할 수 있다면, 보호층(19)이 형성되지 않아도 좋다.
다결정 다이아몬드 막(20)의 형성에는, 예를 들어, 메탄 가스와 수소를 이용하는 마이크로파 플라즈마 CVD법을 적용한다. 마이크로파 플라즈마 CVD법에 따른 다결정 다이아몬드 막의 성막에서는, 기판 온도가 850℃에서 결정성이 높은 다결정 다이아몬드 막을 얻을 수 있다.
이 온도보다 높아도, 낮아도, 다결정 다이아몬드 막의 결정성은 저하해버려, 그라파이트 성분이 증가한다.
본 실시형태에서는, 기판 온도가 850℃가 되도록 스테이지의 냉각 조건 및 플라즈마 전력을 조정하여, 막 두께가 100㎛인 다결정 다이아몬드 막(20)을 성막한다.
다결정 다이아몬드 막(20)의 표면은, 결정립에 대응하여 고저차 10㎛의 요철 형상이 형성된다. 그 때문에, 기계 연삭에 의해, 상기 고저차가 0.5㎛가 될 때까지 평탄화된다.
본 실시형태에서는, 다결정 다이아몬드 막(20)은 CVD법으로 성막되었지만, 다결정 다이아몬드 막을 성막하는 방법은 이것으로 한정되는 것은 아니다.
예를 들어, 별도 제작된 다결정 다이아몬드 기판을 접착하는 방법이어도 좋다. 다결정 다이아몬드 기판을 접착하는 경우에는, GaN 막(13)의 표면을 보호할 필요가 없기 때문에, 보호층(19)은 불필요해진다. 그 때문에, 열 전달의 관점에서는 유리하다.
한편, 다결정 다이아몬드 기판의 접착력을 증가시키기 위해, 보호층(19) 대신에 접착층의 삽입이 필요하면, 그것이 열전도의 방해가 되기 때문에 주의가 필요하다.
다음에, 도 12에 예가 도시되는 바와 같이, 지지 기판(17) 및 지지 기판 접착층(16)을 제거하는 것에 의해, GaN 온 다이아몬드 기판(2)을 얻는다(도 5에 있어서의 단계 ST11).
본 실시형태에서는, 지지 기판(17)의 제거 및 지지 기판 접착층(16)의 제거에는, 불산과 질산의 혼합액에 이들을 침지하는 것에 의해 용해시켜 제거하는 방법을 이용한다.
이 경우, 다결정 다이아몬드 막(20)은, 성막면인 보호층(19)의 하면 뿐만 아니라, GaN 전사 기판(18)의 측면 및 상면(즉, 지지 기판(17)의 상면)에까지 돌아 들어가 성막되어 있기 때문에, 불산 및 질산에 의한 용해 제거 후도, 다결정 다이아몬드 막이 GaN 전사 기판(18)의 측면 및 상면에 잔존해 버린다.
이것을 방지하기 위해, 상기의 용해 제거를 실행하기 전에, 레이저 가공기 등을 이용하여 기판 단부를 트리밍(즉, 단부의 절단)하는 것에 의해, 여분의 다결정 다이아몬드 막을 제거하는 공정을 추가할 수 있다.
지지 기판(17)의 제거 및 지지 기판 접착층(16)의 제거는, 불산과 질산의 혼합액에 의한 용해 제거에 한정되는 것은 아니다. 예를 들어, 기계 연마에 의한 제거, 또는 RIE 등의 드라이 에칭에 의한 제거여도 좋다.
단, 기계 연마에 의한 제거의 경우는, 전술과 같이 기판 단부를 레이저로 트리밍하여도, 지지 기판(17)의 상면에는 다결정 다이아몬드 막이 잔존하여, 연마의 방해가 되는 경우가 있기 때문에, 주의가 필요하다.
또한, 기계 연마 및 드라이 에칭의 어느 경우여도, 제거가 완료되는 시점에서, 노출되어 있는 AlGaN 막(14)을 손상시키지 않도록 주의가 필요하다.
또한, 도 12에는 도시하지 않지만, AlGaN 막(14)을 보호하기 위해, AlGaN 막(14)의 상면에, 100㎚ 정도의 막 두께의 SiN 막을 성막하는 공정을 추가하여도 좋다.
다음에, 도 13에 예가 도시되는 바와 같이, 다결정 다이아몬드 막(20)의 하면에 TEOS를 이용하는 플라즈마 CVD법에 따라서, SiO2 접합층(22)을 예를 들어, 2㎛의 막 두께로 형성한다(도 5에 있어서의 단계 ST12).
그리고, 질소 분위기 중에서 700℃의 열처리를 거친 후, SiO2 접합층(22)의 표면을 평탄화한다(도 5에 있어서의 단계 ST13).
상기의 열처리는 다이아몬드의 산화를 방지하기 위해서 이너트 로(inert furnace)에서의 처리가 필요하다.
또한, SiO2 접합층(22)은 고저차 0.5㎛ 정도의 표면 요철을 갖는 다결정 다이아몬드 막(20)의 하면에 형성되기 때문에, SiO2 접합층(22)의 표면에도 마찬가지의 표면 요철이 형성된다.
따라서, 열처리를 거친 후의 평탄화 처리는, 예를 들어, 정반을 이용한 기계 연마에 의한 평탄화 처리를 실행한 후에, 화학 기계 연마(chemical　mechanical　polishing: 즉, CMP) 법을 이용하는 평활화 처리를 조합할 수 있다.
이와 같이 하여, SiO2 접합층(22)이 형성된 상태의 GaN 온 다이아몬드 기판(2)이 완성된다(도 5에 있어서의 단계 ST14).
또한, 평활화 처리 후에, SiO2 접합층(22)의 표면 형상을 원자간력 현미경(atomic　force　microscope: 즉, AFM)을 이용하여 계측한 바, 거칠기 Ra=0.3㎚였다.
<지지 다이아몬드 기판을 준비하는 공정에 대해>
다음에, 지지 다이아몬드 기판을 준비하는 공정에 대해, 도 6, 도 14, 도 15, 도 16, 도 17, 도 18, 도 19 및 도 20을 참조하면서 설명한다.
여기에서, 도 14, 도 15, 도 17, 도 18, 도 19 및 도 20은 지지 다이아몬드 기판을 준비하는 공정 도중 상태의 예를 도시하는 단면도이다.
우선, 도 14에 예가 도시되는 바와 같이, 다이아몬드 웨이퍼를 준비한다(도 6에 있어서의 단계 ST21).
구체적으로는, 직경 2인치이며, 판 두께가 300㎛인 다결정 다이아몬드 웨이퍼(23)를 준비한다.
다결정 다이아몬드 웨이퍼(23)는, 상하면의 양면 모두 경면 연마되어 있다. 특히, 다결정 다이아몬드 웨이퍼(23)의 상면인 연마면(24)은 CMP법에 따라서 정밀하게 평활화 처리가 실행되어 있는 것으로 한다.
또한, 평활화 처리 후의 연마면(24)의 표면 형상을 AFM으로 평가한 바, 거칠기 Ra=0.5㎚였다.
다음에, 보호 SiN 막(25)을 형성한다(도 6에 있어서의 단계 ST22). 그리고, 도 15에 예가 도시되는 바와 같이, 상기 구조에 대해 사진제판을 실행한다(도 6에 있어서의 단계 ST23).
구체적으로는, 다결정 다이아몬드 웨이퍼(23)의 연마면(24)에, 플라즈마 CVD법을 이용하여 SiN 막(즉, 보호 SiN 막(25))을, 예를 들어 400㎚의 막 두께로 성막한다.
그 후, 보호 SiN 막(25)의 상면에 포토레지스트를 형성하고, 패턴 노광 및 현상 등이 일반적인 사진제판의 공정을 실시한다. 그리고, 보호 SiN 막(25)의 상면에, 레지스트 마스크(26)를 형성한다.
도 16은 본 실시형태로 제작되는 레지스트 마스크 패턴의 예를 개략적으로 도시하는 평면도이다.
도 16에 예가 도시되는 바와 같이, 레지스트 마스크는 마스크부(28)와 개구부(27)를 구비한다. 그리고, 레지스트 마스크 패턴은 다결정 다이아몬드 웨이퍼(23)의 오리엔테이션 플랫(orientation flat)(간략히, 오리 플랫)(32)에 직교하는 스트라이프 패턴과, 다결정 다이아몬드 웨이퍼(23)의 외연부(10)를 따르는 원주 패턴을 구비한다.
도 16에서는, 설명의 편의를 위해, 각각의 치수의 상대 비율과 스트라이프 개수는 실제는 상이하게 도시되어 있지만, 본 실시형태에서는, 레지스트 마스크 패턴의 개구부 폭(29)은 10㎛로 하고, 마스크부 폭(30)은 50㎛로 하고, 외연부 마스크부 폭(31)은 200㎛로 한다.
다음에, 레지스트 마스크(26)를 거쳐서 보호 SiN 막(25)의 에칭을 실행한다(도 6에 있어서의 단계 ST24).
본 실시형태에서는, CF4와 O2의 혼합 가스를 이용하는 RIE법으로 상기의 에칭을 실행한다. 그 후, 레지스트 마스크(26)를 제거하는 것에 의해, 도 17에 예가 도시되는 바와 같은, SiN 마스크 개구부(33)가 형성되며, 또한 SiN 마스크부(34)가 형성되는 보호 SiN 막(25)의 패턴을 다결정 다이아몬드 웨이퍼(23)의 상면에서 얻을 수 있다.
RIE법을 이용하는 에칭에서는, 막 두께방향 뿐만 아니라 사이드 에칭에 의한 패턴 폭 변화도 고려할 필요가 있지만, 본 실시형태에서 이용하는 조건에서는, SiN 마스크 개구부(33)의 폭 및 SiN 마스크부(34)의 폭은, 각각 레지스트 마스크 패턴의 폭과 동일한 10㎛, 50㎛였다.
또한, RIE법을 이용하는 에칭에서는, SiN 마스크 개구부(33)의 바닥면에 있어서 노출되는 다결정 다이아몬드 웨이퍼(23)의 상면도 약간 손상을 받지만, 이 부위는, 후공정에서 에칭 가공되는 부위이기 때문에, 여기에서의 손상은 문제삼지 않는다.
또한, 상기에서는, 보호 SiN 막(25)의 에칭에는 RIE법이 이용되었지만, 이것으로 한정되는 것은 아니며, 예를 들어 웨트 에칭법 등이 이용되어도 좋다.
다음에, 도 18에 예가 도시되는 바와 같이, 보호 SiN 막(25)을 마스크로 하여 다결정 다이아몬드 웨이퍼(23)의 상면을 에칭하는 것에 의해, 지지 다이아몬드 기판(3)을 얻는다(도 6에 있어서의 단계 ST25). 본 실시형태에서는, O2를 이용하는 RIE법을 적용한다.
상기의 에칭에 의해, SiN 마스크 개구부(33)의 하부에는 가공 움푹부(35)가 형성된다. 가공 움푹부(35)는 지지 다이아몬드 기판(3)의 평면에서 보아 외연부(10)보다 내측에 위치한다. 가공 움푹부(35)의 가공 깊이(36)는, 예를 들어 10㎛이다.
본 실시형태에서는, 보호 SiN 막(25)과 다결정 다이아몬드 웨이퍼(23)의 에칭 속도비를 크게 유지하기 위해(즉, 에칭 속도의 차이를 크게 유지하기 위해), 가스압을 비교적 높게 하여, 에칭면의 이온 충격 성분을 억제하는 조건으로 실시한다.
그 때문에, 보호 SiN 막(25)의 하부에 위치하는 다결정 다이아몬드 웨이퍼(23)에는, 횡방향으로 5㎛ 정도까지 사이드 에칭이 진행되고, 가공 움푹부(35)의 가공 폭(37)은 움푹부(35)의 길이방향에 있어서의 90% 이상의 영역에서, SiN 마스크 개구부(33)의 폭보다 넓은, 예를 들어 20㎛가 된다.
그 결과, 에칭이 되지 않는 영역, 즉, 초기의 다이아몬드 연마면이 유지된 면(테라스부(38)라 함)의 폭인 테라스부 폭(39)은 예를 들어 40㎛가 된다. 즉, 인접하는 움푹부(35) 사이의 간격은, 움푹부(35)의 길이방향에 있어서의 90% 이상의 영역에서, 0.1㎛ 이상, 또한 100㎛ 이하이다. 또한, 도 4 및 도 16보다 외연부(10)의 두께는 200㎛가 되기 때문에, 외연부(10)의 두께는, 가공 움푹부의 가공 폭(37)의 2배 이상이 된다.
또한, 본 실시형태에서는, 다결정 다이아몬드 웨이퍼(23)의 에칭에 O2를 이용하는 RIE법이 적용되었지만, 에칭 방법은 이것으로 한정되는 것은 아니다.
다음에, 도 19에 예가 도시되는 바와 같이, 도 18에 도시한 구조를 불산 수용액에 침지하여, 보호 SiN 막(25)을 제거한다(도 6에 있어서의 단계 ST26).
여기에서, 테라스부(38)의 표면 형상은, 도 6에 있어서의 단계 ST21에서 얻어진 다결정 다이아몬드 웨이퍼(23)의 연마면(24)과 동일하기 때문에, 예를 들어, 거칠기 Ra=0.5㎚가 유지되어 있다.
다음에, 도 20에 예가 도시되는 바와 같이, 움푹부 가공이 실시된 지지 다이아몬드 기판(3)의 상면에, TEOS를 이용하는 CVD법에 따라서 막 두께가 1㎛인 SiO2 접합층(40)을 성막한다(도 6에 있어서의 단계 ST27). 그리고, 700℃의 질소 분위기 중에서 열처리한다.
여기에서, 열처리 후의 테라스부(41)의 표면 형상을 측정한 바, 예를 들어 거칠기 Ra=0.5㎚로 유지되어 있었다.
상기의 SiO2의 성막 조건 또는 열처리 조건에 따라서는, 테라스부(41)의 표면 거칠기가 악화되는 것도 고려할 수 있다. 그 경우는, 도 6에 있어서의 단계 ST28로 하여 나타나는 바와 같이, SiO2 접합층(40)의 테라스부(41)의 상면을, CMP법에 따라서 정밀 연마할 수도 있다.
이와 같이 하여, SiO2 접합층(40)이 형성된 상태의 지지 다이아몬드 기판(3)이 완성된다(도 6에 있어서의 단계 ST29). 또한, SiO2 접합층(40)은 가공 움푹부(35)의 내벽을 따라서 형성되며, 또한 가공 움푹부(35)의 내벽에 둘러싸이는 공간(43)에는 충전되지 않는다.
<복합 기판을 제작하는 공정에 대해>
다음에, 복합 기판을 제작하는 공정에 대해, 도 7, 도 21 및 도 22를 참조하면서 설명한다.
여기에서, 도 21 및 도 22는 복합 기판을 제작하는 공정 도중 상태의 예를 도시하는 단면도이다.
우선, 도 21에 예가 도시되는 바와 같이, GaN 온 다이아몬드 기판(2)의 상면에 형성된 SiO2 접합층(22)과, 지지 다이아몬드 기판(3)의 상면에 형성된 SiO2 접합층(40)을, 산소 플라즈마(42)로 처리한다(도 7에 있어서의 단계 ST31).
이에 의해, SiO2 접합층의 표면이 활성화되고, 또한 대기 중의 수분을 흡착하여 친수성이 된다.
또한, 본 실시형태에서는 산소 플라즈마 처리가 실시되었지만, 아르곤 또는 질소 등의 불활성 가스에 의한 플라즈마 처리가 실시되어도 좋으며, 친수화 처리를 보다 완전하게 실행하기 때문에, 산소 플라즈마 처리 후에 SiO2 접합층의 표면을 순수한 물로 세정하여도 좋다.
다음에, 도 22에 예가 도시되는 바와 같이, 단계 ST31에 있어서, 친수화된 SiO2 접합층의 표면끼리를 대기 중에서 접촉시켜 접합한다(도 7에 있어서의 단계 ST32). 이 때, SiO2 접합층(40)과 SiO2 접합층(22)은 가공 움푹부(35)를 제외한 영역에서 접합된다.
이와 같이 대기 중에서 SiO2 접합층끼리를 접촉시키면, 표면에 흡착된 물 분자를 거치는 수소 결합에 의해, GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3)이 서로 고정된다.
이 때, 접촉 면적이 접착력에 영향을 미치기 때문에, 접착력을 높이기 위해서는 접촉시키는 양 표면을 평활하게 할 필요가 있다. 본 실시형태에서는, 접촉시키는 SiO2 접합층의 거칠기는, 각각 Ra=0.3㎚, Ra=0.5㎚이며, 접합에는 충분한 평활도를 갖고 있다.
본 실시형태에서는, GaN 온 다이아몬드 기판(2) 및 지지 다이아몬드 기판(3)이 함께 가시 광선에 대해 투명하다. 그 때문에, 육안 관찰에 의해, 적절히 접합되어 있는 영역(즉, 접합 영역)과 접합되어 있지 않은 영역(SiO2 접합층끼리의 사이에 공극이 형성되어 버리는 영역, 즉, 비접합 영역)의 콘트라스트의 차이를 확인할 수 있다.
상술의 육안 관찰에 의하면, 대기 중에서 SiO2 접합층끼리를 접촉시키면, 양 층이 최초에 접촉한 개소를 기점으로 하여 자발적으로 접합 영역이 넓어지는 형태를 관찰할 수 있다.
상기의 접합 유무에 기인하는 콘트라스트 차이는, 복수의 투명막으로 이루어지는 적층 구조에 의해 판별하기 어려워지는 경우가 있다. 또한, 상기의 콘트라스트 차이는, 주기적인 홈 구조로 비접합 영역이 형성되는 것도 판별하기 어려워지는 경우가 있다. 그렇지만, 본 실시형태에서는 충분히 판별 가능한 콘트라스트 차이를 관찰할 수 있었다.
또한, GaN 온 다이아몬드 기판(2) 또는 지지 다이아몬드 기판(3) 중 어느 하나에 휨이 있는 경우, 접합 영역이 자발적으로 넓어지지 않는 경우가 있다.
그 경우는, 롤러 등을 이용하여, 상기 기판의 외측으로부터 압력을 가하는 것에 의해, 강제적으로 SiO2 접합층끼리를 접촉시켜 접합시킬 수도 있다.
일반적으로 대기 중에서 기판끼리를 접합하는 경우, 접합면에 대기가 사이에 두어져 고립 상태가 되어, 갇혀서 빠지지 않는 일이 있다. 이것은 미접합 영역(이른바, 보이드)으로서 접합 불량이 된다.
그렇지만, 본 실시형태에서는 주기적으로 가공 움푹부(35)에 의해 형성되는 공간(43)이 존재하기 때문에, 상기 공간(43)에 대기가 빠져나갈 수 있어서, 접합면 내에는 대기가 고립되지 않는 이점이 있다.
사이에 두어지는 대기량에 대해, 공간(43)의 용적은 충분히 크기 때문에, 내부의 대기압의 상승이 접합을 떼는 일도 없다.
다음에, 접합된 양 기판을 400℃의 질소 분위기 중에서 열처리한다(도 7에 있어서의 단계 ST33).
이에 의해, 접합 계면의 수소 결합부에서 물 분자가 이탈되고, 접합 계면의 수소 결합이 산소 원자를 거치는 실록산 결합으로 변화한다. 따라서, 접착력이 대폭 개선된다.
또한, 열처리 후에 공간(43) 내에 봉입된 대기가 팽창되어 압력이 높아지지만, 접착을 떼는 일은 없다.
이상의 공정을 거쳐서, 본 실시형태에 관한 복합 기판(1)이 완성된다(도 7에 있어서의 단계 ST34). 또한, 도 22에 도시된 복합 기판(1)은 도 1 및 도 2에 도시된 복합 기판(1)과 마찬가지인 것이다.
또한, 상기에 있어서는, 도 7에 있어서의 단계 ST32와 도 7에 있어서의 단계 ST33에서, 친수화 처리를 수반하는 기판 접합 방법이 설명되었지만, 도 10에 있어서의 지지 기판 접착층(16)과 지지 기판(17) 사이의 접합 방법에도, 친수화 처리를 수반하는 기판 접합 방법을 적용할 수 있다.
단, 지지 기판 접착층(16)과 지지 기판(17)은 모두 움푹부 등이 형성되어 있지 않은 평탄 기판이기 때문에, 대기 중에서의 접합에서는, 대기를 사이에 두는 것에 기인하여, 접합 불량 개소가 생길 우려가 있기 때문에, 주의가 필요하다.
또한, Si 기판(11)과 지지 기판(17)은, 모두 가시 광선에 대해 불투명하기 때문에, 육안 관찰에 의해 접합 영역을 평가할 때에는, 근적외광을 이용할 필요가 있다.
예를 들어, 할로겐 램프를 광원으로 하여, 그 투과광을 적외 컷 필터를 배제하는 CCD 카메라로 촬영하면, 콘트라스트 차이로 접합 불량 개소의 유무를 확인할 수 있다.
<GaN 온 다이아몬드 트랜지스터를 형성하는 공정에 대해>
다음에, GaN 온 다이아몬드 트랜지스터를 형성하는 공정에 대해, 도 8, 도 23, 도 24, 도 25 및 도 26을 참조하면서 설명한다.
여기에서, 도 23, 도 24, 도 25 및 도 26은, GaN 온 다이아몬드 트랜지스터를 형성하는 공정 도중 상태의 예를 도시하는 단면도이다.
우선, 도 23에 예가 도시되는 바와 같이, 복합 기판(1)에 대해 트랜지스터 공정을 적용한다(도 8에 있어서의 단계 ST41). 여기에서는, 트랜지스터 공정의 내용에 대해서는 상술하지 않지만, 트랜지스터 공정은, 예를 들어, 소자 분리를 위한 이온 주입 공정, 금속 박막 전극의 형성 공정, 오믹 콘택트 형성을 위한 열처리 공정, 표면 보호 SiN 막의 성막 공정, 패턴 형성을 위한 사진제판 공정, 패턴 형성을 위한 웨트 에칭 공정 또는 드라이 에칭 공정 등을 포함한다.
도 23에서는, 복합 기판(1)의 상면인 AlGaN 막(14) 및 GaN 막(13)에 대해, 트랜지스터를 구성하는 전극(44)이 형성된 상태가 모식적으로 도시되어 있다.
다음에, 도 24에 예가 도시되는 바와 같이, 트랜지스터가 형성된 복합 기판(1)에 지지 사파이어 유리(45)를 접착한다(도 8에 있어서의 단계 ST42).
복합 기판(1)에 지지 사파이어 유리(45)를 접착하는 목적은, 복합 기판(1)에 있어서의 지지 다이아몬드 기판(3)을 분리할 때의 기판 보지이다.
본 실시형태에서는, 도 24에 예가 도시되는 바와 같이, 열가소성의 왁스(46)를 이용하여, 복합 기판(1)보다 큰 직경(예를 들어, 3인치 직경)을 갖는 지지 사파이어 유리(45)를 접착한다.
여기에서, 사파이어 유리를 사용하는 이유는, 후공정에서의 불산 수용액으로의 침지로 손상을 받지 않기 때문이다.
다음에, 도 25에 예가 도시되는 바와 같이, 지지 사파이어 유리(45)에 접착된 복합 기판(1)을 불산 수용액(47) 내에 침지하여, 지지 다이아몬드 기판(3)을 분리한다(도 8에 있어서의 단계 ST43).
SiO2 접합층(22) 및 SiO2 접합층(40)은 함께 불산 수용액(47)에 가용이기 때문에, 상기 공정에 의해, 도 26에 예가 도시되는 바와 같이, 이들 접합층이 용해 제거된다.
도 26에 예가 도시되는 바와 같이, 복합 기판(1)은 지지 사파이어 유리(45)가 장착된 상태의 GaN 온 다이아몬드 기판(2)과, SiO2 접합층(40)이 제거된 상태의 지지 다이아몬드 기판(3)으로 분리된다.
그 후, 지지 사파이어 유리(45)를 핫 플레이트 상에서 가열하는 것에 의해 왁스(46)를 연화시켜, 지지 사파이어 유리(45)로부터 GaN 온 다이아몬드 트랜지스터(즉, GaN 온 다이아몬드 기판(2)의 상면에 트랜지스터를 구성하는 전극(44) 등이 형성된 구조)를 분리한다.
그 후, 아세톤을 이용하여 GaN 온 다이아몬드 트랜지스터에 부착되어 있는 왁스(46)를 완전히 제거한다. 이와 같이 하여, GaN 온 다이아몬드 트랜지스터가 완성된다(도 8에 있어서의 단계 ST44).
<공간에 대해>
다음에, 본 실시형태에 관한 복합 기판(1)에 있어서의, 가공 움푹부(35)에 의해 형성되는 공간(43)의 의의에 대해 설명한다.
도 27은 비교예로서의, 움푹부에 의해 형성되는 공간을 갖지 않는 구조, 즉, 박막의 접합층을 거쳐서, 2매의 기판이 접착된 복합 기판의 구성의 예를 도시하는 단면도이다.
구체적으로는, 상방에 위치하는 Si 기판(49)과 하방에 위치하는 Si 기판(50)은 SiO2 접합층(51)을 사이에 두고 접합되어 있다. SiO2 접합층(51)의 막 두께(52)는 2㎛이다.
도 27은 농도가 50중량%인 불산 수용액에 일정 시간 침지된 후의 Si 기판(49)과 Si 기판(50)의 복합 기판을 도시하고 있다. 따라서, 도 27에 있어서는, SiO2 접합층(51)은 복합 기판의 단부로부터 에칭 거리(53)만큼 에칭되어 있다. 또한, 에칭 거리(53)는 침지 1시간 당 100㎛였다. 이것은, 일반적으로 알려져 있는 SiO2의 에칭 속도(농도가 50중량%인 불산 수용액에 대해 1.5㎛/분)와 어긋남이 없는 값이다. 이 값으로부터는, 2인치 기판, 즉, 직경이 50㎜인 기판을 이탈시키기 위해 에칭 거리 25㎜로 하기 위한 처리에는, 단순 계산으로 280시간을 필요로 하게 되는 것을 알 수 있다. 이 시간 길이는 산업상 유효하지 않다.
한편, 도 28은 본 실시형태에 관한 지지 다이아몬드 기판(3)과 GaN 온 다이아몬드 기판(2)을 포함하는 복합 기판의 구성의 예를 도시하는 단면도이다. 도 28은 농도가 50중량%인 불산 수용액에 일정 시간 침지된 후의 복합 기판을 도시하고 있다.
가공 움푹부(35)에 의해 형성되는 공간(43)에 불산 수용액이 충전되면, 에칭 거리(54)의 진행 속도는, 도 27에 도시된 비교예의 에칭 거리(53)의 진행 속도와 동일해진다.
본 실시형태에서는, 지지 다이아몬드 기판(3)을 GaN 온 다이아몬드 기판(2)으로부터 분리하기 위해서는, 테라스부 폭(39)에 대응하는 SiO2 접합층(40) 및 SiO2 접합층(22)을 에칭하면 좋다. 본 실시형태에서는, 테라스부 폭(39)은 40㎛이기 때문에, 그 반분의 폭인 20㎛를 에칭하면 좋으며, 단순 계산에서는 13분으로 에칭이 완료되고, 지지 다이아몬드 기판(3)을 GaN 온 다이아몬드 기판(2)으로부터 분리할 수 있다.
여기에서, 가공 움푹부(35)에 의해 형성되는 공간(43)에 불산 수용액이 충전되기 위해서는, 상기 공간(43)이 지지 다이아몬드 기판(3)의 단부까지 연장되는 유로로서 기능할 필요가 있다.
또한, 본 실시형태에서는, 테라스부 폭이 40㎛에 대해 공간(43)의 폭을 20㎛로 하지만, 각각의 치수는 이것으로 한정되는 것은 아니다.
즉, 테라스부 폭을 좁게 하면, 지지 다이아몬드 기판(3)의 분리를 위해, 필요로 하는 시간이 단축되지만, 테라스부 폭을 좁게 너무 좁게 하면, 테라스부가 넘어져 파손되기 쉬워진다.
한편, 테라스부 폭을 넓게 하면, GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3) 사이의 접합력이 증가하지만, 테라스부 폭이 100㎛보다 넓어져도 접합력은 그다지 개선되지 않음에도 불구하고, 지지 다이아몬드 기판(3)의 분리를 위해 필요로 하는 시간이 길어질 뿐이다. 이상을 감안하여, 테라스부 폭은 0.1㎛ 이상이며, 또한 100㎛ 이하로 하는 것이 바람직하다.
가공 움푹부(35)에 의해 형성되는 공간(43)에는 약액인 불산 수용액이 침입할 필요가 있지만, 공간(43)의 폭이 좁으면 불산 수용액이 충분히 침입하지 않는 것이 확인되었다. 본 실시형태에서는, 공간(43)의 폭이 1㎛보다 좁으면 불산 수용액이 침입하지 않았다.
한편, 공간(43)의 폭을 너무 넓히면, 복합 기판을 구성하는 GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3)이 각각 만곡되어, 공간(43)에 내측일수록 GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3)이 붙어버리는 문제가 발생한다. 이상을 감안하여, 공간(43)의 폭은 1㎛ 이상, 또한 1㎜ 이하로 하는 것이 바람직하다.
상기와 같이, 공간(43)이 유로로서 기능하며, 불산 수용액이 공간(43)에 충전되면, 지지 다이아몬드 기판(3)의 분리가 용이해질 것이다. 그렇지만, 본 실시형태에서는, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 침지 시간은, 상정보다 대폭 긴 시간이 되는 경우가 있었다.
유로로서 기능하는 비교적 좁은 공간(43)에 불산 수용액이 침입하려면, 가공 움푹부(35)의 벽면의 습윤성, 및 먼저 공간(43)에 충전되어 있는 공기와 나중에 공간(43)에 충전되는 불산 수용액의 교체가 과제가 된다고 추정할 수 있다.
본 실시형태에서는, 상기의 과제 중 가공 움푹부(35)의 벽면의 습윤성을 개선하기 위해, 불산 수용액에 비이온성의 계면 활성제를 0.1중량% 첨가한다.
또한, 공간(43)에 대한 불산 수용액의 충전을 촉진하기 위해, 침지 용기를 감압 환경하에 설치한다. 감압 환경하에서는, 유로로서 기능하는 공간(43)에 충전되어 있던 공기는 공간(43)의 외부로 방출된다. 따라서, 공간(43) 내에 불산 수용액이 용이하게 충전된다.
또한, 본 실시형태에서는 계면 활성제의 첨가와, 감압 하에서의 침지를 쌍방 실시하지만, 어느 한쪽의 실시여도 좋으며, 양쪽 모두 실시하지 않아도 좋다. 또한, 첨가하는 계면 활성제의 종류도 상기의 것으로 한정되는 것은 아니다.
또한, 상기와 같이 계면 활성제를 첨가한 경우여도, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 침지 시간이 상정보다 긴 경우도 있는 것을 알았다. 특히, 침지 용기를 감압 환경하에 설치하지 않는 경우에 현저하다.
도 29는 불산 수용액(47)에 복합 기판(56)을 침지한 상태를 도시하는 도면이다. 도 29에서는, 이해를 돕기 위해 기판 면에 유로가 도시되어 있지만, 실제로는 유로는 기판 사이에 두어져 있기 때문에, 복합 기판(56)의 외측으로부터 확인할 수 없다.
도 29에서는, 유로가 불산 수용액(47)의 액면에 직교하는 방향으로 연장되는 상태에서 복합 기판(56)이 침지되어 있다.
한편, 도 30은 불산 수용액(47)에 복합 기판(57)을 침지한 상태를 도시하는 도면이다. 도 30에 있어서도, 이해를 돕기 위해서 기판 면에 유로가 도시되어 있지만, 실제로는 유로는 기판 사이에 두어져 있기 때문에, 복합 기판(57)의 외측으로부터 확인할 수 없다.
도 30에서는, 유로가 불산 수용액(47)의 액면에 평행하게 연장되는 상태로, 복합 기판(57)이 침지되어 있다.
발명자들의 실험에서는, 도 30에 도시하는 바와 같이 유로가 불산 수용액(47)의 액면과 평행하게 연장되는 상태로 복합 기판(57)이 침지되는 경우, 지지 다이아몬드 기판(3)의 분리가 대폭 더뎌지는, 즉, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 침지 시간이 상정보다 길어지는 것을 알았다.
복합 기판의 설치 방향의 상이에 의해 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간에 차이가 생기는 이유는, 유로로의 약액 침입이, 약액과 공기의 밀도 차이에 유래하고 있는 것이다.
즉, 약액보다 공기가 저밀도이기 때문에, 도 29에서는, 공기가 유로 상부로부터 불산 수용액(47) 중에 빠져나오고, 대신에 유로 하부(즉, 도 29에 있어서의 오리엔테이션 플랫부(간략히, 오리 플랫부))로부터 불산 수용액(47)이 침입한다. 그 결과, 지지 다이아몬드 기판(3)의 분리는 복합 기판(56)의 하부로부터 진행된다.
발명자들의 실험에서는, 지지 다이아몬드 기판(3)의 분리 도중에 침지를 중단하고, 복합 기판(56)을 적외 투과광으로 관찰하면, 복합 기판(56)의 하부에서는 접합이 괴리되어 있는 것을 확인할 수 있었다.
이에 대해, 도 30에서는, 불산 수용액(47)과 공기에 밀도 차이가 있어도 유로의 양단에 고저차(불산 수용액(47)의 액면으로부터의 깊이의 차이)가 없기 때문에, 공기의 이탈 및 불산 수용액(47)의 침입이 일어나기 어렵다. 따라서, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간이 길어진다.
발명자들의 실험에서는, 지지 다이아몬드 기판(3)의 분리 도중에 침지를 중단하고, 복합 기판(57)을 적외 투과광으로 관찰하면, 접합의 괴리가 거의 진행되지 않는 것을 확인할 수 있었다.
상기의 현상을 감안하면, 단시간에 지지 다이아몬드 기판(3)의 분리를 실행하기 위해서는, 도 29에 도시하는 바와 같이, 유로가 불산 수용액(47)의 액면에 직교하는 방향으로 연장되는 상태로, 복합 기판을 침지시키는 것이 중요하다.
또는, 유로를 1방향으로 연장시키는 것이 아닌, 2방향의 유로를 교차시킨 형상(즉, 격자형상)으로 배치하는 것에 의해, 유로가 어느 방향으로 연장된 상태로 침지되어도, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간을 짧게 할 수 있는 것을 알았다.
도 33은 본 실시형태에 관한, 복합 기판을 구성하는 반도체 기판 및 지지 기판의 다른 예를 도시하는 도면이다.
도 33에 예가 도시되는 바와 같이, 지지 다이아몬드 기판(3A)의, GaN 온 다이아몬드 기판(2)과의 사이의 접합면에는, 가공 움푹부(35A)와, 가공 움푹부(35A)와 교차하는 방향으로 연장되는 가공 움푹부(35B)가 형성되어 있다. 여기에서, 가공 움푹부(35A)가 연장되는 방향과 가공 움푹부(35B)가 연장되는 방향이 이루는 각은, 예를 들어 10° 이상 또한 90° 이하이다.
2개의 가공 움푹부에 의해 2방향의 유로를 교차시킨 형상(격자형상)으로 하는 것에 의해, 유로가 어느 방향으로 연장된 상태로 침지되어도 어느 하나의 유로의 양단에서 고저차가 생기기 때문에, 불산 수용액(47)이 유로 하부로부터 침입할 수 있다.
또한, 유로를 교차시킨 형상 외에, 예를 들어, 방사상의 유로가 형성되어 있어도 좋으며, 복수의 점형상의 테라스부에서 접합되며, 나머지가 유로로서 기능하는 접합부여도 좋다.
<테라스부에 대해>
본 실시형태에서는, 도 16에 예가 도시된 레지스트 마스크 패턴을 이용하여, 가공 움푹부(35)를 형성하기 위해, 지지 다이아몬드 기판(3)의 외연부(10)의 전체 둘레에 걸쳐서 테라스부가 형성된다. 그리고, 외연부(10)의 전체 둘레에 걸치는 테라스부에 의해, 공간(43)이 폐색되어 있다. 이하에서는, 전체 둘레에 걸친 테라스부의 의의에 대해 설명한다.
도 8의 단계 ST43에 나타낸 바와 같이, 불산 수용액(47)을 이용하여 지지 다이아몬드 기판(3)의 분리가 실시되지만, 그 공정보다 전에, 도 8에 있어서의 단계 ST41의 트랜지스터 공정에서도 마찬가지로, 불산 수용액이 이용된다.
이 때, 단시간에 지지 다이아몬드 기판(3)을 분리할 수 있는 구조인 경우, 도 8에 있어서의 단계 ST41에서 의도하지 않게 지지 다이아몬드 기판(3)이 분리되어 버려, 지지 기판으로서의 역할을 수행할 수 없게 될 가능성이 있다.
이와 같은 사태를 피하기 위해, 본 실시형태에서는, 분리 개시의 시기를 조정하기 위해, 외연부(10)의 전체 둘레에 걸친 테라스부를 형성하고 있다. 그리고, 상기 테라스부에 의해, 공간(43) 내에 불산 수용액이 침입하는 타이밍을 늦추고 있다.
본 실시형태에서는, 기판의 외연부(10)에 형성된 테라스부의 직경방향의 폭을 200㎛로 설정한다. 그렇게 하면, 불산 수용액이 공간(43) 내에 침입하는 것을 대략 120분 늦출 수 있다.
또한, 본 실시형태에서는 테라스부의 직경방향의 폭을 200㎛로 했지만, 테 라스부의 직경방향의 폭은 이 값으로 한정되는 것은 아니며, 필요에 따라서 변경하여도 좋다.
또한, 본 실시형태에서는, 테라스부는 기판의 (최)외연부(10)를 따라서 형성되었지만, 기판의 최외연부로부터 내측으로 일정 폭만큼 이동한 위치에 형성되어도 좋다.
일반적으로, 기판의 단부는 사진제판시에 이용되는 레지스트 막의 막 두께가 불안정한 등의 영향에 의해, 패턴 형상이 교란되는 경우가 있다. 그 때문에, 이를 피하기 위해, 기판의 단부로부터 예를 들어, 1㎜ 정도 내측에 있어서, 전체 둘레에 걸친 테라스부가 형성되어도 좋다.
<제 2 실시형태>
본 실시형태에 관한 복합 기판의 제조 방법, 및 복합 기판에 대해 설명한다. 또한, 이하의 설명에 있어서는, 이상에 기재된 실시형태에서 설명된 구성 요소와 마찬가지의 구성 요소에 대해서는 동일한 부호를 부여하여 도시하며, 그 상세한 설명에 대해서는 적절히 생략하는 것으로 한다.
<복합 기판의 구성에 대해>
본 실시형태에 관한 복합 기판은 제 1 실시형태에 나타낸 복합 기판, 즉, 도 1, 도 2 및 도 22에 도시된 복합 기판과 동일한 형상이지만, 유로 내가 진공이다.
<복합 기판의 제조 방법에 대해>
다음에, 본 실시형태에 관한 복합 기판의 제조 방법에 대해 설명한다.
본 실시형태에서는, 전체 4공정, 즉 GaN 온 다이아몬드 기판을 준비하는 공정과, 지지 다이아몬드 기판을 준비하는 공정과, 복합 기판을 제작하는 공정과, GaN 온 다이아몬드 트랜지스터를 형성하는 공정 중, 복합 기판을 제작하는 공정만이 제 1 실시형태에 나타난 것과는 상이하다. 그 때문에, 상기 차이에 대해 특별히 상세하게 설명한다.
<복합 기판을 제작하는 공정에 대해>
복합 기판을 제작하는 공정에 대해, 도 31 및 도 32를 참조하면서 설명한다.
여기에서, 도 31은 복합 기판을 제작하는 공정을 나타내는 흐름도이다. 또한, 도 32는 복합 기판을 제작하는 공정 도중 상태의 예를 도시하는 단면도이다.
우선, 고진공으로 유지된 접합 장치 챔버(58) 내에, GaN 온 다이아몬드 기판(2)과 지지 다이아몬드 기판(3)을, 서로 이격시키면서 서로의 접합면을 대향시켜 배치한다(도 31에 있어서의 단계 ST51).
그리고, 양 기판의 접합면, 즉, SiO2 접합층(22) 및 SiO2 접합층(40)을, 각각 이온 건(59)으로부터 발사되는 이온 빔(60)으로 활성화 처리한다(도 31에 있어서의 단계 ST52).
본 실시형태에서는, 표면 활성화 처리에는, 아르곤 이온 빔을 이용한다. 여기에서의 아르곤 이온 빔 처리의 목적은, 접합면의 표면에 있어서의 부착물 또는 오염 등을 제거하는 것, 및 접합면의 표면에 미결합손(댕글링 본드: dangling bond)를 생성시키는 것이다.
아르곤 이온 빔의 조사가 완료된 후, 접합 장치 챔버(58) 내가 고진공으로 유지된 그대로의 상태에서, 양 기판을 접촉시켜 더욱 가압한다. 이렇게 하는 것에 의해, 양 기판을 접합시킨다(도 31에 있어서의 단계 ST53).
상기의 표면 활성화 처리와 접합 처리는 고진공하에서 연속적으로 실행된다. 그 때문에, 접합면의 표면에 형성된 미결합손은 종단되지 않는 상태로, 접촉하는 상대측의 접합면에 있어서의 미결합손과 결합된다. 따라서, 양 기판 사이에 강고한 접합이 형성된다.
본 실시형태에 의하면, 접합면끼리가 접합된 후에 형성되는 공간(43) 내가 접합 장치 챔버(58) 내와 동일한 정도의 고진공이 된다. 그 때문에, 지지 다이아몬드 기판(3)의 분리시에, 공간(43) 내에 약액을 빠르게 침입시킬 수 있다. 즉, 침지 약액 자체를 감압 환경하에 두지 않고, 공간(43) 내의 감압을 실현할 수 있다. 이에 의해, 단시간에서의 지지 다이아몬드 기판(3)의 분리가 가능해진다.
또한, 본 실시형태에서는, 공간(43) 내는 고진공으로 되었지만, 반드시 고진공일 필요는 없으며, 대기압보다 부압이면 좋으며, 공간(43) 내가, 예를 들어 0.05㎫ 정도로 된 경우여도 충분히 효과를 얻을 수 있다.
또한, 공간(43) 내를 진공으로 하기 위해, 제 1 실시형태에서 이용된 친수화 처리를 수반하는 접합법을 감압 환경하에서 실시하는 것은, 접합성의 관점에서 바람직하지 않다. 왜냐하면, 도 21에서는, 접합면의 표면에 있어서의 물 분자를 거치는 수소 결합으로 고정될 필요가 있는 것이 나타났지만, 감압 환경하에서는, 접합면의 표면에 있어서의 수분의 대부분이 이탈되어 버리기 때문에, 충분한 수소 결합이 얻어지지 않는다. 따라서, 공간(43) 내를 진공으로 하려면, 도 32에 도시된 방법에 따라서 접합을 실행하는 것이 바람직하다.
또한, 도 32에 예가 도시된 바와 같이, 진공 중에서의 접합은, 후공정인 트랜지스터 공정에서의 고온 공정 또는 진공 공정에서도, 접합계면의 보이드(미접합부) 또는 공간(43) 내에 봉입된 기체의 팽창에 기인하는 접합 벗겨짐의 리스크를 억제할 수 있다.
이와 같이 본 실시형태에 의하면, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간을 짧게 하면서, 복합 기판을 제작할 수 있다(도 31에 있어서의 단계 ST54).
<이상에 기재된 실시형태에 의해 생기는 효과에 대해>
다음에, 이상에 기재된 실시형태에 의해 생기는 효과의 예를 나타낸다. 또한, 이하의 설명에 있어서는, 이상에 기재된 실시형태에 예가 나타난 구체적인 구성에 근거하여, 상기 효과가 기재되지만, 마찬가지의 효과가 생기는 범위에서, 본원 명세서에 예가 나타나는 다른 구체적인 구성으로 치환할 수 있어도 좋다.
또한, 상기 치환은 복수의 실시형태에 걸쳐져 이루어져도 좋다. 즉, 상이한 실시형태에 있어서, 예가 나타난 각각의 구성이 조합되어, 마찬가지의 효과가 생기는 경우여도 좋다.
이상에 기재된 실시형태에 의하면, 복합 기판의 제조 방법에 있어서, 제 1 기판의 제 1 표면에 제 1 접합재를 형성한다. 여기에서, 제 1 기판은 예를 들어, 지지 다이아몬드 기판(3)에 대응하는 것이다. 또한, 제 1 접합재는 예를 들어, SiO2 접합층(40)에 대응하는 것이다. 그리고, 제 1 표면에는, 지지 다이아몬드 기판(3)의 평면에서 보아 외연부(10)보다 내측에 위치하는 적어도 1개의 움푹부가 형성된다. 여기에서, 움푹부는, 예를 들어 가공 움푹부(35)에 대응하는 것이다. 그리고, SiO2 접합층(40)은 가공 움푹부(35)의 내벽을 따라서 형성된다. 또한, SiO2 접합층(40)은 가공 움푹부(35)의 내벽에 둘러싸이는 공간(43)에는 충전되지 않는다. 그리고, 제 2 기판의 제 2 표면에 제 2 접합재를 형성한다. 여기에서, 제 2 기판은, 예를 들어 GaN 온 다이아몬드 기판(2)에 대응하는 것이다. 또한, 제 2 접합재는, 예를 들어 SiO2 접합층(22)에 대응하는 것이다. 그리고, SiO2 접합층(40)과 SiO2 접합층(22)을 가공 움푹부(35)를 제외한 영역에서 접합한다.
이와 같은 구성에 의하면, 가공 움푹부(35)의 내벽에 둘러싸이는 공간(43)에 용해액이 침입하는 것에 의해, SiO2 접합층(40) 및 SiO2 접합층(22)의 용해가 빨라지기 때문에, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간을 짧게 할 수 있다. 또한, 가공 움푹부(35)가 외연부(10)보다 내측에 형성되는 것에 의해, 의도하지 않는 공정에서, SiO2 접합층(40) 및 SiO2 접합층(22)이 용해되어 버려, 복합 기판이 박리되는 것을 억제할 수 있다.
또한, 본원 명세서에 예가 나타나는 다른 구성 중 적어도 1개를, 이상에 기재된 구성에 적절히 추가한 경우, 즉, 이상에 기재된 구성으로서는 언급되지 않았던 본원 명세서에 예가 나타나는 다른 구성이 적절히 추가된 경우여도, 마찬가지의 효과를 일으키게 할 수 있다.
또한, 특별한 제한이 없는 경우에는, 각각의 처리가 실행되는 순서는 변경할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, SiO2 접합층(40)과 SiO2 접합층(22)의 접합은, SiO2 접합층(40)과 SiO2 접합층(22)을 산소 플라즈마를 이용하여 활성화시킨 후에 실행된다. 이와 같은 구성에 의하면, 활성화된 SiO2 접합층(40)과 활성화된 SiO2 접합층(22)을 접합시키는 것에 의해, 복합 기판(1)을 형성할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, SiO2 접합층(40)과 SiO2 접합층(22)의 접합은, 진공 환경하에서 SiO2 접합층(40)과 SiO2 접합층(22)을 이온 빔을 이용하여 활성화시킨 후에 실행된다. 이와 같은 구성에 의하면, 접합 후의 복합 기판(1)에서 형성되는 공간(43) 내가 진공 상태가 되기 때문에, 공간(43)에 용해액이 침입하기 쉬워진다.
또한, 이상에 기재된 실시형태에 의하면, SiO2 접합층(40)과 SiO2 접합층(22)이 접합된 상태의 복합 기판(1)을 용해액에 침지시킨다. 이와 같은 구성에 의하면, 용해액에 의해 SiO2 접합층(22) 및 SiO2 접합층(40)을 용해시키는 것에 의해, GaN 온 다이아몬드 기판(2)으로부터 지지 다이아몬드 기판(3)을 분리할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 용해액은 불산 수용액(47)이다. 이와 같은 구성에 의하면, 불산 수용액(47)에 의해 SiO2 접합층(22) 및 SiO2 접합층(40)을 용해시키는 것에 의해, GaN 온 다이아몬드 기판(2)으로부터 지지 다이아몬드 기판(3)을 분리할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 복합 기판(1)의 용해액으로의 침지는, 감압 환경하에서 실행된다. 이와 같은 구성에 의하면, 유로로서 기능하는 공간(43)에 충전되어 있던 공기는 공간(43)의 외부로 방출되기 쉬워지기 때문에, 공간(43) 내에 불산 수용액(47)이 용이하게 충전된다.
또한, 이상에 기재된 실시형태에 의하면, 가공 움푹부(35)가 제 1 표면에 있어서의 제 1 방향으로 연장되어 형성된다. 그리고, 복합 기판(1)의 용해액으로의 침지는, 제 1 방향이 용해액의 액면과 교차하도록 복합 기판(1)을 배치하여 실행된다. 이와 같은 구성에 의하면, 지지 다이아몬드 기판(3)의 외연부(10)로부터 침입한 용해액이, 지지 다이아몬드 기판(3)의 중앙부에 도달하기 위해 필요로 하는 시간이 짧아지기 때문에, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간을 짧게 할 수 있다.
이상에 기재된 실시형태에 의하면, 복합 기판은, 제 1 표면을 갖는 지지 다이아몬드 기판(3)과, 제 2 표면을 갖는 GaN 온 다이아몬드 기판(2)과, 제 1 표면에 형성되는 SiO2 접합층(40)과, 제 2 표면에 형성되며, 또한 SiO2 접합층(40)과 접합되는 SiO2 접합층(22)을 구비한다. 그리고, 제 1 표면에는, 지지 다이아몬드 기판(3)의 평면에서 보아 외연부(10)보다 내측에 위치하는 적어도 1개의 가공 움푹부(35)가 형성된다. 또한, SiO2 접합층(40)은 가공 움푹부(35)의 내벽을 따라서 형성되며, 또한 가공 움푹부(35)의 내벽에 둘러싸이는 공간(43)에는 충전되지 않는다. 또한, SiO2 접합층(40)과 SiO2 접합층(22)은 가공 움푹부(35)를 제외한 영역에서 접합된다.
이와 같은 구성에 의하면, 가공 움푹부(35)의 내벽에 둘러싸이는 공간(43)에 용해액이 침입하는 것에 의해, SiO2 접합층(40) 및 SiO2 접합층(22)의 용해가 빨라지기 때문에, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간을 짧게 할 수 있다. 또한, 가공 움푹부(35)가 외연부(10)보다 내측에 형성되는 것에 의해, 의도하지 않은 공정에서 SiO2 접합층(40) 및 SiO2 접합층(22)이 용해되어 버려, 복합 기판이 박리되는 것을 억제할 수 있다.
또한, 본원 명세서에 예가 나타나는 다른 구성 중 적어도 1개를, 이상에 기재된 구성에 적절히 추가한 경우, 즉, 이상에 기재된 구성으로서는 언급되지 않았던 본원 명세서에 예가 나타나는 다른 구성이 적절히 추가된 경우여도, 마찬가지의 효과를 일으키게 할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 공간(43)은 제 1 표면을 따라서 적어도 2방향으로 연장되는 공간이다. 그리고, 공간(43)이 연장되는 2방향간이 이루는 각이, 10° 이상, 또한 90° 이하이다. 이와 같은 구성에 의하면, 복합 기판을 불산 수용액(47)에 침지시킬 때의 방향에 의하지 않고, 공간(43) 내에 불산 수용액(47)이 침입하기 쉬워지기 때문에, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간이 길어지는 일이 없다.
또한, 이상에 기재된 실시형태에 의하면, 외연부(10)의 폭은, 가공 움푹부(35) 사이의 간격의 2배 이상이다. 이와 같은 구성에 의하면, 지지 다이아몬드 기판(3)의 분리 공정 이외의 약액을 이용하는 공정에서도, 부주의하게 지지 다이아몬드 기판(3)이 박리되는 것을 효과적으로 억제할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 가공 움푹부(35)의 폭은 1㎛ 이상, 또한 1㎜ 이하이다. 이와 같은 구성에 의하면, 가공 움푹부(35) 내의 공간(43)에 효과적으로 용해액을 침입시킬 수 있기 때문에, 지지 다이아몬드 기판(3)의 분리에 필요로 하는 시간을 짧게 할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 가공 움푹부(35)는 복수 구비된다. 그리고, 인접하는 가공 움푹부(35) 사이의 간격은 0.1㎛ 이상, 또한 100㎛ 이하이다. 이와 같은 구성에 의하면, 가공 움푹부(35) 사이의 간격이 100㎛ 이하이기 때문에, 공극 부분, 즉, 하한선이 없는 GaN 온 다이아몬드 기판(2)의 부분이 휘어, 지지 다이아몬드 기판(3)과의 평행도가 변화되어 버리는 것을 억제할 수 있다. 그 때문에, 접합된 지지 다이아몬드 기판(3)과 GaN 온 다이아몬드 기판(2) 사이의 평행도를 유지할 수 있다.
또한, 이상에 기재된 실시형태에 의하면, 지지 다이아몬드 기판(3)은 다이아몬드 기판이다. 이와 같은 구성에 의하면, 지지 다이아몬드 기판(3)에 의해 지지하는 것에 의해, GaN 온 다이아몬드 기판(2)을 만곡시키지 않고 GaN 온 다이아몬드 기판(2)에 트랜지스터 공정을 적용하는 것이 가능해진다.
<이상에 기재된 실시형태에 있어서의 변형예에 대해>
이상에 기재된 실시형태에서는, 각각의 구성 요소의 재질, 재료, 치수, 형상, 상대적 배치 관계 또는 실시의 조건 등에 대해서도 기재하는 경우가 있지만, 이들은 전체 국면에 있어서 하나의 예이며, 본원 명세서에 기재된 것으로 한정되는 일은 없는 것으로 한다.
따라서, 예가 나타나지 않은 무수한 변형예, 및 균등물이 본원 명세서에 개시되는 기술의 범위 내에서 상정된다. 예를 들어, 적어도 1개의 구성 요소를 변형하는 경우, 추가하는 경우 또는 생략하는 경우, 또한 적어도 1개의 실시형태에 있어서의 적어도 1개의 구성 요소를 추출하고, 다른 실시형태에 있어서의 구성 요소와 조합하는 경우가 포함되는 것으로 한다.
또한, 모순이 생기지 않는 한, 이상에 기재된 실시형태에 있어서, "1개" 구비되는 것으로 하여 기재된 구성 요소는, "1개 이상" 구비되어 있어도 좋은 것으로 한다.
또한, 이상에 기재된 실시형태에 있어서의 각각의 구성 요소는 개념적인 단위이며, 본원 명세서에 개시되는 기술의 범위 내에는, 1개의 구성 요소가 복수의 구조물로 이루어지는 경우와, 1개의 구성 요소가 있는 구조물의 일부에 대응하는 경우와, 또한 복수의 구성 요소가 1개의 구조물에 구비되는 경우를 포함하는 것으로 한다.
또한, 이상에 기재된 실시형태에 있어서의 각각의 구성 요소에는, 동일한 기능을 발휘하는 한, 다른 구조 또는 형상을 갖는 구조물이 포함되는 것으로 한다.
또한, 본원 명세서에 있어서의 설명은, 본 기술에 따른 모든 목적을 위해 참조되며, 모두, 종래 기술이라고 인정하는 것은 아니다.
또한, 이상에 기재된 실시형태에 있어서, 특별히 지정되지 않고 재료명 등이 기재된 경우는, 모순이 생기지 않는 한, 상기 재료에 다른 첨가물이 포함된, 예를 들어, 합금 등이 포함되는 것으로 한다.
1, 56, 57: 복합 기판 2: GaN 온 다이아몬드 기판
3, 3A: 지지 다이아몬드 기판 10: 외연부
11, 49, 50: Si 기판 12: 버퍼층
13: GaN 막 14: AlGaN 막
15: GaN 온 Si 기판 16: 지지 기판 접착층
17: 지지 기판 18: GaN 전사 기판
19: 보호층 20: 다결정 다이아몬드 막
21: 다결정 다이아몬드 성막 기판 22, 40, 40A, 51: SiO2 접합층
23: 다결정 다이아몬드 웨이퍼 24: 연마면
25: 보호 SiN 막 26: 레지스트 마스크
27: 개구부 28: 마스크부
29: 개구부 폭 30: 마스크부 폭
31: 외연부 마스크부 폭 33: SiN 마스크 개구부
34: SiN 마스크부 35: 가공 움푹부
36: 가공 깊이 37: 가공 폭
38, 41: 테라스부 39: 테라스부 폭
42: 산소 플라즈마 43, 43A: 공간
44: 전극 45: 지지 사파이어 유리
46: 왁스 47: 불산 수용액
52: 막 두께 53, 54: 에칭 거리
58: 접합 장치 챔버 59: 이온 건
60: 이온 빔

Claims (13)

  1. 제 1 기판의 제 1 표면에, 제 1 접합재를 형성하고,
    상기 제 1 표면에는, 상기 제 1 기판의 평면에서 보아 외연부보다 내측에 위치하는 적어도 1개의 움푹부가 형성되며,
    상기 제 1 접합재는 상기 움푹부의 내벽을 따라서 형성되며, 또한 상기 움푹부의 상기 내벽에 둘러싸이는 공간에는 충전되지 않으며,
    제 2 기판의 제 2 표면에, 제 2 접합재를 형성하고,
    상기 움푹부의 상기 내벽에 둘러싸이는 공간이 진공으로 유지된 상태에서, 상기 제 1 접합재와 상기 제 2 접합재를, 상기 움푹부를 제외하는 영역에서 접합하고,
    상기 제 1 접합재와 상기 제 2 접합재가 접합된 상태의 복합 기판을, 상기 제 1 접합재와 상기 제 2 접합재를 용해시키기 위한 용해액에 침지시키고,
    상기 제 1 기판은 상기 제 2 기판을 지지하도록 구성되고,
    상기 제 2 기판의 상기 제 2 표면의 반대면 상에 트랜지스터가 형성되도록 구성되는
    복합 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 접합재와 상기 제 2 접합재의 접합은, 상기 제 1 접합재와 상기 제 2 접합재를 산소 플라즈마를 이용하여 활성화시킨 후에 실행되는
    복합 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 접합재와 상기 제 2 접합재의 접합은, 진공 환경하에서 상기 제 1 접합재와 상기 제 2 접합재를 이온 빔을 이용하여 활성화시킨 후에 실행되는
    복합 기판의 제조 방법.
  4. 삭제
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 용해액은 불산 수용액인
    복합 기판의 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복합 기판의 상기 용해액으로의 침지는 감압 환경하에서 실행되는
    복합 기판의 제조 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 움푹부가 상기 제 1 표면에 있어서의 제 1 방향으로 연장되어 형성되며,
    상기 복합 기판의 상기 용해액으로의 침지는, 상기 제 1 방향이 상기 용해액의 액면과 교차하도록 상기 복합 기판을 배치하여 실행되는
    복합 기판의 제조 방법.
  8. 다이아몬드를 기재로 하는 GaN 트랜지스터 제조용의 복합 기판에 있어서,
    제 1 표면을 갖는 제 1 기판과,
    제 2 표면을 갖는 제 2 기판과,
    상기 제 1 표면에 형성되는 용해 가능한 제 1 접합재와,
    상기 제 2 표면에 형성되며, 또한 상기 제 1 접합재와 접합되는 용해 가능한 제 2 접합재를 구비하고,
    상기 제 1 표면에는, 상기 제 1 기판의 평면에서 보아 외연부보다 내측에 위치하는 적어도 1개의 움푹부가 형성되며,
    상기 제 1 접합재는 상기 움푹부의 내벽을 따라서 형성되며, 또한 상기 움푹부의 상기 내벽에 둘러싸이는 공간에는 충전되지 않으며,
    상기 제 1 접합재와 상기 제 2 접합재는, 상기 움푹부를 제외하는 영역에서 접합되며,
    상기 움푹부의 상기 내벽에 둘러싸이는 공간은 진공이며,
    상기 제 1 기판과 상기 제 2 기판은, 상기 제 1 접합재 및 상기 제 2 접합재의 용해에 의해 분리되고,
    상기 제 1 기판은 상기 제 2 기판을 지지하도록 구성되고,
    상기 제 2 기판의 상기 제 2 표면의 반대면 상에 트랜지스터가 형성되도록 구성되는
    복합 기판.
  9. 제 8 항에 있어서,
    상기 공간은 상기 제 1 표면을 따라서 적어도 2방향으로 연장되는 공간이며,
    상기 공간이 연장되는 2방향간이 이루는 각이 10° 이상이며, 또한 90° 이하인
    복합 기판.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 외연부의 폭은 상기 움푹부 사이의 간격의 2배 이상인
    복합 기판.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 움푹부의 폭은 1㎛ 이상, 또한 1㎜ 이하인
    복합 기판.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 움푹부는 복수 구비되며,
    인접하는 상기 움푹부 사이의 간격은 0.1㎛ 이상, 또한 100㎛ 이하인
    복합 기판.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 기판은 다이아몬드 기판인
    복합 기판.
KR1020217040425A 2019-06-21 2019-06-21 복합 기판의 제조 방법 및 복합 기판 KR102550295B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/024725 WO2020255376A1 (ja) 2019-06-21 2019-06-21 複合基板の製造方法、および、複合基板

Publications (2)

Publication Number Publication Date
KR20220006614A KR20220006614A (ko) 2022-01-17
KR102550295B1 true KR102550295B1 (ko) 2023-06-30

Family

ID=71663966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217040425A KR102550295B1 (ko) 2019-06-21 2019-06-21 복합 기판의 제조 방법 및 복합 기판

Country Status (6)

Country Link
US (1) US20220314357A1 (ko)
EP (1) EP3989263A4 (ko)
JP (1) JP6727460B1 (ko)
KR (1) KR102550295B1 (ko)
CN (1) CN114365262A (ko)
WO (1) WO2020255376A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027413B2 (en) * 2021-08-22 2024-07-02 Vanguard International Semiconductor Corporation Semiconductor structure and method of fabricating the same
JPWO2024004314A1 (ko) * 2022-06-30 2024-01-04
CN115424928B (zh) * 2022-09-20 2023-12-29 上海新微半导体有限公司 金刚石基外延结构及其制备方法、半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
JP2014175335A (ja) * 2013-03-06 2014-09-22 Sumitomo Electric Ind Ltd 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202023A (ja) * 1989-01-31 1990-08-10 Fujitsu Ltd 半導体装置の製造方法
JPH0661340A (ja) * 1992-08-05 1994-03-04 Fujitsu Ltd 張り合わせ半導体基板の製造方法
US6425972B1 (en) * 1997-06-18 2002-07-30 Calipher Technologies Corp. Methods of manufacturing microfabricated substrates
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP2003257805A (ja) * 2002-02-28 2003-09-12 Toshiba Corp 半導体ウエハ及びその製造方法
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
JP2008181990A (ja) * 2007-01-24 2008-08-07 Sony Corp 半導体装置の製造方法および半導体装置
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법
KR20150038335A (ko) * 2012-07-30 2015-04-08 스미또모 가가꾸 가부시키가이샤 복합 기판의 제조 방법 및 반도체 결정층 형성 기판의 제조 방법
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
JP2014175335A (ja) * 2013-03-06 2014-09-22 Sumitomo Electric Ind Ltd 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法

Also Published As

Publication number Publication date
WO2020255376A1 (ja) 2020-12-24
KR20220006614A (ko) 2022-01-17
JPWO2020255376A1 (ja) 2021-09-13
EP3989263A1 (en) 2022-04-27
JP6727460B1 (ja) 2020-07-22
US20220314357A1 (en) 2022-10-06
CN114365262A (zh) 2022-04-15
EP3989263A4 (en) 2022-06-29

Similar Documents

Publication Publication Date Title
KR102550295B1 (ko) 복합 기판의 제조 방법 및 복합 기판
KR100351024B1 (ko) 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
TWI601192B (zh) 用於電漿切割半導體晶圓的方法與設備
JP6425835B2 (ja) ダイヤモンド−半導体複合基板を製造する方法
EP0926709A2 (en) Method of manufacturing an SOI structure
US20110237078A1 (en) SiC SUBSTRATE AND METHOD OF MANUFACTURING THE SAME
US20060049487A1 (en) Semiconductor device and method of manufacturing the same
EP3667417B1 (en) Pellicle and method for producing pellicle
KR20010070456A (ko) 반도체기판 및 그 제작방법
US20120018855A1 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
TWI242796B (en) Substrate and manufacturing method therefor
KR100917941B1 (ko) 임시 지지부가 분리되는 기판의 제조 공정 및 관련 기판
KR101652142B1 (ko) 첩합 웨이퍼의 제조 방법
GB2497664A (en) Substrates for preparing polycrystalline diamond
EP3485505A1 (en) Method of a donor substrate undergoing reclamation
JPH0963912A (ja) 貼り合わせ基板製造方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
EP1542275A1 (en) A method for improving the quality of a heterostructure
JP4531694B2 (ja) 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP7059518B2 (ja) 半導体光素子を作製する方法
TWI758942B (zh) Soi襯底的製造方法
JP7182105B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
TW202247252A (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法
CN118545678A (zh) Mems空腔结构的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant