KR102544239B1 - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR102544239B1
KR102544239B1 KR1020220051074A KR20220051074A KR102544239B1 KR 102544239 B1 KR102544239 B1 KR 102544239B1 KR 1020220051074 A KR1020220051074 A KR 1020220051074A KR 20220051074 A KR20220051074 A KR 20220051074A KR 102544239 B1 KR102544239 B1 KR 102544239B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
light emitting
driving
organic light
Prior art date
Application number
KR1020220051074A
Other languages
English (en)
Other versions
KR20220058874A (ko
Inventor
홍상민
정희성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220051074A priority Critical patent/KR102544239B1/ko
Publication of KR20220058874A publication Critical patent/KR20220058874A/ko
Application granted granted Critical
Publication of KR102544239B1 publication Critical patent/KR102544239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks

Abstract

본 발명의 일 실시예는, 복수의 화소를 함하는 유기발광표시장치에 있어서, 각 화소는 화소전극, 유기발광층,및 대향전극을 구비하는 유기발광소자; 상기 화소전극의 가장자리(edge)를 덮으며, 상기 화소전극의 일부를 노출하는 개구부를 가져 발광영역을 정의하는 화소정의막; 및 상기 화소전극과, 절연층을 사이에 두고 중첩 배치되며 제1방향을 따라 연장된 기준배선;을 포함하며, 상기 기준배선은 상기 개구부의 중심점(CP)과 중첩 배치되고, 상기 개구부는 상기 제1방향과 수직인 제2방향을 따라 상기 화소전극의 일측에 치우쳐서(shift) 배치된, 유기발광표시장치를 개시한다.

Description

유기발광표시장치 {ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명의 실시예들은 유기발광표시장치에 관한 것이다.
유기발광표시장치는 두 개의 전극과 그 사이에 위치하는 유기발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기발광표시장치는 캐소드, 애노드 및 유기발광층으로 이루어진 유기발광소자(organic light emitting device, OLED)를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기발광소자를 구동하기 위한 복수의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다. 복수의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 이러한 유기발광표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
고해상도로 갈수록, 유기발광소자, 유기발광소자를 구동하는 복수의 트랜지스터, 커패시터 및 이들에 신호를 전달하는 배선들을 중첩 배치하게 되며, 이에 따라 다양한 이슈가 발생할 수 있다.
본 발명의 실시예들은 화소 간의 특성 차이를 최소화하면서 측면 칼라 시프트 현상을 줄이고 우수한 시인성을 확보할 수 있는 유기발광표시장치를 제공하고자 한다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예는, 복수의 화소를 포함하는 유기발광표시장치에 있어서, 각 화소는 화소전극, 유기발광층,및 대향전극을 구비하는 유기발광소자; 상기 화소전극의 가장자리(edge)를 덮으며, 상기 화소전극의 일부를 노출하는 개구부를 가져 발광영역을 정의하는 화소정의막; 및 상기 화소전극과, 절연층을 사이에 두고 중첩 배치되며 제1방향을 따라 연장된 기준배선;을 포함하며, 상기 기준배선은 상기 개구부의 중심점(CP)과 중첩 배치되고, 상기 개구부는 상기 제1방향과 수직인 제2방향을 따라 상기 화소전극의 일측에 치우쳐서(shift) 배치된, 유기발광표시장치를 개시한다.
본 실시예에 있어서, 상기 개구부와 중첩 배치되고, 상기 기준배선과 동일층에 배치되며, 상기 기준배선의 일측에 배치된 배선의 수는 상기 기준배선의 타측에 배치된 배선의 수와 동일할 수 있다.
본 실시예에 있어서, 상기 복수의 화소는 적색 화소, 녹색 화소, 청색 화소를 포함하며, 상기 적색 화소와 녹색 화소의 상기 개구부에는 상기 기준배선의 양측에 각각 제1추가배선 및 제2추가배선이 상기 기준배선과 동일층에 배치되며, 상기 녹색 화소의 상기 개구부에는 상기 기준배선만 배치될 수 있다.
본 실시예에 있어서, 상기 기준배선은 각 화소에 구동전압을 전달하는 구동전압선이며, 상기 제1추가배선은 각 화소에 데이터신호를 전달하는 데이터선일 수 있다.
본 실시예에 있어서, 상기 복수의 화소 각각은, 기판 상에 구비되며 구동 게이트 전극을 포함하는 구동 박막 트랜지스터;를 더 포함하며, 상기 화소전극의 적어도 일부는 상기 구동 게이트 전극과 중첩되어 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 화소 각각은, 상기 구동 박막 트랜지스터와 중첩 배치되며, 제1전극 및 제2전극을 구비하는 스토리지 커패시터;를 더 포함하며, 상기 제1전극은 상기 구동 게이트 전극과 일체(一體)로 형성될 수 있다.
본 실시예에 있어서, 상기 구동 박막 트랜지스터는 상기 구동 게이트 전극의 하부에 구비되며 제1게이트 절연막으로 절연되는 구동 반도체층을 포함하며, 상기 제1전극 및 상기 제2전극 사이에는 제2게이트 절연막이 구비될 수 있다.
본 실시예에 있어서, 상기 제2전극은 상기 기준배선과 컨택홀을 통해 연결될 수 있다.
본 발명의 다른 실시예는, 복수의 화소를 포함하는 유기발광표시장치에 있어서, 상기 복수의 화소는 서로 다른 색을 내는 복수의 제1화소, 복수의 제2화소, 및 복수의 제3화소를 포함하며, 상기 복수의 제1화소 각각은, 제1화소전극, 제1유기발광층,및 제1대향전극을 구비하는 제1유기발광소자; 상기 제1화소전극의 가장자리(edge)를 덮으며, 상기 제1화소전극의 일부를 노출하는 제1개구부를 가져 발광영역을 정의하는 제1화소정의막; 및 상기 제1화소전극과, 절연층을 사이에 두고 중첩 배치되며 제1방향을 따라 연장된 제1기준배선;을 포함하며, 상기 제1기준배선은 상기 제1개구부의 중심점(CP)과 중첩 배치되고, 상기 제1개구부는 상기 제1방향과 수직인 제2방향을 따라 상기 제1화소전극의 일측에 치우쳐서(shift) 배치된, 유기발광표시장치를 개시한다.
본 실시예에 있어서, 상기 제1개구부와 중첩 배치되고, 상기 제1기준배선과 동일층에 배치되며, 상기 제1기준배선의 일측에 배치된 배선의 수는 상기 제1기준배선의 타측에 배치된 배선의 수와 동일할 수 있다.
본 실시예에 있어서, 상기 복수의 제2화소 각각은, 제2화소전극, 제2유기발광층,및 제2대향전극을 구비하는 제2유기발광소자; 및 상기 제2화소전극의 가장자리(edge)를 덮으며, 상기 제2화소전극의 일부를 노출하는 제2개구부를 가져 발광영역을 정의하는 제2화소정의막;을 포함하며, 상기 제2화소전극과, 절연층을 사이에 두고 중첩 배치되며 제1방향을 따라 연장된 제2기준배선;을 포함하며, 상기 제2기준배선은 상기 제2개구부의 중심점(CP)과 중첩 배치되고, 상기 제2개구부는 상기 제1방향과 수직인 제2방향을 따라 상기 제2화소전극의 일측에 치우쳐서(shift) 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 제1화소는 녹색을 구현하며, 상기 복수의 제2화소는 청색을 구현할 수 있다.
본 실시예에 있어서, 상기 복수의 제1화소의 상기 제1개구부에는 상기 제1기준배선만 배치되며, 상기 복수의 제2화소의 상기 제2개구부에는 상기 제2기준배선의 양측에 각각 제1추가배선 및 제2추가배선이 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 제2화소 각각은, 제2화소전극, 제2유기발광층,및 제2대향전극을 구비하는 제2유기발광소자; 및 상기 제2화소전극의 가장자리(edge)를 덮으며, 상기 제2화소전극의 일부를 노출하는 제2개구부를 가져 발광영역을 정의하는 제2화소정의막;을 포함하며, 상기 제2개구부는 상기 제1방향과 수직인 제2방향을 따라 상기 제2화소전극의 일측에 치우쳐서(shift) 배치되며, 상기 제2개구부가 상기 제2화소전극의 일측에 치우친 정도는 상기 복수의 제2화소 각각의 위치에 따라 다를 수 있다.
본 실시예에 있어서, 상기 제2개구부가 상기 제2화소전극의 일측에 치우진 정도는 상기 복수의 제2화소가 제2방향을 따라 배치된 위치에 따라 점진적으로 변화할 수 있다.
본 실시예에 있어서, 상기 복수의 제3화소 각각은, 제3화소전극, 제3유기발광층,및 제3대향전극을 구비하는 제3유기발광소자; 및 상기 제3화소전극의 가장자리(edge)를 덮으며, 상기 제3화소전극의 일부를 노출하는 제3개구부를 가져 발광영역을 정의하는 제3화소정의막;을 포함하며, 상기 제3개구부는 상기 제1방향과 수직인 제2방향을 따라 상기 제3화소전극의 일측에 치우쳐서(shift) 배치되며, 상기 제3개구부가 상기 제3화소전극의 일측에 치우친 정도는 상기 복수의 제3화소 각각의 위치에 따라 다를 수 있다.
본 실시예에 있어서, 상기 복수의 제2화소는 적색을 구현하며, 상기 복수의 제3화소는 청색을 구현할 수 있다.
본 실시예에 있어서, 상기 복수의 화소 각각은, 기판 상에 구비되며 구동 게이트 전극을 포함하는 구동 박막 트랜지스터;를 더 포함하며, 상기 제1화소전극의 적어도 일부는 상기 구동 게이트 전극과 중첩되어 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 화소 각각은, 상기 구동 박막 트랜지스터와 중첩 배치되며, 제1전극 및 제2전극을 구비하는 스토리지 커패시터;를 더 포함하며, 상기 제1전극은 상기 구동 게이트 전극과 일체(一體)로 형성될 수 있다.
본 실시예에 있어서, 상기 구동 박막 트랜지스터는 상기 구동 게이트 전극의 하부에 구비되며 제1게이트 절연막으로 절연되는 구동 반도체층을 포함하며, 상기 제1전극 및 상기 제2전극 사이에는 제2게이트 절연막이 구비될 수 있다.
본 발명의 다양한 실시예들에 따르면, 화소 간의 균일한 특성을 유지하면서, 유기발광표시장치의 측면 칼라 시프트 현상이 최소화되며, 우측 WAD 및 좌측 WAD의 균일성을 확보할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 일 실시예에 따른 유기발광표시장치의 하나의 화소의 등가 회로도이다.
도 4는 본 발명의 일 실시예에 따른 유기발광표시장치의 복수의 화소의 발광영역을 나타낸 개략적인 배치도이다.
도 5는 본 발명의 일 실시예에 따른 유기발광표시장치의 화소에 있어서의 복수의 박막트랜지스터 및 커패시터 등의 위치를 개략적으로 도시하는 배치도이다.
도 6은 본 발명의 일 실시예에 따른 유기발광표시장치의 화소에 있어서, 유기발광소자의 화소전극, 발광영역 및 발광영역과 중첩 배치되는 배선들과의 관계를 설명하기 위한 개략적인 배치도이다.
도 7은 도 5을 I-I' 선으로 자른 단면도에 유기발광소자(OLED)가 배치된 상태를 도시하고 있는 도면이다.
도 8은 본 발명에 따른 실시예와 비교하기 위한 비교예를 나타낸다.
도 9는 본 발명의 실시예와 비교예의 색상 별 휘도비 및 백색광의 색좌표를 나타낸다.
도 10은 본 발명의 다른 실시예에 따른 유기발광표시장치의 화소에 있어서, 유기발광소자의 화소전극, 발광영역 및 발광영역과 중첩 배치되는 배선들과의 관계를 설명하기 위한 개략적인 배치도이다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 화소에 있어서, 유기발광소자의 화소전극, 발광영역 및 발광영역과 중첩 배치되는 배선들과의 관계를 설명하기 위한 개략적인 배치도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
또한, 첨부 도면에서는, 하나의 화소에 7개의 박막 트랜지스터(thin film transistor, TFT)와 1개의 커패시터(capacitor)를 구비하는 7 트랜지스터 1 커패시터 구조의 능동 구동(active matrix, AM)형 유기발광표시장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기발광표시장치는 하나의 화소에 복수의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기발광표시장치는 복수의 화소들을 통해 화상을 표시한다.
그러면 본 발명의 일 실시예에 따른 유기발광표시장치에 대하여 도면을 참고로 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치의 일부분을 개략적으로 도시하는 평면도이다. 도 1에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치는 기판(110)을 구비하며, 기판(110)은 화상이 구현되는 디스플레이영역(DA)과 이 디스플레이영역(DA) 외측의 주변영역(PA)을 갖는다. 기판(110)의 디스플레이영역(DA)에는 유기발광소자(organic light-emitting device, OLED)를 포함하는 화소(PX)에 의해 화상을 표시하는 표시부가 배치되며, 기판(110)의 주변영역(PA)에는 디스플레이영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선 및/또는 구동부들이 위치할 수 있다.
디스플레이영역(DA)은 서로 다른 위치에 배치된 제1화소영역(R1) 및 제2화소영역(R2)을 포함한다. 본 실시예에서, 제1화소영역(R1) 및 제2화소영역(R2)에 배치된 화소(PX)의 구조는 모두 동일하게 구성될 수도 있고, 상이하게 구성될 수도 있다. 예컨대, 화소(PX)의 발광영역과 화소전극, 또는 배선간의 배치가 제1화소영역(R1) 및 제2화소영역(R2)에 따라 다르게 구성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 블록도이다.
본 발명의 일 실시예에 의한 유기발광표시장치는 복수의 화소(PX)를 포함하는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함한다.
표시부(10)는 디스플레이영역에 배치되며, 복수의 주사선(SL1 내지 SLn+1), 복수의 데이터선(DL1 내지 DLm), 및 복수의 발광 제어선(EL1 내지 ELn)의 교차부에 위치되어, 대략 행렬 형태로 배열된 복수의 화소(PX)를 포함한다. 복수의 주사선(SL1 내지 SLn+1) 및 복수의 발광 제어선(EL1 내지 ELn)은 행 방향인 제2방향으로 연장되고, 복수의 데이터선(DL1 내지 DLm) 및 구동전압선(ELVDDL)은 열 방향인 제1방향으로 연장되어 있다. 하나의 화소 라인에서 복수의 주사선(SL1 내지 SLn+1)의 n 값은 복수의 발광 제어선(EL1 내지 ELn)의 n 값과 상이할 수 있다.
각 화소(PX)는 표시부(10)에 전달되는 복수의 주사선(SL1 내지 SLn+1) 중 세 개의 주사선에 연결되어 있다. 주사 구동부(20)는 복수의 주사선(SL1 내지 SLn+1)을 통해 각 화소(PX)에 세 개의 주사 신호를 생성하여 전달한다. 즉, 주사 구동부(20)는 제1주사선(SL2~SLn), 제2주사선(SL1~SLn-1) 또는 제3주사선(SL3~ SLn+1)으로 주사 신호를 순차적으로 공급한다.
초기화 전압선(IL)은 외부의 전원 공급원(VINT)으로부터 초기화 전압을 인가받아 각 화소(PX)에 공급할 수 있다.
또한, 각 화소(PX)는 표시부(10)에 연결되는 복수의 데이터선(DL1 내지 DLm) 중 하나의 데이터선, 표시부(10)에 연결되는 복수의 발광 제어선(EL1 내지 ELn) 중 하나의 발광 제어선에 연결되어 있다.
데이터 구동부(30)는 복수의 데이터선(DL1 내지 DLm)을 통해 각 화소(PX)에 데이터 신호를 전달한다. 데이터 신호는 제1주사선(SL2~SLn)으로 주사 신호가 공급될 때마다 주사 신호에 의해 선택된 화소(PX)로 공급된다.
발광 제어 구동부(40)는 복수의 발광 제어선(EL1 내지 ELn)을 통해 각 화소에 발광 제어 신호를 생성하여 전달한다. 발광 제어 신호는 화소(PX)의 발광 시간을 제어한다. 발광 제어 구동부(40)는 화소(PX)의 내부 구조에 따라 생략될 수도 있다.
제어부(50)는 외부에서 전달되는 복수의 영상 신호(IR, IG, IB)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 상기 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.
복수의 화소(PX) 각각은 외부의 구동전원전압(ELVDD) 및 공통전원전압(ELVSS)을 공급받는다. 구동전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 공통전원전압(ELVSS)은 상기 구동전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다. 구동전원전압(ELVDD)은 구동전압선(ELVDDL)을 통해 각 화소(PX)로 공급된다.
복수의 화소(PX) 각각은 복수의 데이터선(DL1 내지 DLm)을 통해 전달된 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 빛을 발광한다.
도 3은 본 발명의 일 실시예에 따른 유기발광표시장치의 하나의 화소(PX)의 등가 회로도이다.
본 발명의 일 실시예에 따른 유기발광표시장치의 하나의 화소(PX)는 복수의 박막 트랜지스터(T1 내지 T7) 및 적어도 하나의 스토리지 커패시터(storage capacitor, Cst)를 포함하는 화소 회로(PC)를 포함한다. 그리고 화소(PX)는 화소 회로(PC)를 통해 구동 전류를 전달받아 발광하는 유기발광소자(organic light emitting device, OLED)를 포함한다.
복수의 박막 트랜지스터는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 제1초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6) 및 제2초기화 박막 트랜지스터(T7)를 포함한다.
화소(PX)는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1주사 신호(Sn)를 전달하는 제1주사선(14), 제1초기화 박막 트랜지스터(T4)에 제2주사 신호(Sn-1)를 전달하는 제2주사선(24), 제2초기화 박막 트랜지스터(T7)에 제3주사신호(Sn+1)를 전달하는 제3주사선(34), 제1발광 제어 박막 트랜지스터(T5) 및 제2발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(15), 데이터 신호(Dm)를 전달하는 데이터선(16), 구동전원전압(ELVDD)을 전달하는 구동전압선(26), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선(22)을 포함한다.
구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1전극(C1)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1)은 제1발광 제어 박막 트랜지스터(T5)를 경유하여 구동전압선(26)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 구동 드레인 전극(D1)은 제2발광 제어 박막 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광소자(OLED)에 구동 전류(Id)를 공급한다.
스위칭 박막 트랜지스터(T2)의 스위칭 게이트 전극(G2)은 제1주사선(14)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 스위칭 소스 전극(S2)은 데이터선(16)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 스위칭 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1)과 연결되어 있으면서 제1발광 제어 박막 트랜지스터(T5)를 경유하여 구동전압선(26)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 제1주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온(turn on)되어 데이터선(16)으로 전달된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막 트랜지스터(T3)의 보상 게이트 전극(G3)은 제1주사선(14)에 연결되어 있다. 보상 박막 트랜지스터(T3)의 보상 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 구동 드레인 전극(D1)과 연결되어 있으면서 제2발광 제어 박막 트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3)은 스토리지 커패시터(Cst)의 제1전극(C1), 제1초기화 박막 트랜지스터(T4)의 제1초기화 소스 전극(S4) 및 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 함께 연결되어 있다. 보상 박막 트랜지스터(T3)는 제1주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 구동 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막 트랜지스터(T4)의 제1초기화 게이트 전극(G4)은 제2주사선(24)과 연결되어 있다. 제1초기화 박막 트랜지스터(T4)의 제1초기화 드레인 전극(D4)은 초기화 전압선(22)과 연결되어 있다. 제1초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 스토리지 커패시터(Cst)의 제1전극(C1), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 함께 연결되어 있다. 제1초기화 박막 트랜지스터(T4)는 제2주사선(24)을 통해 전달받은 제2주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(VINT)을 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1발광 제어 박막 트랜지스터(T5)의 제1발광 제어 게이트 전극(G5)은 발광 제어선(15)과 연결되어 있다. 제1발광 제어 박막 트랜지스터(T5)의 제1발광 소스 전극(S5)은 구동전압선(26)과 연결되어 있다. 제1발광 제어 박막 트랜지스터(T5)의 제1발광 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 구동 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 스위칭 드레인 전극(D2)과 연결되어 있다.
제2발광 제어 박막 트랜지스터(T6)의 제2발광 제어 게이트 전극(G6)은 발광 제어선(15)과 연결되어 있다. 제2발광 제어 박막 트랜지스터(T6)의 제2발광 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 구동 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 보상 소스 전극(S3)과 연결되어 있다. 제2발광 제어 박막 트랜지스터(T6)의 제2발광 제어 드레인 전극(D6)은 유기발광소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 제1발광 제어 박막 트랜지스터(T5) 및 제2발광 제어 박막 트랜지스터(T6)는 발광 제어선(15)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 구동전원전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동 전류(Id)가 흐르게 된다.
제2초기화 박막 트랜지스터(T7)의 제2초기화 게이트 전극(G7)은 제3주사선(34)에 연결되어 있다. 제2초기화 박막 트랜지스터(T7)의 제2초기화 소스 전극(S7)은 유기발광소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 제2초기화 박막 트랜지스터(T7)의 제2초기화 드레인 전극(D7)은 초기화 전압선(22)과 연결되어 있다. 제2초기화 박막 트랜지스터(T7)는 제3주사선(34)을 통해 전달받은 제3주사신호(Sn+1)에 따라 턴 온되어 유기발광소자(OLED)의 애노드(anode) 전극을 초기화시킨다.
스토리지 커패시터(Cst)의 제2전극(C2)은 구동전압선(26)과 연결되어 있다. 스토리지 커패시터(Cst)의 제1전극(C1)은 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3) 및, 제1초기화 박막 트랜지스터(T4)의 제1초기화 소스 전극(S4)에 함께 연결되어 있다.
유기발광소자(OLED)의 캐소드(cathode) 전극은 공통전원전압(ELVSS)과 연결되어 있다. 유기발광소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
한편, 본 발명의 일 실시예에서는 제2초기화 박막 트랜지스터(T7)를 포함하는 7 트랜지스터 1 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
도 4는 발명의 일 실시예에 따른 유기발광표시장치의 복수의 화소(R,G,B)의 발광영역을 나타낸 개략적인 배치도이다. 이 때, 화소의 발광영역은 화소정의막의 개구부에 의해서 정의될 수 있으며, 이에 대해서는 후술한다.
도 4에 도시한 바와 같이, 제1 행(1N)에는 복수의 녹색 화소(G)가 소정 간격 이격되어 배치되어 있고, 인접한 제2 행(2N)에는 복수의 적색 화소(R)와 복수의 청색 화소(B)가 교대로 배치되어 있으며, 인접한 제3 행(3N)에는 복수의 녹색 화소(G)가 소정 간격 이격되어 배치되어 있고, 인접한 제4 행(4N)에는 청색 화소(B)와 적색 화소(R)가 교대로 배치되어 있으며, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 청색 화소(B) 및 적색 화소(R)는 녹색 화소(G)보다 크게 형성되어 있다.
이 때, 제1 행(1N)에 배치된 복수의 녹색 화소(G)와 제2 행(2N)에 배치된 복수의 적색 화소(R) 및 청색 화소(G)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 적색 화소(R) 및 청색 화소(B)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 녹색 화소(G)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 청색 화소(B) 및 적색 화소(R)가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 녹색 화소(G)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배치 구조를 다르게 표현하면, 녹색 화소(G)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 적색 화소(R)이 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 청색 화소(B)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)는 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
본 발명의 화소 배치 구조는 이에 한정되지 않는다. 예컨대, 도 4에서 가상의 사각형(VS)의 중심점에 녹색 화소(G) 대신 청색 화소(B)가 배치되며, 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 적색 화소(R)이 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 녹색 화소(G)가 배치될 수 있다.
이러한 화소 배치 구조를 펜타일 매트릭스(PenTile Matrix)라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
한편, 본 발명의 화소 배치 구조는 상기 펜타일 매트릭스 구조에 한정되지 않는다. 예컨대, 본 발명은 스트라이프(Strip) 배열, 모자익(Mosic) 배열, 델타(Delta) 배열을 갖는 화소 배치 구조에 적용될 수 있다. 또한, 본 발명은 백색광을 내는 화이트 화소를 더 포함하는 화소 배치 구조에도 적용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 유기발광표시장치의 화소에 있어서의 복수의 박막트랜지스터 및 커패시터 등의 위치를 개략적으로 도시하고 있으며, 유기발광소자(OLED)는 생락되어 있다. 도 5에서는 인접하는 세 개의 화소(R, G, B)를 도시한다.
도 5을 참조하면, 화소에는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 제1초기화 박막 트랜지스터(T4), 제1발광 제어 박막 트랜지스터(T5), 제2발광 제어 박막 트랜지스터(T6), 제2초기화 박막 트랜지스터(T7), 스토리지 커패시터(Cst)가 형성되어 있다.
구동 박막 트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트 전극(G1), 구동 소스 전극(S1) 및 구동 드레인 전극(D1)을 포함한다. 구동 소스 전극(S1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 소스 영역에 해당하고, 구동 드레인 전극(D1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 드레인 영역에 해당한다. 구동 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1전극(C1), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3), 및 제1초기화 박막 트랜지스터(T4)의 제1초기화 소스 전극(S4)과 연결된다. 보다 상세하게, 구동 게이트 전극(G1)은 제1전극(C1)과 동일한 층에 일체(一體)로 구비된다. 구동 게이트 전극(G1)과, 보상 드레인 전극(D3) 및 제1초기화 소스 전극(S4)은 제1컨택 배선(CM1)에 의해서 연결된다. 제1컨택 배선(CM1)은 구동 게이트 전극(G1)과 제1컨택홀(51)을 통해서 연결되며, 제1컨택 배선(CM1)은, 보상 드레인 전극(D3)과 제1초기화 소스 전극(S4)의 사이 영역과 제2컨택홀(52)를 통해 연결된다.
스위칭 박막 트랜지스터(T2)는 스위칭 반도체층(A2), 스위칭 게이트 전극(G2), 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)을 포함한다. 스위칭 소스 전극(S2)은 스위칭 반도체층(A2)에서 불순물이 도핑된 스위칭 소스 영역에 해당하고, 스위칭 드레인 전극(D2)은 스위칭 반도체층(A2)에서 불순물이 도핑된 스위칭 드레인 영역에 해당한다. 스위칭 소스 전극(S2)은 제3컨택홀(53)을 통해 데이터선(16)과 연결된다. 스위칭 드레인 전극(D2)은 구동 박막 트랜지스터(T1) 및 제1발광 제어 박막 트랜지스터(T5)와 연결되어 있다. 스위칭 게이트 전극(G2)은 제1주사선(14)의 일부로 형성된다.
보상 박막 트랜지스터(T3)는 보상 반도체층(A3), 보상 게이트 전극(G3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)을 포함한다. 보상 소스 전극(S3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 소스 영역에 해당하고, 보상 드레인 전극(D3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 드레인 영역에 해당한다. 보상 게이트 전극(G3)은 제1주사선(14)의 일부와 제1주사선(14)으로부터 돌출되어 연장된 배선의 일부에 의해 듀얼 게이트 전극을 형성하여 누설 전류(leakage current)를 방지한다.
제1초기화 박막 트랜지스터(T4)는 제1초기화 반도체층(A4), 제1초기화 게이트 전극(G4), 제1초기화 소스 전극(S4) 및 제1초기화 드레인 전극(D4)을 포함한다. 제1초기화 소스 전극(S4)은 제1초기화 반도체층(A4)에서 불순물이 도핑된 제1초기화 소스 영역에 해당하고, 제1초기화 드레인 전극(D4)은 제1초기화 반도체층(A4)에서 불순물이 도핑된 제1초기화 드레인 영역에 해당한다. 제1초기화 드레인 전극(D4)은 제2초기화 박막 트랜지스터(T7)와 연결될 수 있고 제1초기화 소스 전극(S4)은 제2컨택홀(52) 및 제1컨택홀(51)에 구비된 제1컨택 배선(CM1)을 통해 구동 게이트 전극(G1) 및 스토리지 커패시터(Ccst)의 제1전극(C1)과 연결될 수 있다. 제1초기화 게이트 전극(G4)은 제2주사선(24)의 일부로 형성된다. 제1초기화 반도체층(A4)은 제1초기화 게이트 전극(G4)과 두 번 오버랩 됨으로써 듀얼 게이트 전극을 형성한다.
제1발광 제어 박막 트랜지스터(T5)는 제1발광 제어 반도체층(A5), 제1발광 제어 게이트 전극(G5), 제1발광 제어 소스 전극(S5) 및 제1발광 제어 드레인 전극(D5)을 포함한다. 제1발광 제어 소스 전극(S5)은 제1발광 제어 반도체층(A5)에서 불순물이 도핑된 제1발광 제어 소스 영역에 해당하고, 제1발광 제어 드레인 전극(D5)은 제1발광 제어 반도체층(A5)에서 불순물이 도핑된 제1발광 제어 드레인 영역에 해당한다. 제1발광 제어 소스 전극(S5)은 제4컨택홀(54)을 통해 구동전압선(26)과 연결될 수 있다. 제1발광 제어 게이트 전극(G5)은 발광 제어선(15)의 일부로 형성된다.
제2발광 제어 박막 트랜지스터(T6)는 제2발광 제어 반도체층(A6), 제2발광 제어 게이트 전극(G6), 제2발광 제어 소스 전극(S6) 및 제2발광 제어 드레인 전극(D6)을 포함한다. 제2발광 제어 소스 전극(S6)은 제2발광 제어 반도체층(A6)에서 불순물이 도핑된 제2발광 제어 소스 영역에 해당하고, 제2발광 제어 드레인 전극(D6)은 제2발광 제어 반도체층(A6)에서 불순물이 도핑된 제2발광 제어 드레인 영역에 해당한다. 제2발광 제어 드레인 전극(D6)은 제5컨택홀(55)과 연결된 제2컨택 배선(CM2)과 제2컨택 배선(CM2)과 연결된 비아홀(VIA)을 통해 유기발광소자(OLED)의 화소전극과 연결된다. 제2발광 제어 게이트 전극(G6)은 발광 제어선(15)의 일부로 형성된다.
제2초기화 박막 트랜지스터(T7)는 제2초기화 반도체층(A7), 제2초기화 게이트 전극(G7), 제2초기화 소스 전극(S7) 및 제2초기화 드레인 전극(D7)을 포함한다. 제2초기화 소스 전극(S7)은 제2초기화 반도체층(A7)에서 불순물이 도핑된 제2초기화 소스 영역에 해당하고, 제2초기화 드레인 전극(D7)은 제2초기화 반도체층(A7)에서 불순물이 도핑된 제2초기화 드레인 영역에 해당한다. 제2초기화 드레인 전극(D7)은 제7컨택홀(57)과 연결된 제3컨택 배선(CM3)과 연결되며, 제3컨택 배선(CM3)은 제6컨택홀(56)을 통해 초기화 전압선(22)과 연결될 수 있다. 제2초기화 게이트 전극(G7)은 제2주사선(24)의 일부로 형성되며, 제2주사선(24)은 제3주사선의 역할을 수행할 수 있다.
스토리지 커패시터(Cst)의 제1전극(C1)은 구동 게이트 전극(G1)과 직접 연결되며, 제1컨택홀(51) 및 제2컨택홀(52)에 구비된 제1컨택 배선(CM1)을 통해 제1초기화 박막 트랜지스터(T4) 및 보상 박막 트랜지스터(T3)와 연결된다. 제1전극(C1)은 플로팅 전극 형태를 가질 수 있으며 구동 반도체층(A1)과 중첩하도록 배치된다.
스토리지 커패시터(Cst)의 제2전극(C2)은 제1전극(C1)과 중첩하나, 제2전극(C2)이 제1전극(C1)을 완전히 가리도록 중첩하는 것은 아니다. 제2전극(C2)은 제1전극(C1)의 일부를 노출하는 개구(OP)를 포함하며 이 개구(OP) 내에 제1컨택홀(51)이 형성된다. 제2전극(C2)는 제8컨택홀(58)을 통해 구동전압선(26)과 연결된다. 인접한 화소들 간의 제2전극(C2)는 서로 연결되어 형성될 수 있다.
제1주사선(14), 제2주사선(24), 발광 제어선(15)은 모두 동일한 층에 형성되며 제2방향으로 연장된다. 제1주사선(14), 제2주사선(24), 및 발광 제어선(15)은 스토리지 커패시터(Cst)의 제1전극(C1)과 동일한 층에 형성된다.
데이터선(16), 구동전압선(26), 제1컨택 배선(CM1), 제2컨택 배선(CM2), 및 제3컨택 배선(CM3)는 모두 동일한 층에 형성되며 제1방향으로 연장된다.
제2전극(C2) 및 초기화 전압선(22)은 동일한 층에 형성되며 제2방향으로 연장된다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 초기화 전압선(22)은 제1주사선(14) 또는 데이터선(16)과 동일한 층에 형성될 수 있는 등 다양한 변형이 가능하다.
도 6은 본 발명의 일 실시예에 따른 유기발광표시장치의 화소에 있어서, 유기발광소자(OLED)의 화소전극(310), 발광영역을 정의하는 화소정의막(150)의 개구부(150h), 및 개구부(150h)와 중첩되어 배치되는 배선들과의 관계를 설명하기 위한 개략적인 평면도이다. 도 7은 도 5을 I-I' 선으로 자른 단면도에 유기발광소자(OLED)가 배치된 상태를 도시하고 있다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 유기발광표시장치는 복수의 화소를 포함하며, 각 화소는 유기발광소자(OLED), 개구부(150h)에 의해서 발광영역을 정의하는 화소정의막(150), 기준배선에 대응되는 구동전압선(26)을 포함한다.
복수의 화소는 복수의 적색 화소(R), 복수의 녹색 화소(G), 및 복수의 청색 화소(B)를 포함할 수 있다. 도 6에서는 복수의 화소 중 하나의 적색 화소(R), 하나의 녹색 화소(G), 하나의 청색 화소(B)를 도시하고 있다. 전술한 것과 같이, 복수의 화소들은 펜타일 구조로 배열될 수 있다.
유기발광소자(OLED)는 화소전극(310), 유기발광층을 포함하는 중간층(320), 및 대향전극(330)을 포함하며, 유기발광소자(OLED)의 발광영역은 화소정의막(150)의 개구부(150h)에 의해서 정의된다. 유기발광소자(OLED)의 화소전극(310) 및 대향전극(330) 중 어느 하나는 애노드 전극의 기능을 하며, 다른 하나는 캐소드 전극의 기능을 한다.
화소정의막(150)은 화소전극(310)의 가장자리는 덮으며, 화소전극(310)을 일부 노출하는 개구부(150h)를 포함한다. 상기 개구부(150h)에 의해 노출된 화소전극(310) 상에 유기발광층을 포함하는 중간층(320)이 배치되고, 상기 중간층(320) 상부에 대향전극(330)이 배치되어, 화소전극(310)과 대향전극(330) 사이의 중간층(320)에서 빛이 발생하게 되는 바, 상기 개구부(150h)에 의해서 화소의 발광영역이 정의된다고 할 수 있다.
상기 화소전극(310) 하부에는, 화소전극(310)과 절연층(140)을 사이에 두고 중첩 배치되는 배선들, 구동전압선(26), 데이터선(16), 제1컨택 배선(CM1), 제3컨택 배선(CM3)이 구비된다. 상기 배선들은 모두 동일한 층에 형성되며 제1방향으로 연장된다. 본 실시예에서, 상기 배선들은 층간절연막(130) 상에 배치되고 있다.
본 명세서에서는, 상기 배선들 중 화소정의막(150)의 개구부(150h)의 중심점(CP)과 중첩되며 제1방향으로 연장된 배선을 기준배선이라고 지칭한다. 여기서, 개구부(150h)의 중심점(CP)은 개구부(150h)가 그 하부층을 노출하는 영역을 평면도형이라 할 때, 상기 평면도형의 무게중심을 의미할 수 있다.
도 6 및 도 7에 있어서, 기준배선은 구동전압선(26)이 된다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 데이터선(16), 제1컨택 배선(CM1), 제3컨택 배선(CM3) 또는 다른 기능을 하는 배선이 개구부(150h)의 중심점(CP)과 중첩되어 배치된다면, 상기 데이터선(16), 제1컨택 배선(CM1), 제3컨택 배선(CM3) 또는 다른 기능을 하는 배선 또한 기준배선이 될 수 있다.
또한, 도 6에 있어서는 적색 화소(R), 녹색 화소(G), 청색 화소(B)의 기준배선이 모두 구동전압선(26)으로 배치되고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 적색 화소(R) 및 청색 화소(B)의 기준배선은 구동전압선(26)이 되며, 녹색 화소(G)의 기준배선은 데이터선(16) 또는 제3컨택 배선(CM3)이 될 수 있다.
본 실시예에 있어서, 개구부(150h) 내부에는 기준배선 이외에 기준배선과 동일한 층에 배치된 추가배선이 배치될 수 있다. 추가배선은 기준배선과 이격되어 제1방향으로 연장될 수 있다. 이 경우, 기준배선의 일측에 배치된 배선의 수는 기준배선의 타측에 배치된 배선의 수와 동일한 수로 구비된다.
적색 화소(R)의 개구부(150h) 내부에는 적색 화소(R)의 기준배선인 구동전압선(26)의 양측에 추가배선으로 데이터선(16) 및 제1컨택 배선(CM1)이 배치되고 있다. 구동전압선(26)의 일측에 배치된 배선의 수와 구동전압선(26)의 타측에 배치된 배선의 수는 '1'로 동일한 수의 배선이 배치되고 있다.
녹색 화소(G)의 개구부(150h) 내부에는 녹색 화소(G)의 기준배선인 구동전압선(26)의 양측에 추가배선이 배치되고 있지 않다. 녹색 화소(G)를 지나는 구동전압선(26)의 일측에 배치된 배선의 수와 구동전압선(26)의 타측에 배치된 배선의 수는 '0'으로 동일한 수의 배선이 배치되고 있다고 할 수 있다.
청색 화소(B)의 개구부(150h) 내부에는 청색 화소(B)의 기준배선인 구동전압선(26)의 양측에 추가배선으로 데이터선(16) 및 제1컨택 배선(CM1)이 배치되고 있다. 구동전압선(26)의 일측에 배치된 배선의 수와 구동전압선(26)의 타측에 배치된 배선의 수는 '1'로 동일한 수의 배선이 배치되고 있다.
이와 같이, 기준배선 양측으로 추가배선이 배치되는 경우, 추가배선은 기준배선의 일측에 배치된 제1추가배선과 기준배선의 타측에 배치된 제2추가배선으로 구성될 수 있으며, 제1추가배선과 기준배선의 최단 이격 간격 및 제2추가배선과 기준배선의 최단 이격 간격의 차이는 1um 이내로 배치될 수 있다. 즉, 제1추가배선과 제2추가배선은 각각 기준배선을 중심으로 대칭적 또는 유사한 이격거리를 갖고 배치될 수 있다.
도 6에 있어서, 녹색 화소(G)의 개구부(150h) 내부에는 구동전압선(26)만 배치되고 있다. 그러나, 이에 한정되지 않는다. 예컨대, 녹색 화소(G)의 개구부(150h)의 크기 및 화소전극(310G)의 크기를 크게 하여, 개구부(150h) 내부에 추가배선으로 데이터선(16) 및 제3컨택 배선(CM3)이 배치되게 할 수 있다. 또는, 적색 화소(R)의 개구부(150h)의 크기를 줄여, 기준배선인 구동전압선(26)만이 배치되게 할 수 있는 등 다양한 변형이 가능하다.
본 실시예에서, 기준배선 및 추가배선에 대응되는 구동전압선(26), 데이터선(16), 제1컨택 배선(CM1), 제3컨택 배선(CM3)을 상기와 같이 배치하는 것은 유기발광표시장치의 측면 칼라 시프트 현상을 최소화하고 비대칭 WAD(white angular dependancy) 현상을 개선하기 위한 것일 수 있다.
즉, 도 7을 참조하면, 유기발광표시장치를 정면(P점)에서 바라볼 때와 측면(Q1점 또는 Q2점)에서 바라볼 때, 화소의 색을 나타내는 색좌표의 값이 다르게 나타날 수 있다. 또한, 좌측 45도(Q1점)에서 바라볼 때와 우측 45도(Q2점)에서 바라볼 때의 화소의 색을 나타내는 색좌표의 값이 다르게 나타날 수 있다. 본 실시예는 개구부(150h)에 배치되는 배선들의 위치를 조절하여, 유기발광표시장치를 시인하는 각도에 따라서 변화할 수 있는 색좌표의 값을 최소화하고, 좌측에서 바라볼 때와 우측에서 바라볼 때의 색좌표의 값의 차이를 최소화기 위한 것일 수 있다.
상기 기준배선 및 추가배선에 대응되는 구동전압선(26), 데이터선(16), 제1컨택 배선(CM1), 제3컨택 배선(CM3)은 상기 화소전극(310)과 절연층(140)을 사이에 두고 중첩 배치되고 있는 바, 상기 배선들의 상부에 배치된 절연층(140) 및/또는 화소전극(310)은 평탄하지 않고 상기 배선들의 높이에 의해서 단차가 형성될 수 있다. 즉, 배선들에 의해서 그 상부에 구성된 절연층(140) 및/또는 화소전극(310)에 수직으로 굴곡이 발생할 수 있다.
이러한, 배선들의 단차의 영향 또는 배선들의 위치에 따른 영향은 화소들의 광학 특성을 변화시킬 수 있다. 도 7에서와 같이, 절연층(140) 및/또는 화소전극(310)에 형성된 단차 또는 굴곡은 빛의 반사 또는 산란, 반사에 의한 파장의 변화 등에 영향을 줄 수 있으며, 이에 따라, 배선들의 배치가 비대칭인 경우, 좌측점(Q1점)과 우측점(Q2점)에서 시인하는 색좌표의 차이가 더 크게 발생할 수 있다.
따라서, 본 발명의 실시예들에 있어서는 발광영역인 화소정의막(150)의 개구부(150h)의 중심점(CP)을 기준배선이 지나가게 하고, 기준배선을 중심으로 좌우에 추가배선이 동일 수로 배치되도록 하여, 발광영역 내부에서 좌우의 대칭성을 확보하고 있다.
한편, 화소정의막(150)은 화소전극(310)의 가장자리는 덮되, 화소전극(310)의 일부를 노출하는 개구부(150h)를 가져 발광영역을 정의한다. 이 때, 개구부(150h)는 제1방향과 수직인 제2방향을 따라서 화소전극(310)의 일측에 치우쳐서(Shift) 형성된다.
즉, 개구부(150h)의 중심점(CP)을 지나면서 제2방향으로 연장되는 가상의 기준선(VL)과 만나는 화소전극(310)의 끝점(edge point)과 개구부(150h)의 끝점 사이의 거리(L1, L2)가 화소정의막(150)의 중심점(CP)을 기준으로 좌측과 우측이 서로 다르게 형성된다. 도면에서는 L2가 L1보다 더 크게 도시되어 있다. 즉, 화소정의막의 중심점(CP)을 기준으로 우측의 화소전극의 끝단과 개구부의 끝단 사이의 거리(L2)가 좌측의 화소전극의 끝단과 개구부의 끝단 사이의 거리(L1)보다 크게 형성된 것으로 도시하고 있다.
본 실시예에서, 화소정의막(150)의 개구부(150h)가 화소전극(310)의 일측으로 치우쳐서 형성되고 있는 것은 각 화소별로 균일한 기생 커패시턴스를 확보하여, 기생 커패시턴스에 의한 색편차 또는 기타 특성의 차이를 최소화하기 위한 것일 수 있다.
도 7을 참조하면, 화소전극(310)의 하부에는 스토리지 커패시터(Cst)의 제1전극(C1) 및/또는 제2전극(C2), 게이트전극들(G1 ~ G7)이 배치되고 있다. 이에 따라, 화소전극(310)과 스토리지 커패시터(Cst)의 제1전극(C1) 및/또는 제2전극(C2), 게이트전극들(G1 ~ G7) 사이에는 기생 커패시턴스가 발생할 수 있다. 기생 커패시턴스가 각 화소마다 다르다면, 그에 따른 각 화소의 특성이 달라질 수 있다.
본 실시예에서는 각 화소별로 균일한 기생 캐패시턴스 값을 가져가기 위해서 화소전극(310)의 형상은 화소정의막(150)의 개구부(150h)를 중심으로 형성되지 않고, 그 하부의 제1게이트전극 또는 제2게이트전극을 고려하여 형성하고 있기 때문이다.
일 예로, 도 6을 참조하면, 녹색 화소(G)의 경우, 기본 화소전극(311G)에 제2방향으로 연장된 확장 화소전극(313G)을 구비하고 있는 바, 이는 적색 화소(R) 및 청색 화소(B)와 균일한 기생 캐패시턴스 값을 확보하기 위한 것이다. 따라서, 화소전극(310)의 위치를 화소정의막(150)의 개구부(150h)의 위치에 따라서 움직이게 된다면, 이와 같은 기생 캐패시턴스 값에 차이가 발생하게 될 수 있기에, 화소정의막(150)의 개구부(150h)는 화소전극(310)의 일측에 치우쳐서 형성될 수 있다.
이하, 도 7을 참조하면서, 본 발명의 실시예들의 구성을 보다 자세히 설명하도록 한다. 도 7은 도 5을 I-I' 선으로 자른 단면도에 유기발광소자(OLED)가 형성된 상태를 도시하고 있다. 도 5의 I-I' 선은 도 6의 I-I'에 대응된다. 도 7에서는 복수의 박막트랜지스터 중 구동 박막 트랜지스터(T1) 및 스토리지 커패시터(Cst)를 도시하고 있다.
도 7에서는 발명의 특징을 명확히 나타내기 위하여, 절단선을 따라 자른 단면에 배치되는 일부 배선, 일부 전극, 일부 반도체층과 같은 구성요소 중 구동 박막 트랜지스터(T1) 및 스토리지 커패시터(Cst)를 나타내는데 관련성이 적은 구성요소는 생략하여 도시하였다. 따라서, 도 7는 도 5를 실제로 I-I'선을 따라 자른 단면도와 차이가 있을 수 있다.
도 7을 참조하면, 기판(110)은 글라스재, 금속재, 또는 PET(Polyethylene terephthalate), PEN(Polyethylene naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성될 수 있다. 기판(110)은 플렉서블 또는 벤더블 특성을 가질 수 있다. 또한, 기판(110)은 상기 물질의 단층 또는 다층구조를 가질 수 있다.
기판(110) 상에는 버퍼층(111)이 형성될 수 있다. 버퍼층(111)은 기판(110)의 상면의 평활성을 높이거나 기판(110) 등으로부터의 불순물이 구동 박막 트랜지스터(T1)로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘옥사이드/실리콘나이트라이드/실리콘옥사이드로 이루어진 삼중층의 구조를 가질 수 있다.
버퍼층(111) 상에는 구동 박막 트랜지스터(T1)의 구동 반도체층(A1)이 형성된다. 구동 반도체층(A1)은 폴리 실리콘으로 이루어질 수 있으며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함할 수 있다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 도시되지 않았으나, 스위칭 박막 트랜지스터(T2)의 스위칭 반도체층(A2), 보상 박막 트랜지스터(T3)의 보상 반도체층(A3), 제1초기화 박막 트랜지스터(T4)의 제1초기화 반도체층(A4), 제2초기화 박막 트랜지스터(T7)의 제2초기화 반도체층(A7), 제1발광 제어 박막 트랜지스터(T5)의 제1발광 제어 반도체층(A5) 또한 구동 반도체층(A1), 및 제2발광 제어 반도체층(A6)과 연결되어 동시에 형성될 수 있다.
반도체층(A1 내지 A7)을 덮도록 제1게이트 절연막(GI1)이 기판(110) 전면(全面)에 적층된다. 제1게이트 절연막(GI1)은 실리콘산화물 또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 제1게이트 절연막(GI1)은 반도체층과 게이트 전극들을 절연하는 역할을 한다. 본 발명의 일 실시예에 의하면, 제1게이트 절연막(GI1)은 추후에 설명될 제2게이트 절연막(GI2)에 비하여 그 두께가 두꺼울 수 있다. 제1게이트 절연막(GI1)은 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 제1초기화 박막 트랜지스터(T4), 제2초기화 박막 트랜지스터(T7), 제1발광 제어 박막 트랜지스터(T5) 및 제2발광 제어 박막 트랜지스터(T6)의 반도체층과 상기 박막트랜지스터들의 게이트 전극(G1~G7) 사이를 절연하는 역할을 한다. 이러한 제1게이트 절연막(GI1)의 두께가 두꺼운 경우 반도체층과 게이트 전극 사이의 기생 커패시턴스가 줄어들 수 있어 유기발광표시장치에 의해 표시되는 이미지의 얼룩이 감소한다. 또한, 구동 박막 트랜지스터(T1)의 경우 구동 반도체층(A1)과 구동 게이트 전극(G1) 사이의 기생 커패시턴스가 줄어들게 되어 구동 게이트 전극(G1)에 인가되는 게이트 전압(Vgs)의 구동 범위(Driving range)가 넓은 범위를 가지게 된다. 이에 따라, 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)에 인가되는 게이트 전압(Vgs)의 크기를 달리하여 유기발광소자로부터 발광되는 빛이 보다 풍부한 계조를 가지도록 제어할 수 있다.
제1게이트 절연막(GI1) 상부에 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1), 스토리지 커패시터(Cst)의 제1전극(C1)이 형성된다.
또한, 도시되지 않았으나, 스위칭 박막 트랜지스터(T2)의 스위칭 게이트 전극(G2), 보상 박막 트랜지스터(T3)의 보상 게이트 전극(G3), 제1초기화 박막 트랜지스터(T4)의 제1초기화 게이트 전극(G4), 제2초기화 박막 트랜지스터(T7)의 제2초기화 게이트 전극(G7), 제1발광 제어 박막 트랜지스터(T5)의 제1발광 제어 게이트 전극(G5)이 제2발광 제어 게이트 전극(G6), 구동 게이트 전극(G1), 제1전극(C1)과 동시에 형성된다. 구동 게이트 전극(G1), 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 제1초기화 게이트 전극(G4), 제2초기화 게이트 전극(G7), 제1발광 제어 게이트 전극(G5), 제2발광 제어 게이트 전극(G6), 및 제1전극(C1)은 제1게이트 배선(GL1) 물질로 형성되며, 이하에서는 제1게이트 전극이라 한다.
스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 제1초기화 게이트 전극(G4), 제2초기화 게이트 전극(G7), 제1발광 제어 게이트 전극(G5) 및 제2발광 제어 게이트 전극(G6)은 제1주사선(14), 제2주사선(24), 및 발광 제어선(15)이 반도체층과 중첩하는 영역으로 정의된다. 따라서, 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 제1초기화 게이트 전극(G4), 제2초기화 게이트 전극(G7), 제1발광 제어 게이트 전극(G5), 및 제2발광 제어 게이트 전극(G6)을 형성하는 과정은 곧 제1주사선(14), 제2주사선(24), 및 발광 제어선(15)을 형성하는 과정이다. 구동 게이트 전극(G1)은 제1전극(C1)과 일체로 형성된다. 제1게이트 배선(GL1) 물질은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 스토리지 커패시터(Cst)는 구동 박막 트랜지스터(T1)와 중첩하여 구비된다. 상세히, 구동 게이트 전극(G1)과 제1전극(C1)이 일체(一體)로 형성되므로 스토리지 커패시터(Cst)와 구동 박막 트랜지스터(T1)가 중첩하여 배치될 수 밖에 없다. 스토리지 커패시터(Cst)를 구동 박막 트랜지스터(T1)와 중첩하여 배치하고 있어서, 스토리지 커패시터(Cst)의 저장 용량을 충분히 확보할 수 있다.
제1게이트 전극들을 덮도록 제2게이트 절연막(GI2)이 기판(110) 전면(全面)에 적층된다. 제2게이트 절연막(GI2)은 실리콘산화물 또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 제2게이트 절연막(GI2)은 제1게이트 전극들과 제2게이트 전극들을 절연하는 역할을 한다. 또한 제2게이트 절연막(GI2)은 스토리지 커패시터(Cst)의 유전체층 역할을 한다. 스토리지 커패시터(Cst)의 저장 용량을 크게 하기 위해서, 제2게이트 절연막(GI2)은 제1게이트 절연막(GI1)에 비하여 두께가 얇을 수 있다.
제2게이트 절연막(GI2) 상부에 스토리지 커패시터(Cst)의 제2전극(C2)이 형성된다. 제2전극(C2)은 제1전극(C1)과 중첩하도록 형성된다. 그러나, 제2전극(C2)은 제1전극(C1)의 일부를 노출하는 개구(OP)를 포함한다. 이 개구(OP) 내에 형성된 제1컨택홀(51)을 통해 제1전극(C1)은 보상 박막 트랜지스터(T3) 및 제1초기화 박막 트랜지스터(T4)와 연결될 수 있다. 제2전극(C2)은 제2게이트 배선(GL2) 물질로 형성되며, 이하에서는 제2게이트 전극이라 한다. 제2게이트 배선(GL2) 물질 또한 제1게이트 배선(GL1) 물질과 유사하게 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 한 화소의 제2전극(C2)는 인접한 화소의 제2전극(C2)과 직접적으로 연결되어 구비될 수 있다.
스토리지 커패시터(Cst)의 제2전극(C2)을 덮도록 층간절연막(130)이 기판(110) 전면(全面)에 형성된다. 층간절연막(130)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기 절연물로 형성될 수 있다.
버퍼층(111), 제1게이트 절연막(GI1), 제2게이트 절연막(GI2), 층간절연막(130) 등 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
층간절연막(130) 상부에는 구동전압선(26), 데이터선(16), 제1컨택 배선(CM1) 등이 형성되며, 상기 데이터선(16), 구동전압선(26), 제1컨택 배선(CM1) 등의 배선을 덮도록 기판(110) 전면(全面)에 절연층(140)이 형성된다.
절연층(140)은 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물로 형성될 수 있다. 또한, 절연층(140)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기 절연물로 형성될 수 있다. 절연층(140)은 단층 또는 다층으로 구성될 수 있다.
상기 절연층(140) 상에는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 유기발광층을 포함하는 중간층(320)을 갖는 유기발광소자(OLED)가 위치할 수 있다. 화소전극(310)은 절연층(140)에 형성된 비아홀(VIA, 도 5 참조)을 통해 제2컨택 배선(CM2, 도 5 참조)과 연결될 수 있다. 제2컨택 배선(CM2)은 제6컨택홀(56, 도 5 참조)을 통해 제2발광 제어 드레인 전극(D6) 및 제2초기화 소스 전극(S7)과 연결될 수 있다.
절연층(140) 상부에는 화소정의막(150)이 배치된다. 이 화소정의막(150)은 각 화소들에 대응하는 개구부(150h), 즉 적어도 화소전극(310)의 일부가 노출되도록 하는 개구부(150h)를 가짐으로써 화소의 발광영역을 정의하는 역할을 한다. 또한, 도 7에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자(OLED)의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 유기발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 복수개의 유기발광소자들(300)에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
화소전극(310)이 전극의 기능을 할 경우, 상기 화소 전극(310)은 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등을 포함하여 구비될 수 있다. 유기발광표시장치가 전면(前面) 발광형일 경우 상기 화소 전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Yb 또는 Ca 등을 포함하는 반사막을 더 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 화소 전극(310)은 전술한 금속 및/또는 합금을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다. 일부 실시예에서, 화소 전극(310)은 반사형 전극으로 ITO/Ag/ITO 구조를 포함할 수 있다.
상기 대향전극(330)이 캐소드 전극의 기능을 할 경우, 상기 대향전극(330)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca의 금속으로 형성될 수 있다. 유기발광표시장치가 전면 발광형일 경우, 상기 대향전극(330)은 광투과가 가능하도록 구비되어야 한다. 일부 실시예에서, 상기 대향전극(330)은 투명 전도성 금속산화물인 ITO, IZO, ZTO, ZnO, 또는 In2O3 등을 포함하여 구비될 수 있다.
또 다른 실시예에서, 상기 대향전극(330)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 또는 Yb 에서 선택되는 적어도 하나의 물질을 포함하는 박막으로 형성할 수 있다. 예를 들면, 대향전극(330)은 Mg:Ag, Ag:Yb 및/또는 Ag가 단일층 또는 적층 구조로 형성될 수 있다.
도 6 및 도 7에 도시된 바와 같이, 화소전극(310) 하부에는 다양한 배선들이 중첩 배치되고 있으며, 이와 같은 배선들에 의해서 그 상부에 구성된 절연층(140) 및/또는 화소전극(310) 등이 평탄하지 않고 단차가 발생할 수 있다. 즉, 배선들에 의해서 그 상부에 구성된 절연층(140) 및/또는 화소전극(310) 등에 수직으로 굴곡이 발생할 수 있다.
이러한 배선들의 단차의 영향 또는 배선들의 위치에 따른 영향을 최소화하기 위해서 본 발명의 실시예들에 있어서는 발광영역인 화소정의막(150)의 개구부(150h)의 중심점(CP)을 기준배선이 지나가게 하고, 기준배선을 중심으로 좌우에 추가배선이 배치되도록 하여, 발광영역 내부에서 좌우의 대칭성을 확보하고 있다.
한편, 본 발명의 실시예들에 있어서, 화소정의막(150)의 개구부(150h)는 화소전극(310)의 일측으로 치우쳐서 형성( l1 < l2 )되고 있는데, 이는 화소전극(310)과 제1게이트 전극 및/또는 제2게이트 전극들 사이에 발생할 수 있는 기생 커패시턴스를 각 화소별로 균일하게 확보하기 위함이다.
도 8은 본 발명에 따른 실시예와 비교하기 위한 비교예를 나타낸다.
도 8을 참조하면, 적색 화소(R') 및 청색 화소(B')의 개구부의 중심점(CP)에는 기준배선인 제1컨택 배선(CM1)이 지나가고 있으나, 기준배선인 제1컨택 배선(CM1)의 일측과 타측에 배치된 추가배선의 수는 동일하지 않다.
적색 화소(R')의 경우, 기준배선의 좌측에 하나의 추가배선으로 구동전압선(26)이 배치되고 있으며, 기준배선의 우측에는 추가배선이 배치되고 있지 않다.
청색 화소(B')의 경우, 기준배선인 제1컨택 배선(CM1)의 좌측에 두 개의 추가배선인 데이터선(16), 구동전압선(26)이 배치되고 있으며, 기준배선의 우측에는 추가배선이 배치되고 있지 않다.
녹색 화소(G)의 경우, 개구부의 중심점(CP)에 기준배선이 배치되지 않고 있다.
또한, 각 화소(R',G',B')의 개구부(150h')는 제2방향을 따라서 화소전극(310)의 일측으로 치우쳐 배치되지 않는다. 즉, 개구부(150h')의 중심점(CP)을 지나면서 제2방향으로 연장되는 가상의 기준선(VL)과 만나는 화소전극(310)의 끝점(edge point)과 개구부(150h')의 끝점 사이의 거리(L1', L2')가 화소정의막(150)의 중심점(CP)을 기준으로 좌측과 우측이 서로 실질적으로 동일하다. 즉, 화소정의막의 중심점(CP)을 기준으로 우측의 화소전극의 끝단과 개구부의 끝단 사이의 거리(L2')가 좌측의 화소전극의 끝단과 개구부의 끝단 사이의 거리(L1')가 동일한 것으로 도시하고 있다. (L1'=L2')
도 9는 본 발명의 실시예와 비교예의 색상 별 휘도비 및 백색광의 색좌표를 나타낸다.
도 9의 R_45°, G_45°, B_45°는 각각 정면 대비 45도 측면에서 측정한 적색, 녹색, 청색에 대한 휘도비를 나타낸다. 즉, 정면에서 측정한 휘도를 100%라고 가정할 때, 적색, 녹색, 청색에 대한 휘도비를 의미한다. 본 발명의 실시예의 경우, 적색, 녹색, 청색에 대해서 45°측면에서 측정한 휘도비가 각각 44.9%, 41.2%, 37.5%로 모두 비교예의 휘도비보다 상승함을 알 수 있다.
한편, 도 9의 W_x, W_x'은 CIE 1931 색좌표계의 x값을 나타내고 있다. W_x는 정면에서 측정한 백색광의 x좌표를 의미하며, W_x'은 45도 측면에서 측정한 백색광의 x좌표를 의미한다. x좌표에 변화가 있다는 것은 적색에 대한 영향도가 있다는 것을 의미한다. △x는 W_x' - Wx 값인 정면과 측면에서의 색좌표값의 변화를 의미한다.
비교예의 경우, 색좌표의 x값이 정면에서와 측면에서 변화하고 있으나, 본 실시예의 경우, 색좌표의 x값이 변화하지 않음을 알 수 있다. 즉, 본 발명의 실시예를 통해서 각 화소의 측면에서의 휘도의 개선 뿐 아니라 칼라 시프트 현상도 줄일 수 있음을 알 수 있다.
도 10은 본 발명의 다른 실시예에 따른 유기발광표시장치의 화소(PX)에 있어서, 유기발광소자의 화소전극(310), 발광영역을 정의하는 화소정의막(150)의 개구부(150h), 및 개구부와 중첩되어 배치되는 배선과의 관계를 설명하기 위한 개략적인 평면도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 유기발광표시장치는 복수의 화소를 포함하며, 각 화소는 유기발광소자(OLED), 개구부(150h) 에 의해서 발광영역을 정의하는 화소정의막(150), 기준배선에 대응되는 구동전압선(26)을 포함한다. 복수의 화소는 복수의 적색 화소(R), 복수의 녹색 화소(G), 및 복수의 청색 화소(B)를 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치는 적색 화소(R), 녹색 화소(G), 및 청색 화소(B) 중 일부만이 개구부(150h)의 중심점(CP)과 중첩 배치되는 기준배선이 배치되며, 기준배선의 일측에 배치된 추가배선의 수와 기준배선의 타측에 배치된 추가배선의 수는 동일할 수 있다. 여기서, 추가배선은 개구부(150h)와 중첩배치되는 배선을 의미한다.
도 10을 참조하면, 녹색 화소(G) 및 청색 화소(B)의 경우, 개구부(150h)의 중심점(CP)과 중첩 배치되는 기준배선이 배치되며, 기준배선의 일측에 배치된 추가배선의 수와 기준배선의 타측에 배치된 추가배선의 수는 동일하다.
즉, 녹색 화소(G)를 지나는 구동전압선(26)의 일측에 배치된 배선의 수와 구동전압선(26)의 타측에 배치된 배선의 수는 '0'으로 동일한 수의 배선이 배치되고 있다고 할 수 있다.
청색 화소(B)의 개구부(150h) 내부에는 청색 화소(B)의 기준배선인 구동전압선(26)의 양측에 추가배선으로 데이터선(16) 및 제1컨택 배선(CM1)이 배치되고 있다. 구동전압선(26)의 일측에 배치된 배선의 수와 구동전압선(26)의 타측에 배치된 배선의 수는 '1'로 동일한 수의 배선이 배치되고 있다.
이와 같이, 기준배선 양측으로 추가배선이 배치되는 경우, 추가배선은 기준배선의 일측에 배치된 제1추가배선과 기준배선의 타측에 배치된 제2추가배선으로 구성될 수 있으며, 제1추가배선과 기준배선의 최단 이격 간격 및 제2추가배선과 기준배선의 최단 이격 간격의 차이는 1um 이내로 배치될 수 있다. 즉, 제1추가배선과 제2추가배선은 각각 기준배선을 중심으로 대칭적 또는 유사한 이격거리를 갖고 배치될 수 있다.
적색 화소(R)의 경우, 기준배선인 제1컨택 배선(CM1)의 좌측에 하나의 추가배선으로 구동전압선(26')이 배치되고 있으며, 기준배선의 우측에는 추가배선이 배치되고 있지 않다.
한편, 녹색 화소(G) 및 청색 화소(B)의 개구부(150h)는 제1방향과 수직인 제2방향을 따라서 화소전극(310)의 일측에 치우쳐서(Shift) 형성된다. 반면, 적색 화소(R)의 개구부(150h)는 제2방향을 따라서 화소전극(310)의 일측에 치우쳐서 형성되고 있지 않다.
즉, 녹색 화소(G) 및 청색 화소(B)의 경우, 개구부(150h)의 중심점(CP)을 지나면서 제2방향으로 연장되는 가상의 기준선(VL)과 만나는 화소전극(310)의 끝점(edge point)과 개구부(150h)의 끝점 사이의 거리(L1, L2)가 개구부(150h)의 중심점(CP)을 기준으로 좌측과 우측이 서로 다르게 형성된다. 도면에서는 L2가 L1보다 더 크게 도시되어 있다. 즉, 개구부(150h)의 중심점(CP)을 기준으로 우측의 화소전극의 끝단과 개구부의 끝단 사이의 거리(L2)가 좌측의 화소전극의 끝단과 개구부의 끝단 사이의 거리(L1)보다 크게 형성된 것으로 도시하고 있다.
적색 화소(R)의 경우, 화소정의막(150)의 중심점(CP)을 지나면서 제2방향으로 연장되는 가상의 기준선(VL)과 만나는 화소전극(310)의 끝점(edge point)과 개구부(150h)의 끝점 사이의 거리(L1', L2')가 개구부(150h)의 중심점(CP)을 기준으로 실질적으로 동일하게 형성된다.
본 실시예에서, 적색 화소(R)은 도 8의 비교예의 적색 화소와 동일한 구조를 가지며, 녹색 화소(G) 및 청색 화소(B)는 도 6의 실시예와 동일한 구조를 갖는다. 이는 도 9의 데이터를 바탕으로, 적색 화소, 녹색 화소, 청색 화소의 정면 대비 45도 측면에서의 휘도비의 차이를 최소화하기 위한 구성일 수 있다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 유기발광표시장치에서 각각 서로 다른 위치에 배치된 제1화소영역(R1, 도 1 참조)의 일부 화소 및 제2화소영역(R2)의 일부 화소을 나타내고 있다.
도 11a 및 도 11b를 참조하면, 제1화소영역(R1) 및 제2화소영역(R2)에서 녹색 화소(G)의 경우는 개구부(150h)의 내부에 개구부(150h)의 중심점(CP)과 중첩되어 배치되는 기준배선이 배치되며, 기준배선의 일측에 배치된 배선의 수와 기준배선의 타측에 배치된 배선의 수는 동일하게 배치된다. 또한, 제1화소영역(R1) 제2화소영역(R2)에 있어서 녹색 화소(G)의 개구부(150h)는 제1방향과 수직인 제2방향을 따라서 화소전극(310)의 일측에 치우쳐서(Shift) 형성된다. 이와 같은, 녹색 화소(G)의 구조는 제1화소영역(R1) 및 제2화소영역(R2) 뿐 아니라, 유기발광표시장치의 디스플레이영역 전반에 걸쳐서 반영될 수 있다.
그러나, 적색 화소(R) 및 청색 화소(B)는 제1화소영역(R1)과 제2화소영역(R2)에서 서로 다른 구조를 가질 수 있다. 일부 실시예에서, 제1화소영역(R1)과 제2화소영역(R2)은 제2방향을 따라 연장된 하나의 직선상에 배치될 수 있으며, 제1화소영역(R1)은 유기발광표시장치의 디스플레이영역에서 좌측에 배치될 수 있으며, 제2화소영역(R2)은 우측에 배치될 수 있다.
제1화소영역(R1)에서 적색 화소(R)의 개구부(150h)는 화소전극(310R)의 좌측으로 치우쳐서 형성되고 있다. 또한, 청색 화소(B)의 개구부(150h)는 화소전극(310B)의 좌측으로 치우쳐서 형성되고 있다. (L1 < L2)
제2화소영역(R2)에서 적색 화소(R)의 개구부(150h)는 화소전극(310)의 우측으로 치우쳐서 형성되고 있다. 또한, 청색 화소(B)의 개구부(150h)는 화소전극(310)의 우측으로 치우쳐서 형성되고 있다. (L1 > L2)
본 실시예에서, 적색 화소(R)의 개구부(150h) 및 청색 화소(B)의 개구부(150h)가 화소전극(310)의 좌측 또는 우측으로 치우친 정도는 디스플레이 영역의 위치에 따라 변화할 수 있다. 예컨대, 화소영역이 제2방향을 따라서 좌측에서 우측으로 갈수록 L1의 값이 점진적으로 증가할 수 있다.
그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1화소영역(R1)에서 적색 화소(R)의 개구부(150h)는 화소전극(310R)의 우측으로 치우쳐서 형성되며, 제2화소영역(R2)에서 적색 화소(R)의 개구부(150h)는 화소전극(310R)의 좌측으로 치우쳐서 형성되는 등 다양한 변형이 가능할 수 있다.
본 실시예에서, 녹색 화소(G)의 경우는 화소영역의 위치에 따라 개구부(150h) 내의 배선 배치를 균일하게 유지하되, 적색 화소(R) 및 청색 화소(B)의 경우는 화소영역의 위치에 따라 개구부(150h) 내의 배선 배치를 조절하고 있다. 이와 같은 조절에 의해, 유기발광표시장치의 우측 WAD 및 좌측 WAD의 차이를 최소화할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 표시부
14: 제1주사선
15: 발광 제어선
16: 데이터선
22: 초기화 전압선
24: 제2주사선
26: 구동전압선
30: 데이터 구동부
40: 발광 제어 구동부
50: 제어부
51~57: 제1 내지 제7컨택홀
110: 기판
111: 버퍼층
130: 층간절연막
140: 절연층
150: 화소정의막
150h: 개구부
310: 화소전극
320: 중간층
330: 대향전극
OLED: 유기발광소자

Claims (20)

  1. 복수의 화소를 포함하는 유기발광표시장치에 있어서, 제1화소는,
    화소전극, 유기발광층, 및 대향전극을 구비하는 유기발광소자;
    상기 화소전극의 가장자리(edge)를 덮으며, 상기 화소전극의 일부를 노출하는 개구부를 가져 발광영역을 정의하는 화소정의막; 및
    상기 화소전극과 절연층을 사이에 두고 중첩 배치되며 제1방향을 따라 연장된 기준배선;을 포함하며,
    상기 기준배선은 평면상 상기 개구부의 중심점(CP)과 중첩 배치되고,
    상기 화소전극은 상기 제1방향과 수직인 제2방향을 따라 연장된 가상선과 좌측에서 만나는 제1끝단 및 상기 가상선과 우측에서 만나는 제2끝단를 포함하고,
    상기 제1끝단에서 상기 기준배선까지의 수직거리인 제1길이는 상기 제2끝단에서 상기 기준배선까지의 수직거리인 제2길이와 다르게 구비된, 유기발광표시장치.
  2. 제1항에 있어서,
    상기 개구부와 중첩 배치되고, 상기 기준배선의 좌측에 배치된 제1추가배선; 및
    상기 개구부와 중첩 배치되고, 상기 기준배선의 우측에 배치된 제2추가배선;을 더 포함하는, 유기발광표시장치.
  3. 제2항 있어서,
    상기 제1추가배선과 상기 기준배선간의 이격거리, 및 상기 제2추가배선과 상기 기준배선간의 이격거리의 차이는 0 ~ 1μm 인, 유기발광표시장치.
  4. 제2항 있어서,
    상기 제1추가배선에서 상기 제1끝단까지의 최단거리는 상기 제2추가배선에서 상기 제2끝단까지의 최단거리와 상이한, 유기발광표시장치.
  5. 제2항에 있어서,
    상기 제1추가배선 및 상기 제2추가배선은 상기 기준배선과 동일한 층에 배치된, 유기발광표시장치.
  6. 제2항에 있어서,
    상기 기준배선은 각 화소에 구동전압을 전달하는 구동전압선이며,
    상기 제1추가배선은 각 화소에 데이터신호를 전달하는 데이터선인, 유기발광표시장치.
  7. 제1항에 있어서,
    상기 제1화소는,
    기판 상에 구비되며 구동 게이트 전극을 포함하는 구동 박막 트랜지스터;를 더 포함하며,
    상기 화소전극의 적어도 일부는 상기 구동 게이트 전극과 중첩되어 형성된, 유기발광표시장치.
  8. 제7항에 있어서,
    상기 제1화소는,
    상기 구동 박막 트랜지스터와 중첩 배치되며, 제1전극 및 제2전극을 구비하는 스토리지 커패시터;를 더 포함하며,
    상기 제1전극은 상기 구동 게이트 전극과 일체(一體)로 형성된, 유기발광표시장치.
  9. 제8항에 있어서,
    상기 구동 박막 트랜지스터는 상기 구동 게이트 전극의 하부에 구비되며 제1게이트 절연막으로 절연되는 구동 반도체층을 포함하며,
    상기 제1전극 및 상기 제2전극 사이에는 제2게이트 절연막이 구비된, 유기발광표시장치.
  10. 제8항에 있어서,
    상기 제2전극은 상기 기준배선과 컨택홀을 통해 연결된, 유기발광표시장치.
  11. 제1항에 있어서,
    상기 개구부는 상기 가상선과 좌측에서 만나는 제3끝단 및 상기 가상선과 우측에서 만나는 제4끝단을 포함하고,
    상기 제1끝단과 상기 제3끝단 사이의 제3길이는 상기 제2끝단과 상기 제4끝단 사이의 제4길이와 상이한, 유기발광표시장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020220051074A 2017-05-23 2022-04-25 유기발광표시장치 KR102544239B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220051074A KR102544239B1 (ko) 2017-05-23 2022-04-25 유기발광표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170063514A KR102391918B1 (ko) 2017-05-23 2017-05-23 유기발광표시장치
KR1020220051074A KR102544239B1 (ko) 2017-05-23 2022-04-25 유기발광표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170063514A Division KR102391918B1 (ko) 2017-05-23 2017-05-23 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20220058874A KR20220058874A (ko) 2022-05-10
KR102544239B1 true KR102544239B1 (ko) 2023-06-19

Family

ID=61198688

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170063514A KR102391918B1 (ko) 2017-05-23 2017-05-23 유기발광표시장치
KR1020220051074A KR102544239B1 (ko) 2017-05-23 2022-04-25 유기발광표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170063514A KR102391918B1 (ko) 2017-05-23 2017-05-23 유기발광표시장치

Country Status (5)

Country Link
US (4) US10541294B2 (ko)
EP (1) EP3407389A1 (ko)
JP (1) JP7152182B2 (ko)
KR (2) KR102391918B1 (ko)
CN (2) CN117156914A (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137213A (zh) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
US11747531B2 (en) 2016-02-18 2023-09-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
KR102391918B1 (ko) * 2017-05-23 2022-04-29 삼성디스플레이 주식회사 유기발광표시장치
CN106991957B (zh) * 2017-06-07 2020-02-21 京东方科技集团股份有限公司 一种像素结构、显示基板、显示装置和显示方法
US10504969B2 (en) * 2018-01-30 2019-12-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode pixel arrangement structure and display panel
KR20200069697A (ko) * 2018-12-07 2020-06-17 엘지디스플레이 주식회사 유기발광 표시장치
KR20200090313A (ko) * 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109904196A (zh) * 2019-01-30 2019-06-18 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、电子装置
US11581385B2 (en) * 2019-03-28 2023-02-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having additional pad layer
CN114843313A (zh) 2019-03-28 2022-08-02 京东方科技集团股份有限公司 阵列基板、显示面板
CN110277436A (zh) * 2019-06-28 2019-09-24 云谷（固安）科技有限公司 像素排列结构及显示面板
US11735108B2 (en) 2019-07-31 2023-08-22 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
EP4006981A4 (en) * 2019-07-31 2023-04-12 BOE Technology Group Co., Ltd. ELECTROLUMINESCENT DISPLAY PANEL AND DISPLAY DEVICE
US20210408203A1 (en) * 2019-07-31 2021-12-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
RU2721754C1 (ru) 2019-07-31 2020-05-21 Боэ Текнолоджи Груп Ко., Лтд. Электролюминесцентная панель отображения и устройство отображения
CN112585761B (zh) * 2019-07-31 2022-04-19 京东方科技集团股份有限公司 显示基板以及显示装置
WO2021097754A1 (zh) 2019-11-21 2021-05-27 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN114679914B (zh) * 2019-11-29 2023-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4068374A4 (en) 2019-11-29 2022-11-23 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
WO2021102999A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及显示装置
US20220157921A1 (en) * 2020-03-19 2022-05-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN114628610B (zh) 2020-03-25 2023-09-12 京东方科技集团股份有限公司 显示基板和显示装置
CN111489701B (zh) * 2020-05-29 2021-09-14 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
KR20210155427A (ko) * 2020-06-15 2021-12-23 삼성디스플레이 주식회사 표시 장치
CN114730795A (zh) * 2020-08-31 2022-07-08 京东方科技集团股份有限公司 显示基板及显示装置
CN114616616B (zh) * 2020-08-31 2023-12-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
WO2022041237A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114373792A (zh) * 2020-09-10 2022-04-19 京东方科技集团股份有限公司 显示基板及显示装置
KR20220071580A (ko) * 2020-11-24 2022-05-31 엘지디스플레이 주식회사 투명 표시 장치
GB2610513A (en) * 2020-12-15 2023-03-08 Boe Technology Group Co Ltd Display substrate and display device
US20220208942A1 (en) * 2020-12-25 2022-06-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display panel
CN115811902A (zh) * 2021-01-29 2023-03-17 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
KR20220158143A (ko) 2021-05-20 2022-11-30 삼성디스플레이 주식회사 표시 패널
CN113707693B (zh) * 2021-08-13 2023-12-05 深圳市华星光电半导体显示技术有限公司 有机发光二极管像素结构及其制造方法
CN114843329A (zh) * 2022-01-11 2022-08-02 北京京东方技术开发有限公司 显示基板和显示装置
WO2024060031A1 (zh) * 2022-09-20 2024-03-28 京东方科技集团股份有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162463A (ja) 2014-02-26 2015-09-07 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700013B1 (ko) 2004-11-26 2007-03-26 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR100911993B1 (ko) 2008-06-03 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010003880A (ja) 2008-06-20 2010-01-07 Sony Corp 表示装置および電子機器
KR20130007167A (ko) 2011-06-29 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6082907B2 (ja) * 2012-02-17 2017-02-22 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の製造方法
JP2014003116A (ja) * 2012-06-18 2014-01-09 Nikon Corp 撮像素子
KR101939768B1 (ko) 2012-08-01 2019-01-18 엘지디스플레이 주식회사 유기전기발광 표시장치용 어레이 기판 및 그 제조 방법
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102107565B1 (ko) * 2013-12-18 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102145850B1 (ko) * 2014-05-30 2020-08-20 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 픽셀의 리페어 방법
JP2016024966A (ja) * 2014-07-22 2016-02-08 株式会社ジャパンディスプレイ 発光型表示装置
CN104503156A (zh) 2014-12-11 2015-04-08 深圳市华星光电技术有限公司 显示基板及其制造方法
KR102381288B1 (ko) 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102372774B1 (ko) * 2015-03-26 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102415753B1 (ko) 2015-05-04 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102375275B1 (ko) * 2015-09-10 2022-03-18 삼성디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그의 제조방법
KR20180030365A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102519065B1 (ko) 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102391918B1 (ko) * 2017-05-23 2022-04-29 삼성디스플레이 주식회사 유기발광표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162463A (ja) 2014-02-26 2015-09-07 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光表示装置

Also Published As

Publication number Publication date
CN117156914A (zh) 2023-12-01
KR20220058874A (ko) 2022-05-10
US20180342570A1 (en) 2018-11-29
KR20180128545A (ko) 2018-12-04
JP2018198198A (ja) 2018-12-13
US20230255070A1 (en) 2023-08-10
US11659740B2 (en) 2023-05-23
US10811489B2 (en) 2020-10-20
US10541294B2 (en) 2020-01-21
CN108933155B (zh) 2023-10-31
JP7152182B2 (ja) 2022-10-12
KR102391918B1 (ko) 2022-04-29
US20210036094A1 (en) 2021-02-04
US20200152726A1 (en) 2020-05-14
EP3407389A1 (en) 2018-11-28
CN108933155A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
KR102544239B1 (ko) 유기발광표시장치
US20230274704A1 (en) Display apparatus
KR102562901B1 (ko) 디스플레이 장치
KR102255199B1 (ko) 유기 발광 표시 장치
US20230189593A1 (en) Display apparatus
KR102382026B1 (ko) 유기 발광 표시 장치
US11690265B2 (en) Display device having a trench portion
KR20200133095A (ko) 유기발광표시장치
EP3680710A1 (en) Display device including connective wrings within a display area thereof
US20210343959A1 (en) Display apparatus and manufacturing method of the same
KR20210034158A (ko) 디스플레이 장치
KR102227476B1 (ko) 유기 발광 표시 장치
US20230263009A1 (en) Display device
KR20220097678A (ko) 디스플레이 장치
KR20210018646A (ko) 디스플레이 장치 및 그 제조방법
KR20210031583A (ko) 디스플레이 장치
KR20240049739A (ko) 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant