KR102525065B1 - 반도체패키징용 자재의 자동 캘리브레이션 방법 - Google Patents
반도체패키징용 자재의 자동 캘리브레이션 방법 Download PDFInfo
- Publication number
- KR102525065B1 KR102525065B1 KR1020210111514A KR20210111514A KR102525065B1 KR 102525065 B1 KR102525065 B1 KR 102525065B1 KR 1020210111514 A KR1020210111514 A KR 1020210111514A KR 20210111514 A KR20210111514 A KR 20210111514A KR 102525065 B1 KR102525065 B1 KR 102525065B1
- Authority
- KR
- South Korea
- Prior art keywords
- center point
- materials
- confirming
- pick
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 9
- 239000011295 pitch Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000012790 confirmation Methods 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 8
- 239000005022 packaging material Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 238000012546 transfer Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
특히, 본 발명은 다양한 자재의 크기 및 자재간 피치에 따라 최적의 플레이스(Place)위치를 산출함으로써, 픽업된 자재가 미스플레이싱(Misplacing)될 때 발생하는 자재의 틸트(Tilt)를 최소화할 수 있다.
또한, 본 발명은 자재가 놓여지는 복수개의 포켓에 대하여, 포켓의 중심좌표간 거리를 피치 수로 나누어 평균 피치를 계산하고 이를 보정함으로써, 모든 포켓에 노여진 자재들의 위치편차가 최소화되도록 할 수 있는 장점이 있다.
따라서 반도체 분야, 반도체 패키지 제조 분야, 특히 반도체 패키지 제조 공정에서 스퍼터링 공정 분야와 더불어 이에 사용되는 픽앤플레이스 시스템 분야 및 자재정렬장치 분야는 물론, 이와 유사 내지 연관된 분야에서 신뢰성 및 경쟁력을 향상시킬 수 있다.
Description
도 2는 도 1의 단계 'S100'에 대한 구체적인 일 실시예를 나타내는 흐름도이다.
도 3은 도 2의 과정 'S110'에 대한 구체적인 일 실시예를 나타내는 흐름도이다.
도 4 및 도 5는 도 2의 구체적인 일 실시예를 설명하기 위한 도면이다.
도 6 내지 도 13은 도 1이 구체적인 픽앤플레이스 시스템의 일 실시예에 적용되어 수행되는 과정을 설명하는 도면이다.
200 : 보트유닛(Boat unit)
300 : 피커유닛
310 : 피커 311 : 피커축
400 : 비전유닛 401 : 검사영역센터
Claims (3)
- 반도체 제조설비에 구성되어 반도체패키지를 포함하는 자재의 로딩 또는 언로딩 과정에서의 캘리브레이션 방법에 있어서,
자재를 포켓 내에서 특정 위치로 이동시킨 후, 해당 위치에서 자재를 픽업하고 해당 자재의 외곽을 비전으로 확인하여 포켓별 중심점을 산출하는 포켓중심점 산출단계;
포켓의 중심 좌표간 거리를 피치(Pitch) 수로 나누어 평균 피치를 계산하는 평균피치 산출단계; 및
평균 피치만큼 이동하여 적어도 일부의 포켓에 자재를 로딩하여 상태를 점검하는 조정위치 확인단계;를 포함하는 반도체패키징용 자재의 자동 캘리브레이션 방법.
- 제 1항에 있어서,
상기 포켓중심점 산출단계는,
어느 하나의 포켓에서 우하방향에 밀착된 자재의 중심점을 확인하는 우하방위치 확인과정;
어느 하나의 포켓에서 좌상방향에 밀착된 자재의 중심점을 확인하는 좌상방위치 확인과정; 및
상기 우하방위치의 중심점과 좌하방위치의 중심점을 연결한 선분의 중심점을 확인하는 포켓중심점 확인과정;을 포함하는 것을 특징으로 하는 반도체패키징용 자재의 자동 캘리브레이션 방법.
- 제 2항에 있어서,
상기 우하방위치 확인과정은,
대략적인 픽업위치를 설정하는 픽업위치 가설정과정;
피커를 이용하여 해당 자재를 포켓의 우하방모서리에 밀착시킨 후 내려놓는 자재플레이스(Place)과정;
피커를 가설정 된 픽업 위치로 이동시켜 포켓의 우하방모서리에 밀착된 자재를 픽업하는 자재픽업과정; 및
비전을 이용하여 픽업한 자재의 센터위치를 확인하는 자재중심점 확인과정;을 포함하고,
상기 좌상방위치 확인과정은,
상기 우하방위치 확인과정에 대응하는 과정을 포함하는 것을 특징으로 하는 반도체패키징용 자재의 자동 캘리브레이션 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210111514A KR102525065B1 (ko) | 2021-08-24 | 2021-08-24 | 반도체패키징용 자재의 자동 캘리브레이션 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210111514A KR102525065B1 (ko) | 2021-08-24 | 2021-08-24 | 반도체패키징용 자재의 자동 캘리브레이션 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230029247A KR20230029247A (ko) | 2023-03-03 |
KR102525065B1 true KR102525065B1 (ko) | 2023-04-24 |
Family
ID=85510461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210111514A KR102525065B1 (ko) | 2021-08-24 | 2021-08-24 | 반도체패키징용 자재의 자동 캘리브레이션 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102525065B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068529A (ja) | 1999-08-30 | 2001-03-16 | Matsushita Electric Ind Co Ltd | 半導体チップのピックアップ方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904732B1 (ko) * | 2007-10-26 | 2009-06-26 | 주식회사 하이닉스반도체 | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 |
KR101621667B1 (ko) | 2015-10-28 | 2016-05-16 | (주) 에스에스피 | 멀티 피커와 프리사이져를 이용한 자재 이송 및 정렬 장치 |
KR102446951B1 (ko) * | 2015-12-02 | 2022-09-23 | 세메스 주식회사 | 반도체 패키지들 수납 방법 |
KR102283220B1 (ko) * | 2017-10-12 | 2021-07-30 | 주식회사 원익아이피에스 | 웨이퍼 위치 보정 기능을 갖는 웨이퍼 처리 시스템 및 그것의 티칭 방법 |
KR102461359B1 (ko) * | 2018-02-19 | 2022-11-02 | 삼성디스플레이 주식회사 | 얼라인 검사 장치 및 이를 포함하는 합지 검사 시스템 |
KR102287441B1 (ko) * | 2019-07-03 | 2021-08-09 | 주식회사 탑 엔지니어링 | 스테이지 정렬 장치, 이를 포함하는 도포 장치, 및 이를 이용한 스테이지 정렬 방법 |
-
2021
- 2021-08-24 KR KR1020210111514A patent/KR102525065B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068529A (ja) | 1999-08-30 | 2001-03-16 | Matsushita Electric Ind Co Ltd | 半導体チップのピックアップ方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20230029247A (ko) | 2023-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11037810B2 (en) | Teaching method | |
KR101814270B1 (ko) | 본딩 장치 및 본딩 방법 | |
KR101448076B1 (ko) | 부품들을 정렬하기 위한 방법 및 장치 | |
KR102196105B1 (ko) | 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법 | |
US9153470B2 (en) | Wafer handler comprising a vision system | |
JP2013074021A (ja) | アライメント方法 | |
CN108666238B (zh) | 芯片贴装装置及半导体器件的制造方法 | |
US7918640B2 (en) | Position correcting apparatus, vacuum processing equipment and position correcting method | |
KR102297846B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
KR101667488B1 (ko) | 반도체 소자 이송장치 및 반도체 소자 이송방법 | |
EP2059112B1 (en) | Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component | |
KR101237056B1 (ko) | 반도체 패키지 집합체 정렬방법 | |
KR102525065B1 (ko) | 반도체패키징용 자재의 자동 캘리브레이션 방법 | |
US9557375B2 (en) | Group vision alignment for double sided IC device testing | |
US20220045029A1 (en) | Bonding apparatus and bonding method | |
CN102934216B (zh) | 用于对准半导体材料的方法 | |
KR20220097135A (ko) | 반도체 패키지 절단 및 분류 장치 | |
CN113410213A (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
KR20230103832A (ko) | 다이 본딩 설비 및 다이 본딩 설비의 구동 편차 보정 방법 | |
US12224196B2 (en) | Semiconductor manufacturing apparatus, method of reading position of carrier, and method of attaching semiconductor die on carrier using semiconductor manufacturing apparatus | |
KR101210303B1 (ko) | 반도체 소자 위치 보정 방법 및 이를 이용하는 반도체 소자 이송 장치 | |
US20220045030A1 (en) | Bonding apparatus and bonding method | |
JP7429579B2 (ja) | アライナ装置および板状ワークの位置ずれ補正方法 | |
KR102538843B1 (ko) | 반도체 소자 테스트 방법 | |
KR20170006338A (ko) | 웨이퍼 이송 부재를 구비하는 반도체 제조 장치 및 이를 이용한 웨이퍼 이송 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20210824 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230331 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230419 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20230419 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |