KR102503495B1 - 자기 터널 접합 기반의 메모리 디바이스 - Google Patents
자기 터널 접합 기반의 메모리 디바이스 Download PDFInfo
- Publication number
- KR102503495B1 KR102503495B1 KR1020180125384A KR20180125384A KR102503495B1 KR 102503495 B1 KR102503495 B1 KR 102503495B1 KR 1020180125384 A KR1020180125384 A KR 1020180125384A KR 20180125384 A KR20180125384 A KR 20180125384A KR 102503495 B1 KR102503495 B1 KR 102503495B1
- Authority
- KR
- South Korea
- Prior art keywords
- tunnel junction
- free layer
- magnetic tunnel
- magnetic
- horizontal direction
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 241
- 230000005381 magnetic domain Effects 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 230000008859 change Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 230000005415 magnetization Effects 0.000 description 32
- 238000001465 metallisation Methods 0.000 description 28
- 230000015654 memory Effects 0.000 description 15
- 230000006641 stabilisation Effects 0.000 description 13
- 238000011105 stabilization Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
- G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1677—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자 및 기록 회로를 포함한다. 자기 터널 접합 소자는 자유층, 핀 층(pinned layer) 및 터널 장벽을 포함한다. 자유층은 터널 장벽에 의해 핀 층으로부터 수직 방향을 따라 이격되어 있다. 기록 회로는, 자기 터널 접합 소자를, 이 자기 터널 접합 소자의 3개 이상의 상태들 중 목표 상태로 설정하기 위한 명령어를 수신하고, 목표 상태에 대응하는 제1 수평 방향 및 제2 수평 방향의 양쪽을 따라 자유층의 자구벽의 위치를 변경하기 위한 전류를 제공하도록 구성된다.
Description
본 개시는 메모리 디바이스들, 보다 구체적으로 3개 이상의 상태들로 구성되는 자기 터널 접합(magnetic tunnel junction, MTJ) 기반의 디바이스들에 관한 것이다.
대부분의 최신 전자 디바이스들은 전원(power source), 데이터를 저장하기 위한 구성 요소들, 데이터를 처리하기 위한 구성 요소들, 사용자 입력을 수신하기 위한 구성 요소들, 및 사용자 출력을 전달하기 위한 구성 요소들을 포함한다. 이러한 전자 디바이스들은 긴 배터리 수명, 강력한 처리 능력, 및 많은 양의 데이터 저장을 갖는 것이 바람직하지만, 그와 동시에 전자 디바이스들이 작고 가벼운 폼 팩터(form factors)를 유지하는 것이 또한 바람직하다. 이들의 충돌하는 요구 조건들을 충족하기 위해서는 이러한 디바이스들의 구성 요소들이 더 나은 성능을 유지하면서 소형화되는 것이 바람직하다.
일반적으로 메모리 구성 요소들은 예를 들어 고속의 판독 및 기록 동작들이 가능하면서 더 작은 공간 내에 더 많은 데이터를 저장하는 것이 바람직하다. 현재의 비휘발성 메모리의 유형들은 판독/기록 헤드들이 일련의 회전 디스크들에 대해서 데이터를 판독 및 기록하는 전자 기계식 하드 드라이브들을 포함한다. 비휘발성 메모리의 다른 유형들에는 트랜지스터들, 및 임의의 이동식 부품들이 없이 고속의 판독 및 기록 액세스로 데이터를 저장하기 위한 기타의 디바이스들(예를 들어, 커패시터들, 플로팅 게이트 MOSFETs 등)을 사용하는 고체 상태 메모리들을 포함한다.
본 개시는 일반적으로 자기 터널 접합 기반의 메모리 디바이스에 데이터를 기록하기 위한 기술들을 설명한다. 이 기술들은 경우에 따라 보다 작고 가벼운 폼 팩터를 위해 더 높은 데이터 밀도를 제공할 수 있다. 또한, 메모리 자기 터널 접합 기반의 메모리 디바이스 내의 자기 터널 접합 메모리 소자들은 비 이진(non-binary) 데이터를 저장할 수 있는데, 예를 들어, 자기 터널 접합 메모리 소자는 특정 응용 분야들에 특히 유익할 수 있는 3개 이상의 상태들을 가질 수 있다.
일 예시에서, 다중 상태 메모리 디바이스에 대한 기록 동작을 수행하는 방법은, 기록 회로(writing circuitry)에 의해 자기 터널 접합 소자를 그 자기 터널 접합 소자의 3개 이상의 상태들 중 목표 상태로 설정하기 위한 명령어를 수신하는 단계를 포함한다. 자기 터널 접합 소자는 자유층(free layer), 핀 층(pinned layer), 및 터널 장벽(tunnel barrier)을 포함한다. 자유층은 터널 장벽에 의해 핀 층으로부터 수직 방향을 따라 이격되어 있다. 본 방법은, 기록 회로에 의해 목표 상태에 대응하도록 제1 수평 방향 및 제2 수평 방향의 양쪽을 따라 자유층의 자구벽(domain wall)의 위치를 변경하기 위한 전류를 제공하는 단계를 더 포함한다. 수직 방향은 제1 수평 방향 및 제2 수평 방향에 수직이고, 제1 수평 방향은 제2 수평 방향에 수직이다.
다른 예시에서, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자 및 기록 회로를 포함한다. 자기 터널 접합 소자는 자유층, 핀 층, 및 터널 장벽을 포함한다. 자유층은 터널 장벽에 의해 핀 층으로부터 수직 방향을 따라 이격되어 있다. 기록 회로는 자기 터널 접합 소자를 그 자기 터널 접합 소자의 3개 이상의 상태들 중 목표 상태로 설정하기 위한 명령어를 수신하고, 목표 상태에 대응하도록 제1 수평 방향 및 제2 수평 방향의 양쪽을 따라 자유층의 자구벽의 위치를 변경하기 위한 전류를 제공하도록 구성된다. 수직 방향은 제1 수평 방향 및 제2 수평 방향에 수직이고, 제1 수평 방향은 제2 수평 방향에 수직이다.
다른 예시에서, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자를 그 자기 터널 접합 소자의 3개 이상의 상태들 중 목표 상태로 설정하기 위한 명령어를 수신하는 수단을 포함한다. 자기 터널 접합 소자는 자유층, 핀 층, 및 터널 장벽을 포함하고, 자유층은 터널 장벽에 의해 핀 층으로부터 수직 방향을 따라 이격되어 있다. 본 발명의 메모리 디바이스는 목표 상태에 대응하도록 제1 수평 방향 및 제2 수평 방향의 양쪽을 따라 자유층의 자구벽의 위치를 변경하기 위한 전류를 제공하는 수단을 추가로 포함한다. 수직 방향은 제1 수평 방향 및 제2 수평 방향에 수직이고, 제1 수평 방향은 제2 수평 방향에 수직이다.
본 발명의 하나 이상의 양태들의 세부 사항은 첨부된 도면들 및 이하의 설명에서 설명된다. 본 발명에서 설명된 디바이스들, 시스템들, 방법들, 및 기술들의 다른 특징들, 목적들, 및 이점들은 상세한 설명, 도면들 및 청구 범위로부터 명백해질 것이다.
도 1a는 디지털 비트 값을 나타내기 위해 구성된 자기 터널 접합 소자의 개념적인 설명을 도시한다.
도 1b는 센서로서 사용하기 위해 구성되는 도 1a의 자기 터널 접합 소자의 개념적인 설명을 도시한다.
도 2a는 본 발명에 따른 제1 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 2b는 본 발명에 따른 도 2a의 제1 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 3a는 본 발명에 따른 제2 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 3b는 본 발명에 따른 도 3a의 제2 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 4a는 본 발명에 따른 제3 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 4b는 본 발명에 따른 도 4a의 제3 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 5a는 본 발명에 따른 제4 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 5b는 본 발명에 따른 도 5a의 제4 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 6a는 본 발명에 따른 제5 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 6b는 본 발명에 따른 도 6a의 제5 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 7은 본 발명의 기술들을 구현하기 위해 사용될 수 있는 자기 터널 접합 소자들의 어레이의 다이어그램을 도시한다.
도 8은 본 발명의 기술들에 따라 자기 터널 접합 소자에 대한 기록 동작들을 수행하는 방법의 흐름도를 도시한다.
도 1b는 센서로서 사용하기 위해 구성되는 도 1a의 자기 터널 접합 소자의 개념적인 설명을 도시한다.
도 2a는 본 발명에 따른 제1 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 2b는 본 발명에 따른 도 2a의 제1 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 3a는 본 발명에 따른 제2 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 3b는 본 발명에 따른 도 3a의 제2 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 4a는 본 발명에 따른 제3 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 4b는 본 발명에 따른 도 4a의 제3 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 5a는 본 발명에 따른 제4 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 5b는 본 발명에 따른 도 5a의 제4 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 6a는 본 발명에 따른 제5 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다.
도 6b는 본 발명에 따른 도 6a의 제5 자기 터널 접합 소자의 평면도의 개념적인 설명을 도시한다.
도 7은 본 발명의 기술들을 구현하기 위해 사용될 수 있는 자기 터널 접합 소자들의 어레이의 다이어그램을 도시한다.
도 8은 본 발명의 기술들에 따라 자기 터널 접합 소자에 대한 기록 동작들을 수행하는 방법의 흐름도를 도시한다.
컴퓨팅 기술이 발전함에 따라, 공간 응용 분야들 뿐만 아니라 신뢰할 수 있는 응용 분야들을 위한 아날로그 및 뉴로모픽(neuromorphic) 컴퓨팅을 가능하게 하는 필요성이 대두되고 있다. 아날로그 및 뉴로모픽 연산은 디지털 및/또는 2진 메모리를 보완하는 아날로그 메모리 및 데이터 저장 디바이스들의 클래스로부터 이점을 얻을 수 있다. 또한, 아날로그 및 뉴로모픽 연산 데이터 저장 디바이스들은 플랫폼 공통성, 제품화, 자격, 및 레버리지 목적을 위해 기술적으로 유사한 메모리들로부터 더 많은 이점을 얻을 수 있다. 크기, 중량, 및 전력 소비(SWaP)를 줄이기 위해서는 더욱 큰 소형화 및 효율성이 좋은 디바이스들이 요구되고 있다. 자기 멤리스터(memristor)를 실현하는 것은 기술적으로 호환되는 기능을 제공할 수 있으며 방사선 경도와 높은 레벨의 기록 내구성, 판독 내구성, 및 데이터 보존 기능을 갖춘 공간 및 전략적 응용 분야들을 지원하는 자기 저항식 랜덤 액세스 메모리(Magneto-resistive Random Access Memory, MRAM)와 같은 자기 기술들 및 제품들과 유사하다.
뉴로모픽 컴퓨팅 및 계산 알고리즘을 수용할 필요성 또한 동시에 나타나고 있다. 이러한 응용 분야들의 예시들로는 빠른 지형 데이터 처리, 목표 식별, 및 기계 학습을 포함한다. 공통성을 갖춘 아날로그, 다중 레벨, 및 뉴로모픽 컴퓨팅을 지원할 수 있는 메모리 및 데이터 저장 디바이스들이 전략 및 공간 응용 분야들을 구현할 수 있다. 예를 들어, 아날로그 컴퓨팅만을 지원하는 제1 메모리 디바이스를 사용하는 것, 다중 레벨 컴퓨팅만을 지원하는 제2 메모리 디바이스를 사용하는 것, 및 뉴로모픽 컴퓨팅만을 지원하는 제3 메모리 디바이스를 사용하는 것보다는, 본 명세서에 기술된 메모리 디바이스들은 아날로그, 다중 레벨, 및 뉴로모픽 컴퓨팅의 임의의 조합을 지원할 수 있다. 이와 같이, 본 명세서에 기술된 하나 이상의 메모리 디바이스들을 사용하는 시스템들은 아날로그, 다중 레벨, 및 뉴로모픽 컴퓨팅의 각각에 대해 상이한 메모리 및 데이터 저장 디바이스들을 사용하는 시스템들보다 추가적인 응용 분야들을 허용할 수 있다.
고성능 멤리스터는 많은 레벨들의 아날로그 및/또는 다중 상태의 저장과 높은 레벨들의 기록 내구성, 판독 내구성, 및 데이터 보존 기능을 제공할 수 있다. 예를 들어, 컴퓨팅 하드웨어에 대해 본 명세서에 기술된 예시들은 다양한 구성들에서 연결성, IoT, 및 고급 소프트웨어 응용 분야들을 또한 지원할 수 있다.
뉴로모픽 구조 및 멤리스터 응용 분야들을 위한 자기 및/또는 스핀트로닉 디바이스들에 대해 본 명세서에 설명된 예시들은 전하를 기반으로 하는 비자성 기술들과 구별된다. 이러한 디바이스들은 디지털 저장 및 메모리 기술들에 사용되는 현재의 자기 및/또는 스핀트로닉 디바이스들 및 일반적으로 고용량 기술들의 메인스트림으로 적용되는 자기 센서들과 구별된다. 이들 디바이스들은 잠재적으로 고용량 일 수 있는 현재 응용 분야들 및/또는 미래/비상 접근/응용 분야들에 잠재적인 응용 분야를 갖는다. 이러한 자기 디바이스는 유도성 및 스핀 전달과 저항성 및 자기 저항성 효과들을 포함한 자기 터널 접합(MTJ) 기술 상태에서의 진보를 감안할 때, 우수한 내구성, 양호한 데이터 보존, 및 저전력 소비로 비휘발성 뉴로모픽 및 멤리스터 기능을 제공하는 것처럼 보인다.
본 발명은 자기 터널 접합을 기술하는데, 디지털 컴퓨팅에서 이진 상태를 저장하기 위해 일반적으로 사용되는 자유층은 자구벽(domain wall)이 존재하고 전파되고 안정화될 수 있는 자성층으로서 아날로그/뉴로모픽 컴퓨팅에서 사용하기 위해 설계된다. 자구벽이 스윕되고 자유층을 가로질러 배치됨에 따라 결과적으로 자유층에서 순 자화가 발생하면 자기 터널 접합의 저항이 일정 범위의 저항을 취할 수 있게 되고, 따라서 아날로그 및 뉴로모픽 컴퓨팅을 지원하는 다중 상태 및 아날로그 레벨 저장을 제공한다. 자유층에 대한 재료의 선택은 자구벽 전파 및 안정성 특성을 제어하기 위해 사용될 수 있다. 하나 이상의 축들이 사용될 수 있다. 안정화 구성 요소들을 포함한 구조물들은 물리적 기하학적 구조 수정 또는 재료 향상을 통한 자기 정전기 효과와 같은 특정 위치에서 자구벽을 안정화시키기 위해 자유층과 함께 추가적으로 배치할 수 있다. 도체 그라디언트(conductor-gradient) 또는 스핀토크 효과(spintorque effects)를 통해 자구벽 위치를 조정할 수 있다. 본 개시의 몇 가지 예시들은 복수의 상태들을 정의하기 위해 자구벽 구조물들 및/또는 도메인 구성들을 사용할 수 있다. 리드-백(Read-back)은 터널링 자기 저항(Tunneling Magneto-Resistive, TMR) 효과를 이용하여 수행될 수 있다. 일부 예시들에서, 터널 장벽이 비자성 금속으로 대체될 수 있는 거대 자기 저항(Giant Magneto-Resistive, GMR) 효과에 기초하여 리드-백이 수행될 수 있다.
자기 터널 접합 디바이스들을 포함한 일부 메모리 디바이스들과는 대조적으로, 2 가지 동작 모드들을 지원하는데, 그 2 가지 동작 모드들 중 하나는 디지털 정보 저장을 위한 이진 모드(binary mode)이고, 다른 하나는 여기(excitation)에 응답하지만 단일의 안정적인 제로 상태만을 갖는 감지 모드(sensing mode)이다. 전하를 기반으로 하지만 자성이 아니고 또한 스핀트로닉(spintronic)이 아닌 뉴로모픽/맴리스터 응용 분야를 위한 다른 디바이스들이 제안되고 있다. 자기 터널 접합 소자의 자유층을 전류 구동 유도 자기장 또는 스핀 전달 전류로 스위핑 및/또는 평행 이동시킴으로써, 단일 자기 터널 접합 소자는 결과적인 메모리 디바이스가 2개의 동작 모드들을 지원하는 자기 터널 접합 디바이스들에 비해 더 나은 성능으로 더 작아지도록 허용할 수 있는 3 가지 이상의 상태들로 설정될 수 있다.
도 1a는 디지털 비트 값을 나타내기 위해 구성된 자기 터널 접합 소자(100)의 개념적인 설명을 도시한다. 자기 터널 접합 소자(100)는 예컨대 수십억개 이상의 자기 터널 접합 소자들을 포함하는 보다 큰 메모리 디바이스의 일부를 형성할 수 있다. 자기 터널 접합 소자(100)는 상부 접촉부(102), 자유층(104), 터널 장벽(106), 핀 층(108) 및 하부 접촉부(110)를 포함할 수 있다.
상부 접촉부(102) 및 하부 접촉부(110)는 연결부가 자기 터널 접합 소자(100)의 상태를 판독할 수 있게 하는 전도성 재료로 형성될 수 있다. 전도성 재료들의 예시들에는 구리를 포함할 수 있지만, 이들로 제한되지는 않는다.
자유층(104)은 양방향 화살표 기호(112A)에 의해 나타낸 바와 같이 평행한 방향과 양방향 화살표 기호(112B)에 의해 나타낸 바와 같이 역평행한 방향 사이에서 자유롭게 스위칭하는 자화 방향을 포함할 수 있다. 자기 터널 접합 소자(100)에 적절한 자기장을 인가함으로써, 자유층(104)의 자화 방향을 반전시킬 수 있다.
터널 장벽(106)은 자유층(104)과 핀 층(108)을 분리하는 비자성 금속을 포함한다. 일부 예시들에서, 터널 장벽(106)은 구리, 알루미늄 산화물, 마그네슘 산화물, 또는 다른 재료로 형성될 수 있다.
핀 층(108)은 단일 방향으로 고정되거나 "피닝된(pinned)" 자화 방향을 포함할 수 있다. 예를 들어, 단일 화살표 기호(114A)로 나타낸 바와 같이, 핀 층(108)은 평행한 방향으로 고정될 수 있다. 다른 예시들에서, 핀 층(108)은 단일 화살표 기호(114B)로 나타낸 바와 같이 역평행한 방향으로 고정될 수 있다. 도 1a의 예시에서, 핀 층(108)은 동작 자기장이 자기 터널 접합 소자(100)에 인가될 때, 핀 층(108)의 자화 방향이 핀 층(108)의 자화 방향이 상대적으로 고정된 채로 유지되는 특정 방향으로 "고정"되도록 반 강자성 층을 포함할 수 있다. 이러한 방식으로, 자기 터널 접합 소자(100)에 적절한 자기장을 인가하면, 핀 층(108)의 자화 방향이 동일하게 유지되는 동안 자유층(104)의 자화 방향이 반전될 수 있다.
도 1a의 예시에서, 자유층(104)의 자화 방향은 자기 터널 접합 소자(100)가 제1 상태 또는 제2 상태에서 동작하는지의 여부를 결정하는데 사용된다. 예를 들어, 기록 회로는 자유층(104)의 자화 방향이 자기 터널 접합 소자(100)를 논리 '0'에서 논리 '1'로 설정하기 위해 반전시키도록 자기 터널 접합 소자(100)에 적절한 자기장을 인가할 수 있다.
도 1b는 센서로서 사용하기 위해 구성되는 도 1a의 자기 터널 접합 소자(100)의 개념적인 설명을 도시한다. 도 1b의 예시에서는, 자유층(104)의 자화 방향을 사용하는 것 이외에, 자유층(104)의 자화의 크기는 자기 터널 접합 소자(100)에서 자기장의 방향 및 크기를 검출하는데 사용된다. 보다 구체적으로, 예를 들어, 양 화살표 기호(113A)에 의해 나타낸 바와 같이 평행한 방향을 따르는 자화의 크기 및/또는 양방향 화살표 기호(113B)에 의해 나타낸 바와 같이 역평행한 방향을 따르는 자화의 크기는 자기 터널 접합 소자(100)의 저항 및/또는 자기 저항을 사용하여 검출될 수 있다. 이러한 방식으로, 자기 터널 접합 소자(100)는 센서로서 사용될 수 있다.
도 2a는 본 발명에 따른 제1 자기 터널 접합 소자(200)의 측면도의 개념적인 설명을 도시한다. 자기 터널 접합 소자(200)는 예를 들어, 수십억개 이상의 자기 터널 접합 소자를 포함하는 더 큰 메모리 디바이스의 일부를 형성할 수 있다. 자기 터널 접합 소자(200)는 상부 접촉부(202), 자유층(204), 터널 장벽(206), 핀 층(208) 및 하부 접촉부(210)를 포함할 수 있다. 상부 접촉부(202)는 도 1a 및 도 1b의 상부 접촉부(102)의 예일 수 있다. 자유층(204)은 도 1a 및 도 1b의 자유층(104)의 예일 수 있다. 터널 장벽(206)은 도 1a 및 도 1b의 터널 장벽(106)의 예일 수 있다. 핀 층(208)은 도 1a 및 도 1b의 핀 층(108)의 예일 수 있다. 예를 들어, 핀 층(208)은 단일 화살표 기호(214A)에 의해 나타낸 바와 같이 평행한 방향으로 고정될 수 있거나, 단일 화살표 기호(214B)로 나타낸 바와 같이 역평행한 방향으로 고정될 수 있다. 하부 접촉부(210)는 도 1a 및 도 1b의 하부 접촉부(110)의 일 예일 수 있다.
도 2a의 예시에서는, 기록 회로는 자유층(204)의 자화 방향을 반전시키도록 자기 터널 접합 소자(200)에 적절한 자기장을 인가할 수 있다. 예를 들어, 기록 회로는 자유층(204)의 자화 방향을 이중 화살표 기호(212A)로 나타낸 바와 같이 평행한 방향으로부터 이중 화살표 기호(212B)로 나타낸 바와 같이 역평행한 방향으로 반전시키도록 자기 터널 접합 소자(200)에 적절한 자기장을 인가할 수 있다.
도 2a에 도시된 바와 같이, 자유층(204)은 핀 층(208)으로부터 수직 방향(220)을 따라 터널 장벽(206)에 의해 이격되어 있다. 또한, 자유층(204)은 제1 수평 방향(222) 및 제2 수평 방향(224)의 양쪽 모두를 따라 연장된다.
도 2b는 본 발명에 따른 도 2a의 제1 자기 터널 접합 소자(200)의 평면도의 개념적인 설명을 도시한다. 설명의 목적만을 위해서, 도 2b는 상부 접촉부(202)를 포함하지 않는 제1 자기 터널 접합 소자(200)의 평면도를 도시한다. 제1 자기 터널 접합 소자(200)는 도 2a에 도시된 바와 같이 자유층(204)에 인접하게 배치된 상부 접촉부(202)를 포함할 수 있음을 이해해야 한다. 자유층(204)은 자구벽(230), 피닝 사이트(232-237), 자구벽 핵 형성제(nucleator)(244) 및 입력 전류 금속화(238)를 포함할 수 있다.
자구벽(230)은 자유층(204)의 상이한 도메인들을 분리할 수 있다. 예를 들어, 자구벽(230)은 자유층(204)이 도 2a의 양방향 화살표 기호(212A)에 의해 나타낸 바와 같이 평행한 방향일 때, 단일 화살표 기호(226A)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(228A)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다. 일부 예시들에서, 자구벽(230)은 자유층(204)이 도 2a의 양방향 화살표 기호(212B)에 의해 나타낸 바와 같이 역평행한 방향일 때, 단일 화살표 기호(226B)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(228B)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다.
일부 예시들에서, 자유층(204)은 피닝 사이트들(232-237)을 포함할 수 있다. 피닝 사이트들은 노치, 보이드, 상이한 재료로 형성된 자유층(204)의 부분, 또는 다른 피닝 사이트들을 지칭할 수 있다. 도시된 바와 같이, 자구벽(230)은 피닝 사이트(232) 및 피닝 사이트(233) 상에 배열될 수 있다. 일부 예시들에서, 자구벽(230)은 피닝 사이트(234) 및 피닝 사이트(235) 상에 배열될 수 있다. 일부 예시들에서, 자구벽(230)은 피닝 사이트(236) 및 피닝 사이트(237) 상에 배열될 수 있다. 도 2b의 예시는 3 쌍의 피닝 사이트들을 설명하고 있지만, 3 쌍 이상의 피닝 사이트들이 사용될 수 있다. 또한, 도 2b의 예시는 피닝 사이트들 사이의 균일한 간격을 도시하고 있지만, 일부 예시들에서 피닝 사이트들은 불균일한 간격을 가질 수 있다. 예를 들어, 피닝 사이트(232)는 피닝 사이트(232)를 제2 인접한 피닝 사이트로부터 분리하는 거리와 상이한 거리만큼 제1 인접한 피닝 사이트로부터 이격될 수 있다.
입력 전류 금속화(238)는 자유층(204) 내의 자구벽(230)의 위치를 변경하기 위해 자구벽(230)을 스윕하는 유도 및/또는 스핀 전달 전류 또는 전하를 나타낼 수 있다.
도 2a 및 도 2b의 예시에서, 기록 회로는 자구벽(230)이 양방향 화살표 기호(231)로 나타낸 바와 같이 제2 수평 방향(224)을 따라 스윕하도록 자기 터널 접합 소자(200)에 적절한 입력 전류 금속화(238)를 인가할 수 있다. 예를 들어, 기록 회로는 자유층(204)의 자화 방향이 피닝 사이트(232 및 233)로부터 피닝 사이트(234 및 235)로 고정하도록 자기 터널 접합 소자(200)에 적절한 자기장을 인가할 수 있다. 다른 예시에서, 기록 회로는 자유층(204)의 자화 방향이 피닝 사이트(232 및 233)로부터 피닝 사이트(236 및 237)로 고정하도록 자기 터널 접합 소자(200)에 적절한 자기장을 인가할 수 있다. 이런 방식으로, 기록 회로는 자유층(204)의 자구벽(230)이 제1 상태 논리 '00'에 대응하는 제1 위치(예를 들어, 피닝 사이트들(232 및 233)), 제2 상태 논리 '01'에 대응하는 제2 위치(예를 들어, 피닝 사이트(234, 235)), 및 제3 상태 논리 '10'에 대응하는 제3 위치(예를 들어, 피닝 사이트(236 및 237))로 변환되도록 자기 터널 접합 소자(200)에 적절한 자기장을 인가할 수 있다.
본 명세서에 기술된 하나 이상의 기술들에 따르면, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자(200) 및 기록 회로(예를 들어, 도 7의 기록 회로(721))를 포함할 수 있다. 도시된 바와 같이, 자기 터널 접합 소자(200)는 자유층(204), 핀 층(208) 및 터널 장벽(206)을 포함할 수 있으며, 자유층(204)은 터널 장벽(206)에 의해 핀 층(208)으로부터 수직 방향(220)을 따라 이격되어 있다. 도 2b의 예시에서, 기록 회로는 자기 터널 접합 소자(200)를 자기 터널 접합 소자(300)의 3 이상의 상태들(예를 들어, 피닝 사이트(232 및 233), 피닝 사이트(234 및 235), 피닝 사이트(236 및 237) 등) 중 목표 상태로 설정하기 위한 명령어를 수신하고, 제2 수평 방향(224)을 따라 자유층(204)의 자구벽(230)의 위치를 목표 상태에 대응시키기 위해 변경하기 위한 전류를 제공하도록 구성된다. 도시된 바와 같이, 수직 방향(220)은 제1 수평 방향(222) 및 제2 수평 방향(224)에 수직이고, 제1 수평 방향(222)은 제2 수평 방향(224)에 수직이다.
도 3a는 본 발명에 따른 제2 자기 터널 접합 소자의 측면도의 개념적인 설명을 도시한다. 자기 터널 접합 소자(300)는, 예를 들어 수십억개 이상의 자기 터널 접합 소자들을 포함하는 보다 큰 메모리 디바이스의 일부를 형성할 수 있다. 자기 터널 접합 소자(300)는 상부 접촉부(302), 자유층(304), 터널 장벽(306), 핀 층(308), 및 하부 접촉부(310)를 포함할 수 있다. 상부 접촉부(302)는 도 1a 및 도 1b의 상부 접촉부(102)의 일 예일 수 있다. 자유층(304)은 도 1a 및 도 1b의 자유층(104)의 일 예일 수 있다. 터널 장벽(306)은 도 1a 및 도 1b의 터널 장벽(106)의 일 예일 수 있다. 핀 층(308)은 도 1a 및 도 1b의 핀 층(108)의 일 예일 수 있다. 예를 들어, 핀 층(308)은 단일 화살표 기호(314A)에 의해 나타낸 바와 같이 평행 한 방향으로 고정되거나, 단일 화살표 기호(314B)로 나타낸 바와 같이 역평행한 방향으로 고정될 수 있다. 하부 접촉부(310)는 도 1a 및 도 1b의 하부 접촉부(110)의 일 예일 수 있다.
도 3a의 예시에서, 기록 회로는 자유층(304)의 자화 방향을 반전시키도록 자기 터널 접합 소자(300)에 적절한 자기장을 인가할 수 있다. 예를 들어, 기록 회로는 이중 화살표 기호(312A)로 나타낸 바와 같이 평행한 방향으로부터 이중 화살표 기호(312B)로 나타낸 바와 같이 역평행한 방향으로 반전시키도록 자기 터널 접합 소자(300)에 적절한 자기장을 인가할 수 있다.
도 3a에 도시된 바와 같이, 자유층(304)은 핀 층(308)으로부터 수직 방향(320)을 따라 터널 장벽(306)에 의해 이격되어 있다. 또한, 자유층(304)은 제1 수평 방향(322) 및 제2 수평 방향(324)의 양쪽 모두를 따라 연장된다.
도 3b는 본 발명에 따른 도 3a의 제2 자기 터널 접합 소자(300)의 평면도의 개념적인 설명을 도시한다. 설명의 목적만을 위해, 도 3b는 상부 접촉부(302)를 포함하지 않는 제2 자기 터널 접합 소자(300)의 평면도를 도시한다. 제2 자기 터널 접합 소자(300)는 도 3a에 도시된 바와 같이 자유층(304)에 인접하게 배치된 상부 접촉부(302)를 포함할 수 있음을 이해해야 한다. 자유층(304)은 자구벽(330), 피닝 사이트(332-335), 자구벽 핵 형성제(344), 및 입력 전류 금속화(338)를 포함할 수 있다.
자구벽(330)은 자유층(304)의 상이한 도메인들을 분리할 수 있다. 예를 들어, 자구벽(330)은 자유층(304)이 도 3a의 양방향 화살표 기호(312A)에 의해 나타낸 바와 같이 평행한 방향일 때, 단일 화살표 기호(326A)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(328A)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다. 일부 예시들에서, 자구벽(330)은 자유층(304)이 도 3a의 양방향 화살표 기호(312B)에 의해 나타낸 바와 같이 역평행한 방향일 때, 단일 화살표 기호(326B)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(328B)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다.
일부 예시들에서, 자유층(304)은 피닝 사이트들(332-335)을 포함할 수 있다. 도시된 바와 같이, 자구벽(330)은 자유층(304)의 제1 측면(340) 상의 피닝 사이트(332) 및 자유층(304)의 제2 측면(342) 상의 피닝 사이트들(333-335) 중 하나의 피닝 사이트에 배열될 수 있다.
도 3a 및 도 3b의 예시에서, 피닝 사이트(332)는 제2 측면(342) 상의 피닝 사이트(333-335)와 비교하여 피봇 포인트로 지칭될 수 있는 피닝 사이트(332)에서 자구벽(330)을 유지하기 위한 비교적 강한 피닝을 나타낼 수 있다. 도시된 바와 같이, 피닝 사이트(333-335)는 제1 수평 방향(322)을 따라 공통 위치(380)에 배열될 수 있다. 부가적으로 또는 대안적으로, 피닝 사이트(333-335)의 각각의 피닝 사이트는 제2 수평 방향(324)을 따라 피닝 사이트(333-335)의 다른 피닝 사이트로부터 이격될 수 있다. 이러한 방식으로, 자구벽(330)은 제1 측면(340) 상의 피닝 사이트(332)에 의해 피봇 포인트에서 유지될 수 있고, 자기 터널 접합 소자(300)의 상태는 제2 측면(342) 상의 피닝 사이트(333-335)에서 자구벽(330)의 위치에 따라 변화될 수 있다. 도 3b의 예시는 3 쌍의 피닝 사이트들(예를 들어, 피닝 사이트(332) 및 피닝 사이트(333), 피닝 사이트(332) 및 피닝 사이트(334) 등)을 설명하고 있지만, 3 쌍 이상의 피닝 사이트들이 사용될 수 있다. 또한, 도 3b의 예시는 피닝 사이트들 사이의 균일한 간격을 도시하고 있지만, 일부 예시들에서 피닝 사이트들은 불균일한 간격을 가질 수 있다. 예를 들어, 피닝 사이트(334)는 피닝 사이트(334)를 피닝 사이트(335)로부터 분리하는 거리와 상이한 거리만큼 피닝 사이트(333)로부터 이격될 수 있다.
입력 전류 금속화(338)는 양방향 화살표 기호(331)에 의해 나타낸 바와 같이 자유층(304) 내의 자구벽(330)의 위치를 변경하기 위해 자구벽(330)을 스윕하는 유도 및/또는 스핀 전달 전류 또는 전하를 나타낼 수 있다.
도 3a 및 도 3b의 예시에서, 기록 회로는 자구벽(330)이 제1 수평 방향(322) 및 제2 수평 방향(324)을 따라 스윕하도록 자기 터널 접합 소자(300)에 적절한 입력 전류 금속화(338)를 인가할 수 있다. 예를 들어, 기록 회로는 자유층(304)의 자화 방향이 피닝 사이트(333)로부터 피닝 사이트(334)로 이동하도록 자기 터널 접합 소자(300)에 적절한 자기장을 인가할 수 있다. 다른 예시에서, 기록 회로는 자유층(304)의 자화 방향이 피닝 사이트(332)로부터 피닝 사이트(334)로 이동하도록 자기 터널 접합 소자(300)에 적절한 자기장을 인가할 수 있다. 이런 방식으로, 기록 회로는 자유층(304)의 자구벽(330)이 제1 상태 논리 '00'에 대응하는 제1 위치(예를 들어, 피닝 사이트들(332 및 333)), 제2 상태 논리 '01'에 대응하는 제2 위치(예를 들어, 피닝 사이트(332, 334)), 및 제3 상태 논리 '10'에 대응하는 제3 위치(예를 들어, 피닝 사이트(332 및 335))로 변환되도록 자기 터널 접합 소자(300)에 적절한 자기장을 인가할 수 있다.
본 명세서에 기술된 하나 이상의 기술들에 따르면, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자(300) 및 기록 회로(예를 들어, 도 7의 기록 회로(721))를 포함할 수 있다. 도시된 바와 같이, 자기 터널 접합 소자(300)는 자유층(304), 핀 층(308) 및 터널 장벽(306)을 포함할 수 있으며, 자유층(304)은 터널 장벽(306)에 의해 핀 층(308)으로부터 수직 방향(320)을 따라 이격되어 있다. 도 3b의 예시에서, 기록 회로는 자기 터널 접합 소자(300)를 자기 터널 접합 소자(300)의 3 이상의 상태들(예를 들어, 피닝 사이트(332 및 333), 피닝 사이트(332 및 334), 피닝 사이트(332 및 335) 등) 중 목표 상태(예를 들어, 피닝 사이트(332 및 334))로 설정하기 위한 명령어를 수신하고, 제1 수평 방향(322) 및 제2 수평 방향(324)을 따라 자유층(304)의 자구벽(330)의 위치를 목표 상태에 대응시키기 위해 변경하기 위한 전류를 제공하도록 구성된다. 도시된 바와 같이, 수직 방향(320)은 제1 수평 방향(322) 및 제2 수평 방향(324)에 수직이고, 제1 수평 방향(322)은 제2 수평 방향(324)에 수직이다.
도 3a 및 도 3b의 예시에서, 자구벽(330)은 자유층(304)의 제1 측면(340)으로부터 자유층(304)의 제1 측면(340)에 대향하는 자유층(304)의 제2 측면(342)까지 제1 수평 방향(322)을 따라 연장될 수 있다. 이 예시에서, 자구벽(330)의 위치를 변경하기 위해 전류를 제공하는 단계는 자유층(304)의 제2 측면(342)에서의 자구벽(330)의 위치를 목표 상태에 대응하는 자유층(304)의 제1 측면(340)에서의 자구벽(330)의 위치에 대한 목표 위치까지 제2 수평 방향(324)을 따라 변경하기 위해 전류를 제공하는 단계를 포함한다.
도 4a는 본 발명에 따른 제3 자기 터널 접합 소자(400)의 측면도의 개념적인 설명을 도시한다. 자기 터널 접합 소자(400)는, 예를 들어 수십억개 이상의 자기 터널 접합 소자들을 포함하는 보다 큰 메모리 디바이스의 일부를 형성할 수 있다. 자기 터널 접합 소자(400)는 상부 접촉부(402), 자유층(404), 터널 장벽(406), 핀 층(408), 및 하부 접촉부(410)를 포함할 수 있다. 상부 접촉부(402)는 도 1a 및 도 1b의 상부 접촉부(102)의 일 예일 수 있다. 자유층(404)은 도 1a 및 도 1b의 자유층(104)의 일 예일 수 있다. 터널 장벽(406)은 도 1a 및 도 1b의 터널 장벽(106)의 일 예일 수 있다. 핀 층(408)은 도 1a 및 도 1b의 핀 층(108)의 일 예일 수 있다. 예를 들어, 핀 층(408)은 단일 화살표 기호(414A)에 의해 나타낸 바와 같이 평행 한 방향으로 고정되거나, 단일 화살표 기호(414B)로 나타낸 바와 같이 역평행한 방향으로 고정될 수 있다. 하부 접촉부(410)는 도 1a 및 도 1b의 하부 접촉부(110)의 일 예일 수 있다.
도 4a의 예시에서, 기록 회로는 자유층(404)의 자화 방향을 반전시키도록 자기 터널 접합 소자(400)에 적절한 자기장을 인가할 수 있다. 예를 들어, 기록 회로는 자유층(404)의 자화 방향을 이중 화살표 기호(412A)로 나타낸 바와 같이 평행한 방향으로부터 이중 화살표 기호(412B)로 나타낸 바와 같이 역평행한 방향으로 반전시키도록 자기 터널 접합 소자(400)에 적절한 자기장을 인가할 수 있다.
도 4a에 도시된 바와 같이, 자유층(404)은 핀 층(408)으로부터 수직 방향(420)을 따라 터널 장벽(406)에 의해 이격되어 있다. 또한, 자유층(404)은 제1 수평 방향(422) 및 제2 수평 방향(424)의 양쪽 모두를 따라 연장된다.
도 4b는 본 발명에 따른 도 4a의 제3 자기 터널 접합 소자(400)의 평면도의 개념적인 설명을 도시한다. 설명의 목적만을 위해, 도 4b는 상부 접촉부(402)를 포함하지 않는 제3 자기 터널 접합 소자(400)의 평면도를 도시한다. 제3 자기 터널 접합 소자(400)는 도 4a에 도시된 바와 같이 자유층(404)에 인접하게 배치된 상부 접촉부(402)를 포함할 수 있음을 이해해야 한다. 자유층(404)은 자구벽(430), 피닝 사이트(432-435), 자구벽 핵 형성제(444), 및 입력 전류 금속화(438)를 포함할 수 있다.
자구벽(430)은 자유층(404)의 상이한 도메인들을 분리할 수 있다. 예를 들어, 자구벽(430)은 자유층(404)이 도 4a의 양방향 화살표 기호(412A)에 의해 나타낸 바와 같이 평행한 방향일 때, 단일 화살표 기호(426A)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(428A)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다. 일부 예시들에서, 자구벽(430)은 자유층(404)이 도 4a의 양방향 화살표 기호(412B)에 의해 나타낸 바와 같이 역평행한 방향일 때, 단일 화살표 기호(426B)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(428B)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다.
일부 예시들에서, 자유층(404)은 피닝 사이트들(432-435)을 포함할 수 있다. 도시된 바와 같이, 자구벽(430)은 자유층(404)의 제1 측면(440) 상의 피닝 사이트(432) 및 자유층(404)의 제2 측면(442) 상의 피닝 사이트들(433-435) 중 하나의 피닝 사이트에 배열될 수 있다. 도 4b의 예시는 피닝 사이트들 사이의 균일한 간격을 도시하고 있지만, 일부 예시들에서 피닝 사이트들은 불균일한 간격을 가질 수 있다. 예를 들어, 피닝 사이트(434)는 피닝 사이트(434)를 피닝 사이트(435)로부터 분리하는 거리와 상이한 거리만큼 피닝 사이트(433)로부터 이격될 수 있다.
도 4a 및 도 4b의 예시에서, 피닝 사이트(432)는 제2 측면(442) 상의 피닝 사이트(433-435)와 비교하여 피봇 포인트로 지칭될 수 있는 피닝 사이트(432)에서 자구벽(430)을 유지하기 위한 비교적 강한 피닝을 나타낼 수 있다. 도시된 바와 같이, 피닝 사이트(433-435)는 제1 수평 방향(422)을 따라 상이한 위치들에 배치될 수 있다. 부가적으로 또는 대안적으로, 피닝 사이트(433-435)의 각각의 피닝 사이트는 제2 수평 방향(424)을 따라 피닝 사이트(433-435)의 다른 피닝 사이트로부터 이격될 수 있다. 이러한 방식으로, 자구벽(430)은 제1 측면(440) 상의 피닝 사이트(432)에 의해 피봇 포인트에서 유지될 수 있고, 자기 터널 접합 소자(400)의 상태는 제2 측면(442) 상의 피닝 사이트(433-435)에서 자구벽(430)의 위치에 따라 변화될 수 있다.
입력 전류 금속화(438)는 양방향 화살표 기호(431)에 의해 나타낸 바와 같이 자유층(404) 내의 자구벽(430)의 위치를 변경하기 위해 자구벽(430)을 스윕하는 유도 및/또는 스핀 전달 전류 또는 전하를 나타낼 수 있다.
도 4a 및 도 4b의 예시에서, 기록 회로는 자구벽(430)이 제1 수평 방향(422) 및 제2 수평 방향(424)을 따라 스윕하도록 자기 터널 접합 소자(400)에 적절한 입력 전류 금속화(438)를 인가할 수 있다. 예를 들어, 기록 회로는 자유층(404)의 자화 방향이 피닝 사이트(433)로부터 피닝 사이트(434)로 이동하도록 자기 터널 접합 소자(400)에 적절한 자기장을 인가할 수 있다. 다른 예시에서, 기록 회로는 자유층(404)의 자화 방향이 피닝 사이트(432)로부터 피닝 사이트(434)로 이동하도록 자기 터널 접합 소자(400)에 적절한 자기장을 인가할 수 있다. 이런 방식으로, 기록 회로는 자유층(404)의 자구벽(430)이 제1 상태 논리 '00'에 대응하는 제1 위치(예를 들어, 피닝 사이트들(432 및 433)), 제2 상태 논리 '01'에 대응하는 제2 위치(예를 들어, 피닝 사이트(432, 434)), 및 제3 상태 논리 '10'에 대응하는 제3 위치(예를 들어, 피닝 사이트(432 및 435))로 변환되도록 자기 터널 접합 소자(400)에 적절한 자기장을 인가할 수 있다.
본 명세서에 기술된 하나 이상의 기술들에 따르면, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자(400) 및 기록 회로(예를 들어, 도 7의 기록 회로(721))를 포함할 수 있다. 도시된 바와 같이, 자기 터널 접합 소자(400)는 자유층(404), 핀 층(408) 및 터널 장벽(406)을 포함할 수 있으며, 자유층(404)은 터널 장벽(406)에 의해 핀 층(408)으로부터 수직 방향(420)을 따라 이격되어 있다. 도 4b의 예시에서, 기록 회로는 자기 터널 접합 소자(400)를 자기 터널 접합 소자(400)의 3 이상의 상태들(예를 들어, 피닝 사이트(432 및 433), 피닝 사이트(432 및 434), 피닝 사이트(432 및 435) 등) 중 목표 상태(예를 들어, 피닝 사이트(432 및 434))로 설정하기 위한 명령어를 수신하고, 제1 수평 방향(422) 및 제2 수평 방향(424)을 따라 자유층(404)의 자구벽(430)의 위치를 목표 상태에 대응시키기 위해 변경하기 위한 전류를 제공하도록 구성된다. 도시된 바와 같이, 수직 방향(420)은 제1 수평 방향(422) 및 제2 수평 방향(424)에 수직이고, 제1 수평 방향(422)은 제2 수평 방향(424)에 수직이다.
도 4a 및 도 4b의 예시에서, 자구벽(430)은 자유층(404)의 제1 측면(440)으로부터 자유층(404)의 제1 측면(440)에 대향하는 자유층(404)의 제2 측면(442)까지 제1 수평 방향(422)을 따라 연장될 수 있다. 이 예시에서, 자구벽(430)의 위치를 변경하기 위해 전류를 제공하는 단계는 자유층(404)의 제2 측면(442)에서의 자구벽(430)의 위치를 목표 상태에 대응하는 자유층(404)의 제1 측면(440)에서의 자구벽(430)의 위치에 대한 목표 위치까지 제2 수평 방향(424)을 따라 변경하기 위해 전류를 제공하는 단계를 포함한다.
도 5a는 본 발명에 따른 제4 자기 터널 접합 소자(500)의 측면도의 개념적인 설명을 도시한다. 자기 터널 접합 소자(500)는, 예를 들어 수십억개 이상의 자기 터널 접합 소자들을 포함하는 보다 큰 메모리 디바이스의 일부를 형성할 수 있다. 자기 터널 접합 소자(500)는 상부 접촉부(502), 자유층(504), 터널 장벽(506), 핀 층(508), 및 하부 접촉부(510)를 포함할 수 있다. 상부 접촉부(502)는 도 1a 및 도 1b의 상부 접촉부(102)의 일 예일 수 있다. 자유층(504)은 도 1a 및 도 1b의 자유층(104)의 일 예일 수 있다. 터널 장벽(506)은 도 1a 및 도 1b의 터널 장벽(106)의 일 예일 수 있다. 핀 층(508)은 도 1a 및 도 1b의 핀 층(108)의 일 예일 수 있다. 예를 들어, 핀 층(508)은 단일 화살표 기호(514A)에 의해 나타낸 바와 같이 평행 한 방향으로 고정되거나, 단일 화살표 기호(514B)로 나타낸 바와 같이 역평행한 방향으로 고정될 수 있다. 하부 접촉부(510)는 도 1a 및 도 1b의 하부 접촉부(110)의 일 예일 수 있다.
도 5a의 예시에서, 기록 회로는 자유층(504)의 자화 방향을 반전시키도록 자기 터널 접합 소자(500)에 적절한 자기장을 인가할 수 있다. 예를 들어, 기록 회로는 자유층(504)의 자화 방향을 이중 화살표 기호(512A)로 나타낸 바와 같이 평행한 방향으로부터 이중 화살표 기호(512B)로 나타낸 바와 같이 역평행한 방향으로 반전시키도록 자기 터널 접합 소자(500)에 적절한 자기장을 인가할 수 있다.
도 5a에 도시된 바와 같이, 자유층(504)은 핀 층(508)으로부터 수직 방향(520)을 따라 터널 장벽(506)에 의해 이격되어 있다. 또한, 자유층(504)은 제1 수평 방향(522) 및 제2 수평 방향(524)의 양쪽 모두를 따라 연장된다.
도 5b는 본 발명에 따른 도 5a의 제4 자기 터널 접합 소자(500)의 평면도의 개념적인 설명을 도시한다. 설명의 목적만을 위해, 도 5b는 상부 접촉부(502)를 포함하지 않는 제4 자기 터널 접합 소자(500)의 평면도를 도시한다. 제4 자기 터널 접합 소자(500)는 도 5a에 도시된 바와 같이 자유층(504)에 인접하게 배치된 상부 접촉부(502)를 포함할 수 있음을 이해해야 한다. 자유층(504)은 자구벽(530), 피닝 사이트(532-537), 자구벽 핵 형성제(544), 및 입력 전류 금속화(538)를 포함할 수 있다.
자구벽(530)은 자유층(504)의 상이한 도메인들을 분리할 수 있다. 예를 들어, 자구벽(530)은 자유층(504)이 도 5a의 양방향 화살표 기호(512A)에 의해 나타낸 바와 같이 평행한 방향일 때, 단일 화살표 기호(526A)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(528A)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다. 일부 예시들에서, 자구벽(530)은 자유층(504)이 도 5a의 양방향 화살표 기호(512B)에 의해 나타낸 바와 같이 역평행한 방향일 때, 단일 화살표 기호(526B)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(528B)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다.
일부 예시들에서, 자유층(504)은 피닝 사이트들(532-537)을 포함할 수 있다. 도시된 바와 같이, 자구벽(530)은 자유층(504)의 측면(540) 상의 피닝 사이트(532, 534, 536) 및 자유층(504)의 상부(541) 상의 피닝 사이트들(533, 535, 537) 중 하나의 피닝 사이트에 배열될 수 있다. 도 5b의 예시는 피닝 사이트들 사이의 균일한 간격을 도시하고 있지만, 일부 예시들에서 피닝 사이트들은 불균일한 간격을 가질 수 있다. 예를 들어, 피닝 사이트(533)는 피닝 사이트(533)를 피닝 사이트(537)로부터 분리하는 거리와 상이한 거리만큼 피닝 사이트(535)로부터 이격될 수 있다. 부가적으로 또는 대안적으로, 피닝 사이트(532)는 피닝 사이트(532)를 피닝 사이트(536)로부터 분리하는 거리와 상이한 거리만큼 피닝 사이트(534)로부터 이격될 수 있다.
입력 전류 금속화(538)는 양방향 화살표 기호(531)에 의해 나타낸 바와 같이 자유층(504) 내의 자구벽(530)의 위치를 변경하기 위해 자구벽(530)을 스윕하는 유도 또는 스핀 전달 전류 또는 전하를 나타낼 수 있다.
도 5a 및 도 5b의 예시에서, 기록 회로는 자구벽(530)이 제1 수평 방향(522) 및 제2 수평 방향(524)을 따라 스윕하도록 자기 터널 접합 소자(500)에 적절한 입력 전류 금속화(538)를 인가할 수 있다. 예를 들어, 기록 회로는 자유층(504)의 자화 방향이 피닝 사이트(532, 533)로부터 피닝 사이트(534, 535)로 이동하도록 자기 터널 접합 소자(500)에 적절한 자기장을 인가할 수 있다. 다른 예시에서, 기록 회로는 자유층(504)의 자화 방향이 피닝 사이트(532, 533)로부터 피닝 사이트(536, 537)로 이동하도록 자기 터널 접합 소자(500)에 적절한 자기장을 인가할 수 있다. 이런 방식으로, 기록 회로는 자유층(504)의 자구벽(530)이 제1 상태 논리 '00'에 대응하는 제1 위치(예를 들어, 피닝 사이트들(532 및 533)), 제2 상태 논리 '01'에 대응하는 제2 위치(예를 들어, 피닝 사이트(534, 535)), 및 제3 상태 논리 '10'에 대응하는 제3 위치(예를 들어, 피닝 사이트(536 및 537))로 변환되도록 자기 터널 접합 소자(500)에 적절한 자기장을 인가할 수 있다.
본 명세서에 기술된 하나 이상의 기술들에 따르면, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자(500) 및 기록 회로(예를 들어, 도 7의 기록 회로(721))를 포함할 수 있다. 도시된 바와 같이, 자기 터널 접합 소자(500)는 자유층(504), 핀 층(508) 및 터널 장벽(506)을 포함할 수 있으며, 자유층(504)은 터널 장벽(506)에 의해 핀 층(508)으로부터 수직 방향(520)을 따라 이격되어 있다. 도 5b의 예시에서, 기록 회로는 자기 터널 접합 소자(500)를 자기 터널 접합 소자(500)의 3 이상의 상태들(예를 들어, 피닝 사이트(532 및 533), 피닝 사이트(534 및 535), 피닝 사이트(536 및 537) 등) 중 목표 상태(예를 들어, 피닝 사이트(532 및 533))로 설정하기 위한 명령어를 수신하고, 제1 수평 방향(522) 및 제2 수평 방향(524)을 따라 자유층(504)의 자구벽(530)의 위치를 목표 상태에 대응시키기 위해 변경하기 위한 전류를 제공하도록 구성된다. 도시된 바와 같이, 수직 방향(520)은 제1 수평 방향(522) 및 제2 수평 방향(524)에 수직이고, 제1 수평 방향(522)은 제2 수평 방향(524)에 수직이다.
도 5a 및 도 5b의 예시에서, 자구벽(530)은 자유층(504)의 측면(540)으로부터 자유층(504)의 측면(540)에 수직인 자유층(504)의 상부(541)까지 제1 수평 방향(522) 및 제2 수평 방향(524)을 따라 연장될 수 있다. 이 예시에서, 자구벽(530)의 위치를 변경하기 위해 전류를 제공하는 단계는 자유층(504)의 상부(541)에서의 자구벽(530)의 위치를 목표 상태에 대응하는 자유층(504)의 측면(540)을 따라 변경하기 위해 전류를 제공하는 단계를 포함한다.
도 6a는 본 발명에 따른 제5 자기 터널 접합 소자(600)의 측면도의 개념적인 설명을 도시한다. 자기 터널 접합 소자(600)는, 예를 들어 수십억개 이상의 자기 터널 접합 소자들을 포함하는 보다 큰 메모리 디바이스의 일부를 형성할 수 있다. 자기 터널 접합 소자(600)는 상부 접촉부(602), 자유층(604), 터널 장벽(606), 핀 층(608), 및 하부 접촉부(610)를 포함할 수 있다. 상부 접촉부(602)는 도 1a 및 도 1b의 상부 접촉부(102)의 일 예일 수 있다. 자유층(604)은 도 1a 및 도 1b의 자유층(104)의 일 예일 수 있다. 터널 장벽(606)은 도 1a 및 도 1b의 터널 장벽(106)의 일 예일 수 있다. 핀 층(608)은 도 1a 및 도 1b의 핀 층(108)의 일 예일 수 있다. 예를 들어, 핀 층(608)은 단일 화살표 기호(614A)에 의해 나타낸 바와 같이 평행 한 방향으로 고정되거나, 단일 화살표 기호(614B)로 나타낸 바와 같이 역평행한 방향으로 고정될 수 있다. 하부 접촉부(610)는 도 1a 및 도 1b의 하부 접촉부(110)의 일 예일 수 있다.
도 6a의 예시에서, 기록 회로는 자유층(604)의 자화 방향을 반전시키도록 자기 터널 접합 소자(600)에 적절한 자기장을 인가할 수 있다. 예를 들어, 기록 회로는 자유층(604)의 자화 방향을 이중 화살표 기호(612A)로 나타낸 바와 같이 평행한 방향으로부터 이중 화살표 기호(612B)로 나타낸 바와 같이 역평행한 방향으로 반전시키도록 자기 터널 접합 소자(600)에 적절한 자기장을 인가할 수 있다.
도 6a에 도시된 바와 같이, 자유층(604)은 핀 층(608)으로부터 수직 방향(620)을 따라 터널 장벽(606)에 의해 이격되어 있다. 또한, 자유층(604)은 제1 수평 방향(622) 및 제2 수평 방향(624)의 양쪽 모두를 따라 연장된다.
도 6a의 예시에서는, 자기 터널 접합 소자(600)는 안정화 구성 요소들(660)을 포함한다. 안정화 구성 요소들(660)은 안정화를 변경시킬 수 있다. 일부 예시들에서, 안정화 구성 요소들(660)은 자기 터널 접합 소자(600)를 스패닝하는 스트립 또는 바를 포함할 수 있다. 일부 예시들에서, 안정화 구성 요소들(660)은 자기-변형을 사용할 수 있다. 일부 예시들에서, 안정화 구성 요소들(660)은 스위칭, 안정성, 안정화, 판독 신호, 제조 가능성, 및/또는 다른 목적들을 위해 자기 탄성을 사용할 수 있다.
도시된 바와 같이, 안정화 구성 요소들(660)은 제2 수평 방향(624)을 따라 연장될 수 있다. 일부 예시들에서, 안정화 구성 요소들(660)은 제1 수평 방향(622)을 따라서만 연장될 수 있다. 일부 예시들에서, 안정화 구성 요소들(660)은 제1 수평 방향(622) 및 제2 수평 방향(624)을 따라서만 연장될 수 있다. 예를 들어, 안정화 구성 요소들(660)은 제1 수평 방향(622)과 제2 수평 방향(624) 사이에서 연장하는 각도를 따라 연장될 수 있다.
도시된 바와 같이, 안정화 구성 요소들(660)은 자유층(604) 위로 연장될 수 있다. 예를 들어, 안정화 구성 요소들(660)은 자유층(604) 위에 있을 수 있고 중간 재료(예를 들어, 상부 접촉부(602))에 의해 자유층(604)으로부터 이격될 수 있다. 일부 예들에서, 안정화 구성 요소들(660)은 자유층(604)에 인접할 수 있다. 일부 예시들에서, 안정화 구성 요소들(660)은 자유층(604) 아래로 연장될 수 있다. 예를 들어, 안정화 구성 요소들(660)은 자유층(604) 아래에 있을 수 있고 중간 재료에 의해 자유층(604)으로부터 이격될 수 있다.
도 6b는 본 발명에 따른 도 6a의 제5 자기 터널 접합 소자(600)의 평면도의 개념적인 설명을 도시한다. 설명의 목적만을 위해, 도 6b는 상부 접촉부(602)를 포함하지 않는 제5 자기 터널 접합 소자(600)의 평면도를 도시한다. 제5 자기 터널 접합 소자(600)는 도 6a에 도시된 바와 같이 자유층(604)에 인접하게 배치된 상부 접촉부(602)를 포함할 수 있음을 이해해야 한다. 자유층(604)은 자구벽(630), 피닝 사이트(632-637), 자구벽 핵 형성제(644), 및 입력 전류 금속화(638)를 포함할 수 있다.
자구벽(630)은 자유층(604)의 상이한 도메인들을 분리할 수 있다. 예를 들어, 자구벽(630)은 자유층(604)이 도 6a의 양방향 화살표 기호(612A)에 의해 나타낸 바와 같이 평행한 방향일 때, 단일 화살표 기호(626A)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(628A)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다. 일부 예시들에서, 자구벽(630)은 자유층(604)이 도 6a의 양방향 화살표 기호(612B)에 의해 나타낸 바와 같이 역평행한 방향일 때, 단일 화살표 기호(626B)에 의해 나타낸 바와 같은 제1 도메인 및 단일 화살표 기호(628B)에 의해 나타낸 바와 같은 제2 도메인을 분리시킬 수 있다. 도시된 바와 같이, 자구벽(630)은 자유층(604)의 제1 측면(640) 상의 피닝 사이트들(632, 634, 636) 및 자유층(604)의 제2 측면(642) 상의 피닝 사이트들(633, 635, 637) 중 하나의 피닝 사이트에 배열될 수 있다. 도 6b의 예시는 피닝 사이트들의 3개의 쌍들을 설명하고 있지만, 3개의 쌍들 이상의 피닝 사이트들이 사용될 수 있다. 더욱이, 도 6b의 예시는 피닝 사이트들 사이에서 균일한 간격을 설명하고 있지만, 일부 예시들에서 피닝 사이트들은 불균일한 간격을 가질 수 있다. 예를 들어, 피닝 사이트(632)는 피닝 사이트(632)를 인접한 제2 피닝 사이트로부터 분리하는 거리와 상이한 거리만큼 인접한 제1 피닝 사이트로부터 이격될 수 있다.
입력 전류 금속화(638)는 양방향 화살표 기호(631)에 의해 나타낸 바와 같이 자유층(604) 내의 자구벽(630)의 위치를 변경하기 위해 자구벽(630)을 스윕하는 유도 또는 스핀 전달 전류 또는 전하를 나타낼 수 있다.
도 6a 및 도 6b의 예시에서, 기록 회로는 자구벽(630)이 제1 수평 방향(622)을 따라 스윕하도록 자기 터널 접합 소자(600)에 적절한 입력 전류 금속화(638)를 인가할 수 있다. 예를 들어, 기록 회로는 자유층(604)의 자화 방향이 피닝 사이트(632, 633)로부터 피닝 사이트(634, 635)로 이동하도록 자기 터널 접합 소자(600)에 적절한 자기장을 인가할 수 있다. 다른 예시에서, 기록 회로는 자유층(604)의 자화 방향이 피닝 사이트(632, 633)로부터 피닝 사이트(636, 637)로 이동하도록 자기 터널 접합 소자(600)에 적절한 자기장을 인가할 수 있다. 이런 방식으로, 기록 회로는 자유층(604)의 자구벽(630)이 제1 상태 논리 '00'에 대응하는 제1 위치(예를 들어, 피닝 사이트들(632 및 633)), 제2 상태 논리 '01'에 대응하는 제2 위치(예를 들어, 피닝 사이트(634, 635)), 및 제3 상태 논리 '10'에 대응하는 제3 위치(예를 들어, 피닝 사이트(636 및 637))로 변환되도록 자기 터널 접합 소자(600)에 적절한 자기장을 인가할 수 있다.
본 명세서에 기술된 하나 이상의 기술들에 따르면, 자기 터널 접합 기반의 메모리 디바이스는 자기 터널 접합 소자(600) 및 기록 회로(예를 들어, 도 7의 기록 회로(721))를 포함할 수 있다. 도시된 바와 같이, 자기 터널 접합 소자(600)는 자유층(604), 핀 층(608) 및 터널 장벽(606)을 포함할 수 있으며, 자유층(604)은 터널 장벽(606)에 의해 핀 층(608)으로부터 수직 방향(620)을 따라 이격되어 있다. 도 6b의 예시에서, 기록 회로는 자기 터널 접합 소자(600)를 자기 터널 접합 소자(600)의 3 이상의 상태들(예를 들어, 피닝 사이트(632 및 633), 피닝 사이트(634 및 635), 피닝 사이트(636 및 637) 등) 중 목표 상태(예를 들어, 피닝 사이트(636 및 637))로 설정하기 위한 명령어를 수신하고, 제1 수평 방향(622)을 따라 자유층(604)의 자구벽(630)의 위치를 목표 상태에 대응시키기 위해 변경하기 위한 전류를 제공하도록 구성된다. 도시된 바와 같이, 수직 방향(620)은 제1 수평 방향(622) 및 제2 수평 방향(624)에 수직이고, 제1 수평 방향(622)은 제2 수평 방향(624)에 수직이다.
도 7은 본 발명의 기술들을 구현하는데 사용될 수 있는 자기 터널 접합 소자 의 어레이의 다이어그램을 도시한다. 본 발명에 기재된 하나 이상의 기술들을 구현하는 메모리 디바이스들은 음악 플레이어들, 스마트 폰들, 게임 카트리지들, 및 태블릿 컴퓨터들, 게임 디바이스들 또는 콘솔들, 데스크톱 컴퓨터들, 수퍼 컴퓨터들, 및 엔터프라이즈 스토리지 솔루션들과 같은 더 큰 디바이스들에 고정되어 있는 메모리 등의 소형 휴대용 디바이스들에 이르기까지 전자 디바이스들의 다양한 어레이로 구현될 수 있다.
비트 라인(708A)은 노드(714A)에서 자기 터널 접합 소자(701A)("MTJ 소자")에 접속하고 노드(714C)에서 자기 터널 접합 소자(701C)에 접속한다. 비트 라인(708B)은 노드(714B)에서 자기 터널 접합 소자(701B)에 접속하고 노드(714D)에서 자기 터널 접합 소자(701D)에 접속한다. 도 7에 명확히 도시되지는 않았지만, 각각의 노드들(714A-714D)은 도 2b의 입력 전류 금속화(238), 도 3b의 입력 전류 금속화(338), 도 4b의 입력 전류 금속화(438), 도 5b의 입력 전류 금속화(538), 및/또는 도 6b의 입력 전류 금속화(638)를 위한 액세스 MOSFET의 소스 또는 드레인 단자에 대응할 수 있다.
비트 라인(709A)은 노드(712A)에서 자기 터널 접합 소자(701A)에 접속하고 노드(712C)에서 자기 터널 접합 소자(701C)에 접속한다. 비트 라인(709B)은 노드(712B)에서 자기 터널 접합 소자(701B)에 접속하고 노드(712D)에서 자기 터널 접합 소자(701D)에 접속한다. 도 7에 명확히 도시되지는 않았지만, 각각의 노드들(712A-712D)은 도 2b의 입력 전류 금속화(238), 도 3b의 입력 전류 금속화(338), 도 4b의 입력 전류 금속화(438), 도 5b의 입력 전류 금속화(538), 및/또는 도 6b의 입력 전류 금속화(638)를 위한 액세스 MOSFET의 소스 또는 드레인 단자에 대응할 수 있다.
워드 라인(706A), 워드 라인(706B), 비트 라인(708A), 비트 라인(708B), 비트 라인(709A), 및 비트 라인(709B)에 인가된 전압들을 제어함으로써, 개별적인 자기 터널 접합 소자가 어드레싱될 수 있다. 예를 들어, 자기 터널 접합 소자(701A)에서 기록 동작이 수행되고 있다고 가정하자. 회로(703)는 워드 라인(706A)에 액세스 MOSFET 턴온 전압을 인가하고 워드 라인(706B)에 턴 오프 전압을 인가할 수 있고, 회로(705)는 높은 전압을 비트 라인(709A)에는 전달하지만 비트 라인(709B)에는 전달하지 않을 수 있다. 이 경우에, 워드 라인(706A)에 인가되는 턴온 전압은 노드(716A)(도 7에 도시되지 않은 액세스 MOSFET의 게이트에 연결됨)가 턴온 전압을 수신하게 한다. 비트 라인(709A)에 인가된 고전압은 노드(712A)(도 7에 도시되지 않은 액세스 MOSFET의 소스 또는 드레인에 연결됨)가 고전압을 수신하게 하고, 비트 라인(708A)에 인가된 소스 전압은 노드(714A)(액세스 MOSFET의 소스 또는 드레인에 연결됨)가 소스 전압을 수신하게 한다. 전술한 바와 같이, 노드(716A)에 인가되는 고전압은 전류가 액세스 MOSFET을 통해 흐르게 하고, 결과적으로 자기 터널 접합 소자(701A)의 양단에 입력 전류 금속화를 초래한다. 따라서, 자기 터널 접합 소자(701A)의 저항 및/또는 자기 저항이 변화될 수 있다. 저항 및/또는 자기 저항의 예시들은 터널 자기 저항(TRM), 거대 자기 저항(GMR), 이방성 자기 저항(ARM), 및 다른 저항 및/또는 자기 저항을 포함할 수 있지만, 이들로 제한되는 것은 아니다.
이러한 기록 동작이 자기 터널 접합 소자(701A)에서 발생하는 동안, 자기 터널 접합 소자(701B, 701C 및 701D)는 변경되지 않은 채로 유지된다. 워드 라인(706A)에 인가된 고전압이 노드(716B)에서 고전압을 발생시킬 수 있지만(자기 터널 접합 소자(701B)에 대한 액세스 MOSFET의 게이트에 연결됨), 회로(705)는 고전압을 비트 라인(708B) 또는 비트 라인(709B)에 인가하지 않을 수 있다. 이 경우에, 자기 터널 접합 소자(701B)에 대한 액세스 MOSFET 양단에 고전압 강하가 없으면, 자기 터널 접합 소자(701B)의 상태는 변하지 않는다.
유사하게, 이러한 기록 동작이 자기 터널 접합 소자(701A)에서 발생하는 동안, 비트 라인(709A)에 인가된 고전압은 노드(712C)에서 고전압을 야기하고, 비트 라인(708A)에 인가된 소스 전압은 노드(714C)에서 소스 전압을 발생시킨다. 그러나, 회로(703)는 워드 라인(706B)에 턴 오프 전압을 인가한다. 따라서, 자기 터널 접합 소자(701C)의 액세스 MOSFET는 전류를 전도하지 않으므로, 자기 터널 접합 소자(701C)를 가로 질러 입력 전류 금속화가 방지된다. 전류가 흐르지 않으면, 자기 터널 접합 소자(701C)의 저항은 변화하지 않고, 자기 터널 접합 소자(701C)의 상태는 변하지 않는다. 따라서, 전술한 방식으로 워드 라인(706A), 워드 라인(706B), 비트 라인(708A), 비트 라인(708B), 비트 라인(709A), 및 비트 라인(709B)에 인가된 전압을 제어함으로써, 자기 터널 접합 소자(701A, 701B, 701C, 701D)는 공통 워드 라인 또는 공통 비트 라인에 접속된 자기 터널 접합 소자의 상태를 변경하지 않고 개별적으로 기록될 수 있다.
기록 회로(721)는 3개 이상의 상태들의 상태를 나타내는 데이터 입력(예를 들어, '00', '01', '10', '11' 등)을 수신한다. 기록될 데이터 상태에 따라, 기록 회로(721)는 비트 라인에 인가될 적절한 전압을 규정한다. 전술한 바와 같이, 회로(705)는 기록 동작이 자기 터널 접합 소자의 어레이 내의 정확한 자기 터널 접합 소자에 인가되도록 기록 회로(721)의 출력 비트 라인(708) 및 비트 라인(709)으로부터 다양한 비트 라인으로 전압의 통과를 제어한다.
판독 회로(722)는, 주어진 자기 터널 접합 소자가 기록 동작을 수행하는 동안, 주어진 자기 터널 접합 소자의 자구벽의 위치에 대응할 수 있는 주어진 자기 터널 접합 소자의 저항 및/또는 자기 저항을 모니터링하도록 구성된다. 저항 및/또는 자기 저항의 이러한 모니터링은 기록 동작 동안 자기 터널 접합 소자 저항 및/또는 자기 저항의 실시간 측정을 나타내는 Rmonitor라고 칭한다. 설정할 모니터링 상태와 Rwrite_ref를 결정하기 위해 data_in으로 정의된 기록 "00", "01", 또는 "10" 상태를 사용한다.
비교 회로(723)는 판독 회로(722)에 의해 결정되고 노드(data_out) 상에 정의된 자기 터널 접합 소자(701A-701D)의 선택된 자기 터널 접합 소자의 "00", "01" 또는 "10" 데이터 상태를 노드(data_in) 상에 정의된 바와 같은 "00", "01" 또는 "10" 데이터 상태와 비교하고, data_in 및 data_out 상의 데이터 상태가 일치하는지 여부를 결정할 때 write_control_bl 및 write_control_wl 라인들 상의 기록 종료 명령을 발행한다.
비교 회로(723)가 기록 회로(721)로 write_control_bl에 대한 기록 종료 명령을 발행하면, 기록 회로(721)는 비트 라인(708) 또는 비트 라인(709) 상의 고전압의 인가를 종료시키고, 선택된 자기 터널 접합 소자 양단의 고전압이 붕괴되도록 함으로써 저항 및/또는 자기 저항 변화를 정지시키고 자기 터널 접합 소자 내의 자구벽의 위치를 변경하는 것을 정지시킨다. 비교 회로(723)가 회로(703)로 write_control_w1에 대한 기록 종료 명령을 발행하면, 회로(703)는 턴 온된 워드 라인을 턴 오프로 변경하여 선택된 자기 터널 접합 소자를 통한 입력 전류 금속화가 붕괴되도록 함으로써 자기 터널 접합 소자 내의 저항 및/또는 자기 저항 변화를 정지시킨다.
본 명세서에 설명된 하나 이상의 기술들에 따르면, 기록 회로(721)는 자기 터널 접합 소자를 자기 터널 접합 소자의 3개 이상의 상태들(예를 들어, '00', '01', '10' 등) 중 목표 상태(예를 들어, '00')로 설정하기 위한 명령어(예를 들어, data_in)를 수신하고, 자유층의 자구벽의 위치를 목표 상태에 대응하도록 변경하기 위한 전류를 제공하도록 구성된다. 예를 들어, 기록 회로(721)는 비트 라인에 인가 될 적절한 전압을 정의한다. 이 예시에서, 회로(705)는 기록 동작이 자기 터널 접합 소자들의 어레이 내의 정확한 자기 터널 접합 소자에 인가되도록 기록 회로(721)의 출력 비트 라인(708) 및 비트 라인(709)으로부터의 다양한 비트 라인들로 전압의 통과를 제어한다.
도 8은 본 발명의 기술들에 따라 자기 터널 접합 소자에 대한 기록 동작들을 수행하는 방법의 흐름도를 도시한다. 도 8의 방법은 예를 들어 도 1a 내지 도 7의 임의의 조합에 대하여 전술한 자기 터널 접합 소자에 의하여 수행될 수 있다. 디바이스는 자기 터널 접합 소자를 목표 상태로 설정하기 위한 명령어를 수신한다(단계 802). 이 디바이스는 목표 상태에 대응하도록 자유층의 자구벽의 위치를 변경하기 위한 전류를 제공한다(단계 804). 이 디바이스는 기록 동작이 수행되는 동안 자구벽의 위치를 모니터링(단계 806)할 수 있고, 자구벽의 위치가 목표 상태에 대응하는 것을 검출하면(단계 806, 예), 기록 동작을 종료할 수 있다(단계 808). 자구벽의 위치가 목표 상태에 대응하지 않음(단계 806, 아니오)을 검출하는 것에 응답하여, 디바이스는 기록 동작(단계 804)을 계속 수행할 수 있다.
본 명세서에서 사용된 "회로(circuitry)"라고 하는 용어는 전술한 구조물 또는 본 명세서에 기술된 기술들을 구현하거나 또는 프로그램 코드 및/또는 데이터를 처리하기에 적합한 임의의 다른 구조물을 지칭할 수 있다. 예를 들어, 회로는 CPU들, CPU 코어들, GPU들, 디지털 신호 프로세서들(Digital Signal Processors, DSPs), 응용 주문형 집적 회로들(Application-Specific Integrated Circuits, ASICs), 혼합 신호 집적 회로들(mixed-signal integrated circuits), 필드 프로그래머블 게이트 어레이들(field programmable gate arrays, FPGAs), 마이크로컨트롤러들, 프로그래머블 로직 컨트롤러들(PLCs), 프로그래머블 로직 디바이스(PLDs), 복잡한 PLDs(CPLDs), 시스템 온 칩(SoC), 전술한 임의의 서브섹션, 전술한 임의의 상호 접속 또는 분산된 조합, 또는 임의의 다른 집적 회로 또는 이산 논리 회로, 또는 임의의 다른 유형의 구성 요소 또는 본 명세서에 개시된 임의의 예시들에 따라 구성될 수 있는 하나 이상의 구성 요소들과 같은 다양한 유형의 반도체 회로 소자들 중 임의의 하나일 수 있다.
본 명세서에서 사용된 바와 같이, 회로는 RAM, ROM, 비휘발성 RAM(NVRAM), 전기적으로 소거 가능한 프로그래머블 ROM(EEPROM), 플래시 메모리 등과 같은 임의의 휘발성 또는 비휘발성 매체와 같은 하나 이상의 메모리 디바이스들을 포함할 수도 있다. 하나 이상의 메모리 디바이스들은 회로가 실행되거나 처리될 때 회로가 본 명세서에서 회로로 귀착되는 기술들을 구현하게 하는 컴퓨터 판독 가능한 명령어들을 저장할 수 있다. 본 개시의 회로는 다양한 형태의 펌웨어 및/또는 소프트웨어로 프로그래밍되거나 또는 그렇지 않으면 제어될 수 있다.
본 발명의 다양한 예시적인 양태들이 위에서 설명되었다. 이들 및 다른 양태들은 이하의 청구 범위의 범주 내에 있다.
Claims (3)
- 자기 터널 접합 기반의 메모리 디바이스에 있어서,
자유층, 핀 층(pinned layer), 및 터널 장벽을 포함하는 자기 터널 접합 소자 - 상기 자유층은 상기 터널 장벽에 의해 상기 핀 층으로부터 수직 방향을 따라 이격되어 있음 -; 및
기록 회로
를 포함하고,
상기 기록 회로는,
상기 자기 터널 접합 소자를 상기 자기 터널 접합 소자의 3개 이상의 상태들 중 목표 상태로 설정하기 위한 명령어를 수신하고,
상기 목표 상태에 대응하도록 제1 수평 방향 및 제2 수평 방향의 양쪽을 따라 상기 자유층의 자구벽의 위치를 변경하기 위한 전류를 제공하도록 구성되며,
상기 수직 방향은 상기 제1 수평 방향 및 상기 제2 수평 방향에 수직이고, 상기 제1 수평 방향은 상기 제2 수평 방향에 수직인 것인, 자기 터널 접합 기반의 메모리 디바이스. - 제1항에 있어서, 상기 자구벽은, 상기 자유층의 제1 측면으로부터 상기 자유층의 제1 측면에 대향하는 상기 자유층의 제2 측면까지 상기 제1 수평 방향을 따라 연장하고, 상기 자구벽의 위치를 변경하기 위한 전류를 제공하기 위하여, 상기 기록 회로는,
상기 자유층의 제2 측면에서 상기 자구벽의 위치를 변경하고 상기 자유층의 제1 측면에서 상기 자구벽의 위치에 대한 목표 위치까지 상기 제2 수평 방향을 따라 상기 전류를 제공하도록 구성되며,
상기 목표 위치는 상기 목표 상태에 대응하는 것인, 자기 터널 접합 기반의 메모리 디바이스. - 제2항에 있어서, 상기 자유층의 제2 측면은 상기 자기 터널 접합 소자의 상기 3개 이상의 상태들 중 하나의 상태에 각각 대응하는 3개 이상의 피닝 사이트들(pinning sites)을 포함하고, 상기 전류를 제공하기 위해, 상기 기록 회로는 상기 목표 상태에 대응하는 상기 3개 이상의 피닝 사이트들 중 하나의 피닝 사이트로 상기 자구벽의 위치를 변경하도록 구성되는 것인, 자기 터널 접합 기반의 메모리 디바이스.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/796,003 | 2017-10-27 | ||
| US15/796,003 US10056126B1 (en) | 2017-10-27 | 2017-10-27 | Magnetic tunnel junction based memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190047610A KR20190047610A (ko) | 2019-05-08 |
| KR102503495B1 true KR102503495B1 (ko) | 2023-02-24 |
Family
ID=63143949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180125384A KR102503495B1 (ko) | 2017-10-27 | 2018-10-19 | 자기 터널 접합 기반의 메모리 디바이스 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10056126B1 (ko) |
| KR (1) | KR102503495B1 (ko) |
| SG (1) | SG10201807227PA (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109243511B (zh) * | 2018-09-12 | 2021-08-20 | 山东大学 | 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法 |
| US11386320B2 (en) * | 2019-03-06 | 2022-07-12 | International Business Machines Corporation | Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element |
| US11355517B2 (en) * | 2020-08-29 | 2022-06-07 | Ceremorphic, Inc. | Interlayer exchange coupling logic cells |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937737B1 (ko) | 2008-03-11 | 2010-01-19 | 재단법인서울대학교산학협력재단 | 전류인가 자벽이동 기억 장치, 그 동작 방법 및 그 형성방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242604B2 (en) * | 2005-01-13 | 2007-07-10 | International Business Machines Corporation | Switchable element |
| JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| KR100754397B1 (ko) | 2006-02-22 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
| KR100763910B1 (ko) * | 2006-02-23 | 2007-10-05 | 삼성전자주식회사 | 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자 |
| JP2007273495A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気メモリ装置及びその駆動方法 |
| JP5146836B2 (ja) | 2006-12-06 | 2013-02-20 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその製造方法 |
| US7869266B2 (en) | 2007-10-31 | 2011-01-11 | Avalanche Technology, Inc. | Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion |
| WO2008120482A1 (ja) | 2007-03-29 | 2008-10-09 | Nec Corporation | 磁気ランダムアクセスメモリ |
| US7514271B2 (en) | 2007-03-30 | 2009-04-07 | International Business Machines Corporation | Method of forming high density planar magnetic domain wall memory |
| JP5598697B2 (ja) | 2007-06-25 | 2014-10-01 | 日本電気株式会社 | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| US8120127B2 (en) | 2007-08-03 | 2012-02-21 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
| WO2009101827A1 (ja) | 2008-02-13 | 2009-08-20 | Nec Corporation | 磁壁移動素子及び磁気ランダムアクセスメモリ |
| WO2009110532A1 (ja) | 2008-03-07 | 2009-09-11 | 日本電気株式会社 | 半導体装置 |
| US8270204B2 (en) | 2008-10-09 | 2012-09-18 | Seagate Technology Llc | Domain wall movement on magnetic strip tracks |
| WO2010074132A1 (ja) | 2008-12-25 | 2010-07-01 | 日本電気株式会社 | 磁気メモリ素子及び磁気ランダムアクセスメモリ |
| US9379312B2 (en) | 2009-12-24 | 2016-06-28 | Nec Corporation | Magnetoresistive effect element and magnetic random access memory using the same |
| WO2011115794A2 (en) | 2010-03-16 | 2011-09-22 | Massachusetts Institute Of Technology | Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions |
| US8648401B2 (en) | 2010-09-17 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Domain wall assisted spin torque transfer magnetresistive random access memory structure |
| US8374020B2 (en) | 2010-10-29 | 2013-02-12 | Honeywell International Inc. | Reduced switching-energy magnetic elements |
| US8649214B2 (en) | 2011-12-20 | 2014-02-11 | Samsung Electronics Co., Ltd. | Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof |
| US8923039B2 (en) | 2012-11-06 | 2014-12-30 | International Business Machines Corporation | Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction |
| EP2804180A1 (en) | 2013-05-15 | 2014-11-19 | Crocus Technology S.A. | Multilevel MRAM for low consumption and reliable write operation |
| US9276197B2 (en) | 2013-11-21 | 2016-03-01 | The United States Of America As Represented By The Secretary Of The Navy | Hybrid domain wall-hall cross device |
-
2017
- 2017-10-27 US US15/796,003 patent/US10056126B1/en active Active
-
2018
- 2018-08-24 SG SG10201807227PA patent/SG10201807227PA/en unknown
- 2018-10-19 KR KR1020180125384A patent/KR102503495B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937737B1 (ko) | 2008-03-11 | 2010-01-19 | 재단법인서울대학교산학협력재단 | 전류인가 자벽이동 기억 장치, 그 동작 방법 및 그 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10056126B1 (en) | 2018-08-21 |
| KR20190047610A (ko) | 2019-05-08 |
| SG10201807227PA (en) | 2019-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101962784B1 (ko) | 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치 | |
| EP2308050B1 (en) | Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size | |
| US10157655B2 (en) | Memory device | |
| US9064590B2 (en) | Driving method of semiconductor storage device and semiconductor storage device | |
| CN109712655B (zh) | 具有电压相关的面内磁各向异性的mram | |
| US8780618B2 (en) | Writing circuit for a magnetoresistive memory cell | |
| US10431277B2 (en) | Memory device | |
| US10762942B1 (en) | Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer | |
| KR102503495B1 (ko) | 자기 터널 접합 기반의 메모리 디바이스 | |
| US10672832B2 (en) | Magnetic detection circuit, MRAM and operation method thereof | |
| US9672885B2 (en) | MRAM word line power control scheme | |
| JP2012109010A5 (ko) | ||
| US20140140124A1 (en) | Resistive memory device having selective sensing operation and access control method thereof | |
| KR102240162B1 (ko) | 자기장-지원 메모리 동작 | |
| JP4474136B2 (ja) | 抵抗性交点アレイ内のマルチビットメモリセルにおける読み出し動作 | |
| US9595311B2 (en) | Nonvolatile semiconductor memory device | |
| Chen et al. | Recent technology advances of emerging memories | |
| KR20120050916A (ko) | 독립적으로 프로그래밍 가능한 자유 층 도메인들을 가지는 멀티-비트 자기 메모리 | |
| TWI727350B (zh) | 記憶裝置以及驅動寫入電流的方法 | |
| US10763425B1 (en) | Magnetic tunnel junction based programmable memory cell | |
| JP4262969B2 (ja) | 薄膜磁性体記憶装置 | |
| JP2007516549A (ja) | 磁気抵抗記憶素子の誤ったプログラミングを防止する方法および装置 | |
| TW202013362A (zh) | 半導體記憶裝置 | |
| US20140313820A1 (en) | Field programming method for magnetic memory devices | |
| US10403346B2 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |