KR102498009B1 - 강자성 터널 접합 소자 및 그 제조 방법 - Google Patents

강자성 터널 접합 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102498009B1
KR102498009B1 KR1020197025076A KR20197025076A KR102498009B1 KR 102498009 B1 KR102498009 B1 KR 102498009B1 KR 1020197025076 A KR1020197025076 A KR 1020197025076A KR 20197025076 A KR20197025076 A KR 20197025076A KR 102498009 B1 KR102498009 B1 KR 102498009B1
Authority
KR
South Korea
Prior art keywords
magnetic
film
layer
magnesium
mtj element
Prior art date
Application number
KR1020197025076A
Other languages
English (en)
Other versions
KR20190120222A (ko
Inventor
히로유키 오모리
마사노리 호소미
유타카 히고
히로유키 우치다
나오키 하세
요 사토
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20190120222A publication Critical patent/KR20190120222A/ko
Application granted granted Critical
Publication of KR102498009B1 publication Critical patent/KR102498009B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

소자의 전유 면적 및 제조 공정수의 증가를 피하면서, 소자의 특성 변화를 피하고, 또한, 높은 제조 수율을 유지하는 것이 가능한 강자성 터널 접합 소자 및 그 제조 방법을 제공한다. 제1 자성층과, 상기 제1 자성층 상에 마련된 제1 절연층과, 상기 제1 절연층 상에 마련된, 자성 전이 금속을 포함하는 제2 자성층과, 상기 제2 자성층의 측면을 덮도록 마련된, 상기 자성 전이 금속을 포함하는 산화마그네슘막을 구비하는, 강자성 터널 접합 소자를 제공한다.

Description

강자성 터널 접합 소자 및 그 제조 방법
본 개시는, 강자성 터널 접합 소자 및 그 제조 방법에 관한 것이다.
대용량 서버로부터 모바일 단말기에 이르기까지, 각종 정보 기기의 비약적인 발전에 수반하여, 이것을 구성하는 메모리나 로직 등의 소자에 있어서도 고집적화, 고속화, 저소비 전력화 등, 한층 더한 고성능화가 추구되고 있다. 특히 불휘발성 반도체 메모리의 진보는 현저하고, 예를 들어 대용량 파일 메모리로서의 플래시 메모리는, 하드디스크 드라이브를 구축하는 기세로 보급이 진행되고 있다. 한편, 코드 스토리지 용도 나아가 워킹 메모리에 대한 적용을 고려하여, 현재 일반적으로 사용되고 있는 NOR 플래시 메모리, DRAM(Dynamic Random Access Memory) 등을 치환하기 위해 FeRAM(Ferroelectric random access Memory), MRAM(Magnetic Random Access Memory), PCRAM(Phase-Change Random Access Memory) 등의 다양한 타입의 반도체 메모리의 개발이 진행되고 있다. 또한, 이들 중 일부는 이미 실용화되어 있다.
상술한 것 중 하나인 MRAM은, MRAM이 갖는 자기 기억 소자의 자성체의 자화 상태를 변화시킴으로써, 전기 저항이 변화되는 것을 이용하여, 정보의 기억을 행한다. 따라서, 자화 상태의 변화에 따라 결정되는 상기 자기 기억 소자의 저항 상태, 상세하게는, 자기 기억 소자의 전기 저항의 대소를 판별함으로써, 기억된 정보를 판독할 수 있다. 이와 같은 MRAM은, 고속 동작이 가능하면서, 거의 무한(1015회 이상)의 재기입이 가능하고, 나아가 신뢰성도 높기 때문에, 이미 산업 오토메이션이나 항공기 등의 분야에서 사용되고 있다. 게다가, MRAM은, 그 고속 동작과 높은 신뢰성으로부터, 이후 코드 스토리지나 워킹 메모리에 대한 전개가 기대되고 있다.
또한, MRAM 중, 스핀 토크 자화 반전을 사용하여 자성체의 자화를 반전시키는 MRAM에 대해서는, 고속 동작 등의 상술한 이점을 가지면서, 저소비 전력화, 대용량화가 가능하기 때문에, 한층 더한 큰 기대가 모아지고 있다. 또한, 이와 같은 스핀 토크 자화 반전을 이용한 MRAM은, STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory)(스핀 주입형 MRAM)이라 불리고 있다.
상세하게는, STT-MRAM은, 자기 기억 소자로서, 2개의 자성층과, 이들 자성층 사이에 끼워진 절연층을 갖는 MTJ(Magnetic Tunnel Junction) 소자를 갖고 있다. 또한, MTJ 소자는, TMR(Tunneling Magneto Resistive) 소자라 불리는 경우도 있다. 그리고, 이와 같은 적층 구조를 갖는 MTJ 소자를 미세하게 가공한 경우, 제조 수율을 높게 유지하는 것은 어렵다. 보다 구체적으로는, 가공에 의해 발생한 잔사가 MTJ 소자에 부착되어, 전기적으로 쇼트를 발생시켜, MTJ 소자의 제조 수율을 저하시키는 경우가 있다. 따라서, 하기의 특허문헌 1 및 2에 있어서는, 이와 같은 수율의 저하를 억제하기 위한 방법이 제안되어 있다.
상세하게는, 하기 특허문헌 1에 있어서는, MTJ 소자를 형성한 후에, 탄소 및 산소를 포함하는 가스 분위기 하에서 MTJ 소자에 대하여 플라스마 처리를 행하여, 가공에 의해 발생한 잔사를 제거하고 있다. 또한, 하기 특허문헌 1에 있어서는, 상기 잔사를 제거한 후, MTJ 소자의 측면을 산화시켜, MTJ 소자의 측면을 덮는 산화막을 형성함으로써, 전부 제거할 수 없었던 잔사를 산화시켜 절연화함으로써, 쇼트의 발생을 방지하고 있다. 또한, 예를 들어 하기 특허문헌 2에 있어서는, 쇼트의 발생을 방지하기 위해, MTJ 소자의 측면을 덮는 2층 구조의 보호막을 형성하고 있다.
일본 특허 공개 제2016-164955호 공보 일본 특허 공개 제2015-179694호 공보
Physical Review b, 54, 9353(1996) Journal of Magnetism and Magnetic Materials, 159, L1(1996)
그러나, 상기 특허문헌 1과 같이 MTJ 소자의 측면을 그대로 산화 처리한 경우에는, MTJ 소자의 자기 특성이 변화되기 쉽고, 특히 미세한 MTJ 소자에서는 특성 변화가 현저하다. 또한, 상기 특허문헌 2와 같이, MTJ 소자의 측면을 덮는 2층 구조의 보호막을 형성한 경우에는, 기판 상에서의 MTJ 소자의 전유 면적이 증가되게 되기 때문에, 단위 면적당의 기억 용량이 작아진다. 게다가, 2층 구조의 보호막을 형성함으로써, 공정수가 대폭 증가되어, 제조 비용의 상승으로 이어지게 된다.
따라서, 본 개시에서는, 소자의 전유 면적 및 제조 공정수의 증가를 피하면서, 소자의 특성 변화를 피하고, 또한, 높은 제조 수율을 유지하는 것이 가능한, 신규이면서 개량된 강자성 터널 접합 소자 및 그 제조 방법을 제안한다.
본 개시에 의하면, 제1 자성층과, 상기 제1 자성층 상에 마련된 제1 절연층과, 상기 제1 절연층 상에 마련된, 자성 전이 금속을 포함하는 제2 자성층과, 상기 제2 자성층의 측면을 덮도록 마련된, 상기 자성 전이 금속을 포함하는 산화마그네슘막을 구비하는, 강자성 터널 접합 소자가 제공된다.
또한, 본 개시에 의하면, 기판 상에, 제1 자성층과, 제1 절연층과, 자성 전이 금속을 포함하는 제2 자성층을 순차적으로 적층하고, 상기 제2 자성층을 에칭하여, 복수의 기둥형 강자성 터널 접합 소자를 형성하고, 상기 제2 자성층의 측면에 금속 마그네슘막을 형성하고, 상기 금속 마그네슘막을 산화하는 산화 처리에 의해, 상기 제2 자성층의 측면을 덮는, 상기 자성 전이 금속을 포함하는 산화마그네슘막을 형성하는 것을 포함하는, 강자성 터널 접합 소자의 제조 방법이 제공된다.
이상 설명한 바와 같이 본 개시에 의하면, 소자의 전유 면적 및 제조 공정수의 증가를 피하면서, 소자의 특성 변화를 피하고, 또한, 높은 제조 수율을 유지할 수 있다.
또한, 상기 효과는 반드시 한정적인 것은 아니고, 상기 효과와 함께, 또는 상기 효과 대신에, 본 명세서에 나타난 어느 효과, 또는 본 명세서로부터 파악될 수 있는 다른 효과가 발휘되어도 된다.
도 1은 본 발명자들의 검토에 의해 얻어진, 산화 처리 시간(TOx)에 대한 적층막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)를 나타낸 그래프(그 1)이다.
도 2는 본 발명자들의 검토에 의해 얻어진, 산화 처리 시간(TOx)에 대한 적층막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)을 나타낸 그래프(그 2)이다.
도 3은 적층체의 단면의 전자 현미경 사진과, 당해 사진의 단면에 대응하는 Fe, Mg, Ta의 원소의 분포를 나타낸 그래프이다.
도 4는 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 단면도이다.
도 5는 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 1)이다.
도 6은 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 2)이다.
도 7은 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 3)이다.
도 8은 실시예 1에 관한 MTJ 소자(10)의 일 공정에서의 단면도이다.
도 9는 비교예 1, 비교예 3, 실시예 1에 관한 MTJ 소자에 대하여 300℃ 내지 400℃에서 1시간 가열한 경우의 가열 처리 온도(Ta)에 대한 반전 전압(Vc)의 변화를 나타낸 그래프이다.
도 10은 비교예 4, 실시예 2에 관한 MTJ 소자에 있어서의, 금속 마그네슘의 막 두께(tMg)에 대한 수율의 변화를 나타낸 그래프이다.
도 11은 실시예 3에 관한 MTJ 소자에 있어서의, 가열 처리 온도(Ta)에 대한 MTJ 소자의 특성에 변화를 나타낸 그래프이다.
도 12는 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 1)이다.
도 13은 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 2)이다.
도 14는 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 3)이다.
도 15는 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 4)이다.
도 16은 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서의 각 공정을 설명하는 단면도(그 5)이다.
도 17은 본 발명자들의 검토에 의해 얻어진, 터널 배리어층(904)을 중심으로 한 경우의 에칭 깊이(d㎚)를 변화시켰을 때의 MTJ 소자(90)의 자기 저항비(MR(％)) 및 쇼트의 발생률(Pshort(％))의 변화를 나타낸 그래프이다.
도 18은 본 발명자들의 검토에 의해 얻어진, MTJ 소자(90)의 형성 후의 산화 처리 시간(TOx)에 대한, MTJ 소자(90)의 쇼트 발생률(Pshort(％)) 및 소자 저항비(R/R0)를 나타낸 그래프이다.
도 19는 본 발명자들의 검토에 의해 얻어진, 산화 처리 시간(TOx)에 대한 자성막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)를 나타낸 그래프이다.
이하에 첨부 도면을 참조하면서, 본 개시의 적합한 실시 형태에 대하여 상세하게 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 대해서는, 동일한 번호를 부여함으로써 중복 설명을 생략한다.
또한, 이하의 설명에서 참조되는 도면은, 본 개시의 일 실시 형태의 설명과 그 이해를 촉진하기 위한 도면이고, 이해하기 쉽게 하기 위해, 도면 중에 도시되는 형상이나 치수, 비 등은 실제와 상이한 경우가 있다. 또한, 도면 중에 나타나는 소자 등은, 이하의 설명과 공지의 기술을 참작하여 적절히, 설계 변경할 수 있다. 또한, 이하의 설명에 있어서는, 소자 등의 적층 구조의 상하 방향은, 소자가 마련된 기판 상의 면을 위로 한 경우의 상대 방향에 대응하고, 실제의 중력 가속도에 따른 상하 방향과는 상이한 경우가 있다.
또한, 설명은 이하의 순서로 행하는 것으로 한다.
1. 본 개시에 관한 기술적 배경
1. 1. STT-MRAM의 개요
1. 2. MTJ 소자의 제조 방법
1. 3. 마그네슘의 산화 촉진 효과에 대하여
2. 본 개시의 일 실시 형태
2. 1. MTJ 소자의 구조
2. 2. MTJ 소자의 제조 방법
3. 정리
4. 실시예
5. 보충
<<1. 본 개시에 관한 기술적 배경>>
<1. 1. STT-MRAM의 개요>
먼저, 본 개시의 일 실시 형태를 설명하기 전에, 본 개시에 관한 기술적 배경에 대하여 설명한다. 본 개시에 관한 기술은, STT-MRAM(스핀 주입형 MRAM)에 관한 것이다.
앞서 설명한 바와 같이, 자성체의 자화 상태에 따라 정보를 기억하는 MRAM은, 고속 동작이 가능하고, 거의 무한(1015회 이상)의 재기입이 가능하며, 나아가 신뢰성도 높기 때문에, 이미 다양한 분야에서 사용되고 있다. 이와 같은 MRAM 중, 배선으로부터 발생하는 전류 자계에 의해 자성체의 자화를 반전시키는 MRAM에 대해서는, 자화 반전의 방법에 기인하여, 소비 전력의 저감, 및 대용량화가 어렵다. 이것은, 배선으로부터의 전류 자계를 사용한 자화 반전을 이용하는 MRAM에 있어서는, 자성체의 자화를 반전시킬 수 있는 강도의 전류 자계를 발생시키기 위해서는, 소정의 역치 이상의 전류가 필요하여, 기입 시의 소비 전력이 증가되기 쉽기 때문이다. 또한, 배선으로부터의 전류 자계를 사용한 자화 반전을 이용하는 MRAM에 있어서는, 전류 자계를 발생시키는 배선을 자기 기억 소자마다 마련하기 때문에, 자기 기억 소자의 소형화에 한계가 있다.
따라서, 배선으로부터의 전류 자계를 사용하는 것 이외의 방법으로 자성체의 자화를 반전하는 MRAM이 검토되고 있다. 보다 구체적으로는, 스핀 토크 자화 반전을 사용하여 자성체의 자화를 반전시키는 STT-MRAM이 검토되고 있다. STT-MRAM은, 고속 동작이 가능하고, 또한, 재기입 횟수가 거의 무한대라는 MRAM의 이점을 갖고, 또한, 저소비 전력화, 대용량화를 진척시킬 수 있기 때문에, 큰 기대가 모아지고 있다.
상세하게는, STT-MRAM은, 자기 기억 소자로서, 2개의 자성층과, 이들 2개의 자성층 사이에 끼워진 절연층을 갖는 MTJ 소자를 갖고 있다. STT-MRAM은, 당해 MTJ 소자에 있어서, 어떤 방향으로 자화 방향이 고정된 한쪽의 자성층(고정 자화층)을 통과하는 스핀 편극 전자가, 자화 방향이 고정되어 있지 않은 다른 쪽의 자성층(자유 자화층)에 진입할 때, 다른 쪽의 자성층에 토크를 부여하는 것(이것을 스핀 주입 토크라 칭함)을 이용하고 있다. 상세하게는, MTJ 소자에 어떤 역치 이상의 전류를 흘림으로써, 상기 다른 쪽의 자성층에 토크를 부여하여, 당해 자성층의 자성 방향을 반전(자화 반전)시켜, 당해 MTJ 소자에 정보를 기억시킨다. 상술한 바와 같은 스핀 토크 자화 반전을 발생시키기 위해 필요한 전류의 절댓값은, 50㎚ 정도의 스케일의 MTJ 소자에 있어서는 100㎂ 이하가 된다. 또한, 전류값은, MTJ 소자의 체적이 작아질수록 감소하기 때문에, MTJ 소자의 스케일링에 의해 전류를 저감하는 것이 가능하다. 또한, 이와 같은 STT-MRAM에 있어서는, MTJ 소자에 정보를 기억시키기 위한 전류 자계를 발생시키기 위한 배선이 불필요하게 되기 때문에, 셀 구조를 심플하게 할 수 있다는 이점도 있다.
<1. 2. MTJ 소자의 제조 방법>
다음에, 도 12 내지 도 16을 참조하여, 본 발명자들이 지금까지 검토한 MTJ 소자(90)의 제조 방법(비교예에 관한 MTJ 소자(90)의 제조 방법)에 대하여 설명한다. 도 12 내지 도 16은, 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서의 각 공정을 설명하는 단면도이다. 이들 단면도는, MTJ 소자(90)의 적층 구조의 적층 방향을 따라서 MTJ 소자(90)를 절단한 경우의 단면에 대응한다. 또한, 여기에서는, 이하에 설명하는 제조 방법을 비교예에 관한 제조 방법으로 하고 있지만, 당해 제조 방법 중 일부의 공정은, 후술하는 본 개시의 일 실시 형태에 관한 제조 방법과 공통된다.
도 12에 도시한 바와 같이, 비교예에 관한 MTJ 소자(90)의 제조 방법에 있어서는, 우선은, 기판(900) 상에 제1 자성층(902)과, 터널 배리어층(절연층)(904)과, 제2 자성층(906)과, 보호층(908)을 순차적으로 적층한다.
제1 자성층(902)과 제2 자성층(906)은, 강자성체 재료로 형성된다. 당해 강자성체 재료로서는, 철(Fe), 코발트(Co), 니켈(Ni) 및 망간(Mn) 등의 자성 전이 금속 원소를 적어도 하나를 포함하는 자성체 재료를 들 수 있다. 또한, 당해 자성체 재료는, 보론(B) 및 카본(C) 중에서 선택된 적어도 1종 이상의 원소를 포함해도 된다. 더욱 구체적으로는, 제1 및 제2 자성층(902, 906)은, FeCoB, FeNiB, FeCoC, CoPt, FePt, CoMnSi, MnAl 등의 단일 재료로 형성되어도 되고, 이들을 조합한 재료로 형성되어도 된다. 또한, 제1 자성층(902)의 막 두께는 예를 들어 1㎚ 이상 30㎚ 이하이고, 제2 자성층(906)의 막 두께는 예를 들어 1㎚ 이상 10㎚ 이하이다.
터널 배리어층(904)은, Al2O3나 MgO 등의 절연 재료를 포함하고, 제1 자성층(902)과 제2 자성층(906)의 자화 상태에 따른 터널 전류가 흐르게 된다. 또한, 터널 배리어층(904)의 막 두께는, 예를 들어 0.3㎚ 이상 5㎚ 이하이다.
보호층(908)은, 각종 금속 재료 또는 합금 재료 등으로 형성된다. 당해 보호층(908)은, MTJ 소자(90)의 제조 중에 있어서 각 적층을 보호한다.
다음에, 도 13에 도시한 바와 같이, MTJ 소자(90)에 대응하는 패턴을 갖는 포토마스크(910)를 보호층(908) 상에 형성한다.
또한, 도 14에 도시한 바와 같이, 상기 포토마스크(910)를 마스크로서 사용하여, 보호층(908), 제2 자성층(906) 및 터널 배리어층(904)에 대하여 에칭을 행하여, MTJ 소자(90)를 형성한다. 당해 에칭은, 이온 빔 에칭(IBE)을 사용해도 되고, 리액티브 이온 에칭(RIE)을 사용해도 되고, 그것들을 조합해도 된다. 또한, 이때, 보호층(908), 제2 자성층(906), 터널 배리어층(904) 및 제1 자성층(902)에 대하여 에칭을 행해도 된다.
이와 같이, MTJ 소자(90)를 형성한 경우, 예를 들어 도 15 및 도 16에 도시된 바와 같은 상태의, 기둥형 MTJ 소자(90)를 얻을 수 있다. 상세하게는, 도 15는, 터널 배리어층(904)까지 에칭한 경우의 예를 도시하고, 도 16은, 제1 자성층(902)까지 에칭한 경우의 예를 도시한다.
도 15에 도시한 바와 같이, 터널 배리어층(904)까지 에칭한 경우에는, 제2 자성층(906)에 대하여 에칭함으로써 발생한 에칭 잔사(930)가, 터널 배리어층(904) 상의 제2 자성층(906)의 주위에 잔존한다. 에칭 잔사(930)를 완전히 제거하면서, 제2 자성층(906)을 에칭하는 것은 어렵기 때문에, 에칭 잔사(930)는, 도 15에 도시한 바와 같이 제2 자성층(906)의 주위에 남아 버린다. 당해 에칭 잔사(930)는, 에칭된 제2 자성층(906)에 기인하는 것이기 때문에, 제2 자성층(906)을 구성하는 성분(예를 들어, Fe, Co, Ni 및 Mn 등)을 포함한다. 따라서, 제2 자성층(906)의 주위에 남는 에칭 잔사(930)가 MTJ 소자(90)의 제2 자성층(906)에 영향을 줌으로써, MTJ 소자(90)의 보유 지지력 특성이나 자기 저항비 등의 자기 특성이 열화되는 경우가 있다. 또한, 도 15에 도시한 바와 같이, 지금까지의 가공에 의해 발생한 잔사를 포함하는 재부착물(920)이 MTJ 소자(90)의 측면에 재부착된다. 당해 재부착물(920)도, 에칭된 제2 자성층(906) 및 보호층(908) 등에 기인하는 것이기 때문에, 제2 자성층(906) 및 보호층(908) 등을 구성하는 성분을 포함한다. 따라서, 이와 같은 재부착물(920)에 의해서도, MTJ 소자(90)의 자기 특성이 열화되는 경우도 있다.
또한, 도 16에 도시한 바와 같이, 터널 배리어층(904)을 깊게까지 에칭해 버린 경우에는, 재부착물(920)이, 터널 배리어층(904)의 측면을 그 막 두께 방향을 따라서 부착되는 경우도 있다. 이와 같은 경우, 재부착물(920)은, 앞서 설명한 바와 같이 에칭된 제2 자성층(906) 및 보호층(908) 등에 기인하는 것이기 때문에, 포함되는 성분에 따라서는 도전성을 갖는 경우가 있다. 따라서, 재부착물(920)이, 터널 배리어층(904)의 측면을 그 막 두께 방향을 따라서 부착된 경우에는, 제1 자성층(902)과 제2 자성층(906)을 전기적으로 접속하는, 즉 쇼트를 발생시키는 경우가 있다. 그 결과, MTJ 소자(90)의 제조 수율을 저하시키게 된다.
또한, 도 16에 도시한 바와 같이, 제1 자성층(902)까지 에칭한 경우에는, 도 15의 경우와 비교하여, 제2 자성층(906)의 주위에 에칭 잔사(930)가 남기 어렵다. 그러나, 재부착물(920)이, 터널 배리어층(904)의 측면을 그 막 두께 방향을 따라서 부착되기 쉽다. 재부착물(920)은, 앞서 설명한 바와 같이, 포함되는 성분에 따라서는 도전성을 갖는 경우가 있다. 따라서, 도 16에 도시한 바와 같이, 재부착물(920)이, 터널 배리어층(904)의 측면을 그 막 두께 방향을 따라서 부착된 경우에는, 제1 자성층(902)과 제2 자성층(906)을 전기적으로 접속하여, 쇼트를 발생시킨다. 그 결과, MTJ 소자(90)의 내압이 저하되거나, 제조 수율이 악화되거나 하게 된다. 또한, 도 16의 예에 있어서도, 도 15의 예와 마찬가지로, MTJ 소자(90)의 측면에 재부착된 재부착물(920)에 의해, MTJ 소자(90)의 보유 지지력 특성이나 자기 저항비 등의 자기 특성이 열화되는 경우가 있다.
따라서, 본 발명자들은, 상술한 에칭의 에칭 깊이와 MTJ 소자(90)에 있어서의 쇼트의 발생률 및 자기 저항비의 관계에 대하여 검토를 행하였다. 당해 검토에 의해 얻어진 결과를 도 17에 도시한다. 도 17은 본 발명자들의 검토에 의해 얻어진, 터널 배리어층(904)을 중심으로 한 경우의 에칭 깊이(d㎚)를 변화시켰을 때의 MTJ 소자(90)의 자기 저항비(MR(％)) 및 쇼트의 발생률(Pshort(％))의 변화를 나타낸 그래프이다. 도 17에 있어서는, 횡축은, 에칭 깊이(d㎚)를 나타내고, 터널 배리어층(904)을 에칭하여 파 들어간 막 두께를 정의 값으로 나타내고, 터널 배리어층(904)이 에칭되지 않고 남은 막 두께를 부의 값으로 나타내고 있다. 또한, 종축에 대해서는, 우측의 종축이 자기 저항비(MR(％))를 나타내고, 좌측의 종축이 쇼트 발생률(Pshort(％))을 나타내고 있다. 또한, 자기 저항비(MR)는, 12단자 프로브를 사용한 Current-In-Plane-Tunneling(CIPT)법에 의해 측정하였다. 또한, 쇼트 발생률(Pshort(％))은, MTJ 소자(90)의 제1 자성층(902)과 제2 자성층(906) 사이의 도통 상태를 측정함으로써 검출하였다.
도 17의 그래프에 의하면, 도 16에 도시된 바와 같이 터널 배리어층(904)을 파 들어감에 따라, 제2 자성층(906)의 에칭 잔사(930)가 남기 어려워져, 자기 저항비(MR(％))가 상승하였다. 그러나, 터널 배리어층(904)의 주위에 재부착물(920)이 부착되기 쉬워져, 터널 배리어층(904)에 있어서의 쇼트의 발생률(Pshort(％))이 증가되었다.
또한, 도 17의 그래프에 의하면, 도 15에 도시된 바와 같이 터널 배리어층(904)을 남긴 경우에는, 남긴 막 두께가 증가됨에 따라서, 터널 배리어층(904)에 있어서의 쇼트의 발생률(Pshort(％))이 증가되었다. 또한, 제2 자성층(906)의 에칭 잔사(930)가 남기 쉬워지기 때문에, MTJ 소자(90)의 자기 저항비(MR(％))가 저하되었다.
즉, 도 17의 그래프에 의하면, 자기 저항비(MR(％))를 증가시키면서, 쇼트의 발생률(Pshort(％))을 저감시키자고 한 경우에는, 터널 배리어층(904)의 에칭양을 고정밀도로 제어해야만 함을 알 수 있다. 타깃으로 한 에칭양으로부터 조금이라도 어긋나 버리면, 쇼트의 발생률(Pshort(％))이 급격하게 증가되거나, 자기 저항비(MR(％))가 급격하게 저하되거나 하기 때문이다. 바꿔 말하면, 터널 배리어층(904)의 에칭양을 제어하여, MTJ 소자(90)의 자기 특성의 열화를 피하면서, 쇼트의 발생을 억제하여 제조 수율 향상시키는 것은 어렵다.
따라서, 본 발명자들은, 재부착물(920) 및 에칭 잔사(930)에 의한 영향을 저감하기 위해, 다양한 대책을 검토하였다. 보다 구체적으로는, 본 발명자들은, 상기 특허문헌 1과 같이, MTJ 소자(90)의 형성 후에 산화 처리 등을 행하여, 재부착물(920) 및 에칭 잔사(930)를 절연화하여 쇼트를 저감하는 대책에 대하여 검토하였다.
그러나, 본 발명자들에 의하면, 산화 처리를 행하면, 재부착물(920) 및 에칭 잔사(930)가 산화될 뿐만 아니라, MTJ 소자(90)를 구성하는 자성층(902, 906)이나 터널 배리어층(904)에 대해서도 산화 처리의 영향이 미침을 알 수 있었다. 도 18을 참조하여, 상술한 본 발명자들의 검토에 대하여 설명한다. 도 18은 본 발명자들의 검토에 의해 얻어진, MTJ 소자(90)의 형성 후의 산화 처리 시간(TOx)에 대한, MTJ 소자(90)의 쇼트의 발생률(Pshort(％)) 및 소자 저항비(R/R0)를 나타낸 그래프이다. 상세하게는, 도 18에 있어서는, 횡축이 산화 처리 시간(TOx)을 나타내고, 좌측의 종축이 소자 저항비(R/R0)를 나타내고, 우측의 종축이 쇼트 발생률(Pshort(％))을 나타낸다. 또한, 소자 저항비(R/R0)는, 산화 처리를 행하지 않는 시료의 소자 저항에 대한 비로서 나타내어진다. 또한, 여기서 측정된 시료에 관한 MTJ 소자(90)의 직경은 60㎚이다. 또한, 소자 저항은, 소정의 펄스 전류를 MTJ 소자(90)에 대하여 인가함으로써 측정하였다.
도 18에 도시된 바와 같이, MTJ 소자(90)를 단순히 산화 처리한 경우에는, 쇼트의 발생률(Pshort(％))이 저감되지만, 쇼트의 발생률(Pshort(％))이 충분히 저감되기 전에, 급격하게 소자 저항이 증가되었다. 따라서, 본 발명자들의 검토에 의해, MTJ 소자(90)의 자기 특성(소자 저항)을 변화시키지 않고, 쇼트의 발생률(Pshort(％))을 저감하는, 산화 처리의 조건을 알아내는 것이 어려움을 알 수 있었다.
다음에, 본 발명자들은, 재부착물(920) 및 에칭 잔사(930)는, MTJ 소자(90)의 제2 자성층(906)에서 유래되기 때문에, 제2 자성층(906)과 동일한 재료를 포함하는 자성막에 있어서의 산화 처리에 의한 특성 변화에 대하여 검토하였다. 구체적으로는, 본 발명자들은, 열산화막이 마련된 실리콘 기판 상에, FeCoB를 포함하는 자성막을 1.5㎚의 막 두께로 형성하고, 당해 자성막에 대하여 플라스마 산화 처리를 행하였다. 또한, 당해 자성막의 전기 저항 및 포화 자화를 측정하였다. 또한, 전기 저항은 4단자법에 의해 측정하고, 또한, 포화 자화에 대해서는, 시료 진동형 자력계(VSM : Vibrating Sample Magnetometer)를 사용하여 측정하였다.
상술한 측정 결과를 도 19에 도시한다. 도 19는, 본 발명자들의 검토에 의해 얻어진, 산화 처리 시간(TOx)에 대한 자성막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)를 나타낸 그래프이다. 상세하게는, 도 19의 횡축이 산화 처리 시간(TOx)을 나타내고, 좌측의 종축이 저항비(R/R0)를 나타내고, 우측의 종축이 포화 자화비(Ms/Ms0)를 나타낸다. 또한, 저항비(R/R0) 및 포화 자화비(Ms/Ms0)는, 산화 처리를 행하지 않는 시료의 저항 및 포화 자화에 대한 비로서 나타내어진다. 또한, 여기서 측정된 시료에 관한 MTJ 소자(90)의 직경은 60㎚이다.
도 19에 도시한 바와 같이, 저항비(R/R0)는, 산화 처리 시간(TOx)의 증가에 대하여 서서히 상승하고, 포화 자화비(Ms/Ms0)도 마찬가지로 서서히 감소하였다. 이것으로부터, 본 발명자들에 의하면, 자성막의 특성이 변화되지 않을 정도까지 충분히 산화하여, 자성막을 절연화하기 위해서는, 강한 산화를 행해야만 함을 알 수 있었다. 자성막을 충분히 절연화하는 산화를 행하지 않으면, 당해 자성막과 마찬가지의 성분을 갖는 재부착물(920) 및 에칭 잔사(930)는, 도전성을 유지하여, 쇼트의 원인이 된다. 또한, 재부착물(920) 및 에칭 잔사(930)는, MTJ 소자(90)의 제1 및 제2 자성층(902, 906), 터널 배리어층(904)에 영향을 주어, MTJ 소자(90)의 보유 지지력 특성이나 자기 저항비 등의 자기 특성의 열화의 원인도 되게 된다.
그러나, 재부착물(920)이나 에칭 잔사(930)를 충분히 산화할 수 있는 조건에서 산화 처리한 경우에는, 제2 자성층(906)도 동시에 산화되어, 포화 자화 등의 특성이 변화되어 버리게 된다. 즉, 본 발명자들의 검토에 의하면, MTJ 소자(90)의 특성에 영향을 주지 않고, 재부착물(920)이나 에칭 잔사(930)를 산화 처리에 의해 절연화하는 것이 어려움을 알 수 있었다.
또한, 상술한 특허문헌 2와 같이, MTJ 소자(90)의 측면을 덮는 2층 구조의 보호막을 형성한 경우에는, 쇼트의 발생을 피하면서, MTJ 소자(90)의 자기 특성의 변화를 피할 수 있을 가능성도 있다. 그러나, 이 경우, 기판 상에서의 MTJ 소자(90)의 전유 면적이 증가되게 되기 때문에, 단위 면적당의 기억 용량이 작아진다. 나아가, 2층 구조의 보호막을 형성하는 것은, 공정수가 대폭으로 증가되어, 제조 비용의 상승으로 이어지게 된다. 따라서, 본 발명자들은, 상술한 특허문헌 2와 같이, MTJ 소자(90)의 측면을 덮는 2층 구조의 보호막을 형성하는 방법에 대해서는, 문제점이 많다고 판단하였다.
따라서, 본 발명자들은, 이와 같은 상황을 근거로 하여, MTJ 소자(90)의 특성에 영향을 주지 않고, 쇼트 등의 발생을 피하여, 높은 제조 수율을 유지하는 것이 가능한 MTJ 소자에 대하여 예의 검토를 거듭하였다. 당해 검토를 행하는 중에, 본 발명자들은, 이하에 설명하는 마그네슘의 산화 촉진 효과에 주목하고, 본 개시의 일 실시 형태를 창작하기에 이르렀다. 이하에, 본 발명자들이 주목한 현상에 대하여 설명한다.
<1. 3. 마그네슘의 산화 촉진 효과에 대하여>
본 발명자들은, 상술한 바와 같은 상황 내에서, 마그네슘(Mg)의 성질에 주목하였다. 마그네슘은, 산화되기 쉬운 금속 원소이다. 또한, 마그네슘은, 재부착물(920)이나 에칭 잔사(930)에 포함되는 Fe나 Co 등의 자성 전이 금속과 복합 산화물을 형성하기 쉽다. 이것은, Mg 단체의 산화물인 MgO의 생성 깁스 에너지가 -569kJ/mol, Fe 단체의 산화물인 Fe2O3의 생성 깁스 에너지가 -742kJ/mol인 것에 비해, Fe와 Mg의 복합 산화물인 MgFe2O4의 생성 깁스 에너지가 -1317kJ/mol인 것으로부터도 명백하다.
따라서, 본 발명자들은, 도 19의 그래프를 얻은 검토와 마찬가지의 검토를, FeCoB를 포함하는 자성막 대신에 금속 마그네슘막으로 행하였다. 당해 검토에 의하면, 금속 마그네슘막은 대기 중에서 바로 산화되고, 막 두께 1.5㎚에서는 전도성이 없는 절연막이 됨을 알 수 있었다.
다음에, 본 발명자들은, FeCoB를 포함하는 자성막과 금속 마그네슘막을 적층하여 얻은 적층막에 산화 처리를 행하는 것에 의한, 적층체의 특성 변화에 대하여 검토하였다. 상세하게는, 상술과 마찬가지로, 열산화막이 마련된 실리콘 기판 상에, FeCoB를 포함하는 자성막을 1.5㎚의 막 두께로 형성하고, 또한, 금속 마그네슘막을 1㎚의 막 두께로 형성하였다. 그리고, 당해 적층막에 대하여 플라스마 산화 처리를 행하였다. 또한, 당해 적층막의 전기 저항 및 포화 자화를 측정하였다.
상술한 측정 결과를 도 1에 도시한다. 도 1은 본 발명자들의 검토에 의해 얻어진, 산화 처리 시간(TOx)에 대한 적층막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)를 나타낸 그래프이다. 상세하게는, 도 1의 횡축이 산화 처리 시간(TOx)을 나타내고, 좌측의 종축이 저항비(R/R0)를 나타내고, 우측의 종축이 포화 자화비(Ms/Ms0)를 나타낸다. 또한, 저항비(R/R0) 및 포화 자화비(Ms/Ms0)는, 산화 처리를 행하기 전의 상기 적층막의 저항 및 포화 자화에 대한 비로서 나타내어진다.
또한, 상술한 산화 처리 전에, 200℃에서, 10분간 가열하고, 마찬가지의 산화 처리 및 측정을 행한 경우의 결과를 도 2에 도시한다. 도 2는 본 발명자들의 검토에 의해 얻어진, 산화 처리 시간(TOx)에 대한 적층막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)를 나타낸 그래프이다. 또한, 도 2의 횡축 및 종축은, 도 1과 마찬가지이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명자들에 의하면, 금속 마그네슘막을 형성한 경우에는, 도 19와 비교하여, 산화 처리 시간(TOx)이 짧아도, 적층막의 저항비(R/R0)의 증가 및 포화 자화비(Ms/Ms0)의 저하가 보임을 알 수 있었다. 또한 산화 처리 시간을 길게 해 가면, 적층막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)의 변화가 적어짐을 알 수 있었다. 이것은, 금속 마그네슘막을 적층함으로써, 자성막의 산화가 촉진되기 때문에, 산화 처리 시간이 짧아도 산화가 촉진되어, 자성막이 절연화된 것에 의한 것이라고 생각된다. 그리고, 자성막의 표면에 일단 산화막이 형성되면, 형성된 산화막에 의해 내부로의 산소의 진입이 억제되기 때문에, 자성막의 내부가 산화되지 않게 되어, 적층막의 저항비(R/R0) 및 포화 자화비(Ms/Ms0)의 변화가 적어졌다고 생각된다.
또한, 도 2에 도시된 바와 같이, 본 발명자들에 의하면, 산화 처리 전에 200℃에서 적층막을 가열한 경우에는, 도 1에 비해, 적층막의 저항비(R/R0)의 증가 및 포화 자화비(Ms/Ms0)의 저하가 현저함을 알 수 있었다. 이것은, 산화 처리 전의 가열에 의해, Mg와 FeCoB막으로부터의 자성 전이 금속이 확산되어 혼합됨으로써, 자성막인 FeCoB가 산화되기 쉬워졌기 때문이라고 생각된다.
다음에, 상술한 현상을 확인하기 위해, 상술한 적층체와 마찬가지의 적층체를 작성하고, 당해 적층체의 단면을 투과형 전자 현미경으로 관찰하였다. 관찰한 적층체는, 상술과 마찬가지의 열산화막이 마련된 실리콘 기판 상에, 탄탈륨(Ta)을 포함하는 막을 5㎚의 막 두께로 형성하고, FeCoB를 포함하는 자성막을 3.0㎚의 막 두께로 형성하고, 금속 마그네슘막을 2㎚의 막 두께로 형성하고, 또한, 자연 산화를 행하여, 그 위에 FeCoB를 포함하는 자성막을 10㎚의 막 두께로 형성하여 얻었다. 도 3의 좌측에 적층체의 단면의 전자 현미경 사진을 나타내고, 도 3의 우측에 당해 사진의 단면에 대응하는 Fe, Mg, Ta의 원소의 분포를 나타낸다. 또한, 도 3의 원소 분포에 있어서는, 도면 중 상하 방향이 시료의 막 두께 방향이며, 또한, 도면 중 우측으로 갈수록 분포량이 높아진다.
도 3의 좌측의 현미경 사진에 있어서 하얗게 보이는 부분이 마그네슘을 주성분으로 한 영역이지만, 마그네슘의 분포에는 상하 계면에서 경향에 차가 보인다. 상세하게는, 마그네슘의 분포는, 마그네슘을 주성분으로 한 영역의 하측 부분에서는, 마그네슘을 주성분으로 한 영역의 상측 부분에 비해 분포가 완만하다. 이것은, 마그네슘을 주성분으로 한 영역의 하측 부분에 있어서는, FeCoB를 포함하는 자성막으로부터의 자성 전이 금속과 마그네슘이 확산되어, 이들의 복합 산화물이 형성되어 있기 때문이라고 생각된다.
즉, 본 발명자들의 검토에 의하면, 자성막 상에 금속 마그네슘막을 작성하고, 산화 처리함으로써, 마그네슘이 확산된 자성막의 계면에 있어서 산화가 촉진되어, 단시간에 자성막이 산화됨을 알 수 있었다. 또한, 일단 산화막이 형성되면, 형성된 산화막에 의해 산소가 내부로 진입하는 것이 억제되기 때문에, 자성막의 내부까지 산화되는 것이 어려워짐을 알 수 있었다. 따라서, 본 발명자들은, 이와 같은 마그네슘의 산화 촉진 효과를 이용함으로써, MTJ 소자(90)의 특성에 영향을 주지 않고, 쇼트 등의 발생을 피하여, 높은 제조 수율을 유지하는 것이 가능한, 본 개시의 일 실시 형태를 착상하였다.
즉, 이하에 설명하는 본 개시의 일 실시 형태에 있어서는, MTJ 소자를 형성한 후에, MTJ 소자의 측면에 금속 마그네슘막을 형성하고, 산화 처리를 행한다. 이와 같이 함으로써, 산화되기 쉬운 마그네슘이, MTJ 소자의 측면이나 주위에 부착된 재부착물(920)이나 에칭 잔사(930)에 포함되는 자성 전이 금속과 혼합되어, MTJ 소자의 측면에 복합 산화막을 형성할 수 있다. 이하에 실시 형태에 있어서는, 당해 복합 산화막을 형성함으로써, MTJ 소자의 측면이나 주위에 부착된 재부착물(920)이나 에칭 잔사(930)를 산화하여 절연화하여, MTJ 소자에 있어서의 쇼트의 발생을 저감할 수 있다. 또한, 당해 복합 산화막은, MTJ 소자의 내부로 산소가 진입하는 것을 방지하는 보호층으로서 기능할 수 있기 때문에, 산화 처리에 의한 MTJ 소자의 자기 특성의 변화를 저감할 수도 있다. 이하에, 이와 같은 본 개시의 일 실시 형태의 상세를 설명한다.
<<2. 본 개시의 일 실시 형태>>
<2. 1. MTJ 소자의 구조>
우선은, 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 구조의 상세에 대하여, 도 4를 참조하여 설명한다. 도 4는 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 단면도이다. 도 4는 MTJ 소자(10)의 적층 구조의 적층 방향을 따라서 MTJ 소자(10)를 절단한 경우의 단면에 대응한다.
도 4에 도시한 바와 같이, 본 실시 형태에 관한 MTJ 소자(강자성 터널 접합 소자)(10)는, 제1 자성층(902)과, 터널 배리어층(절연층)(104)이 순차적으로 적층된 기판(100)을 갖는다. 또한, 당해 MTJ 소자(10)는, 터널 배리어층(제1 절연층)(104) 상에 마련된 자성 전이 금속을 포함하는 제2 자성층(106)과, 제2 자성층(106) 상에 마련된 보호층(108)을 갖는다. 또한, 당해 MTJ 소자(10)는, 제2 자성층(106) 및 보호층(108)의 측면을 덮도록 마련된, 상기 자성 전이 금속을 포함하는 제1 산화마그네슘막(140)을 갖는다.
기판(100)은, 예를 들어 실리콘 기판을 포함한다.
제1 자성층(102)은, Fe, Co, Ni, Mn을 포함하는 자성 전이 금속의 원소군으로부터 선택되는 적어도 하나의 원소를 포함하는 자성막을 포함한다. 즉, 제1 자성층(102)은, 상온에서 강자성을 나타내는 Fe, Co, Ni 중 어느 것, 혹은, 합금이나 금속간 화합물을 형성한 경우에 강자성을 나타내는 Mn을 포함하는 자성막을 포함한다. 또한, 상기 자성막은, B 및 C 중에서 선택된 적어도 1종 이상의 원소를 포함해도 된다. 더욱 구체적으로는, 제1 자성층(102)은, FeCoB, FeNiB, FeCoC, CoPt, FePt, CoMnSi, MnAl 등의 단일 재료로 형성되어도 되고, 이들을 조합한 재료로 형성되어도 된다. 또한, 제1 자성층(102)의 막 두께는, 예를 들어 1㎚ 이상 30㎚ 이하이다.
터널 배리어층(104)은, Al2O3나 MgO 등의 절연 재료로 형성된 층이며, 예를 들어 0.3㎚ 이상 5㎚ 이하의 막 두께를 갖는다.
제2 자성층(106)도, 제1 자성층(102)과 마찬가지로, Fe, Co, Ni, Mn을 포함하는 자성 전이 금속의 원소군에서 선택되는 적어도 하나의 원소를 포함하는 자성막을 포함한다. 또한, 상기 자성막은, B 및 C 중에서 선택된 적어도 1종 이상의 원소를 포함해도 된다. 더욱 구체적으로는, 제1 자성층(102)은, FeCoB, FeNiB, FeCoC, CoPt, FePt, CoMnSi, MnAl 등의 단일 재료로 형성되어도 되고, 이들을 조합한 재료로 형성되어도 된다. 또한, 제2 자성층(106)의 막 두께는, 예를 들어 1㎚ 이상 10㎚ 이하이다.
또한, 제1 자성층(102)과 제2 자성층(106)은, 형성되는 MTJ 소자(10)에 있어서 서로 다른 기능을 갖는 자성층이 된다. 보다 구체적으로는, MTJ 소자(10)가 자기 헤드로서 사용되는 경우에는, 제1 자성층(102) 및 제2 자성층(106) 중 한쪽이, 자화 방향이 고정된 고정 자화층이 되고, 다른 쪽이, 자화가 외부 자장에 의해 변화되는 자유 자화층이 된다. 또한, MTJ 소자(10)가 자기 메모리로서 불리는 경우에는, 제1 자성층(102) 및 제2 자성층(106) 중 한쪽이 고정층이 되고, 다른 쪽이 기억층이 된다. 또한, 본 실시 형태에 있어서는, MTJ 소자(10)는, 이와 같은 구성에 한정되는 것은 아니고, 다른 구성이어도 되고, 예를 들어 제1 자성층(102)과 제2 자성층(106)의 위치를 바꾸어도 되고, 추가로 다른 층을 포함하고 있어도 된다. 또한, 제1 자성층(102) 및 제2 자성층(106)은 단층이어도 되고, 혹은, 복수의 층이 적층되고, 적층된 층이 자기 결합한 적층 구조여도 된다.
보호층(108)은, 각종 금속 재료, 합금 재료, 산화물 재료 등으로 형성된다. 당해 보호층(108)은, MTJ 소자(10)의 제조 중에 있어서 각 적층을 보호하고, 또한, 하드 마스크로서 기능하도록 해도 된다. 보호층(108)의 막 두께는, 예를 들어 0.5㎚ 이상 50㎚ 이하이다.
제1 산화마그네슘막(140)은, 제1 및 제2 자성층(102, 106)에 포함되는 상기 자성 전이 금속의 원소군(Fe, Co, Ni, Mn) 중 적어도 하나의 원소와 마그네슘과 산소를 주성분으로 하는 복합 산화물을 포함한다. 또한, 제1 산화마그네슘막(140)에는, 재부착물(920) 및 에칭 잔사(930) 등에 포함되는 B나 C 등의 경원소가 포함되어 있어도 된다. 이와 같은 원소가 제1 산화마그네슘막(140)에 포함되어 있어도, MTJ 소자(10)에 있어서의 쇼트를 유발하는 일은 없다.
도 4에 도시한 바와 같이, 제1 산화마그네슘막(140)은, 제2 자성층(106)의 주위에 위치하는 터널 배리어층(104)의 상면을 덮도록 마련되어 있어도 된다.
또한, 본 실시 형태에 관한 MTJ 소자(10)는, 도 4에 도시한 바와 같이, 터널 배리어층(104) 상에, 제2 자성층(106)을 둘러싸도록 마련된 제2 산화마그네슘막(142)을 더 갖고 있어도 된다. 제2 산화마그네슘막(142)은, 마그네슘과 산소를 주성분으로 하는 산화물을 포함한다.
또한, 도 4에 있어서는, 도시되어 있지 않지만, 제2 자성층(106)과 보호층(108) 사이에, 절연층이 마련되어 있어도 된다. 또한, 제1 자성층(102) 아래에는, 제1 자성층(102)의 결정 배향 제어나 기판(100)에 대한 부착 강도를 향상시키기 위한 하지막(도시 생략)이 마련되어 있어도 된다.
그리고, 상술한 MTJ 소자(10)는, 기판(100) 상에 매트릭스형으로 복수 마련되어 있어도 되고, 또한, MTJ 소자(10)에 접속되는 각종 배선이 마련되어 있어도 된다. 또한, 복수의 MTJ 소자(10) 중, 서로 인접하는 MTJ 소자(10)의 사이에는, 절연막(제2 절연층)이 매립되어도 된다.
또한, 도 4에 있어서는, 터널 배리어층(904)까지 에칭하여 얻은 구조를 갖는 MTJ 소자(10)를 도시하고 있지만, 본 실시 형태에 있어서는, 이것에 한정되는 것은 아니다. 예를 들어, 제1 자성층(902)까지 에칭하여 얻은 구조를 갖는, 기둥형 MTJ 소자(10)여도 된다. 이 경우, MTJ 소자(10)의 측면에, 상술한 제1 산화마그네슘막이 마련되어 있으면 된다. 또한, 당해 제1 산화마그네슘막은, 제1 자성층(102)의 주위에 위치하는 기판(100)의 상면을 덮도록 마련되어 있어도 된다.
<2. 2. MTJ 소자의 제조 방법>
다음에, 도 4에 도시된 본 개시의 실시 형태에 관한 MTJ 소자(10)의 제조 방법에 대하여, 도 5 내지 도 7을 참조하여 설명한다. 도 5 내지 도 7은 본 개시의 일 실시 형태에 관한 MTJ 소자(10)의 제조 방법에 있어서의 각 공정을 설명하는 단면도이며, 상세하게는, 도 4에 도시된 단면도에 대응하는 것이다. 또한, 이하에 설명하는 예에서는, 도 4의 터널 배리어층(104)까지 에칭하여 얻은 구조를 갖는 MTJ 소자(10)를 제조하는 경우를 예로 들어 설명한다.
우선은, 앞서 설명한 도 12와 마찬가지로, 기판(100) 상에 제1 자성층(102)과, 터널 배리어층(104)과, 제2 자성층(106)과, 보호층(108)을 순차적으로 적층한다. 다음에, 도 13과 마찬가지로, MTJ 소자(10)에 대응하는 패턴을 갖는 포토마스크를 보호층(108) 상에 형성한다. 또한, 도 14와 마찬가지로, 상기 포토마스크를 마스크로서 사용하여, 보호층(108), 제2 자성층(106) 및 터널 배리어층(104)에 대하여 에칭을 행하여, 기둥형 MTJ 소자(10)를 형성한다. 당해 에칭은, 앞서 설명한 바와 같이, 이온 빔 에칭을 사용해도 되고, 리액티브 이온 에칭을 사용해도 되고, 그것들을 조합해도 된다.
이와 같이 하여, 도 5에 도시된 바와 같은 상태의 MTJ 소자(10)를 얻을 수 있다. 도 5에 도시되어 있는 바와 같이, 지금까지의 가공에 의해 발생한 재부착물(920)이나 에칭 잔사(930)가 MTJ 소자(10)의 주위에 부착되어 있다.
도 5에 도시되어 있는 상태와 같은 MTJ 소자(10)의 측면을 덮도록, 금속 마그네슘막(150)을 형성한다. 또한, 금속 마그네슘막(150)은, MTJ 소자(10)의 제2 자성층(106)의 주위에 위치하는 터널 배리어층(104)의 상면의 일부도 덮도록 형성되어도 된다. 이때, 금속 마그네슘막(150)의 막 두께는, 0.5㎚ 이상 5㎚ 이하로 하는 것이 바람직하다. 금속 마그네슘막(150)의 막 두께가 0.5㎚ 미만이면, 재부착물(920) 및 에칭 잔사(930)의 산화를 촉진시키는 효과가 한정적인 것으로 되기 때문이다. 또한, 금속 마그네슘막(150)의 막 두께가 5㎚보다 두꺼운 경우에는, 금속 마그네슘막(150)의 표면부만이 산화되고, 그 내부가 충분히 산화되지 않는 경우가 있기 때문이다. 이러한 경우, 산화되지 않은 금속 마그네슘막(150)에 의해, MTJ 소자(10)에 있어서의 쇼트를 발생시킬 가능성이 있다.
금속 마그네슘막(150)의 형성은, 스퍼터법이나 이온빔법, 증착법, CVD(Chemical Vapor Deposition)법 등으로 행할 수 있다. 금속 마그네슘막(150)은, 균일한 막으로서 형성되지 않아도 되지만, 금속 마그네슘막(150)으로부터 마그네슘이 확산되어, 마그네슘이 재부착물(920) 및 에칭 잔사(930)로부터의 자성 전이 금속(Fe, Co, Ni, Mn)과 혼재되도록, 형성되는 것이 바람직하다. 따라서, 마그네슘이 재부착물(920) 및 에칭 잔사(930)의 자성 전이 금속과 혼재되는 영역이, 제1 산화마그네슘막(140)의 형성 영역이 된다. 따라서, 마그네슘의 확산을 제어함으로써, 제1 산화마그네슘막(140)의 형성 범위나 막 두께를 제어할 수 있다.
따라서, 스퍼터법에 의해 금속 마그네슘막(150)의 형성을 행하는 경우에는, 마그네슘이 원하는 영역에 유입되어 확산되도록, 성막 시의 가스의 압력이나 기판 바이어스의 조건을 적절히 선택하는 것이 바람직하다. 또한, 이온빔법에 의해 금속 마그네슘막(150)의 형성을 행하는 경우에는, 마그네슘이 원하는 영역(넓이 및 깊이)에 고정밀도로 위치하도록, 마그네슘의 입사 에너지나 입사 각도의 조건을 적절히 선택하는 것이 바람직하다.
또한, 금속 마그네슘막(150)의 형성 중, 형성 후, 혹은, 후술하는 산화 처리 중에 있어서, 마그네슘을 확산시키기 위한 가열 처리를 행해도 된다. 당해 가열 처리 온도는, 100℃ 이상 300℃ 이하인 것이 바람직하고, 가열 처리 온도가 100℃ 미만이면 마그네슘의 확산이 불충분해지고, 300℃보다 큰 경우에는 마그네슘이 MTJ 소자(10)의 내부 깊게까지 확산되어 버리기 때문이다.
다음에, 도 7에 도시한 바와 같이, 금속 마그네슘막(150)에 대하여 산화 처리를 행한다. 당해 산화 처리는, 플라스마 산화에 의한 것이어도, 자연 산화에 의한 것이어도 된다. 또한, 금속 마그네슘막(150)의 형성 후에 대기 중으로 내어 공기에 폭로함으로써, 금속 마그네슘막(150)을 산화시켜도 된다. 또한, 보호층(108)이 산화물 재료를 포함하는 경우에는, 당해 보호층(108)으로부터의 산소를 도입함으로써, 금속 마그네슘막(150)이 산화되도록 해도 된다. 당해 산화 처리에 의해, 금속 마그네슘막(150)이 산화될 뿐만 아니라, 마그네슘의 산화 촉진 효과에 의해, 재부착물(920) 및 에칭 잔사(930)도 함께 산화되게 된다.
이와 같이 함으로써, 본 실시 형태에 관한 제조 방법에 의하면, 도 4에 도시한 바와 같은 MTJ 소자(10)를 얻을 수 있다. 즉, 제2 자성층(106) 및 보호층(108)의 측면을 덮도록 마련된 제1 산화마그네슘막(140)을 갖는 MTJ 소자(10)를 얻을 수 있다. 제1 산화마그네슘막(140)은, 재부착물(920) 및 에칭 잔사(930)가 마그네슘과 함께 산화됨으로써 얻어진 막이기 때문에, 재부착물(920) 및 에칭 잔사(930) 등에 포함되는 Fe, Co, Ni, Mn 등의 자성 전이 금속과, 마그네슘을 포함한다. 또한, 제1 산화마그네슘막(140)에는, 재부착물(920) 및 에칭 잔사(930) 등에 포함되는 B나 C 등의 경원소가 포함되어 있어도 되고, 이와 같은 원소가 제1 산화마그네슘막(140)에 포함되어 있어도, MTJ 소자(10)에 있어서의 쇼트를 유발하는 일은 없다. 이와 같이, 제1 산화마그네슘막(140)이 형성됨으로써, 재부착물(920) 및 에칭 잔사(930)가 산화되어 절연화되기 때문에, MTJ 소자(10)에 있어서의 쇼트를 방지할 수 있다. 또한, 상기 산화 처리에 있어서, 일단, 제1 산화마그네슘막(140)이 형성되어 버리면, 형성된 제1 산화마그네슘막(140)이 보호막으로서 기능하여, 내부의 MTJ 소자(10)의 제1 및 제2 자성층(102, 106), 터널 배리어층(104) 등이 상기 산화 처리에 의해 산화되는 것을 방지할 수 있다. 따라서, MTJ 소자(10)의 제1 및 제2 자성층(102, 106) 등이 산화되기 어려워지기 때문에, 상기 산화 처치에 의해 MTJ 소자(10)의 자기 특성이 변화되는 것을 피할 수 있다.
또한, 이 후에, 기판(100) 상에 마련된 복수의 MTJ 소자(10) 중, 서로 인접하는 MTJ 소자(10)의 사이에는 산화물 재료를 포함하는 절연막(제2 절연층)(도시 생략)이 매립되어 있어도 된다. 이때, 제1 산화마그네슘막(140)을 에칭한 후에, 상기 절연막을 형성해도 되지만, 제1 산화마그네슘막(140)을 그대로, 혹은, 일부를 남긴 상태에서, 상기 절연막을 형성하는 것이 바람직하다. 제1 산화마그네슘막(140)이 보호막으로서 기능하여, 내부의 MTJ 소자(10)의 제2 자성층(106) 등이 산화되는 것을 방지할 수 있기 때문에, 상기 절연막의 형성 시의 산화 처리에 의해 MTJ 소자(10)의 자기 특성이 변화되는 것을 피할 수 있기 때문이다.
<<3. 정리>>
이상과 같이, 본 실시 형태에 있어서는, MTJ 소자(10)를 형성한 후에, MTJ 소자(10)의 측면에 금속 마그네슘막(150)을 형성하고, 산화 처리를 행한다. 이와 같이 함으로써, 마그네슘이 금속 마그네슘막(150)으로부터 확산되면서, MTJ 소자(10)의 측면 등에 존재하는 재부착물(920) 및 에칭 잔사(930) 등에 포함되는 자성 전이 금속(Fe, Co, Ni, Mn)과 혼재되어 산화된다. 그 결과, MTJ 소자(10)의 측면을 덮도록, 마그네슘과 자성 전이 금속의 복합 산화막인 제1 산화마그네슘막(140)이 형성된다. 본 실시 형태에 따르면, 이와 같은 제1 산화마그네슘막(140)을 형성함으로써, MTJ 소자(10)의 측면 등에 부착된 재부착물(920) 및 에칭 잔사(930)를 절연화하기 때문에, MTJ 소자(10)에 있어서의 쇼트의 발생을 저감할 수 있다. 그 결과, 본 실시 형태에 따르면, 높은 제조 수율을 유지하는 것이 가능해진다. 또한, 당해 제1 산화마그네슘막(140)은, MTJ 소자(10)를 구성하는 제1 및 제2 자성층(102, 106), 터널 배리어층(104) 등의 내부로 산소가 진입하는 것을 방지하는 보호층으로서 기능할 수 있기 때문에, 본 실시 형태에 따르면, 산화 처리에 의한 MTJ 소자(10)의 특성의 변화를 저감할 수도 있다.
또한, 본 실시 형태에 있어서는, 금속 마그네슘막(150)을 형성하고, 산화 처리를 행함으로써, 제1 산화마그네슘막(140)을 형성하고 있기 때문에, MTJ 소자(10)의 제조에 있어서 대폭 공정수를 증가시키는 일은 없다. 따라서, 본 실시 형태에 따르면, 제조 비용의 대폭적인 증가를 억제할 수 있다. 또한, 제1 산화마그네슘막(140)은, 상술한 특허문헌 2와 같은 2층 구조의 보호막은 아니기 때문에, 기판 상에서의 MTJ 소자(10)의 전유 면적의 증가를 억제하여, 단위 면적당의 기억 용량이 저하되는 것을 피할 수 있다.
또한, 본 개시의 실시 형태에 관한 MTJ 소자(10)의 자성층은, 수직 자화막이어도 되고, 면 내 자화막이어도 된다.
또한, 본 실시 형태에 관한 MTJ 소자(10)를 갖는 기억 장치(MRAM)는, 연산 장치 등을 이루는 반도체 회로와 함께 동일한 반도체 칩에 탑재되어 반도체 장치(System-on-a-Chip : SoC)를 이루어도 된다. 또한, 본 실시 형태에 관한 기억 장치는, 기억 장치가 탑재될 수 있는 각종 전기 기기에 실장되어도 된다. 예를 들어, 기억 장치는, 각종 모바일 기기(스마트폰, 태블릿 PC(Personal Computer) 등), 노트북 PC, 웨어러블 디바이스, 게임 기기, 음악 기기, 비디오 기기, 또는 디지털 카메라 등의, 각종 전자 기기에, 일시 기억을 위한 메모리로서, 혹은 스토리지로서 탑재되어도 된다.
또한, 본 개시의 일 실시 형태에 관한 MTJ 소자(10)는, 기억 장치(MRAM)를 구성하는 자기 기억 소자인 것으로서 설명하였지만, 상기 MTJ 소자(10)는, 이와 같은 기억 장치에 적용하는 것에 한정되는 것은 아니다. 예를 들어, 상기 MTJ 소자(10)는, 자기 헤드 및 이 자기 헤드를 탑재한 하드디스크 드라이브, 자기 센서 기기에 적용하는 것도 가능하다.
<<4. 실시예>>
이상, 본 개시의 일 실시 형태의 상세에 대하여 설명하였다. 다음에, 구체적인 실시예를 나타내면서, 본 개시의 일 실시 형태의 예에 대하여 보다 구체적으로 설명한다. 또한, 이하에 나타내는 실시예는, 본 개시의 일 실시 형태의 어디까지나 일례이며, 본 개시의 일 실시 형태가 하기의 예에 한정되는 것은 아니다.
(실시예 1)
먼저, 도 8을 참조하여, 실시예 1에 대하여 설명한다. 도 8은 실시예 1에 관한 MTJ 소자(10)의 일 공정에서의 단면도이다. 실시예 1에 관한 MTJ 소자는, 도 4에서 도시한 MTJ 소자(10)에 대응한다.
도 8에 도시한 바와 같이, 먼저, 기판(200) 상에, 하지층(202)을 Ta(막 두께 5㎚) 및 루테늄(Ru)(막 두께 2㎚)의 적층막으로 형성하였다. 다음에, 자화 고정층(204)을 CoPt(막 두께 2㎚)로 형성하고, 자화 결합층(206)을 Ru(막 두께 0.5㎚)로 형성하고, 자화 결합층(208)을 텅스텐(W)(막 두께 0.2㎚)으로 형성하고, 자화 참조층(210)을 FeCoB(막 두께 1㎚)로 형성하고, 터널 배리어층(212)을 MgO(막 두께 0.7㎚)로 형성하였다.
또한, 도 8에 도시한 바와 같이, 기억층(214)을 FeCoB(막 두께 1.0㎚), Ta(막 두께 0.2㎚) 및 FeCoB(막 두께 1.0㎚)의 적층막으로 형성하고, 스핀 배리어층(216)을 MgO(막 두께 0.6㎚)로 형성하였다. 그리고, 보호층(218)을 Ru(막 두께 2㎚) 및 Ta(막 두께 5㎚)의 적층막으로 형성하였다.
또한, 도 8의 자화 고정층(204), 자화 결합층(206, 208) 및 자화 참조층(210)이, 상술한 도 4의 제1 자성층(102)에 대응하고, 도 8의 기억층(214)이 도 4의 제2 자성층(106)에 대응한다.
다음에, 이들 적층 구조에 대하여, 400℃, 1시간의 가열 처리를 행하였다. 또한, 당해 적층 구조를 직경 50㎚의 원기둥 형상으로 이온 밀링으로 가공을 행함으로써, MTJ 소자의 형상이 되도록 가공을 행하였다. 또한, 이온 밀링은 터널 배리어층(212)까지의 에칭으로 하였다.
그리고, MTJ 소자 가공 후에, 금속 마그네슘막(막 두께 1㎚)을 스퍼터링법에 의해 형성하고, 또한, 200℃, 10분 동안 가열 처리 후, 대기 중에서 자연 산화하였다. 또한, 도 8에서 도시하지 않은 보호막(SiO2)이나 전극을 형성하였다. 이와 같이 하여, 실시예 1에 관한 MTJ 소자를 형성하였다.
(실시예 2)
다음에, 실시예 2에 대하여 설명한다. 실시예 2에서는, MTJ 소자 가공 시, 기억층(214)까지 에칭하는 것과, 금속 마그네슘막을, 막 두께 0.5㎚, 1㎚, 3㎚, 5㎚, 10㎚로 한 것 이외는, 실시예 1과 마찬가지이다.
(실시예 3)
다음에, 실시예 3에 대하여 설명한다. 실시예 3에서는, MTJ 소자 가공 시, 기억층(214)까지 에칭하는 것과, 금속 마그네슘막을, 막 두께 2.0㎚로 한 것, 또한 금속 마그네슘막을 형성한 후의 가열 처리 온도를 0℃(가열 없음), 100℃, 200℃, 300℃, 400℃로 한 것 이외는, 실시예 1과 마찬가지이다.
(비교예 1)
계속해서, 비교예 1에 대하여 설명한다. 비교예 1에서는, 실시예 1과 마찬가지로, 도 8에 도시한 적층 구조를 형성하고, 400℃, 1시간의 가열 처리를 행하고, 당해 적층 구조를 직경 50㎚의 원기둥 형상으로 이온 밀링으로 가공을 행함으로써, MTJ 소자의 형상의 가공을 행하였다. 또한, 이온 밀링은 터널 배리어층(212)까지의 에칭으로 하였다. 또한, 보호막(SiO2)이나 전극을 형성하였다. 이와 같이 하여, 비교예 1에 관한 MTJ 소자를 형성하였다.
(비교예 2)
다음에, 비교예 2에 대하여 설명한다. 비교예 2에서도, 실시예 1과 마찬가지로, MTJ 소자 가공을 행하였다. 다음에, MTJ 소자 가공 후에, 플라스마 산화를 행하고, 그 후, 보호막(SiO2)이나 전극을 형성하였다. 이와 같이 하여, 비교예 2에 관한 MTJ 소자를 형성하였다.
(비교예 3)
다음에, 비교예 3에 대하여 설명한다. 비교예 3에서도, 실시예 1과 마찬가지로, MTJ 소자 가공을 행하였다. 다음에, MTJ 소자 가공 후에, 실시예 1과 마찬가지로, 금속 마그네슘막(220)(막 두께 1㎚)을 스퍼터링법에 의해 형성하고, 또한, 200℃, 10분 동안 가열 처리 후, 대기 중에서 자연 산화하였다. 또한, 자연 산화로 형성된 산화물을 이온 밀링으로 산화물을 제거한 후에, 보호막(SiO2)이나 전극을 형성하였다. 이와 같이 하여, 비교예 3에 관한 MTJ 소자를 형성하였다.
(비교예 4)
다음에, 비교예 4에 대하여 설명한다. 비교예 4는, MTJ 소자 가공 시, 기억층(214)까지 에칭하는 것 이외는, 비교예 1과 마찬가지이다.
그리고, 비교예 1, 비교예 2, 실시예 1의 각각에 관한 MTJ 소자의 쇼트 발생률, 자기 저항비(MR), 보자력(Hc), 반전 전압(Vc)을 측정하였다. 측정을 행하여 얻은 결과를 이하의 표 1에 나타낸다. 또한, 보자력(Hc) 및 반전 전압(Vc)에 대해서는, VSM을 사용하여 측정을 행하였다.
Figure 112019087849910-pct00001
표 1로부터 알 수 있는 바와 같이, 산화 처리를 행하지 않는 비교예 1에 관한 MTJ 소자에서는 쇼트 발생률이 높고, 이것은, 재부착물(920) 및 에칭 잔사(930)가 절연화되지 않고 잔존되어 있는 것에 기인하는 것으로 생각된다. 또한, 비교예 1에서는, 자기 저항비(MR) 및 보자력(Hc)은, 모두 낮은 값이 되었다. 또한, 산화 처리를 행하는 비교예 2에 관한 MTJ 소자에서는, 쇼트 발생률이 낮기 때문에, 재부착물(920) 및 에칭 잔사(930)가 절연화되어 있는 것으로 생각된다. 그러나, 비교예 2에서는, 자기 저항비(MR) 및 보자력(Hc)이 모두 증가되어 있지만, 반전 전압(Vc)이 대폭 증가되었다. 이것은, 산화 처리에 의해, 비교예에 관한 MTJ 소자의 자성층 등에 산소가 진입한 것에 의한 것으로 생각된다. 이에 반해, 실시예 1에 관한 MTJ 소자에서는, 반전 전압(Vc)의 증가가 없고, 또한, 쇼트 발생률, 자기 저항비(MR) 및 보자력(Hc)이 개선되어 있음을 알 수 있었다. 즉, 본 실시 형태의 제1 산화마그네슘막을 형성한 실시예 1에 관한 MTJ 소자에 있어서는, 산화 처리에 의해 쇼트의 발생률을 낮게 하면서, 산화 처리에 의한 MTJ 소자의 자기 특성의 열화를 억제하는 효과가 얻어지고 있음을 알 수 있었다.
다음에, 비교예 1, 비교예 3, 실시예 1에 관한 MTJ 소자에 대하여, 300℃ 내지 400℃에서 1시간 가열한 경우의 반전 전압(Vc)의 변화를, 도 9를 참조하여 설명한다. 도 9는 비교예 1, 비교예 3, 실시예 1에 관한 MTJ 소자에 대하여 300℃ 내지 400℃에서 1시간 가열한 경우의 가열 처리 온도(Ta)에 대한 반전 전압(Vc)의 변화를 나타낸 그래프이다. 상세하게는, 도 9의 횡축이 가열 처리 온도(Ta)를 나타내고, 종축이 반전 전압(Vc)을 나타낸다.
도 9에 도시한 바와 같이, 비교예 1 및 비교예 3에 관한 MTJ 소자의 반전 전압(Vc)에 대해서는, 가열 처리 온도(Ta)가 상승하면 그것에 수반하여 대폭 증가되었다. 한편, 실시예 1에 관한 MTJ 소자는, 가열 처리 온도(Ta)가 상승해도 반전 전압(Vc)이 거의 일정하게 추이하고 있고, 증가가 없다. 이것은, 실시예 1에 관한 MTJ 소자는, 보호막으로서의 제1 산화마그네슘막을 갖기 때문에, 가열 처리를 행해도 MTJ 소자의 자성층 등에 산소가 진입하는 일이 없어, 자성층 등의 특성이 변화되지 않은 것에 의한 것으로 생각된다. 한편, 비교예 1에 관한 MTJ 소자에서는, 원래 산화마그네슘막을 형성하지 않기 때문에, 또한, 비교예 3에 관한 MTJ 소자에서는, 일단 형성한 산화마그네슘막을 제거해 버리기 때문에, 보호막으로서 기능하는 막을 갖지 않는다. 따라서, 비교예 1 및 3에서는, 보호막을 갖지 않기 때문에, 가열 처리를 행하면 MTJ 소자의 자성층 등에 산소가 진입하여, 자성층 등의 특성이 변화되어 버림으로써, 상술한 바와 같은 결과가 얻어졌다고 생각된다.
즉, MTJ 소자의 자성층이나 터널 배리어층으로의 산소 등의 진입이 반전 전압(Vc)의 증가의 원인이기 때문에, 본 실시 형태에 관한 제1 산화마그네슘막을 남김으로써, MTJ 소자를 구성하는 자성층이나 터널 배리어층으로의 산소 등의 진입을 방해하여, 반전 전압(Vc)의 증가를 피할 수 있다. 따라서, 본 실시 형태에 관한 MTJ 소자에 있어서는, 금속 마그네슘막의 산화에 의해 얻어진 제1 산화마그네슘막은, 제거하지 않고, 보호막으로서 남기는 것이 바람직하다.
다음에, MTJ 소자 가공 시, 기억층(214)까지 에칭한 경우의 실시예 2에 관한 MTJ 소자, 및 비교예 4에 관한 MTJ 소자에 대하여 평가를 행하였다. 상술한 바와 같이 얻어진 실시예 2에 관한 MTJ 소자 및 비교예 4에 관한 MTJ 소자에 대하여, 각각을 400℃, 1시간 가열 처리를 행하여, 반전 전압을 측정하였다. 그리고, 반전 전압이 0.5V 이하인 MTJ 소자를 양품으로 한 경우의 수율의 결과를 도 10에 도시한다. 도 10은, 비교예 4 및 실시예 2에 관한 MTJ 소자에 있어서의, 금속 마그네슘막의 막 두께(tMg)에 대한 수율의 변화를 나타낸 그래프이다. 상세하게는, 도 10의 횡축이 금속 마그네슘막의 막 두께(tMg)를 나타내고, 종축이 수율을 나타낸다.
도 10에 있어서는, 금속 마그네슘막의 막 두께(tMg)가 0㎚인 경우가 비교예 4에 관한 MTJ 소자의 결과이며, 금속 마그네슘의 막 두께(tMg)가 0.5㎚ 내지 10㎚인 경우가 실시예 2에 관한 MTJ 소자의 결과에 대응한다. 도 10에 도시되어 있는 바와 같이, 금속 마그네슘막을 형성한 경우의 실시예 2에 관한 MTJ 소자는, 금속 마그네슘막을 형성하지 않는 비교예 4에 관한 MTJ 소자에 비해, 수율이 높다. 또한, 금속 마그네슘막의 막 두께(tMg)가 0.5㎚ 이상 5㎚ 이하인 경우에는, 특히 수율이 양호하였다. 따라서, 금속 마그네슘막은, 0.5㎚ 이상 5㎚ 이하의 막 두께가 되도록 형성하는 것이 적합함을 알 수 있었다.
다음에, 금속 마그네슘막의 형성 후의 가열 처리에 있어서의 가열 온도의 영향을 조사하였다. 도 11에 그 결과를 나타낸다. 도 11은, 실시예 3에 관한 MTJ 소자에 있어서의, 가열 처리 온도(Ta)에 대한 MTJ 소자의 특성에 변화를 나타낸 그래프이다. 상세하게는, 도 11의 횡축이 가열 처리 온도(Ta)를 나타내고, 우측의 종축이 보자력(Hc)를 나타내고, 좌측의 종축이 반전 전압(Vc)을 나타낸다.
도 11에 도시한 바와 같이, 실시예 3에 관한 MTJ 소자에 대하여 가열 처리를 행한 경우에는, 가열 처리 온도(Ta)가 증가되어도, 300℃까지는 반전 전압(Vc)은 변화가 적고, 또한, 보자력(Hc)이 증가되었다. 또한, 가열 처리 온도(Ta)가 300℃를 초과하면, 반전 전압(Vc)이 급격하게 증가되고, 한편, 보자력(Hc)은 급격하게 감소되었다. 따라서, 금속 마그네슘막의 형성 후에 가열 처리를 행하는 경우에는, 반전 전압(Vc)의 증가 및 보자력(Hc)의 감소를 피하기 위해, 가열 처리 온도(Ta)를 300℃ 이하로 하는 것이 바람직함을 알 수 있었다.
<<5. 보충>>
이상, 첨부 도면을 참조하면서 본 개시의 적합한 실시 형태에 대하여 상세하게 설명하였지만, 본 개시의 기술적 범위는 이러한 예에 한정되지 않는다. 본 개시의 기술분야에 있어서의 통상의 지식을 갖는 자라면, 특허 청구 범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하고, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것이며 한정적이지 않다. 즉, 본 개시에 관한 기술은, 상기 효과와 함께, 또는 상기 효과 대신에, 본 명세서의 기재로부터 당업자에게는 명백한 다른 효과를 발휘할 수 있다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1)
제1 자성층과,
상기 제1 자성층 상에 마련된 제1 절연층과,
상기 제1 절연층 상에 마련된, 자성 전이 금속을 포함하는 제2 자성층과,
상기 제2 자성층의 측면을 덮도록 마련된, 상기 자성 전이 금속을 포함하는 산화마그네슘막을 구비하는, 강자성 터널 접합 소자.
(2)
상기 산화마그네슘막은, 상기 자성 전이 금속과 마그네슘과 산소를 주성분으로 하는 복합 산화물을 포함하는, 상기 (1)에 기재된 강자성 터널 접합 소자.
(3)
상기 산화마그네슘막은, 상기 제2 자성층의 주위에 위치하는 상기 제1 절연층의 상면을 덮는, 상기 (1) 또는 (2)에 기재된 강자성 터널 접합 소자.
(4)
상기 자성 전이 금속은, Fe, Co, Ni, Mn을 포함하는 원소군에서 선택되는 적어도 하나의 원소인, 상기 (1) 내지 (3) 중 어느 하나에 기재된 강자성 터널 접합 소자.
(5)
복수의 상기 강자성 터널 접합 소자를 구비하고,
서로 인접하는 상기 강자성 터널 접합 소자의 사이에는, 제2 절연층이 매립되어 있는, 상기 (1) 내지 (4) 중 어느 하나에 기재된 강자성 터널 접합 소자.
(6)
기판 상에, 제1 자성층과, 제1 절연층과, 자성 전이 금속을 포함하는 제2 자성층을 순차적으로 적층하고,
상기 제2 자성층을 에칭하여, 복수의 기둥형 강자성 터널 접합 소자를 형성하고,
상기 제2 자성층의 측면에 금속 마그네슘막을 형성하고,
상기 금속 마그네슘막을 산화하는 산화 처리에 의해, 상기 제2 자성층의 측면을 덮는, 상기 자성 전이 금속을 포함하는 산화마그네슘막을 형성하는 것을 포함하는, 강자성 터널 접합 소자의 제조 방법.
(7)
상기 산화마그네슘막은, 상기 자성 전이 금속과 마그네슘과 산소를 주성분으로 하는 복합 산화물을 포함하는, 상기 (6)에 기재된 강자성 터널 접합 소자의 제조 방법.
(8)
상기 자성 전이 금속은, Fe, Co, Ni, Mn을 포함하는 원소군에서 선택되는 적어도 하나의 원소인, 상기 (6) 또는 (7)에 기재된 강자성 터널 접합 소자의 제조 방법.
(9)
상기 금속 마그네슘막은, 상기 제2 자성층의 주위에 위치하는 상기 제1 절연층의 상면을 덮도록 형성되는, 상기 (6) 내지 (8) 중 어느 하나에 기재된 강자성 터널 접합 소자의 제조 방법.
(10)
상기 금속 마그네슘막은, 0.5㎚ 이상 5㎚ 이하의 막 두께를 갖도록 형성되는, 상기 (6) 내지 (9) 중 어느 하나에 기재된 강자성 터널 접합 소자의 제조 방법.
(11)
상기 금속 마그네슘막의 형성은 이온빔법에 의해 행해지는, 상기 (6) 내지 (10) 중 어느 하나에 기재된 강자성 터널 접합 소자의 제조 방법.
(12)
상기 금속 마그네슘막의 형성은 스퍼터법에 의해 행해지는, 상기 (6) 내지 (10) 중 어느 하나에 기재된 강자성 터널 접합 소자의 제조 방법.
(13)
100℃ 이상 300℃ 이하의 온도에서의 가열 처리를 행하는 것을 더 포함하는, 상기 (6) 내지 (12) 중 어느 하나에 기재된 강자성 터널 접합 소자의 제조 방법.
(14)
상기 산화 처리 후에, 서로 인접하는 상기 강자성 터널 접합 소자의 사이에, 제2 절연층을 매립하는 것을 더 포함하는, 상기 (6) 내지 (13) 중 어느 하나에 기재된 강자성 터널 접합 소자의 제조 방법.
10, 90 : MTJ 소자
100, 200, 900 : 기판
102, 902 : 제1 자성층
104, 212, 904 : 터널 배리어층
106, 906 : 제2 자성층
108, 218, 908 : 보호층
140 : 제1 산화마그네슘막
142 : 제2 산화마그네슘막
150 : 금속 마그네슘막
204 : 자화 고정층
206, 208 : 자화 결합층
210 : 자화 참조층
214 : 기억층
216 : 스핀 배리어층
910 : 포토마스크
920 : 재부착물
930 : 에칭 잔사

Claims (14)

  1. 제1 자성층과,
    상기 제1 자성층 상의 제1 절연층과,
    상기 제1 절연층 상에 있고, 자성 전이 금속을 포함하는 제2 자성층과,
    상기 자성 전이 금속, 마그네슘 및 산소를 포함하는 복합 산화물을 포함하는 제1 산화마그네슘막 및
    상기 제2 자성층 상의 보호층을 포함하고,
    상기 자성 전이 금속은, Fe, Co, Ni, Mn으로 이루어지는 원소군에서 선택되는 적어도 하나의 원소이고,
    상기 제1 산화마그네슘막은 상기 제1 절연층의 상면과 상기 제2 자성층의 측면을 덮고, 상기 보호층의 적어도 일부를 덮는 제1 부분과, 상기 제1 부분의 외측으로 상기 제1 절연층의 상면을 덮고 상기 제2 자성층보다 두께가 작은 제2 부분을 포함하고,
    상기 제1 산화마그네슘막의 재료는 상기 제1 절연층의 재료와 다른,
    강자성 터널 접합 소자.
  2. 삭제
  3. 제1항에 있어서,
    제2 절연층을 더 포함하고,
    상기 제2 절연층은 복수의 강자성 터널 접합 소자들 중 인접한 강자성 터널 접합 소자들 사이에 있고,
    상기 복수의 상기 강자성 터널 접합 소자들은 강자성 터널 접합 소자를 포함하는, 강자성 터널 접합 소자.
  4. 제1항에 있어서,
    마그네슘과 산소를 포함하는 산화물을 포함하는 제2 산화마그네슘막을 더 포함하고, 상기 제2 산화마그네슘막은 상기 제1 산화마그네슘막의 주위에 상기 제1 절연층 상에 있는, 강자성 터널 접합 소자.
  5. 기판 상에, 제1 자성층과, 제1 절연층과, 자성 전이 금속을 포함하는 제2 자성층 및 보호층을 순차적으로 적층하고,
    상기 제2 자성층 및 보호층을 에칭하여, 복수의 기둥형 강자성 터널 접합 소자를 형성하고,
    상기 제2 자성층의 측면에 금속 마그네슘막을 형성하고,
    상기 금속 마그네슘막을 산화하는 산화 처리에 의해, 제1 산화마그네슘막을 형성하는 것을 포함하고,
    상기 제1 산화마그네슘막은 상기 자성 전이 금속, 마그네슘 및 산소를 포함하는 복합 산화물을 포함하고,
    상기 자성 전이 금속은, Fe, Co, Ni, Mn으로 이루어지는 원소군에서 선택되는 적어도 하나의 원소이고,
    상기 제1 산화마그네슘막은 상기 제1 절연층의 상면과 상기 제2 자성층의 측면을 덮고, 상기 보호층의 적어도 일부를 덮는 제1 부분과, 상기 제1 부분의 외측으로 상기 제1 절연층의 상면을 덮고 상기 제2 자성층보다 두께가 작은 제2 부분을 포함하고,
    상기 제1 산화마그네슘막의 재료는 상기 제1 절연층의 재료와 다른,
    강자성 터널 접합 소자의 제조 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 금속 마그네슘막은, 0.5㎚와 5㎚ 사이 범위의 두께를 갖는, 강자성 터널 접합 소자의 제조 방법.
  8. 제5항에 있어서,
    이온빔법에 의해 상기 금속 마그네슘막을 형성하는 것을 더 포함하는, 강자성 터널 접합 소자의 제조 방법.
  9. 제5항에 있어서,
    스퍼터법에 의해 상기 금속 마그네슘막을 형성하는 것을 더 포함하는, 강자성 터널 접합 소자의 제조 방법.
  10. 제5항에 있어서,
    100℃와 300℃ 사이 범위의 온도에서의 가열 처리를 행하는 것을 더 포함하는, 강자성 터널 접합 소자의 제조 방법.
  11. 제5항에 있어서,
    상기 산화 처리 후에, 상기 복수의 기둥형 강자성 터널 접합 소자들 중 인접하는 강자성 터널 접합 소자들 사이에, 제2 절연층을 매립하는 것을 더 포함하는, 강자성 터널 접합 소자의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020197025076A 2017-03-09 2017-12-26 강자성 터널 접합 소자 및 그 제조 방법 KR102498009B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017044677A JP2018148158A (ja) 2017-03-09 2017-03-09 強磁性トンネル接合素子及びその製造方法
JPJP-P-2017-044677 2017-03-09
PCT/JP2017/046696 WO2018163575A1 (ja) 2017-03-09 2017-12-26 強磁性トンネル接合素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20190120222A KR20190120222A (ko) 2019-10-23
KR102498009B1 true KR102498009B1 (ko) 2023-02-10

Family

ID=63448457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025076A KR102498009B1 (ko) 2017-03-09 2017-12-26 강자성 터널 접합 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US11195989B2 (ko)
JP (1) JP2018148158A (ko)
KR (1) KR102498009B1 (ko)
CN (1) CN110352506B (ko)
DE (1) DE112017007188T5 (ko)
WO (1) WO2018163575A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349671A (ja) * 2003-03-24 2004-12-09 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム，インコーポレイテッド 磁気トンネル接合記憶素子の製造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110751A (en) * 1997-01-10 2000-08-29 Fujitsu Limited Tunnel junction structure and its manufacture and magnetic sensor
JP2000322714A (ja) * 1999-05-14 2000-11-24 Hitachi Ltd トンネル磁気抵抗効果型磁界検出素子及びその製造方法とそれを用いた磁気ヘッド
US6732175B1 (en) * 2000-04-13 2004-05-04 Intel Corporation Network apparatus for switching based on content of application data
JP4729109B2 (ja) * 2000-09-11 2011-07-20 株式会社東芝 強磁性トンネル接合素子およびその製造方法
KR100890862B1 (ko) * 2005-11-07 2009-03-27 주식회사 엘지화학 유기 발광 소자 및 이의 제조 방법
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
KR101374325B1 (ko) * 2009-12-28 2014-03-14 캐논 아네르바 가부시키가이샤 자기 저항 소자의 제조 방법
JP2013016587A (ja) 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
JP6139444B2 (ja) 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP2014241449A (ja) 2014-09-17 2014-12-25 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2016164955A (ja) 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349671A (ja) * 2003-03-24 2004-12-09 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム，インコーポレイテッド 磁気トンネル接合記憶素子の製造

Also Published As

Publication number Publication date
WO2018163575A1 (ja) 2018-09-13
CN110352506B (zh) 2023-12-22
CN110352506A (zh) 2019-10-18
JP2018148158A (ja) 2018-09-20
DE112017007188T5 (de) 2019-12-24
KR20190120222A (ko) 2019-10-23
US20200075842A1 (en) 2020-03-05
US11195989B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
TWI633542B (zh) Magnetic memory
US9099642B2 (en) Memory element and memory device
US9847161B2 (en) Multilayer magnetic storage element and storage device
US8072789B2 (en) Resistance-change memory device
JP6434103B1 (ja) 磁気メモリ
JP6815297B2 (ja) 磁気メモリ
JP2013115401A (ja) 記憶素子、記憶装置
US20190088711A1 (en) Spin current magnetization rotational element, spin-orbit torque magnetoresistance effect element, and magnetic memory
JP2013033881A (ja) 記憶素子及び記憶装置
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115400A (ja) 記憶素子、記憶装置
JP6567272B2 (ja) 磁性多層スタック
JP2014072394A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2017183602A (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
KR102498009B1 (ko) 강자성 터널 접합 소자 및 그 제조 방법
US10861522B2 (en) Storage device, manufacturing method therefor, and storage apparatus
JP2009049264A (ja) 磁気記憶素子及び磁気記憶装置
TW201222546A (en) Memory element and memory device
TWI283477B (en) Magnetic random access memory with lower switching field
WO2017169540A1 (ja) メモリ素子、及びメモリ素子の製造方法
JP2007073638A (ja) 記憶素子及びメモリ
JP2019121782A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁化回転素子の製造方法
JP2019121783A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁化回転素子の製造方法
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant