KR102497060B1 - Conductive materials, molded articles and electronic components - Google Patents

Conductive materials, molded articles and electronic components Download PDF

Info

Publication number
KR102497060B1
KR102497060B1 KR1020217010424A KR20217010424A KR102497060B1 KR 102497060 B1 KR102497060 B1 KR 102497060B1 KR 1020217010424 A KR1020217010424 A KR 1020217010424A KR 20217010424 A KR20217010424 A KR 20217010424A KR 102497060 B1 KR102497060 B1 KR 102497060B1
Authority
KR
South Korea
Prior art keywords
conductive material
resin
plating
plating layer
alloy
Prior art date
Application number
KR1020217010424A
Other languages
Korean (ko)
Other versions
KR20210056399A (en
Inventor
야스노리 사사키
다카히로 가와무라
요시아키 고바야시
아키히로 아이바
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20210056399A publication Critical patent/KR20210056399A/en
Application granted granted Critical
Publication of KR102497060B1 publication Critical patent/KR102497060B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C21/00Alloys based on aluminium
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C38/00Ferrous alloys, e.g. steel alloys
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C38/00Ferrous alloys, e.g. steel alloys
    • C22C38/08Ferrous alloys, e.g. steel alloys containing nickel
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • C22C9/06Alloys based on copper with nickel or cobalt as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 도전성 재료를 제공한다. 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며, 표면이 금속으로 구성되고 하기 (1) 및 (2)의 조건을 만족시키는 도전성 재료. (1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛, (2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).A conductive material exhibiting excellent resin adhesion even under harsh environments is provided. A conductive material whose surface is molded with resin or whose surface is sealed with resin, whose surface is made of metal and which satisfies the following conditions (1) and (2). (1) The arithmetic average surface roughness height Sa was 0.25 to 0.4 µm, and (2) the arithmetic mean curve Spc of the peaks was 30,000 to 60,000 (1/mm).

Description

도전성 재료, 성형품 및 전자 부품Conductive materials, molded articles and electronic components

본 발명은 도전성 재료, 성형품 및 전자 부품에 관한 것이다.The present invention relates to conductive materials, molded articles and electronic components.

근년, 금속과 수지의 밀착성의 개선 요망이 증가하고 있다. 예를 들어 리드 프레임, 버스바 모듈 등과 같은 금속제의 전자 부품을 충격, 온도, 습도 등의 요인으로부터 지키기 위하여, 당해 전자 부품의 표면을 수지로 굳히는 수지 성형, 수지 밀봉, 또는 몰드 성형 등을 실시하는 일이 있다. 이와 같은 경우, 사용 중에 수지가 박리되지 않도록 당해 전자 부품의 금속 표면과 수지가 우수한 밀착력으로 밀착되어 있을 필요가 있다. 특히 차량 탑재용에 대해서는, 가혹한 환경 하에 있는 엔진 룸 주위에서의 전자화가 진행됨으로써 한층 더한 밀착성의 향상이 요구되고 있다.In recent years, there has been an increasing demand for improvement in the adhesion between metal and resin. For example, in order to protect metal electronic parts such as lead frames and busbar modules from factors such as impact, temperature, and humidity, resin molding, resin sealing, or mold molding in which the surface of the electronic parts is hardened with resin is performed. There is work. In such a case, it is necessary that the metal surface of the electronic component and the resin adhere with excellent adhesion so that the resin does not peel off during use. In particular, for vehicle-mounted applications, further improvement in adhesion is demanded as electronicization progresses around the engine room under harsh environments.

금속과 수지의 밀착성의 향상을 도모한 공지 기술로서 특허문헌 1 내지 3에는, 수지 밀봉형 반도체 장치에 있어서의 리드 프레임과 몰드 수지의 밀착성을 높이기 위하여 리드 프레임의 도금 표면을 조화하는 기술이 제안되어 있다.As a known technique aimed at improving the adhesion between metal and resin, Patent Documents 1 to 3 propose a technique for roughening the plating surface of a lead frame in order to improve the adhesion between a lead frame and a mold resin in a resin-encapsulated semiconductor device. there is.

또한 최근의 공지 기술로서 특허문헌 4에는, 금속과 수지의 밀착성의 향상을 도모하기 위하여 비표면적 및 표층의 산화 막 두께에 착안한 기술이 제안되어 있다.In addition, as a recent known technique, Patent Document 4 proposes a technique focusing on the specific surface area and the thickness of the oxide film of the surface layer in order to improve the adhesion between metal and resin.

일본 특허 공개 평6-29439호 공보Japanese Unexamined Patent Publication No. 6-29439 일본 특허 공개 평10-27873호 공보Japanese Unexamined Patent Publication No. 10-27873 일본 특허 공개 제2006-93559호 공보Japanese Unexamined Patent Publication No. 2006-93559 국제 공개 제2017/179447호International Publication No. 2017/179447

종래, 고온 고습 시험에 있어서, 예를 들어 JEDEC-LEVEL1 등을 클리어할 것이 요구되어 왔는데, 근년에는 자동차의 전자화 등에 의하여 더 가혹한 환경 하, 예를 들어 히트 사이클 시험 등에 있어서 내구성을 가질 것이 요구되고 있으며, 종래의 기술로는 반드시 특성이 충분하다고는 할 수 없는 상황이 산견되고 있다.Conventionally, in high temperature and high humidity tests, for example, it has been required to clear JEDEC-LEVEL1, etc., but in recent years, it has been required to have durability in more severe environments, such as heat cycle tests, etc. , situations in which the characteristics are not necessarily sufficient in the prior art are found.

본 발명은 상기 과제를 해결하기 위하여 이루어진 것이며, 가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 도전성 재료를 제공한다.The present invention was made to solve the above problems, and provides a conductive material that exhibits excellent resin adhesion even under harsh environments.

본 발명자들은 예의 검토한 결과, 수지를 성형하거나 또는 수지로 밀봉하는 표면을 금속으로 구성하고, 당해 표면을 소정의 형태로 제어함으로써, 당해 과제를 해결할 수 있는 도전성 재료가 얻어지는 것을 발견하였다.As a result of intensive studies, the inventors of the present invention have found that a conductive material capable of solving the problem can be obtained by forming a resin or forming a surface to be sealed with a metal and controlling the surface to a predetermined shape.

이상의 지견을 기초로 하여 완성한 본 발명은, 일 실시 형태에 있어서, 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며,The present invention completed on the basis of the above knowledge is, in one embodiment, a conductive material in which resin is molded on the surface or the surface is sealed with resin,

상기 표면이 금속으로 구성되고 하기 (1) 및 (2)의 조건을 만족시키는 도전성 재료이다.It is a conductive material in which the surface is made of metal and satisfies the following conditions (1) and (2).

(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,(1) the arithmetic average surface roughness height Sa is 0.25 to 0.4 μm;

(2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).(2) The arithmetic mean curve Spc of the mountain peak is 30,000 to 60,000 (1/mm).

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 표면의 최대 면 조도 높이 Sz가 3.5 내지 6.5㎛이다.In another embodiment of the conductive material of the present invention, the maximum surface roughness height Sz of the surface is 3.5 to 6.5 μm.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도전성 재료가, 기재와, 상기 기재 상에 형성된 도금층을 포함하고, 상기 표면이 상기 도금층이다.In yet another embodiment of the conductive material of the present invention, the conductive material includes a substrate and a plating layer formed on the substrate, and the surface is the plating layer.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 기재가, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 것으로 구성되어 있다.In yet another embodiment of the conductive material of the present invention, the substrate is constituted of any one of copper, copper alloy, aluminum, aluminum alloy, iron and iron alloy.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도금층이 1종 이상의 도금층으로 구성되어 있다.In another embodiment of the conductive material of the present invention, the plating layer is composed of one or more types of plating layers.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도금층은, 상기 기재 상에 형성된 제1 도금층을 갖고, 상기 제1 도금층이, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성되어 있다.In another embodiment of the conductive material of the present invention, the plating layer has a first plating layer formed on the base material, and the first plating layer is composed of copper, copper alloy, nickel, or nickel alloy. there is.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 도금층은, 상기 제1 도금층 상에 형성된 제2 도금층을 갖고, 상기 제2 도금층이, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성되어 있다.In another embodiment of the conductive material of the present invention, the plating layer has a second plating layer formed on the first plating layer, and the second plating layer is made of palladium, a palladium alloy, gold, or a gold alloy. Consists of.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 1종 이상의 도금층으로 구성된 상기 도금층의 두께의 총합이 1 내지 7㎛이다.In another embodiment of the conductive material of the present invention, the total thickness of the plating layers composed of the one or more types of plating layers is 1 to 7 μm.

본 발명의 도전성 재료는, 또 다른 일 실시 형태에 있어서, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 부분적으로 갖는다.In yet another embodiment, the conductive material of the present invention partially has a surface that satisfies the above conditions (1) and (2).

본 발명은, 또 다른 일 실시 형태에 있어서, 상기 표면에 수지가 성형되거나 또는 상기 표면이 수지로 밀봉된, 본 발명의 도전성 재료를 구비한 성형품이다.In yet another embodiment, the present invention is a molded article provided with the conductive material of the present invention in which a resin is molded on the surface or the surface is sealed with a resin.

본 발명은, 또 다른 일 실시 형태에 있어서, 본 발명의 도전성 재료를 구비한 전자 부품이다.The present invention, in yet another embodiment, is an electronic component provided with the conductive material of the present invention.

본 발명에 따르면, 가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 도전성 재료를 제공할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide a conductive material that exhibits excellent resin adhesion even under harsh environments.

도 1은 실시 형태 1에 관한 도전성 재료의 구성을 도시하는 단면 모식도이다.
도 2는 실시 형태 2에 관한 도전성 재료의 구성을 도시하는 단면 모식도이다.
도 3은 실시 형태 3에 관한 도전성 재료의 구성을 도시하는 단면 모식도이다.
1 is a cross-sectional schematic diagram showing the configuration of a conductive material according to Embodiment 1. FIG.
Fig. 2 is a cross-sectional schematic diagram showing the configuration of a conductive material according to Embodiment 2;
3 is a cross-sectional schematic diagram showing the configuration of a conductive material according to Embodiment 3;

<도전성 재료><Conductive material>

본 발명의 실시 형태에 관한 도전성 재료는, 표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며, 표면이 금속으로 구성되고 하기 (1) 및 (2)의 조건을 만족시킨다.The conductive material according to the embodiment of the present invention is a conductive material in which resin is molded on the surface or the surface is sealed with resin, the surface is made of metal, and the following conditions (1) and (2) are satisfied.

(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,(1) the arithmetic average surface roughness height Sa is 0.25 to 0.4 μm;

(2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).(2) The arithmetic mean curve Spc of the mountain peak is 30,000 to 60,000 (1/mm).

종래, 금속과 수지의 밀착성에 대하여 금속의 선 조도(Rz, Ra)를 제어하고 있기는 하였지만, 더 가혹한 환경 하에서 사용되는 전자 부품에서의 수지와의 밀착성을 제어하는 파라미터로서는 불충분하다. 이에 대하여, 상세는 후술하겠지만 본 발명에서는, 면에 있어서의 조도로서, 국제 표준화 기구 ISO25178-2: 2012에 규정되는 Sa, Spc를 도입함으로써 종래보다도 양호하게 수지와의 밀착성을 제어할 수 있도록 되었다.Conventionally, the linear roughness (Rz, Ra) of metal has been controlled for the adhesion between metal and resin, but it is insufficient as a parameter for controlling adhesion with resin in electronic parts used under harsher environments. On the other hand, although described later in detail, in the present invention, by introducing Sa and Spc specified in International Organization for Standardization ISO25178-2: 2012 as the surface roughness, it is possible to better control the adhesion with the resin than before.

본 발명의 실시 형태에 관한 도전성 재료는, 적어도 표면이 금속으로 구성되어 있으면 되기 때문에, 상세는 후술하겠지만 1종류의 금속 재료로 형성해도 되고, 기재와 표면의 금속층으로 나누어 형성해도 된다.Since at least the surface of the conductive material according to the embodiment of the present invention needs to be composed of metal, as described later in detail, it may be formed of one type of metal material, or may be formed by dividing the substrate and the metal layer on the surface.

본 발명의 실시 형태에 관한 도전성 재료의 표면의 산술 평균 면 조도 높이 Sa는 0.25 내지 0.4㎛로 제어되어 있다. 도전성 재료의 표면의 Sa가 0.25㎛ 미만이면, 표면의 조화 부족에 의하여 앵커 효과가 불충분해져 수지와의 밀착성이 저하된다. 도전성 재료의 표면의 Sa가 0.4㎛ 초과이면, 도전성 재료의 표면의, 조화되어 생긴 선단 부분이 파단되기 쉬워진다. 도전성 재료의 표면의 Sa는 0.27 내지 0.38㎛인 것이 바람직하고, 0.3 내지 0.35㎛인 것이 더 바람직하다.The arithmetic average surface roughness height Sa of the surface of the conductive material according to the embodiment of the present invention is controlled to 0.25 to 0.4 µm. If Sa of the surface of the conductive material is less than 0.25 μm, the anchoring effect is insufficient due to lack of roughening of the surface, and adhesion to the resin is lowered. If Sa of the surface of the conductive material is more than 0.4 µm, the roughened tip portion of the surface of the conductive material is easily broken. Sa of the surface of the conductive material is preferably 0.27 to 0.38 μm, more preferably 0.3 to 0.35 μm.

본 발명의 실시 형태에 관한 도전성 재료의 금속 표면과 수지가 밀착될 때, 수지 쪽이 금속보다 열팽창 계수가 크기 때문에 수지의 열팽창을 금속 앵커에 의하여 억제할 필요가 있다. 본 발명에서는, 당해 수지와의 열팽창 계수 차의 문제에 대하여, 도전성 재료의 표면의 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜)으로 제어되어 있다. 또한 Spc는, 표면의 산 정점의 주곡률의 평균 역수를 나타낸다. 즉, 산 정상이 예리해질수록 Spc는 커진다. 도전성 재료의 표면의 산 정점의 산술 평균곡 Spc가 3만(1/㎜) 미만이면, 당해 앵커 효과가 불충분해져 열팽창 계수 차를 이기지 못하여 수지와의 박리가 생길 우려가 있다. 또한 도전성 재료의 표면 Spc는, 지나치게 크면 선단이 지나치게 예리해져, 꺾이기 쉬워져 도리어 밀착 강도가 저하될 우려가 생기는 경우가 있다. 이와 같은 관점에서 도전성 재료의 표면 Spc는, 상기 Sa와의 조합에서 효과를 발휘하기 위하여 특별히 상한은 마련하지 않지만 6만(1/㎜) 이하인 것이 바람직하다. 또한 도전성 재료의 표면 Spc는 3.4만 내지 5.5만(1/㎜)인 것이 바람직하고, 4만 내지 5.5만(1/㎜)인 것이 더 바람직하다.When the metal surface of the conductive material according to the embodiment of the present invention is in close contact with the resin, it is necessary to suppress the thermal expansion of the resin with a metal anchor because the resin has a higher coefficient of thermal expansion than the metal. In the present invention, the arithmetic mean curve Spc of the peaks of the surface of the conductive material is controlled to be 30,000 to 60,000 (1/mm) with respect to the problem of the thermal expansion coefficient difference with the resin concerned. Spc represents the average reciprocal of the principal curvature of the peaks of the surface. In other words, the sharper the peak, the greater the Spc. When the arithmetic mean curve Spc of the peaks of the surface of the conductive material is less than 30,000 (1/mm), the anchor effect becomes insufficient, and the thermal expansion coefficient difference is not overcome, and there is a risk of separation from the resin. In addition, when the surface Spc of the conductive material is too large, the tip becomes too sharp and becomes easy to break, and there is a possibility that the adhesion strength is lowered on the contrary. From this point of view, the surface Spc of the conductive material is preferably 60,000 (1/mm) or less, although there is no particular upper limit in order to exhibit an effect in combination with the above Sa. The surface Spc of the conductive material is preferably 34,000 to 55,000 (1/mm), more preferably 40,000 to 55,000 (1/mm).

본 발명의 실시 형태에 관한 도전성 재료의 표면의 최대 면 조도 높이 Sz(ISO25178-2: 2012)는 3.5 내지 6.5㎛인 것이 바람직하다. 도전성 재료의 표면의 Sz가 3.5㎛ 미만이면, 표면의 조화 부족에 의하여 앵커 효과가 불충분해져 수지와의 밀착성이 저하된다. 도전성 재료의 표면의 Sz가 6.5㎛ 초과이면, 도전성 재료의 표면의 고저 사이의 간극에 수지가 들어가기 어려워질 우려가 있다. 도전성 재료의 표면의 Sa는 3.7 내지 6.0㎛인 것이 바람직하고, 4.5 내지 5.0㎛인 것이 더 바람직하다.The maximum surface roughness height Sz (ISO25178-2: 2012) of the surface of the conductive material according to the embodiment of the present invention is preferably 3.5 to 6.5 μm. If the Sz of the surface of the conductive material is less than 3.5 μm, the anchoring effect is insufficient due to lack of roughening of the surface, and adhesion to the resin is lowered. If Sz of the surface of the conductive material is more than 6.5 μm, there is a possibility that the resin may become difficult to enter the gap between the elevations of the surface of the conductive material. Sa of the surface of the conductive material is preferably 3.7 to 6.0 μm, more preferably 4.5 to 5.0 μm.

본 발명의 실시 형태에 관한 도전성 재료는, 표면이 적어도 금속이면 되며 특별히 한정되지는 않지만, 이하의 3패턴의 형태(실시 형태 1 내지 3)를 포함한다.The conductive material according to the embodiment of the present invention is not particularly limited as long as the surface is at least metal, but includes the following three patterns (Embodiments 1 to 3).

·도전성 재료의 구성에 관한 실시 형태 1Embodiment 1 concerning configuration of conductive material

도 1은, 본 발명의 실시 형태 1에 관한 도전성 재료(10)의 구성을 도시하는 단면 모식도이다. 도전성 재료(10)는, 금속 재료로 구성되어 있고 상기 (1) 및 (2)의 조건을 만족시키는 표면(11)을 갖는다. 도 1의 점선 테두리(12) 부분의 확대도가 우측 도면에 도시되어 있다. 또한 도 1의 우측 도면은 도전성 재료(10)의 조화 표면의 일례를 도시하는 것이지, 이와 같은 형상의 조화 표면에 한정되는 것은 아니다. 이와 같은 구성에 따르면, 도전성 재료를 구성하는 재료가 1종류의 금속 재료이기 때문에 제조 효율 또는 제조 비용이 양호해진다. 도전성 재료(10)의 금속 재료로서는, 예를 들어 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성할 수 있다. 또한 금속과 수지는, 수지 쪽이 열팽창 계수가 크다. 이때, 수지에 밀착되는 금속(도전성 재료(10)의 금속 재료)의 열전도율이 높으면, 수지에 차 있는 열을 효율적으로 빠져나가게 할 수 있다. 그 결과, 수지의 열팽창을 억제할 수 있다. 이와 같은 관점에서, 도전성 재료(10)의 금속 재료의 열전도율에 비례하는 도전율은 10% IACS 이상인 것이 바람직하다.1 is a cross-sectional schematic diagram showing the configuration of a conductive material 10 according to Embodiment 1 of the present invention. The conductive material 10 has a surface 11 made of a metal material and satisfying the conditions of (1) and (2) above. An enlarged view of a portion of the dotted line border 12 of FIG. 1 is shown in the drawing on the right. 1 shows an example of a roughened surface of the conductive material 10, but is not limited to such a roughened surface. According to such a structure, since the material constituting the conductive material is one type of metal material, manufacturing efficiency or manufacturing cost is improved. As the metal material of the conductive material 10, for example, copper, copper alloys, aluminum, aluminum alloys, iron, iron alloys, nickel, nickel alloys, palladium, palladium alloys, gold and gold alloys can be configured. Moreover, as for metal and resin, the resin has a larger thermal expansion coefficient. At this time, if the thermal conductivity of the metal (metal material of the conductive material 10) in close contact with the resin is high, the heat accumulated in the resin can be efficiently released. As a result, thermal expansion of the resin can be suppressed. From this point of view, it is preferable that the conductivity proportional to the thermal conductivity of the metal material of the conductive material 10 is 10% IACS or more.

도전성 재료(10)는, 소정의 금속 재료를 준비하고, 당해 금속 재료의 표면에 에칭 처리, 블라스트 처리, 또는 요철면을 갖는 압연 롤에 의한 전사 처리를 실시함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 표면(11)을 형성할 수 있다. 에칭 처리로서는, 예를 들어 메크 가부시키가이샤 제조의 CZ8101(제품명)이나 미쓰비시 가스 가가쿠 가부시키가이샤 제조의 CPE900(제품명), 또한 메크 가부시키가이샤 제조의 NR1870(제품명) 등, 각 사로부터 시판되고 있는 에칭액을 사용하여 소정의 형상으로 제어할 수 있다. 또한 에칭 방법으로서는 침지식, 스프레이식, 전해식 등 다양한 수법을 채용할 수 있다.The conductive material 10 can achieve the above (1) and (2) by preparing a predetermined metal material and subjecting the surface of the metal material to etching treatment, blasting treatment, or transfer treatment using a rolling roll having a concavo-convex surface. It is possible to form a surface 11 that satisfies the condition of. As the etching treatment, for example, CZ8101 (product name) manufactured by Mech Co., Ltd., CPE900 (product name) manufactured by Mitsubishi Gas Chemical Co., Ltd., and NR1870 (product name) manufactured by Mech Co., Ltd. are commercially available from various companies. It can be controlled into a predetermined shape using an etchant having In addition, as an etching method, various methods such as an immersion method, a spray method, and an electrolytic method can be employed.

·도전성 재료의 구성에 관한 실시 형태 2・Embodiment 2 concerning configuration of conductive material

도 2는, 본 발명의 실시 형태 2에 관한 도전성 재료(20)의 구성을 도시하는 단면 모식도이다. 도전성 재료(20)는, 기재(22)와, 기재(22) 상에 형성된 도금층(23)을 포함하며, 상기 (1) 및 (2)의 조건을 만족시키는 표면(21)이 도금층(23)이다. 도 2의 점선 테두리(24) 부분의 확대도가 우측 도면에 도시되어 있다. 또한 도 2의 우측 도면은 도전성 재료(20)의 조화 표면의 일례를 도시하는 것이지, 이와 같은 형상의 조화 표면에 한정되는 것은 아니다. 이와 같은 구성에 따르면, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 도금층으로 제어할 수 있어서, 당해 표면(표층, 즉, 도금층)의 두께를 용이하게 제어할 수 있다.Fig. 2 is a cross-sectional schematic diagram showing the configuration of a conductive material 20 according to Embodiment 2 of the present invention. The conductive material 20 includes a substrate 22 and a plating layer 23 formed on the substrate 22, and the surface 21 satisfying the conditions of (1) and (2) above is the plating layer 23. am. An enlarged view of a portion of the dotted line border 24 of FIG. 2 is shown in the drawing on the right. 2 shows an example of a roughened surface of the conductive material 20, but is not limited to such a roughened surface. According to this configuration, the surface satisfying the above conditions (1) and (2) can be controlled as a plating layer, and the thickness of the surface (surface layer, ie, plating layer) can be easily controlled.

기재(22)는 수지로 구성되어 있어도 되고, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 금속으로 구성되어 있어도 된다. 또한 기재(22)가, 도금층(23)의 금속과 동종류의 금속으로 구성되어 있어도 된다. 도금층(23)은, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성되어 있어도 된다. 또한 수지에 간접적으로 밀착되는 금속(도전성 재료(20)의 기재(22))의 열전도율이 높으면, 수지에 차 있는 열을 효율적으로 빠져나가게 할 수 있다. 그 결과, 수지의 열팽창을 억제할 수 있다. 이와 같은 관점에서, 도전성 재료(20)의 기재(22)의 열전도율에 비례하는 도전율은 10% IACS 이상인 것이 바람직하다.The substrate 22 may be made of resin, or may be made of any metal of copper, copper alloy, aluminum, aluminum alloy, iron and iron alloy. In addition, the substrate 22 may be composed of the same type of metal as the metal of the plating layer 23 . The plating layer 23 may be comprised of any of copper, a copper alloy, nickel, and a nickel alloy. In addition, when the thermal conductivity of the metal (substrate 22 of the conductive material 20) that is indirectly in close contact with the resin is high, heat accumulated in the resin can be efficiently released. As a result, thermal expansion of the resin can be suppressed. From this point of view, it is preferable that the conductivity proportional to the thermal conductivity of the substrate 22 of the conductive material 20 is 10% IACS or more.

도전성 재료(20)는, 소정의 재료로 형성된 기재(22)를 준비하고, 당해 기재(22) 상에 소정의 도금 조건에서 도금층(23)을 형성한다. 이때, 도금욕의 조성, 도금 온도, 전류 밀도, 도금 두께 등의 도금 조건을 제어함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 표면(21)을 형성할 수 있다.For the conductive material 20, a substrate 22 formed of a predetermined material is prepared, and a plating layer 23 is formed on the substrate 22 under predetermined plating conditions. At this time, by controlling the plating conditions such as the composition of the plating bath, plating temperature, current density, and plating thickness, the surface 21 satisfying the above conditions (1) and (2) can be formed.

·도전성 재료의 구성에 관한 실시 형태 3・Embodiment 3 concerning configuration of conductive material

도 3은, 본 발명의 실시 형태 3에 관한 도전성 재료(30)의 구성을 도시하는 단면 모식도이다. 도전성 재료(30)는 기재(32)와 2종의 도금층(제1 도금층(33), 제2 도금층(34))으로 구성되어 있다. 제1 도금층(33)은 기재(32) 상에 형성되고, 제2 도금층(34)은 제1 도금층(33) 상에 형성되어 있으며, 상기 (1) 및 (2)의 조건을 만족시키는 표면(31)이 제2 도금층(34)이다. 도 3의 점선 테두리(35) 부분의 확대도가 우측 도면에 도시되어 있다. 또한 도 3의 우측 도면은 도전성 재료(30)의 조화 표면의 일례를 도시하는 것이지, 이와 같은 형상의 조화 표면에 한정되는 것은 아니다. 이와 같은 구성에 따르면, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 도금층으로 제어할 수 있어서, 당해 표면(표층, 즉, 도금층)의 두께를 용이하게 제어할 수 있다. 또한 복층의 도금층을 양호한 비용 및 효율로 제조할 수 있다.3 is a cross-sectional schematic diagram showing the configuration of a conductive material 30 according to Embodiment 3 of the present invention. The conductive material 30 is composed of a substrate 32 and two types of plating layers (a first plating layer 33 and a second plating layer 34). The first plating layer 33 is formed on the substrate 32, the second plating layer 34 is formed on the first plating layer 33, and the surface that satisfies the conditions of (1) and (2) above ( 31) is the second plating layer 34. An enlarged view of a portion of the dotted line border 35 of FIG. 3 is shown in the drawing on the right. 3 shows an example of a roughened surface of the conductive material 30, but is not limited to such a roughened surface. According to this configuration, the surface satisfying the above conditions (1) and (2) can be controlled as a plating layer, and the thickness of the surface (surface layer, ie, plating layer) can be easily controlled. In addition, multi-layer plating layers can be manufactured with good cost and efficiency.

기재(32)는 수지로 구성되어 있어도 되고, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 금속으로 구성되어 있어도 된다. 또한 기재(32)가, 제1 도금층(33)의 금속과 동종류의 금속으로 구성되어 있어도 된다. 제1 도금층(33)은, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성되어 있어도 된다. 제2 도금층은, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성되어 있어도 된다. 도전성 재료(30)가, 예를 들어 리드 프레임인 경우, 제2 도금층의 표면(도전성 재료(30)의 최표면)을 이와 같이 귀금속 도금으로 함으로써 납땜성을 높이고 또한 저접촉 저항을 실현할 수 있다. 또한 수지에 간접적으로 밀착되는 금속(도전성 재료(30)의 기재(32))의 열전도율이 높으면, 수지에 차 있는 열을 효율적으로 빠져나가게 할 수 있다. 그 결과, 수지의 열팽창을 억제할 수 있다. 이와 같은 관점에서, 도전성 재료(30)의 기재(32)의 열전도율에 비례하는 도전율은 10% IACS 이상인 것이 바람직하다.The substrate 32 may be composed of resin, or may be composed of any metal of copper, copper alloy, aluminum, aluminum alloy, iron and iron alloy. In addition, the base material 32 may be comprised of the metal of the same kind as the metal of the 1st plating layer 33. The 1st plating layer 33 may be comprised with any of copper, a copper alloy, nickel, and a nickel alloy. The 2nd plating layer may be comprised with any of palladium, a palladium alloy, gold, and a gold alloy. When the conductive material 30 is, for example, a lead frame, by plating the surface of the second plating layer (the outermost surface of the conductive material 30) with noble metal in this way, solderability is improved and low contact resistance can be realized. In addition, when the thermal conductivity of the metal (substrate 32 of the conductive material 30) that is indirectly in close contact with the resin is high, heat accumulated in the resin can be efficiently released. As a result, thermal expansion of the resin can be suppressed. From this point of view, it is preferable that the conductivity proportional to the thermal conductivity of the substrate 32 of the conductive material 30 is 10% IACS or more.

도전성 재료(30)는, 소정의 재료로 형성된 기재(32)를 준비하고, 당해 기재(32) 상에 소정의 도금 조건에서 제1 도금층(33)을 형성하고, 계속해서 제2 도금층(34)을 형성한다. 이때, 도금욕의 조성, 도금 온도, 전류 밀도, 도금 두께 등의 도금 조건을 제어함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 표면(31)을 형성할 수 있다. 예를 들어 도금욕의 조성, 도금 온도, 전류 밀도, 도금 두께 등의 도금 조건을 제어함으로써, 상기 (1) 및 (2)의 조건을 만족시키는 제1 도금층(33)을 형성하고, 이와 같은 제1 도금층(33) 상에 얇은 제2 도금층(34)을 형성한다. 이것에 의하여 제2 도금층(34)의 표면 프로필은 제1 도금층(33)의 표면 프로필과 대략 동등해진다. 이와 같이 하여 상기 (1) 및 (2)의 조건을 만족시키는 표면(31)을 형성해도 된다.For the conductive material 30, a substrate 32 made of a predetermined material is prepared, a first plating layer 33 is formed on the substrate 32 under predetermined plating conditions, and then a second plating layer 34 is formed. form At this time, by controlling the plating conditions such as the composition of the plating bath, plating temperature, current density, and plating thickness, the surface 31 satisfying the above conditions (1) and (2) can be formed. For example, by controlling the plating conditions such as the composition of the plating bath, the plating temperature, the current density, and the plating thickness, the first plating layer 33 satisfying the conditions of (1) and (2) above is formed. A thin second plating layer 34 is formed on the first plating layer 33 . As a result, the surface profile of the second plating layer 34 becomes substantially equal to that of the first plating layer 33 . In this way, you may form the surface 31 which satisfies the conditions of (1) and (2) above.

도금층은, 실시 형태 2 또는 3과 같이 1층 또는 2층으로 형성해도 되고, 3층 또는 4층 이상으로 형성해도 된다. 또한 실시 형태 1 내지 3의 도전성 재료(10, 20, 30)의 최표면은, 상기 (1) 및 (2)의 조건을 만족시키고 있는 한, 인산에스테르계의 처리액 등에 의한 처리를 행함으로써 도금의 산화 방지제에 관한 기능을 부여해도 된다. 또한 필요에 따라, 도금의 핀 홀에 의한 부식을 억제하기 위한 봉공 처리를 부여해도 된다.The plating layer may be formed in one or two layers as in Embodiment 2 or 3, or may be formed in three or four or more layers. Further, the outermost surfaces of the conductive materials 10, 20, and 30 of Embodiments 1 to 3 are plated by performing treatment with a phosphate ester-based treatment liquid or the like as long as the conditions (1) and (2) above are satisfied. You may impart a function related to the antioxidant of . Moreover, you may provide sealing treatment for suppressing corrosion by the pinhole of plating as needed.

본 발명의 실시 형태에 관한 도전성 재료는, 1종 이상의 도금층으로 구성된 도금층의 두께의 총합이 1 내지 7㎛인 것이 바람직하다. 도금층의 두께의 총합이 1㎛ 미만이면 표면의 조화의 형상을 충분히 형성할 수 없으며, 또한 기재 성분의 확산이 진행되기 쉬워질 우려가 있다. 도금층의 두께의 총합이 7㎛ 초과이면, 프레스 가공 시나 굽힘 가공 시에 도전성 재료의 도금층에 크랙이 생기기 쉬워질 우려가 있다.In the conductive material according to the embodiment of the present invention, it is preferable that the total thickness of plating layers composed of one or more types of plating layers is 1 to 7 μm. When the total thickness of the plating layer is less than 1 µm, the roughened shape of the surface cannot be sufficiently formed, and there is a possibility that the diffusion of the components of the base material may proceed easily. If the total thickness of the plating layer is more than 7 μm, cracks may easily occur in the plating layer of the conductive material during press working or bending.

본 발명의 실시 형태에 관한 도전성 재료는, 상기 (1) 및 (2)의 조건을 만족시키는 표면을 부분적으로 가져도 된다. 도전성 재료의 표면 전체가 상기 (1) 및 (2)의 조건을 만족시키는 경우에 대하여, 당해 표면이 부분적으로 마련되어 있음으로써, 수지의 밀착이 불요한 부분에 대해서는 용이하게 수지를 제거할 수 있다. 일례로서, 당해 표면이 부분적으로 마련되어 있음으로써, 목적 개소로부터 누설된 수지(버)를 용이하게 제거할 수 있다. 또한 상기 (1) 및 (2)의 조건을 만족시키는 조화 형상을 갖는 표면은, 와이어 본딩성이 악화된다는 특성을 갖기 때문에, 당해 표면을 부분적으로 마련함으로써 와이어 본딩성의 악화를 억제할 수 있다. 당해 부분적으로 마련된 표면은 스트라이프형이어도 되고, 스폿형, 또한 링형 등이어도 된다.The conductive material according to the embodiment of the present invention may partially have a surface that satisfies the above conditions (1) and (2). In the case where the entire surface of the conductive material satisfies the above conditions (1) and (2), since the surface is partially provided, the resin can be easily removed from the portion where adhesion of the resin is unnecessary. As an example, since the surface is partially provided, the resin (burr) leaking from the target location can be easily removed. Moreover, since the roughened surface which satisfies the conditions of (1) and (2) above has the characteristic that wire bondability deteriorates, deterioration of wire bondability can be suppressed by providing the said surface partially. The partially provided surface may have a stripe shape, a spot shape, or a ring shape or the like.

<도전성 재료의 용도><Use of conductive material>

본 발명의 실시 형태에 관한 도전성 재료의 용도는 특별히 한정되지는 않지만, 수지와의 양호한 밀착성이 필요한 전자 부품의 재료로서 이용할 수 있으며, 특히 충격, 온도, 습도 등의 요인으로부터 지키기 위하여 표면을 수지로 굳히는 수지 성형, 수지 밀봉, 또는 몰드 성형 등을 실시하는 전자 부품의 재료로서 이용할 수 있다. 당해 전자 부품으로서는, 예를 들어 리드 프레임, 버스바 모듈 등과 같은 금속제의 전자 부품을 들 수 있다. 본 발명의 실시 형태에 관한 도전성 재료는, 이와 같은 표면에 수지 성형, 수지 밀봉, 또는 몰드 성형이 실시된 성형품으로 하더라도 도전성 재료의 표면과 수지의 밀착성이 매우 양호하기 때문에, 예를 들어 차량 탑재용의 엔진 룸 주위라는 가혹한 환경 하에서 사용되는 전자 부품의 재료로서 이용한 경우에도 양호한 내구성을 기대할 수 있다.Although the use of the conductive material according to the embodiment of the present invention is not particularly limited, it can be used as a material for electronic parts that require good adhesion to resin, and in particular, the surface is made of resin to protect from factors such as impact, temperature, and humidity. It can be used as a material for electronic parts subjected to hardening resin molding, resin sealing, or mold molding. As the said electronic component, metal electronic components, such as a lead frame and a bus bar module, are mentioned, for example. Since the conductive material according to the embodiment of the present invention has very good adhesion between the surface of the conductive material and the resin even if it is a molded article in which resin molding, resin sealing, or mold molding is performed on the surface, for example, for vehicle mounting Good durability can be expected even when used as a material for electronic parts used under harsh environments such as those around engine rooms.

실시예Example

이하, 본 발명의 실시예와 비교예를 함께 나타내는데, 이들은 본 발명을 더 잘 이해하기 위하여 제공하는 것이지, 본 발명이 한정되는 것을 의도하는 것은 아니다.Hereinafter, Examples and Comparative Examples of the present invention are shown together, which are provided to better understand the present invention, but are not intended to limit the present invention.

<도전성 재료의 제작><Production of conductive material>

실시예 1 내지 14, 17 내지 21, 종래예 1, 비교예 1 내지 2로서, 표 1에 나타낸 바와 같이 기재의 표면에 표층 도금을 형성하였다. 또한 실시예 15 내지 16, 종래예 2로서, 표 1에 나타낸 바와 같이 기재 표면에 하지 도금 및 표층 도금을 형성하여 도전성 재료의 시험편을 제작하였다. 각 기재의 면적은 50㎜×50㎜, 판 두께는 0.4㎜로 하였다. 또한 표 1에 나타내는 기재의 종류는 이하와 같다.As Examples 1 to 14 and 17 to 21, Conventional Example 1, and Comparative Examples 1 to 2, surface layer plating was formed on the surface of the substrate as shown in Table 1. Further, as Examples 15 to 16 and Conventional Example 2, base plating and surface plating were formed on the surface of the substrate as shown in Table 1 to prepare test pieces of conductive materials. The area of each substrate was 50 mm × 50 mm, and the plate thickness was 0.4 mm. In addition, the types of substrates shown in Table 1 are as follows.

C11000: 99.9% CuC11000: 99.9% Cu

C10200: 99.9% CuC10200: 99.9% Cu

C19400: Cu-2.2% Fe-0.15% Zn-0.03% PC19400: Cu-2.2% Fe-0.15% Zn-0.03% P

C70250: Cu-3% Ni-0.65% Si-0.15% MgC70250: Cu-3% Ni-0.65% Si-0.15% Mg

A5052: Al-2.5% Mg-0.4% Fe-0.25% Si-0.25% Cr-0.1% Cu-0.1% Mn-0.1% ZnA5052: Al-2.5% Mg-0.4% Fe-0.25% Si-0.25% Cr-0.1% Cu-0.1% Mn-0.1% Zn

42 알로이: Fe-42% Ni42 alloy: Fe-42% Ni

각 도금을 행하기 전의 전처리 조건으로서는, A5052 이외의 각 기재에 대해서는, 수산화나트륨이 50g/L인 알칼리 탈지욕에서 캐소드 전해 탈지를 5A/d㎡에서 60초 실시 후, 10% 황산 및 불화암모늄 50g/L의 산세 용액으로 30초 산 세정하고 각 도금 공정으로 이행하였다.As pretreatment conditions before each plating, for each base material other than A5052, cathode electrolytic degreasing was performed in an alkaline degreasing bath with 50 g/L sodium hydroxide at 5 A/dm for 60 seconds, followed by 10% sulfuric acid and 50 g of ammonium fluoride. Pickling was carried out for 30 seconds with /L pickling solution, and each plating step was performed.

또한 A5052에 있어서는, 상기 알칼리 탈지욕에서 캐소드 전해 탈지를 5A/d㎡에서 10초 실시 후, 10% 황산 및 불화암모늄 50g/L의 산세 용액으로 10초 산 세정한 후, 수산화나트륨을 50g/L, 산화아연을 5g/L, 염화제이철을 2g/L, 로셸염을 50g/L를 각각 함유한 아연 치환욕에서 욕온 25℃, 처리 시간 10초 처리하여 아연 치환을 실시하고, 한 번 더 상기 산 세정과 아연 치환을 반복하고 각 도금 공정으로 이행하였다.In addition, in A5052, after carrying out cathode electrolytic degreasing in the alkaline degreasing bath at 5 A/dm for 10 seconds, pickling with 10% sulfuric acid and 50 g/L of ammonium fluoride for 10 seconds, followed by 50 g/L of sodium hydroxide , Zinc substitution was carried out by treatment in a zinc substitution bath containing 5 g/L of zinc oxide, 2 g/L of ferric chloride, and 50 g/L of Rochelle salt at a bath temperature of 25 ° C. and a treatment time of 10 seconds, and once more the acid Washing and zinc replacement were repeated and transferred to each plating step.

각 도금 처리는, 전기 도금에서 도금욕의 조성, 도금액의 온도, 전류 밀도 및 도금 시간을 조정함으로써 행하였다. 표 2에, 실시예 1 내지 5에서 각각 이용한 전기 도금 조건을 나타낸다. 도금욕 성분은 Ni 메탈분 130g/L, 붕산 25g/L이고 pH 3.3이었다. 여기서, Ni 메탈분은 Ni염으로서 술팜산니켈사수화물 및 염화Ni로 구성되어 있다. 더 구체적으로는 술팜산니켈사수화물: Ni(NH2SO3)2·4H2O=294g/L(약 300g/L), Ni양으로 53.5g/L, 염화니켈육수화물: NiCl2·6H2O=약 310g/L, Ni양으로 76.5g/L이다.Each plating treatment was performed by adjusting the composition of the plating bath, the temperature of the plating solution, the current density, and the plating time in electroplating. Table 2 shows the electroplating conditions used in Examples 1 to 5, respectively. The plating bath components were 130 g/L of Ni metal powder, 25 g/L of boric acid, and had a pH of 3.3. Here, the Ni metal powder is composed of nickel sulfamate tetrahydrate and Ni chloride as a Ni salt. More specifically, nickel sulfamate tetrahydrate: Ni(NH 2 SO 3 ) 2 4H 2 O = 294 g/L (about 300 g/L), Ni amount 53.5 g/L, nickel chloride hexahydrate: NiCl 2 6H 2 O = about 310 g/L, Ni amount is 76.5 g/L.

실시예 6 내지 14 및 17 내지 20, 종래예 1, 비교예 1 내지 2의 표층 도금, 및 실시예 15 내지 16의 하지 도금 및 표층 도금은, 상기 실시예 1 내지 5의 표 2에서 이용한 도금 조건에 기초하여 도금욕의 조성, 도금액의 온도, 전류 밀도 및 도금 시간, 또한 교반의 정도를 각각 조정함으로써 형성하였다. 이때, 도전성 재료의 시험편의 표면의 Sa, Spc, Sz가 원하는 수치로 되도록, 상기 실시예 1 내지 5의 표 2에서 이용한 도금 조건과 후술하는 평가 결과를 참고로 하였다. 또한 각 도금 조건의 조정은 이하의 지견에 기초하여 행하였다.The surface layer plating of Examples 6 to 14 and 17 to 20, Conventional Example 1 and Comparative Examples 1 to 2, and the base plating and surface layer plating of Examples 15 to 16 were the plating conditions used in Table 2 of Examples 1 to 5. Based on the above, the composition of the plating bath, the temperature of the plating solution, the current density and plating time, and the degree of stirring were respectively adjusted. At this time, the plating conditions used in Table 2 of Examples 1 to 5 and the evaluation results described later were referred to so that Sa, Spc, and Sz on the surface of the test piece of the conductive material had desired values. In addition, adjustment of each plating condition was performed based on the following findings.

막 두께: 막 두께가 증가하면 결정립이 막 두께 방향으로 우선적으로 성장하기 때문에(수평 방향보다도 막 두께 방향으로의 성장 속도가 빠름), Sa, Sz는 커진다. 한편, Spc에 대해서는, 결정립의 성장에 의하여 배향이 강해지고 선단은 예리해지는 점에서 커진다.Film thickness: When the film thickness increases, since crystal grains preferentially grow in the film thickness direction (the growth rate in the film thickness direction is faster than in the horizontal direction), Sa and Sz increase. On the other hand, with regard to Spc, the orientation becomes stronger due to the growth of crystal grains, and the tip becomes sharper.

도금액 종류: 도금액 중의 염소 농도, 즉, 염화Ni 농도를 크게 함으로써, 결정이 뾰족해지기 쉽고 또한 표면의 요철이 크게 예리해지기 때문에 Sa, Sz, Spc가 각각 증대된다.Type of plating solution: By increasing the chlorine concentration in the plating solution, that is, the concentration of Ni chloride, the crystals tend to be sharp and the irregularities on the surface greatly sharpen, so Sa, Sz, and Spc increase respectively.

도금액 온도: 도금욕의 액온이 높으면, 결정이 등방적으로 성장하여 결정립이 커지기 쉽고, 또한 선단도 뾰족해지기 쉬워지기 때문에 Sa, Sz, Spc는 각각 증가한다. 한편, 60℃를 초과하면 결정립 조대화가 진행되며, 극대값을 55℃부근에서 취하고 결국은 저하된다.Plating solution temperature: When the solution temperature of the plating bath is high, crystals grow isotropically, and crystal grains tend to become large, and the tip also tends to become sharp, so Sa, Sz, and Spc each increase. On the other hand, when the temperature exceeds 60°C, grain coarsening proceeds, and the maximum value is taken around 55°C, and eventually decreases.

전류 밀도: 전류 밀도가 높아지면 핵 생성 수가 많아지기 때문에, 막 두께가 얇은 경우와 두꺼운 경우로 나누어 생각할 수 있다. 대략 3㎛ 전후로 차가 있으며, 3㎛ 이하라면, 전류 밀도가 높으면 Sa, Sz는 미세 석출이 우선으로 되어 작아지는 경향이 있고 또한 돌기의 수는 많아지지만, 미세 석출이 진행되기 때문에 곡률은 작아지는(즉, Spc는 커지는) 경향이 있다. 한편, 막 두께가 두꺼우면 Sa, Sz는 상기 막 두께 상승과 동일한 요인에서 증가하며, Spc에 대해서는, 결정립의 성장에 의하여 배향이 강해지고 선단은 예리해지는 점에서 커지는 경향이 있다.Current density: Since the number of nuclei generated increases as the current density increases, it can be divided into a case where the film thickness is thin and a case where it is thick. There is a difference of about 3 μm or less, and if the current density is high, Sa and Sz tend to be smaller with priority given to fine precipitation, and the number of projections increases, but the curvature becomes small because fine precipitation proceeds ( That is, Spc tends to increase). On the other hand, when the film thickness is thick, Sa and Sz increase due to the same factor as the increase in film thickness, and Spc tends to increase in that orientation becomes stronger due to crystal grain growth and the tip becomes sharper.

또한 종래예 2는, 특허문헌 3의 실시예에 기초하여 이하의 조건에서 도전성 재료의 시험편을 제작하였다. 구체적으로는 종래예 2의 Ni 도금은, 황산 니켈을 260g/L, 염화니켈을 50g/L, 붕산을 35g/L, pH 4.5, 욕온 50℃, 전류 밀도 5A/d㎡, 도금 시간 200초의 조건에서 제작하였다.In Conventional Example 2, based on the Examples of Patent Literature 3, a test piece of a conductive material was produced under the following conditions. Specifically, the Ni plating of Conventional Example 2 was carried out under conditions of 260 g/L nickel sulfate, 50 g/L nickel chloride, 35 g/L boric acid, pH 4.5, bath temperature 50°C, current density 5 A/dm 2 and plating time 200 seconds. made in.

또한 실시예 15, 16 및 종래예 2에 기재된 Au 도금에 대해서는, 시안화금칼륨을 20g/L, 시트르산칼륨을 50g/L, pH 5, 욕온 60℃, 전류 밀도 1A/d㎡에서 소정의 막 두께로 되도록 도금 시간을 조정하고, 또한 Pd 도금에 있어서는, 디아민디클로로팔라듐을 Pd 성분으로서 20g/L, 염화암모늄을 75g/L, pH 9, 욕온 40℃, 전류 밀도 1.5A/d㎡에서 소정의 막 두께로 되도록 도금 시간을 조정하여 제작하였다. 종래예 2의 도금 두께는 1㎛로 하였다.Further, for the Au plating described in Examples 15 and 16 and Conventional Example 2, a predetermined film thickness at 20 g/L of potassium gold cyanide and 50 g/L of potassium citrate, pH 5, bath temperature of 60° C., and current density of 1 A/dm Plating time is adjusted so as to be, and in Pd plating, 20 g/L of diaminedichloropalladium as a Pd component and 75 g/L of ammonium chloride, pH 9, bath temperature of 40°C, and current density of 1.5 A/dm are applied to a predetermined film. It was produced by adjusting the plating time so as to be thick. The plating thickness of Conventional Example 2 was 1 μm.

또한 도금 두께의 확인에 대해서는, 임의의 5점에 대하여 형광 X선 막 두께 측정기(히타치 하이테크사 제조의 SFT9500)를 사용하여 콜리메이터 직경 0.2㎜, 각 막 두께 측정 시간 30초에서의 평균값에 대하여 산출하였다.In addition, regarding confirmation of the plating thickness, it was calculated about the average value at a collimator diameter of 0.2 mm and each film thickness measurement time of 30 seconds using a fluorescent X-ray film thickness meter (SFT9500 manufactured by Hitachi High-Tech) for five arbitrary points. .

실시예 21에 대해서는, 실시예 1과 동일한 조건에서 6㎛의 Ni 도금을 행한 후, Ni 도금 두께가 5㎛로 되기까지 이하의 조건에서 에칭하였다.About Example 21, after performing Ni plating of 6 micrometers under the same conditions as Example 1, it etched under the following conditions until the Ni plating thickness became 5 micrometers.

·에칭 조건・Etching conditions

에칭액: 메크사 제조의 NR1870, 에칭액 온도: 25℃, 에칭 시간: 30초Etching solution: NR1870 manufactured by Mech Corporation, etching solution temperature: 25° C., etching time: 30 seconds

<평가><evaluation>

·표면의 Sa, Spc, Sz·Surface Sa, Spc, Sz

도전성 재료의 시험편의 표면의 Sa, Spc, Sz는, 키엔스사 제조의 레이저 현미경(VK-X150)을 사용하여 관찰 배율 1000배, 스폿 직경 φ 0.8㎜, 측정 면적 100㎛×100㎛로 측정하였다. 5회의 측정(N5)의 평균값을 산출하여 도전성 재료의 시험편의 표면의 Sa, Spc, Sz의 값으로 하였다.Sa, Spc, and Sz of the surface of the test piece of the conductive material were measured using a laser microscope (VK-X150) manufactured by Keyence Corporation at an observation magnification of 1000 times, a spot diameter of 0.8 mm, and a measurement area of 100 μm × 100 μm. The average value of 5 measurements (N5) was calculated and used as the value of Sa, Spc, and Sz of the surface of the test piece of the conductive material.

·셰어 강도(초기)・Shear strength (initial)

도전성 재료의 시험편의 표면에 수지 성형한 것을 샘플로 하여 푸딩 컵 몰드 시험에서 셰어 강도를 측정하였다. 시험 조건은, 수지: 히타치 가세이사 제조의 GE-7470LA 수지, 푸딩 컵 저면의 면적: 10㎟, 수지 성형 시간: 120초, 몰드 큐어: 175℃에서 8시간으로 하여, 10회의 전단력 측정(N10)의 평균값을 산출하여 셰어 강도(초기)로 하였다. 셰어는, 데이지사 제조의 본드 테스터(Series4000)로 셰어 속도 100㎛/초에서 측정하였다. 평가 기준은 이하와 같이 하였다.Shear strength was measured in a pudding cup mold test using a sample obtained by resin molding on the surface of a test piece of a conductive material. The test conditions were: resin: GE-7470LA resin manufactured by Hitachi Chemical Co., Ltd., area of the bottom of the pudding cup: 10 mm2, resin molding time: 120 seconds, mold cure: 175 ° C. for 8 hours, 10 shear force measurements (N10) The average value of was calculated and used as the shear strength (initial). The shear was measured at a shear rate of 100 µm/sec with a bond tester (Series 4000) manufactured by Daisy. The evaluation criteria were as follows.

◎: 20㎏ 이상◎: 20 kg or more

○: 15㎏ 이상 20㎏ 미만○: 15 kg or more and less than 20 kg

×: 15㎏ 미만×: less than 15 kg

·셰어 강도(고온 고습 시험)・Shear strength (high temperature and high humidity test)

또한 상기와 같이 제작한 샘플을 온도 85℃, 습도 85%의 환경 하에서 168시간 방치한 후, 상기 셰어 강도를 마찬가지로 측정하였다. 평가 기준은 이하와 같이 하였다.In addition, after the sample produced as above was left to stand for 168 hours in an environment of a temperature of 85°C and a humidity of 85%, the shear strength was similarly measured. The evaluation criteria were as follows.

◎: 박리 없음:◎: No peeling:

○: 박리율 20% 미만○: Peeling rate less than 20%

×: 박리율 20% 이상×: Peeling rate of 20% or more

당해 박리율은, 초음파 탐상에 의한 화상으로부터 도전성 재료의 표면과 수지가 어떠한 비율로 박리되어 있는 것인지를 계산하여 평가하였다.The peeling rate was evaluated by calculating what ratio the surface of the conductive material and the resin were peeling from the image obtained by ultrasonic flaw detection.

·셰어 강도(히트 사이클 시험)・Shear strength (heat cycle test)

또한 상기와 같이 제작한 샘플을 125℃에서 30분간 유지한 후 -40℃에서 30분간 유지하는 것을 1사이클로 하여, 이를 500사이클 연속으로 반복하였다. 그 후, 상기 셰어 강도를 마찬가지로 측정하였다. 평가 기준은 이하와 같이 하였다.In addition, the sample prepared as described above was maintained at 125 ° C. for 30 minutes and then maintained at -40 ° C. for 30 minutes as one cycle, and this was repeated for 500 cycles continuously. Then, the said shear strength was measured similarly. The evaluation criteria were as follows.

◎: 박리 없음:◎: No peeling:

○: 박리율 10% 미만○: Peeling rate less than 10%

△: 박리율 10% 이상 20% 미만△: Peeling rate of 10% or more and less than 20%

×: 박리율 20% 이상×: Peeling rate of 20% or more

당해 박리율은, 초음파 탐상에 의한 화상으로부터 도전성 재료의 표면과 수지가 어떠한 비율로 박리되어 있는 것인지를 계산하여 평가하였다.The peeling rate was evaluated by calculating what ratio the surface of the conductive material and the resin were peeling from the image obtained by ultrasonic flaw detection.

상기 시험 조건 및 평가 결과를 표 1, 2에 나타낸다.The above test conditions and evaluation results are shown in Tables 1 and 2.

Figure 112021041069951-pct00001
Figure 112021041069951-pct00001

Figure 112021041069951-pct00002
Figure 112021041069951-pct00002

실시예 1 내지 21은 어느 것이나 모두, 도전성 재료의 표면이 하기 (1) 및 (2)의 조건을 만족시켰기 때문에 초기, 고온 고습 시험 중 어느 것의 셰어 강도도 매우 양호하고, 히트 사이클 시험의 셰어 강도는 평가 기준이 △, ○, ◎ 중 어느 것이어서, 가혹한 환경 하에 있어서도 우수한 수지 밀착성을 나타내는 것이 판명되었다.In all of Examples 1 to 21, since the surface of the conductive material satisfied the following conditions (1) and (2), the shear strength in any of the initial, high temperature and high humidity tests was very good, and the shear strength in the heat cycle test was very good. It was found that the evaluation criteria were any of △, ○, and ◎, and exhibited excellent resin adhesion even under harsh environments.

(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,(1) the arithmetic average surface roughness height Sa is 0.25 to 0.4 μm;

(2) 산 정점의 산술 평균곡 Spc가 3만 내지 6만(1/㎜).(2) The arithmetic average curve Spc of the mountain peak is 30,000 to 60,000 (1/mm).

종래예 1, 2 및 비교예 1, 2는 어느 것이나 모두, 도전성 재료의 표면이 상기 (1) 및 (2)의 조건 중 적어도 하나를 만족시키지 않았기 때문에 적어도 히트 사이클 시험의 셰어 강도가 불량하였다.All of Conventional Examples 1 and 2 and Comparative Examples 1 and 2 had poor shear strength at least in the heat cycle test because the surface of the conductive material did not satisfy at least one of the conditions (1) and (2) above.

10, 20, 30: 도전성 재료
11, 21, 31: 표면
12, 24, 35: 점선 테두리
22, 32: 기재
23: 도금층
33: 제1 도금층
34: 제2 도금층
10, 20, 30: conductive material
11, 21, 31: surface
12, 24, 35: dotted border
22, 32: description
23: plating layer
33: first plating layer
34: second plating layer

Claims (11)

표면에 수지를 성형하거나 또는 표면을 수지로 밀봉하는 도전성 재료이며,
상기 표면은 금속으로 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성되고, 하기 (1) 및 (2)의 조건을 만족시키는, 도전성 재료.
(1) 산술 평균 면 조도 높이 Sa가 0.25 내지 0.4㎛,
(2) 산 정점의 산술 평균곡 Spc가 3.05만 내지 6만(1/㎜).
A conductive material in which resin is molded on the surface or the surface is sealed with resin,
The surface is composed of any one of copper, copper alloy, aluminum, aluminum alloy, iron, iron alloy, nickel, nickel alloy, palladium, palladium alloy, gold and gold alloy as a metal, and the following conditions (1) and (2) A conductive material that satisfies.
(1) the arithmetic average surface roughness height Sa is 0.25 to 0.4 μm;
(2) The arithmetic mean curve Spc of the peaks is 30,000 to 60,000 (1/mm).
제1항에 있어서,
상기 표면의 최대 면 조도 높이 Sz가 3.5 내지 6.5㎛인, 도전성 재료.
According to claim 1,
The conductive material, wherein the maximum surface roughness height Sz of the surface is 3.5 to 6.5 μm.
제1항에 있어서,
상기 도전성 재료가, 기재와, 상기 기재 상에 형성된 도금층을 포함하고,
상기 표면이 상기 도금층인, 도전성 재료.
According to claim 1,
The conductive material includes a substrate and a plating layer formed on the substrate,
The conductive material in which the said surface is the said plating layer.
제3항에 있어서,
상기 기재가, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철 및 철 합금 중 어느 것으로 구성된, 도전성 재료.
According to claim 3,
The conductive material in which the base material is composed of any one of copper, copper alloy, aluminum, aluminum alloy, iron and iron alloy.
제3항에 있어서,
상기 도금층이 1종 이상의 도금층으로 구성된, 도전성 재료.
According to claim 3,
A conductive material in which the plating layer is composed of one or more types of plating layers.
제5항에 있어서,
상기 도금층은, 상기 기재 상에 형성된 제1 도금층을 갖고, 상기 제1 도금층이, 구리, 구리 합금, 니켈 및 니켈 합금 중 어느 것으로 구성된, 도전성 재료.
According to claim 5,
The conductive material, wherein the plating layer has a first plating layer formed on the substrate, and the first plating layer is composed of copper, a copper alloy, nickel, or a nickel alloy.
제6항에 있어서,
상기 도금층은, 상기 제1 도금층 상에 형성된 제2 도금층을 갖고, 상기 제2 도금층이, 팔라듐, 팔라듐 합금, 금 및 금 합금 중 어느 것으로 구성된, 도전성 재료.
According to claim 6,
The conductive material, wherein the plating layer has a second plating layer formed on the first plating layer, and the second plating layer is composed of palladium, a palladium alloy, gold, or a gold alloy.
제5항에 있어서,
상기 1종 이상의 도금층으로 구성된 상기 도금층의 두께의 총합이 1 내지 7㎛인, 도전성 재료.
According to claim 5,
The conductive material, wherein the total thickness of the plating layers composed of the one or more types of plating layers is 1 to 7 μm.
제1항에 있어서,
상기 (1) 및 (2)의 조건을 만족시키는 표면을 부분적으로 갖는, 도전성 재료.
According to claim 1,
A conductive material partially having a surface that satisfies the conditions of (1) and (2) above.
상기 표면에 수지가 성형되거나 또는 상기 표면이 수지로 밀봉된, 제1항 내지 제9항 중 어느 한 항에 기재된 도전성 재료를 구비한, 성형품.A molded article provided with the conductive material according to any one of claims 1 to 9, wherein a resin is molded on the surface or the surface is sealed with a resin. 제1항 내지 제9항 중 어느 한 항에 기재된 도전성 재료를 구비한, 전자 부품.An electronic component comprising the conductive material according to any one of claims 1 to 9.
KR1020217010424A 2018-10-18 2019-07-18 Conductive materials, molded articles and electronic components KR102497060B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-196988 2018-10-18
JP2018196988A JP6805217B2 (en) 2018-10-18 2018-10-18 Conductive materials, molded products and electronic components
PCT/JP2019/028333 WO2020079905A1 (en) 2018-10-18 2019-07-18 Electroconductive material, molded article, and electronic component

Publications (2)

Publication Number Publication Date
KR20210056399A KR20210056399A (en) 2021-05-18
KR102497060B1 true KR102497060B1 (en) 2023-02-07

Family

ID=70283861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010424A KR102497060B1 (en) 2018-10-18 2019-07-18 Conductive materials, molded articles and electronic components

Country Status (4)

Country Link
JP (1) JP6805217B2 (en)
KR (1) KR102497060B1 (en)
CN (1) CN112805413B (en)
WO (1) WO2020079905A1 (en)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228789B2 (en) 1992-07-11 2001-11-12 新光電気工業株式会社 Method for manufacturing insert member for resin
JPH09148508A (en) * 1995-11-29 1997-06-06 Nippon Denkai Kk Lead frame for semiconductor device and plastic molded type semiconductor device using the same
JPH1027873A (en) 1996-07-11 1998-01-27 Nippon Koujiyundo Kagaku Kk Lead frame for semiconductor device
JPH10265991A (en) * 1997-03-24 1998-10-06 Nikko Kinzoku Kk Plating material excellent in resin adhesion
JP3916586B2 (en) * 2003-05-16 2007-05-16 株式会社三井ハイテック Lead frame plating method
JP2006093559A (en) 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd Lead frame and its manufacturing method
JP5400447B2 (en) * 2009-03-31 2014-01-29 三井金属鉱業株式会社 Roughened copper foil, method for producing roughened copper foil, and copper-clad laminate
JP5614538B2 (en) * 2010-09-30 2014-10-29 アイテック株式会社 Method for forming composite plating film
JP5555146B2 (en) * 2010-12-01 2014-07-23 株式会社日立製作所 Metal-resin composite structure and manufacturing method thereof, bus bar, module case, and resin connector part
JP2013111881A (en) * 2011-11-29 2013-06-10 Polyplastics Co Method of manufacturing metal component, and composite molding
JP6171275B2 (en) * 2012-07-02 2017-08-02 大日本印刷株式会社 Transparent film and method for producing the same
US20150279824A1 (en) * 2014-03-28 2015-10-01 Vijay K. Nair Electronic package and method of forming an electronic package
JP5927637B1 (en) * 2015-06-19 2016-06-01 Hoya株式会社 Glass material for press molding, method for producing glass material for press molding, and method for producing optical element
JP7133923B2 (en) * 2015-06-25 2022-09-09 大塚製薬株式会社 Mold, optical element, and method for manufacturing optical element
CN107923047B (en) * 2015-07-29 2020-05-01 纳美仕有限公司 Roughened copper foil, copper-clad laminate, and printed wiring board
WO2017038825A1 (en) * 2015-09-01 2017-03-09 古河電気工業株式会社 Plating material having excellent heat resistance and method for manufacturing same
JP2017055044A (en) * 2015-09-11 2017-03-16 古河電気工業株式会社 Lead frame
WO2017077903A1 (en) * 2015-11-05 2017-05-11 古河電気工業株式会社 Lead frame member and manufacturing method therefor
JPWO2017179447A1 (en) 2016-04-12 2018-04-19 古河電気工業株式会社 Lead frame material and manufacturing method thereof
EP3564412A4 (en) * 2016-12-27 2020-09-02 Furukawa Electric Co., Ltd. Surface treatment material and article fabricated using same
WO2018123708A1 (en) * 2016-12-27 2018-07-05 古河電気工業株式会社 Lead frame member and method for manufacturing same, and semiconductor package

Also Published As

Publication number Publication date
KR20210056399A (en) 2021-05-18
JP2020063493A (en) 2020-04-23
JP6805217B2 (en) 2020-12-23
CN112805413B (en) 2024-01-12
CN112805413A (en) 2021-05-14
WO2020079905A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
CN108026657B (en) Lead frame material and method for producing same
US7488408B2 (en) Tin-plated film and method for producing the same
WO2009123144A1 (en) Tinned copper alloy bar with excellent abrasion resistance, insertion properties, and heat resistance
TW200844267A (en) Sn-plated copper alloy material for printed board terminal
KR102102263B1 (en) Method of manufacturing plating films
KR102482396B1 (en) Lead frame material and its manufacturing method and semiconductor package
KR102565186B1 (en) Conductive materials, molded articles and electronic components
KR102497060B1 (en) Conductive materials, molded articles and electronic components
KR20170120547A (en) Sn-PLATED MATERIAL FOR ELECTRONIC COMPONENT
JP5766318B2 (en) Lead frame
JP2019204913A (en) Lead frame and manufacturing method thereof
JP2010150647A (en) Copper alloy tinned strip having solder wettability and insertion/extraction performance
JP2014123760A5 (en)
JP7366480B1 (en) Lead frame material and its manufacturing method, and semiconductor package using lead frame material
JP6856342B2 (en) Copper or copper alloy plate material and its manufacturing method, and terminals
JP6827150B1 (en) Lead frame material and its manufacturing method, lead frame and electrical and electronic parts
JP2022148743A (en) Conductive material, molded article and electronic component
JP2022085602A (en) Plating material and electronic component
JP5637965B2 (en) Aluminum strip for lead frame and lead frame strip
JPS59140342A (en) Copper alloy for lead frame
JPH0582979B2 (en)
JPH07307426A (en) Copper base string for electronic device part and its manufacturing method
JPH02104654A (en) Production of surface treated steel sheet for high-effeiciency lead frame excellent in corrosion resistance, plating suitability, and solderability

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant