KR102489307B1

KR102489307B1 - 땜납 합금, 땜납 페이스트, 땜납 프리폼 및 납땜 이음

Info

Publication number: KR102489307B1
Application number: KR1020217018871A
Authority: KR
Inventors: 요시에 다치바나; 다케시 사카모토
Original assignee: 센주긴조쿠고교 가부시키가이샤
Priority date: 2018-12-14
Filing date: 2019-12-14
Publication date: 2023-01-18
Also published as: JP6751250B1; KR20210102275A; TW202028488A; CN113166851B; EP3878990A1; PH12021551263A1; US20220040801A1; CN115815871A; WO2020122253A1; CN113166851A; EP3878990A4; JPWO2020122253A1; MY197870A; US11911854B2; TWI725664B

Abstract

냉각 시의 칩 균열이 억제되고, 납땜 이음의 방열 특성이 향상됨과 함께 고온에서의 높은 접합 강도를 나타내는 땜납 합금, 땜납 페이스트, 땜납 프리폼 및 납땜 이음을 제공한다. 땜납 합금은 질량％로, Sb: 9.0 내지 33.0％, Ag: 4.0％ 초과 11.0％ 미만, Cu: 2.0％ 초과 6.0％ 미만, 및 잔부가 Sn을 포함하는 합금 조성을 갖는다. 또한, 땜납 페이스트, 땜납 프리폼, 및 납땜 이음은 모두 이 땜납 합금을 갖는다.

Description

땜납 합금, 땜납 페이스트, 땜납 프리폼 및 납땜 이음

본 발명은 Sn-Sb-Ag-Cu계 땜납 합금, 그리고 Sn-Sb-Ag-Cu계 땜납 합금을 갖는 땜납 페이스트, 땜납 프리폼, 및 납땜 이음에 관한 것이다.

종래 반도체 칩의 재료로서 Si가 주로 사용되고 있다. 근년, 반도체는 그의 요구 특성이 고도화됨과 함께 사용 환경도 점점 가혹해지고 있어, SiC, GaAs, GaN 등으로 대체되고 있다. 이들 각 반도체 칩이 패키징된 반도체 소자의 우수한 특성을 구비하고 있어, 파워 트랜지스터나 LED 등의 광학 디바이스에 적용되고 있다.

이들 반도체 소자는 고온 동작이 가능하며, 이들과 기판 등의 납땜 이음이 250 내지 280℃ 정도에 달하는 경우가 있으므로, 반도체 소자의 동작 시에 용융되지 않는 고온 땜납이 요구되고 있다. 또한, 반도체 소자는 동작 시에 발열하기 때문에 메탈 코어나 세라믹판 등의 방열판과 접속하여 방열시킬 필요가 있고, 그러한 용도에도 고온 땜납이 요구되고 있다.

고온 땜납으로서는 종래부터 이미 알려져 있는 것이 있으며, 예를 들어 Au-Sn 공정(共晶) 조성 합금인 Au-20Sn 땜납 합금을 들 수 있다. Au-20Sn 땜납 합금은 공정 온도가 280℃이므로 250℃ 이상 280℃ 미만에서 사용할 수 있지만, 매우 고가인 재료이다.

그래서 보다 저비용의 고온 땜납 합금의 예로서, Sn-Sb계 땜납 합금, Bi계 땜납 합금, Zn계 땜납 합금, Ag 함유 소결체 합금이 검토되고 있다. 그 중에서도 Sn-Sb계 땜납 합금은 열전도율, 내식성, 접합 강도의 점에서, Bi계, Zn계의 각 땜납 합금이나 Ag 함유 소결체분의 땜납보다 우수하다.

여기서 특허문헌 1에는, 접합 시에 발생할 수 있는 세라믹 기체의 크랙이나 만곡을 억제하기 위해, 은-구리 합금보다 융점이 낮은 경납재로서 Sn-Sb-Ag-Cu 합금이 개시되어 있다. 동 문헌의 실시예에 기재되어 있는 경납재는 용융 온도가 400℃ 이상이고, Sn 함유량이 50중량％ 이하로 억제되어 있는 것이 기재되어 있다. 또한, 동 문헌의 실시예에는 Sb가 40중량％ 이상인 합금 조성이나, Ag가 70중량％ 이상인 합금 조성이 개시되어 있다.

특허문헌 2에는, 고융점인 동시에 비커스 경도를 향상시키기 위해 Sn과 Sb를 주성분으로 하고, 10중량％ 이상의 Ag와 10질량％ 이상의 Cu를 함유하는 땜납 합금이 개시되어 있다. 동 문헌에 기재된 발명에서는, 융점이 306 내지 348℃의 범위에 들어가도록 Ag 함유량과 Cu 함유량이 상기와 같이 조정되어 있다.

일본 특허 제3238051호 일본 특허 공개 제2003-290976호

그러나 특허문헌 1 및 2에 기재되어 있는 경납재나 땜납 합금은, 융점에 착안되어 합금 설계가 이루어져 있어 Sb, Ag, 및 Cu의 함유량이 많기 때문에 리플로우 후에 딱딱한 금속간 화합물을 갖는다. 가열 후의 냉각 시에 있어서는 반도체 칩이나 기판이 냉각되기 전에 용융 땜납이 응고되므로, 반도체 칩과 기판의 선팽창 계수의 차이에 의해 납땜 이음에 큰 응력이 가해진다. 여기서, 근년에는 반도체 소자의 소형화가 현저하고, 이것에 수반하여 반도체 칩의 판 두께가 얇아지는 경향이 있다. 그러면 냉각 시의 응력이 납땜 이음이 아닌 반도체 칩에 집중되기 때문에, 반도체 칩이 파손되는 문제가 발생하게 되었다. 특허문헌 1은 세라믹 기판에 크랙이 발생하는 것을 방지하기 위해 400 내지 500℃ 정도로 융점을 낮춘 합금을 개시하는데, 그래도 융점은 높기 때문에 두께가 얇은 반도체 칩에는 대응할 수 없다. 특허문헌 2는 기계 특성으로서 비커스 경도의 평가가 행해지고 있지만, 종래의 합금과 비교하여 10배 이상의 비커스 경도를 나타낸다는 점에서, 반도체 칩의 파손은 피할 수 없다.

또한, 특허문헌 1 및 2에 기재되어 있는 Sn-Sb-Ag-Cu 합금의 융점은 높아 가열 시에 완전히 용융되지 않는 화합물이 존재하며, 그 화합물이 가열 후의 냉각시에 성장하여 납땜 이음이 형성된다. 이들 합금은 가열 시에 반용융 상태가 되기 때문에 점성이 높고, 냉각 시에 화합물이 성장할 때에 보이드가 외부로 배출되지 않고 머물러, 납땜 이음의 내부에 보이드가 잔존해 버린다. 납땜 이음에 잔존하는 보이드는 납땜 이음의 방열 특성을 크게 저하시켜 버린다. 반도체 소자에서 발생하는 열의 대부분은 기판을 통해 방열되므로, 상술한 합금을 사용한 경우에 열이 기판에 전도되기 어렵고, 원래 발휘되어야 할 반도체 소자의 성능이 얻어지지 않는다.

또한, 특허문헌 1에는 Sn을 50중량％ 이하로 제한하여 보이드 등을 억제하는 것이 기재되어 있다. 특허문헌 1의 실시예에 있어서, Sn, Sb, Ag, 및 Cu를 포함하는 합금 조성에서는 모두 Sb 함유량이 40중량％ 이상이거나 또는 Ag 함유량이 50중량％ 이상이다. 특허문헌 1에 기재된 경납재에서는 Ag와 Sb는 융점을 조정하기 위한 성분이지만, 양 원소의 과잉 첨가는 융점의 상승에 수반하여 용융 땜납의 점성을 상승시켜 버리고, 납땜 이음에 보이드가 잔존하여 납땜 이음의 방열 특성이 열화된다. 이에 의해, 원래 발휘되어야 할 반도체 소자의 성능이 얻어지지 않게 된다. 특허문헌 2에는 Ag를 10질량％ 첨가하는 경우에 Cu도 10질량％ 이상 첨가하는 것이 기재되어 있지만, 이 경우도 특허문헌 1과 마찬가지로 용융 땜납의 점성이 증가하여 냉각 시에 보이드가 납땜 이음에 잔존하므로, 납땜 이음의 방열 특성이 열화된다.

이것에 더하여, 대전류를 통전하는 반도체 소자는 220℃ 정도까지 발열하는 경우가 있으므로, 250℃에서의 높은 접합 강도를 나타내는 납땜 이음이 요구된다.

그래서 본 발명의 과제는 냉각 시의 칩 균열이 억제되고, 납땜 이음의 방열 특성이 향상됨과 함께 고온에서의 높은 접합 강도를 나타내는 땜납 합금, 땜납 페이스트, 땜납 프리폼 및 납땜 이음을 제공하는 것이다.

본 발명자들은 종래의 합금 설계와 같이 고융점화를 위해 Sb, Ag, Cu의 함유량을 증가시키면 반도체 칩이 파손되는 원인을 조사하였다. 종래의 합금 설계에서는, 저융점상인 Sn상의 석출을 억제함으로써 융점을 상승시키기 위해 Sb, Ag, 및 Cu의 함유량을 증가시킨다는 점에서, 땜납 합금이 딱딱해져 반도체 칩이 파손된다고 생각된다.

본 발명자들은 냉각 시에 발생하는 응력을 납땜 이음에서 완화할 수 있도록 합금 조성 및 합금 조직에 대해 예의 검토를 행하였다. 근년의 반도체 칩은 박육화에 의해 내구성이 저하되는 경향이 있으므로, 본 발명자들은 종래의 합금 설계에서는 피해 왔던 Sn상을 의도적으로 석출시키는 것에 생각이 미쳤다. Sn상은 금속간 화합물과 비교하여 유연성이 있어, 냉각 시에 가해지는 응력을 완화할 수 있기 때문이다.

Sn상은 냉각 시의 응고 편석에 의해 석출되는데, Sb, Ag, 및 Cu는 용이하게 Sn 화합물을 석출시키므로, 이들 원소의 함유량이 많으면 Sn상은 석출되지 않는다. 또한, 특허문헌 1에 기재된 발명과 같이 Sb 함유량과 Ag 함유량이 많고, 또한 Sn 함유량이 적은 경우, Sn이 SnSb 화합물과 Ag₃Sn 화합물의 석출에 소비되기 때문에 Sn상이 석출되지 않는다. 특허문헌 2에 기재된 발명과 같이 Cu 함유량이 많은 경우에는, Sn이 Cu₆Sn₅ 화합물 및 Cu₃Sn 화합물의 석출에 소비되기 때문에 Sn상이 거의 석출되지 않는다.

이와 같이 Sn-Sb-Ag-Cu계 땜납 합금에 있어서 Sn상이 어느 정도 석출되기 위해서는, Sn이 Ag₃Sn 화합물, Cu₆Sn₅ 화합물, Cu₃Sn 화합물, 및 SnSb 화합물의 석출에 소비되어도 땜납 합금 중에 단독으로 존재할 필요가 있다. 본 발명자들은 적절하게 Sn상이 석출되면 반도체 칩의 파손을 억제할 수 있다는 착상에 생각이 미쳤다.

한편, Sn상이 다량으로 석출되도록 Sb 함유량, Ag 함유량, 및 Cu 함유량을 저감한 경우, Ag₃Sn 화합물, Cu₆Sn₅ 화합물, Cu₃Sn 화합물, 및 SnSb 화합물에 의해 반도체 칩과 기판의 가교가 행해지지 않는다. 이 결과, 반도체 소자가 구동 시에 발열하면 납땜 이음의 접합 강도가 저하된다. 단, Sn상이 석출되었다고 해도 Ag₃Sn 화합물, Cu₆Sn₅ 화합물, Cu₃Sn 화합물, 및 SnSb 화합물에 의해 반도체 칩과 기판이 가교되면, 고온에서의 높은 접합 강도가 얻어진다. 본 발명자들은 반도체 칩과 기판이 Ag₃Sn 화합물, Cu₆Sn₅ 화합물, Cu₃Sn 화합물, 및 SnSb 화합물에 의해 가교되도록 적절하게 Sn상이 석출되어, 고온에서의 높은 접합 강도가 얻어진다는 착상에 생각이 미쳤다.

또한, 본 발명자들은 상술한 착상에 더하여, Sn상이 적절하게 석출되면 고온 땜납으로서 사용할 수 있다는 착상에도 생각이 미쳤다.

또한, 본 발명자들은 보이드가 발생하는 원인을 검토하였다. 종래의 합금은 융점이 높기 때문에, 가열 시에 녹고 남은 화합물이 응고 시에 성장함으로써 반도체 칩과 기판이 가교된다고 생각하였다. 여기서, 가열 온도를 높이면 반용융 상태가 완전 용융 상태로 되지만, 리플로우 조건은 기판이나 반도체 소자의 내열성 등, 다양한 조건을 고려하여 결정되기 때문에 용이하게 변경할 수는 없다. 그래서 본 발명자들은 종래와 마찬가지의 가열 조건에서 용융 땜납이 완전 용융 상태가 되어 점성이 저하됨으로써 보이드가 배출되고, 냉각 시에 화합물이 석출됨으로써 반도체 칩과 기판이 가교된다는 착상에 생각이 미쳤다.

본 발명자들은 이러한 착상에 기초하여 Sb, Ag, 및 Cu 함유량을 상세하게 조사한 결과, 이들의 함유량이 각각 소정의 범위 내인 경우, 고온 땜납으로서 사용할 수 있는 데다가 리플로우 후의 칩 균열을 억제하고, 보이드양의 저감에 의해 납땜 이음의 방열 특성이 향상되며, 또한 종래와 동일한 정도의 고온 접합 강도를 나타낸다는 지견을 얻어, 본 발명을 완성하였다.

이 지견에 의해 얻어진 본 발명은 이하와 같다.

(1) 질량％로, Sb: 9.0 내지 33.0％, Ag: 4.0％ 초과 11.0％ 미만, Cu: 2.0％ 초과 6.0％ 미만, 및 잔부가 Sn을 포함하는 합금 조성을 갖는 것을 특징으로 하는, 땜납 합금.

(2) 합금 조성은 질량％로, Al: 0.003 내지 0.1％, Fe: 0.01 내지 0.2％, 및 Ti: 0.005 내지 0.4％ 중 적어도 1종을 더 함유하는, 상기 (1)에 기재된 땜납 합금.

(3) 합금 조성은 질량％로, P, Ge 및 Ga 중 적어도 1종을 합계로 0.002 내지 0.1％ 더 함유하는, 상기 (1) 또는 상기 (2)에 기재된 땜납 합금.

(4) 합금 조성은 질량％로, Ni, Co 및 Mn 중 적어도 1종을 합계로 0.01 내지 0.5％ 더 함유하는, 상기 (1) 내지 상기 (3) 중 어느 한 항에 기재된 땜납 합금.

(5) 합금 조성은 질량％로, Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr 중 적어도 1종을 합계로 0.0005 내지 1％ 더 함유하는, 상기 (1) 내지 상기 (4) 중 어느 한 항에 기재된 땜납 합금.

(6) 땜납 합금은, Ag₃Sn 화합물, Cu₃Sn 화합물 및 Cu₆Sn₅ 화합물 중 적어도 1종, SnSb 화합물, 그리고 잔부가 Sn상을 포함하는 합금 조직을 갖는, 상기 (1) 내지 상기 (5) 중 어느 한 항에 기재된 땜납 합금.

(7) 합금 조직은 원자％로, Sn상: 5.6 내지 70.2％인, 상기 (6)에 기재된 땜납 합금.

(8) 합금 조직은 원자％로, Ag₃Sn 화합물: 5.8 내지 15.4％, Cu₆Sn₅ 화합물: 5.6 내지 15.3％, Cu₃Sn 화합물: 1.0 내지 2.8％, SnSb 화합물: 16.8 내지 62.1％인, 상기 (6) 또는 상기 (7)에 기재된 땜납 합금.

(9) 합금 조성은 하기 (1) 내지 (3)식을 충족하는, 상기 (1) 내지 상기 (8) 중 어느 한 항에 기재된 땜납 합금.

상기 (1)식 및 (3)식 중, Ag, Cu, 및 Sb는 각각 상기 합금 조성 중의 함유량(질량％)을 나타냄.

(10) Ag, Cu, 및 Sb를 갖고, 잔부가 Sn을 포함하는 합금이며,

Ag₃Sn 화합물, Cu₃Sn 화합물 및 Cu₆Sn₅ 화합물 중 적어도 1종, SnSb 화합물, 그리고 잔부가 Sn상을 포함하는 합금 조직을 갖는 것을 특징으로 하는, 땜납 합금.

(11) 합금 조직은 원자％로, Sn상: 5.6 내지 70.2％인, 상기 (10)에 기재된 땜납 합금.

(12) 합금 조직은 원자％로, Ag₃Sn 화합물: 5.8 내지 15.4％, Cu₆Sn₅ 화합물: 5.6 내지 15.3％, Cu₃Sn 화합물: 1.0 내지 2.8％, SnSb 화합물: 16.8 내지 62.1％인, 상기 (10) 또는 상기 (11)에 기재된 땜납 합금.

(13) 상기 (1) 내지 상기 (12) 중 어느 한 항에 기재된 땜납 합금을 갖는, 땜납 페이스트.

(14) 상기 (1) 내지 상기 (12) 중 어느 한 항에 기재된 땜납 합금을 갖는, 땜납 프리폼.

(15) 상기 (1) 내지 상기 (12) 중 어느 한 항에 기재된 땜납 합금을 갖는, 납땜 이음.

도 1은 납땜 이음의 단면 SEM 사진 및 단면 EDS 원소 매핑도이며, 도 1의 (a)는 비교예 2의 SEM 사진이고, 도 1의 (b)는 비교예 2의 단면 EDS 원소 매핑도이고, 도 1의 (c)는 발명예 6의 SEM 사진이고, 도 1의 (d)는 발명예 6의 단면 EDS 원소 매핑도이다.
도 2는 납땜 후의 칩의 광학 현미경 사진 및 X선 평면 사진이며, 도 2의 (a)는 발명예 6의 광학 현미경 사진이고, 도 2의 (b)는 발명예 6의 X선 평면 사진이고, 도 2의 (c)는 발명예 10의 광학 현미경 사진이고, 도 2의 (d)는 발명예 10의 X선 평면 사진이고, 도 2의 (e)는 비교예 7의 광학 현미경 사진이고, 도 2의 (f)는 비교예 7의 X선 평면 사진이다.
도 3은 발명예 1, 5, 6, 10, 및 비교예 1 내지 8의 전단 강도를 나타내는 그래프이다.

본 발명을 이하에 보다 상세하게 설명한다. 본 명세서에 있어서, 땜납 합금 조성에 관한 「％」는 특별히 지정하지 않는 한 「질량％」이다.

1. 땜납 합금

(1) Sb: 9.0 내지 33.0％

Sb는 SnSb 화합물을 석출시켜 반도체 칩과 기판을 가교시킴으로써 고온에서의 접합 강도를 향상시킬 수 있다. 또한 Sb는 함유량이 상기 범위 내이면, Sn상의 석출량을 제어할 수 있어 높은 칩 균열 내성이 유지된다. 또한, Sb는 용융 땜납의 점성을 최적화하여 보이드의 발생을 억제함으로써 납땜 이음의 방열 특성을 향상시킬 수 있다.

Sb 함유량이 9.0％ 미만이면, SnSb 화합물의 석출량이 적어 고온에서의 접합 강도를 향상시킬 수 없다. 또한, 상대적으로 Sn 잔존량이 많아지기 때문에, 반도체 칩측의 백 메탈의 용출이 가속되어 백 메탈이 소실되고, 반도체 칩이 박리되는 원인이 될 수 있다. Sb 함유량의 하한은 9.0％ 이상이며, 바람직하게는 15.0％ 이상이고, 보다 바람직하게는 19.5％ 이상이고, 더욱 바람직하게는 20.0％ 이상이다.

한편, Sb 함유량이 33.0％를 초과하면, SnSb 화합물이 다량으로 석출되므로 Sn상이 충분히 석출되지 않아, 응력 완화 효과가 저하되어 칩 균열의 원인이 된다. Sb 함유량의 상한은 33.0％ 이하이며, 바람직하게는 30.0％ 이하이고, 보다 바람직하게는 27.5％ 이하이고, 더욱 바람직하게는 27.0％ 이하이다.

(2) Ag: 4.0％ 초과 11.0％ 미만

Ag는 Ag₃Sn 화합물을 석출시켜 반도체 칩과 기판을 가교시킴으로써 고온 시의 접합 강도를 향상시킬 수 있다. 또한 Ag는 함유량이 상기 범위 내이면, Sn상의 석출량을 제어할 수 있어 높은 칩 균열 내성이 유지된다.

Ag 함유량이 4.0％ 이하이면, Ag₃Sn 화합물의 석출량이 적어 고온에서의 접합 강도를 향상시킬 수 없다. 또한, 상대적으로 Sn 잔존량이 많아지기 때문에, 반도체 칩측의 백 메탈의 용출이 가속되어 백 메탈이 소실되고, 반도체 칩이 박리되는 원인이 될 수 있다. Ag 함유량의 하한은 4.0％ 초과이며, 바람직하게는 4.1％ 이상이고, 보다 바람직하게는 7.0％ 이상이다.

한편, Ag 함유량이 11.0％ 이상이면 Ag₃Sn 화합물이 다량으로 석출되므로 Sn상이 석출되지 않아, 응력 완화 효과가 저하되어 칩 균열의 원인이 된다. Ag 함유량의 상한은 11.0％ 미만이며, 바람직하게는 10.9％ 이하이고, 보다 바람직하게는 10.0％ 이하이다.

(3) Cu: 2.0％ 초과 6.0％ 미만

Cu는 Cu₆Sn₅ 화합물이나 Cu₃Sn 화합물을 석출시켜 반도체 칩과 기판을 가교시킴으로써 고온 시의 접합 강도를 향상시킬 수 있다. 또한 Cu는 함유량이 상기 범위 내이면, Sn상의 석출량을 제어할 수 있어 높은 칩 균열 내성이 유지된다. 또한, Cu는 리드 프레임측의 Cu의 확산을 억제할 수 있다.

Cu 함유량이 2.0％ 이하이면, Cu₆Sn₅ 화합물이나 Cu₃Sn 화합물이 충분히 석출되지 않아 고온에서의 접합 강도를 향상시킬 수 없다. 또한, 상대적으로 Sn 잔존량이 많아지므로, 반도체 칩측의 백 메탈의 용출이 가속되어 백 메탈이 소실되고, 반도체 칩이 박리되는 원인이 될 수 있다. Cu 함유량의 하한은 2.0％ 초과이며, 바람직하게는 2.1％ 이상이고, 보다 바람직하게는 3.0％ 이상이다.

한편, Cu 함유량이 6.0％ 이상이면, Cu₆Sn₅ 화합물이나 Cu₃Sn 화합물이 다량으로 석출되기 때문에 Sn의 소비를 촉진시켜 버려, 리플로우 후의 응고수축 시에 있어서의 응력 완화 효과가 저하되어 칩 균열의 원인이 된다. 또한, 다량의 Sn이 상술한 화합물의 형성에 소비되면, 땜납 합금의 융점이 낮아지지 않아 리플로우 시에 용융 땜납이 완전 용융 상태가 되지 않는다는 점에서, 용융 땜납의 점성 저하를 기대할 수 없으며 보이드가 배출되기 어렵다. Cu 함유량의 상한은 6.0％ 미만이며, 바람직하게는 5.9％ 이하이고, 보다 바람직하게는 4.0％ 이하이다.

(4) Al: 0.003 내지 0.1％, Fe: 0.01 내지 0.2％, 및 Ti: 0.005 내지 0.4％ 중 적어도 1종

이들 원소는 SnSb 화합물, Cu₆Sn₅ 화합물, Cu₃Sn 화합물, Ag₃Sn 화합물(이하, 적절하게 「Sn 화합물」이라고 칭함.)의 조대화를 억제함으로써, 고온 시의 접합 강도를 향상시킬 수 있는 임의 원소이다.

이들 원소는 응고 시에 우선적으로 석출됨으로써 불균일 핵 생성의 원인이 되어, 각 상의 조대화를 방지한다. 불균일 핵 생성에 의해 각 상의 핵 생성이 촉진되면 핵 생성의 기점이 증가하므로, 땜납 합금 중의 결정립계의 면적이 증가하고, 입계에 가해지는 응력이 분산된다. 이 때문에, Sn 화합물의 조대화를 억제할 수 있다.

또한, Al, Ti, Fe의 함유량은 Al의 최저 함유량과 3종 전부의 최대 함유량을 감안하면 0.003 내지 0.7％이며, 미량이다. 이 때문에, Sn 화합물보다 고융점의 화합물이 Al, Ti, Fe와 Sb, Ag, Cu를 함유하는 금속 화합물로서 석출되었다고 해도 그 석출량은 적어, 땜납 합금 중의 Sb, Ag, Cu의 소비량은 얼마 되지 않는다. 따라서, Sn 화합물은 반도체 칩과 기판을 가교할 수 있을 정도의 석출량이 확보되기 때문에, 고온 시의 높은 접합 강도는 유지된다. 이것에 더하여, 이들 원소의 함유량은 많아도 0.7％이며, 본 발명의 보이드 억제 효과에 영향을 미치는 일이 없어 높은 방열 특성을 나타낼 수 있다.

전술한 효과가 충분히 발현되도록 하기 위해, Al의 함유량은 바람직하게는 0.003 내지 0.1％이고, 보다 바람직하게는 0.01 내지 0.08％이고, 더욱 바람직하게는 0.02 내지 0.05％이다. Fe의 함유량은 바람직하게는 0.01 내지 0.2％이고, 보다 바람직하게는 0.02 내지 0.15％이고, 더욱 바람직하게는 0.02 내지 0.1％이다. Ti의 함유량은 바람직하게는 0.005 내지 0.4％이고, 보다 바람직하게는 0.01 내지 0.3％이며, 더욱 바람직하게는 0.02 내지 0.2％이다.

(5) P, Ge 및 Ga 중 적어도 1종을 합계로 0.002 내지 0.1％

이들은 산화를 억제하기 때문에 용융 땜납의 표면 장력이 저감되어, 보이드의 배출에 효과가 있는 임의 원소이다. 이들 원소의 함유량의 합계는 바람직하게는 0.002 내지 0.1％이고, 보다 바람직하게는 0.003 내지 0.01％이다. 각각의 원소의 함유량에 대해서는 특별히 한정되는 것은 아니지만, 전술한 효과가 충분히 발현되도록 하기 위해, P의 함유량은 바람직하게는 0.002 내지 0.005％이고, Ge의 함유량은 바람직하게는 0.002 내지 0.006％이고, Ga의 함유량은 바람직하게는 0.002 내지 0.02％이다.

(6) Ni, Co 및 Mn 중 적어도 1종의 합계: 0.01 내지 0.5％

이들 원소는 땜납 합금의 조직을 미세하게 하여, 고온 시의 접합 강도를 향상시킬 수 있는 임의 원소이다. 이들 원소의 함유량의 합계는 바람직하게는 0.01 내지 0.5％이고, 보다 바람직하게는 0.01 내지 0.05％이다. 각각의 원소의 함유량에 대해서는 특별히 한정되는 것은 아니지만, 전술한 효과가 충분히 발현되도록 하기 위해, Ni의 함유량은 바람직하게는 0.02 내지 0.07％이고, Co의 함유량은 바람직하게는 0.02 내지 0.04％이고, Mn의 함유량은 바람직하게는 0.02 내지 0.05％이다.

(7) Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr 중 적어도 1종을 합계로 0.0005 내지 1％

이들 원소는 본 발명의 효과를 손상시키지 않는 범위에서 함유해도 되는 임의 원소이다. Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr의 함유량의 합계는 바람직하게는 0.0005 내지 1％이고, 보다 바람직하게는 0.02 내지 0.03％이다.

Au를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.02％이다. Ce를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.049％이다. In을 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.9％이다. Mo를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.0025％이다. Nb를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.003％이다. Pd를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.03％이다. Pt를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.012％이다. V를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.012％이다. Ca를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.1％이다. Mg를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.0045％이다. Si를 함유하는 경우의 함유량은 바람직하게는 0.0005 내지 0.1％이다. Zn을 함유하는 경우의 함유량은 바람직하게는 0.01 내지 0.2％이다. Bi를 함유하는 경우의 함유량은 바람직하게는 0.02 내지 0.3％이다. Zr을 함유하는 경우의 함유량은 0.0005 내지 0.0008％이다.

(8) 합금 조직

본 발명에 관한 땜납 합금은 Ag₃Sn 화합물, Cu₃Sn 화합물, Cu₆Sn₅ 화합물, 및 SnSb 화합물, 잔부가 Sn상을 포함하는 합금 조직을 갖는 것이 바람직하다.

본 발명에 관한 땜납 합금은 소정량의 Sb, Ag, 및 Cu를 함유함으로써, Sn과, Sb, Ag, 및 Cu의 화합물로 반도체 칩과 기판을 가교한다. 즉, 본 발명에 관한 땜납 합금으로 형성된 납땜 이음은, 반도체 칩과 기판을 고융점인 전술한 Sn 화합물을 통해 접합한다. 이 때문에, 반도체 칩이 발열하여 땜납 합금의 온도가 상승하였다고 해도, 고온 시의 접합 강도를 유지할 수 있어 고온 땜납으로서의 사용이 가능하다.

또한, 본 발명에 관한 땜납 합금은 소정량의 Sb, Ag, 및 Cu를 함유함으로써 적량의 Sn상을 석출시킬 수 있다. Sn 화합물 중에 적량의 Sn상이 석출되면 Sn 화합물보다 유연한 Sn상이 응력 완화 작용을 발현하여, 냉각 시에 반도체 칩에 가해지는 응력을 완화할 수 있다. 또한, 땜납 합금의 융점이 낮아지기 때문에 리플로우 시에 용융 땜납이 완전 용융 상태가 되어, 용융 땜납으로부터 보이드가 배출되어 방열 특성이 향상된다.

이러한 효과가 발휘되도록 하기 위해서는, 본 발명에 관한 땜납 합금은 Sn과 Sb에서 석출된 SnSb 화합물, Sn과 Ag에서 석출된 Ag₃Sn 화합물, Sn과 Cu에서 석출된 Cu₆Sn₅ 화합물, 및 Cu₃Sn 화합물, 그리고 잔부가 Sn상을 포함하는 합금 조직을 갖는 것이 바람직하다. 이들 화합물은 융점이 높고, 반도체 칩과 기판을 가교한다. 따라서, 잔부가 Sn상을 포함하는 경우에도 고온 땜납으로서 충분히 기능하는 것이다. 이러한 합금 조직을 얻기 위해서는 상술한 합금 조성을 나타내는 것이 더욱 바람직하다.

이러한 관점에서, Ag₃Sn 화합물의 석출량은 5.8 내지 15.4원자％인 것이 바람직하고, Cu₆Sn₅ 화합물의 석출량은 5.6 내지 15.3원자％인 것이 바람직하고, Cu₃Sn 화합물의 석출량은 1.0 내지 2.8원자％인 것이 바람직하고, SnSb 화합물의 석출량은 16.8 내지 62.1원자％인 것이 바람직하고, Sn상의 석출량은 5.6 내지 70.2원자％인 것이 바람직하다.

본 발명에 관한 땜납 합금에 있어서, Ag₃Sn 화합물의 석출량의 하한은 보다 바람직하게는 5.9원자％ 이상이고, 더욱 바람직하게는 13.9원자％ 이상이다. Ag₃Sn 화합물의 석출량의 상한은 보다 바람직하게는 15.2원자％ 이하이고, 더욱 바람직하게는 14.3원자％ 이하이고, 특히 바람직하게는 14.2원자％ 이하이고, 가장 바람직하게는 14.1원자％ 이하이다.

본 발명에 관한 땜납 합금에 있어서, Cu₆Sn₅ 화합물의 석출량의 하한은 보다 바람직하게는 8.0원자％ 이상이고, 더욱 바람직하게는 10.5원자％ 이상이다. Cu₆Sn₅ 화합물의 석출량의 상한은 보다 바람직하게는 12.5원자％ 이하이고, 더욱 바람직하게는 10.6원자％ 이하이다.

본 발명에 관한 땜납 합금에 있어서, Cu₃Sn 화합물의 석출량의 하한은 보다 바람직하게는 1.5원자％ 이상이다. Cu₃Sn 화합물의 석출량의 상한은 보다 바람직하게는 2.4원자％ 이하이고, 더욱 바람직하게는 1.9원자％ 이하이다.

본 발명에 관한 땜납 합금에 있어서, SnSb 화합물의 석출량의 하한은 보다 바람직하게는 17.2원자％ 이상이고, 더욱 바람직하게는 37.5원자％ 이상이다. SnSb 화합물의 석출량의 상한은 보다 바람직하게는 61.1원자％ 이하이고, 더욱 바람직하게는 50.7원자％ 이하이다.

본 발명에 관한 땜납 합금에 있어서, Sn상 함유량의 하한은 보다 바람직하게는 11.3％ 이상이고, 더욱 바람직하게는 22.7％ 이상이다. Sn상 함유량의 상한은 보다 바람직하게는 56.7원자％ 이하이고, 더욱 바람직하게는 38.2원자％ 이하이고, 특히 바람직하게는 35.9원자％ 이하이다.

또한, 본 발명에 있어서의 합금 조직은, 본 발명에 관한 땜납 합금의 효과에 영향을 미치지 않을 정도로 상기 4종류와는 다른 화합물을 포함하고 있어도 된다.

(9) (1) 내지 (3)식

본 발명에 관한 땜납 합금의 합금 조성은 하기 (1) 내지 (3)식을 충족하는 것이 바람직하다.

상기 (1)식 및 (3)식 중, Ag, Cu, 및 Sb는 각각 합금 조성 중의 함유량(질량％)을 나타낸다.

(1)식은 전술한 Sn 화합물이 석출된 후에 Sn상이 석출되는 조건으로서의 바람직한 양태이다. (1)식 중변의 계수는 각각 Sn을 잔존시키기 위해 얻어진 것이다. 먼저, Ag의 계수에 대해 상세하게 설명한다.

Ag₃Sn 화합물의 단위 격자는 Ag가 3개, Sn이 1개로 구성되어 있으므로, Ag₃Sn 화합물의 원소비는 Ag_at.:Sn_at.＝3:1이다. 그리고 Ag의 원자량은 107.8682, Sn의 원자량은 118.71이므로, Ag₃Sn 화합물의 질량비는 Ag_mass:Sn_mass＝107.8682×3:118.71≒73.16:26.84가 된다. 따라서, Ag₃Sn 화합물을 석출하기 위해 필요한 Sn양은, Ag 함유량을 사용하여 나타내면 「(26.84/73.16)×Ag」가 된다.

다음으로, Cu의 계수에 대해 상세하게 설명한다. Cu는 Cu₆Sn₅ 화합물과 Cu₃Sn 화합물을 석출시키므로, 각각이 석출되기 위해 Sn 함유량을 구할 필요가 있다. 여기서 Cu₆Sn₅ 화합물과 Cu₃Sn 화합물의 석출량은 리플로우 시의 가열 조건에 따라서 변동되는데, 일반적인 리플로우 공정에 있어서는 Cu₃Sn 화합물과 비교하여 Cu₆Sn₅ 화합물의 석출량이 많아진다고 생각된다. 각각의 석출량의 비는 Cu₆Sn₅:Cu₃Sn＝8:2 정도인데, 이 비가 변동되는 것은 용이하게 상정된다. 이 때문에, 본 발명의 바람직한 양태로서는 본 발명의 효과를 충분히 발휘하기 위한 범위로서, (1)식에서는 Cu₆Sn₅ 화합물의 계수에는 (2)식의 「x」를 곱하고, Cu₃Sn 화합물의 계수 「1－x」를 곱하고 있다.

즉, (1)식은 Sn 함유량에 더하여 (2)식에서 Cu 유래의 화합물의 석출량도 고려되어 있다는 점에서, 반도체 칩과 기판이 Ag₃Sn 화합물, Cu₆Sn₅ 화합물, Cu₃Sn 화합물, 및 SnSb 화합물로 가교됨과 함께 적절하게 Sn상이 석출된다. 이 때문에, 고온에서의 높은 접합 강도가 얻어짐과 함께 반도체 칩의 파손을 억제할 수 있다. 이것에 더하여, 적절하게 Sn상이 석출되도록 합금 조성을 치밀하게 제어함으로써, 융점이 조금 낮아져 보이드를 억제할 수도 있다.

Cu₆Sn₅ 화합물의 단위 격자는 Cu가 6개, Sn이 5개로 구성되어 있으므로, Cu₆Sn₅ 화합물의 원소비는 Cu_at.:Sn_at.＝6:5이다. 그리고 Cu의 원자량은 63.546, Sn의 원자량은 118.71이므로, Cu₆Sn₅ 화합물의 질량비는 Cu_mass:Sn_mass＝63.546×6:118.71×5≒39.11:60.89가 된다. 따라서, Cu₆Sn₅ 화합물을 석출시키기 위해 필요한 Sn양은, Cu 함유량을 사용하여 나타내면 「(60.89/39.11)×Cu」가 된다.

Cu₃Sn 화합물의 단위 격자는 Cu가 3개, Sn이 1개로 구성되어 있으므로, Cu₃Sn 화합물의 원소비는 Cu_at.:Sn_at.＝3:1이다. 그리고 Cu의 원자량은 63.546, Sn의 원자량은 118.71이므로, Cu₃Sn 화합물의 질량비는 Cu_mass:Sn_mass＝63.546×3:118.71≒61.63:38.37이 된다. 따라서, Cu₃Sn 화합물을 석출하기 위해 필요한 Sn양은, Cu 함유량을 사용하여 나타내면 「(38.37/61.63)×Cu」가 된다.

마찬가지로, SnSb 화합물의 단위 격자는 Sb가 1개, Sn이 1개로 구성되어 있으므로, SnSb 화합물의 원소비는 Sb_at.:Sn_at.＝1:1이다. 그리고 Sb의 원자량은 121.76, Sn의 원자량은 118.71이므로, SnSb 화합물의 질량비는 Sb_mass:Sn_mass＝121.76:118.71≒50.63:49.37이 된다. 따라서, SnSb 화합물을 석출시키기 위해 필요한 Sn양은, Sb 함유량을 사용하여 나타내면 「(49.37/50.63)×Sb」가 된다.

이상으로부터 본 발명의 바람직한 양태에서는, Sn 함유량을 이들의 합계량으로 나눈 값이 1.2 이상이면 Sn상이 석출된다고 생각하였다. (1)식의 하한은 바람직하게는 1.2 이상이고, 보다 바람직하게는 1.28 이상이고, 더욱 바람직하게는 1.29 이상이고, 특히 바람직하게는 1.66 이상이고, 가장 바람직하게는 1.68 이상이다.

한편, Sn상의 석출량을 적량으로 제어함으로써, 반도체 칩과 기판이 일련의 Sn 화합물로 가교되는 것이 바람직하며, 고온에서 보다 높은 접합 강도가 얻어지기 쉽다. 이 관점에서, (1)식의 상한은 바람직하게는 6.50 이하이고, 보다 바람직하게는 4.42 이하이고, 더욱 바람직하게는 4.25 이하이고, 보다 더 바람직하게는 4.17 이하이고, 특히 바람직하게는 2.38 이하이고, 가장 바람직하게는 2.34 이하이다.

본 발명에 있어서 (2)식의 x는 이하와 같이 구할 수 있다. 먼저, 땜납 합금의 단면을 관찰하고, Cu₆Sn₅와 Cu₃Sn의 면적률을 구한다. 어느 단면을 관찰해도 동일한 면적률이 얻어진다고 가정하고, 얻어진 면적률을 체적률이라고 간주한다. 얻어진 체적률에 각 화합물의 밀도를 곱하여 질량비를 산출하고, 질량비로부터 각 화합물의 원자비를 환산한다. 각 화합물의 원자비의 비율로부터 x 및 1－x를 구할 수 있다. 석출량의 비가 Cu₆Sn₅:Cu₃Sn＝8(원자％):2(원자％)인 경우, x＝8/(8＋2)＝0.8이 되고, 1－x＝0.2가 된다.

그리고 (2)식의 산출 결과에 기초하여 (1)식 중변을 구할 수 있다.

또한, 본 발명에 관한 땜납 합금은 Sn과 용이하게 화합물을 석출시키는 Sb, Ag, 및 Cu를 함유하고, 상술한 바와 같은 Sn 화합물과 Sn상이 석출되는 것이 바람직하다. 그래서 본 발명에 관한 땜납 합금의 합금 조성은 Sb, Ag, 및 Cu의 함유량이 상술한 범위 내이며, (1)식 및 (2)식을 충족하는 동시에 (3)식을 충족하는 것이 바람직하다.

(3)식은 Sb 함유량, Ag 함유량, 및 Cu 함유량의 곱이다. 이들 원소가 땜납 합금 중에서 (3)식을 충족하도록 밸런스 좋게 첨가되어 있으면, 특정한 Sn 화합물의 석출량이 많아지는 일이 없어 특정한 Sn 화합물의 조대화를 억제할 수 있으므로, 고온 시의 접합 강도를 향상시킬 수 있다고 추정된다. (3)식의 하한은 바람직하게는 78 이상이고, 더욱 바람직하게는 360.0 이상이고, 보다 더 바람직하게는 377.0 이상이고, 특히 바람직하게는 483.0 이상이고, 가장 바람직하게는 800.0 이상이다. (3)식의 상한은 바람직하게는 2029 이하이고, 보다 바람직하게는 1357 이하이고, 더욱 바람직하게는 1320 이하이고, 특히 바람직하게는 1080 이하이다.

(9) 잔부: Sn

본 발명에 관한 땜납 합금의 잔부는 Sn이다. 전술한 원소 외에 불가피적 불순물을 함유해도 된다. 불가피적 불순물을 함유하는 경우에도 전술한 효과에 영향을 미치는 일은 없다.

2. 땜납 페이스트

본 발명에 관한 땜납 합금은 땜납 페이스트로서 사용할 수 있다. 땜납 페이스트는 땜납 합금 분말을 소량의 플럭스와 혼합하여 페이스트상으로 한 것이다. 본 발명에 관한 땜납 합금은, 리플로우 납땜법에 의한 프린트 기판에 대한 전자 부품의 실장에 땜납 페이스트로서 이용해도 된다. 땜납 페이스트에 사용하는 플럭스는 수용성 플럭스와 비수용성 플럭스 중 어느 것이어도 된다.

또한, 본 발명의 땜납 페이스트에 사용하는 플럭스는 통상의 방법에 의해 납땜이 가능하면 특별히 제한되지 않는다. 따라서, 일반적으로 사용되는 로진, 유기산, 활성제, 그리고 용제를 적절하게 배합한 것을 사용하면 된다. 본 발명에 있어서 금속 분말 성분과 플럭스 성분의 배합 비율은 특별히 제한되지 않지만, 땜납 합금 분말의 함유량은 땜납 페이스트의 전체 질량에 대해 5 내지 15％인 것이 바람직하다.

3. 프리폼

본 발명에 관한 땜납 합금은 프리폼으로서 사용할 수 있다. 프리폼재의 형상으로서는 와셔, 링, 펠릿, 디스크, 리본, 와이어, 볼 등을 들 수 있다.

프리폼 땜납은 플럭스를 사용하지 않는 환원 분위기 접합에서 사용되어도 된다. 환원 분위기 접합은 플럭스에 의한 접합 부분의 오염이 없으므로, 접합 후의 공정에서의 접합 부분의 세정이 불필요해질 뿐만 아니라, 납땜 이음의 보이드를 저감시킬 수 있는 특징을 갖는다.

4. 납땜 이음

본 발명에 관한 납땜 이음은 반도체 패키지에 있어서의 반도체 칩과, 세라믹스 기판, 프린트 기판, 금속 기판 등을 접합하여 접속한다. 즉, 본 발명에 관한 납땜 이음은 전극의 접속부를 말하며, 일반적인 납땜 조건을 사용하여 형성할 수 있다.

5. 기타

또한, 본 발명에 관한 땜납 합금의 제조 방법은 통상법에 따라서 행하면 된다. 본 발명에 관한 땜납 합금을 사용한 접합 방법은, 예를 들어 리플로우 로를 사용하여 통상법에 따라서 행하면 된다. 플로우 솔더링을 행하는 경우의 땜납 합금의 용융 온도는 대략 액상선 온도로부터 20℃ 정도 높은 온도이면 된다. 또한, 본 발명에 관한 땜납 합금을 사용하여 접합하는 경우에는, 응고 시의 냉각 속도를 고려하는 편이 Sn상의 석출을 제어할 수 있다. 예를 들어 2 내지 3℃/s 이상의 냉각 속도로 납땜 이음을 냉각한다. 이 밖의 접합 조건은, 땜납 합금의 합금 조성에 따라서 적절하게 조정할 수 있다.

본 발명에 관한 땜납 합금은, 그의 원재료로서 저α선재를 사용함으로써 저α선 합금을 제조할 수 있다. 이러한 저α선 합금은 메모리 주변의 땜납 범프의 형성에 사용되면, 소프트 에러를 억제하는 것이 가능해진다.

실시예

표 1에 나타내는 합금 조성을 포함하는 땜납 합금을 조정하여 시험 기판을 제작하였다. 리플로우 후의 칩 균열의 유무를 관찰하고, 보이드의 면적률을 구하고, 고온 시의 전단 강도를 접합 강도로서 평가하였다. 또한, 각 합금 조성에 있어서, 각 화합물의 석출량을 각 화합물의 면적률로부터 구하였다.

·칩 균열의 유무 평가

표 1의 땜납 합금을 아토마이징하여 땜납 분말로 하였다. 송지, 용제, 활성제, 틱소제, 유기산 등을 포함하는 납땜 플럭스(센쥬 긴조쿠 가부시키가이샤 제조, 제품명: D128)와 혼화하여, 각 땜납 합금의 땜납 페이스트를 제작하였다. 이 땜납 페이스트는 땜납 합금 분말의 함유량이 땜납 페이스트의 전체 질량에 대해 90％였다. 땜납 페이스트는 두께가 3.0㎜인 Cu 기판에 두께가 100㎛인 메탈 마스크로 인쇄한 후, 15개의 실리콘 칩을 마운터로 실장하여, 최고 온도 350℃, 유지 시간 60초의 조건에서 리플로우 납땜을 하여 시험 기판을 제작하였다.

시험 기판에 실장된 15개의 칩을 광학 현미경으로 30배의 배율로 관찰하여, 칩이 균열되어 있는지 여부를 눈으로 보아 확인하였다. 균열을 확인할 수 없었던 경우를 「없음」으로 하고, 1개라도 균열이 확인된 경우를 「있음」으로 하였다.

·보이드의 면적률

「칩 균열의 유무 평가」에서 제작한 시험 기판을, 도시바 FA 시스템 엔지니어링 가부시키가이샤 제조 TOSMICRON-6090FP를 사용하여 30배의 X선 평면 사진을 모니터에 표시하고, 표시된 화상으로부터 보이드를 검출하여 면적률을 구하였다. 검출에 사용한 화상 해석 소프트웨어는 Soft imaging system 제조 scandium이다. 화상 상, 보이드와 그 이외의 부분은 콘트라스트가 다르기 때문에 화상 해석에 의해 식별 가능하며, 보이드만을 검출함으로써 측정을 행하였다. 측정한 보이드의 면적이 실리콘 칩의 면적에 대해 4.8％ 미만인 경우 보이드는 「◎」, 4.8％ 이상 5％ 이하인 경우 보이드는 「○」, 5％를 초과하는 경우 보이드는 「×」로 하였다.

·고온 시의 전단 강도

레스카사 제조의 조인트 강도 시험기 STR-1000을 사용하여, 고온(260℃)에서, 「칩 균열의 유무 평가」에서 제작한 시험 기판으로부터 임의로 3개를 추출하고, 납땜 이음의 전단 강도를 측정하여 접합 강도로 하였다. 전단 강도의 시험 조건은 전단 속도를 매분 24㎜, 시험 높이를 100㎛로 하였다. 그리고 각 실리콘 칩에 대해 전단 강도를 측정하고, 그의 평균을 산출하였다. 평균값이 30N 이상인 것을 「◎」로 하고, 20N 이상 30N 미만인 것을 「○」로 하고, 20N 미만인 것을 「×」로 하였다.

·화합물의 석출량

표 1에 나타내는 합금 조성을 포함하는 땜납 합금을 조정하고, 조정 후의 땜납 합금을 경면 연마하고, SEM에 의해 1000배의 단면 사진을 촬영하였다. 이 사진에 대해 EDS 해석을 실시하여, 세이카 산교 가부시키가이샤 제조의 화상 해석 소프트웨어(Scandium)를 사용하여 화합물의 면적을 측정하였다. 각 화합물의 면적을 SEM 사진으로 촬영한 조인트의 면적으로 나누어, 각 화합물의 면적률(％)을 산출하였다. 얻어진 면적률이 체적률이라고 가정하고, 체적률과 각 화합물의 밀도를 곱하여 질량비를 산출하고, 원자비로 환산하여 각 화합물의 석출량(원자％)을 얻었다.

또한, (1)식에 있어서 Cu₆Sn₅와 Cu₃Sn의 석출량의 비율에 대해서는 양 화합물의 원자비로부터 석출량의 비율을 구하여, (2)식 중변의 「x」 및 「1－x」를 얻었다. 이 결과를 (1)식에 적용시켜 각 합금 조성에 있어서의 (1)식 중변의 값을 산출하였다.

결과를 표 1 및 표 2에 나타낸다.

표 1 및 표 2로부터 명백한 바와 같이, 발명예는 모두 칩 균열이 발생하지 않고, 보이드의 면적률이 낮아 방열 특성이 우수하며, 높은 고온 전단 강도를 나타내는 것을 알 수 있었다. 또한, 발명예 1 및 발명예 10을 제외하고, Ag₃Sn, Cu₆Sn₅, Cu₃Sn, 및 SnSb, Sn상을 동시에 가짐과 함께 각각의 석출량이 상술한 바람직한 범위에 들어가는 것도 확인하였다. 따라서, 발명예 2 내지 발명예 9 및 발명예 11 내지 34는 모두 (1) 내지 (3)식을 충족하므로, Sn상의 적당한 석출은 상기 효과를 더욱 충분히 발휘하는 것을 알 수 있었다.

한편, 비교예 1은 Sb, Ag, 및 Cu의 함유량이 모두 적으므로, 고온 전단 강도가 떨어졌다. 비교예 2는 Sb 함유량이 적으므로, 고온 전단 강도가 떨어졌다. 비교예 3은 Sb 함유량이 많으므로, 칩 균열이 발생하였다. 이 때문에, 고온 시의 전단 강도의 측정을 행할 수 없었다.

비교예 4는 Ag 함유량이 적으므로, 고온 시의 전단 강도가 떨어졌다. 비교예 5는 Ag 함유량이 많으므로, 칩 균열이 발생하였다. 이 때문에, 고온 시의 전단 강도의 측정을 행할 수 없었다. 비교예 6은 Cu 함유량이 적으므로, 고온 시의 전단 강도가 떨어졌다. 비교예 7은 Cu 함유량이 많으므로, 칩 균열이 발생함과 함께 보이드도 다수 발생하였다. 이 때문에, 고온 시의 전단 강도의 측정을 행할 수 없었다. 비교예 8은 Sb, Ag, 및 Cu의 함유량이 모두 많아, 칩 균열이 발생함과 함께 보이드도 다수 발생하였다. 이 때문에, 고온 시의 전단 강도의 측정을 행할 수 없었다.

다음으로, 납땜 이음의 단면 사진을 사용하여 땜납 합금의 조직에 대해 설명한다. 도 1은 납땜 이음의 단면 SEM 사진 및 단면 EDS 원소 매핑도이며, 도 1의 (a)는 비교예 2의 SEM 사진이고, 도 1의 (b)는 비교예 2의 단면 EDS 원소 매핑도이고, 도 1의 (c)는 발명예 6의 SEM 사진이고, 도 1의 (d)는 발명예 6의 단면 EDS 원소 매핑도이다.

도 1로부터 명백한 바와 같이, 본 실시예에서는, SnSb, Cu₆Sn₅, Cu₃Sn, 및 Ag₃Sn이 형성되어 있음을 알 수 있었다. 또한, 도 1의 (d)에 나타내는 바와 같이, 발명예 6의 납땜 이음은 Cu₆Sn₅와 Cu₃Sn의 밸런스가 우수한 것을 알 수 있었다. 또한, 도 1의 (d)에 나타내는 바와 같이, 발명예 6에서는 Sn상이 화합물로 분단되어 있으므로, 시험 기판과 실리콘 칩이 화합물로 가교되어 있음을 알 수 있었다. 이 때문에, 발명예 6에서는 고온 시에서의 우수한 전단 강도를 나타내는 것을 알 수 있었다. 한편, 도 1의 (b)에 나타내는 바와 같이 비교예 2에서는 사진의 좌측의 Sn상이 시험 기판 근방으로부터 실리콘 칩 근방까지 이어져 있고, 이 부분에서는 화합물로 가교되어 있지 않은 것을 알 수 있었다. 따라서, 비교예 2에서는 고온 시에서의 전단 강도가 떨어짐을 알 수 있었다.

도 2는 납땜 후의 칩의 광학 현미경 사진 및 X선 평면 사진이며, 도 2의 (a)는 발명예 6의 광학 현미경 사진이고, 도 2의 (b)는 발명예 6의 X선 평면 사진이고, 도 2의 (c)는 발명예 10의 광학 현미경 사진이고, 도 2의 (d)는 발명예 10의 X선 평면 사진이고, 도 2의 (e)는 비교예 7의 광학 현미경 사진이고, 도 2의 (f)는 비교예 7의 X선 평면 사진이다. 발명예 6 및 발명예 10에서는 모두 칩 균열이 발생하지 않고, 보이드 면적률이 5％ 이하임을 알 수 있었다. 발명예 6에서는 발명예 10보다 더욱 낮은 보이드 면적률임을 알 수 있었다. 이에 비해, 비교예 7에서는 칩 균열이 발생함과 함께 보이드 면적률이 5％를 훨씬 초과하고 있음을 알 수 있었다.

도 3은 발명예 1, 5, 6, 10, 및 비교예 1 내지 8의 전단 강도를 나타내는 그래프이다. 도 3에 있어서 비교예 3, 비교예 5, 비교예 7 및 비교예 8에서는 칩 균열이 발생하여 고온 시의 전단 강도를 측정할 수 없었으므로 공란으로 하였다. 도 3으로부터 명백한 바와 같이, 발명예에서는 모두 비교예보다 높은 고온 시의 전단 강도를 나타냄을 알 수 있었다. 또한, 발명예 5, 발명예 6, 및 발명예 10은 모두 발명예 1보다 높은 고온 시의 전단 강도를 나타냄을 알 수 있었다.

Claims

질량％로, Sb: 9.0 내지 33.0％, Ag: 4.0％ 초과 11.0％ 미만, Cu: 2.0％ 초과 6.0％ 미만, 및 잔부가 Sn을 포함하는 합금 조성을 가지며,
원자％로, 13.9 내지 15.4％ Ag₃Sn 화합물, 5.6 내지 15.3％ Cu₆Sn₅ 화합물 및 1.0 내지 2.8％ Cu₃Sn 화합물 중 적어도 1종, 16.8 내지 62.1％ SnSb 화합물, 그리고 잔부가 Sn상을 포함하는 합금 조직을 가지는, 땜납 합금.
제1항에 있어서,
상기 합금 조성은 질량％로, Al: 0.003 내지 0.1％, Fe: 0.01 내지 0.2％, 및 Ti: 0.005 내지 0.4％ 중 적어도 1종을 더 함유하는, 땜납 합금.
제1항 또는 제2항에 있어서,
상기 합금 조성은 질량％로, P, Ge 및 Ga 중 적어도 1종을 합계로 0.002 내지 0.1％ 더 함유하는, 땜납 합금.
제1항 또는 제2항에 있어서,
상기 합금 조성은 질량％로, Ni, Co 및 Mn 중 적어도 1종을 합계로 0.01 내지 0.5％ 더 함유하는, 땜납 합금.
제3항에 있어서,
상기 합금 조성은 질량％로, Ni, Co 및 Mn 중 적어도 1종을 합계로 0.01 내지 0.5％ 더 함유하는, 땜납 합금.
제1항 또는 제2항에 있어서,
상기 합금 조성은 질량％로, Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr 중 적어도 1종을 합계로 0.0005 내지 1％ 더 함유하는, 땜납 합금.
제3항에 있어서,
상기 합금 조성은 질량％로, Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr 중 적어도 1종을 합계로 0.0005 내지 1％ 더 함유하는, 땜납 합금.
제4항에 있어서,
상기 합금 조성은 질량％로, Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr 중 적어도 1종을 합계로 0.0005 내지 1％ 더 함유하는, 땜납 합금.
제5항에 있어서,
상기 합금 조성은 질량％로, Au, Ce, In, Mo, Nb, Pd, Pt, V, Ca, Mg, Si, Zn, Bi 및 Zr 중 적어도 1종을 합계로 0.0005 내지 1％ 더 함유하는, 땜납 합금.
제1항 또는 제2항에 있어서,
상기 합금 조성은 하기 (1) 내지 (3)식을 충족하는, 땜납 합금.

상기 (1)식 및 (3)식 중, Ag, Cu, 및 Sb는 각각 상기 합금 조성 중의 함유량(질량％)을 나타냄.
Ag, Cu, 및 Sb를 갖고, 잔부가 Sn을 포함하는 땜납 합금이며,
원자％로, 13.9 내지 15.4％ Ag₃Sn 화합물, 1.0 내지 2.8％ Cu₃Sn 화합물 및 5.6 내지 15.3％ Cu₆Sn₅ 화합물 중 적어도 1종, 16.8 내지 62.1％ SnSb 화합물,그리고 잔부가 Sn상을 포함하는 합금 조직을 가지는, 땜납 합금.
제11항에 있어서,
상기 합금 조직은 원자％로, Sn상: 5.6 내지 70.2％인, 땜납 합금.
제1항 또는 제2항에 기재된 땜납 합금을 갖는, 땜납 페이스트.
제1항 또는 제2항에 기재된 땜납 합금을 갖는, 땜납 프리폼.
제1항 또는 제2항에 기재된 땜납 합금을 갖는, 납땜 이음.
삭제
삭제
삭제
삭제