KR102440696B1 - 임베디드 트랜지스터들을 갖는 세그먼트화된 led - Google Patents

임베디드 트랜지스터들을 갖는 세그먼트화된 led Download PDF

Info

Publication number
KR102440696B1
KR102440696B1 KR1020207020864A KR20207020864A KR102440696B1 KR 102440696 B1 KR102440696 B1 KR 102440696B1 KR 1020207020864 A KR1020207020864 A KR 1020207020864A KR 20207020864 A KR20207020864 A KR 20207020864A KR 102440696 B1 KR102440696 B1 KR 102440696B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
semiconductor layer
region
trench
Prior art date
Application number
KR1020207020864A
Other languages
English (en)
Other versions
KR20200096648A (ko
Inventor
애쉬쉬 탄든
루크 고든
유-천 쉔
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Publication of KR20200096648A publication Critical patent/KR20200096648A/ko
Application granted granted Critical
Publication of KR102440696B1 publication Critical patent/KR102440696B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Element Separation (AREA)

Abstract

디바이스는 제1 영역 내의 제1 임베디드 트랜지스터 및 제2 영역 내의 제2 임베디드 트랜지스터를 갖는 기판을 포함할 수 있다. 상기 제1 영역 및 상기 제2 영역은 상기 기판 상에 형성된 에피택셜 층의 적어도 일부를 통해 연장되는 트렌치에 의해 분리될 수 있다. 상기 제1 임베디드 트랜지스터는 제1 발광 다이오드(LED)에 접속될 수 있고 상기 제2 임베디드 트랜지스터는 제2 LED에 접속될 수 있다. 상기 기판의 상기 제1 영역과 상기 에피택셜 층 사이에 제1 광학적 격리 층이 있을 수 있다. 상기 기판의 상기 제2 영역과 상기 에피택셜 층 사이에 제2 광학적 격리 층이 있을 수 있다.

Description

임베디드 트랜지스터들을 갖는 세그먼트화된 LED
관련 출원에 대한 상호 참조
본 출원은 2017년 12월 20일자로 출원된 미국 가출원 제62/608,295호, 2018년 2월 7일자로 출원된 EP 특허 출원 제18155455.1호, 및 2018년 12월 19일자로 출원된 미국 정규 출원 제16/225,934호의 이익을 주장하고, 그 내용들은 이로써 본 명세서에 인용에 의해 포함된다.
현재 이용가능한 가장 효율적인 광원들 중에는 발광 다이오드(light emitting diode, LED)들, 공진 공동 발광 다이오드(resonant cavity light emitting diode, RCLED)들, 수직 공동 레이저 다이오드들(vertical cavity laser diode, VCSEL)들, 및 측면 발광 레이저(edge emitting laser)들을 포함하는 반도체 발광 디바이스들이 있다. 가시 스펙트럼에 걸쳐 동작 가능한 고휘도 발광 디바이스들의 제조에서 현재 관심 있는 재료 시스템들은 III-V 족 반도체들, 특히, Ⅲ질화물 재료들이라고도 지칭되는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다.
전형적으로, III-질화물 발광 디바이스들은 MOCVD(metal-organic chemical vapor deposition), 분자 빔 에피택시(molecular beam epitaxy, MBE), 또는 다른 에피택셜 기법들에 의해 사파이어, 실리콘 탄화물, III-질화물, 또는 다른 적합한 기판 상에 상이한 조성들 및 도펀트 농도들의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 종종 기판 위에 형성된, 예를 들어, 실리콘으로 도핑된 하나 이상의 n-형 층, 상기 n-형 층 또는 층들 위에 형성된 활성 영역 내의 하나 이상의 발광층, 및 상기 활성 영역 위에 형성된, 예를 들어, 마그네슘으로 도핑된 하나 이상의 p-형 층을 포함한다. 상기 n-형 및 p-형 영역들 상에 전기적 콘택들이 형성된다.
디바이스는 제1 영역 내의 제1 임베디드 트랜지스터 및 제2 영역 내의 제2 임베디드 트랜지스터를 갖는 기판을 포함할 수 있다. 상기 제1 영역 및 상기 제2 영역은 상기 기판 상에 형성된 에피택셜 층의 적어도 일부를 통해 연장되는 트렌치에 의해 분리될 수 있다. 상기 제1 임베디드 트랜지스터는 제1 발광 디바이스(LED)에 접속될 수 있고 상기 제2 임베디드 트랜지스터는 제2 LED에 접속될 수 있다. 상기 기판의 상기 제1 영역과 상기 에피택셜 층 사이에 제1 광학적 격리 층이 있을 수 있다. 상기 기판의 상기 제2 영역과 상기 에피택셜 층 사이에 제2 광학적 격리 층이 있을 수 있다.
첨부 도면들과 함께 예로서 주어지는 다음의 설명으로부터 더 상세한 이해가 얻어질 수 있다.
도 1a는 분해된 부분을 갖는 LED 어레이의 상면도 예시이다.
도 1b는 트렌치들을 갖는 LED 어레이의 단면 예시이다.
도 1c는 트렌치들을 갖는 다른 LED 어레이의 사시 예시이다.
도 1d는 임베디드 트랜지스터들을 갖는 기판 상에 형성된 광학적 격리 층의 단면도이다.
도 1e는 임베디드 트랜지스터를 예시하는 단면도이다.
도 1f는 광학적 격리 층 상에 제1 반도체 층을 형성하는 것을 예시하는 단면도이다.
도 1g는 제1 반도체 층 상에 제2 반도체 층 및 활성 영역을 형성하는 것을 예시하는 단면도이다.
도 1h는 제2 반도체 층 상에 공통 콘택 층을 형성하는 것을 예시하는 단면도이다.
도 1i는 트렌치의 형성을 예시하는 단면도이다.
도 1j는 공통 콘택 층 상에 파장 변환 층을 형성하는 것을 예시하는 단면도이다.
도 1k는 트렌치의 형성을 예시하는 단면도이다.
도 1l은 공통 콘택 층 상에 파장 변환 층을 형성하는 것을 예시하는 단면도이다.
도 1m은 트렌치의 형성을 예시하는 단면도이다.
도 1n은 트렌치의 형성을 예시하는 단면도이다.
도 1o는 트렌치 내에 콘택을 형성하는 것을 예시하는 단면도이다.
도 1p는 디바이스를 형성하는 방법을 예시하는 흐름도이다.
도 2a는 일 실시예에서 LED 디바이스 부착 영역에서 기판에 부착된 LED 어레이를 갖는 일렉트로닉스 보드의 상면도이다.
도 2b는 회로 보드의 2개의 표면 상에 마운팅된 전자 컴포넌트들을 갖는 2 채널 통합 LED 조명 시스템의 일 실시예의 다이어그램이다.
도 2c는 예시적인 차량 헤드램프 시스템이다.
도 3은 예시적인 조명 시스템을 도시한다.
상이한 광 조명 시스템들 및/또는 발광 다이오드("LED") 구현들의 예들이 첨부 도면들을 참조하여 이하에서 더 완전히 설명될 것이다. 이들 예는 상호 배타적이지 않고, 일 예에서 발견되는 특징들이 하나 이상의 다른 예에서 발견되는 특징들과 조합되어 추가 구현들을 달성할 수 있다. 따라서, 첨부 도면들에 도시된 예들은 단지 예시의 목적으로 제공되고, 그것들은 본 개시내용을 어떤 식으로든 제한하려고 의도된 것이 아니라는 점이 이해될 것이다. 유사한 번호들은 전체에 걸쳐 유사한 요소들을 지칭한다.
비록 제1, 제2, 제3 등의 용어들이 본 명세서에서 다양한 요소들을 설명하기 위해 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되어서는 안 된다는 점이 이해될 것이다. 이들 용어는 하나의 요소를 다른 요소와 구별하기 위해 사용될 수 있다. 예를 들어, 본 발명의 범위를 벗어나지 않고 제1 요소가 제2 요소라고 지칭될 수 있고 제2 요소가 제1 요소라고 지칭될 수 있다. 본 명세서에서 사용된, 용어 "및/또는"은 연관된 열거된 항목들 중 하나 이상의 임의의 그리고 모든 조합들을 포함할 수 있다.
층, 영역, 또는 기판과 같은 요소가 다른 요소 "상에" 있는 또는 다른 요소 "상으로" 연장되는 것으로 언급될 때, 그것은 다른 요소 상에 직접 있거나 또는 다른 요소 상으로 직접 연장될 수 있거나 개재하는 요소들이 존재할 수도 있다는 점이 이해될 것이다. 대조적으로, 한 요소가 다른 요소 "상에 직접" 있는 또는 다른 요소 "상으로 직접" 연장되는 것으로 언급될 때, 개재하는 요소가 존재하지 않을 수도 있다. 한 요소가 다른 요소에 "접속된" 또는 "결합된" 것으로 언급될 때, 그것은 다른 요소에 직접 접속 또는 결합될 수 있고/있거나 하나 이상의 개재하는 요소를 통해 다른 요소에 접속 또는 결합될 수 있다는 점도 이해될 것이다. 대조적으로, 한 요소가 다른 요소에 "직접 접속된" 또는 "직접 결합된" 것으로서 언급될 때, 해당 요소와 다른 요소 사이에 개재하는 요소가 존재하지 않는다. 이들 용어는 도면들에 묘사된 임의의 배향에 더하여 요소의 상이한 배향들을 포함하려고 의도된 것이라는 점이 이해될 것이다.
"아래", "위", "상부", "하부", "수평" 또는 "수직"과 같은 상대적인 용어들은 본 명세서에서 도면들에 예시된 바와 같은 하나의 요소, 층, 또는 영역의 다른 요소, 층, 또는 영역과의 관계를 설명하기 위해 사용될 수 있다. 이들 용어는 도면들에 묘사된 배향에 더하여 디바이스의 상이한 배향들을 포함하려고 의도된 것이라는 점이 이해될 것이다.
현재 이용가능한 가장 효율적인 광원들 중에는 반도체 발광 디바이스(LED)들 또는 광 파워 방출 디바이스들, 예컨대 자외선(UV) 또는 적외선(IR) 광 파워를 방출하는 디바이스들이 있다. 이들 디바이스(이하, "LED들")은 발광 다이오드들, 공진 공동 발광 다이오드들, 수직 공동 레이저 다이오드들, 측면 발광 레이저들, 또는 기타 등등을 포함할 수 있다. 예를 들어, LED들은, 그들의 소형 크기 및 더 낮은 전력 요건들로 인해, 많은 상이한 응용들에 대한 매력적인 후보들일 수 있다. 예를 들어, 그것들은 카메라들 및 셀 폰들과 같은 핸드-헬드 배터리 전력공급형 디바이스들에 대한 광원들(예를 들어, 플래시 라이트들 및 카메라 플래시들)로서 사용될 수 있다. 그것들은 또한, 예를 들어, 자동차 조명, 헤드 업 디스플레이(HUD) 조명, 원예 조명, 거리 조명, 비디오 용 토치, 일반 조명(예를 들어, 가정, 상점, 사무실 및 스튜디오 조명, 극장/무대 조명 및 건축 조명), 증강 현실(AR) 조명, 가상 현실(VR) 조명, 디스플레이를 위한 백라이트로서, 및 IR 분광법을 위해 사용될 수 있다. 단일 LED는 백열 광원보다 덜 밝은 광을 제공할 수 있고, 따라서 더 많은 밝기를 원하거나 요구하는 응용들에 대해서는 LED들의 다중 접합 디바이스들 또는 어레이들(예컨대 모놀리식 LED 어레이들, 마이크로 LED 어레이들 등)이 사용될 수 있다.
개시된 주제의 실시예들에 따르면, LED 어레이들(예를 들어, 마이크로 LED 어레이들)은 도 1a, 도 1b, 및/또는 도 1c에 도시된 바와 같은 픽셀들의 어레이를 포함할 수 있다. LED 어레이 세그먼트들의 정밀도 제어를 요구하는 것들과 같은 임의의 응용들을 위해 LED 어레이들이 사용될 수 있다. LED 어레이 내의 픽셀들은 개별적으로 어드레싱 가능할 수 있고, 그룹들/서브세트들로 어드레싱 가능할 수 있거나, 어드레싱 가능하지 않을 수 있다. 도 1a에는, 픽셀들(111)을 갖는 LED 어레이(110)의 상면도가 도시되어 있다. LED 어레이(110)의 3x3 부분의 분해도도 도 1a에 도시되어 있다. 3x3 부분 분해도에 도시된 바와 같이, LED 어레이(110)는 대략 100μm 이하(예를 들어, 40 μm)의 폭 w1을 갖는 픽셀들(111)을 포함할 수 있다. 픽셀들 사이의 레인들(113)은 대략 20μm 이하(예를 들어, 5μm)의 폭 w2에 의해 분리될 수 있다. 레인들(113)은, 도 1b 및 도 1c에 도시된 바와 같이, 픽셀들 사이에 에어 갭을 제공할 수 있거나 다른 재료를 포함할 수 있고 본 명세서에 추가로 개시될 수 있다. 하나의 픽셀(111)의 중심으로부터 인접 픽셀(111)의 중심까지의 거리 d1은 대략 120μm 이하(예를 들어, 45μm)일 수 있다. 본 명세서에 제공된 폭들 및 거리들은 단지 예들이고, 실제 폭들 및/또는 치수들은 달라질 수 있다는 점이 이해될 것이다.
비록 도 1a, 도 1b 및 도 1c에는 대칭 행렬로 배열된 직사각형 픽셀들이 도시되어 있지만, 임의의 형상 및 배열의 픽셀들이 본 명세서에 개시된 실시예들에 적용될 수 있다는 점이 이해될 것이다. 예를 들어, 도 1a의 LED 어레이(110)는 100x100 행렬, 200x50 행렬, 대칭 행렬, 비대칭 행렬, 또는 기타 등등과 같은 임의의 적용가능한 배열로 10, 000개 넘는 픽셀을 포함할 수 있다. 다수의 세트의 픽셀들, 행렬들, 및/또는 보드들이 본 명세서에 개시된 실시예들을 구현하기 위해 임의의 적용가능한 포맷으로 배열될 수 있다는 점도 이해될 것이다.
도 1b는 예시적인 LED 어레이(1000)의 단면도를 도시한다. 도시된 바와 같이, 픽셀들(1010, 1020, 및 1030)은 LED 어레이 내의 3개의 상이한 픽셀들에 대응하고 분리 섹션들(1041) 및/또는 n-형 콘택들(1040)이 픽셀들을 서로 분리하도록 되어 있다. 일 실시예에 따르면, 픽셀들 사이의 공간은 에어 갭에 의해 점유될 수 있다. 도시된 바와 같이, 픽셀(1010)은, 예를 들어, 에피택셜 층(1011)으로부터 제거될 수 있는 사파이어 기판과 같은 임의의 적용가능한 기판 상에 성장될 수 있는 에피택셜 층(1011)을 포함한다. 콘택(1015)으로부터 원위의 성장 층의 표면은 실질적으로 평면일 수 있거나 패터닝될 수 있다. p-콘택(1017)에 근접하여 p-형 영역(1012)이 위치될 수 있다. n-형 영역 및 p-형 영역(1012)에 인접하여 활성 영역(1021)이 배치될 수 있다. 대안적으로, 활성 영역(1021)은 반도체 층 또는 n-형 영역과 p-형 영역(1012) 사이에 있을 수 있고 활성 영역(1021)이 광 빔들을 방출하도록 전류를 수신할 수 있다. p-콘택(1017)은 SiO2 층들(1013 및 1014)뿐만 아니라 도금된 금속(예를 들어, 도금된 구리) 층(1016)과 접촉할 수 있다. n 형 콘택들(1040)은 Cu와 같은 적용가능한 금속을 포함할 수 있다. 금속 층(1016)은 반사성일 수 있는 콘택(1015)과 접촉할 수 있다.
특히, 도 1b에 도시된 바와 같이, n-형 콘택(1040)은 픽셀들(1010, 1020, 및 1030) 사이에 생성된 트렌치들(1130) 내로 퇴적될 수 있고 에피택셜 층을 넘어서 연장될 수 있다. 분리 섹션들(1041)은 파장 변환 층(1050)의 전부(도시된 바와 같이) 또는 일부를 분리할 수 있다. LED 어레이는 그러한 분리 섹션들(1041) 없이 구현될 수 있거나 분리 섹션들(1041)이 에어 갭에 대응할 수 있다는 점이 이해될 것이다. 분리 섹션들(1041)은 n-형 콘택들(1040)의 연장부일 수 있고, 따라서, 분리 섹션들(1041)은 n-형 콘택들(1040)과 동일한 재료(예를 들어, 구리)로 형성된다. 대안적으로, 분리 섹션들(1041)은 n-형 콘택들(1040)과는 상이한 재료로 형성될 수 있다. 일 실시예에 따르면, 분리 섹션들(1041)은 반사성 재료를 포함할 수 있다. 분리 섹션들(1041) 및/또는 n-형 콘택(1040) 내의 재료는, 예를 들어, 그러나 n-형 콘택(1040) 및/또는 분리 섹션들(1041)의 퇴적을 포함하거나 허용하는 메시 구조를 적용하는 것과 같은 임의의 적용가능한 방식으로 퇴적될 수 있다. 파장 변환 층(1050)은 도 2a의 파장 변환 층(205)과 유사한 특징들/속성들을 가질 수 있다. 본 명세서에서 언급된 바와 같이, 하나 이상의 추가 층이 분리 섹션(1041)을 코팅할 수 있다. 그러한 층은 반사 층, 산란 층, 흡수 층, 또는 임의의 다른 적용가능한 층일 수 있다. 하나 이상의 패시베이션 층(1019)이 n-콘택(1040)을 에피택셜 층(1011)으로부터 완전히 또는 부분적으로 분리할 수 있다.
에피택셜 층(1011)은 사파이어, SiC, GaN, 실리콘을 포함하여 여기될 때 광자들을 방출하는 임의의 적용가능한 재료로 형성될 수 있고, 더 구체적으로는, AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb를 포함하지만 이로 제한되지 않는 III-V 반도체들, ZnS, ZnSe, CdSe, CdTe를 포함하지만 이로 제한되지 않는 II-VI 반도체들, Ge, Si, SiC를 포함하지만 이로 제한되지 않는 IV 족 반도체들, 및 이들의 혼합물들 또는 합금들로 형성될 수 있다. 이들 예시적인 반도체들은 그것들이 존재하는 LED들의 전형적인 방출 파장들에서 약 2.4 내지 약 4.1 범위의 굴절률들을 가질 수 있다. 예를 들어, GaN과 같은 III-질화물 반도체들은 500 nm에서 약 2.4의 굴절률을 가질 수 있고, InGaP와 같은 III-인화물 반도체들은 600 nm에서 약 3.7의 굴절률을 가질 수 있다. LED 디바이스(200)에 결합된 콘택들은 AuSn, AuGa, AuSi 또는 SAC 솔더들과 같은 솔더로 형성될 수 있다.
n-형 영역은 성장 기판 상에 성장될 수 있고, 예를 들어, 버퍼 또는 핵생성 층들과 같은 준비 층들, 및/또는 성장 기판의 제거를 용이하게 하도록 설계된 층들을 포함하는, 상이한 조성들 및 도펀트 농도들을 포함하는 반도체 재료의 하나 이상의 층을 포함할 수 있다. 이들 층은 n-형이거나 의도적으로 도핑되지 않을 수 있거나, 심지어 p-형 디바이스 층일 수도 있다. 층들은 발광 영역이 효율적으로 광을 방출하기 위해 바람직한 특정 광학적, 재료, 또는 전기적 속성들을 위해 설계될 수 있다. 유사하게, p-형 영역(1012)은 의도적으로 도핑되지 않은 층들, 또는 n-형 층들을 포함하는, 상이한 조성, 두께, 및 도펀트 농도들의 다수의 층을 포함할 수 있다. p-n 접합(예를 들어, 비아 콘택들)을 통해 전류가 흐르게 될 수 있고, 픽셀들은 적어도 부분적으로 재료들의 밴드갭 에너지에 의해 결정된 제1 파장의 광을 생성할 수 있다. 픽셀은 직접 광을 방출하거나(예를 들어, 통상의 또는 직접 방출 LED), 방출된 광의 파장을 추가로 수정하여 제2 파장의 광을 출력하도록 작용하는 파장 변환 층(1050)(예를 들어, 인광체 변환된 LED, "PCLED" 등) 내로 광을 방출할 수 있다.
비록 도 1b는 예시적인 배열로 픽셀들(1010, 1020, 및 1030)을 갖는 예시적인 LED 어레이(1000)를 도시하지만, LED 어레이 내의 픽셀들은 다수의 배열 중 어느 하나로 제공될 수 있다는 점이 이해될 것이다. 예를 들어, 픽셀들은 플립 칩 구조, 수직 주입 박막(VTF) 구조, 다중 접합 구조, 박막 플립 칩(TFFC), 수평형 디바이스들(lateral devices) 등에 있을 수 있다. 예를 들어, 수평형 LED 픽셀은 플립 칩 LED 픽셀과 유사할 수 있지만, 기판 또는 패키지로의 전극들의 직접 접속을 위해 거꾸로 뒤집혀 있지 않을 수 있다. TFFC도 플립 칩 LED 픽셀과 유사할 수 있지만 성장 기판이 제거되어 있을 수 있다(박막 반도체 층들을 지지되지 않은 채로 둠). 대조적으로, 성장 기판 또는 다른 기판은 플립 칩 LED의 일부로서 포함될 수 있다.
활성 영역(1021)에 의해 방출된 광이 하나 이상의 중간 층(예를 들어, 광자 층)을 통해 횡단할 수 있도록, 파장 변환 층(1050)은 활성 영역(1021)에 의해 방출된 광의 경로에 있을 수 있다. 실시예들에 따르면, 파장 변환 층(1050)은 LED 어레이(1000)에 존재하거나 존재하지 않을 수 있다. 파장 변환 층(1050)은 예를 들어 투명 또는 반투명 바인더 또는 매트릭스 내의 인광체 입자들, 또는 하나의 파장의 광을 흡수하고 상이한 파장의 광을 방출하는 세라믹 인광체 요소와 같은 임의의 발광 재료를 포함할 수 있다. 파장 변환 층(1050)의 두께는 LED 어레이(1000) 또는 개별 픽셀들(1010, 1020, 및 1030)이 배열되는 응용/파장 또는 사용 재료에 기초하여 결정될 수 있다. 예를 들어, 파장 변환 층(1050)은 대략 20 μm, 50 μm 또는 200 μm일 수 있다. 파장 변환 층(1050)은, 도시된 바와 같이, 각각의 개별 픽셀 상에 제공될 수 있거나, 전체 LED 어레이(1000) 위에 배치될 수 있다.
주 옵틱(primary optic)(1022)이 하나 이상의 픽셀(1010, 1020, 및/또는 1030) 상에 또는 그 위에 있을 수 있고, 광이 활성 영역(101) 및/또는 파장 변환 층(1050)으로부터 주 옵틱을 통해 통과하는 것을 허용할 수 있다. 주 옵틱을 통한 광은 일반적으로, 주 옵틱(1022)을 통해 방출된 광의 광도가, 이상적인 확산 방사체로부터 관찰될 때, 입사광의 방향과 표면 법선 사이의 각도의 코사인에 정비례하도록 램버시안 분포 패턴에 기초하여 방출될 수 있다. 램버시안 분포 패턴과는 상이한 광 분포 패턴을 생성하도록 주 옵틱(1022)의 하나 이상의 속성이 수정될 수 있다는 점이 이해될 것이다.
렌즈(1065) 및 도파관(1062) 중 하나 또는 둘 다를 포함하는 보조 옵틱들(secondary optics)이 픽셀들(1010, 1020 및/또는 1030)과 함께 제공될 수 있다. 비록 도 1b에 도시된 예에 따르면 보조 옵틱들이 다수의 픽셀과 함께 논의되지만, 보조 옵틱들이 단일 픽셀들에 대해 제공될 수도 있다는 점이 이해될 것이다. 보조 옵틱들은 입사 광을 확산시키기 위해(발산 옵틱들), 또는 입사 광을 시준된 빔으로 모으기 위해(시준 옵틱들) 사용될 수 있다. 도파관(1062)은 유전체 재료, 금속화 층, 또는 기타 등등으로 코팅될 수 있고 입사광을 반사 또는 재지향시키기 위해 제공될 수 있다. 대안적인 실시예들에서, 조명 시스템은 다음 중 하나 이상을 포함하지 않을 수 있다: 파장 변환 층(1050), 주 옵틱(1022), 도파관(1062) 및 렌즈(1065).
렌즈(1065)는 SiC, 알루미늄 산화물, 다이아몬드, 또는 기타 등등 또는 이들의 조합과 같은, 그러나 이로 제한되지 않는 임의의 적용가능한 투명 재료로 형성될 수 있다. 렌즈(1065)는 렌즈(1065)로부터의 출력 빔이 원하는 광도 측정 사양을 효율적으로 충족시키도록 렌즈(1065) 내로 입력될 광 빔을 수정하기 위해 사용될 수 있다. 추가적으로, 렌즈(1065)는, 예컨대 다수의 LED 디바이스(200B)의 점등된 및/또는 점등되지 않은 외관을 결정함으로써 하나 이상의 심미적 목적에 소용될 수 있다.
도 1c는 LED 어레이(1100)의 3차원 뷰의 단면을 도시한다. 도시된 바와 같이, LED 어레이(1100) 내의 픽셀들은 n-콘택들(1140)을 형성하기 위해 채워지는 트렌치들에 의해 분리될 수 있다. 픽셀들은 기판(1114) 상에 성장될 수 있고 p-콘택(1113), p-GaN 반도체 층(1112), 활성 영역(1111), 및 n-GaN 반도체 층(1110)을 포함할 수 있다. 이 구조는 단지 예로서 제공되고 하나 이상의 반도체 또는 다른 적용가능한 층이 추가, 제거, 또는 부분적으로 추가 또는 제거되어 본 명세서에 제공된 개시내용을 구현할 수 있다는 점이 이해될 것이다. 반도체 층(1110)(또는 다른 적용가능한 층) 상에 변환기 재료(1117)가 퇴적될 수 있다.
도시된 바와 같이, 트렌치들(1130) 내에 패시베이션 층들(1115)이 형성될 수 있고, 트렌치들(1130) 내에 n-콘택들(1140)(예를 들어, 구리 콘택들)이 퇴적될 수 있다. 패시베이션 층들(1115)은 n-콘택들(1140)의 적어도 일부를 반도체의 하나 이상의 층으로부터 분리할 수 있다. 구현에 따르면, 트렌치들 내의 n-콘택들(1140) 또는 다른 적용가능한 재료는, n-콘택들(1140) 또는 다른 적용가능한 재료가 픽셀들 사이의 완전한 또는 부분적인 광학적 격리를 제공하도록 변환기 재료(1117) 내로 연장될 수 있다.
제어 일렉트로닉스를 갖는 작은 LED 픽셀 시스템들을 제조하는 것은 비용이 많이 들고 어려울 수 있다. 웨이퍼 스케일에서, 트랜지스터들 및 제어 요소들을 LED 구조들과 비용 효과적으로 조합할 수 있는 아키텍처 및 프로세스가 바람직할 수 있다.
제어 요소들을 LED 구조들과 조합하기 위한 하나의 접근법은 임베디드 트랜지스터들을 포함하는 웨이퍼 상에 LED 구조들을 형성하는 것을 포함할 수 있다. 트랜지스터들은 LED 구조들에 접속될 수 있고 LED 방사체들에 전달되는 전력을 제어하기 위해 사용될 수 있다. 트랜지스터들은 각각의 LED 방사체에 접속될 수 있고 전력 게이트형 크로스바 패턴을 이용하여 서로 접속될 수 있다.
에칭된 갈륨 질화물(GaN) 메사들을 이용하여 구성된 모놀리식 세그먼트화된 LED들이 실현가능하지만, 상당한 연관된 처리 비용들을 갖는다. 에칭된 메사의 제거 및 임베디드 제어 요소들의 조합은 에지 손실들을 감소시키고 더 기계적으로 견실한 디바이스를 제공할 수 있다. 다음의 설명은, 에칭된 개별 메사들에 대한 필요성 없이 그리고 제어 일렉트로닉스를 위한 감소된 구조들로 모놀리식 세그먼트화된 LED들을 형성하기 위해 임베디드 트랜지스터들 및 투명 도체들을 이용하는 방법들을 포함한다. 본 명세서에 설명된 장치들은 대략 1μm 미만의 폭을 갖는 전기적으로 비도전성 레인들에 의해 분리된 100μm 아래(예를 들어, 20μm 미만) 내지 300μm 위의 픽셀들을 포함할 수 있다. 각각의 픽셀 사이에 트렌치들을 형성하도록 처리될 수 있는, 기저의 기판 내에 제어 일렉트로닉스가 통합될 수 있다. 투명 도체 층에 의해 픽셀들에 대한 공통 n-콘택이 제공될 수 있다.
이제 도 1d를 참조하면, 기판(120) 상에 광학적 격리 층(122)을 형성하는 것을 예시하는 단면이 도시되어 있다. 기판(120)은 반도체 재료로 구성된 웨이퍼일 수 있다. 예에서, 기판(120)은 단결정 실리콘으로 구성될 수 있다. 다른 예에서, 기판(120)은, 예를 들어 SiGe, SiC, Ge 등과 같은 다른 요소와 조합하여 실리콘으로 구성될 수 있다. 다른 예에서, 기판은 AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb를 포함하지만 이로 제한되지 않는 III-V 반도체들, ZnS, ZnSe, CdSe, CdTe를 포함하지만 이로 제한되지 않는 II-VI 반도체들, Ge, Si, SiC를 포함하지만 이로 제한되지 않는 IV 족 반도체들, 및 이들의 혼합물들 또는 합금들로 구성될 수 있다. 기판(120)은 도 1c를 참조하여 위에 설명된 기판(1114)과 유사할 수 있고 다음의 설명은 LED 어레이(1100)에 적용될 수 있다.
기판(120)은 하나 이상의 임베디드 트랜지스터(124)를 포함할 수 있다. 하나 이상의 임베디드 트랜지스터(124)의 조성 및 그것을 형성하는 방법들은 본 기술분야에 공지될 수 있고 임의의 유형의 임베디드 트랜지스터가 사용될 수 있다. 예에서, 하나 이상의 임베디드 트랜지스터(124)는 기판(120)을 에칭하여 하나 이상의 트렌치를 형성하는 것에 의해 형성될 수 있다. 하나 이상의 트렌치는 임베디드 트랜지스터들을 형성하기 위해 하나 이상의 반도체 재료로 채워질 수 있다. 예를 들어, 하나 이상의 트렌치는 소스/드레인으로서 제1 유형(예를 들어, n-형)의 반도체 재료, 바디로서 제2 유형(예를 들어, p-형)의 반도체 재료, 및 게이트로서 유전체 재료(예를 들어, 하이-k 유전체)로 채워질 수 있다.
도 1e에 도시된 예에서, 하나 이상의 트렌치 중 제1 트렌치는 하부 및 측벽들 상에 게이트 절연체 층(126) 및 게이트 절연체 층(126) 상에 게이트 도체 층(128)으로 채워질 수 있다. 일반적으로, 게이트 절연체 층(126)은 소스/드레인 영역들과 게이트 전극 층(128) 사이의 전자 공핍을 방지할 수 있다. 일 실시예에서, 게이트 절연체 층(126)은 산화 프로세스 또는 하이-k 유전체 재료에 의해 형성된 산화물로 구성될 수 있다. 게이트 전극 층(128)은 금속(예를 들어, 탄탈, 티타늄, 몰리브덴, 텅스텐, 백금, 알루미늄, 하프늄, 루테늄), 금속 실리사이드(예를 들어, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드, 탄탈 실리사이드), 금속 질화물(예를 들어, 티타늄 질화물, 탄탈 질화물), 도핑된 다결정 실리콘, 다른 도전성 재료들, 또는 이들의 조합과 같은 도전성 재료로 구성될 수 있다. 유전체 층(130)의 상부 표면이 기판(120)의 상부 표면과 실질적으로 동일 평면 상에 있도록 게이트 전극 층 상에 유전체 층(130)이 형성될 수 있다. 게이트 절연체 층(126), 게이트 전극 층(128), 및 유전체 층(130)은, 예를 들어, CVD(chemical vapor deposition), PECVD(plasma-enhanced CVD), MOCVD(metal organic chemical vapor deposition), ALD(atomic layer deposition), 증발, 반응성 스퍼터링, 화학 용액 퇴적, 스핀-온 퇴적, 또는 다른 유사한 프로세스들과 같은, 종래의 퇴적 기법을 이용하여 형성될 수 있다.
유전체 층의 양측 상의 기판(120)의 부분들을 n-형 또는 p-형 도펀트들을 주입함으로써 도핑하여 소스/드레인 영역들(132)을 형성할 수 있다. 예를 들어, 인 이온들과 같은 n-형 이온을, 약 1E15 내지 약 5E15 atoms/cm2의 선량으로 그리고 약 20 내지 약 100 KeV의 에너지로 주입함으로써 n-형 트랜지스터가 형성될 수 있다. 붕소 이온들과 같은 p-형 이온들을, 약 1E15 내지 약 5E15 atoms/cm2의 선량으로 그리고 약 10 내지 약 50 KeV의 에너지로 주입함으로써 p-형 트랜지스터가 형성될 수 있다.
하나 이상의 트렌치는 또한 하나 이상의 임베디드 트랜지스터(124)를 서로 접속시키는 인터커넥트들을 형성하기 위해 도전성 금속(예를 들어, 금, 구리, 은 등)으로 채워질 수 있다. 대안적으로, 인터커넥트들은 기판(120)의 위에 형성될 수 있다. 인터커넥트들은 임베디드 트랜지스터들이 전력 게이팅형 크로스바 패턴으로 배열되도록 형성될 수 있다. 위에 설명된 에칭 및 퇴적 프로세스는 기판(120)의 상부 표면으로부터 또는 기판(120)의 후면으로부터 수행될 수 있다. 도 1e에 도시된 임베디드 트랜지스터는 예시적인 예로서 의도된 것이고 임의의 유형의 임베디드 트랜지스터가 사용될 수 있다는 점에 유의해야 한다.
기판(120)의 상부 표면 상에 광학적 격리 층(122)이 형성될 수 있다. 광학적 격리 층(122)은 DBR(distributed Bragg reflector) 층들, 반사성 재료, 및/또는 흡수 재료와 같은 임의의 적용가능한 광학적 격리 재료로 구성될 수 있다. 특정 예들로서, 반사성 재료들은 스테인리스 강, 금, 은, 티타늄, 또는 알루미늄과 같은 금속일 수 있다. DBR 층들은 SiO2 및 TiO2; SiO2 및 ZrO2; SiC 및 MgO; SiC 및 실리카; GaAs 및 AlAs; ITO; 또는 a-Si 및 a-Si의 층들을 포함할 수 있지만, 이로 제한되지 않는다. 광학적 격리 층(122)은, 예를 들어, CVD, PECVD, MOCVD, ALD, 증발, 반응성 스퍼터링, 화학 용액 퇴적, 스핀-온 퇴적, 또는 다른 유사한 프로세스들과 같은, 종래의 퇴적 기법을 이용하여 형성될 수 있다. 예에서, 위에 설명된 인터커넥트들은 광학적 격리 층에 접촉하고/하거나 그를 통해 연장될 수 있다.
이제 도 1f를 참조하면, 광학적 격리 층(122) 상에 제1 반도체 층(134)을 형성하는 것을 예시하는 단면도가 도시되어 있다. 제1 반도체 층(134)은 Ⅲ질화물 재료들이라고도 지칭되는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함하는, 임의의 III-V 족 반도체들로 구성될 수 있다. 예를 들어, 제1 반도체 층(134)은 AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb를 포함하지만 이로 제한되지 않는 III-V 반도체들, ZnS, ZnSe, CdSe, CdTe를 포함하지만 이로 제한되지 않는 II-VI 반도체들, Ge, Si, SiC를 포함하지만 이로 제한되지 않는 IV 족 반도체들, 및 이들의 혼합물들 또는 합금들로 구성될 수 있다. 이들 반도체는 그것들이 존재하는 LED들의 전형적인 방출 파장들에서 약 2.4 내지 약 4.1 범위의 굴절률들을 가질 수 있다. 예를 들어, GaN과 같은 III-질화물 반도체들은 500 nm에서 약 2.4의 굴절률을 가질 수 있고, InGaP와 같은 III-인화물 반도체들은 600 nm에서 약 3.7의 굴절률을 가질 수 있다. 예에서, 제1 반도체 층(134)은 GaN으로 구성될 수 있다.
반도체 층(134)은 MOCVD, MBE, 또는 다른 에피택셜 기법들과 같은 종래의 퇴적 기법들을 이용하여 형성될 수 있다. 에피택셜 퇴적 프로세스에서는, 하나 이상의 소스 가스에 의해 제공되는 화학 반응물질들이 제어되고, 시스템 파라미터들은, 퇴적 원자들이 퇴적 표면 상에서 여기저기 이동하기에 충분한 에너지를 가지고 해당 표면에 도착하고, 그들 자체를 퇴적 표면의 원자들의 결정 배열로 배향하도록, 설정된다. 따라서, 제1 반도체 층(134)은 종래의 에피택셜 기법들을 이용하여 광학적 격리 층(122) 상에 성장될 수 있다. 제1 반도체 층(134)은 n-형 도펀트들로 도핑될 수 있다.
이제 도 1g를 참조하면, 제1 반도체 층(134) 상에 제2 반도체 층(138) 및 활성 영역(136)을 형성하는 것을 예시하는 단면도가 도시되어 있다. 제2 반도체 층(138) 및 활성 영역(136)은 Ⅲ질화물 재료들이라고도 지칭되는, 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함하는, 임의의 III-V 족 반도체들로 구성될 수 있다. 예를 들어, 제2 반도체 층(138) 및 활성 영역(136)은 AlN, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb를 포함하지만 이로 제한되지 않는 III-V 반도체들, ZnS, ZnSe, CdSe, CdTe를 포함하지만 이로 제한되지 않는 II-VI 반도체들, Ge, Si, SiC를 포함하지만 이로 제한되지 않는 IV 족 반도체들, 및 이들의 혼합물들 또는 합금들로 구성될 수 있다. 이들 반도체는 그것들이 존재하는 LED들의 전형적인 방출 파장들에서 약 2.4 내지 약 4.1 범위의 굴절률들을 가질 수 있다. 예를 들어, GaN과 같은 III-질화물 반도체들은 500 nm에서 약 2.4의 굴절률을 가질 수 있고, InGaP와 같은 III-인화물 반도체들은 600 nm에서 약 3.7의 굴절률을 가질 수 있다. 예에서, 제2 반도체 층(138) 및 활성 영역(136)은 GaN으로 구성될 수 있다.
제2 반도체 층(138) 및 활성 영역(136)은 MOCVD, MBE, 또는 다른 에피택셜 기법들과 같은 종래의 퇴적 기법들을 이용하여 형성될 수 있다. 에피택셜 퇴적 프로세스에서는, 하나 이상의 소스 가스에 의해 제공되는 화학 반응물질들이 제어되고, 시스템 파라미터들은, 퇴적 원자들이 퇴적 표면 상에서 여기저기 이동하기에 충분한 에너지를 가지고 해당 표면에 도착하고, 그들 자체를 퇴적 표면의 원자들의 결정 배열로 배향하도록, 설정된다. 활성 영역(136) 및 제2 반도체 층(138)은 제1 반도체 층(134)과 함께 형성될 수 있거나 개별적으로 형성될 수 있다. 활성 영역(136) 및 제2 반도체 층(138)은 제1 반도체 층(134)과 유사한 반도체 재료로 구성될 수 있거나 그들의 조성이 달라질 수 있다.
제2 반도체 층(138)은 p-형 도펀트들로 도핑될 수 있다. 따라서, 활성 영역(136)은 제1 반도체 층(134) 및 제2 반도체 층(138)의 계면과 연관된 p-n 다이오드 접합일 수 있다. 대안적으로, 활성 영역(136)은 n-형 도핑되거나, p-형 도핑되거나, 또는 도핑되지 않은 하나 이상의 반도체 층을 포함할 수 있다. 활성 영역(136)은 제1 반도체 층(134) 및 제2 반도체 층(138)을 통해 적합한 전압의 인가 시에 광을 방출할 수 있다. 대안적인 구현들에서, 제1 반도체 층(134) 및 제2 반도체 층(138)의 도전성 유형은 반전될 수 있다. 즉, 제1 반도체 층(134)은 p-형 층일 수 있고 제2 반도체 층(138)은 n-형 층일 수 있다. 제1 반도체 층(134), 활성 영역(136), 및 제2 반도체 층(138)은 집합적으로 에피택셜 층(150)이라고 지칭될 수 있다. 에피택셜 층(150)은 도 1b와 함께 위에 설명된 에피택셜 층(1011)과 유사할 수 있고 유사한 방법들을 이용하여 형성될 수 있다.
이제 도 1h를 참조하면, 제2 반도체 층(138) 상에 공통 콘택 층(140)을 형성하는 것을 예시하는 단면도가 도시되어 있다. 공통 콘택 층(140)은 블랭킷 투명 도체로 구성될 수 있다. 예에서, 공통 콘택 층(140)은 ITO(indium tin oxide)와 같은 TCO(transparent conductive oxide)로 구성될 수 있다. 공통 콘택 층(140)은, 예를 들어, CVD, PECVD, MOCVD, ALD, 증발, 반응성 스퍼터링, 화학 용액 퇴적, 스핀-온 퇴적, 또는 다른 유사한 프로세스들과 같은, 종래의 퇴적 기법을 이용하여 형성될 수 있다. 공통 콘택 층(140)은 제1 반도체 층(134) 및 제2 반도체 층(138)의 배열에 따라 n-형 콘택일 수 있거나 p-형 콘택일 수 있다.
이제 도 1i를 참조하면, 트렌치(142)의 형성을 예시하는 단면도가 도시되어 있다. 트렌치(142)는 하나의 임베디드 트랜지스터(124)를 다른 것으로부터 분리할 수 있다. 트렌치(142)는 기판(120)의 전체 두께, 광학적 격리 층(122)의 전체 두께, 및 제1 반도체 층(134)의 일부를 통해 연장될 수 있다. 트렌치(142)는 픽셀들(111) 중 하나 이상을 한정할 수 있다.
예에서, 트렌치(142)는 기판(120)의 전체 두께, 광학적 격리 층(122)의 전체 두께, 및 제1 반도체 층(134)의 적어도 일부를 통해 에칭함으로써 형성될 수 있다. 트렌치(142)는, 예를 들어, 습식 에칭, 플라즈마 에칭, 및 RIE(reactive ion etching)와 같은 종래의 에칭 프로세스를 이용하여 형성될 수 있다.
이제 도 1j를 참조하면, 공통 콘택 층(140) 상에 파장 변환 층(144)을 형성하는 것을 예시하는 단면도가 도시되어 있다. 파장 변환 층(144)은 원소 인광체 또는 그것의 화합물들로 구성될 수 있다. 파장 변환 층(144)은, 예를 들어, CVD, PECVD(plasma enhanced chemical vapor deposition), MOCVD, ALD(atomic layer deposition), 증발, 반응성 스퍼터링, 화학 용액 퇴적, 스핀-온 퇴적, 또는 다른 유사한 프로세스들과 같은, 종래의 퇴적 기법을 이용하여 형성될 수 있다. 파장 변환 층(144)은 하나 이상의 인광체를 포함할 수 있다. 인광체들은 여기 에너지(보통 방사 에너지)를 흡수하고, 그 후 흡수된 에너지를 초기 여기 에너지와는 상이한 에너지의 방사로서 방출할 수 있는 발광 재료들이다. 인광체들은 100% 근처의 양자 효율들을 가질 수 있는데, 이는 여기 에너지로서 제공된 거의 모든 광자들이 인광체들에 의해 재방출될 수 있다는 것을 의미한다. 인광체는 또한 흡수성이 높을 수 있다. 발광 활성 영역(136)은 효율이 높고, 흡수성이 높은 파장 변환 층(144) 내로 직접 광을 방출할 수 있기 때문에, 인광체들은 디바이스로부터 광을 효율적으로 추출할 수 있다. 파장 변환 층(144)에서 사용되는 인광체들은 임의의 종래의 녹색, 황색 및 적색 방출 인광체들을 포함할 수 있지만, 이로 제한되지 않는다.
파장 변환 층(144)은 공통 콘택 층(140) 상에 인광체의 입자들을 퇴적함으로써 형성될 수 있다. 활성 영역(136)으로부터 방출된 광이 인광체 입자들에 직접 결합될 수 있도록, 인광체 입자들은 공통 콘택 층(140)과 직접 접촉할 수 있다. 비록 도 1j에 도시되지 않았지만, 인광체 입자들을 제자리에 유지하기 위해 광 결합 매체가 제공될 수 있다. 광 결합 매체는 제1 반도체 층(134)의 굴절률을 크게 초과하지 않고 가능한 한 가까운 굴절률을 갖도록 선택될 수 있다. 가장 효율적인 동작을 위해, 제1 반도체 층(134), 파장 변환 층(144)의 인광체 입자들, 및 광 결합 매체 사이에 어떤 손실성 매질(lossy media)도 포함되지 않을 수 있다.
인광체 입자들은 0.1 μm 내지 20 μm의 입자 크기를 가질 수 있다. 인광체 입자들은 파장 변환 층(144)을 형성하기 위해, 예를 들어, 전기영동 퇴적, 스핀 코팅, 스프레이 코팅, 스크린 인쇄, 또는 다른 인쇄 기법들에 의해 적용될 수 있다. 스핀 코팅 또는 스프레이 코팅과 같은 기법들에서, 인광체는 유기 바인더와 함께 슬러리 내에 배치될 수 있고, 유기 바인더는 그 후, 슬러리의 퇴적 후에, 예를 들어, 가열에 의해 증발될 수 있다. 옵션으로, 그 후 광 결합 매체가 적용될 수 있다. 인광체 입자들은 그들 자체가 나노입자들(즉, 크기가 100 nm 내지 1000 nm 범위인 입자들)일 수 있다. 전형적으로 스프레이 열분해 방법들 또는 다른 방법들에 의해 생성되는 구형 인광체 입자들이 적용되어, 유리한 산란 속성들을 제공하는 높은 패키지 밀도를 갖는 층을 산출할 수 있다. 또한, 인광체 입자들은, 예를 들어, SiO2, Al2O3, MePO4 또는 -폴리포스페이트(polyphosphate), 또는 다른 적합한 금속 산화물과 같은 인광체에 의해 방출된 광보다 큰 밴드 갭을 갖는 재료로 코팅될 수 있다.
파장 변환 층(144)은 인광체 분말보다는 세라믹 인광체일 수 있다. 세라믹 인광체는 인광체 입자들의 표면이 연화되어 용융되기 시작할 때까지 고압에서 분말 인광체를 가열하는 것에 의해 형성될 수 있다. 부분적으로 용융된 입자들은 함께 점착되어 입자들의 강성 덩어리를 형성할 수 있다. 다결정 세라믹 층을 형성하기 위해서는 미리 형성된 "성형체(green body)"의 단축 또는 등방 가압 단계들 및 진공 소결이 필요할 수 있다. 세라믹 인광체의 반투명성(즉, 그것이 생성하는 산란의 양)은 가열 또는 가압 조건들, 제조 방법, 사용되는 인광체 입자 전구체, 및 인광체 재료의 적합한 결정 격자를 조정함으로써 높은 불투명성에서 높은 투명성까지 제어될 수 있다. 인광체 외에, 알루미나와 같은 다른 세라믹 형성 재료들이, 예를 들어 세라믹의 형성을 용이하게 하거나 세라믹의 굴절률을 조정하기 위해 포함될 수 있다.
파장 변환 층(144)은 실리콘과 인광체 입자들의 혼합물로 구성될 수 있다. 이 예에서, 파장 변환 층(144)은 플레이트들로부터 다이싱되고 공통 콘택 층(140) 상에 배치될 수 있다. 비록 파장 변환 층(144)은 연속 층으로서 도시되어 있지만, 그 조성은 각각의 픽셀(111)에 걸쳐 달라질 수 있다는 점에 유의해야 한다. 다른 예에서, 각각의 픽셀(111)이 별개의 파장 변환 층(144)을 갖도록, 파장 변환 층(144)은 하나 이상의 격리 구조에 의해 분리될 수 있다. 파장 변환 층(144)의 형성은 옵션 단계이고 파장 변환 층은 최종 구조에서 제시되지 않을 수 있다는 점에 유의해야 한다.
이제 도 1k를 참조하면, 트렌치(142)를 형성하는 다른 예를 예시하는 단면도가 도시되어 있다. 트렌치(142)는 하나의 임베디드 트랜지스터(124)를 다른 것으로부터 분리할 수 있다. 트렌치(142)는 기판(120)의 전체 두께, 광학적 격리 층(122)의 전체 두께, 제1 반도체 층(134)의 전체 두께, 활성 영역(136)의 전체 두께, 및 제2 반도체 층(138)의 일부를 통해 연장될 수 있다. 트렌치(142)는 픽셀들(111) 중 하나 이상을 한정할 수 있다. 트렌치(142)는, 예를 들어, 습식 에칭, 플라즈마 에칭, 및 RIE(reactive ion etching)와 같은 종래의 에칭 프로세스를 이용하여 형성될 수 있다.
이제 도 1l을 참조하면, 공통 콘택 층(140) 상에 파장 변환 층(144)을 형성하는 것을 예시하는 단면도가 도시되어 있다. 파장 변환 층(144)은 도 1j를 참조하여 설명된 파장 변환 층(144)과 유사할 수 있고 유사한 방법들을 이용하여 형성될 수 있다.
이제 도 1m을 참조하면, 트렌치(142)를 형성하는 다른 예를 예시하는 단면도가 도시되어 있다. 트렌치(142)는 하나의 임베디드 트랜지스터(124)를 다른 것으로부터 분리할 수 있다. 트렌치(142)는 기판(120)의 전체 두께, 광학적 격리 층(122)의 전체 두께, 제1 반도체 층(134)의 전체 두께, 활성 영역(136)의 전체 두께, 제2 반도체 층(138)의 전체 두께, 및 공통 콘택 층(140)의 전체 두께를 통해 연장될 수 있다. 트렌치(142)는 픽셀들(111) 중 하나 이상을 한정할 수 있다. 트렌치(142)는, 예를 들어, 습식 에칭, 플라즈마 에칭, 및 RIE(reactive ion etching)와 같은 종래의 에칭 프로세스를 이용하여 형성될 수 있다. 트렌치(142) 위에 파장 변환 층(144)이 형성될 수 있다.
이제 도 1n을 참조하면, 트렌치(142)를 형성하는 다른 예를 예시하는 단면도가 도시되어 있다. 트렌치(142)는 하나의 임베디드 트랜지스터(124)를 다른 것으로부터 분리할 수 있다. 트렌치(142)는 기판(120)의 전체 두께, 광학적 격리 층(122)의 전체 두께, 제1 반도체 층(134)의 전체 두께, 활성 영역(136)의 전체 두께, 제2 반도체 층(138)의 전체 두께, 및 공통 콘택 층(140)의 전체 두께를 통해 연장될 수 있다. 트렌치(142)는 픽셀들(111) 중 하나 이상을 한정할 수 있다. 트렌치(142)는, 예를 들어, 습식 에칭, 플라즈마 에칭, 및 RIE(reactive ion etching)와 같은 종래의 에칭 프로세스를 이용하여 형성될 수 있다.
이제 도 1o를 참조하면, 도 1n의 트렌치 내에 콘택(146)을 형성하는 것을 예시하는 단면도가 도시되어 있다. 콘택(146)은 도 1b를 참조하여 위에 설명된 n-형 콘택들(1040)과 유사할 수 있고 유사한 방법들을 이용하여 형성될 수 있다. 하나 이상의 패시베이션 층(148)이 콘택(146)을 에피택셜 층(150)으로부터 완전히 또는 부분적으로 분리할 수 있다. 하나 이상의 패시베이션 층(148)은 도 1b를 참조하여 위에 설명된 하나 이상의 패시베이션 층(1019)과 유사할 수 있고, 유사한 방법을 이용하여 형성될 수 있다.
이제 도 1p를 참조하면, 디바이스를 형성하는 방법을 예시하는 흐름도가 도시되어 있다. 단계 152에서, 기판의 제1 영역과 기판의 제2 영역 사이에 트렌치가 형성될 수 있다. 제1 영역은 제1 임베디드 트랜지스터를 포함할 수 있고 제2 영역은 제2 임베디드 트랜지스터를 포함할 수 있다. 단계 154에서, 기판 상에 형성된 반도체 층의 적어도 일부를 통해 트렌치가 형성될 수 있다. 옵션 단계 156에서, 기판과 에피택셜 층 사이의 광학적 격리 층을 통해 트렌치가 형성될 수 있다. 옵션 단계 158에서, 제1 반도체 층의 전체 두께, 활성 영역의 전체 두께, 및 제2 반도체 층의 일부를 통해 트렌치가 형성될 수 있다.
도 2a는 일 실시예에서 LED 디바이스 부착 영역(318)에서 기판에 부착된 LED 어레이(410)를 갖는 일렉트로닉스 보드의 상면도이다. 일렉트로닉스 보드는 LED 어레이(410)와 함께 LED 시스템(400A)을 나타낸다. 추가적으로, 전력 모듈(312)은 Vin(497)에서 전압 입력을 수신하고 트레이스들(418B)을 통해 접속 및 제어 모듈(316)로부터 제어 신호들을 수신하고, 트레이스들(418A)을 통해 LED 어레이(410)에 구동 신호들을 제공한다. LED 어레이(410)는 전력 모듈(312)로부터의 구동 신호들을 통해 온 및 오프된다. 도 2a에 도시된 실시예에서, 접속 및 제어 모듈(316)은 트레이스(418C)를 통해 센서 모듈(314)로부터 센서 신호들을 수신한다.
도 2b는 회로 보드(499)의 2개의 표면 상에 마운팅된 전자 컴포넌트들을 갖는 2 채널 통합 LED 조명 시스템의 일 실시예를 예시한다. 도 2b에 도시된 바와 같이, LED 조명 시스템(400B)은 제1 표면(445A)을 포함하고 그 위에 조광기 신호들 및 AC 전력 신호들을 수신하기 위한 입력들 및 AC/DC 변환기 회로(412)가 마운팅되어 있다. LED 시스템(400B)은 제2 표면(445B)을 포함하고 그 위에 조광기 인터페이스 회로(415), DC-DC 변환기 회로들(440A 및 440B), 마이크로컨트롤러(472)를 갖는 접속 및 제어 모듈(416)(이 예에서는 무선 모듈), 및 LED 어레이(410)가 마운팅되어 있다. LED 어레이(410)는 2개의 독립 채널(411A 및 411B)에 의해 구동된다. 대안적인 실시예들에서, 단일 채널이 구동 신호들을 LED 어레이에 제공하기 위해 사용될 수 있거나, 또는 임의의 수의 다중 채널이 구동 신호들을 LED 어레이에 제공하기 위해 사용될 수 있다.
LED 어레이(410)는 2개의 LED 디바이스 그룹을 포함할 수 있다. 예시적인 실시예에서, 그룹 A의 LED 디바이스들은 제1 채널(411A)에 전기적으로 결합되고 그룹 B의 LED 디바이스들은 제2 채널(411B)에 전기적으로 결합된다. 2개의 DC-DC 변환기(440A 및 440B) 각각은 LED 어레이(410) 내의 각각의 LED 그룹 A 및 B를 구동하기 위해 각각 단일 채널들(411A 및 411B)을 통해 각각의 구동 전류를 제공할 수 있다. LED 그룹들 중 하나의 그룹 내의 LED들은 제2 LED 그룹 내의 LED들과는 상이한 색점을 갖는 광을 방출하도록 구성될 수 있다. LED 어레이(410)에 의해 방출된 광의 복합 색점의 제어는 각각 단일 채널(411A 및 411B)을 통해 개별 DC/DC 변환기 회로들(440A 및 440B)에 의해 인가되는 전류 및/또는 듀티 사이클을 제어함으로써 범위 내에서 튜닝될 수 있다. 비록 도 2b에 도시된 실시예는 센서 모듈(도 2a에서 설명된 바와 같은)을 포함하지 않지만, 대안적인 실시예는 센서 모듈을 포함할 수 있다.
예시된 LED 조명 시스템(400B)은 LED 어레이(410) 및 LED 어레이(410)를 동작시키기 위한 회로가 단일 일렉트로닉스 보드 상에 제공되는 통합 시스템이다. 회로 보드(499)의 동일 표면 상의 모듈들 사이의 접속들은, 트레이스들(431, 432, 433, 434 및 435) 또는 금속화물들(도시되지 않음)과 같은, 표면 또는 표면 아래 상호접속들에 의해 모듈들 사이에, 예를 들어, 전압들, 전류들, 및 제어 신호들을 교환하기 위해 전기적으로 결합될 수 있다. 회로 보드(499)의 반대 표면들 상의 모듈들 사이의 접속들은, 비아들 및 금속화물들(도시되지 않음)과 같은, 보드 상호접속들을 통해 전기적으로 결합될 수 있다.
실시예들에 따르면, LED 어레이가 드라이버 및 제어 회로와는 별개의 일렉트로닉스 보드 상에 있는 LED 시스템들이 제공될 수 있다. 다른 실시예들에 따르면, LED 시스템은 드라이버 회로와는 별개의 일렉트로닉스 보드 상의 일렉트로닉스 중 일부와 함께 LED 어레이를 가질 수 있다. 예를 들어, LED 시스템은 LED 어레이들과는 별개의 일렉트로닉스 보드 상에 위치된 전력 변환 모듈 및 LED 모듈을 포함할 수 있다.
실시예들에 따르면, LED 시스템은 멀티-채널 LED 드라이버 회로를 포함할 수 있다. 예를 들어, LED 모듈은 임베디드 LED 캘리브레이션 및 설정 데이터, 및 예를 들어, 3개의 LED 그룹을 포함할 수 있다. 본 기술분야의 통상의 기술자는 임의의 수의 LED 그룹이 하나 이상의 응용과 일관되게 사용될 수 있다는 것을 인식할 것이다. 각각의 그룹 내의 개별 LED들은 직렬로 또는 병렬로 배열될 수 있고 상이한 색점들을 갖는 광이 제공될 수 있다. 예를 들어, 따뜻한 백색 광은 제1 LED 그룹에 의해 제공될 수 있고, 차가운 백색 광은 제2 LED 그룹에 의해 제공될 수 있고, 중성 백색 광은 제3 그룹에 의해 제공될 수 있다.
도 2c는 데이터 버스(304)를 포함하는 차량 전력(302)을 포함하는 예시적인 차량 헤드램프 시스템(300)을 도시한다. 환경 조건들(예를 들어, 주변 광 조건들, 온도, 시간, 비, 안개 등), 차량 조건(주차, 운전중, 속도, 방향), 다른 차량들의 존재/위치, 보행자들, 물체들, 또는 기타 등등과 관련된 데이터를 제공하기 위해 센서 모듈(307)이 데이터 버스(304)에 접속될 수 있다. 센서 모듈(307)은 도 2a의 센서 모듈(314)과 유사하거나 동일할 수 있다. AC/DC 변환기(305)가 차량 전력(302)에 접속될 수 있다.
도 2c의 AC/DC 변환기(312)는 도 2b의 AC/DC 변환기(412)와 동일하거나 유사할 수 있고 차량 전력(302)으로부터 AC 전력을 수신할 수 있다. 그것은 AC-DC 변환기(412)에 대해 도 2b에서 설명된 바와 같이 AC 전력을 DC 전력으로 변환할 수 있다. 차량 헤드 램프 시스템(300)은 AC/DC 변환기(305), 접속 및 제어 모듈(306), 및/또는 센서 모듈(307)에 의해 또는 그에 기초하여 제공되는 하나 이상의 입력을 수신하는 활성 헤드 램프(330)를 포함할 수 있다. 예로서, 센서 모듈(307)은 보행자가 잘 비추어지지 않도록 - 이는 운전자가 보행자를 보는 가능성을 감소시킬 수 있음 - 보행자의 존재를 검출할 수 있다. 그러한 센서 입력에 기초하여, 접속 및 제어 모듈(306)은 AC/DC 변환기(305)로부터 제공된 전력을 이용하여 활성 헤드 램프(330)에 데이터를 출력하여 출력된 데이터가 활성 헤드 램프(330) 내에 포함된 LED 어레이 내의 LED들의 서브세트를 활성화하도록 할 수 있다. LED 어레이 내의 LED들의 서브세트는, 활성화될 때, 센서 모듈(307)이 보행자의 존재를 감지한 방향으로 광을 방출할 수 있다. 센서 모듈(207)이 차량 헤드 램프 시스템을 포함하는 차량의 경로에 보행자가 더 이상 존재하지 않는 것을 확인하는 업데이트된 데이터를 제공한 후에 이들 LED들의 서브세트가 비활성화될 수 있거나 또는 그들의 광 빔 방향이 달리 수정될 수 있다.
도 3은 애플리케이션 플랫폼(560), LED 시스템들(552 및 556), 및 옵틱들(554 및 558)을 포함하는 예시적인 시스템(550)을 도시한다. LED 시스템(552)은 화살표들(561a 및 561b) 사이에 도시된 광 빔들(561)을 생성한다. LED 시스템(556)은 화살표들(562a 및 562b) 사이의 광 빔들(562)을 생성할 수 있다. 도 3에 도시된 실시예에서, LED 시스템(552)으로부터 방출된 광은 보조 옵틱들(554)을 통과하고, LED 시스템(556)으로부터 방출된 광은 보조 옵틱들(554)을 통과한다. 대안적인 실시예들에서, 광 빔들(561 및 562)은 어떠한 보조 옵틱도 통과하지 않는다. 보조 옵틱들은 하나 이상의 도광체일 수 있거나 이를 포함할 수 있다. 하나 이상의 도광체는 에지형(edge lit)일 수 있거나 도광체의 내부 에지를 정의하는 내부 개구를 가질 수 있다. LED 시스템들(552 및/또는 556)이 하나 이상의 도광체의 내부 개구들에 삽입되어 그것들이 하나 이상의 도광체의 내부 에지(내부 개구 도광체) 또는 외부 에지(에지형 도광체) 내로 광을 주입하도록 할 수 있다. LED 시스템들(552 및/또는 556) 내의 LED들은 도광체의 일부인 베이스의 둘레 주위에 배열될 수 있다. 일 구현에 따르면, 베이스는 열 전도성일 수 있다. 일 구현에 따르면, 베이스는 도광체 위에 배치되는 방열 요소에 결합될 수 있다. 방열 요소는 열 전도성 베이스를 통해 LED들에 의해 발생된 열을 수신하고 수신된 열을 소산시키도록 배열될 수 있다. 하나 이상의 도광체는 LED 시스템들(552 및 556)에 의해 방출된 광이, 예를 들어, 그래디언트를 갖거나, 챔퍼링된 분포(chamfered distribution), 좁은 분포, 넓은 분포, 각도 분포, 또는 기타 등등과 같은 원하는 방식으로 형상화되는 것을 허용할 수 있다.
예시적인 실시예들에서, 시스템(550)은 카메라 플래시 시스템의 휴대폰, 실내 주거용 또는 상업용 조명, 거리 조명과 같은 야외등, 자동차, 의료 디바이스, AR/VR 디바이스들, 및 로봇 디바이스들일 수 있다. 도 2a에 도시된 LED 시스템(400A) 및 도 2c에 도시된 차량 헤드 램프 시스템(300)은 예시적인 실시예들에서 LED 시스템들(552 및 556)을 예시한다.
애플리케이션 플랫폼(560)은, 본 명세서에서 논의된 바와 같이, 라인(565) 또는 다른 적용가능한 입력을 통해 전력 버스를 통해 LED 시스템들(552 및/또는 556)에 전력을 제공할 수 있다. 또한, 애플리케이션 플랫폼(560)은 LED 시스템(552) 및 LED 시스템(556)의 동작을 위해 라인(565)을 통해 입력 신호들을 제공할 수 있고, 그 입력은 사용자 입력/선호도, 감지된 판독, 사전 프로그래밍된 또는 자율적으로 결정된 출력, 또는 기타 등등에 기초할 수 있다. 애플리케이션 플랫폼(560)의 하우징의 내부 또는 외부에 하나 이상의 센서가 있을 수 있다. 대안적으로 또는 추가적으로, 도 2a의 LED 시스템(400)에 도시된 바와 같이, 각각의 LED 시스템(552 및 556)은 그 자신의 센서 모듈, 접속 및 제어 모듈, 전력 모듈, 및/또는 LED 디바이스들을 포함할 수 있다.
실시예들에서, 애플리케이션 플랫폼(560) 센서들 및/또는 LED 시스템(552 및/또는 556) 센서들은 시각 데이터(예를 들어, LIDAR 데이터, IR 데이터, 카메라를 통해 수집된 데이터 등), 오디오 데이터, 거리 기반 데이터, 움직임 데이터, 환경 데이터, 또는 기타 등등 또는 이들의 조합과 같은 데이터를 수집할 수 있다. 데이터는 물체, 개인, 차량 등과 같은 물리적 항목 또는 엔티티와 관련될 수 있다. 예를 들어, 감지 장비는, 물리적 항목 또는 엔티티의 검출에 기초하여 검출 및 후속 액션을 우선순위화할 수 있는, ADAS/AV 기반 애플리케이션에 대한 물체 근접 데이터를 수집할 수 있다. 데이터는, 예를 들어, LED 시스템(552 및/또는 556)에 의해, IR 신호와 같은 광 신호를 방출하고 방출된 광 신호에 기초하여 데이터를 수집하는 것에 기초하여 수집될 수 있다. 데이터는 데이터 수집을 위해 광 신호를 방출하는 컴포넌트와는 상이한 컴포넌트에 의해 수집될 수 있다. 예를 계속하여, 감지 장비는 자동차 상에 위치될 수 있고 수직 공동 표면 방출 레이저(vertical-cavity surface-emitting laser, VCSEL)를 이용하여 빔을 방출할 수 있다. 하나 이상의 센서는 방출된 빔 또는 임의의 다른 적용가능한 입력에 대한 응답을 감지할 수 있다.
예시적인 실시예에서, 애플리케이션 플랫폼(560)은 자동차를 나타낼 수 있고 LED 시스템(552) 및 LED 시스템(556)은 자동차 헤드라이트들을 나타낼 수 있다. 다양한 실시예들에서, 시스템(550)은 조향가능한 광 빔들을 갖는 자동차를 나타낼 수 있고, 여기서 조향가능한 광을 제공하기 위해 LED들이 선택적으로 활성화될 수 있다. 예를 들어, 형상 또는 패턴을 정의 또는 투사하거나 도로의 선택된 섹션들만을 조명하기 위해 LED들의 어레이가 사용될 수 있다. 예시적인 실시예에서, LED 시스템들(552 및/또는 556) 내의 적외선 카메라들 또는 검출기 픽셀들은 조명을 요구하는 장면(도로, 보행자 횡단보도 등)의 부분들을 식별하는 센서들(예를 들어, 도 2a의 센서 모듈(314) 및 도 2c의 센서 모듈(307)과 유사함)일 수 있다.
실시예들을 상세히 설명하였지만, 본 기술분야의 통상의 기술자들은, 본 설명이 주어지면, 본 발명의 개념의 정신을 벗어나지 않고 본 명세서에 설명된 실시예들에 대한 수정들이 이루어질 수 있다는 점을 이해할 것이다. 따라서, 본 발명의 범위는 예시되고 설명된 특정 실시예들로 제한되는 것으로 의도되지 않는다.

Claims (29)

  1. 디바이스로서,
    기판;
    상기 기판 상의 하나 이상의 에피택셜 층;
    상기 기판의 제1 영역에 임베드된 제1 트랜지스터; 및
    상기 기판의 제2 영역에 임베드된 제2 트랜지스터를 포함하고, 상기 제1 영역 및 상기 제2 영역은 상기 기판을 완전히 관통하여 그리고 상기 하나 이상의 에피택셜 층의 하나 이상의 부분을 관통하여 연장되는 트렌치에 의해 분리되는, 디바이스.
  2. 제1항에 있어서,
    상기 제1 임베디드 트랜지스터는 상기 기판의 상기 제1 영역 상의 상기 하나 이상의 에피택셜 층에 의해 형성된 제1 발광 다이오드(LED)에 결합되고, 상기 제2 임베디드 트랜지스터는 상기 기판의 상기 제2 영역 상의 상기 하나 이상의 에피택셜 층에 의해 형성된 제2 LED에 결합되는, 디바이스.
  3. 제2항에 있어서,
    상기 기판의 상기 제1 영역과 상기 하나 이상의 에피택셜 층 사이의 제1 광학적 격리 층;
    및
    상기 기판의 상기 제2 영역과 상기 하나 이상의 에피택셜 층 사이의 제2 광학적 격리 층을 추가로 포함하는, 디바이스.
  4. 제2항에 있어서,
    상기 하나 이상의 에피택셜 층은:
    제1 반도체 층;
    제2 반도체 층 - 상기 기판과 상기 제2 반도체 층 사이에 상기 제1 반도체 층이 있음 -; 및
    상기 제1 반도체 층과 상기 제2 반도체 층 사이의 활성 영역을 포함하는, 디바이스.
  5. 제4항에 있어서,
    상기 트렌치는 상기 제1 반도체 층의 적어도 일부를 통해 연장되는, 디바이스.
  6. 제4항에 있어서,
    상기 트렌치는 상기 제1 반도체 층의 전체 두께, 상기 활성 영역의 전체 두께, 및 상기 제2 반도체 층의 일부를 통해 연장되는, 디바이스.
  7. 제2항에 있어서,
    공통 콘택 층을 추가로 포함하고, 상기 기판과 상기 공통 콘택 층 사이에 상기 하나 이상의 에피택셜 층이 있는, 디바이스.
  8. 제7항에 있어서,
    상기 트렌치는 상기 하나 이상의 에피택셜 층의 전체 두께 및 상기 공통 콘택 층의 전체 두께를 통해 연장되는, 디바이스.
  9. 제8항에 있어서,
    상기 트렌치 내의 콘택; 및
    상기 하나 이상의 에피택셜 층의 하나 이상의 부분 및 상기 기판 및 상기 콘택 사이의 패시베이션 층을 추가로 포함하는, 디바이스.
  10. 제7항에 있어서,
    파장 변환 층을 추가로 포함하고, 상기 하나 이상의 에피택셜 층과 상기 파장 변환 층 사이에 상기 공통 콘택 층이 있는, 디바이스.
  11. 제2항에 있어서,
    (i) 상기 제1 및 제2 LED들은 폭이 100 μm 미만이거나, (ii) 상기 트렌치는 폭이 20 μm 미만인, 디바이스.
  12. LED 어레이로서,
    기판;
    상기 기판의 제1 영역에 임베드된 제1 트랜지스터;
    상기 기판의 제2 영역에 임베드된 제2 트랜지스터 - 상기 기판의 상기 제1 및 제2 영역들은 상기 기판을 완전히 관통하여 그리고 상기 기판 상의 제1 반도체 층의 적어도 일부를 관통하여 연장되는 트렌치에 의해 분리됨 -;
    상기 기판의 상기 제1 영역 상에 위치되고, 상기 제1 임베디드 트랜지스터에 결합되고, 상기 제1 반도체 층의 일부를 포함하는 제1 LED; 및
    상기 기판의 상기 제2 영역 상에 위치되고, 상기 제2 임베디드 트랜지스터에 결합되고, 상기 제1 반도체 층의 일부를 포함하는 제2 LED를 포함하는, LED 어레이.
  13. 제12항에 있어서,
    상기 기판의 상기 제1 영역과 상기 제1 반도체 층 사이의 제1 광학적 격리 층; 및
    상기 기판의 상기 제2 영역과 상기 제1 반도체 층 사이의 제2 광학적 격리 층을 추가로 포함하는, LED 어레이.
  14. 제12항에 있어서,
    상기 제1 및 제2 LED들 각각은:
    상기 제1 반도체 층 상의 대응 영역;
    제2 반도체 층의 대응 부분 - 상기 기판과 상기 제2 반도체 층 사이에 상기 제1 반도체 층이 있음 -; 및
    상기 제1 반도체 층과 상기 제2 반도체 층 사이의 활성 영역의 대응 부분을 포함하는, LED 어레이.
  15. 제14항에 있어서,
    상기 트렌치는 상기 제1 반도체 층의 전체 두께, 상기 활성 영역의 전체 두께, 및 상기 제2 반도체 층의 일부를 통해 연장되는, LED 어레이.
  16. 제12항에 있어서,
    공통 콘택 층을 추가로 포함하고, 상기 기판과 상기 공통 콘택 층 사이에 상기 제1 LED 및 상기 제2 LED가 있는, LED 어레이.
  17. 제16항에 있어서,
    상기 트렌치는 상기 제1 및 제2 LED들의 전체 두께 및 상기 공통 콘택 층의 전체 두께를 통해 연장되는, LED 어레이.
  18. 제17항에 있어서,
    상기 트렌치 내의 콘택; 및
    상기 제1 및 제2 LED들의 하나 이상의 부분 및 상기 기판 및 상기 콘택 사이의 패시베이션 층을 추가로 포함하는, LED 어레이.
  19. 제16항에 있어서,
    파장 변환 층을 추가로 포함하고, 상기 제1 및 제2 LED들과 상기 파장 변환 층 사이에 상기 공통 콘택 층이 있는, LED 어레이.
  20. 제12항에 있어서,
    (i) 상기 제1 및 제2 LED들은 폭이 100 μm 미만이거나, (ii) 상기 트렌치는 폭이 20 μm 미만인, LED 어레이.
  21. 디바이스를 형성하기 위한 방법으로서,
    상기 방법은 (i) 제1 트랜지스터가 임베드되어 있는 기판의 제1 영역, 및 (ii) 제2 트랜지스터가 임베드되어 있는 상기 기판의 제2 영역 사이에 트렌치를 형성하는 단계를 포함하고, 상기 트렌치는 상기 기판을 완전히 관통하여 그리고 상기 기판 상의 하나 이상의 에피택셜 층의 하나 이상의 부분을 관통하여 연장되는, 방법.
  22. 제21항에 있어서,
    상기 기판과 상기 하나 이상의 에피택셜 층 사이의 광학적 격리 층을 통해 상기 트렌치를 형성하는 단계를 추가로 포함하는, 방법.
  23. 제21항에 있어서,
    상기 제1 임베디드 트랜지스터는 상기 기판의 상기 제1 영역 상의 상기 하나 이상의 에피택셜 층에 의해 형성된 제1 LED에 결합되고, 상기 제2 임베디드 트랜지스터는 상기 기판의 상기 제2 영역 상의 상기 하나 이상의 에피택셜 층에 의해 형성된 제2 LED에 결합되는, 방법.
  24. 제21항에 있어서,
    상기 하나 이상의 에피택셜 층은:
    제1 반도체 층;
    제2 반도체 층 - 상기 기판과 상기 제2 반도체 층 사이에 상기 제1 반도체 층이 있음 -; 및
    상기 제1 반도체 층과 상기 제2 반도체 층 사이의 활성 영역을 포함하는, 방법.
  25. 제24항에 있어서,
    상기 제1 반도체 층의 전체 두께, 상기 활성 영역의 전체 두께, 및 상기 제2 반도체 층의 일부를 통해 상기 트렌치를 형성하는 단계를 추가로 포함하는, 방법.
  26. 제21항에 있어서,
    상기 트렌치는 상기 하나 이상의 에피택셜 층의 전체 두께 및 공통 콘택 층의 전체 두께를 통해 연장되고, 상기 기판과 상기 공통 콘택 층 사이에 상기 하나 이상의 에피택셜 층이 있는, 방법.
  27. 제26항에 있어서,
    상기 하나 이상의 에피택셜 층의 하나 이상의 부분 및 상기 기판 상의 상기 트렌치 내에 패시베이션 층을 형성하는 단계; 및
    상기 트렌치 내에 콘택을 형성하는 단계를 추가로 포함하고, 상기 하나 이상의 에피택셜 층의 하나 이상의 부분 및 상기 기판 및 상기 콘택 사이에 상기 패시베이션 층이 있는, 방법.
  28. 제26항에 있어서,
    상기 공통 콘택 층 상에 파장 변환 층을 형성하는 단계를 추가로 포함하고, 상기 하나 이상의 에피택셜 층과 상기 파장 변환 층 사이에 상기 공통 콘택 층이 있는, 방법.
  29. 제21항에 있어서,
    (i) 상기 제1 및 제2 LED들은 폭이 100 μm 미만이거나, (ii) 상기 트렌치는 폭이 20 μm 미만인, 방법.
KR1020207020864A 2017-12-20 2018-12-20 임베디드 트랜지스터들을 갖는 세그먼트화된 led KR102440696B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762608295P 2017-12-20 2017-12-20
US62/608,295 2017-12-20
EP18155455.1 2018-02-07
EP18155455 2018-02-07
US16/225,934 2018-12-19
US16/225,934 US11749790B2 (en) 2017-12-20 2018-12-19 Segmented LED with embedded transistors
PCT/US2018/066859 WO2019126537A1 (en) 2017-12-20 2018-12-20 Segmented led with embedded transistors

Publications (2)

Publication Number Publication Date
KR20200096648A KR20200096648A (ko) 2020-08-12
KR102440696B1 true KR102440696B1 (ko) 2022-09-07

Family

ID=66814774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020864A KR102440696B1 (ko) 2017-12-20 2018-12-20 임베디드 트랜지스터들을 갖는 세그먼트화된 led

Country Status (7)

Country Link
US (1) US11749790B2 (ko)
EP (1) EP3729509A1 (ko)
JP (1) JP7138711B2 (ko)
KR (1) KR102440696B1 (ko)
CN (1) CN111712922A (ko)
TW (1) TW201935710A (ko)
WO (1) WO2019126537A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011100B2 (en) 2018-09-10 2021-05-18 Lumileds Llc Dynamic pixel diagnostics for a high refresh rate LED array
US11164287B2 (en) 2018-09-10 2021-11-02 Lumileds Llc Large LED array with reduced data management
US11091087B2 (en) 2018-09-10 2021-08-17 Lumileds Llc Adaptive headlamp system for vehicles
US10932336B2 (en) * 2018-09-10 2021-02-23 Lumileds Llc High speed image refresh system
TWI826530B (zh) 2018-10-19 2023-12-21 荷蘭商露明控股公司 驅動發射器陣列之方法及發射器陣列裝置
US20210320227A1 (en) * 2018-11-16 2021-10-14 Sakai Display Products Corporation Micro led device and method for manufacturing same
JPWO2020100294A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020263684A1 (en) * 2019-06-28 2020-12-30 Lumileds Llc Light emitting package with adhesive layer with varied material properties and method of manufacturing
US10862007B1 (en) 2019-06-28 2020-12-08 Lumileds Llc Adhesive layer with varied material properties
TWI797505B (zh) * 2019-11-19 2023-04-01 美商亮銳公司 照明系統及車輛前照燈系統
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
KR20220043742A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 마이크로 led 및 이를 구비한 디스플레이 모듈
EP4036970A1 (en) * 2021-01-28 2022-08-03 Innostar Service Inc. Led display
CN117134194B (zh) * 2023-10-25 2024-01-02 吉光半导体科技有限公司 垂直腔面发射激光器及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233575A1 (en) 2010-03-26 2011-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Single phosphor layer photonic device for generating white light or color lights
US20120037885A1 (en) 2009-04-20 2012-02-16 3M Innovative Properties Company Non-radiatively pumped wavelength converter
US20140306244A1 (en) 2013-04-15 2014-10-16 Nthdegree Technologies Worldwide Inc. Conductive phosphor layer electrode for vertical led
JP2015524623A (ja) 2012-08-07 2015-08-24 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄパッケージ及びその製造方法
JP2016502123A (ja) * 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2016532295A (ja) 2013-08-21 2016-10-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法
US20170069609A1 (en) 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2017089676A1 (fr) 2015-11-26 2017-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procédé de fabrication d'une telle dalle lumineuse
JP2017526180A (ja) 2014-09-01 2017-09-07 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップを製造するための方法
US20180233535A1 (en) 2017-02-15 2018-08-16 Commissariat à l'énergie atomique et aux énergies alternatives Device comprising a plurality of diodes

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120487A (ja) 1986-11-10 1988-05-24 Matsushita Electric Ind Co Ltd 光電子集積回路
JP2763008B2 (ja) * 1988-11-28 1998-06-11 三菱化学株式会社 ダブルヘテロ型エピタキシャル・ウエハおよび発光ダイオード
JP2866527B2 (ja) * 1992-05-08 1999-03-08 シャープ株式会社 半導体発光装置及びその製造方法
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
US5940683A (en) 1996-01-18 1999-08-17 Motorola, Inc. LED display packaging with substrate removal and method of fabrication
US6410942B1 (en) 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP4032216B2 (ja) 2001-07-12 2008-01-16 ソニー株式会社 光学多層構造体およびその製造方法、並びに光スイッチング素子および画像表示装置
US6638872B1 (en) 2002-09-26 2003-10-28 Motorola, Inc. Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
JP4443379B2 (ja) 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
DE102005010821B4 (de) 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
TWI440210B (zh) * 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
EP2122695A4 (en) 2007-03-08 2013-09-11 3M Innovative Properties Co NETWORK OF LUMINESCENT ELEMENTS
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US7687812B2 (en) 2007-06-15 2010-03-30 Tpo Displays Corp. Light-emitting diode arrays and methods of manufacture
JP5315645B2 (ja) 2007-08-30 2013-10-16 セイコーエプソン株式会社 パターン層と白色ベタ塗り層とを長尺シートに記録するインクジェット記録方法
US8779445B2 (en) 2008-07-02 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress-alleviation layer for LED structures
US8342720B2 (en) * 2008-10-10 2013-01-01 Stanley Electric Co., Ltd. Vehicle light and road illumination device
JP5132524B2 (ja) 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
KR101007128B1 (ko) * 2009-02-19 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8274127B2 (en) * 2009-06-30 2012-09-25 Sumitomo Electric Industries, Ltd. Photodiode array for image pickup device
JP4454689B1 (ja) 2009-09-10 2010-04-21 有限会社ナプラ 発光ダイオード、発光装置、照明装置、ディスプレイ及び信号灯
KR101103963B1 (ko) * 2009-12-01 2012-01-13 엘지이노텍 주식회사 발광소자 및 그 제조방법
EP2378576A2 (en) * 2010-04-15 2011-10-19 Samsung LED Co., Ltd. Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
CN102386200B (zh) * 2010-08-27 2014-12-31 财团法人工业技术研究院 发光单元阵列与投影系统
KR101230622B1 (ko) * 2010-12-10 2013-02-06 이정훈 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
DE102011102032A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Display mit einer Mehrzahl derartiger Module
KR101830719B1 (ko) * 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP6068073B2 (ja) * 2012-09-18 2017-01-25 スタンレー電気株式会社 Ｌｅｄアレイ
US9470406B2 (en) 2012-09-24 2016-10-18 Terralux, Inc. Variable-beam light source and related methods
US9773824B2 (en) 2012-12-13 2017-09-26 Cbrite Inc. Active matrix light emitting diode array and projector display comprising it
US9177992B2 (en) 2013-01-09 2015-11-03 Nthdegree Technologies Worldwide Inc. Active LED module with LED and transistor formed on same substrate
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
DE202014011392U1 (de) * 2013-05-13 2020-02-21 Seoul Semiconductor Co., Ltd. LED-Gehäuse; Fahrzeuglampe sowie Hintergrundbeleuchtung mit diesem
DE102015115810A1 (de) 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und 3D-Drucker
DE102015119353B4 (de) * 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016106841B3 (de) 2015-12-18 2017-03-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Konverter zur Erzeugung eines Sekundärlichts aus einem Primärlicht, Leuchtmittel, die solche Konverter enthalten, sowie Verfahren zur Herstellung der Konverter und Leuchtmittel
US10079264B2 (en) 2015-12-21 2018-09-18 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
WO2017116136A1 (ko) 2015-12-31 2017-07-06 서울반도체주식회사 디스플레이 장치
US10930626B2 (en) 2016-02-22 2021-02-23 Samsung Display Co., Ltd. Display apparatus including a micro light-emitting diode
WO2017146477A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
WO2017146476A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US10606121B2 (en) * 2016-09-12 2020-03-31 Seoul Semiconductor Co., Ltd. Display apparatus
DE102016122237A1 (de) 2016-11-18 2018-05-24 Osram Opto Semiconductors Gmbh Multipixel-LED-Bauteil und Verfahren zum Betreiben eines Multipixel-LED-Bauteils
KR102605174B1 (ko) * 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
TWI699496B (zh) 2017-03-31 2020-07-21 億光電子工業股份有限公司 發光裝置和照明模組
FR3066320B1 (fr) 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
US20190355874A1 (en) * 2018-05-20 2019-11-21 Black Peak LLC High brightness light emitting device with small size

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120037885A1 (en) 2009-04-20 2012-02-16 3M Innovative Properties Company Non-radiatively pumped wavelength converter
US20110233575A1 (en) 2010-03-26 2011-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Single phosphor layer photonic device for generating white light or color lights
JP2011211189A (ja) * 2010-03-26 2011-10-20 Taiwan Semiconductor Manufacturing Co Ltd 白色光、又は、カラー光を生成する光素子
JP2015524623A (ja) 2012-08-07 2015-08-24 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄパッケージ及びその製造方法
JP2016502123A (ja) * 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
US20180090540A1 (en) 2012-10-04 2018-03-29 Osram Opto Semiconductors Gmbh Method for producing a light-emitting diode display and light-emitting diode display
US20140306244A1 (en) 2013-04-15 2014-10-16 Nthdegree Technologies Worldwide Inc. Conductive phosphor layer electrode for vertical led
JP2016532295A (ja) 2013-08-21 2016-10-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法
JP2017526180A (ja) 2014-09-01 2017-09-07 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップを製造するための方法
US20170069609A1 (en) 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2017089676A1 (fr) 2015-11-26 2017-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procédé de fabrication d'une telle dalle lumineuse
US20180233535A1 (en) 2017-02-15 2018-08-16 Commissariat à l'énergie atomique et aux énergies alternatives Device comprising a plurality of diodes

Also Published As

Publication number Publication date
CN111712922A (zh) 2020-09-25
US11749790B2 (en) 2023-09-05
TW201935710A (zh) 2019-09-01
EP3729509A1 (en) 2020-10-28
JP2021508174A (ja) 2021-02-25
KR20200096648A (ko) 2020-08-12
WO2019126537A1 (en) 2019-06-27
US20190189879A1 (en) 2019-06-20
JP7138711B2 (ja) 2022-09-16

Similar Documents

Publication Publication Date Title
KR102440696B1 (ko) 임베디드 트랜지스터들을 갖는 세그먼트화된 led
KR102586713B1 (ko) Led 어레이 및 그 형성 방법
CN111712919B (zh) 具有面积减小的磷光体发射表面的分段式led阵列架构
TWI699879B (zh) 發光裝置、發光二極體陣列及形成發光裝置之方法
CN111742420B (zh) 分段式led阵列结构
KR102231533B1 (ko) 모놀리식 led 어레이들을 위한 입자 시스템
US11961875B2 (en) Monolithic segmented LED array architecture with islanded epitaxial growth
US20240194723A1 (en) Monolithic Segmented LED Array Architecture With Islanded Epitaxial Growth

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant