KR102427146B1

KR102427146B1 - 터치 센서 기판, 터치 패널, 표시 장치 및 터치 센서 기판의 제조 방법

Info

Publication number: KR102427146B1
Application number: KR1020177001631A
Authority: KR
Inventors: 히로키 고토; 마키 다나카; 겐 나카무라
Original assignee: 가부시키가이샤 브이티에스 터치센서
Priority date: 2014-06-24
Filing date: 2015-06-23
Publication date: 2022-07-28
Also published as: US10331249B2; TW201606614A; TWI666582B; US20170102808A1; WO2015199087A1; JP6560208B2; KR20170021849A; JPWO2015199087A1; CN106462292B; CN106462292A

Abstract

제1 면의 일례인 제1 전극 배치면을 갖는 기재와, 상기 제1 면에 위치하는 복수의 전극의 일례인 제1 전극을 구비하고, 복수의 상기 제1 전극의 각각은, 상기 제1 면과 접촉하는 저면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 대향하는 정상면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 상기 정상면을 연결하는 측면을 구비하고, 상기 저면 및 상기 정상면 중 적어도 하나와 상기 측면이, 흑화층 BL이다.

Description

터치 센서 기판, 터치 패널, 표시 장치 및 터치 센서 기판의 제조 방법{TOUCH SENSOR SUBSTRATE, TOUCH PANEL, DISPLAY DEVICE, AND METHOD FOR MANUFACTURING TOUCH SENSOR SUBSTRATE}

본 발명은 전극을 구비하는 터치 센서 기판, 터치 패널, 표시 장치 및 터치 센서 기판의 제조 방법에 관한 것이다.

최근 들어, 휴대 전화기, 휴대 정보 단말기, ATM, 카 내비게이션 시스템을 비롯한 여러 가지 전자 기기의 조작부에는 터치 센서가 채용되고 있다. 터치 센서는, 손끝이나 펜 끝의 접촉 위치를 검출하는 입력 장치로서, 액정 표시 장치 등의 화상 표시용 패널의 표시면 상에 접합되어 있다. 터치 센서는, 터치 센서의 구조 및 검출 방식의 차이에 따라, 저항막형, 정전 용량형, 광학식, 초음파식 등의 여러 가지 타입으로 분류되고, 전자 기기에 있어서의 용도에 따라서 구분지어 사용되고 있다. 이들 중에서도, 내구성, 투과율, 감도, 안정성 및 위치 분해능이 우수하다는 관점에서, 전극끼리가 접촉하지 않는 정전 용형이 터치 센서의 주류이다.

정전 용량형 터치 센서에는, 표면형과 투영형이 포함되지만, 어느 형식이든 손가락과 같이 정전적인 도전성을 갖는 것이 터치 센서의 표면에 가까워짐으로써 정전 용량 결합이 발생하는 것을 응용한 기술이며, 전극과 손끝 사이의 정전 용량 결합을 터치 센서가 파악해서 위치를 검출한다(예를 들어, 특허문헌 1을 참조).

표면형 터치 센서는, 투명 기재 상에 평면 형상으로 확산되는 투명 도전막을 위치 검출용 전극으로서 구비하고, 도전막의 네 코너에 구동 회로에 접속되는 전극을 구비하고 있다.

투영형 터치 센서는, 하나의 방향인 X 방향을 따라서 연장되는 복수의 센서용 도전막과, X 방향과 직교하는 Y 방향을 따라서 연장되는 복수의 제1용 도전막을 위치 검출용 전극으로서 구비하고 있다. 이러한 위치 검출용 전극은, 평면에서 보아 예를 들어 메쉬 형상을 갖고, 센서용 도전막의 배치 피치나 제1용 도전막의 배치 피치가 작을수록 위치의 검출 정밀도는 높다.

한편, 상술한 터치 센서는 화상 표시용 패널의 표시면에 설치되는 경우가 많기 때문에, 어느 형식의 터치 센서에 있어서도 광투과성은 요구된다. 이러한 광투과성의 관점에서는, 위치 검출용 전극의 형성 재료가, 예를 들어 ITO나 ZnO 등의 투명성이 높은 투명 도전 재료인 것이 바람직한데, 터치 센서의 대형화가 진행될수록, 투명 도전 재료로 형성되는 전극의 길이는 크고, 결과적으로, 전극 자체의 저항이 높고, 위치의 검출 감도가 낮다. 그로 인해, 최근에는, 광을 차광하는 한편 도전성이 높은 금속이, 위치 검출용 전극의 형성 재료에 사용되고, 전극 자체의 형상을 세선으로 해서 터치 센서의 개구율을 높이는 제안이 이루어져 있다.

또한, 전극의 단부인 접속 단자는, 구동용 반도체 소자가 탑재된 플렉시블 기판의 접속용 단자부에, ACF(Anisotropic conductive film) 등을 개재해서 접합된다. 이때, 전극의 형성 재료가 ITO 등의 투명 도전 재료여도, 전극에 접속되는 접속 단자는, 통상 접촉 저항을 낮추기 위해서 금속으로 형성되거나 또는 금속에 의해 덮인다. 이 점에 있어서, 전극의 형성 재료가 금속인 구성라면, 전극과 접속 단자를 동시에 형성하는 것이 가능하기도 하다.

그런데, 전극의 형성 재료가 차광성을 가진 금속이며, 복수의 전극이 갖는 형상이 평면으로 보아 예를 들어 메쉬 형상일 때, 전극이 시인되지 않을 정도까지, 예를 들어 10㎛ 이하까지, 전극의 선 폭을 작게 할 필요가 있다. 그리고, 세선인 전극이 시인되는 것을 억제하기 위해서, 금속 특유의 반사 광택을 억제할 필요가 있다(예를 들어, 특허문헌 2 내지 4를 참조).

일본 특허 4610416호 일본 특허 공개 제2014-16944호 공보 일본 특허 공개 제2014-19947호 공보 일본 특허 공개 제2013-129183호 공보

그러나, 금속 특유의 반사 광택을 억제하는 처리란, 전극의 저항값을 높이는 처리이기 때문에, 이러한 처리가 전극 전체에 실시되게 된다면, 터치 센서로서 허용되지 않는 범위까지 전극의 저항값이 상승해버린다.

본 발명은 전극의 저항값이 상승하는 것을 경감해서 전극의 시인성을 억제하는 것이 가능한 터치 센서 기판, 터치 패널, 표시 장치 및 터치 센서 기판의 제조 방법의 제공을 목적으로 한다.

상기 과제를 해결하는 터치 센서 기판은, 제1 면을 갖는 기재와, 상기 제1 면에 위치하는 복수의 전극을 구비한다. 그리고, 복수의 상기 전극의 각각은, 상기 제1 면과 접촉하는 저면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 대향하는 정상면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 상기 정상면을 연결하는 측면과, 표층인 흑화층이며, 상기 저면 및 상기 정상면 중 적어도 하나와 상기 측면이, 상기 흑화층의 표면을 구성하고 있는 상기 흑화층을 구비한다.

상기 터치 센서 기판에 있어서, 상기 흑화층의 표면 저항률은 1Ω/□ 미만인 것이 바람직하다.

상기 터치 센서 기판에 있어서, 상기 흑화층의 두께는, 0.2㎛ 이하인 것이 바람직하다.

상기 터치 센서 기판에 있어서, 상기 흑화층의 반사율은, 400㎚ 이상 780㎚ 이하의 가시 영역에 있어서 20% 미만인 것이 바람직하다.

상기 과제를 해결하는 터치 패널은, 복수의 제1 전극과, 복수의 제2 전극과, 복수의 상기 제1 전극과 복수의 상기 제2 전극 사이에 끼워지는 투명 유전체층을 구비하는 센서 기체와, 상기 센서 기체를 덮는 커버층과, 상기 제1 전극과 상기 제2 전극 사이의 정전 용량을 측정하는 주변 회로를 구비한다. 그리고, 터치 패널이, 상술한 터치 센서 기판을 포함하고, 상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 상술한 터치 센서 기판이 구비하는 상기 전극이다.

상기 과제를 해결하는 표시 패널은, 정보를 표시하는 표시 패널과, 상기 표시 패널이 표시하는 상기 정보를 투과하는 터치 패널과, 상기 터치 패널을 구동하는 구동 회로를 구비한다. 그리고, 상기 터치 패널은, 상술한 터치 패널이다.

상기 과제를 해결하는 터치 센서 기판의 제조 방법은, 제1 면을 갖는 기재에 금속제의 복수의 전극 패턴을 형성하는 공정이며, 복수의 상기 전극 패턴의 각각이, 상기 제1 면과 접촉하는 저면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 대향하는 정상면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 상기 정상면을 연결하는 측면을 구비하는 상기 공정을 포함한다. 또한, 복수의 상기 전극 패턴의 각각에, 황화 흑화 처리와 치환 흑화 처리 중 어느 한쪽의 흑화 처리를 실시하고, 상기 저면 및 상기 정상면 중 적어도 하나와 상기 측면을, 표층인 흑화층으로 바꾸는 공정을 포함한다.

상기 터치 센서 기판의 제조 방법에 있어서, 상기 흑화 처리는, Pd 이온을 포함하는 용액인 흑화 처리액에 상기 전극 패턴을 침지하고, 상기 전극 패턴을 구성하는 금속과 상기 Pd 이온과의 치환 반응에 의해 상기 전극 패턴에 흑화층을 형성하는 치환 흑화 처리이며, 상기 흑화 처리액의 온도가, 55℃ 이하이고, 상기 흑화 처리액에 상기 전극 패턴이 침지되는 시간이 120초 이하이며, 또한 상기 흑화층의 두께가 0.2㎛ 이하인 길이로 설정되어 있는 것이 바람직하다.

상기 터치 센서 기판의 제조 방법에 있어서, 상기 흑화 처리액의 온도가, 35℃ 이상 55℃ 이하이고, 상기 흑화 처리액에 있어서의 Pd 농도가, 100ppm 이상 500ppm 이하이고, 상기 흑화 처리액에 있어서의 pH가, 1.5 이상 2.5 이하이고, 상기 흑화 처리액에 상기 전극 패턴이 침지되는 시간은 10초 이상 120초 이하이며, 또한 상기 흑화층의 두께가 0.2㎛ 이하인 길이로 설정되어 있는 것이 바람직하다.

상기 터치 센서 기판의 제조 방법에 있어서, 상기 흑화 처리액에 상기 전극 패턴이 침지되는 시간은, 상기 흑화 처리 전후에 있어서의 상기 전극 패턴의 선 폭의 변화가 0.3㎛ 이하인 길이로 설정되어 있는 것이 바람직하다.

본 발명에 있어서의 터치 센서 기판, 터치 패널 및 표시 장치에 의하면, 전극의 저항값이 높아지는 것을 경감해서 터치 센서 기판이 구비하는 전극의 시인성을 억제할 수 있다.

도 1은 일 실시 형태에 있어서의 표시 장치의 평면 구조의 일례를 도시하는 평면도.
도 2는 일 실시 형태에 있어서의 표시 장치의 단면 구조의 일례를 도시하는 단면도.
도 3은 일 실시 형태에 있어서의 표시 장치의 단면 구조의 다른 예를 도시하는 단면도.
도 4는 일 실시 형태에 있어서의 표시 장치의 단면 구조의 다른 예를 도시하는 단면도.
도 5는 일 실시 형태에 있어서의 터치 패널의 전기적 구성의 일례를 도시하는 블록도.
도 6은 일 실시 형태에 있어서의 터치 패널의 전기적 구성의 다른 예를 도시하는 회로도.
도 7은 일 실시 형태에 있어서의 센서 기체의 단면 구조의 일례를 도시하는 단면도.
도 8은 일 실시 형태에 있어서의 센서 기체의 단면 구조의 다른 예를 도시하는 단면도.
도 9는 일 실시 형태에 있어서의 센서 기체의 단면 구조의 다른 예를 도시하는 단면도.
도 10은 일 실시 형태에 있어서의 센서 기체의 단면 구조의 다른 예를 도시하는 단면도.
도 11은 일 실시 형태에 있어서의 전극선의 단면 구조의 일례를 도시하는 단면도.
도 12의 (a) 내지 (e)는 일 실시 형태에 있어서의 터치 센서 기판의 제조 방법을 설명하는 단면으로 본 공정도.
도 13은 일 실시예의 전극 패턴에 있어서의 반사율과 파장의 관계를 나타내는 그래프이며, 흑화 처리 전의 반사율과 흑화 처리 후의 반사율을 나타내는 그래프.

도 1 내지 도 13을 참조하여 터치 센서 기판, 터치 패널, 표시 장치 및 터치 센서 기판의 제조 방법의 일 실시 형태를 설명한다.

[표시 장치의 평면 구조]

도 1을 참조하여 표시 장치의 구성을 설명한다. 또한, 도 1에 있어서는, 표시 장치가 구비하는 제1 전극 및 제2 전극의 구성을 설명하는 편의상, 전극군을 구성하는 복수의 제1 전극 및 전극군을 구성하는 복수의 제2 전극이 과장되어 있다. 또한, 제1 전극을 구성하는 전극의 일례인 제1 전극선과, 제2 전극을 구성하는 전극의 일례인 제2 전극선이 모식적으로 도시되어 있다.

도 1이 나타내는 바와 같이, 표시 장치는, 예를 들어 액정 패널인 표시 패널(10)과 센서 기체(20)가, 하나의 투명 접착층에 의해 접합된 적층체이며, 센서 기체(20)를 구동하기 위한 구동 회로를 구비하고 있다. 표시 패널(10)의 표면에는 표시면(10S)이 구획되고, 표시면(10S)에는, 외부로부터의 화상 데이터에 기초하는 화상 등의 정보가 표시된다. 또한, 표시 패널(10)과 센서 기체(20)의 상대적인 위치가 하우징 등의 다른 구성에 의해 고정되는 전제라면, 투명 접착층이 생략되어도 된다.

센서 기체(20)는, 정전 용량형 터치 패널을 구성한다. 센서 기체(20)는, 전극 기판(21)과 커버층(22)이 투명 접착층(23)에 의해 접합된 적층체이며, 표시 패널(10)이 표시하는 정보를 투과하는 광투과성을 갖고 있다. 커버층(22)은, 유리 기판이나 수지 필름 등에 의해 구성되고, 커버층(22)에 있어서 투명 접착층(23)이 접합된 면과는 반대측의 면은, 센서 기체(20)에 있어서의 표면이며, 또한 센서 기체(20)에 있어서의 조작면(20S)으로서 기능한다. 투명 접착층(23)은, 표시면(10S)에 표시되는 화상을 투과하는 광투과성을 갖고, 투명 접착층(23)에는, 예를 들어 폴리에테르계 접착제나 아크릴계 접착제가 사용된다.

전극 기판(21)을 구성하는 구성 요소 중에서 표시 패널(10)에 가까운 구성 요소부터 차례로, 투명 지지 기판(31), 제1 전극(31DP), 투명 접착층(32), 투명 유전체 기판(33), 제2 전극(33SP)이 위치해 있다.

전극 기판(21)을 구성하는 투명 지지 기판(31)은, 표시 패널(10)에 형성된 표시면(10S) 전체에 중첩되어, 표시면(10S)이 표시하는 화상 등의 정보를 투과하는 광투과성을 갖고 있다. 투명 지지 기판(31)은, 예를 들어 투명 유리 기판이나 투명 수지 필름 등의 기재로 구성되어, 하나의 기재로 구성되는 단층 구조체여도 되고, 2개 이상의 기재가 중첩된 다층 구조체여도 된다.

투명 지지 기판(31)에 있어서의 표시 패널(10)과 대향하는 면과는 반대측의 면은, 제1 전극(31DP)이 형성되는 제1 전극 배치면(31S)으로서 설정되어 있다. 투명 지지 기판(31)의 제1 전극 배치면(31S)은, 제1 면의 일례이며, 제1 전극 배치면(31S)에 있어서, 복수의 제1 전극(31DP)의 각각은, 하나의 방향인 Y 방향을 따라서 연장되는 띠 형상을 갖고, 또한 Y 방향과 직교하는 X 방향을 따라서 간격을 두고 나열되어 있다. 또한, 기재의 일례인 투명 지지 기판(31)이 투명 기재와 접착층으로 구성되고, 제1 전극 배치면(31S)은, 제1 전극(31DP)이 접착되는 접착층의 표면이어도 된다. 이들 투명 지지 기판(31)과 제1 전극(31DP)에 의해 하나의 터치 센서 기판이 구성되어 있다.

복수의 제1 전극(31DP)의 각각은, 복수의 제1 전극선(31L)의 집합이며, 복수의 제1 전극선(31L)의 각각은, 하나의 방향을 따라서 연장되는 선 형상을 갖고 있다. 복수의 제1 전극(31DP)의 각각은, 제1 패드(31P)를 거쳐서 개별로 선택 회로에 접속되고, 선택 회로가 출력하는 구동 신호를 받음으로써 선택 회로에 선택된다.

제1 전극(31DP)의 형성 재료에는, 저항이 낮은 금속인 구리, 알루미늄, 은 나노 와이어가 사용되지만, 바람직하게는 구리이다. 또한, 제1 전극(31DP)의 형성 재료가 ITO와 같은 투명 도전 재료라면, 제1 전극선(31L)이 갖는 저항이 소정의 범위라는 전제에서, 제1 전극선(31L)의 선 폭은 굵게 할 수 있다. 이에 비해, 제1 전극(31DP)의 형성 재료가 금속과 같이 차광성을 갖는 재료라면, 제1 전극(31DP)의 투과율을 높이기 위해서, 제1 전극선(31L)의 형성 재료가 투명 도전 재료인 구성과 비교하여, 제1 전극선(31L)의 선 폭은 가늘고, 또한 제1 전극선(31L)의 수는 적은 편이 바람직하다. 또한, 서로 인접하는 제1 전극선(31L)의 간극은, 원하는 위치 분해능이 얻어지도록 적절히 설정된다.

제1 전극 배치면(31S)에 있어서 복수의 제1 전극(31DP)의 외측에 위치하는 부분인 접속 부분 SD는, 배선이나 단자 등이 형성되는 부분이며, 이러한 배선이나 단자는, 구동용 반도체가 탑재된 플렉시블 기판의 접속용 단자를 제1 전극(31DP)과 접속한다. 또한, 제1 전극(31DP)의 형성 재료가 ITO 등의 투명 도전 재료인 경우에도, 접속 부분 SD에 형성되는 배선이나 단자의 형성 재료에 대해서는, 접속용 단자와의 밀착성이 높다는 관점에서 금속을 채용하거나 또는 금속으로 이루어지는 부분을 병설시키는 일이 많다. 그러므로, 상술한 제1 전극(31DP)으로 이루어지는 구성이면, 이러한 접속 부분 SD에 형성되는 배선이나 단자를 제1 전극(31DP)과 동일한 타이밍에 형성하는 것이 가능하기 때문에, 접속 부분 SD에 있어서의 패턴의 형성과 제1 전극(31DP)의 형성이 각각 별도로 진행되는 제조 방법과 비교하여, 제조 공정이 간략해진다는 이점이 있다.

복수의 제1 전극(31DP)과, 제1 전극 배치면(31S)에 있어서 제1 전극(31DP)이 위치되지 않는 부분은, 하나의 투명 접착층(32)에 의해 투명 유전체 기판(33)에 접합되어 있다. 투명 접착층(32)은, 표시면(10S)에 표시되는 화상 등의 정보를 투과하는 광투과성을 갖고, 제1 전극 배치면(31S) 및 복수의 제1 전극(31DP)과, 투명 유전체 기판(33)을 접착한다. 투명 접착층(32)에는, 예를 들어 폴리에테르계 접착제나 아크릴계 접착제 등이 사용된다. 투명 유전체 기판(33)에 있어서의 투명 지지 기판(31)과 대향하는 면인 이면에, 복수의 제1 전극(31DP)이 나열되어 있다.

투명 유전체 기판(33)은, 예를 들어 폴리에틸렌테레프탈레이트 등의 투명 수지 필름이나 투명 유리 기판 등의 기재로 구성되어, 하나의 기재로 구성되는 단층 구조여도 되고, 2개 이상의 기재가 중첩된 다층 구조여도 된다. 투명 유전체 기판(33)은, 표시면(10S)에 표시되는 화상 등의 정보를 투과하는 광투과성과, 전극간에 있어서의 정전 용량의 검출에 적합한 비유전율을 갖는다.

투명 유전체 기판(33)에 있어서의 투명 접착층(32)과는 반대측의 면인 표면은, 제2 전극(33SP)이 형성되는 제2 전극 배치면(33S)으로서 설정되어 있다. 투명 유전체 기판(33)의 제2 전극 배치면(33S)은 제1 면의 일례이며, 제2 전극 배치면(33S)에 있어서, 복수의 제2 전극(33SP)의 각각은, X 방향을 따라서 연장되는 띠 형상을 갖고, 또한 X 방향과 직교하는 Y 방향을 따라서 간극을 두고 나열되어 있다. 또한, 기재의 일례인 투명 유전체 기판(33)이 투명 기재와 접착층으로 구성되고, 제2 전극 배치면(33S)은, 제2 전극(33SP)이 접착되는 접착층의 표면이어도 된다. 이들 투명 유전체 기판(33)과 제2 전극(33SP)에 의해 하나의 터치 센서 기판이 구성되어 있다.

복수의 제2 전극(33SP)의 각각은, 복수의 제2 전극선의 집합이며, 복수의 제2 전극선(33L)의 각각은, 제1 전극선(31L)과 직교하는 방향을 따라서 연장되는 선 형상을 갖고 있다. 복수의 제2 전극(33SP)의 각각은, 제2 패드(33P)를 거쳐서 개별로 검출 회로에 접속되고, 검출 회로에 의해 전류값이 측정된다.

제2 전극(33SP)의 형성 재료에는, 저항이 낮은 금속인 구리, 알루미늄, 은 나노 와이어가 사용되지만, 바람직하게는 구리이다. 또한, 제2 전극(33SP)의 형성 재료가 ITO와 같은 투명 도전 재료라면, 제2 전극선(33L)이 갖는 저항이 소정의 범위라는 전제에서, 제2 전극선(33L)의 선 폭은 굵게 할 수 있다. 이에 비해, 제2 전극(33SP)의 형성 재료가 금속과 같이 차광성을 갖는 재료라면, 제2 전극(33SP)의 투과율을 높이기 위해서, 제2 전극선(33L)의 형성 재료가 투명 도전 재료인 구성과 비교하여, 제2 전극선(33L)의 선 폭은 가늘고, 또한 제2 전극선(33L)의 수는 적은 편이 바람직하다. 또한, 서로 인접하는 제2 전극선(33L)의 간극은, 원하는 위치 분해능이 얻어지도록 적절히 설정된다.

제2 전극 배치면(33S)에 있어서 복수의 제2 전극(33SP)의 외측에 위치하는 부분인 접속 부분 SS는, 배선이나 단자 등이 형성되는 부분이며, 이러한 배선이나 단자는, 구동용 반도체가 탑재된 플렉시블 기판의 접속용 단자를 제2 전극(33SP)과 접속한다. 또한, 제2 전극(33SP)의 형성 재료가 ITO 등의 투명 도전 재료인 경우에도, 접속 부분 SS에 형성되는 배선이나 단자의 형성 재료에 대해서는, 접속용 단자와의 밀착성이 높다는 관점에서 금속을 채용하거나 또는 금속으로 이루어지는 부분을 병설시키는 일이 많다. 그러므로, 상술한 제2 전극(33SP)으로 이루어지는 구성이면, 이러한 접속 부분 SS에 형성되는 배선이나 단자를 제2 전극(33SP)과 동일한 타이밍에 형성하는 것이 가능하기 때문에, 접속 부분 SS에 있어서의 패턴의 형성과 제2 전극(33SP)의 형성이 각각 별도로 진행되는 제조 방법과 비교하여, 제조 공정이 간략해진다는 이점이 있다.

제2 전극 배치면(33S)과 대향하는 평면에서 보아, 복수의 제1 전극(31DP)의 각각은, 복수의 제2 전극(33SP)의 각각과 입체적으로 교차된다. 이에 의해, 복수의 제1 전극(31DP)의 각각이 구비하는 복수의 제1 전극선(31L)과, 복수의 제2 전극(33SP)의 각각이 구비하는 복수의 제2 전극선(33L)은, 제2 전극 배치면(33S)과 대향하는 평면에서 보아, 직사각형 형상을 갖는 단위 격자가 나열되는 격자 형상을 가진 격자 패턴을 형성하고 있다.

복수의 제2 전극(33SP)과, 제2 전극 배치면(33S)에 있어서 제2 전극(33SP)이 위치되지 않는 부분은, 상술한 투명 접착층(23)에 의해 커버층(22)에 접합되어 있다.

[표시 장치의 단면 구조]

도 2가 나타내는 바와 같이, 센서 기체(20)를 구성하는 구성 요소 중에서 표시 패널(10)에 가까운 구성 요소부터 차례로, 투명 지지 기판(31), 제1 전극(31DP), 투명 접착층(32), 투명 유전체 기판(33), 제2 전극(33SP), 투명 접착층(23), 커버층(22)이 위치해 있다. 이 중, 투명 유전체 기판(33)은, 복수의 제1 전극(31DP)과, 복수의 제2 전극(33SP) 사이에 끼워져 있다. 센서 기체(20), 상기 선택 회로 및 상기 검출 회로가, 터치 패널의 일례를 구성하고 있다.

또한, 투명 접착층(32)은 제1 전극(31DP)을 구성하는 각 제1 전극선(31L)의 둘레를 덮고, 또한 서로 인접하는 제1 전극선(31L) 사이를 매워, 제1 전극(31DP)과 투명 유전체 기판(33) 사이에 위치해 있다. 또한, 투명 접착층(23)은 제2 전극(33SP)을 구성하는 각 제2 전극선(33L)의 둘레를 덮고, 또한 서로 인접하는 제2 전극선(33L) 사이를 매워, 제2 전극(33SP)과 커버층(22) 사이에 위치해 있다. 이들 구성 요소에 있어서, 투명 접착층(23) 및 투명 지지 기판(31) 중 적어도 한쪽은 생략되어도 된다.

또한, 표시 패널(10)을 구성하는 구성 요소 중에서 센서 기체(20)로부터 먼 구성 요소부터 차례로, 표시 패널(10)을 구성하는 복수의 구성 요소는 이하와 같이 나열되어 있다. 즉, 센서 기체(20)로부터 먼 구성 요소부터 차례로, 하측 편광판(11), 박막 트랜지스터(이하, TFT) 기판(12), TFT층(13), 액정층(14), 컬러 필터층(15), 컬러 필터 기판(16), 상측 편광판(17)이 위치해 있다.

또한, 상술한 표시 장치는, 이하에 도시되는 바와 같이, 구성 요소의 일부가 생략되어도 되고, 구성 요소가 위치하는 순서가 변경되어도 된다.

즉, 도 3이 나타내는 바와 같이, 센서 기체(20)를 구성하는 전극 기판(21)에 있어서, 투명 지지 기판(31) 및 투명 접착층(32)이 생략되어도 된다. 이러한 구성에서는, 투명 유전체 기판(33)의 면 중에서, 표시 패널(10)과 대향하는 하나의 면이 제1 전극 배치면(31S)으로서 설정되고, 제1 전극 배치면(31S)에는, 제1 전극(31DP)이 위치한다. 그리고, 투명 유전체 기판(33)에 있어서의, 제1 전극 배치면(31S)과 대향하는 면에 제2 전극(33SP)이 위치한다. 이러한 제1 전극(31DP)은, 예를 들어 제1 전극 배치면(31S)에 형성되는 하나의 박막의 패터닝에 의해 형성되고, 제2 전극(33SP)도 또한, 예를 들어 제2 전극(33SP)이 위치하는 면에 형성되는 하나의 박막의 패터닝에 의해 형성된다.

또는, 도 4가 나타내는 바와 같이, 센서 기체(20)에 있어서, 표시 패널(10)에 가까운 구성 요소부터 차례로, 제1 전극(31DP), 투명 지지 기판(31), 투명 접착층(32), 투명 유전체 기판(33), 제2 전극(33SP), 투명 접착층(23), 커버층(22)이 위치해 있다. 이러한 구성에 있어서, 예를 들어 제1 전극(31DP)은 투명 지지 기판(31)의 하나의 면인 제1 전극 배치면(31S)에 형성되고, 제2 전극(33SP)은 투명 유전체 기판(33)의 하나의 면인 제2 전극 배치면(33S)에 형성된다. 그리고, 투명 지지 기판(31)에 있어서 제1 전극 배치면(31S)과 대향하는 면과, 투명 유전체 기판(33)에 있어서 제2 전극 배치면(33S)과 대향하는 면이, 투명 접착층(32)에 의해 접착된다. 또한, 투명 지지 기판(31), 투명 접착층(32) 및 투명 유전체 기판(33)에 의해 투명 유전체층이 구성되어 있다.

[터치 센서의 전기적 구성]

도 5를 참조하여, 터치 센서의 전기적 구성을 설명한다. 또한, 이하에서는, 정전 용량식 터치 센서의 일례로서, 상호 용량 방식의 터치 센서에 있어서의 전기적 구성을 설명한다.

도 5가 나타내는 바와 같이, 터치 센서는, 센서 기체(20), 선택 회로(34), 검출 회로(35) 및 제어부(36)를 구비하고 있다. 선택 회로(34)는 복수의 제1 전극(31DP)에 접속되고, 검출 회로(35)는 복수의 제2 전극(33SP)에 접속되고, 제어부(36)는 선택 회로(34)와 검출 회로(35)에 접속되어 있다.

제어부(36)는 각 제1 전극(31DP)에 대한 구동 신호의 생성을 선택 회로(34)에 개시시키기 위한 개시 타이밍 신호를 생성해서 출력한다. 제어부(36)는, 구동 신호가 공급되는 대상을 1번째의 제1 전극(31DP)으로부터 n번째의 제1 전극(31DP)을 향해서 선택 회로(34)에 순차 주사시키기 위한 주사 타이밍 신호를 생성해서 출력한다.

제어부(36)는 각 제2 전극(33SP)을 흐르는 전류의 검출을 검출 회로(35)에 개시시키기 위한 개시 타이밍 신호를 생성해서 출력한다. 제어부(36)는 검출 대상을 1번째의 제2 전극(33SP)으로부터 n번째의 제2 전극(33SP)을 향해서 검출 회로(35)에 순차 주사시키기 위한 주사 타이밍 신호를 생성해서 출력한다.

선택 회로(34)는, 제어부(36)가 출력한 개시 타이밍 신호에 기초하여, 구동 신호의 생성을 개시하고, 제어부(36)가 출력한 주사 타이밍 신호에 기초하여, 구동 신호의 출력처를 1번째의 제1 전극(31DP1)으로부터 n번째의 제1 전극(31DPn)을 향해서 주사한다.

검출 회로(35)는 신호 취득부(35a)와 신호 처리부(35b)를 구비하고 있다. 신호 취득부(35a)는, 제어부(36)가 출력한 개시 타이밍 신호에 기초하여, 각 제2 전극(33SP)에 생성된 아날로그 신호인 전류 신호의 취득을 개시한다. 그리고, 신호 취득부(35a)는, 제어부(36)가 출력한 주사 타이밍 신호에 기초하여, 전류 신호의 취득원을 1번째의 제2 전극(33SP1)으로부터 n번째의 제2 전극(33SPn)을 향해서 주사한다.

신호 처리부(35b)는, 신호 취득부(35a)가 취득한 각 전류 신호를 처리하여, 디지털값인 전압 신호를 생성하고, 생성된 전압 신호를 제어부(36)를 향해서 출력한다. 이와 같이, 선택 회로(34)와 검출 회로(35)는, 정전 용량의 변화에 따라서 바뀌는 전류 신호로부터 전압 신호를 생성함으로써, 제1 전극(31DP)과 제2 전극(33SP) 사이의 정전 용량 변화를 측정한다. 선택 회로(34) 및 검출 회로(35)는 주변 회로의 일례이다.

제어부(36)는, 신호 처리부(35b)가 출력한 전압 신호에 기초하여, 센서 기체(20)에 있어서 사용자의 손끝 등이 닿은 위치를 검출한다. 이때, 제1 전극(31DP)과 제2 전극(33SP)의 배치가 메쉬(매트릭스) 배치이기 때문에, X 방향에 있어서의 손끝 등의 위치와, Y 방향에 있어서의 손끝 등의 위치가, 각 방향에 있어서 독립적으로 감지된다.

또한, 정전 용량식 터치 센서의 하나의 예로서 상호 용량 방식의 터치 센서의 전기적 구성을 설명했지만, 상술한 터치 센서의 전기적 구성은, 자기 용량 방식의 터치 센서로 구체화하는 것도 가능하다. 이하에, 자기 용량 방식의 터치 센서에 있어서의 전기적 구성을 설명한다. 또한, 자기 용량 방식의 터치 센서에 있어서는, 제1 전극(31DP)에 있어서의 검출의 범위와, 제2 전극(33SP)에 있어서의 검출 범위가 서로 상이한 한편, 제1 전극(31DP)에 있어서의 검출 방식과, 제2 전극(33SP)에 있어서의 검출 방식이 서로 마찬가지이기 때문에, 제2 전극(33SP)을 예시해서 그 검출 방식을 설명한다.

각 제2 전극(33SP)의 양측에는 접속 단자를 거쳐서 구동용 반도체 소자(전원)가 접속된다. 이 모습을 모식적으로 도시하는 것이 도 6이다.

도 6에 나타내는 바와 같이, 제2 전극(33SP)의 양측에 동일한 위상이고 동일한 전압의 교류 신호(24)가 인가된다. 양단의 전압이 동일하기 때문에, 통상은, 제2 전극(33SP)에는 전류는 흐르지 않는다. 이 상태로부터, 도전성과 용량성을 갖는 손가락이 제2 전극(33SP) 상에 접근하면, 제2 전극(33SP)과 손가락 사이에 용량 결합(23B)이 발생한다. 용량 결합(23B)이 발생하면, 사람을 통한 폐회로가 형성되어 교류 전류가 제2 전극(33SP)을 흐르게 된다. 이때, 제2 전극(33SP)에 전류가 흐르기 때문에, 제2 전극(33SP)의 저항은 낮은 것이 바람직하다.

제2 전극(33SP)에 흐르는 전류는, 반도체 소자를 통해서 제2 전극(33SP)의 양측으로부터 용량 결합(23B)을 향해서 유입되는데, 양측 중 어느 한쪽으로부터 얼마나 전류가 유입되는지는 제2 전극(33SP) 상에 있어서 용량 결합이 발생한 위치에 따라 바뀐다. 그리고, 양측 중 어느 한쪽으로부터 얼마나 전류가 유입되는지는, 제2 전극(33SP)에 접근 또는 접촉한 것에 있어서의 임피던스에 좌우되지 않는다는 특징이 있다. 제2 전극(33SP)에 유입되는 전류는, 제2 전극(33SP)의 양단에 저항 소자(도시하지 않음)를 넣어 두면 전압으로부터 예측할 수 있기 때문에, 그 정보로부터 용량 결합(23B)의 제2 전극(33SP) 상의 위치가 산출된다.

이러한 제2 전극(33SP)을 Y 방향을 따라서 나열하고, 또한 제2 전극(33SP)과 마찬가지로 위치를 검출할 수 있는 제1 전극(31DP)을 X 방향을 따라서 나열함으로써, 이차원 방향에 있어서 위치를 검출할 수 있는 위치 센서로서 기능한다. 이 원리에서는, 복수의 접촉이 동시에 일어나도 각각의 접촉하는 위치의 특정이 가능하게 된다.

또한, 상호 용량 방식을 채용한 터치 센서든, 자기 용량 방식을 채용한 터치 센서든, 메쉬를 가늘게 함으로써 위치 분해능은 높아진다. 한편, 서로 인접하는 제1 전극선(31L)과, 서로 인접하는 제2 전극선(33L)으로 구성되는 격자를 통해서 조작면(20S)의 화상이 시인되기 때문에, 메쉬를 성기게 함으로써 화상의 시인성은 높아진다. 또한, 센서로서의 기능은, 하나의 제1 전극(31DP)과 하나의 제2 전극(33SP)으로 이루어지는 구성에 의해 논할 수 있다. 제1 전극선(31L)이나 제2 전극선(33L)은, 통상 직선 형상이지만, 예를 들어 꺾은선 형상, 사인파 형상, 구형파 형상과 같이, 지그재그로 구부러져 있어도 상관없다.

[센서 기체(20)의 단면 구조]

이하, 도 2 내지 도 4가 나타내는 단면 구조를 포함시켜, 센서 기체(20)가 갖는 단면 구조의 예에 대해서 상세하게 설명한다.

도 7이 나타내는 바와 같이, 센서 기체(20)가 갖는 단면 구조의 하나의 예에 있어서, 투명 지지 기판(31)에 제1 전극선(31L)이 배치되고, 투명 유전체 기판(33)에 제2 전극선(33L)이 배치되어 있다. 이때, 투명 지지 기판(31)에 있어서 제1 전극선(31L)이 형성되는 면은, 제1 전극 배치면(31S)이며, 투명 유전체 기판(33)에 있어서 제2 전극선(33L)이 형성되는 면은, 제2 전극 배치면(33S)이다. 그리고, 제1 전극선(31L) 및 제2 전극선(33L)의 투명 유전체 기판(33)에 대한 배치로서, 투명 유전체 기판(33)의 표면에 제2 전극선(33L)이 배치되고, 투명 유전체 기판(33)의 이면에 제1 전극선(31L)이 배치되어 있다. 즉, 관찰자 측에서 보아 배부 쪽을 제2 전극선(33L)으로 하고, 등부 쪽을 제1 전극선(31L)으로 한다. 또한, 이러한 단면 구조를 갖는 센서 기체(20)는, 도 2에 있어서 설명된 표시 장치의 단면 구조에 포함되고, 예를 들어 제1 전극선(31L)이 형성된 투명 지지 기판(31)과 제2 전극선(33L)이 형성된 투명 유전체 기판(33)이, 기판간의 접착층을 개재해서 접합됨으로써 형성된다. 또한, 기재의 일례인 투명 지지 기판(31)이 투명 기재와 접착층으로 구성되고, 제1 전극 배치면(31S)은, 제1 전극(31DP)이 접착되는 접착층의 표면이어도 된다. 또한, 기재의 일례인 투명 유전체 기판(33)이 투명 기재와 접착층으로 구성되고, 제2 전극선(33L)이 형성된 면이, 제2 전극선(33L)이 접착되는 접착층의 표면이어도 된다.

도 8이 나타내는 바와 같이, 센서 기체(20)가 갖는 단면 구조의 다른 예에 있어서, 투명 유전체 기판(33)은, 제1 투명 유전체 기판(33A)과 제2 투명 유전체 기판(33B)을 구비하고 있다. 제1 투명 유전체 기판(33A)에 제1 전극선(31L)이 배치되고, 제2 투명 유전체 기판(33B)에 제2 전극선(33L)이 배치되어 있다. 이때, 제1 투명 유전체 기판(33A)에 있어서 제1 전극선(31L)이 형성되는 면은, 제1 전극 배치면(31S)이며, 제2 투명 유전체 기판(33B)에 있어서 제2 전극선(33L)이 형성되는 면은, 제2 전극 배치면(33S)이다. 그리고, 제1 전극선(31L) 및 제2 전극선(33L)의 투명 유전체 기판(33)에 대한 배치로서, 투명 유전체 기판(33)의 표면에 제2 전극선(33L)이 배치되고, 투명 유전체 기판(33)의 이면에 제1 전극선(31L)이 배치되어 있다. 즉, 관찰자 측에서 보아, 제2 전극선(33L)이 형성된 제2 투명 유전체 기판(33B)과, 제1 전극선(31L)이 형성된 제1 투명 유전체 기판(33A)이 표리 관계로 적층되어 있다. 또한, 이러한 단면 구조를 갖는 센서 기체(20)는, 도 4에 있어서 설명된 표시 장치의 단면 구조에 포함되고, 예를 들어 제1 전극선(31L)이 형성된 제1 투명 유전체 기판(33A)과, 제2 전극선(33L)이 형성된 제2 투명 유전체 기판(33B)이, 기판간의 접착층을 개재하여 접합됨으로써 형성된다. 또한, 기재의 일례인 제1 투명 유전체 기판(33A)이 투명 기재와 접착층으로 구성되고, 제1 전극 배치면(31S)은, 제1 전극선(31L)이 접착되는 접착층의 표면이어도 된다. 또한, 기재의 일례인 제2 투명 유전체 기판(33B)이 투명 기재와 접착층으로 구성되고, 제2 전극 배치면(33S)이 제2 전극선(33L)이 접착되는 접착층의 표면이어도 된다.

도 9가 나타내는 바와 같이, 센서 기체(20)가 갖는 단면 구조의 다른 예에 있어서, 투명 지지 기판(31)에 제1 전극선(31L)이 배치되고, 또한 투명 유전체 기판(33)에 제2 전극선(33L)이 배치되어 있다. 이때, 투명 지지 기판(31)에 있어서 제1 전극선(31L)이 형성되는 면은, 제1 전극 배치면(31S)이며, 투명 유전체 기판(33)에 있어서 제2 전극선(33L)이 형성되는 면은, 제2 전극 배치면(33S)이다. 그리고, 제1 전극선(31L) 및 제2 전극선(33L)의 투명 유전체 기판(33)에 대한 배치로서, 투명 유전체 기판(33)의 표면에 제2 전극선(33L)이 배치되고, 투명 유전체 기판(33)의 이면에 제1 전극선(31L)이 배치되어 있다. 또한, 이러한 단면 구조를 갖는 센서 기체(20)는 도 2에 있어서 설명된 표시 장치의 단면 구조에 포함되어 있다.

도 10이 나타내는 바와 같이, 센서 기체(20)가 갖는 단면 구조의 다른 예에 있어서, 투명 지지 기판(31)에 제1 전극선(31L)이 배치되고, 제1 전극선(31L)을 덮는 절연성 수지층(31I)에 제2 전극선(33L)이 배치되어 있다. 이때, 투명 지지 기판(31)에 있어서 제1 전극선(31L)이 형성되는 면은, 제1 전극 배치면(31S)이며, 절연성 수지층(31I)에 있어서 제2 전극선(33L)이 형성되는 면은, 제2 전극 배치면(33S)이다. 그리고, 제1 전극선(31L) 및 제2 전극선(33L)의 절연성 수지층(31I)에 대한 배치로서, 절연성 수지층(31I)의 표면에 제2 전극선(33L)이 배치되고, 절연성 수지층(31I)의 이면에 제1 전극선(31L)이 배치되어 있다. 이러한 구성이면, 터치 센서의 기재가 얇기 때문에, 터치 센서의 경량화가 도모된다. 또한, 도 7 내지 도 9까지의 각 예가 나타내는 바와 같이, 제1 전극선(31L)과 제2 전극선(33L)이 기판 표리에 따로따로 형성되는 구성이면, 기판 자체가 절연성이기 때문에, 이러한 절연성 수지층(31I)은 불필요하다.

그런데, 금속 재료로 형성된 전극은 투명 도전 재료로 형성된 전극과는 달리 표면에 금속 광택을 나타내기 때문에, 전극으로부터의 반사광선은 투명 전극으로부터의 반사광선보다도 많고, 또한 전극은 표시 화상의 콘트라스트를 투명 전극보다도 저하시킴과 동시에, 전극 자체가 시인되기 쉽다.

이러한 점에서, 상술한 제1 전극(31DP) 및 제2 전극(33SP) 중 적어도 한쪽은, 전극의 표층으로서 흑화층 BL을 구비하고 있다. 흑화층 BL은, 그것을 구비하는 전극이 갖는 면 중에서 전극이 형성되는 면으로부터 노출된 표면에 구비되어 있다. 흑화층 BL은, 금속 광택을 나타내지 않는 층이며, 특히 그것을 구비하는 전극이 갖는 면 중에서 경사 방향으로 보이는 측면 부분에 위치해 있다. 도 11은, 제1 전극(31DP)에 흑화층 BL이 구비되는 예를 나타낸다.

도 11이 나타내는 바와 같이, 제1 전극(31DP)은, 제1 전극(31DP)이 갖는 면 중에서 제1 전극 배치면(31S)으로부터 노출된 표면에 흑화층 BL을 구비하고 있다. 흑화층 BL은, 금속 광택이 억제된 표층이며, 제1 전극(31DP)이 갖는 면 중에서 경사 방향으로 보이는 제1 전극(31DP)의 측면(31SW)에 위치해 있다. 흑화층 BL의 위치는, 측면(31SW) 외에, 제1 전극(31DP)이 갖는 면 중에서 측면(31SW) 이외의 부위에 이르러 있다.

예를 들어, 제1 전극(31DP)에 있어서의 단면 형상이 직사각형이면, 흑화층 BL은, 측면(31SW) 외에, 제1 전극 배치면(31S)과 접촉하는 부분인 저면(31TS) 및 제1 전극(31DP) 중에서 저면(31TS)과 대향하는 정상면(31KS) 중 적어도 하나에 구비되어 있다.

흑화층 BL은, 제1 전극(31DP)을 구성하는 도전막(31B)의 표면에 대하여, 표면 반사를 저감하는 처리인 흑화 처리가 실시됨으로써 형성되어 있다. 흑화층 BL을 포함하는 제1 전극(31DP)의 선 폭이 전극 폭 W31이며, 제1 전극(31DP) 중에서 도전막(31B)의 조성을 흑화 처리 후에도 유지하고 있는 벌크 부분의 선 폭이 벌크 폭 W31B이며, 전극 폭 W31에서 벌크 폭 W31B를 공제한 폭이 흑화 폭이다. 흑화층 BL의 형성에 의한 고저항화를 억제함에 있어서는, 흑화층 BL의 두께가 0.2㎛ 이하인 것이 바람직하고, 또한 흑화 처리 전후에 있어서의 선 폭의 변화가 0.3㎛ 이하인 것이 바람직하다.

또한, 흑화층 BL이 측면(31SW) 외에 저면(31TS)에 위치하는 구조체는, 미리 흑화 처리가 실시된 제1 전극(31DP)이, 제1 전극 배치면(31S)에 전사됨으로써 형성된다. 또한, 흑화층 BL이 측면(31SW) 외에 정상면(31KS)에 위치하는 구성은, 제1 전극 배치면(31S)에 형성된 제1 전극(31DP)에 흑화 처리가 실시됨으로써 형성된다.

또한, 흑화층 BL이, 측면(31SW) 외에 저면(31TS) 및 정상면(31KS)의 양쪽에 위치하는 구조체는, 미리 흑화 처리가 실시된 제1 전극(31DP)이 제1 전극 배치면(31S)에 전사되고, 또한 전사된 제1 전극(31DP)에 있어서의 정상면(31KS)에 흑화 처리가 실시됨으로써 형성된다. 이들 구조체 중에서, 도 11이 나타내는 구조체는, 측면(31SW) 및 정상면(31KS)에 흑화층 BL을 구비하고 있는 예이다. 즉, 제1 전극(31DP) 중에서 제1 전극 배치면(31S)과 접촉하고 있는 부분 이외의 표면 전부를 흑화층 BL로 피복하고 착색시키는 구성을 채용한 것이다.

또한, 이와 같이 저면(31TS)에 흑화층 BL이 구비되지 않은 구성에 있어서, 저면(31TS)이 관찰자와 대향하는 구성에서는, 저면(31TS)에 흑화층 BL이 구비되는 구성보다도 제1 전극(31DP)에 있어서 반사율이 높기 때문에, 전극의 시인성도 높아진다. 이때, 예를 들어 도 7이 나타내는 바와 같이, 등부-배부에서 접합함으로써 반사율의 증대는 억제되지만, 전극의 단차에 수반하는 계면 반사가 적지 않게 발생한다. 그러므로, 저면(31TS)에 흑화층 BL이 구비되지 않은 구성에 있어서는, 도 10이 나타내는 바와 같이, 정상면(31KS)이 관찰자와 대향하는 구성이 바람직하다.

또한, 정상면(31KS)에 흑화층 BL이 구비되지 않은 구성에 있어서, 정상면(31KS)이 관찰자와 대향하도록 위치하는 구성에서는, 정상면(31KS)에 흑화층 BL이 구비되는 구성보다도 제1 전극(31DP)에 있어서 반사율이 높기 때문에, 전극의 시인성도 높아진다. 그러므로, 정상면(31KS)에 흑화층 BL이 구비되지 않은 구성에 있어서는, 도 8이 나타내는 바와 같이, 저면(31TS)이 관찰자와 대향하도록, 등부끼리 접합하는 구성이 바람직하다.

상술한 바와 같이, 전극에 있어서의 정상면 및 저면 중 적어도 하나와 측면이 흑화층 BL의 표면인 구성에 의하면, 전극이 갖는 면 중에서 경사 방향으로 보이는 면에 있어서 금속 광택이 억제된다. 그리고, 이러한 흑화층 BL이 전극의 표층이기 때문에, 전극의 벌크에 있어서는, 금속이 갖는 낮은 저항값이 유지되고, 결과적으로, 전극의 저항값이 높아지는 것을 경감해서 전극의 시인성을 억제하는 것이 가능하다.

[센서 기체(20)의 제조 방법]

이하, 센서 기체(20)의 제조 방법에 대해서 설명한다.

먼저, 제1 전극(31DP)을 형성하기 위한 도전막이 기재의 표면에 형성된다. 계속해서, 기재의 표면에 형성된 도전막이, 복수의 제1 전극(31DP)의 형상에 따른 전극 패터닝으로 가공된다. 그리고, 흑화층 BL이 형성되는 대상이 되는 전극 패턴에 흑화 처리가 실시됨으로써, 제1 전극(31DP)을 구비하는 터치 센서 기판이 형성된다.

또한, 제2 전극(33SP)을 형성하기 위한 도전막이 기재의 표면에 형성된다. 계속해서, 기재의 표면에 형성된 도전막이, 복수의 제2 전극(33SP)의 형상에 따른 전극 패턴으로 가공된다. 그리고, 흑화층 BL이 형성되는 대상이 되는 전극 패턴에 흑화 처리가 실시됨으로써, 제2 전극(33SP)을 구비하는 터치 센서 기판이 형성된다.

계속해서, 제1 전극(31DP)과 제2 전극(33SP) 사이에 투명 유전체 기판(33)이 위치하도록, 제1 전극(31DP) 및 제2 전극(33SP)이 배치되고, 상술한 센서 기체(20)가 제조된다.

예를 들어, 흑화 처리 후의 기재의 등부와, 흑화 처리 후의 기재의 배부가 예를 들어 접착층을 개재해서 접합됨으로써, 도 7에 도시되는 터치 센서 기판이 얻어진다. 또한, 흑화 처리 후의 기재가 예를 들어 접착층을 개재하여 표리 관계로 접합됨으로써, 도 8에 도시되는 터치 센서 기판이 얻어진다. 나아가서는, 하나의 기재의 배부에 제1 전극(31DP)이 형성되고, 그 기재의 등부에 제2 전극(33SP)이 형성됨으로써, 도 9에 도시되는 터치 센서 기판이 얻어진다. 또한, 흑색 처리 후의 제1 전극(31DP)에 절연층이 적층되고, 이것을 기재로 해서 제2 전극(33SP)을 형성하기 위한 구리박 등의 도전막이 절연층에 적층된다. 그리고, 절연층에 형성된 도전막이 복수의 제2 전극(33SP)에 패터닝되고, 패터닝 후의 제2 전극(33SP)에 흑색 처리가 실시됨으로써, 도 10에 도시되는 터치 센서 기판이 얻어진다.

이때, 제1 전극(31DP)이 형성되는 기재는, 상술한 센서 기체(20)의 단면 구조에 따라서 적절히 선택되는 것이고, 투명 지지 기판(31)이어도 되고, 투명 유전체 기판(33)이어도 되고, 투명 지지 기판(31)이나 투명 유전체 기판(33)에 전극을 전사하기 위한 기재인 전사 기재여도 된다. 제2 전극(33SP)이 형성되는 기재도 또한, 상술한 센서 기체(20)의 단면 구조에 따라서 적절히 선택되는 것이고, 투명 지지 기판(31)이어도 되고, 투명 유전체 기판(33)이어도 되고, 전사 기재여도 된다. 또한, 기재는, 투명 기재만으로 구성되어도 되고, 투명 기재와 접착층으로 구성되어도 되고, 제1 전극(31DP)이나 제2 전극(33SP)은 투명 기재에 형성되어도 되고, 접착층에 형성되어도 된다.

전극이 형성되는 기재에는, 예를 들어 유리 기판, 수지 기판 또는 필름 기재가 사용된다. 이들 유리 기판, 수지 기판, 필름 기재 중에서도 비용이 낮고, 또한 중량이 가볍다는 관점에서 필름 기재가 바람직하다. 필름 기재로서는, 폴리에틸렌테레프탈레이트(PET), 폴리카르보네이트(PC), 시클로올레핀 중합체(COP), 환상 올레핀 공중합체(COC) 등이 사용된다. 필름 기재의 두께는, 예를 들어 20μ 이상 200㎛ 이하의 범위 중에서 적절히 설정된다.

전극 패턴으로 가공되는 도전막에는, 구리나 알루미늄(Al) 등의 금속의 단체로 구성되는 단층막이나, Mo(몰리브덴)/Al/Mo 등의 적층막을 사용할 수 있다. 전극의 저항이 낮고, 전극의 제조가 용이하다는 관점에서, 전극의 형성 재료는 구리인 것이 가장 바람직하다. Mo/Al/Mo 등의 적층막은 ITO의 병설 전극으로서 사용되는 것이 바람직하다. 이러한 도전막을 기재 상에 형성하는 방법에는, 증착법이나 스퍼터법 등에 의한 직접 성막, 전해법, 압연 금속박의 접합 등 중 어느 하나가 적용된다.

증착법은, 투명 기재를 수용하는 진공 용기 중에서, 구리나 알루미늄 등의 금속 또는 금속 산화물 등의 재료를 기화 또는 승화시키고, 증착원이 되는 재료로부터 이격된 투명 기재의 표면에, 기화 또는 승화된 재료를 부착시킴으로써 박막을 형성한다. 스퍼터법은, 투명 기재를 수용하는 진공 용기 중에 타깃을 설치하고, 희가스, 질소, 산소 등의 스퍼터 가스를 진공 용기 중에서 이온화시키고, 고전압이 인가된 타깃에 이온화된 입자를 충돌시킨다. 그리고, 타깃의 표면으로부터 방출되는 원자를 투명 기재의 표면에 부착시킴으로써 박막을 형성한다. 전해법은, 금속 이온이 용해된 용액 중에서 투명 기재의 표면에 금속 이온을 전착시킨다. 투명 기재의 표면에 전극을 형성하는 방법에는, 이들 방법 중의 어느 공법도 채용할 수 있다. 전극이 갖는 두께는, 전극에 요구되는 도전율과, 전극에 요구되는 선 폭에 기초하여 적절히 설정되고, 예를 들어 0.1㎛ 이상 20㎛ 이하로 설정된다.

흑화 처리에는, 크롬 도금이나 니켈 도금 등의 금속 도금, 황화 흑화 처리, 산화 흑화 처리, 치환 흑화 처리 및 조화(粗化) 흑화 처리 중 적어도 하나가 사용되고, 이들 처리 중에서, 전극에 있어서의 저항값의 상승을 억제한다는 관점과, 전극의 반사율을 낮춘다는 관점에서, 바람직한 방법이 선택된다.

황화 흑화 처리는, 예를 들어 난백에 포함되는 아미노산인 시스틴이나 메티오닌에 포함되는 황분의 가열에 의한 분해 생성물인 황화수소와, 난황에 포함되는 철분이 반응해서 청색 또는 흑색을 나타내는 황화철을 생성하는 것이다. 이러한 흑화는, 난황에 포함되는 철분 대신에, 구리나 아연 등의 금속 원소에 있어서도 보여지는 반응이며, 전극 패턴을 흑화하는 적절한 황화액에 전극 패턴을 침지함으로써, 전극 패턴의 표면이 띠는 색도 청색 또는 흑색으로 변한다.

산화 흑화 처리는, 전극 패턴의 표면을 산화시키고, 전극 패턴의 표면에 금속 산화물을 생성함으로써, 전극 패턴의 표면이 나타내는 색을 흑색으로 바꾼다.

치환 흑화 처리는, 전극 패턴의 표면을 구성하는 금속 원자를 다른 금속 원자로 치환하는 것이다. 이러한 치환은, 전극 패턴의 표면을 구성하는 금속 원자와 다른 금속 원자 사이의 전극 이온화 경향의 차를 이용한 반응이다. 즉, 이온화 경향이 작은 금속 이온을 포함하는 수용액에 이온화 경향이 큰 금속이 침지됨으로써, 이온화 경향이 큰 금속이 용해되어 금속 이온이 되고 전자를 방출한다. 이 전자가 이온화 경향이 작은 금속을 환원함으로써, 이온화 경향이 작은 금속이 석출된다. 예를 들어, 전극 패턴을 형성하는 재료가 구리일 때, 이온화 경향이 큰 금속은 구리이며, 구리보다도 이온화 경향이 작은 금속 이온이 선택됨으로써 치환 반응이 발생한다.

조화 흑화 처리는, 경면 형상의 금속 표면에 미소한 요철을 형성해서 금속 표면의 반사율을 저감시키는 처리이며, 소프트 에칭이라고도 불린다. 조화 흑화 처리의 일례로서, 산성 용액 등의 약액에 전극 패턴을 침지하는 화학적 처리 또는 전극 패턴의 표면을 스퍼터링하는 물리적 처리를 들 수 있다.

[실시예 1]

도 12의 (a) 내지 (e)를 참조하여, 터치 센서 기판의 제조 방법의 일 실시예를 설명한다. 또한, 제1 전극(31DP)을 형성하는 방법과, 제2 전극(33SP)을 형성하는 방법이 거의 마찬가지이기 때문에, 이하에서는, 제2 전극(33SP)이 형성되는 기재에 제2 전극(33SP)을 형성함으로써 터치 센서 기판을 얻는 예에 대해서 설명한다. 또한, 도 12에 있어서는, 편면에 전해 구리박이 접합된 PET를 사용하여, 스트라이프 형상으로 배치되는 전극군이 포토리소그래피법의 적용에 의해 PET로 제조되는 예에 대해서 설명하지만, 전극군을 구성하는 전극 패턴의 제막 방법은, 박의 접합에 한정되는 것은 아니다.

도 12의 (a)가 나타내는 바와 같이, 기재로서 두께가 50㎛인 PET 시트를 사용하였다.

도 12의 (b)가 나타내는 바와 같이, PET 시트 상에, 두께가 3㎛인 전해 구리박(33R)을 라미네이트 접착시켰다. 계속해서, 구리박 표면을 세정한 후에, 전해 구리박(33R) 상에 아크릴계 네가티브형 레지스트층을 라미네이트하였다. 그 후, 스트라이프 패턴을 갖는 마스크를 거쳐서, 노광 강도가 100mJ인 자외선을 아크릴계 네가티브형 레지스트층에 노광하였다. 그리고, 탄산나트륨(Na₂CO₃)과 탄산수소나트륨(NaHCO₃)의 혼합 알칼리 수용액에 의해 아크릴계 네가티브형 레지스트층을 현상하고, 불필요한 레지스트를 제거함으로써 하지의 구리박의 일부를 노출시켰다.

도 12의 (c)가 나타내는 바와 같이, 아크릴계 네가티브형 레지스트층에 의해 일부가 덮인 구리박을, 액온이 60℃인 염화 제2철 용액에 침지하고, 구리박 중에서 노출된 부분을 에칭에 의해 제거하였다. 그리고, 잔존한 레지스트층을 알칼리 용액에 의해 박리함으로써, 스트라이프 형상으로 배치된 전극 패턴인 제2 전극(33SP)을 얻었다.

도 12의 (d)가 나타내는 바와 같이, 흑화 처리의 하나인 황화 흑화 처리를 전극 패턴에 실시하였다. 이때, 황화 성분으로서, 황화나트륨(Na₂S) 및 염화칼륨(K₂S)을 농도 0.02 이상 1% 이하의 범위로 포함하는 용액을, 착색액(염화암모늄 용액)으로서 사용하였다. 그리고, 전극 패턴이 형성된 PET 시트를, 염화암모늄 용액에 반복해서 침지하였다. 이에 의해, 제2 전극(33SP)의 표면에 황화구리(CuS)를 석출시키고, 전극 패턴의 표면이 푸른 빛에서 검은 빛을 띠게 점차 변색시켰다. 그리고, 가시 영역(400㎚ 이상 780㎚ 이하)에 있어서의 반사율이 20% 미만이고, 또한 색감으로서 청색을 띠는 전극을 얻었다. 이러한 구리박의 패터닝 및 흑화 처리에 의해, 0.2㎛의 두께를 갖는 흑화층 BL이 얻어졌다. 이러한 흑화층 BL을 갖는 제2 전극(33SP)에 있어서의 표면 저항률, 즉, 흑화층 BL의 표면 저항률은, 1Ω/□ 미만이었다.

한편, 황화 반응의 수렴을 나타내는 흑색을 전극의 표면이 나타낸 상태에 있어서는, 전극에 있어서의 표면 저항률이 수 10Ω/□이라는 높은 값이었다. 이 경우의 흑화층 BL의 두께는 0.25㎛ 정도 이상이었다. 이러한 결과로부터, 전극에 있어서의 저항값이 높아지는 것을 경감함에 있어서, 황화 처리가 실시되는 처리 시간은, 흑화층 BL의 두께가 0.2㎛ 이하인 범위가 바람직하고, 또한 전극 패턴의 표면이 청색을 띠는 범위가 바람직하다.

또한, 도 12의 (d)가 나타내는 흑화층 BL의 피복 상태는 모식적인 것이고, 제2 전극(33SP)의 선 폭이 가늘수록, 제2 전극(33SP)의 형상은, 라운딩 처리된 어묵 형상을 나타내고, 제2 전극(33SP)에 있어서는, 측면과 정상면의 구별이 어려워진다.

도 12의 (e)가 나타내는 바와 같이, 제2 전극(33SP)을 보호하기 위한 보호층 PL을, 흑화층 BL을 포함하는 제2 전극(33SP)의 표면에 피막해서 터치 센서 기판을 얻었다. 기재 상에 전극군을 형성한 후, 접촉에 의한 전극 또는 흑화층 BL의 오염 탈락을 방지하기 위해서, 전극을 보호층 PL에 의해 피복하는 것이 바람직하다. 보호층 PL의 형성 시에는 예를 들어 아크릴계 UV 경화성의 점착 시트를, 전극을 보호할 수 있는 크기로 잘라내서 라미네이트하였다. 그 후, 1000mJ 정도의 UV 광을 UV 경화성의 점착 시트에 조사하고, UV 경화성의 점착 시트를 경화시켰다. 이에 의해 전극을 포함하고 접속 단자를 제외한 센서 상부가 보호층 PL에 의해 피복되었다.

[실시예 2]

실시예 1의 흑화 처리를 치환 흑화 처리로 변경하고, 그 이외의 조건을 실시예 1과 마찬가지로 해서, 실시예 2의 흑화층 BL을 갖는 전극을 얻었다. 구체적으로는, 구리 전극 표면의 구리를 팔라듐(Pd)으로 치환해서 부착시켰다. 이때, Pd를 100ppm 이상 500ppm 이하의 범위에서 포함하는 염산 용액에 상술한 전극 패턴이 형성된 PET 시트를 침지하였다. 그리고, 전극 패턴의 색감을 청색으로까지 바꾸면, 반사율이 가시 영역(400㎚ 이상 780㎚ 이하)에서 20% 미만이고 표면 저항률을 1Ω/□ 이하로 억제할 수 있었다. 이 경우에도, 흑화층 BL의 두께는, 0.2㎛ 정도였다. 이러한 결과로부터도, 전극에 있어서의 저항값이 높아지는 것을 경감함에 있어서, 황화 처리가 실시되는 처리 시간은, 흑화층 BL의 두께가 0.2㎛ 이하인 범위가 바람직하고, 또한 전극 패턴의 표면이 청색을 나타내는 범위가 바람직하다.

또한, 상술한 바와 같이, 전극 패턴의 선 폭이 가늘수록, 전극 패턴의 형상은, 라운딩 처리된 어묵 형상을 나타내고, 전극 패턴에 있어서는, 측면과 정상면의 구별이 어려워진다. 그로 인해, 흑화층 BL의 두께가 0.2㎛인 상태란, 전극 패턴에 있어서 저면 이외의 표면이 0.2㎛ 정도의 두께로 덮여 있는 상태를 나타낸다.

표 1에 흑화 처리를 실시하지 않은 미처리의 스트라이프 형상을 갖는 전극의 반사율, 실시예 1의 흑화 처리 후의 전극 반사율 및 실시예 3의 흑화 처리 후의 전극 반사율의 측정 결과를 대표적인 파장에 대해서 나타낸다.

표 1이 나타내는 바와 같이, 미처리 기판의 반사율은, 550㎚ 이상에서 증대하지만, 이것은 구리의 금속적 성질을 반영한 것이며, 구리의 광택면으로부터의 반사가 상당 정도인 것을 나타내고 있다. 이 부분의 반사율은, 황화 흑화 처리 및 치환 흑화 처리에 의해 대폭적인 저감이 보여지고, 황화 흑화 처리 및 치환 흑화 처리에 있어서는, 15% 이하로 억제되어 있다. 또한, 이러한 반사율은, 일반적으로는, 20% 미만이면 충분하다. 또한, 황화 흑화 처리 및 치환 흑화 처리에 의하면, 단파장측에서도 반사율이 크게 저하되는 것이 실증되었다.

[실시예 3]

실시예 1의 흑화 처리를 금속 도금(Ni, Cr) 처리로 변경하고, 그 이외의 조건을 실시예 1과 마찬가지로 해서, 실시예 3의 흑화층 BL을 갖는 전극을 얻었다. 금속 도금(Ni, Cr) 처리에 의해 얻어진 전극에 의하면, 흑화 처리가 실시되지 않은 전극보다도 가시 영역(400㎚ 이상 780㎚ 이하)에 있어서의 반사율이 억제되지만, 반사율이 20% 미만인 것, 및 표면 저항률이 1Ω/□ 이하인 것의 양쪽을 실시예 1 및 실시예 2와 같이 만족시키는 것이 어렵다는 것이 확인되었다.

[실시예 4]

실시예 1의 흑화 처리를 조화 흑화 처리로 변경하고, 그 이외의 조건을 실시예 1과 마찬가지로 해서, 실시예 3의 흑화층 BL을 갖는 전극을 얻었다. 조화 흑화 처리에 의해 얻어진 전극에 의하면, 흑화 처리가 실시되지 않은 전극보다도 가시 영역(400㎚ 이상 780㎚ 이하)에 있어서의 반사율이 억제되지만, 반사율이 20% 미만인 것, 및 표면 저항률이 1Ω/□ 이하인 것의 양쪽을 실시예 1 및 실시예 2처럼 만족시키는 것이 어렵다는 것이 확인되었다.

또한, 반사율이 20% 미만인 것, 및 표면 저항률이 1Ω/□ 이하인 것의 양쪽을 만족하는 황화 흑화 처리나 치환 흑화 처리에 있어서는, 구리 표면의 흑화층 BL의 두께가 0.2㎛ 이하의 범위에 들어 있었다. 그리고, 흑화층 BL의 두께가 0.2㎛보다도 커지는 구성에 있어서는, 반사율이 20% 미만인 것, 및 표면 저항률이 1Ω/□ 이하인 것 중 어느 하나가 만족되지 않은 것도 확인되었다.

이에 비해, 금속 도금이나 조화 흑화 처리에 있어서는, 반사율이 가시 영역(400㎚ 이상 780㎚ 이하) 전체에서 20% 이하이기 위해서는, 흑화층 BL의 막 두께를 황화 흑화 처리나 치환 흑화 처리와 비교해서 두껍게 하지 않을 수 없어, 결국, 표면 저항률이 높아져 버리는 것이 확인되었다. 또한, 흑화층 BL이 두꺼울수록, 흑화층 BL이 취약하여 탈락하기 쉬워지는 경향이 확인되었다. 탈락한 흑화층 BL은 이물로서 시인되거나 쇼트의 원인이 되거나 할 우려가 있기 때문에, 이러한 관점에 있어서 바람직하지 않다. 또한, 황화 흑화 처리나 치환 흑화 처리에 대해서는, 이러한 탈락은 확인되지 않았다.

[실시예 5]

도 10에 있어서의 절연성 수지층(31I)의 형성에 있어서의 일 실시예를 설명한다.

1방향으로 연장되는 전극군을 형성한 후의 절연성 수지층(31I)의 형성은, 이하와 같이 해서 행하였다. 절연성 재료로서는, 유전율이 2 이상 4 이하의 광투과성이 높은 아크릴계 UV 경화성의 점착 시트를 사용하였다.

아크릴계의 UV 경화성의 점착 시트를, 전극군을 보호할 수 있는 크기로 잘라내서 라미네이트하였다. 그 후, 1000mJ 정도의 UV 광을 UV 경화성의 점착 시트에 조사하고, UV 경화성의 점착 시트를 경화시켰다. 이에 의해, 전극군 중의 소정 부분에 절연성 수지층(31I)을 형성하였다.

이 절연성 수지층(31I)의 위에서부터 기재 전체를 덮도록 동일한 두께의 구리박을 부착하고 나서 다시 에칭을 행하고, 절연성 수지층(31I)의 하층인 전극군과 직교하는 다른 전극군을 형성하였다. 그 후에, 절연성 수지층(31I)의 하층인 전극군과, 절연성 수지층(31I)의 상층인 전극군의 각각에 대하여, 평면에서 보았을 때 시인되는 부위에, 흑화 처리를 일괄해서 행하였다. 흑화 처리는, 하나의 전극군마다 2회로 나누어 행해도 상관없다.

[치환 흑화 처리]

계속해서, 흑화 처리 중에서 바람직한 처리인 Pd 치환 처리에 대해서 이하에 설명한다.

상술한 바와 같이, 전극 패턴의 표면에 흑색을 정착시키는 처리인 흑화 처리에는, 황화 흑화 처리, 치환 흑화 처리, 산화 흑화 처리, 도금 흑화 처리, 조화 흑화 처리를 들 수 있다. 이들 중에서 도금 흑화 처리나 조화 흑화 처리는, 황화 흑화 처리나 치환 흑화 처리에 비하여, 흑화층 BL의 저항값이 높아지는 경향을 갖고 있다. 또한, 도금 흑화 처리에서는, 도금액에 요구되는 온도가 80℃ 이상이기 때문에, 이러한 도금액에 침지되는 기재에 대한 대미지는 다른 처리와 비교해서 크다.

또한, 산화 흑화 처리에서는, 센서 기체(20)의 외부와 전극을 접속하는 패드 등의 단자에까지 흑화층 BL의 형성이 진행되기 때문에, 센서 기체(20)의 외부와 전극의 접촉 저항값이 높아지는 경향을 갖고 있다. 또한, 황화 흑화 처리에서는, 흑화층 BL의 형상이 바늘 형상으로 되는 경향을 갖고, 도금 흑화 처리나 조화 흑화 처리보다도 경도이기는 하지만, 흑화층 BL이 박리되거나, 흑화층 BL을 갖는 전극의 선 폭이 커지거나 할 우려가 있다.

이러한 점에서, 전극 표면의 금속 원자를 다른 원자로 치환하거나, 또는 전극 표면의 금속 원소를 다른 원소의 화합물로 치환하는 치환 흑화 처리이면, 상술한 전극의 시인성이 억제되는 것 외에, 전극 표면에 있어서의 저저항화를 도모하는 것도 가능하다.

전극 표면의 금속 원자로 바뀌는 원자는, 금속 원자보다도 이온화 경향이 낮은 원자이며, 전극 표면에 있어서 흑색을 나타내는 원자이면 된다. 예를 들어, 전극 표면의 금속 원자가 Cu인 구성이면, 전극 표면의 금속 원자로 바뀌는 원자로서, Pd, Hg, Ag, Ir, Pt, Au로 이루어지는 군에서 선택되는 하나의 원소를 들 수 있다. 또한, 전극 표면의 금속 원소로 바뀌는 다른 원소의 화합물로서, Pd, Hg, Ag, Ir, Pt, Au로 이루어지는 군에서 선택되는 하나의 원소의 화합물을 들 수 있다. 이러한 원소를 포함하는 흑화 처리액의 온도는 55℃ 이하이고, 전극 패턴이 형성된 기재가 흑화 처리액에 침지되는 시간은, 흑화층 BL의 두께가 0.2㎛ 이하가 되는 시간이며, 또한 120sec 이하이다. 또한, 전극 패턴이 형성된 기재가 흑화 처리액에 침지되는 시간은, 흑화 처리 후에 있어서의 전극 패턴의 폭 변화가 0.3㎛ 이하인 것이 바람직하다.

특히, 전극 표면의 금속 원자로 바뀌는 원자는 Pd인 것이 바람직하다. Pd는, Au나 Pt보다도 일반적으로 저렴하고, Au나 Pt와 비교해서 이온화가 용이하며, 이온화된 상태도 안정되어 있다. 예를 들어, Pt를 왕수에 용해시키거나, 또는 염화 Pt를 희염산에 용해시켜서 Pt를 이온화시키는 것은 가능하지만, 이렇게 해서 이온화된 상태를 안정시키는 것은, Pd와 비교해서 매우 어렵다. 또한, Pd는, Ir과 비교해도 이온화가 용이하며, 이온화된 상태도 안정되어 있다. 또한, Pd의 이온화 경향과 Cu의 이온화 경향의 차는, Ag의 이온화 경향과 Cu의 이온화 경향의 차보다도 크기 때문에, 이러한 점에 있어서도, 전극 표면의 금속 원자로 바뀌는 원자는 Ag보다도 Pd인 것이 바람직하다.

전극 표면의 금속 원자로 바뀌는 원자가 Pd일 때, 흑화 처리액인 Pd 용액에 있어서의 Pd 농도는 100ppm 이상 500ppm 이하가 바람직하고, 보다 바람직하게는 200ppm 이상 300ppm이다. Pd 농도가 100ppm 이상 500ppm 이하이면, Pd 농도가 낮은 것에 의한 치환 반응의 정체가 억제되고, 또한 Pd 농도가 높은 것에 의한 치환 반응의 과도한 진행이 억제된다. 또한, Pd 용액에 있어서의 pH는, 1.5 이상 2.5 이하인 것이 바람직하고, 보다 바람직하게는 1.8 이상 2.1 이하이다. 흑화 처리액의 pH가 1.5 이상 2.5 이하이면, Pd에 있어서의 이온화 상태를 흑화 처리액에 있어서 안정적으로 유지하는 것이 가능하다. 또한, Pd 용액의 온도는 상온 이상 55℃ 이하이고, 바람직하게는 35℃ 이상 55℃ 이하이다. 흑화 처리액의 온도가 상온 이상 55℃ 이하이면, 이것도 또한 Pd에 있어서의 이온화 상태를 흑화 처리액에 있어서 안정적으로 유지하는 것이 가능하다. 그리고, 전극 패턴이 형성된 기재가 Pd 용액에 침지되는 시간은 120초 이하이고, 바람직하게는 10초 이상 120초 이하이고, 보다 바람직하게는 45초 이상 60초 이하이다.

[실시예 6]

상술한 치환 흑화 처리의 일례인 Pd 치환 처리에 대해서 이하에 설명한다.

Pd 치환 처리는, 전처리, 전처리 수세, 흑화 처리, 흑화 수세, 건조를 이 순서로 포함한다. 전처리, 전처리 수세, 흑화 처리, 흑화 수세 및 건조에 있어서의 조건의 일례를 표 2에 나타낸다.

전처리에 있어서는, 전극 패턴이 형성된 기재가 딥 방식에 의해 약 2%의 황산에 침지된다. 전처리에 있어서의 처리 온도는 상온이며, 전극 패턴이 황산에 침지되는 시간은 20초 이상 60초 이하이다. 전처리 수세에 있어서는, 전처리 후의 전극 패턴이 스프레이 방식에 의해 수세된다. 전처리 수세에 있어서의 처리 온도는 상온이며, 수세되는 시간은 20초 이상 40초 이하이다.

흑화 처리에 있어서는, 전처리 수세 후의 전극 패턴이 딥 방식에 의해 조합액인 흑화 처리액에 침지된다. 흑화 처리액은, 염산과 염화팔라듐을 포함하고, 이들 이외의 성분으로서 무기 화합물 및 질소계 유기 화합물을 포함한다. 흑화 처리액에 있어서의 pH는, 1.99이며, 흑화 처리액에 있어서의 팔라듐 농도는, 250ppm이다. 또한, 흑화 처리액의 온도는, 45℃이고, 이러한 흑화 처리액에 전극 패턴이 침지되는 시간은 45초 이상 60초 이하이다.

흑화 수세에 있어서는, 흑화 처리 후의 전극 패턴이 스프레이 방식에 의해 수세된다. 전처리 수세에 있어서의 처리 온도는 상온이며, 수세되는 시간은 20초 이상 40초 이하이다.

건조에 있어서는, 흑화 수세 후의 전극 패턴에 70℃의 열풍이 에어 나이프로서 20초간 분사된다.

그리고, 선 폭이 서로 상이한 3개의 전극 패턴의 각각에 대하여, 상술한 Pd 치환 처리를 실시하였다. 결과로서, 어떠한 전극 패턴에 있어서도, 흑화층 BL의 위치는, 전극 패턴이 갖는 면 중에서 기재와 대향하는 면 이외의 모든 부분인 것이 확인되었다. 즉, 전극 패턴이 갖는 면 중에서 기재와 대향하는 면이 저면일 때, 전극 패턴에 있어서의 측면이나 정상면에 흑화층 BL이 형성되어 있는 것이 확인되었다.

Pd 치환 처리 전의 전극 패턴에 있어서의 저항값과, Pd 치환 처리 후의 전극 패턴에 있어서의 저항값의 차이를 표 3에 나타낸다. 또한, Pd 치환 처리 전의 전극 패턴에 있어서의 선 폭과, Pd 치환 처리 후의 전극 패턴에 있어서의 선 폭의 차이를 표 4에 나타낸다. 또한, 센서 기체의 외부와 전극 패턴 사이의 접촉 저항값에 대해서, Pd 치환 처리 전의 전극 패턴의 접촉 저항값과, Pd 치환 처리 후의 전극 패턴의 접촉 저항값의 차이를 표 5에 나타낸다. 또한, Pd 치환 처리 전의 전극 패턴에 있어서의 반사율과, Pd 치환 처리 후의 전극 패턴에 있어서의 반사율의 차이를 표 6 및 도 13에 나타낸다. 또한, 패턴 A에 있어서의 Pd 치환 처리 전의 선 폭은 4.35㎛이며, 패턴 B에 있어서의 Pd 치환 처리 전의 선 폭은 3.95㎛이며, 패턴 C에 있어서의 Pd 치환 처리 전의 선 폭은 3.56㎛이다.

표 3이 나타내는 바와 같이, 패턴 A로부터 패턴 C까지의 어느 패턴에 있어서도, 제1 전극에 있어서의 저항값의 상승률은 4.0% 이상 9.1% 이하이고, 또한 제2 전극에 있어서의 저항값의 상승률은 5.9% 이상 14.8% 이하인 것이 확인되었다. 즉, 상술한 Pd 치환 처리에 의하면, Pd 치환 처리 전후에 있어서의 저항값의 상승률이 20% 이하인 것이 확인되었다.

표 4가 나타내는 바와 같이, 상술한 Pd 치환 처리에 의한 선 폭의 변화량ΔW는, 0.18㎛, 0.07㎛ 및 0.12㎛이며, 모두 0.3㎛ 이하인 것이 확인되었다.

표 5가 나타내는 바와 같이, 상술한 Pd 치환 처리 후의 접촉 저항값 RA는, Pd 치환 처리 전의 저항값보다도 높을 때와 낮을 때가 확인되고, 어느 쪽에 있어서도 0.1Ω 이하의 저저항값인 것이 확인되었다.

표 6이 나타내는 바와 같이, 상술한 Pd 치환 처리 후의 반사율은, 400㎚ 이상 600㎚ 이하의 파장 영역에 있어서, 거의 일정값이며, 600㎚ 이상 780㎚ 이하의 파장 영역에 있어서, 파장이 길수록 높은 경향을 나타냈다. 이러한 Pd 치환 처리 후의 반사율은, 400㎚ 이상 780㎚ 이하의 파장 영역에 있어서, Pd 치환 처리 전보다도 큰 억제가 확인되었다. 그리고, 도 13의 실선이 나타내는 바와 같이, Pd 치환 처리 후의 반사율은, 400㎚ 이상 780㎚ 이하의 파장 영역에 있어서, 어떠한 파장에 있어서도 반사율이 20% 이하인 것이 확인되었다. 도 13의 파선이 나타내는 바와 같이, Pd 치환 처리 전의 반사율과 비교하여, Pd 치환 처리 후의 반사율은, 600㎚ 이상 780㎚ 이하의 파장 영역에 있어서 큰 저하가 확인되었다. 또한, 400㎚ 이상 600㎚ 이하의 파장 영역에 있어서는, 반사율이 10% 이하이며, 흑화 처리 후의 전극 패턴의 색이 청색으로부터 흑색을 강하게 띠고 있는 것이 확인되었다.

이상, 상기 실시 형태에 따르면 이하에 열거하는 효과가 얻어진다.

(1) 전극이 갖는 면 중에서 경사 방향으로 보이는 측면에 흑화층 BL이 위치해 있다. 또한, 흑화층 BL의 위치는, 전극이 갖는 면 중에서 측면 이외의 부위에도 이르러 있다. 그러므로, 금속 특유의 반사 광택을 전극의 측면에 있어서 억제하는 것이 가능하며, 또한 이 표층 이외에는, 금속이 갖는 낮은 저항값을 보유시키는 것도 가능하다. 결과로서, 전극의 저항값이 높아지는 것을 경감해서 전극의 시인성을 억제하는 것이 가능하다.

(2) 흑화층 BL의 표면 저항률이 1Ω/□ 미만이기 때문에, 측면에 흑화층 BL을 갖는 전극에 있어서도, 흑화층 BL의 형성에 의해 전극의 저항값이 높아지는 것이 억제된다.

(3) 흑화층 BL의 반사율이 400㎚ 이상 780㎚ 이하인 가시 영역에 있어서 20% 미만이기 때문에, 상기 (1)에 기재된 효과가 더욱 현저해진다.

(4) 흑화층 BL의 두께가 0.2㎛ 이하이기 때문에, 서로 인접하는 전극간의 간극이 1㎛ 이상이면, 서로 인접하는 전극간의 간극이 흑화층 BL에 의해 메워지는 것 또는 서로 인접하는 전극간이 흑화층 BL을 통해서 단락되는 것이 충분히 억제된다.

(5) 흑화층 BL이 치환 흑화 처리에 의해 형성되기 때문에, 도금 흑화 처리나 조화 흑화 처리와 비교하여, 전극의 저항값이 향상되는 것을 억제할 수 있다. 또한, 황화 흑화 처리와 비교하여, 전극으로부터 흑화층 BL이 박리되어 떨어지는 것도 억제된다.

또한, 상기 실시 형태는, 이하와 같이 적절히 변경해서 실시할 수도 있다.

·흑화층 BL의 두께는 0.2㎛보다도 커도 되고, 전극에 요구되는 저항값, 나아가서는, 터치 패널에 요구되는 검출 정밀도가 얻어지는 범위이면 된다.

·흑화층 BL의 반사율은 400㎚ 이상 780㎚ 이하의 가시 영역에 있어서 20% 이상이어도 되고, 요는, 흑화층 BL이 형성되기 이전의 도전막 반사율보다도 낮은 반사율이면 된다.

·흑화층 BL의 표면 저항률은 1Ω/□ 이상이어도 되고, 흑화층 BL의 두께와 마찬가지로, 전극에 요구되는 저항값, 나아가서는, 터치 패널에 요구되는 검출 정밀도가 얻어지는 범위이면 된다.

BL : 흑화층
W31 : 전극 폭
W31B : 벌크 폭
10 : 표시 패널
20 : 센서 기체
22 : 커버층
31DP : 제1 전극
31KS : 정상면
33SP : 제2 전극

Claims

제1 면을 갖는 기재와,
상기 제1 면에 위치하는 복수의 전극을 구비하고,
복수의 상기 전극의 각각은,
상기 제1 면과 접촉하는 저면과,
상기 제1 면으로부터 노출된 면이며 상기 저면과 대향하는 정상면과,
상기 제1 면으로부터 노출된 면이며 상기 저면과 상기 정상면을 연결하는 측면과,
표층인 흑화층이며, 상기 저면 및 상기 정상면 중 적어도 하나와 상기 측면이, 상기 흑화층의 표면을 구성하고 있는 상기 흑화층을 구비하고,
상기 흑화층의 표면 저항률은 1Ω/□ 미만인 터치 센서 기판.
제1항에 있어서,
상기 흑화층의 두께는, 0.2㎛ 이하인 터치 센서 기판.
제1항 또는 제2항에 있어서,
상기 흑화층의 반사율은, 400㎚ 이상 780㎚ 이하의 가시 영역에 있어서 20% 미만인 터치 센서 기판.
복수의 제1 전극과, 복수의 제2 전극과, 복수의 상기 제1 전극과 복수의 상기 제2 전극 사이에 끼워지는 투명 유전체층을 구비하는 센서 기체와,
상기 센서 기체를 덮는 커버층과,
상기 제1 전극과 상기 제2 전극 사이의 정전 용량을 측정하는 주변 회로를 구비하는 터치 패널이며,
상기 터치 패널이, 제1항 또는 제2항에 기재된 터치 센서 기판을 포함하고, 상기 복수의 제1 전극 및 상기 복수의 제2 전극 중 적어도 하나는, 상기 터치 센서 기판이 구비하는 상기 제1 면에 위치하는 복수의 전극인 것을 특징으로 하는 터치 패널.
정보를 표시하는 표시 패널과,
상기 표시 패널이 표시하는 상기 정보를 투과하는 터치 패널과,
상기 터치 패널을 구동하는 구동 회로를 구비하고,
상기 터치 패널은, 제4항에 기재된 터치 패널인 표시 장치.
제1 면을 갖는 기재에 금속제의 복수의 전극 패턴을 형성하는 공정이며, 복수의 상기 전극 패턴의 각각이, 상기 제1 면과 접촉하는 저면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 대향하는 정상면과, 상기 제1 면으로부터 노출된 면이며 상기 저면과 상기 정상면을 연결하는 측면을 구비하는 상기 공정과,
복수의 상기 전극 패턴의 각각에, 황화 흑화 처리와 치환 흑화 처리 중 어느 한쪽인 흑화 처리를 실시하여, 상기 저면 및 상기 정상면 중 적어도 하나와 상기 측면을, 표층인 흑화층으로 바꾸는 공정을 포함하는 터치 센서 기판의 제조 방법.
제6항에 있어서,
상기 흑화 처리는, Pd 이온을 포함하는 용액인 흑화 처리액에 상기 전극 패턴을 침지하고, 상기 전극 패턴을 구성하는 금속과 상기 Pd 이온과의 치환 반응에 의해 상기 전극 패턴에 흑화층을 형성하는 치환 흑화 처리이며,
상기 흑화 처리액의 온도가, 55℃ 이하이고,
상기 흑화 처리액에 상기 전극 패턴이 침지되는 시간이, 120초 이하이며, 또한 상기 흑화층의 두께가 0.2㎛ 이하인 길이로 설정되어 있는 터치 센서 기판의 제조 방법.
제7항에 있어서,
상기 흑화 처리액의 온도가, 35℃ 이상 55℃ 이하이고,
상기 흑화 처리액에 있어서의 Pd 농도가, 100ppm 이상 500ppm 이하이고,
상기 흑화 처리액에 있어서의 pH가, 1.5 이상 2.5 이하이고,
상기 흑화 처리액에 상기 전극 패턴이 침지되는 시간은 10초 이상 120초 이하이며, 또한 상기 흑화층의 두께가 0.2㎛ 이하인 길이로 설정되어 있는 터치 센서 기판의 제조 방법.
제8항에 있어서,
상기 흑화 처리액에 상기 전극 패턴이 침지되는 시간은, 상기 흑화 처리 전후에 있어서의 상기 전극 패턴의 선 폭의 변화가 0.3㎛ 이하인 길이로 설정되어 있는 터치 센서 기판의 제조 방법.