KR102426215B1 - 인쇄회로기판 및 이를 포함하는 모듈 - Google Patents

인쇄회로기판 및 이를 포함하는 모듈 Download PDF

Info

Publication number
KR102426215B1
KR102426215B1 KR1020180154667A KR20180154667A KR102426215B1 KR 102426215 B1 KR102426215 B1 KR 102426215B1 KR 1020180154667 A KR1020180154667 A KR 1020180154667A KR 20180154667 A KR20180154667 A KR 20180154667A KR 102426215 B1 KR102426215 B1 KR 102426215B1
Authority
KR
South Korea
Prior art keywords
layer
antenna
core layer
laminate
flexible
Prior art date
Application number
KR1020180154667A
Other languages
English (en)
Other versions
KR20200067621A (ko
Inventor
민태홍
김주호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180154667A priority Critical patent/KR102426215B1/ko
Priority to CN201910903175.6A priority patent/CN111278211B/zh
Priority to US16/674,460 priority patent/US11272613B2/en
Publication of KR20200067621A publication Critical patent/KR20200067621A/ko
Application granted granted Critical
Publication of KR102426215B1 publication Critical patent/KR102426215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 코어층과 상기 코어층의 양측에 적층된 복수의 절연층을 포함하는 적층체; 및 상기 적층체의 일면에 형성된 제1 안테나를 포함하고, 상기 코어층의 두께는 상기 복수의 절연층 중 어느 한 층의 두께보다 크고, 상기 코어층의 유전상수는 상기 복수의 절연층 중 상기 한 층의 유전상수보다 크다.

Description

인쇄회로기판 및 이를 포함하는 모듈{PRINTED CIRCUIT BOARD AND MODULE HAVING THE SAME}
본 발명은 인쇄회로기판 및 이를 포함하는 패키지에 관한 것이다.
각국에서는 전세계적으로 5G 상용화를 위한 기술개발에 총력을 기울이고 있다. 5G 시대의 10GHz 이상 주파수 대역에서의 원활한 신호 전송을 위해서는 기존에 존재하는 재료 및 구조로는 대응이 어려울 수 있다. 이에 따라, 수신된 고주파 신호를 손실 없이 메인 보드까지 전송하기 위한 새로운 재료 및 구조 개발이 이루어지고 있다.
공개특허공보 10-2004-0085374 (공개: 2004.10.08)
본 발명의 일 측면에 따르면, 코어층과 상기 코어층의 양측에 적층된 복수의 절연층을 포함하는 적층체; 및 상기 적층체의 일면에 형성된 제1 안테나를 포함하고, 상기 코어층의 두께는 상기 복수의 절연층 중 어느 한 층의 두께보다 크고, 상기 코어층의 유전상수는 상기 복수의 절연층 중 상기 한 층의 유전상수보다 큰 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 코어층과 상기 코어층의 양측에 상하로 적층된 복수의 절연층을 포함하는 적층체; 상기 적층체의 일면에 형성된 제1 안테나; 및 상기 적층체의 타면에 실장된 전자소자를 포함하고, 상기 코어층의 두께는 상기 복수의 절연층 중 어느 한 층의 두께보다 크고, 상기 코어층의 유전상수는 상기 복수의 절연층 중 상기 한 층의 유전상수보다 큰 패키지가 제공된다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판을 포함하는 패키지를 나타낸 도면.
도 3 및 도 4는 본 발명의 제2 실시예에 따른 인쇄회로기판과 이를 포함하는 패키지를 나타낸 도면.
도 5 및 도 6은 본 발명의 제3 실시예에 따른 인쇄회로기판과 이를 포함하는 패키지를 나타낸 도면.
도 7 및 도 8은 본 발명의 제4 실시예에 따른 인쇄회로기판과 이를 포함하는 패키지를 나타낸 도면.
본 발명에 따른 인쇄회로기판 및 이를 포함하는 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
이하, 인쇄회로기판 및 이를 포함하는 패키지의 다양한 실시예를 구분하여 설명하지만, 어느 한 실시예에 대한 설명이 다른 실시예에도 적용될 수 있음을 배제하지 않는다. 어느 한 실시예에 대한 설명은, 양립 불가한 관계가 아니라면 다른 실시예에도 적용될 수 있다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판을 포함하는 패키지를 나타낸 도면이다.
도 1을 참조하면, 발명의 제1 실시예에 따른 인쇄회로기판은, 적층체(100) 및 제1 안테나(A1)를 포함할 수 있다.
적층체(100)는 코어층(110)과 복수의 절연층(120)을 포함한다. 특히, 복수의 절연층(120)은 코어층(110)의 양측에 적층될 수 있다. 복수의 절연층(120)은 굴곡성이 상대적으로 높은 유연층과 굴곡성이 상대적으로 낮은 비(非)유연층을 포함할 수 있으나, 본 발명의 제1 실시에에서는 복수의 절연층(120)이 비유연층만 포함한다.
코어층(110)은 유전체로 형성될 수 있고, PTFE(Polytetrafluoroethylene) 또는 PFA(perfluoroalkoxy) 중 적어도 하나를 포함할 수 있다. 코어층(110)의 두께는 200~300um일 수 있다. 코어층(110)은 무기필러를 함유할 수 있다.
복수의 절연층(비유연층)(120)은 상대적으로 굴곡성이 작은 수지재로 형성되며, 에폭시(epoxy) 수지 및/또는 이미다졸(imidazole) 수지를 포함할 수 있다. 비유연층(120)은 유리 섬유와 같은 섬유 보강재를 포함할 수 있으며, 이러한 비유연층(120)은 섬유 보강재가 함유된 에폭시 수지로서 프리프레그(prepreg)일 수 있다. 한편, 비유연층(120)은 무기필러를 함유할 수 있다. 복수의 절연층(비유연층)(120) 중 한 층의 두께는 코어층(110)의 두께보다 작을 수 있다.
코어층(110)의 유전상수(dielectric constant) 또는 비유전율(relative dielectric constant)은 복수의 절연층(비유연층)(120) 중 어느 한 층의 유전상수(dielectric constant) 또는 비유전율(relative dielectric constant)보다 클 수 있다. 즉, 코어층(110)과 어느 한 비유연층(120A)을 비교할 때, 코어층(110)의 두께가 상기 비유연층(120A)의 두께보다 크고, 코어층(110)의 유전상수는 상기 비유연층(120A)의 유전상수보다 클 수 있다. 특히, 코어층(110)의 유전상수는 상기 비유연층(120A)의 유전상수보다 2배 이상 클 수 있다.
코어층(110)의 유전정접(dielectric dissipation factor, Df)은 복수의 절연층(비유연층)(120) 중 어느 한 층의 유전정접보다 작을 수 있다. 코어층(110)의 유전정접은 0.003 이하일 수 있다. 코어층(110)과 어느 한 비유연층(120A)을 비교할 때, 코어층(110)의 두께가 상기 비유연층(120A)의 두께보다 크고, 코어층(110)의 유전상수는 상기 비유연층(120A)의 유전상수보다 크고, 코어층(110)의 유전정접은 상기 비유연층(120A)의 유전정접보다 작을 수 있다.
또한, 코어층(110)의 강성은 복수의 절연층(비유연층)(120) 중 어느 한 층의 강성 이하일 수 있다. 즉, 코어층(110)과 어느 한 비유연층(120A)을 비교할 때, 코어층(110)의 두께가 상기 비유연층(120A)의 두께보다 크고, 코어층(110)의 유전상수는 상기 비유연층(120A)의 유전상수보다 크고, 코어층(110)의 유전정접은 상기 비유연층(120A)의 유전정접보다 작고, 코어층(110)의 강성은 상기 비유연층(120A)의 강성 이하일 수 있다.
코어층(110)의 양면에는 회로(C0)가 형성될 수 있고, 양면 각각에 형성된 회로(C0)는 코어층(110)을 관통하는 관통비아(TV)에 의해 전기적으로 연결될 수 있다.
비유연층(120)의 일면에는 회로(C11, C12)가 형성될 수 있다. 코어층(110)의 일측에 형성된 회로(C11)의 적어도 일부는 그라운드(G)로 사용될 수 있고, 그라운드(G)로 사용되는 회로(C11)는 코어층(110)의 일면에 형성된 회로(C0)의 일부와도 연결될 수 있다. 한편, 코어층(110)의 타측에 형성된 회로(C12)는 코어층(110)의 타면에 형성된 회로(C0)와 전기적으로 연결될 수 있고, 코어층(110)의 타측에 형성된 회로(C12)의 적어도 일부는 피딩라인(feeding line)으로 사용될 수 있다. 또한, 코어층(110)의 타측에 형성된 회로(C12)의 일부는 전자소자 실장을 위한 실장용 패드(P1, P2)와 연결될 수 있다.
그라운드(G)로 사용되는 회로(C11)는 이너비아(IV11)와 연결될 수 있고, 복수의 회로(C11)는 복수의 이너비아(IV11)로 연결될 수 있으며, 이러한 복수의 이너비아(IV11)는 수직으로 스택(stack)될 수 있다. 한편, 코어층(110)의 타측에 형성된 회로(C12)는 이너비아(IV12)와 연결될 수 있다.
제1 안테나(A1)는 적층체(100)의 일면에 형성되어 신호를 수신 또는 송신할 수 있다. 제1 안테나(A1)는 최외층에 위치한 비유연층(120)의 일면에 형성될 수 있다. 제1 안테나(A1)는 패치 안테나를 포함할 수 있고, 복수의 패치 안테나를 포함하여 안테나 어레이(array)를 형성할 수 있다. 한편, 패치 안테나의 형상은 사각형일 수 있으나, 이에 제한되는 것은 아니다. 한편, 제1 안테나(A1)는 패치 안테나뿐만 아니라 다이폴(dipole) 안테나, 모노폴(monopole) 안테나 등을 포함할 수 있다.
본 실시예에 따른 인쇄회로기판은 제2 안테나(A2), 추가 안테나(A3), 솔더레지스트층(SR)을 더 포함할 수 있다.
제2 안테나(A2)는 제1 안테나(A1)와 상하로 대응되도록 적층체(100) 내에 형성된다. 여기서, '상하로 대응된다'는 것은 제1 안테나(A1)의 어느 지점으로부터 적층체(100)의 두께 방향으로 연장된 가상의 선이 제2 안테나(A2)에 이를 수 있다는 의미이다. 즉, 제1 안테나(A1)와 제2 안테나(A2)와 상하로 적어도 일부 중첩될 수 있다. 제2 안테나(A2)는 제1 안테나(A1)와 동일한 종류의 안테나일 수 있고, 예를 들어, 제1 안테나(A1) 및 제2 안테나(A2)는 모두 패치 안테나로서, 안테나 어레이를 형성할 수 있다. 이 경우, 제1 안테나(A1)의 어레이 전체와 제2 안테나(A2)의 어레이 전체가 상하로 대응될 수 있다.
제2 안테나(A2)는 코어층(110)의 일면(제1 안테나(A1)를 대향하는 면, 도 1에서 상면)에 형성될 수 있다. 또한, 제2 안테나(A2)는 코어층(110)을 관통하는 관통비아(TV)와 전기적으로 연결될 수 있다.
제1 안테나(A1)와 제2 안테나(A2) 사이에는 복수의 절연층(비유연층)(120) 중 적어도 일부가 배치될 수 있다. 즉, 코어층(110)의 상측에 복수의 비유연층(120)이 적층되고, 제1 안테나(A1)는 최외층에 위치한 비유연층(120)의 일면에 형성되고, 제2 안테나(A2)는 코어층(110)의 일면에 형성될 수 있다. 제1 안테나(A1)와 제2 안테나(A2)는 비아를 통해 직접적으로 연결되거나, 직접적으로 연결되지 않더라도 제1 안테나(A1)와 제2 안테나(A2) 사이에 배치된 비유연층(120)이 유전체이고, 제1 안테나(A1)와 제2 안테나(A2) 사이에 전기적 상호작용이 일어날 수 있다.
한편, 제1 안테나(A1)와 제2 안테나(A2) 사이에는 제3 내지 제N 안테나가 더 형성될 수 있다. 예를 들어, 제1 안테나(A1)와 제2 안테나(A2) 사이에 배치된 각각의 비유연층(120)의 일면에, 제1 안테나(A1) 및 제2 안테나(A2)와 대응되는 안테나(제3 내지 제N 안테나)가 형성될 수 있다. 또한, 제2 내지 제N 안테나는 삭제 가능하며, 제1 안테나(A1) 단독으로도 기능할 수 있다.
추가 안테나(A3)는 적층체(100)의 내부에 형성되며, 제1 안테나(A1)와 별도의 신호를 송신 또는 수신할 수 있다. 추가 안테나(A3)는 코어층(110)의 타측(제1 안테나(A1)를 대향하지 않는 측, 도 1에서 하측)에 위치할 수 있다. 결과적으로 제1 안테나(A1)와 추가 안테나(A3)는 코어층(110)을 기준으로 서로 반대측에 위치할 수 있다.
추가 안테나(A3)는 제1 안테나(A1)와 다른 종류의 안테나일 수 있고, 예를 들어, 제1 안테나(A1)는 패치 안테나고, 추가 안테나(A3)는 모노폴 안테나 또는 다이폴 안테나일 수 있다. 추가 안테나(A3)에 의하면, 한 인쇄회로기판 내에서 다양한 신호를 처리할 수 있다.
솔더레지스트층(SR)은 적층체(100)의 양측에 적층되며, 그라운드(G)로 사용되는 회로(C11)와 제1 안테나(A1)를 노출시키도록 적층체(100)의 일면에 적층되고, 실장용 패드(P1, P2)를 노출시키도록 적층체(100)의 타면에 적층된다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 패키지는, 인쇄회로기판; 및 인쇄회로기판에 실장된 전자소자를 포함한다. 여기서의 인쇄회로기판은, 상술한 제1 실시예에 따른 인쇄회로기판과 동일하므로, 중복된 설명을 생략한다.
전자소자는 제1 안테나(A1)로부터 수신한 신호, 또는 제1 안테나(A1)로 송신할 신호를 처리할 수 있고, 능동소자, 수동소자, 집적회로 등 다양할 수 있다. 전자소자는 다양한 종류의 소자를 포함하여 전자소자 모듈(module)을 형성할 수 있다. 예를 들어, 전자소자는 RFIC 등의 집적회로(E1)와 커패시터와 같은 수동소자(E2)를 포함할 수 있다. 집적회로(E1)와 수동소자(E2) 각각은 복수로 형성될 수 있다.
전자소자는 인쇄회로기판에 도전성부재(CM)로 실장되며, 도전성부재(CM)는 주석 등의 저융점금속을 포함한 솔더부재일 수 있다. 구체적으로 전자소자에는 패드가 형성되고, 인쇄회로기판에도 실장용 패드(P1, P2)가 형성되어, 전자소자의 패드와, 인쇄회로기판의 실장용 패드(P1, P2)가 서로 도전성부재(CM)로 접합될 수 있다.
본 실시예에 따른 패키지에서, 전자소자가 몰딩재(M)로 몰딩될 수 있다. 몰딩재는 수지를 포함할 수 있고, 구체적으로 EMC(Epoxy Molding Compound)일 수 있다.
패키지가 외부기판(B)(예를 들어, 메인보드)과 결합함에 있어서, 패키지는 별도의 연성기판(FB)과 결합되는데, 구체적으로 패키지의 단자패드(P0)와 연성기판(FB)의 제1 단자(T1)가 도전성부재(CM)로 접합될 수 있다. 상기 연성기판(FB)은 외부기판(B) 측으로 연장 및 굴곡되고, 상기 연성기판(FB)의 제2 단자(T2)가 외부기판(B)의 단자(T)와 도전성부재(CM)로 접합됨으로써, 패키지와 외부기판(B)이 전기적으로 연결될 수 있다.
제1 안테나(A1)가 신호를 수신하는 경우, 수신된 신호는 적층체(100)의 회로를 경유하여 전자소자로 전달되고, 전자소자에서 처리된 신호는 상기 연성기판(FB)의 회로를 경유하여 외부기판(B)으로 전달될 수 있다. 또한, 반대로 제1 안테나(A1)가 신호를 송신하는 경우에는, 외부기판(B)에서 연성기판(FB)의 회로를 경유하여 전자소자로 신호가 전달된 후, 전자소자에서 처리된 신호가 적층체(100)의 회로를 통해 제1 안테나(A1)로 전달될 수 있다.
제2 실시예
도 3 및 도 4는 본 발명의 제2 실시예에 따른 인쇄회로기판과 이를 포함하는 패키지를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판은 적층체(100) 및 제1 안테나(A1)를 포함할 수 있다.
적층체(100)는 코어층(110)과 복수의 절연층(120)을 포함한다. 특히, 복수의 절연층은 코어층(110)의 양측에 적층될 수 있다. 복수의 절연층(120)은 굴곡성이 상대적으로 높은 유연층(122)과 굴곡성이 상대적으로 낮은 비(非)유연층(121)을 포함할 수 있고, 본 발명의 제2 실시에에서는 복수의 절연층(120)이 유연층(122)과 비유연층(121)을 모두 포함한다.
코어층(110)은 유전체로 형성될 수 있고, PTFE(Polytetrafluoroethylene) 또는 PFA(perfluoroalkoxy) 중 적어도 하나를 포함할 수 있다. 코어층(110)의 두께는 200~300um일 수 있다. 코어층(110)은 무기필러를 함유할 수 있다.
복수의 절연층(120) 중, 비유연층(121)은 상대적으로 굴곡성이 작은 수지재로 형성되며, 에폭시(epoxy) 수지 및/또는 이미다졸(imidazole) 수지를 포함할 수 있다. 비유연층(121)은 유리 섬유와 같은 섬유 보강재를 포함할 수 있으며, 이러한 비유연층(121)은 섬유 보강재가 함유된 에폭시 수지로서 프리프레그(prepreg)일 수 있다. 한편, 비유연층(121)은 무기필러를 함유할 수 있다. 복수의 절연층(120)(유연층(122) 또는 비유연층(121)) 중 한 층의 두께는 코어층(110)의 두께보다 작을 수 있다.
복수의 절연층(120) 중, 유연층(122)은 굴곡성이 큰 수지재로 형성되며, 폴리이미드(PI), 액정폴리머(LCP), PTFE(Polytetrafluoroethylene), 테프론(Teflon), PFA(perfluoroalkoxy), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), PPO(Poly Phenylene Oxide) 중 적어도 하나를 포함할 수 있다.
유연층(122)은 코어층(110) 주변층에 형성되어, 유연층(122)이 코어층(110)과 접촉될 수 있다. 비유연층(121)은 유연층(122)보다 외측에 형성될 수 있으나, 이에 제한되는 것은 아니다.
코어층(110)의 유전상수(dielectric constant) 또는 비유전율(relative dielectric constant)은 복수의 절연층(120) 중 어느 한 층의 유전상수(dielectric constant) 또는 비유전율(relative dielectric constant)보다 클 수 있다. 즉, 코어층(110)과 어느 한 절연층(유연층(120B) 또는 비유연층(120A))을 비교할 때, 코어층(110)의 두께가 상기 절연층(120A 또는 120B)의 두께보다 크고, 코어층(110)의 유전상수는 상기 절연층(120A 또는 120B)의 유전상수보다 클 수 있다. 특히, 코어층(110)의 유전상수는 상기 절연층(120A 또는 120B)의 유전상수보다 2배 이상 클 수 있다.
코어층(110)의 유전정접(dielectric dissipation factor, Df)은 복수의 절연층(120) 중 어느 한 층의 유전정접보다 작을 수 있다. 코어층(110)의 유전정접은 0.003 이하일 수 있다. 코어층(110)과 어느 한 절연층(유연층(120B) 또는 비유연층(120A))을 비교할 때, 코어층(110)의 두께가 상기 절연층(120A 또는 120B)의 두께보다 크고, 코어층(110)의 유전상수는 상기 절연층(120A 또는 120B)의 유전상수보다 크고, 코어층(110)의 유전정접은 상기 절연층(120A 또는 120B)의 유전정접보다 작을 수 있다. 예를 들어, 코어층(110)의 유전정접은 0.003 이하이고, 상기 절연층(120A 또는 120B)의 유전정접은 0.003보다 클 수 있다.
또한, 코어층(110)의 강성은 복수의 절연층(120) 중 어느 한 층의 강성 이하일 수 있다. 즉, 코어층(110)과 어느 한 절연층(유연층(120B) 또는 비유연층(120A))을 비교할 때, 코어층(110)의 두께가 상기 절연층(120A 또는 120B)의 두께보다 크고, 코어층(110)의 유전상수는 상기 절연층(120A 또는 120B)의 유전상수보다 크고, 코어층(110)의 유전정접은 상기 절연층(120A 또는 120B)의 유전정접보다 작고, 코어층(110)의 강성은 상기 절연층(120A 또는 120B)의 강성 이하일 수 있다.
하나의 유연층(122)은 열경화성 수지층(122b)과 열가소성 수지층(122a)을 포함할 수 있고, 열경화성 수지층(122b)은 접착층 역할을 할 수 있다. 열경화성 수지층(122b)은 열가소성 수지층(122a)보다 코어층(110) 측에 위치하며, 코어층(110)과 접하는 유연층(122)에 있어서, 열경화성 수지층(122b)과 코어층(110)이 서로 접촉될 수 있다.
코어층(110)의 양면에는 회로(C0)가 형성될 수 있고, 양면 각각에 형성된 회로(C0)는 코어층(110)을 관통하는 관통비아(TV)에 의해 전기적으로 연결될 수 있다.
복수의 절연층(120)의 일면에는 회로(C11, C12)가 형성될 수 있다. 코어층(110)의 일측에 형성된 회로(C11)의 적어도 일부는 그라운드(G)로 사용될 수 있고, 그라운드(G)로 사용되는 회로(C11)는 코어층(110)의 일면에 형성된 회로(C0)의 일부와도 연결될 수 있다. 한편, 코어층(110)의 타측에 형성된 회로(C12)의 적어도 일부는 피딩라인(feeding line)으로 사용될 수 있다. 또한, 코어층(110)의 타측에 형성된 회로(C12)의 일부는 전자소자 실장을 위한 실장용 패드(P1, P2)와 연결될 수 있다.
그라운드(G)로 사용되는 회로(C11)는 이너비아(IV11)와 연결될 수 있고, 복수의 회로(C11)는 복수의 이너비아(IV11)로 연결될 수 있으며, 이러한 복수의 이너비아(IV11)는 수직으로 스택(stack)될 수 있다. 한편, 코어층(110)의 타측에 형성된 회로(C12)는 이너비아(IV12)와 연결될 수 있다.
제1 안테나(A1)는 적층체(100)의 일면에 형성되어 신호를 수신 또는 송신할 수 있다. 제1 안테나(A1)는 최외층에 위치한 절연층(120)의 일면에 형성될 수 있다. 제1 안테나(A1)는 패치 안테나를 포함할 수 있고, 복수의 패치 안테나를 포함하여 안테나 어레이(array)를 형성할 수 있다. 한편, 패치 안테나의 형상은 사각형일 수 있으나, 이에 제한되는 것은 아니다. 한편, 제1 안테나(A1)는 패치 안테나뿐만 아니라 다이폴(dipole) 안테나, 모노폴(monopole) 안테나 등을 포함할 수 있다.
본 실시예에 따른 인쇄회로기판은 제2 안테나(A2), 추가 안테나(A3), 연성절연층(200), 솔더레지스트층(SR)을 더 포함할 수 있다.
제2 안테나(A2)는 제1 안테나(A1)와 상하로 대응되도록 적층체(100) 내에 형성된다. 여기서, '상하로 대응된다'는 것은 제1 안테나(A1)의 어느 지점으로부터 적층체(100)의 두께 방향으로 연장된 가상의 선이 제2 안테나(A2)에 이를 수 있다는 의미이다. 즉, 제1 안테나(A1)와 제2 안테나(A2)와 상하로 적어도 일부 중첩될 수 있다. 제2 안테나(A2)는 제1 안테나(A1)와 동일한 종류의 안테나일 수 있고, 예를 들어, 제1 안테나(A1) 및 제2 안테나(A2)는 모두 패치 안테나로서, 안테나 어레이를 형성할 수 있다. 이 경우, 제1 안테나(A1)의 어레이 전체와 제2 안테나(A2)의 어레이 전체가 상하로 대응될 수 있다.
제2 안테나(A2)는 코어층(110)의 일면(제1 안테나(A1)를 대향하는 면, 도 3에서 상면)에 형성될 수 있다. 또한, 제2 안테나(A2)는 코어층(110)을 관통하는 관통비아(TV)와 전기적으로 연결될 수 있다.
제1 안테나(A1)와 제2 안테나(A2) 사이에는 복수의 절연층(120) 중 적어도 일부가 배치될 수 있다. 도 3에서는 제1 안테나(A1)와 제2 안테나(A2) 사이에 복수의 비유연층(121)과 복수의 유연층(122)이 모두 개재된다. 특히, 코어층(110) 상측으로 복수의 절연층(120)이 적층되고, 제1 안테나(A1)는 최외층에 위치한 비유연층(121)의 일면에 형성되고, 제2 안테나(A2)는 코어층(110)의 일면에 형성된다. 제1 안테나(A1)와 제2 안테나(A2)는 비아를 통해 직접적으로 연결되거나, 직접적으로 연결되지 않더라도 제1 안테나(A1)와 제2 안테나(A2) 사이에 배치된 절연층(120)이 유전체이고, 제1 안테나(A1)와 제2 안테나(A2) 사이에 전기적 상호작용이 일어날 수 있다.
한편, 제1 안테나(A1)와 제2 안테나(A2) 사이에는 제3 내지 제N 안테나가 더 형성될 수 있다. 예를 들어, 제1 안테나(A1)와 제2 안테나(A2) 사이에 배치된 각각의 절연층(120)의 일면에, 제1 안테나(A1) 및 제2 안테나(A2)와 대응되는 안테나(제3 내지 제N 안테나)가 형성될 수 있다. 또한, 제2 내지 제N 안테나는 삭제 가능하며, 제1 안테나(A1) 단독으로도 기능할 수 있다.
추가 안테나(A3)는 적층체(100)의 내부에 형성되며, 제1 안테나(A1)와 별도의 신호를 송신 또는 수신할 수 있다. 추가 안테나(A3)는 코어층(110)의 타측(제1 안테나(A1)를 대향하지 않는 측, 도 3에서 하측)에 위치할 수 있다. 결과적으로 제1 안테나(A1)와 추가 안테나(A3)는 코어층(110)을 기준으로 서로 반대측에 위치할 수 있다.
추가 안테나(A3)는 제1 안테나(A1)와 다른 종류의 안테나일 수 있고, 예를 들어, 제1 안테나(A1)는 패치 안테나고, 추가 안테나(A3)는 모노폴 안테나 또는 다이폴 안테나일 수 있다. 추가 안테나(A3)에 의하면, 한 인쇄회로기판 내에서 다양한 신호를 처리할 수 있다.
추가 안테나(A3)는 이너비아(IV12)를 통해 적층체(100) 내의 회로(C12)와 전기적으로 연결될 수 있다.
연성절연층(200)은 굴곡성이 크고 유연한 수지재로 형성되며, 폴리이미드(PI), 액정폴리머(LCP), PTFE(Polytetrafluoroethylene), 테프론(Teflon), PFA(perfluoroalkoxy), PPS(Polyphenylene Sulfide), PPE(Polyphenylene Ether), PPO(Poly Phenylene Oxide) 중 적어도 하나를 포함할 수 있다. 연성절연층(200)의 유전정접은 0.002 이하일 수 있다.
연성절연층(200)의 일부 영역은 복수의 절연층(120) 중 어느 한 층과 상하로 접촉되고, 나머지 영역은 적층체(100)의 외측에 위치한다. 연성절연층(200)은 상기 일부 영역이 적층체(100)의 내부에 위치하여, 복수의 절연층(120) 중 두 층과 상하로 접촉될 수 있다. 즉, 두 개의 절연층(120) 사이에 연성절연층(200)이 개재된다. 여기서, 복수의 절연층(120) 중 연성절연층(200)과 접촉되는 층은 유연층(122) 또는 비유연층(121)일 수 있다. 한편, 도 3에 도시된 바와 같이, 연성절연층(200)이 코어층(110)에 근접하여 형성되는 경우, 코어층(110)과 연성절연층(200) 사이에 열경화성 수지층 (122b')이 개재될 수 있다.
연성절연층(200)은 상하로 적층된 복수의 층으로 형성될 수 있다. 또한, 연성절연층(200)은 상하로 적층된 열경화성 수지층(210b)과 열가소성 수지층(210a)을 포함할 수 있고, 열경화성 수지층(210b)은 접착층 역할을 할 수 있다. 연성절연층(200)은 복수의 열경화성 수지층(210b)과 복수의 열가소성 수지층(210a)을 포함할 수 있고, 복수의 열경화성 수지층(210b)과 복수의 열가소성 수지층(210a)은 교대로 반복 적층될 수 있다. 여기서, 연성절연층(200)의 최외층에는 열가소성 수지층(210a)이 위치할 수 있다. 또한, 연성절연층(200)이 코어층(110)에 근접하여 형성되는 경우, 코어층(110)과 열가소성 수지층(210a) 사이에 열경화성 수지층(122b')이 개재될 수 있다.
연성절연층(200)의 단부, 특히 적층체(100) 외측에 위치한 단부에는 접속단자(220)가 형성될 수 있다. 접속단자(220)는 외부기판(B)과의 연결될 수 있고, 구체적으로 외부기판(B)의 단자(T)와 연결될 수 있다. 연성절연층(200)의 접속단자(220)와 외부기판(B)의 단자(T)는 솔더와 같은 도전성부재(CM)로 접합될 수 있다. 한편, 접속단자(220)는 연성절연층(200) 내에 매립되거나, 연성절연층(200)으로부터 돌출되게 형성될 수 있다.
본 발명의 제2 실시예에 따른 인쇄회로기판은, 경성부(R)와 연성부(F)를 포함하고, 경성부(R)와 연성부(F)가 일체형으로 형성되는 경연성 기판이다. 이는 경성 기판과 연성 기판이 각각 따로 제조된 뒤 솔더링 접합 등을 통해 결합되는 기판과 구별된다. 본 실시예에서, 경성부(R)는 적층체(100)(비유연층(121) 및 유연층(122))와 연성절연층(200)을 포함하고, 연성부(F)는 연성절연층(200)을 포함한다.
연성절연층(200)에는 회로(C2)가 형성될 수 있다. 연성절연층(200)의 회로(C2)는 접속단자(220)와 전기적으로 연결될 수 있다. 접속단자(220)는 회로(C2)의 일부일 수 있다. 연성절연층(200)의 회로(C2)는 연성절연층(200)의 길이 방향으로 연장된 직선의 복수의 회로선을 포함할 수 있다.
연성절연층(200)이 열경화성 수지층(210b)과 열가소성 수지층(210a)을 포함하는 경우, 회로(C2)는 열경화성 수지층(210b)과 열가소성 수지층(210a)의 경계면에, 열경화성 수지층(210b)으로 돌출 형성될 수 있다. 따라서, 열경화성 수지층(210b)이 회로(C2)를 커버할 수 있다. 한편, 서로 다른 층에 형성된 회로(C2)는 이너비아(IV2)를 통해 전기적으로 연결될 수 있다. 이너비아(IV2)는 열경화성 수지층(210b)과 열가소성 수지층(210a)을 일괄 관통할 수 있다.
한편, 연성절연층(200)의 회로(C2)는 코어층(110)의 타면에 형성된 회로(C0)와 이너비아(IV13)를 통해 전기적으로 연결될 수 있는데, 이너비아(IV13)는 코어층(110) 타면에 적층된 열경화성 수지층(122b')과 연성절연층(200)의 최외층에 위치하는 열가소성 수지층(210a)을 일괄 관통할 수 있다.
또한, 추가 안테나(A3)의 경우 이너비아(IV2') 통해 연성절연층(200)의 회로(C2)와 전기적으로 연결될 수 있다.
솔더레지스트층(SR)은 적층체(100)의 양측에 적층되며, 그라운드(G)로 사용되는 회로(C11)와 제1 안테나(A1)를 노출시키도록 적층체(100)의 일면에 적층되고, 실장용 패드(P1, P2)를 노출시키도록 적층체(100)의 타면에 적층된다.
도 3 및 도 4를 참조하면, 본 발명의 제2 실시예에 따른 패키지는, 인쇄회로기판; 및 인쇄회로기판에 실장된 전자소자를 포함한다. 여기서의 인쇄회로기판은, 상술한 제2 실시예에 따른 인쇄회로기판과 동일하므로, 중복된 설명을 생략한다.
전자소자는 제1 안테나(A1)로부터 수신한 신호, 또는 제1 안테나(A1)로 송신할 신호를 처리할 수 있고, 능동소자, 수동소자, 집적회로 등 다양할 수 있다. 전자소자는 다양한 종류의 소자를 포함하여 전자소자 모듈(module)을 형성할 수 있다. 예를 들어, 전자소자는 RFIC 등의 집적회로(E1)와 커패시터와 같은 수동소자(E2)를 포함할 수 있다. 집적회로(E1)와 수동소자(E2) 각각은 복수로 형성될 수 있다.
전자소자는 인쇄회로기판에 도전성부재(CM)로 실장되며, 도전성부재(CM)는 주석 등의 저융점금속을 포함한 솔더부재일 수 있다. 구체적으로 전자소자에는 패드가 형성되고, 인쇄회로기판에도 실장용 패드(P1, P2)가 형성되어, 전자소자의 패드와, 인쇄회로기판의 실장용 패드(P1, P2)가 서로 도전성부재(CM)로 접합될 수 있다.
본 실시예에 따른 패키지에서, 전자소자가 몰딩재(M)로 몰딩될 수 있다. 몰딩재는 수지를 포함할 수 있고, 구체적으로 EMC(Epoxy Molding Compound)일 수 있다.
도 4를 참조하면, 패키지가 외부기판(B)(예를 들어, 메인보드)과 결합함에 있어서, 연성절연층(200)이 외부기판(B) 측으로 연장 및 굴곡되고, 연성절연층(200)의 접속단자(220)가 외부기판(B)의 단자(T)와 접합됨으로써, 패키지와 외부기판(B)이 전기적으로 연결될 수 있다.
제1 안테나(A1)가 신호를 수신하는 경우, 수신된 신호는 적층체(100)의 회로(C0, C11, C12)를 경유하여 전자소자로 전달되고, 전자소자에서 처리된 신호는 연성절연층(200)의 회로(C2)를 경유하여 외부기판(B)으로 전달될 수 있다. 또한, 반대로 제1 안테나(A1)가 신호를 송신하는 경우에는, 외부기판(B)에서 연성절연층(200)의 회로(C2)를 경유하여 전자소자로 신호가 전달된 후, 전자소자에서 처리된 신호가 적층체(100)의 회로(C0, C11, C12)를 통해 제1 안테나(A1)로 전달될 수 있다.
본 실시예에 따르면, 안테나가 형성된 경성 기판;과 연성 기판이 따로 제작되고, 경성 기판과 연성 기판이 솔더링 접합되는 경우에 비하여, 신호의 전달 경로가 짧아질 수 있고, 솔더링 접합 부위에서 발생하는 신호 손실 위험이 없어진다.
제3 실시예
도 5 및 도 6은 본 발명의 제3 실시예에 따른 인쇄회로기판과 이를 포함하는 패키지를 나타낸 도면이다. 본 발명의 제3 실시예와 관련하여, 제2 실시예와 중복되는 설명에 대해서는 생략한다. 제3 실시예에서는, 제2 실시예와 달리, 연성절연층(200)에 접속단자(220)가 아닌 추가 안테나(A3)가 형성된다. 추가 안테나(A3)는 연성절연층(200)의 회로(C2)와 이너비아(IV2)를 통해 전기적으로 연결될 수 있다. 또한, 연성절연층(200)의 회로(C2) 중 적층체(100) 내부에 위치하는 것은 적층체(100) 내부의 회로(C12)와 이너비아(IV12)를 통해 전기적으로 연결될 수 있다.
도 6을 참조하면, 연성절연층(200)이 굴곡되면서 추가 안테나(A3)가 외부를 향하도록 배치될 수 있다. 한편, 본 발명의 제3 실시예에 따른 패키지는 제1 실시예와 마찬가지로 별도의 연성 기판과 접합되어 외부기판(B)과 전기적으로 연결될 수 있다.
제4 실시예
도 7 및 도 8은 본 발명의 제4 실시예에 따른 인쇄회로기판과 이를 포함하는 패키지를 나타낸 도면이다. 본 발명의 제4 실시예는 제2 실시예와 거의 동일하나, 적층체(100)를 이루는 복수의 절연층(120)이 비유연층을 포함하지 않고, 유연층만 포함한다. 유연층은 열경화성 수지층(120b)과 열가소성 수지층(120a)을 포함할 수 있으며, 이에 따르면, 적층체(100)는 코어층(110)의 상하측으로, 복수의 열경화성 수지층(120b)과 복수의 열가소성 수지층(120a)이 교대로 반복 적층되어 형성될 수 있다. 이 경우, 코어층(110)은 열경화성 수지층(120b)과 접촉될 수 있고, 적층체(100)의 최외층에는 열가소성 수지층(120a)이 위치할 수 있다.
또한, 연성절연층(200)이 열경화성 수지층(210b)과 열가소성 수지층(210a)을 포함할 수 있고, 이 경우, 적층체(100) 전 층에 있어서, 코어층(110)의 상하측으로, 복수의 열경화성 수지층(120b, 210b)과 복수의 열가소성 수지층(120a, 210a)이 교대로 반복 적층될 수 있다.
복수의 절연층(유연층)(120) 중 한 층의 두께는 코어층(110)의 두께보다 작을 수 있다.
코어층(110)의 유전상수(dielectric constant) 또는 비유전율(relative dielectric constant)은 복수의 절연층(유연층)(120) 중 어느 한 층의 유전상수(dielectric constant) 또는 비유전율(relative dielectric constant)보다 클 수 있다. 즉, 코어층(110)과 어느 한 유연층(120A)을 비교할 때, 코어층(110)의 두께가 상기 유연층(120A)의 두께보다 크고, 코어층(110)의 유전상수는 상기 유연층(120A)의 유전상수보다 클 수 있다. 특히, 코어층(110)의 유전상수는 상기 유연층(120A)의 유전상수보다 2배 이상 클 수 있다.
코어층(110)의 유전정접(dielectric dissipation factor, Df)은 복수의 절연층(유연층)(120) 중 어느 한 층의 유전정접보다 작을 수 있다. 코어층(110)의 유전정접은 0.003 이하일 수 있다. 코어층(110)과 어느 한 유연층(120A)을 비교할 때, 코어층(110)의 두께가 상기 유연층(120A)의 두께보다 크고, 코어층(110)의 유전상수는 상기 유연층(120A)의 유전상수보다 크고, 코어층(110)의 유전정접은 상기 유연층(120A)의 유전정접보다 작을 수 있다.
또한, 코어층(110)의 강성은 복수의 절연층(유연층)(120) 중 어느 한 층의 강성 이하일 수 있다. 즉, 코어층(110)과 어느 한 유연층(120A)을 비교할 때, 코어층(110)의 두께가 상기 유연층(120A)의 두께보다 크고, 코어층(110)의 유전상수는 상기 유연층(120A)의 유전상수보다 크고, 코어층(110)의 유전정접은 상기 유연층(120A)의 유전정접보다 작고, 코어층(110)의 강성은 상기 유연층(120A)의 강성 이하일 수 있다.
한편, 적층체(100)의 양측에는 솔더레지스트층(SR)이 적층될 수 있고, 솔더레지스트층(SR)은 열가소성 수지층(120a)과 접촉될 수 있다. 여기서, 솔더레지스트층(SR)은 굴곡성이 낮은 경성의 소재로 형성될 수 있고, 인쇄회로기판의 경성부(R)는 솔더레지스트층(SR)을 포함할 수 있다.
도 8을 참조하면, 패키지가 외부기판(B)(예를 들어, 메인보드)과 결합함에 있어서, 연성절연층(200)이 외부기판(B) 측으로 연장 및 굴곡되고, 연성절연층(200)의 접속단자(220)가 외부기판(B)의 단자(T)와 접합됨으로써, 패키지와 외부기판(B)이 전기적으로 연결될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 적층체
110: 코어층
120: 절연층
200: 연성절연층
210a: 열가소성 수지층
210b: 열경화성 수지층
220: 접속단자
A1: 제1 안테나
A2: 제2 안테나
A3: 추가 안테나

Claims (30)

  1. 코어층과 상기 코어층의 양측에 적층된 복수의 절연층을 포함하는 적층체;
    상기 적층체의 일면에 형성된 제1 안테나; 및
    열가소성 및 열경화성 수지층 각각이 상하로 적층되며, 일부 영역은 상기 복수의 절연층 중 상기 한 층과 상하로 접촉되고, 나머지 영역은 상기 적층체 외측에 위치하는 연성절연층; 을 포함하고,
    상기 코어층은 상기 복수의 절연층 중 어느 한 층보다,
    두께가 두껍고, 유전정접은 작으며, 강성은 작거나 같고, 유전상수는 큰, 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 코어층의 일면에 형성되는 제2 안테나를 더 포함하는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 코어층을 기준으로 상기 제1 안테나와 반대측체 위치하도록 상기 적층체 내에 형성되는 추가 안테나를 더 포함하는 인쇄회로기판.
  6. 삭제
  7. 제1항에 있어서,
    상기 연성절연층의 상기 적층체 외측에 위치하는 단부에 회로패턴이 형성된 인쇄회로기판.
  8. 제1항에 있어서,
    상기 연성절연층의 상기 적층체 외측에 위치하는 단부에 추가 안테나가 형성된 인쇄회로기판.
  9. 삭제
  10. 제1항에 있어서,
    상기 열가소성 수지층 상에 돌출되어 배치되며, 상기 열경화성 수지층에 적어도 일부가 매립되는 회로를 더 포함하는 인쇄회로기판.
  11. 제1항에 있어서,
    상기 복수의 절연층 중 상기 한 층은 상하로 적층된 열가소성 수지층과 열경화성 수지층을 포함하는 인쇄회로기판.
  12. 제1항에 있어서,
    상기 복수의 절연층 중 상기 한 층 외의 다른 한 층은 상하로 적층된 열가소성 수지층과 열경화성 수지층을 포함하는 인쇄회로기판.
  13. 제1항에 있어서,
    상기 적층체의 적어도 일측에 적층된 솔더레지스트층을 더 포함하는 인쇄회로기판.
  14. 코어층과 상기 코어층의 양측에 상하로 적층된 복수의 절연층을 포함하는 적층체;
    상기 적층체의 일면에 형성된 제1 안테나;
    상기 적층체의 타면에 실장된 전자소자; 및
    열가소성 및 열경화성 수지층 각각이 상하로 적층되며, 일부 영역은 상기 복수의 절연층 중 상기 한 층과 상하로 접촉되고, 나머지 영역은 상기 적층체 외측에 위치하는 연성절연층; 을 포함하고,
    상기 전자소자는 집적회로 및 수동소자 중 적어도 하나를 포함하고,
    상기 코어층은 상기 복수의 절연층 중 어느 한 층보다,
    두께가 두껍고, 유전정접은 작으며, 강성은 작거나 같고, 유전상수는 큰, 모듈.
  15. 삭제
  16. 삭제
  17. 제14항에 있어서,
    상기 코어층의 일면에 형성되는 제2 안테나를 더 포함하는 모듈.
  18. 제14항에 있어서,
    상기 코어층을 기준으로 상기 제1 안테나와 반대측체 위치하도록 상기 적층체 내에 형성되는 추가 안테나를 더 포함하는 모듈.
  19. 삭제
  20. 제14항에 있어서,
    상기 연성절연층의 상기 적층체 외측에 위치하는 단부에 회로패턴이 형성된 모듈.
  21. 제14항에 있어서,
    상기 연성절연층의 상기 적층체 외측에 위치하는 단부에 추가 안테나가 형성된 모듈.
  22. 삭제
  23. 제14항에 있어서,
    상기 열가소성 수지층 상에 돌출되어 배치되며, 상기 열경화성 수지층에 적어도 일부가 매립되는 회로를 더 포함하는 모듈.
  24. 제14항에 있어서,
    상기 복수의 절연층 중 상기 한 층은 상하로 적층된 열가소성 수지층과 열경화성 수지층을 포함하는 모듈.
  25. 제14항에 있어서,
    상기 복수의 절연층 중 상기 한 층 외의 다른 한 층은 상하로 적층된 열가소성 수지층과 열경화성 수지층을 포함하는 모듈.
  26. 제14항에 있어서,
    상기 적층체의 적어도 일측에 적층된 솔더레지스트층을 더 포함하는 모듈.
  27. 제11항 및 제12항 중 어느 한 항에 있어서,
    상기 열가소성 수지층은 액정성 폴리머(LCP)를 포함하는 인쇄회로기판.
  28. 제24항 및 제25항 중 어느 한 항에 있어서,
    상기 열가소성 수지층은 액정성 폴리머(LCP)를 포함하는 모듈.
  29. 제11항 및 제12항 중 어느 한 항에 있어서,
    상기 열경화성 수지층은 PPE(Polyphenylene Ether)를 포함하는 인쇄회로기판.
  30. 제24항 및 제25항 중 어느 한 항에 있어서,
    상기 열경화성 수지층은 PPE(Polyphenylene Ether)를 포함하는 모듈.
KR1020180154667A 2018-12-04 2018-12-04 인쇄회로기판 및 이를 포함하는 모듈 KR102426215B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180154667A KR102426215B1 (ko) 2018-12-04 2018-12-04 인쇄회로기판 및 이를 포함하는 모듈
CN201910903175.6A CN111278211B (zh) 2018-12-04 2019-09-24 印刷电路板和包括印刷电路板的封装件
US16/674,460 US11272613B2 (en) 2018-12-04 2019-11-05 Printed circuit board and package including printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180154667A KR102426215B1 (ko) 2018-12-04 2018-12-04 인쇄회로기판 및 이를 포함하는 모듈

Publications (2)

Publication Number Publication Date
KR20200067621A KR20200067621A (ko) 2020-06-12
KR102426215B1 true KR102426215B1 (ko) 2022-07-28

Family

ID=70849581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180154667A KR102426215B1 (ko) 2018-12-04 2018-12-04 인쇄회로기판 및 이를 포함하는 모듈

Country Status (3)

Country Link
US (1) US11272613B2 (ko)
KR (1) KR102426215B1 (ko)
CN (1) CN111278211B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2020012804A (es) 2018-05-29 2021-03-25 Juul Labs Inc Dispositivo vaporizador con cartucho.
US11916007B2 (en) * 2019-10-23 2024-02-27 Infineon Technologies Ag Semiconductor device with embedded flexible circuit
KR20210110943A (ko) 2020-03-02 2021-09-10 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
US11735804B2 (en) * 2020-05-11 2023-08-22 Qualcomm Incorporated Multi-core broadband PCB antenna
CN114126219A (zh) * 2020-08-25 2022-03-01 鹏鼎控股(深圳)股份有限公司 天线电路板的制作方法
CN115226293A (zh) * 2021-04-16 2022-10-21 鹏鼎控股(深圳)股份有限公司 可穿戴设备用固定带、制作方法及可穿戴设备
TWI824277B (zh) * 2021-08-06 2023-12-01 友達光電股份有限公司 顯示裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169698A1 (en) * 2010-01-08 2011-07-14 Nokia Corporation Integrated antenna with e-flex technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040085374A (ko) 2003-03-31 2004-10-08 영풍전자 주식회사 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
US8969732B2 (en) 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
CN203040005U (zh) * 2012-12-11 2013-07-03 奥特斯(中国)有限公司 印制电路板
JP6513786B2 (ja) * 2014-05-06 2019-05-15 インテル コーポレイション 集積アンテナを備えた多層パッケージ
US9722305B2 (en) * 2015-08-20 2017-08-01 Google Inc. Balanced multi-layer printed circuit board for phased-array antenna
TWI684260B (zh) * 2017-05-11 2020-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR102150250B1 (ko) * 2018-08-22 2020-09-01 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169698A1 (en) * 2010-01-08 2011-07-14 Nokia Corporation Integrated antenna with e-flex technology

Also Published As

Publication number Publication date
US20200178389A1 (en) 2020-06-04
US11272613B2 (en) 2022-03-08
CN111278211A (zh) 2020-06-12
KR20200067621A (ko) 2020-06-12
CN111278211B (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
KR102426308B1 (ko) 인쇄회로기판 및 이를 포함하는 모듈
KR102426215B1 (ko) 인쇄회로기판 및 이를 포함하는 모듈
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
KR102653216B1 (ko) 인쇄회로기판 및 이를 포함하는 전자기기
JP4631910B2 (ja) アンテナ内蔵型記憶媒体
US9066424B2 (en) Partitioned hybrid substrate for radio frequency applications
JP4393400B2 (ja) 立体的電子回路装置およびその中継基板
CN103367269B (zh) 用于射频应用的隔离混合基板
US10051730B2 (en) Multilayer substrate manufacturing method and multilayer substrate
JP2012151829A (ja) フレキシブルプリント配線基板及び無線通信モジュール
US20100059876A1 (en) Electronic component package and method of manufacturing the same
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
US20100226110A1 (en) Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same
JP2023036832A (ja) プリント回路基板
US11178765B2 (en) Electronic device
US11430737B2 (en) Flexible printed circuit board with embedded electronic element
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
US20070132595A1 (en) Transponder device with mega pads
JP2019040903A (ja) 回路基板及び半導体モジュール
JP7286899B2 (ja) プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）
WO2018211897A1 (ja) 複合多層基板
JP2023528812A (ja) パッケージ基板

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant