JP2023528812A - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP2023528812A
JP2023528812A JP2022573340A JP2022573340A JP2023528812A JP 2023528812 A JP2023528812 A JP 2023528812A JP 2022573340 A JP2022573340 A JP 2022573340A JP 2022573340 A JP2022573340 A JP 2022573340A JP 2023528812 A JP2023528812 A JP 2023528812A
Authority
JP
Japan
Prior art keywords
insulating layer
region
chip
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022573340A
Other languages
English (en)
Inventor
キム，ナムホン
キム，チャンジェ
イ，ソンファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2023528812A publication Critical patent/JP2023528812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

実施例に係るパッケージ基板は、第１基板と、前記第１基板に実装される第１チップと、を含み、前記第１基板は、前記第１チップと垂直方向に重なる第１領域と前記第１領域以外の第２領域とを含む第１絶縁層と、前記第１絶縁層の第１領域および第２領域 に配置される回路パターンと、を含み、前記回路パターンは、前記第１絶縁層の第２領域の上面の上に配置される第１部分と、前記第１絶縁層の第１領域内に埋め込まれる第２部分と、少なくとも一部が前記第１絶縁層の第１領域内に埋め込まれて前記第１部分と前記第２部分との間を連結する第３部分と、を含むパッド部を含み、前記第１チップの下部領域は、前記第１絶縁層の第１領域内に埋め込まれ、前記第１絶縁層の第１領域は、前記第１チップの下面および側面を囲むアンダーフィルを形成し、前記第１絶縁層の前記第１領域および前記第２領域は、同一の絶縁物質を含む単一の絶縁層である。

Description

実施例は、パッケージ基板に関する。
半導体素子の集積化および集積化された素子の少量化、軽量化に対する要求が情報通信の発達および装備の複雑性に対する効果的な克服の次元で徐々に増大しつつあり、これにより単一空間に複数のチップが実装される、すなわちパッケージングされた半導体が一般的に利用されている。
パッケージング（Ｐａｃｋａｇｉｎｇ）は、外部端子が形成された基板にチップ（Ｃｈｉｐ）が実装され、追加にモールディング作業を通じて完成することになる。
ここで、外部端子とは、基板とチップを電気的に連結する基板に形成された端子をいい、この外部端子とチップの連結形態によってワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）とフリップチップボンディング（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）などに分類できる。
概括的な説明を加えると、ワイヤボンディング方式は、リードが形成された基板にチップを載せて微細ワイヤを用いて外部端子と半導体チップの電極パターンを連結する方式である。フリップチップボンディング方式は、電極パターンにＳｎ／Ｐｂなどの素材からなるソルダーボール（Ｓｏｌｄｅｒ Ｂａｌｌ）という突出部を形成し、これを通じて基板にチップを実装する時、電気的に連結されるようにする方式を意味する。
ここで、フリップチップ形態のパッケージング方法は、ワイヤボンディング方式とは異なり、ソルダーボールまたはバンプが形成されたチップを裏返してフリップ（Ｆｌｉｐ）した表面が基板方向を向くように実装する方式であり、半導体パッケージングの中で最小の形態を実現することができる技術である。
即ち、フリップチップボンディング方式とは、半導体素子の入出力端子電極に何らかの導電性バンプを形成し、基板に含まれた電極端子であるパッドと前記バンプとの電気的接続を形成する方式を意味する。
しかし、上記のようなフリップチップボンディング方式では、上記のようなパッドとバンプとの接続過程で、バンプのパッド間の接着信頼性などが弱くなるという問題が発生する。
このような問題を改善し、バンプとパッドとの間の接着力を強化するために、バンプのパッド間の空間にエポキシ樹脂などを塗布することになるが、これをアンダーフィル（ｕｎｄｅｒｆｉｌｌ）という。
即ち、上記のように従来のフリップチップボンディング方式が適用されたパッケージ基板では、アンダーフィルを形成するための工程が必須的に含まれ、前記アンダーフィルの形状のための別の時間が必要であるという問題がある。
また、上記のようなフリップチップボンディング方式のパッケージ基板では、前記アンダーフィルを形成するための別の空間が必要となり、前記空間を確保するための基板のサイズが大きくなるという問題がある。
これにより、新しい構造のアンダーフィルが適用されたパッケージ基板が求められている実情である。
実施例では、新しい構造のパッケージ基板およびその製造方法を提供しようとする。
また、本実施例では、アンダーフィルを形成する工程やアンダーフィルを硬化する工程を省略することができるパッケージ基板およびその製造方法を提供しようとする。
また、実施例では、基板を構成する絶縁層を用いてチップの周囲を包むアンダーフィルを形成することができるパッケージ基板およびその製造方法を提供しようとする。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた別の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有した者にとって明確に理解されるであろう。
実施例に係るパッケージ基板は、第１基板と、前記第１基板に実装される第１チップと、を含み、前記第１基板は、前記第１チップと垂直方向に重なる第１領域と前記第１領域以外の第２領域とを含む第１絶縁層と、前記第１絶縁層の第１領域および第２領域 に配置される回路パターンと、を含み、前記回路パターンは、前記第１絶縁層の第２領域の上面の上に配置される第１部分と、前記第１絶縁層の第１領域内に埋め込まれる第２部分と、少なくとも一部が前記第１絶縁層の第１領域内に埋め込まれて前記第１部分と前記第２部分との間を連結する第３部分と、を含むパッド部を含み、前記第１チップの下部領域は、前記第１絶縁層の第１領域内に埋め込まれ、前記第１絶縁層の第１領域は、前記第１チップの下面および側面を囲むアンダーフィルを形成し、前記第１絶縁層の前記第１領域および前記第２領域は、同一の絶縁物質を含む単一の絶縁層である。
また、前記パッド部の第３部分は、前記第１絶縁層の第１領域内で、前記第１絶縁層の下面に対して一定の傾斜角を有して配置される。
また、前記パッド部の第３部分は、前記パッド部の前記第１部分と前記第３部分との間を連結し、互いに離隔した複数の分岐ラインを含む。
また、前記パッド部の第３部分は、前記第１絶縁層の第１領域の中心領域を基準に前記パッド部の第２部分が配置された位置に対応する方向性を有して配置される。
また、前記第１基板は、前記第１絶縁層の下面の下に配置される第２絶縁層を含み、前記第２絶縁層は、硬化したエポキシまたは前記第１絶縁層よりも高いガラス転移温度を有する熱可塑性樹脂で構成される。
前記パッド部の前記第２部分は、前記第２絶縁層の上面の上に配置される。
また、前記パッド部は、複数に構成され、前記回路パターンは、前記複数のパッド部の第３部分の間に位置し、前記第１チップと電気的に絶縁されたダミーパッドを含む。
また、前記第１チップの下面に配置されるバンプを含み、前記バンプは、前記第１絶縁層の第１領域内に埋め込まれ、前記パッド部の第３部分の上面と直接接触する。
また、前記第１基板上に配置され、第２チップが実装された第２基板を含み、前記第２基板を構成する絶縁層は、前記第１基板を構成する前記第１絶縁層のガラス転移温度よりも低い。
また、前記第１絶縁層は、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、リキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ポリエーテルエーテルケトンＰＥＥＫ（Ｐｏｌｙｅｔｈｅｒ ｅｔｈｅｒ ｋｅｔｏｎｅ）、ポリテトラフルオロエチレンＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ポリフェニレンスルフィドＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）、光等方性ポリメチルメタクリレート（ＰＭＭＡ）のうち少なくとも一つの熱可塑性樹脂からなる。
また、前記第１絶縁層は、特定の方向への結が形成されたリキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ ）からなり、前記第１絶縁層の第１領域における結の方向は、前記第１絶縁層の第２領域における結の方向とは異なる。
また、前記第１絶縁層の第１領域の硬度は、前記第１絶縁層の第２領域の硬度とは異なる。
前記第１絶縁層の第１領域の上面は、前記第１絶縁層の第２領域の上面よりも高い。
一方、実施例に係るパッケージ基板の製造方法は、第１絶縁層を準備し、前記第１絶縁層上に回路パターンを形成し、前記回路パターン上にチップを整列させた状態で熱と圧力を加えて前記第１絶縁層内に前記チップの少なくとも一部を埋め込まれるようにすることを含み、前記第１絶縁層は、前記整列されたチップと垂直方向に重なる第１領域と前記第１領域以外の第２領域とを含み、前記回路パターンを形成することは、前記第１絶縁層の前記第２領域の上面の上に配置される第１部分と、前記第１絶縁層の前記第２領域の上面の上に配置された第２部分と、前記第１絶縁層の前記第２領域の上面の上に配置されて、前記第１部分と前記第２部分とを連結する第３部分と、を含むパッド部を形成することを含み、前記埋め込まれるようにすることは、前記熱によって前記第１絶縁層の第１領域を軟化させ、前記軟化した前記第１絶縁層の第１領域内に、前記チップの下部領域、前記パッド部の第２部分、および第３部分が埋め込まれるようにし、前記第１絶縁層の第１領域を硬化させることを含み、前記硬化した後の前記第１絶縁層の第１領域は、前記チップの下面および側面を囲むアンダーフィルを形成し、前記第１絶縁層の前記第１領域および第２領域は、同じ絶縁材料を含む単一の絶縁層である。
また、前記硬化した後の前記パッド部の第３部分は、前記第１絶縁層の第１領域内で、前記第１絶縁層の下面に対して一定の傾斜角を有して配置される。
また、前記パッド部の第３部分は、前記パッド部の前記第１部分と前記第３部分との間を連結し、互いに離隔した複数の分岐ラインを含む。
また、前記パッド部の第３部分は、前記第１絶縁層の第１領域の中心領域を基準に前記パッド部の第２部分が配置された位置に対応する方向性を有して配置される。
また、前記チップを埋め込む前に、前記第１絶縁層の下面の下に第２絶縁層を形成することを含み、前記第２絶縁層は、硬化したエポキシまたは前記第１絶縁層よりも高いガラス転移温度を有する熱可塑性樹脂からなる。
また、前記パッド部は、複数に構成され、前記回路パターンを形成することは、前記複数のパッド部の第３部分の間に位置し、前記第１チップと電気的に絶縁されたダミーパッドを形成することを含む。
また、前記第１絶縁層は、特定の方向に結が形成されたリキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）からなり、前記硬化した後の前記第１絶縁層の第１領域における結の方向は、前記硬化した後の前記第１絶縁層の第２領域における結の方向とは異なる。
本実施例によれば、パッケージ基板の絶縁層は、チップが埋め込まれる第１領域およびこれ以外の第２領域を含む。そして、前記第１領域は、チップの下面を包む第１部分を含むことができる。前記第１部分は、チップの下面と接触することができる。前記第１部分は、チップのバンプの側面と接触することができる。前記第１部分は、前記バンプと連結される回路パターンの側面と接触することができる。即ち、前記第１部分は、チップの下面、バンプの側面、および回路パターンの側面を囲んで形成され得る。また、前記絶縁層の第１領域は、前記第１部分から延びる第２部分を含むことができる。前記第２部分は、チップの側面を包むフィレットまたはアンダーフィルを形成することができる。即ち、前記第１領域の第２部分は、平面を維持し、前記チップが前記第１領域内に陥没することによって上側方向に突出した凸形状を有することができる。これにより、実施例では、チップのボンディング工程で、前記チップが実装される絶縁層を用いて前記チップの周囲を包むアンダーフィルを形成するようにする。これにより、実施例では、別のアンダーフィルを形成する工程を省略することができ、これによる製造工程の簡素化および製造時間を短縮することができる。
また、実施例では、チップの下部領域が絶縁層の第１領域内に埋め込まれるようにする。これにより、実施例では、前記チップの埋め込みの程度に対応するようにパッケージ基板の全体の厚さを減らすことができる。
また、実施例における回路パターンは、第１～第３部分を含む複数のパッド部を含む。このとき、前記複数のパッド部のそれぞれの第２部分は、前記絶縁層の第１領域内に放射状を有して互いに一定間隔で離隔して配置されされ得る。これにより、実施例では、前記パッド部の第２部分の移動時に発生し得る信頼性問題を解決することができる。
即ち、前記それぞれのパッド部の第２部分は、前記チップのボンディング過程で、特定の方向に移動（例えば、弾性延長）することができる。このとき、前記それぞれのパッド部の第２部分の配置方向が前記移動する方向と異なる場合、前記移動する過程で第２部分の切れなどの信頼性問題が発生することがある。したがって、実施例では、それぞれのパッド部の第２部分が前記チップのボンディング過程で移動する方向に対応する方向に配置されるようにすることで、前記チップ１３０のボンディング後にも前記第２部分の信頼性を向上させることができる。
また、実施例では、前記絶縁層の第１領域に配置されるダミーパッドを含むことができる。ダミーパッドは、前記パッド部および前記チップと電気的に連結されないダミーパターンである。そして、実施例では、前記ダミーパッドが配置された状態で前記チップのボンディングが行われるようにする。これによれば、実施例では、前記ダミーパッドによって前記絶縁層の第１領域の突出程度、すなわちアンダーフィルの高さを増加させることができ、これにより前記チップの接合力をさらに向上させることができる。
比較例のパッケージ基板を示す図である。 第１実施例に係るパッケージ基板を示す図である。 図２に示すパッケージ基板の平面図である。 図２に示すパッケージ基板の変形例を示す図である。 実施例に係るパッケージ基板の製造方法を工程順に説明するための図である。 実施例に係るパッケージ基板の製造方法を工程順に説明するための図である。 実施例に係るパッケージ基板の製造方法を工程順に説明するための図である。 実施例に係るパッケージ基板の製造方法を工程順に説明するための図である。 実施例に係るパッケージ基板の製造方法を工程順に説明するための図である。 第２実施例に係るパッケージ基板を示す図である。 第３実施例に係るパッケージ基板を示す図である。 図１２の（Ａ）は、チップのボンディング前のパッド部を示す図であり、図１２の（Ｂ）は、チップのボンディング後のパッド部を示す図である。 実施例に係るパッド部の変形例を示す図である。 図１３に示すパッド部によって示されるアンダーフィルの高さの変化を示す図である。
以下、添付された図面を参照して、本発明の好ましい実施例を詳細に説明する。しかし、本発明の技術思想は、説明されるいくつかの実施例に限定されるものではなく、互いに異なる多様な形態に具現されることがあり、本発明の技術思想の範囲内であれば、実施例間のその構成要素のうち一つ以上を選択的に結合、置換して使用することができる。このようなアンテナおよびＡＰモジュールは、印刷回路基板にパターンニングされるか、実装されるため、印刷回路基板の低損失が非常に重要である。これは、活性アンテナシステムを形成する複数の基板、すなわちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板、そして基底帯域（ｂａｓｅ ｂａｎｄ）基板が一つの小型装置（ｏｎｅ ｃｏｍｐａｃｔ ｕｎｉｔ）に集積されなければならないことを意味する。
また、本発明の実施例において使用される用語（技術および科学的用語を含む）は、明らかに特に定義され記述されない限り、本発明の属する技術分野で通常の知識を有する者にとって一般的に理解され得る意味と解釈され、事前に定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮して、その意味を解釈することができるであろう。
また、本発明の実施例で使用された用語は、実施例を説明するためのものであり、本発明を制限しようとするものではない。本明細書において、単数形は、 文言で特別に言及しない限り、複数形も含むことができ、「Ａおよび（と）Ｂ、Ｃのうちの少なくとも一つ（または 一つ以上）」と記載される場合、Ａ、Ｂ、Ｃと組み合わせするすべての組み合わせのうち一つ以上を含むことができる。
また、本発明の実施例の構成要素を説明するにおいて、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。このような用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語によって該当構成要素の本質や順序または 手順などが限定されない。
そして、ある構成要素が他の構成要素に「連結」、「結合」または 「接続」されると記載された場合、その構成要素はその他の構成要素に直接的に連結、または 連結される場合のみならず、その構成要素とその他の構成要素の間にあるまた他の構成要素によって「連結」、「結合」または「接続」される場合も含むことができる。
また、各構成要素の「上（上部）または 、下（下部）」に形成または配置されると記載される場合、上（上部）または 下（下部）は、２つの構成要素が互いに直接接触 する場合のみならず、一つ以上のまた他の構成要素が前記２つの構成要素の間に形成または配置される場合も含む。
また、「上（上部）または 下（下部）」と表現される場合、一つの構成要素を基準として上側方向のみならず、下側方向の意味も含むことができる。
図１は、比較例のパッケージ基板を示す。
図１を参照すると、比較例のパッケージ基板は、絶縁層１０、回路パターン２０、接着層３０、チップ４０、バンプ５０、およびアンダーフィル６０を含む。
即ち、比較例のパッケージ基板は、絶縁層１０および絶縁層１０上に配置される回路パターン２０を含む。前記回路パターン２０は、チップ４０の実装のためのパッドを含む。
そして、回路パターン２０上には、バンプ５０を含むチップ４０が配置される。このとき、チップ４０のバンプ５０と前記回路パターン２０との間に、接着層３０が配置されて、前記バンプ５０と前記回路パターン２０との接合力を高める。
また、上記のような比較例のパッケージ基板は、チップ４０と前記絶縁層１０との間の空間および前記チップ４０の側面に配置されるアンダーフィル６０を含む。
このような比較例のパッケージ基板は、バンプ５０が形成されたチップ４０と回路パターン２０が形成された基板とを整列させ、接着層３０を塗布し、リフロー段階を通じて融着工程を行って基板上にチップを接着する。
その後、比較例では、フラックスなどの物質の洗浄段階を経た後、表面張力による毛細管現象を用いた方式でアンダーフィル６０を塗布し、最終的にアンダーフィル６０を硬化する工程を行う。
このように、比較例のパッケージ基板は、フリップチップボンディング方式を適用してチップを実装した場合、アンダーフィルを形成する工程が必須に含まれなければならず、これによる製造時間が増加するか、製造工程が複雑になるという問題を有する。
また、比較例のパッケージ基板は、チップと絶縁層との間の空間が十分に確保されていない場合、前記絶縁層と前記チップとの間の空間に前記アンダーフィルが正常に浸透しない状況が発生し、これによる接合力が低くなるという問題を有する。
また、比較例のパッケージ基板は、チップの厚さ、絶縁層と回路パターンを含む基板の厚さ、バンプの厚さ、および接着層の厚さがそのまま全体の体積に影響を与え、これによる製品サイズが大きくなるという問題を有する。
一方、近年の無線データトラフィック需要を満たすために、改善された５Ｇ（５ｔｈ ｇｅｎｅｒａｔｉｏｎ）通信システムまたはｐｒｅ－５Ｇ通信システムを開発するための努力がなされている。ここで、５Ｇ通信システムは、高いデータ伝送率を達成するために超高周波（ｍｍＷａｖｅ）帯域（ｓｕｂ６ギガ（６ＧＨｚ）、２８ギガ（２８ＧＨｚ）、３８ギガ（３８ＧＨｚ）またはそれ以上の周波数）を使用する。
そして、超高周波帯域における電波の経路損失の緩和および電波の伝達距離を増加させるために、５Ｇ通信システムでは、ビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、巨大配列多重入出力（ｍａｓｓｉｖｅ ＭＩＭＯ）、アレイアンテナ（ａｒｒａｙ ａｎｔｅｎｎａ）などの集尺化技術が開発されている。このような周波数帯域で波長の数百個の活性アンテナで構成できる点を考慮すれば、アンテナシステムが相対的に大きくなる。
このようなアンテナおよびＡＰモジュールは、回路基板にパターンニングまたは実装されるため、印刷回路基板の低損失が非常に重要である。これは、活性アンテナシステムを構成する複数の基板、すなわちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板、そして基底帯域（ｂａｓｅ ｂａｎｄ）基板が単一の小型装置（ｏｎｅ ｃｏｍｐａｃｔ ｕｎｉｔ）に集積されなければならないということを意味する。
しかし、このような５Ｇ用途のパッケージ基板では、ＲＦ帯域幅によってアンダーフィルの適用が不可能な場合が存在し、このような場合、アンダーフィルの形成ができなくて、チップの実装強度が低くなるという問題を有する。
これにより、実施例では、別のアンダーフィル形成工程がなしに、チップの実装過程でアンダーフィルが自然に形成できるようにする。具体的には、実施例では、基板を構成する絶縁層上にチップを実装するボンディング工程で、前記絶縁層が軟化するようにするか、相〈ｐｈａｓｅ〉が変わるようにして、前記実装されるチップの周辺にフィレット形成が行われるようにする。言い換えれば、実施例では、チップが実装される基板を用いて前記チップの周囲を包むアンダーフィルが形成されるようにする。
以下では、実施例に係るパッケージ基板について具体的に説明する。
図２は、第１実施例に係るパッケージ基板を示す図であり、図３は、図２に示すパッケージ基板の平面図である。具体的には、図２は、図３の平面図におけるＡ－Ａ′方向への断面図を示す図である。
図２および図３を参照すると、第１実施例によるパッケージ基板１００は、絶縁層１１０、回路パターン１２０、チップ１３０、およびバンプ１４０を含む。
図２および図３の説明に先立って、実施例によるパッケージ基板は、絶縁層を基準に多層構造を有することができる。即ち、図２におけるパッケージ基板は、単一の絶縁層を含むものと示したが、これに限定されない。例えば、実施例におけるパッケージ基板は、複数の絶縁層の積層構造を有する基板を含むことができる。例えば、パッケージ基板１００における絶縁層１１０は、多層構造を有することができる。但し、実施例では、多層積層構造を有する絶縁層のうちチップが実装される部分における絶縁層を中心に説明する。
絶縁層１１０は、配線を変更できる電気回路が編成されている基板であって、表面に回路パターンを形成できる絶縁材料で作られたプリント、配線板、および絶縁基板を全て含むことができる。
例えば、絶縁層１１０は、リジッド（ｒｉｇｉｄ）またはフレキシブル（ｆｌｅｘｉｂｌｅ）であり得る。例えば、前記絶縁層１１０は、ガラスまたはプラスチックを含むことができる。詳細には、前記絶縁層１１０は、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラス等の化学強化／半強化ガラスを含むか、ポリイミドＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、プロピレングリコールＰＰＧ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）ポリカーボネート（ＰＣ）などの強化あるいは延性プラスチックを含むか、サファイアを含むことができる。
また、絶縁層１１０は、光等方性フィルムを含むことができる。一例として、絶縁層１４０は、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネートＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）等を含むことができる。
また、前記絶縁層１１０は、部分的には曲面を有して曲がることがある。即ち、前記絶縁層１１０は、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳細には、前記絶縁層１１０は、終端が曲面を有して曲がるか、ランダムな曲率を含む表面を有して曲がるか折曲がることがある。
また、前記絶縁層１１０は、柔軟な特性を有するフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。また、前記絶縁層１１０は、湾曲（ｃｕｒｖｅｄ）または折り曲げ（ｂｅｎｄｅｄ）基板であり得る。このとき、前記絶縁層１１０は、回路設計に基づいて回路部品を接続する電気配線を配線図形で表現し、絶縁物上に電気導体を再現することができる。また、前記絶縁層１１０は、電気部品を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的連結機能以外の部品を機械的に固定させることができる。
但し、実施例における絶縁層１１０は、チップ１３０の実装のためのボンディング過程で加えられる熱によって軟化するか、相（ｐｈａｓｅ）が変化する絶縁物質からなることができる。
例えば、絶縁層１１０は、形態（または位相）変形（Ｇｌａｓｓ ｔｒａｎｓｉｔｉｏｎ ｐｈａｓｅ／ｂｅｔａ ｐｈａｓｅ）が可能なエポキシからなることができる。
例えば、絶縁層１１０は、一定温度で軟化する（または溶ける）熱可塑性樹脂からなることができる。具体的には、絶縁層１１０は、特定のガラス転移温度（Ｔｇ）を有するポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、リキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ポリエーテルエーテルケトンＰＥＥＫ（Ｐｏｌｙｅｔｈｅｒ ｅｔｈｅｒ ｋｅｔｏｎｅ）、ポリテトラフルオロエチレンＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ポリフェニレンスルフィドＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）、光等方性ポリメチルメタクリレート（ＰＭＭＡ）のうち少なくとも一つの熱可塑性樹脂からなることができる。
上記のような熱可塑性樹脂は、一定温度以上で軟化が始まり溶ける特性を有する。したがって、実施例では、前記絶縁層１１０を熱可塑性樹脂で構成し、それにより前記チップ１３０のボンディング工程時に加えられる熱によって前記絶縁層１１０が軟化するようにして、前記絶縁層１１０の内部に前記チップ１３０の浸透ができるようにする。
一方、実施例では、前記絶縁層１１０をリキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）からなるようにする。前記リキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）は、低誘電率特性を有し、これにより５Ｇ環境などのようなＲＦ通信環境でＲＦ性能を向上させることができる。また、前記絶縁層１１０がリキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）で形成される場合、前記絶縁層１１０を用いてアンダーフィルを形成する時、前記アンダーフィルによるｍｍ Ｗａｖｅを用いる５ＧなどのＲＦ性能の低下を最小限に抑えることができる。
絶縁層１１０は、複数の領域に区分され得る。
例えば、絶縁層１１０は、第１領域１１１および第２領域１１２を含むことができる。
前記第１領域１１１は、チップ１３０が実装される領域に対応することができる。例えば、前記第１領域１１１は、チップ１３０と垂直方向内で重なる領域であり得る。例えば、前記第１領域１１１は、チップ１３０のボンディング過程で加えられる熱が伝達される領域であり得る。例えば、第１領域１１１は、チップ１３０のボンディング過程で軟化する（または溶ける）領域であり得る。
前記第２領域１１２は、前記第１領域１１１を除いた残りの領域であり得る。
前記第１領域１１１の上面は、前記第２領域１１２の上面よりも高く位置することができる。例えば、前記第１領域１１１の上面は、前記第２領域１１２の上面よりも前記チップ１３０の上面に近く位置することができる。例えば、前記第１領域１１１の上面の高さは、前記第２領域１１２の上面の高さに比べて前記チップ１３０の上面の高さに近くてもよい。
即ち、前記チップ１３０が実装される前の前記第１領域１１１および第２領域１１２の上面は、同一平面上に位置することができる。そして、前記チップ１３０が実装された後には、前記チップ１３０の一部が前記絶縁層１１０の第１領域１１１内に陥没または埋め込まれた状態である。これにより、前記第１領域１１１は、前記陥没または埋め込まれたチップ１３０の体積に対応する量だけ上側方向に拡張されることがある。そして、前記拡張された第１領域１１１の一部は、前記チップ１３０の側面を包むフィレットを形成することができる。
言い換えれば、前記絶縁層１１０の前記第１領域１１１は、前記チップ１３０の下面を包む第１部分を含むことができる。前記第１部分は、チップ１３０の下面と接触することができる。前記第１部分は、チップ１３０のバンプ１４０の側面と接触することができる。前記第１部分は、前記バンプ１４０と連結される回路パターン１２０の側面と接触することができる。即ち、前記第１部分は、チップ１３０の下面、バンプ１４０の側面、および回路パターン１２０の側面を囲んで形成され得る。
前記絶縁層１１０の第１領域は、前記第１部分から延びる第２部分１１１Ｐを含むことができる。前記第２部分１１１Ｐは、チップ１３０の側面を包むフィレットを形成することができる。即ち、前記第１領域１１１の第２部分１１１Ｐは、平面を維持し、前記チップ１３０が前記第１領域１１１内に陥没することで、上側方向に突出した凸形状を有することができる。そして、前記第１領域１１１の第２部分１１１Ｐは、前記チップ１３０の側面を包んで形成され、前記実装されたチップ１３０の接合強度を向上させる機能を果たす。
言い換えれば、実施例における絶縁層１１０は、第１領域１１１および第２領域１１２を含む。このとき、前記第１領域１１１は、前記チップ１３０のアンダーフィル機能を果たす。但し、前記第１領域１１１と第２領域１１２は、互いに同じ一つの単一の絶縁層を意味する。即ち、実施例では、チップ１３０が実装される基板の絶縁層を用いて、前記チップ１３０を実装させると共に、前記チップ１３０の周囲を包むアンダーフィルを形成するようにする。
一方、前記絶縁層１１０の第１領域１１１および第２領域１１２は、互いに異なる特性を有することができる。ここで、前記特性とは、前記絶縁層１１０が有する物性を意味することができ、これとは異なり、前記絶縁層１１０の種類に対応した固有特性を意味することもできる。
即ち、第１領域１１１および第２領域１１２は、単一の絶縁層である。但し、前記第１領域１１１は、第２領域１１２とは異なり、前記チップ１３０の実装のためのボンディング過程で形態変形や軟化および硬化などの状態変化が行われる。
これにより、前記第１領域１１１と第２領域１１２は、互いに異なる硬度を有することができる。例えば、前記第１領域１１１は、第２領域１１２とは異なり、軟化および硬化過程をもう一度経ることによって、前記第２領域１１２よりも高い硬度を有することができる。
また、前記絶縁層１１０がリキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）で形成された場合、前記絶縁層１１０の内部には結が形成され得る。好ましくは、前記絶縁層１１０は、ネマチック（ｎｅｍｔｉｃ）構造を有することができる。ネマチック構造は、分子がすべて一定の同じ方向性を有している状態を意味することができる。これにより、絶縁層１１０は、ネマチック構造によって前記分子が有する方向性に対応する結（ｇｒａｉｎ）が形成され得る。
好ましくは、前記絶縁層１１０は、Ｐ－ヒドロキシ安息香酸（パラ位置にＯＨがある安息香酸）および単量体基盤の結晶方向性ポリエステル（ｃｒｙｓｔａｌｌｉｎｅ ａｒｏｍａｔｉｃ ｐｏｌｙｅｓｔｅｒｓ ｂａｓｅｄ ｏｎ ｐ－ｈｙｄｒｏｘｙｂｅｎｚｏｉｃ ａｃｉｄ ａｎｄ ｒｅｌａｔｅｄ ｍｏｎｏｍｅｒｓ) カテゴリに属するポリマーであり得る。
好ましくは、前記絶縁層１１０は、ベクトロン（ｖｅｃｔｒｏｎ、ｖｅｃｔｒａを溶融紡糸した製品）やケブラー（ｋｅｖｌａｒ）などの高分子物質を含むことができる。
例えば、絶縁層１１０は、上述したようにＬＣＰ（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐｏｌｙｍｅｒ）であり得、これとは異なり、ＨＤＰＥ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｏｌｙｅｔｈｙｌｅｎｅ）のような異方性フィルム（ａｎｉｓｏｔｒｏｐｉｃ ｆｉｌｍ）であり得る。言い換えれば、絶縁層１１０は、ネマチック構造を有するので、分子が一つの同じ方向性を有して配置された高分子物質が含まれた多様なフィルムのうちいずれか一つであり得る。
これにより、前記絶縁層１１０は、前記チップ１３０が実装される前に、前記分子が一つの同じ方向性を有して配置され得る。
このとき、前記チップ１３０が実装される過程で、前記絶縁層１１０の第１領域１１１に圧力が加えられると、前記第１領域１１１における分子の方向性（例えば、結の方向）に変化が発生することがある。例えば、前記チップ１３０が実装される前に、前記絶縁層１１０の第１領域１１１および第２領域１１２の結の方向は、絶縁層１１０の上面または下面と平行な第1方向性を有することができる。
そして、前記チップ１３０が実装された後に、前記絶縁層１１０の第１領域１１１に圧力が加えられる場合、前記第１領域１１１における結の方向性に変化が発生する。例えば、前記第１領域１１１の結の方向は、前記第１方向性を基準に一定の傾斜角度を有する第２方向性を有することができる。
上記のように、実施例では、絶縁層１１０を用いて上記のようにチップ１３０が実装される過程で、前記チップ１３０の周囲を包むアンダーフィルを形成することができ、これによるアンダーフィルを形成するための別の工程を省略することができる。
一方、前記絶縁層１１０は、特定のガラス転移温度（Ｔｇ）を有することができる。例えば、絶縁層１１０は、前記チップ１３０の実装のためのボンディング工程で、前記チップ１３０や前記絶縁層１１０に加えられる温度に対応するガラス転移温度（Ｔｇ）を有することができる。一般に、前記チップ１３０の実装のためのボンディング過程で、前記チップ１３０や前記絶縁層１１０に加えられる温度（以下では、これをボンディング温度という）は、約２６０℃である。
これにより、実施例における絶縁層１１０のガラス転移温度（Ｔｇ）は、前記２６０℃と類似の値を有することができる。例えば、前記絶縁層１１０のガラス転移温度（Ｔｇ）は、２４０℃～３００℃であり得る。但し、前記絶縁層１１０のガラス転移温度（Ｔｇ）が前記ボンディング温度よりも高い場合、前記ボンディング過程で前記絶縁層１１０が軟化しない状況が発生することがある。これにより、実施例では、前記絶縁層１１０が有するガラス転移温度（Ｔｇ）を前記ボンディング温度よりも低くする。一例として、前記絶縁層１１０のガラス転移温度（Ｔｇ）は、２００℃～２５９℃であり得るが、これに限定されない。そして、上記のように絶縁層１１０のガラス転移温度（Ｔｇ）が前記ボンディング温度よりも低い場合、今後熱膨張係数の高い前記絶縁層１１０が固化して収縮し、これにより前記実装されたチップ１３０のバンプ１４０と回路パターン１２０との間を安定して固定させることができる。
絶縁層１１０の表面には、回路パターン１２０が配置される。例えば、絶縁層１１０の上面には、回路パターン１２０が配置される。このとき、図面上には、絶縁層１１０の上面にのみ回路パターン１２０が配置されるものと示したが、これに限定されない。例えば、絶縁層１１０の上面だけでなく、前記絶縁層１１０の下面にも回路パターンが配置され得る。
前記回路パターン１２０は、チップ１３０と電気的に連結されるパッドを含む。
具体的には、回路パターン１２０は、前記絶縁層１１０の第２領域１１２上に配置される第１部分１２１を含む。前記第１部分１２１は、前記絶縁層１１０の上面の上に配置され得る。例えば、前記第１部分１２１は、前記絶縁層１１０の上面と平行な方向に配置され得る。
回路パターン１２０は、前記絶縁層１１０内に埋め込まれる第２部分１２２を含むことができる。
前記第２部分１２２は、前記絶縁層１１０の前記第１領域１１１内に埋め込まれてもよい。例えば、前記第２部分１２２は、前記チップ１３０のバンプ１４０と接触するパッドであり得る。そして、前記第２部分１２２は、前記チップ１３０のボンディング前とボンディング後の位置とが互いに異なることがある。例えば、前記第２部分１２２は、前記チップ１３０がボンディングされる前には前記絶縁層１１０の前記第１領域１１１の上面の上に配置され得る。そして、前記第２部分１２２は、前記チップ１３０のボンディング時に加えられる圧力によって、前記絶縁層１１０の前記第１領域１１１内に埋め込まれてもよい。
回路パターン１２０は、前記第１部分１２１と前記第２部分１２２とを連結する第３部分１２３を含むことができる。
前記第３部分１２３は、前記絶縁層１１０の上面または下面に対して傾斜して配置され得る。即ち、前記第３部分１２３は、前記絶縁層１１０内に埋め込まれてもよい。具体的には、第３部分１２３は、前記絶縁層１１０の第１領域１１１内に埋め込まれてもよい。そして、前記第３部分１２３は、前記絶縁層１１０の前記第１領域１１１内で、前記回路パターン１２０の前記第１部分１２１と前記第２部分１２２とを連結することができる。具体的には、前記第３部分１２３は、前記第１領域１１１内で、前記回路パターン１２０の前記第１部分１２１と前記第２部分１２２とを斜線で連結することができる。前記第３部分１２３は、前記チップ１３０のボンディング前とボンディング後の位置が互いに異なることがある。例えば、前記第３部分１２３は、前記チップ１３０がボンディングされる前には前記絶縁層１１０の前記第２領域１１２の上面の上に配置され得る。そして、前記第３部分１２３は、前記チップ１３０のボンディング時に加えられる圧力によって、前記絶縁層１１０の前記第１領域１１１内に 埋め込まれてもよい。
図３に示すように、前記回路パターン１２０は、複数のパッド部を含むことができる。前記パッド部は、前記絶縁層１１０の上面に配置された回路パターン１２０のうち前記チップ１３０と連結されるパターンを意味することができる。このとき、図３は、図２に示すパッケージ基板の平面図である。
前記パッド部は、第１～第８パッド部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆ、１２０ｇ、１２０ｈを含むことができる。前記パッド部の数は、前記チップ１３０に形成されたバンプ１４０の数に対応し得る。これとは異なり、前記パッド部の数は、前記チップ１３０に形成されたバンプ１４０の数よりも多いかまたは少なくてもよい。但し、図面上には、前記パッド部が第１～第８パッド部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ、１２０ｅ、１２０ｆ、１２０ｇ、１２０ｈを含むものと示したが、これに限定されない。例えば、前記パッド部は、８個よりも少ない個数を有することができ、これとは異なり９個よりも多い個数を有することができる。
一方、上述したように、回路パターン１２０の第１部分１２１は、前記絶縁層１１０の第２領域１１２上に配置され得る。例えば、前記第１部分１２１は、前記絶縁層１１０の第２領域１１２と垂直な方向内に重なって配置され得る。例えば、前記第１部分１２１は、前記絶縁層１１０の前記第２領域１１２の上面の上に配置され得る。
前記回路パターン１２０の第２部分１２２は、前記絶縁層１１０の第１領域１１１内に埋め込まれて配置され得る。例えば、前記第２部分１２２は、前記絶縁層１１０の絶縁層１１０の第１領域１１１に囲まれて配置され得る。
例えば、回路パターン１２０の第３部分１２３は、前記絶縁層１１０の第１領域１１１内に埋め込まれて配置され得る。また、回路パターン１２０の第３部分１２３の少なくとも一部は、前記第１部分１２１と共に前記絶縁層１１０の第２領域１１２の上面の上に配置され得る。
但し、実施例における前記第３部分１２３は、特定の方向性を有して配置され得る。例えば、前記第３部分１２３は、前記チップ１３０のボンディング過程で加えられる圧力によって長さが増加することがある。例えば、前記第３部分１２３は、前記チップ１３０をボンディングする前には第１長さを有することができ、前記チップ１３０をボンディングした後には第１長さよりも長い第２長さを有することができる。例えば、実施例の回路パターン１２０は、ストレッチャブルまたはフレキシブル特性を有する。このとき、前記第３部分１２３が有する方向性は、前記チップ１３０が配置される領域の中心から各パッド部の第２部分１２２が配置された位置に対応し得る。
例えば、実施例におけるパッド部は、チップ１３０が配置される領域の中心から第１～第４方向１Ｄ、２Ｄ、３Ｄ、４Ｄのいずれか一つの方向に位置することができる。
例えば、第１パッド部１２０ａの第２部分は、前記チップ配置領域の中心から第１対角方向４Ｄに配置され得る。例えば、第２パッド部１２０ｂの第２部分は、前記中心から垂直な方向である第１方向１Ｄに配置され得る。例えば、第３パッド部１２０ｃの第２部分は、前記チップ配置領域の中心から第２対角方向３Ｄに配置され得る。例えば、第４パッド部１２０ｄの第２部分は、前記チップ配置領域の中心から水平方向である第２方向２Ｄに配置され得る。例えば、第５パッド部１２０ｅの第２部分は、前記チップ配置領域の中心から第１対角方向４Ｄに配置され得る。例えば、第６パッド部１２０ｆの第２部分は、前記チップ配置領域の中心から垂直な方向である第１方向１Ｄに配置され得る。例えば、第７パッド部１２０ｇの第２部分は、前記チップ配置領域の中心から第２対角方向３Ｄに配置され得る。例えば、第８パッド部１２０ｈの第２部分は、前記チップ配置領域の中心から水平な方向である第１方向１Ｄに配置され得る。
そして、それぞれのパッド部の第３部分は、前記チップ配置領域の中心から第２部分が配置された方向性に対応する方向性を有して配置され得る。
即ち、第１パッド部１２０ａの第２部分は、前記チップ配置領域の中心から第１対角方向４Ｄに配置され、これにより、前記第１パッド部１２０ａの第３部分は、前記絶縁層１１０上に前記第１対角方向４Ｄに配置され得る。
また、第２パッド部１２０ｂの第２部分は、前記中心から垂直な方向である第１方向１Ｄに配置され、これにより、前記第２パッド部１２０ｂの第３部分は、前記絶縁層１１０上に前記第１方向１Ｄに配置され得る。
また、第３パッド部１２０ｃの第２部分は、前記チップ配置領域の中心から第２対角方向３Ｄに配置され、これにより、前記第３パッド部１２０ｃの第３部分は、前記絶縁層１１０上に前記第２対角方向３Ｄに配置され得る。
また、第４パッド部１２０ｄの第２部分は、前記チップ配置領域の中心から水平な方向である第２方向２Ｄに配置され、これにより、前記第４パッド部１２０ｄの第３部分は、前記絶縁層１１０上に前記第２方向２Ｄに配置され得る。
また、第５パッド部１２０ｅの第２部分は、前記チップ配置領域の中心から第１対角方向４Ｄに配置され、これにより、前記第５パッド部１２０ｅの第３部分は、前記絶縁層１１０上に第１対角方向４Ｄに配置され得る。
また、第６パッド部１２０ｆの第２部分は、前記チップ配置領域の中心から垂直な方向である第１方向１Ｄに配置され、これにより、前記第６パッド部１２０ｆの第３部分は、前記絶縁層１１０上に第１方向１Ｄに配置され得る。
また、第７パッド部１２０ｇの第２部分は、前記チップ配置領域の中心から第２対角方向３Ｄに配置され、これにより、前記第７パッド部１２０ｇの第３部分は、前記絶縁層１１０上に第２対角方向３Ｄに配置され得る。
また、第８パッド部１２０ｈの第２部分は、前記チップ配置領域の中心から水平な方向である第１方向１Ｄに配置され、これにより、前記第８パッド部１２０ｈの第３部分は、前記絶縁層１１０上に第１方向１Ｄに配置され得る。
即ち、上記のようなそれぞれのパッド部の第２部分は、前記絶縁層１１０の第１領域１１１内で放射状に配置され得る。そして、それぞれのパッド部の第２部分は、互いに同じ間隔で離隔して配置され得る。これにより、実施例では、前記パッド部の第２部分の移動時に発生し得る信頼性問題を解決できるようにする。
即ち、前記それぞれのパッド部の第２部分は、前記チップ１３０のボンディング過程で、特定の方向に移動（例えば、弾性延長）することができる。このとき、前記それぞれのパッド部の第２部分の配置方向が前記移動する方向と異なる場合、前記移動過程で第２部分の切れなどの信頼性問題が発生することがある。したがって、実施例では、それぞれのパッド部の第２部分が前記チップ１３０のボンディング過程で移動する方向に対応する方向に配置されるようにすることで、前記チップ１３０のボンディング後にも前記第２部分の信頼性が維持できるようにする。
一方、上記のような回路パターン１２０は、電気伝導性の高い金属物質からなることができる。このために、前記回路パターン１２０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質からなることができる。また、回路パターン１２０は、ボンディング力に優れる金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダーペーストからなることができる。好ましくは、前記回路パターン１２０は、電気伝導性が高く、かつ価格が比較的安価な銅（Ｃｕ）からなることができる。
前記回路パターン１２０は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。
前記回路パターン１２０上には、チップ１３０が配置され得る。例えば、前記チップ１３０は、バンプ１４０を含む。前記バンプ１４０は、ゴールドバンプであり得るが、これに限定されない。また、前記バンプ１４０は、断面が四角形状を有することができるが、これに限定されない。例えば、前記バンプ１４０は、断面が円形状または楕円形状を有することもできる。
前記チップ１３０は、少なくとも一部が前記絶縁層１１０内に埋め込まれてもよい。例えば、前記チップ１３０の少なくとも一部は、前記絶縁層１１０の第１領域１１１内に埋め込まれてもよい。
即ち、前記チップ１３０の下面は、前記絶縁層１１０の一部の上面よりも低く位置することができる。例えば、前記チップ１３０の下面は、前記絶縁層１１０の第２領域１１２の上面よりも低く位置することができる。例えば、前記チップ１３０の下面は、前記絶縁層１１０の第１領域１１１の上面よりも低く位置することができる。これにより、前記チップ１３０の下部領域は、前記絶縁層１１０内に埋め込まれてもよい。例えば、前記チップ１３０の下部領域は、前記絶縁層１１０の第１領域１１１内に埋め込まれてもよい。
そして、前記チップ１３０の下面、具体的には、前記チップ１３０の下面に配置されたバンプ１４０の間の領域は、前記絶縁層１１０の第１領域１１１によって満たされることがある。即ち、前記チップ１３０のボンディング工程で、前記チップ１３０に圧力が加えられることにより、前記チップ１３０の下部領域は、前記絶縁層１１０の第１領域１１１内に陥没し得る。そして、前記チップ１３０が前記絶縁層１１０の第１領域１１１内に陥没することにより、前記絶縁層１１０の第１領域１１１は、上側方向に拡張され得る。例えば、前記チップ１３０が前記絶縁層１１０の第１領域１１１内に埋め込まれることにより、前記埋め込まれた部分の体積分だけ前記第１領域１１１が上側方向に延びることができる。例えば、前記第１領域１１１は、前記チップ１３０の埋め込みによって上側方向に凸状に変形されることがある。そして、前記第１領域１１１は、前記埋め込まれるチップ１３０の側面に拡張されるアンダーフィル１１１Ｐを形成する。
上記のように実施例では、別のアンダーフィルを形成する工程なしに、前記チップ１３０のボンディング工程で、前記絶縁層１１０の変形が行われるようにし、前記絶縁層１１０の変形により前記絶縁層１１０の一部が前記チップ１３０の側面に拡張されるようにするアンダーフィル１１１Ｐを形成できるようにする。
一方、前記チップ１３０は、受動素子であり得る。例えば、前記チップ１３０は、配線、抵抗、チップなどの受動素子であり得る。前記チップ１３０は、能動素子であり得る。例えば、前記チップ１３０は、マルチプレクサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、無線通信モジュールなどの能動素子であり得る。これ以外にも、前記チップ１３０は、レンズや導波管などの光素子、マグネチック素子、バッテリーや酵素センサーなどの電気化学素子などを含むことができる。
このように、本実施例によれば、前記絶縁層１１０の前記第１領域１１１は、前記チップ１３０の下面を包む第１部分を含むことができる。前記第１部分は、チップ１３０の下面と接触することができる。前記第１部分は、チップ１３０のバンプ１４０の側面と接触することができる。前記第１部分は、前記バンプ１４０と連結される回路パターン１２０の側面と接触することができる。即ち、前記第１部分は、チップ１３０の下面、バンプ１４０の側面、および回路パターン１２０の側面を囲んで形成され得る。前記絶縁層１１０の第１領域は、前記第１部分から延びる第２部分１１１Ｐを含むことができる。前記第２部分１１１Ｐは、チップ１３０の側面を包むフィレットを形成することができる。即ち、前記第１領域１１１の第２部分１１１Ｐは、平面を維持し、前記チップ１３０が前記第１領域１１１内に陥没することによって上側方向に突出した凸形状を有することができる。そして、前記第１領域１１１の第２部分１１１Ｐは、前記チップ１３０の側面を包んで形成されて、前記実装されたチップ１３０の接合強度を向上させる機能を果たす。
言い換えれば、実施例における絶縁層１１０は、第１領域１１１および第２領域１１２を含む。このとき、前記第１領域１１１は、前記チップ１３０のアンダーフィル機能を果たす。但し、前記第１領域１１１と第２領域１１２は、互いに同じ一つの単一の絶縁層を意味する。即ち、実施例では、チップ１３０が実装される基板の絶縁層を用いて、前記チップ１３０を実装させると共に、前記チップ１３０の周囲を包むアンダーフィルを形成するようにする。
また、本願の回路パターンは、第１～第３部分を含む複数のパッド部を含む。このとき、前記複数のパッド部のそれぞれの第２部分は、前記絶縁層１１０の第１領域１１１内で放射状に配置され得る。そして、それぞれのパッド部の第２部分は、互いに同じ間隔で離隔して配置され得る。これにより、実施例では、前記パッド部の第２部分の移動時に発生し得る信頼性問題を解決することができる。
即ち、各パッド部の第２部分は、チップ１３０のボンディング過程で、特定の方向に移動（例えば、弾性延長）することができる。このとき、前記それぞれのパッド部の第２部分の配置方向が前記移動する方向と異なる場合、前記移動する過程で第２部分の切れなどの信頼性問題が発生することがある。したがって、実施例では、それぞれのパッド部の第２部分が前記チップ１３０のボンディング過程で移動する方向に対応する方向に配置されるようにすることで、前記チップ１３０のボンディング後にも前記第２部分の信頼性が維持できるようにする。
一方、第１実施例におけるチップ１３０のバンプ１４０の下面は、前記回路パターン１２０のパッド部の第３部分１２３の上面と直接接触する。即ち、実施例では、前記絶縁層１１０の第１領域を軟化させながら、前記チップ１３０のボンディング工程を行い、これにより前記バンプとパッド部との間に追加の接着層を配置しなくてもよい。
図４は、図２に示すパッケージ基板の変形例を示す。
図４を参照すると、パッケージ基板１００Ａは、絶縁層１１０、回路パターン１２０、チップ１３０、バンプ１４０、および接着層１５０を含む。
即ち、図２では、前記チップ１３０の下面に配置されたバンプ１４０と前記回路パターン１２０の第３部分であるパッドとが互いに直接接触した。
これとは異なり、前記回路パターン１２０の第２部分であるパッドと前記バンプ１４０との間に接着層１５０をさらに配置され得る。
前記接着層１５０は、Ｓｎ層であり得るが、これに限定されない。例えば、前記接着層１５０は、ソルダー、ソルダーペースト、およびソルダーボールのいずれか一つからなることができる。
即ち、実施例では、前記バンプ１４０の下面または回路パターン１２０の第２部分の上面に接着層１５０を配置した状態で、前記チップ１３０のボンディング工程を行う。そして、前記チップ１３０がボンディング過程で加えられる熱によって前記接着層１５０が溶融されることがあり、これにより前記バンプ１４０と前記回路パターン１２０との接合力をさらに向上させることができる。
図５～図９は、実施例に係るパッケージ基板の製造方法を工程順に説明するための図である。
図５を参照すると、実施例では、優先して絶縁層１１０を準備する。前記絶縁層１１０は、配線を変更することができる電気回路が編成された基板であり、表面に回路パターンを形成することができる絶縁材料で作られたプリント、配線板、および絶縁基板を全て含むことができる。
このとき、実施例における絶縁層１１０は、チップ１３０の実装のためのボンディング過程で加えられる熱によって軟化するか、相（ｐｈａｓｅ）が変化する絶縁物質からなることができる。例えば、絶縁層１１０は、形態（または位相）変形（Ｇｌａｓｓ ｔｒａｎｓｉｔｉｏｎ ｐｈａｓｅ／ｂｅｔａ ｐｈａｓｅ）が可能なエポキシからなることができる。
絶縁層１１０が準備されると、実施例では、前記絶縁層１１０上に回路パターン１２０を形成する。前記回路パターン１２０は、一般的な電気信号伝達のためのトレースを含むことができる。また、前記回路パターン１２０は、チップ１３０の実装のためのパッド部を含むことができる。前記パッド部は、前記絶縁層１１０の上面に配置される第１部分１２１、第２部分１２２、および第３部分１２３を含む。このとき、前記形成されたパッド部の第１部分１２１、第２部分１２２、および第３部分１２３は、互いに同一平面上に位置することができる。
次に、図６に示すように、実施例では、前記回路パターン１２０上にバンプ１４０が形成されたチップ１３０を整列させた状態で、熱（ｈｅａｔ）と圧力（ｐｒｅｓｓｕｒｅ）を加えるボンディング工程を行うことができる。このとき、熱は、ボンディング装置のヘッドに付着されたヒーターによって発生することがある。但し、実施例はこれに限定されない。例えば、前記熱は、レーザー、ボンディング装置ステージヒーターや他の熱源を通じて発生し得るであろう。
そして、前記熱が加えられた状態で、前記バンプ１４０と前記回路パターン１２０の第２部分１２２とを整列させた状態で前記チップ１３０に圧力を加えることができる。そして、前記加えられる熱によって、前記絶縁層１１０の第１領域１１１は、形態が変形または軟化することがある。このとき、前記加えられる熱の温度は、前記絶縁層１１０のガラス転移温度よりも大きくてもよい。これにより、前記加えられる熱によって、前記熱と接触する絶縁層１１０の第１領域１１１は、形態が変形または軟化することがある。
一方、実施例では、前記バンプ１４０と回路パターン１２０の第２部分１２２の位置整列時、前記バンプ１４０の終端と前記第２部分１２２の終端とが互いに垂直線上に位置整列されないようにする。例えば、前記位置整列時、前記バンプ１４０の終端は、前記第２部分１２２の終端に対して外側方向に一定幅だけ離隔して配置され得る。例えば、第１パッド部の第２部分の上に配置されるバンプの終端は、前記第１パッド部の第２部分の終端から外側方向に第１幅Ｗ１だけ離隔して配置され得る。例えば、第２パッド部の第２部分の上に配置されるバンプの終端は、前記第２パッド部の第２部分の終端から外側方向に第２幅Ｗ２だけ離隔して配置され得る。即ち、前記チップ１３０の下面に配置されたバンプ１４０は、前記チップ１３０のボンディング過程で位置が移動され得る。このとき、前記パッド部の第２部分の終端とバンプの終端を同一の垂直線上で整列させる場合、前記ボンディング過程で前記第２部分と前記バンプ１４０との連結が正常に行われないことがある。したがって、実施例では、前記バンプ１４０の終端が前記パッド部の第２部分の終端よりも外側に位置するように整列させて、前記ボンディング過程で発生し得る前記バンプ１４０と前記パッド部の第２部分との間の連結信頼性問題を解決できるようにする。
次に、図７に示すように、実施例では、前記加えられる熱によって絶縁層１１０の第１領域１１１の変形または軟化が始まり、これにより前記チップ１３０に圧力が加えられることによって、前記チップ１３０が前記絶縁層１１０の第１領域１１１内に陥没または埋め込まれるようにする。即ち、前記絶縁層１１０の第１領域は、Ｂステージ状態または軟化状態であるので、前記チップ１３０に圧力が加えられることによって、前記チップ１３０の下部領域は、前記絶縁層１１０の第１領域１１１に浸透する。
次に、図８に示すように、前記チップ１３０が前記絶縁層１１０の第１領域１１１内に埋め込まれた場合、実施例では、前記絶縁層１１０の第１領域１１１を硬化させて、前記第１領域１１１によって前記チップ１３０を安定して固定できるようにする。
一方、実施例では、図９に示すように、回路パターン１２０の第２部分１２２とバンプ１４０との間に接着層１５０を配置した状態で、ボンディング工程を行うことができる。そして、前記接着層１５０は、前記ボンディング過程で前記前記バンプ１４０と回路パターン１２０の第２部分１２２との間の接合力を向上させるようにする。
以下では、実施例におけるパッケージ基板の変形例について説明する。
図１０は、第２実施例に係るパッケージ基板を示す図である。
図１０を参照すると、第２実施例におけるパッケージ基板は、多層構造を有することができる。
即ち、実施例では、図２に示す第１実施例に係るパッケージ基板の製造工程を複数回行い、互いに異なる層にそれぞれ互いに異なるチップまたは同一のチップが実装されるようにする。
これにより、パッケージ基板は、チップが実装された複数の基板１００を含む。前記複数の基板は、互いに異なる層に配置され得る。そして、前記複数の基板には、それぞれ図２を参照して説明した構造を有してチップが実装され得る。
前記複数の基板間領域には、第１層間絶縁層１６０が配置され得る。また、前記複数の基板のうち上側基板上には、保護層である第２層間絶縁層１７０が配置され得る。また、前記複数の基板または第１層間絶縁層１６０内には、ビア１８０を形成され得る。
上記のような多層構造のパッケージ基板の製造工程について説明すると、図５～図８に示すように、優先して第１層基板の製造を行うことができる。
次に、実施例では、前記第１層基板上に第１層間絶縁層１６０を形成する工程を行うことができる。
次に、実施例では、前記第１層間絶縁層１６０上で、図５～図８に示すような工程を再度行って、第２層基板の製造を行うことができる。
このとき、前記第２層基板の製造時に、チップボンディング工程を行い、それにより２層基板を軟化させてチップを埋め込ませる工程を行う。このとき、前記第２層基板におけるチップボンディング工程中に、前記第１層基板の軟化や変形が発生し得る。これにより、実施例では、第１層基板を構成する絶縁層のガラス転移温度が、前記第２層基板を構成する絶縁層のガラス転移温度よりも大きくする。また、実施例では、第１層基板の製造時のチップボンディング温度が前記第２層基板の製造時のチップボンディング温度よりも高くする。これにより、実施例では、前記第２層基板のボンディング工程時に、前記第１層基板の軟化が発生する問題を解決できるようにし、これによる信頼性問題を解決できるようにする。
一方、実施例における多層パッケージ基板には、ビア１８０を形成され得る。このとき、前記ビア１８０は、前記チップボンディング工程で位置変化が発生することがある。したがって、実施例では、第１層基板に配置されたチップと前記ビア１８０との間は、第１距離Ｌ１だけ離すことができる。また、実施例では、第２層基板に配置されたチップとビア１８０との間を第２距離Ｌ２だけ離隔し得る。このとき、前記第１距離Ｌ１および第２距離Ｌ２のそれぞれは、それぞれの基板における熱拡散距離（ｔｈｅｒｍａｌ ｄｉｆｆｕｓｉｏｎ ｄｉｓｔａｎｃｅ）の４倍以上となるようにする。
図１１は、第３実施例に係るパッケージ基板を示す図である。
図１１を参照すると、パッケージ基板の絶縁層１１０は、複数の積層構造を有することができる。例えば、絶縁層１１０は、第１絶縁層１１０ｂおよび第２絶縁層１１０ａを含むことができる。
このとき、前記第１絶縁層１１０ｂは、図２で説明した絶縁層１１０と実質的に同一の構成であるので、これについての詳細な説明は省略する。
ここで、図２では絶縁層１１０が１層構造を有していた。このとき、前記絶縁層が１層構造を有する場合、前記チップのボンディング工程で、前記回路パターンの第２部分１２２が前記絶縁層１１０の下面を貫通して出ることがある。即ち、前記チップのボンディング工程で加えられる熱や圧力によって、前記回路パターンの第２部分の下面が前記絶縁層の下面よりも低く位置することができる。そして、このような場合、信頼性問題が発生することがある。
したがって、実施例では、絶縁層を２層構造に形成する。
第２絶縁層１１０ａは、前記図２における絶縁層１１０に対応する。そして、第１絶縁層１１０ｂは、第２絶縁層１１０ａの下に配置されるデフォメーションバリア層であり得る。
前記第２絶縁層１１０ａは、硬化したエポキシやポリイミドであり得る。例えば、前記第２絶縁層１１０ａは、形状変形が不可能な硬化した絶縁層であり得る。例えば、前記第２絶縁層１１０ａは、前記チップのボンディング過程でも軟化しないガラス転移温度を有する絶縁層であり得る。即ち、前記第２絶縁層１１０ａのガラス転移温度は、前記第１絶縁層１１０ｂのガラス転移温度よりも大きくてもよい。
これにより、前記チップのボンディング工程において、前記回路パターンの第２部分の下面が最大第２絶縁層１１０ａの上面まで移動できるようにする。即ち、前記第２絶縁層１１０ａは、前記回路パターンの第２部分の最大移動距離を制限するストッパ機能を果たすことができる。したがって、前記チップのボンディング工程において回路パターンの第２部分が最大移動した場合、前記第２部分の下面は、前記第２絶縁層１１０ａの上面の上に位置するようになる。これにより、実施例では、単一の絶縁層を用いた場合に、前記回路パターンの一部が前記絶縁層の下面の下に露出または突出する状況を防止することができ、これによる信頼性問題を解決することができる。
図１２は、実施例に係るパッケージ基板におけるパッド部の第３部分を具体的に説明する図である。図１２の（Ａ）は、チップのボンディング前のパッド部を示す図であり、図１２の（Ｂ）は、チップのボンディング後のパッド部を示す図である。
図１２を参照すると、パッド部の第３部分１２３は、パッド部の第１部分１２１と第２部分１２２との間を連結することができる。このとき、前記第３部分１２３は、前記チップのボンディング工程で長さが増加することがある。これにより、前記第３部分１２３の線幅や形状により、前記チップの埋め込み工程に制約が発生することがある。
したがって、実施例では、前記第３部分１２３が複数の分岐ラインを有するようにし、これにより前記第１部分１２１と第２部分１２２との間を複数の分岐ラインを介して連結するようにする。
例えば、第３部分１２３は、第１部分１２１と第２部分１２２との間を連結し、互いに分離離隔して配置された第１分岐 ライン１２３Ａと第２分岐ライン１２３Ｂとを含む。
このとき、第１分岐ライン１２３Ａと第２分岐ライン１２３Ｂのそれぞれの線幅は、前記第１部分１２１の線幅や前記第２部分１２２の線幅よりも小さくてもよい。これにより、実施例では、前記チップのボンディング時に発生する前記第３部分１２３の長さの増加が容易に行われるようにする。また、実施例では、上記のように第３部分１２３が複数の分岐ラインを有するようにして、前記チップのボンディング時に発生し得る前記第３部分の切れなどの信頼性問題を解決するようにする。
一方、前記第３部分１２３は、メッシュ（ｍｅｓｈ）形状を有することもできる。
図１３は、実施例に係るパッド部の変形例を示す図であり、図１４は、図１３に示すパッド部によって現れるアンダーフィルの高さの変化を示す図である。
図１３を参照すると、実施例では、前記絶縁層１１０の第１領域１１１に配置されるダミーパッド１９０を含むことができる。ダミーパッド１９０は、前記パッド部および前記チップ１３０と電気的に連結されないダミーパターンである。
実施例では、前記パッド部の間の領域に、上記のようなダミーパッド１９０を配置する。そして、前記ダミーパッド１９０は、前記チップのボンディング過程で、前記チップの全領域が均一な深さを有するように絶縁層内に埋め込まれるようにする。また、前記ダミーパッド１９０は、前記チップのボンディング過程で、前記チップ１３０の側面に拡張されるアンダーフィル部の高さを増加させる機能を果たす。
例えば、図１４の（ａ）のように、前記ダミーパッド１９０が形成されていない状態で前記チップ１３０のボンディング過程が行われると、前記絶縁層１１０のアンダーフィル１１１Ｐ′の高さは、第１高さＨ１を有することができる。
これとは異なり、図１４の（ｂ）のように、前記ダミーパッド１９０が配置された状態で前記チップ１３０のボンディング過程が行われると、前記チップ１３０が全領域で均一な深さを有するように埋め込まれてもよい。また、前記ダミーパッド１９０が有する面積だけ前記絶縁層１１０の第１領域１１１の上面は、上側方向にさらに拡張され得る。例えば、前記前記ダミーパッド１９０が形成された状態で、前記チップ１３０のボンディング過程が行われると、前記絶縁層１１０のアンダーフィル１１１Ｐ′の高さは、前記第１高さＨ１よりも大きい第２高さＨ２を有することができる。そして、実施例では、前記ダミーパッド１９０によって前記アンダーフィルの高さを増加させることができ、これにより前記チップ１３０の接合力をさらに向上させることができる。

Claims (10)

  1. 第１基板と、
    前記第１基板に実装される第１チップと、を含み、
    前記第１基板は、
    前記第１チップと垂直方向に重なる第１領域と、前記第１領域以外の第２領域とを含む第１絶縁層と、
    前記第１絶縁層の第１領域および第２領域 に配置される回路パターンと、を含み、
    前記回路パターンは、前記第１絶縁層の第２領域の上面の上に配置される第１部分と、前記第１絶縁層の第１領域内に埋め込まれる第２部分と、少なくとも一部が前記第１絶縁層の第１領域内に埋め込まれて前記第１部分と前記第２部分との間を連結する第３部分と、を含むパッド部を含み、
    前記第１チップの少なくとも一部は、前記第１絶縁層の第１領域内に配置され、
    前記第１絶縁層の第１領域は、前記第１チップの下面および側面を囲み、
    前記第１絶縁層の前記第１領域および前記第２領域は、単一の絶縁層である、パッケージ基板。
  2. 前記パッド部の第３部分は、
    前記第１絶縁層の第１領域内で、前記第１絶縁層の下面に対して一定の傾斜角を有して配置される、請求項１に記載のパッケージ基板。
  3. 前記パッド部の第３部分は、前記パッド部の前記第１部分と前記第３部分との間を連結し、互いに離隔した複数の分岐ラインを含む、請求項１に記載のパッケージ基板。
  4. 前記パッド部の第３部分は、前記第１絶縁層の第１領域の中心領域を基準に前記パッド部の第２部分が配置された位置に対応する方向性を有して配置される、請求項１に記載のパッケージ基板。
  5. 前記第１基板は、
    前記第１絶縁層の下面の下に配置される第２絶縁層を含み、
    前記第２絶縁層は、硬化したエポキシまたは前記第１絶縁層よりも高いガラス転移温度を有する熱可塑性樹脂を含む、請求項１に記載のパッケージ基板。
  6. 前記パッド部の第２部分は、
    前記第２絶縁層の上面の上に配置される、請求項５に記載のパッケージ基板。
  7. 前記パッド部は、複数に構成され、
    前記回路パターンは、
    前記複数のパッド部の第３部分の間に位置し、前記第１チップと電気的に絶縁されたダミーパッドを含む、請求項１に記載のパッケージ基板。
  8. 前記第１チップの下面に配置されるバンプを含み、
    前記バンプは、前記第１絶縁層の第１領域内に埋め込まれ、前記パッド部の第３部分の上面と直接接触する、請求項１に記載のパッケージ基板。
  9. 前記第１基板上に配置され、第２チップが実装された第２基板を含み、
    前記第２基板を構成する絶縁層は、前記第１基板を構成する前記第１絶縁層のガラス転移温度よりも低い、請求項１に記載のパッケージ基板。
  10. 前記第１絶縁層は、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、リキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ポリエーテルエーテルケトンＰＥＥＫ（Ｐｏｌｙｅｔｈｅｒ ｅｔｈｅｒ ｋｅｔｏｎｅ）、ポリテトラフルオロエチレンＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ポリフェニレンスルフィドＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）、光等方性ポリメチルメタクリレート（ＰＭＭＡ）のうち少なくとも一つの熱可塑性樹脂からなるか、
    前記第１領域における結の方向と前記第２領域における結の方向とが異なるリキッドクリスタルポリマーＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）からなる、請求項１に記載のパッケージ基板。
JP2022573340A 2020-05-26 2021-05-26 パッケージ基板 Pending JP2023528812A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0063020 2020-05-26
KR1020200063020A KR20210146038A (ko) 2020-05-26 2020-05-26 패키지기판 및 이의 제조 방법
PCT/KR2021/006563 WO2021242013A1 (ko) 2020-05-26 2021-05-26 패키지 기판

Publications (1)

Publication Number Publication Date
JP2023528812A true JP2023528812A (ja) 2023-07-06

Family

ID=78744765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022573340A Pending JP2023528812A (ja) 2020-05-26 2021-05-26 パッケージ基板

Country Status (6)

Country Link
US (1) US20230223308A1 (ja)
EP (1) EP4160675A1 (ja)
JP (1) JP2023528812A (ja)
KR (1) KR20210146038A (ja)
CN (1) CN116157919A (ja)
WO (1) WO2021242013A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200285B2 (ja) * 2003-04-02 2008-12-24 パナソニック株式会社 回路基板の製造方法
CN101156237B (zh) * 2005-04-05 2011-01-19 日本电气株式会社 具有配线基板的电子设备、其制造方法以及用于这种电子设备的配线基板
JP4766050B2 (ja) * 2005-11-02 2011-09-07 パナソニック株式会社 電子回路装置の製造方法
JP5551516B2 (ja) * 2010-05-24 2014-07-16 旭化成エレクトロニクス株式会社 樹脂封止パッケージ
KR20130040639A (ko) * 2011-10-14 2013-04-24 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN116157919A (zh) 2023-05-23
EP4160675A1 (en) 2023-04-05
KR20210146038A (ko) 2021-12-03
US20230223308A1 (en) 2023-07-13
WO2021242013A1 (ko) 2021-12-02

Similar Documents

Publication Publication Date Title
US8411450B2 (en) Electronic device package, module, and electronic device
KR100199962B1 (ko) 반도체 장치 및 그 제조방법
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
KR100408616B1 (ko) 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말
US20080128880A1 (en) Die stacking using insulated wire bonds
JPWO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
CN106531636A (zh) 制造半导体芯片封装件的方法和制造半导体封装件的方法
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US20020153618A1 (en) Semiconductor device
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR20200067613A (ko) 인쇄회로기판 및 이를 포함하는 모듈
US9105616B2 (en) External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same
CN111968958B (zh) 一种封装芯片及基于封装芯片的信号传输方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2023528812A (ja) パッケージ基板
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
US7948093B2 (en) Memory IC package assembly having stair step metal layer and apertures
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
TWI393197B (zh) 晶片封裝
CN112701444B (zh) 天线、天线封装方法及终端
JP2009218390A (ja) 半導体装置およびその製造方法
KR20210138992A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240425