CN106531636A - 制造半导体芯片封装件的方法和制造半导体封装件的方法 - Google Patents

制造半导体芯片封装件的方法和制造半导体封装件的方法 Download PDF

Info

Publication number
CN106531636A
CN106531636A CN201610801613.4A CN201610801613A CN106531636A CN 106531636 A CN106531636 A CN 106531636A CN 201610801613 A CN201610801613 A CN 201610801613A CN 106531636 A CN106531636 A CN 106531636A
Authority
CN
China
Prior art keywords
semiconductor chip
connecting path
molding
pattern
molding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610801613.4A
Other languages
English (en)
Other versions
CN106531636B (zh
Inventor
李锡贤
崔允硕
赵泰济
朴镇右
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106531636A publication Critical patent/CN106531636A/zh
Application granted granted Critical
Publication of CN106531636B publication Critical patent/CN106531636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

提供了制造半导体芯片封装件和制造半导体封装件的方法。制造半导体封装件的方法包括：提供具有第一表面和与第一表面背对的第二表面的封装基底；将第一半导体芯片设置在封装基底上，所述第一半导体芯片具有面对封装基底的第二表面的第一表面、与第一半导体芯片的第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层；在第一半导体芯片的侧表面外部设置多个穿过模塑导电通路。穿过模塑导电通路可以在形成模塑层之前形成并且可以贯穿模塑层。穿过模塑导电通路可以延伸超过模塑层的第一表面。

Description

制造半导体芯片封装件的方法和制造半导体封装件的方法
本申请要求于2015年9月9日提交到韩国知识产权局的第10-2015-0127707号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种半导体芯片封装件及其制造方法，更具体地，涉及一种包括具有精细节距的连接端子的半导体芯片的半导体芯片封装件及其制造方法。
背景技术
随着电子工业迅速地发展和用户需求增加，电子装置更加小型化并会更加倾向于多功能。因此，用于电子装置的半导体装置的小型化和多功能两者的需求也在增加。因此，期望具有精细节距的连接端子的半导体芯片，并且在包括半导体芯片的半导体封装件内的诸如布线图案和连接通路的连接组件可以受益于精细节距。
发明内容
发明构思的多个方面提供了一种包括精细节距的连接通路的半导体芯片封装件及其制造方法。
根据发明构思的一方面，一种半导体芯片封装件包括：半导体芯片，具有作为有效表面的第一表面和与第一表面背对的第二表面，并且被设置为使第一表面面朝上；模塑构件，围绕半导体芯片的侧面；连接通路，侧向地设置在半导体芯片外部且穿过模塑构件，所述连接通路具有与模塑构件的顶表面对应的上端部和与上端部背对且对应于与模塑构件的顶表面背对的底表面的下端部，其中，连接通路的下端部延伸到低于模塑构件的底表面的水平。
根据发明构思的另一方面，半导体芯片封装件包括：半导体芯片，具有作为有效表面的第一表面和与第一表面背对的第二表面，并且被设置为使第一表面朝向第一方向；模塑构件，围绕半导体芯片的侧面；连接通路，围绕半导体芯片设置且穿过模塑构件，所述连接通路具有靠近半导体芯片的第一表面的第一端部和与第一端部背对的第二端部，其中，连接通路的第一端部的宽度小于连接通路的第二端部的宽度。
根据发明构思的另一方面，提供了一种制造半导体芯片封装件的方法，所述方法包括：将半导体芯片附着在载体基底上；形成包括连接通路部和一体地连接到连接通路部的支撑部的初步连接通路结构；将初步连接通路结构附着在载体基底上使得连接通路部侧向地设置在半导体芯片的外部；形成围绕半导体芯片和初步连接通路结构的模塑构件；通过去除模塑构件的上部和初步连接通路结构的上部来形成贯穿模塑构件的连接通路。
根据一些示例实施例，制造半导体封装件的方法包括：提供具有第一表面和与第一表面背对的第二表面的封装基底；将第一半导体芯片设置在封装基底上，第一半导体芯片具有面对封装基底的第二表面的第一表面、与第一半导体芯片的第一表面背对的第二表面和从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层；在第一半导体芯片的侧表面外部设置多个穿过模塑导电通路。穿过模塑导电通路可以在形成模塑层之前形成并且可以贯穿模塑层。
根据某些示例性实施例，一种方法包括：提供具有第一表面和与第一表面背对的第二表面的封装基底；将第一半导体芯片设置在封装基底上，所述第一半导体芯片具有面对封装基底的第二表面的第一表面、与第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；设置覆盖第一半导体芯片的侧表面并覆盖封装基底的第二表面的模塑层，其中，模塑层的第一表面面对封装基底的第二表面；设置贯穿模塑层并位于第一半导体芯片的侧表面外部的多个穿过模塑导电通路。穿过模塑导电通路可以延伸超过模塑层的第一表面。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解发明构思的示例实施例，在附图中：
图1A是示出根据示例实施例的半导体芯片封装件的平面图；
图1B是根据示例实施例，沿着图1A的线1B-1B'截取的剖视图；
图1C是根据示例实施例，图1B的部分1C的放大视图；
图2A是示出根据示例实施例的半导体芯片封装件的剖视图；
图2B是根据示例实施例，图2A的部分2B的放大视图；
图3A是示出根据示例实施例的半导体芯片封装件的剖视图；
图3B是根据示例实施例，图3A的部分3B的放大视图；
图4是示出根据示例实施例的半导体芯片封装件的剖视图；
图5是示出根据示例实施例的半导体芯片封装件的剖视图；
图6是示出根据示例实施例的半导体芯片封装件的剖视图；
图7A至图7C是示出根据示例实施例的制造初步连接通路结构的方法的剖视图和平面图，并且图7D是根据示例实施例沿着图7C的线7D-7D'截取的剖视图；
图8A和图8B是示出根据示例实施例的制造初步连接通路结构的方法的剖视图；
图9A和图9B是示出根据示例实施例的制造初步连接通路结构的方法的剖视图；
图10A至图10G是示出根据示例实施例的制造半导体芯片封装件的方法的剖视图；
图11A至图11E是示出根据示例实施例的制造半导体芯片封装件的方法的剖视图；以及
图12A至图12C是示出根据示例实施例的制造半导体芯片封装件的方法的剖视图。
在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。同样的附图标记始终表示同样的元件。尽管不同的附图示出了示例性实施例的多种变化，但是这些附图未必意图彼此互斥。相反，如将从以下具体实施方式的上下文可知，当把附图及其描述作为整体来考虑时，在不同附图中描绘和描述的某些特征可以与来自其它附图的其它特征组合以产生各种实施例。
具体实施方式
如在此使用的，术语“和/或”包括一个或多个相关列出项中的任意和全部组合。当诸如“……中的至少一个(种/者)”的表述放在一列元件(要素)之后时，修饰整列的元件(要素)，而不是修饰列中的个别元件(要素)。
为了充分地理解发明构思的构造和效果，参照附图描述示例实施例。然而，发明构思不限于下面提供的示例实施例，而是可以以各种形式实现并可以做出各种改变。提供示例实施例的描述以使发明构思的公开完整并使本领域普通技术人员了解发明构思的范围。为了便于解释，可夸大附图中的组件的尺寸，并且可以夸大或减小每个组件的比例。
将理解的是，当组件被称作“在”另一组件“上”或“连接到”另一组件时，该组件可以直接在另一组件上或可以直接连接到其它组件，但是在它们之间可以存在中间组件。相反，当组件被称作“直接在”另一组件“上”或“与”另一组件“直接连接”，或者被称作“接触”另一组件或“与”另一组件“相接触”时，应理解的是它们之间不存在中间组件。解释元件之间关系的其它表达(例如，“在……之间”与“直接在……之间”等)可以以类似的方式来理解。
将理解的是，虽然在这里可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。除非上下文另有说明，否则这些术语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来，例如作为命名惯例。因此，在不脱离本发明的教导的情况下，下面在说明书的一部分中讨论的第一元件、组件、区域、层或部分在说明书的另一部分或权利要求中可被称为第二元件、组件、区域、层或部分。此外，在某些情况下，即使说明书中没有使用“第一”、“第二”等来描述术语，该术语也可以在权利要求中被称为“第一”或“第二”以将所要求保护的元件彼此区分开。
如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种/者)”和“该/所述”也意图包括复数形式。将理解的是，在此使用的术语“包含”、“包括”和/或其变型说明了存在所述特征、数量、操作、组件、部件或它们的组合，并且可以理解为可添加一个或更多个其它特征、数量、操作、组件、部件或它们的组合。
将以理想示意图的方式参照平面图和/或剖视图来描述在此描述的实施例。因此，示例性视图可以基于制造技术和/或公差来修改。因此，所公开的实施例不限于这些视图中所示，而是包括基于制造工艺形成的构造上的修改。因此，在附图中例示的区域可以具有示意性的性质，并且附图中所示的区域的形状可以举例说明发明的各方面不受其限制的元件的区域的具体形状。
为了便于描述，这里可使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相对术语来描述如在图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除附图中描述的方位之外，空间相对术语还意在包括装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将随后被定向为在其它元件或特征“上方”。因此，术语“在……下方”可以包括在……上方和在……下方两种方位。装置可以另外定向(旋转90度或在其它方位)，并相应解释在此使用的空间相对描述语。
如这里所使用的，被描述为“电连接”的项可以构造为使电信号能够从一个项传递到另一项。因此，物理连接到无源绝缘组件(例如，印刷电路板的预浸料层、连接两个装置的电绝缘粘合剂、电绝缘底填或模塑层等)的无源导电组件(例如，布线、焊盘、内部电线等)没有电连接到那个组件。此外，“直接电连接”到彼此的项通过一个或更多个无源元件(诸如布线、焊盘、内部电线、通孔等示例)电连接。这样，直接电连接的组件不包括通过诸如晶体管或二极管的有源元件电连接的组件。直接电连接的元件可以直接物理连接和直接电连接。
此外，如在这里使用的诸如“在……上方”和“在……下方”的这些空间相对术语具有它们普通的广泛含义——例如，即使当俯视元素A和元素B时它们之间不叠置，元素A也可以在元素B的上方(就像即使没有在直接的上方，在天空中的某物也通常在地面上的某物的上方)。
如在这里使用的，诸如“相同”、“相等”、“平面”或“共面”的术语当涉及方向、布局、位置、形状、水平、大小、数量或其它测量时，不一定意味着完全相同的方向、布局、位置、形状、水平、大小、数量或其它测量，而是意图包括在例如因制造工艺可能发生的可接受的变化内几乎相同的方向、布局、位置、形状、水平、大小、数量或其它测量。除非上下文或其它声明另外指出，否则可以在这里使用术语“基本上”以强调这一含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上平面”的项可以完全相同、相等或平面，或者可以在例如因制造工艺可能发生的可接受的变化内相同、相等或平面。
诸如“大约”或“近似”的术语可以反映仅以相对小的方式和/或以不明显地改变某些元件的操作、功能或结构的方式而变化的数量、大小、方向或布局。例如，“约0.1至约1”的范围可以包括诸如0.1附近0％-5％的偏差和1附近0％-5％偏差的范围，特别是在这样的偏差保持了与已列出范围相同的效果时。
如这里所使用的，例如，半导体装置可以指诸如半导体芯片(例如，形成在裸片上的存储芯片和/或逻辑芯片)、半导体芯片的堆叠件、包括一个或更多个堆叠在封装结构上的半导体芯片的半导体封装件或包括多个封装件的层叠封装装置的装置。这些装置可以利用球栅阵列、引线键合、穿过基底通路或其它电连接元件来形成，并且可以包括诸如易失性或非易失性存储装置的存储装置。
如这里所使用的，电子装置可以指这些半导体装置，但可以另外包括包含这些装置的产品，诸如存储模块、存储卡、包括额外组件的硬盘驱动器或移动电话、膝上型计算机、平板计算机、桌面计算机、相机或者其它消费类电子装置等。
除非另有定义，否则这里使用的全部术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，除非这里明确如此定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域和/或本申请的上下文中它们的意思一致的意思，并且将不以理想化或过于形式化的含义进行解释。
图1A是示出根据示例实施例的半导体芯片封装件100的平面图，图1B是沿着图1A的线1B-1B'截取的剖视图，图1C是图1B的部分1C的放大视图。
参照图1A至图1C，半导体芯片封装件100可包括半导体芯片110、连接通路130、模塑构件140、重分配层160和连接端子174。
半导体芯片110可以包括彼此背对的第一表面F1和第二表面F2，第一表面F1可以是与半导体芯片110的有效表面对应的表面。第一表面F1可以被称为顶表面，第二表面F2可以被称为底表面。半导体芯片110通常可以被称为半导体装置，并且可以实现为诸如存储芯片或逻辑芯片的单个芯片或者可以是各种存储芯片或逻辑芯片的堆叠件的一部分。半导体芯片110可以包括在第一表面F1处针对半导体芯片110而暴露的导电焊盘112。这里描述的装置的各种焊盘可以是连接到装置的内部布线的导电端子，并且可以在装置的内部布线和/或内部电路与外部源之间发送信号和/或提供电压。例如，半导体芯片(例如，芯片110)的芯片焊盘(例如，导电焊盘112)可以电连接到半导体芯片上的集成电路和连接到半导体芯片的装置，并且/或者可以在半导体芯片上的集成电路与连接到半导体芯片的装置之间提供电压和/或信号。在此描述的各种焊盘可以设置在装置(例如，半导体芯片、封装基底、中介芯片等)的外表面上面或附近，并且通常可以具有平坦的表面面积(通常比焊盘所连接的内部布线的相应表面面积更大)以有助于连接到诸如突起或焊球的更远的端子和/或外部布线。
另外，半导体芯片110可以包括在第一表面F1处使半导体芯片110暴露并且覆盖导电焊盘112的侧面(lateral side)的第一保护层114。这里，为了便于描述，将第一保护层114的与半导体芯片110的第二表面F2背对的上表面称为第一表面F1。第一保护层114可以包括例如氮化硅层、聚酰亚胺层或这些层的堆叠结构。例如，第一保护层114可以包括氮化硅层和聚酰亚胺层的双层结构。虽然半导体装置可以包括多个某些组件(例如，焊盘、通孔等)，但是为便于描述，这里仅以单数形式来描述这样的组件。
连接通路130(亦称为通路、导电通路、穿过模塑通路)可以在半导体芯片110的至少一侧上与半导体芯片110横向分隔开。图1A示出连接通路130布置在半导体芯片110的两侧上，但是发明构思不限于此。可以根据半导体芯片封装件100的种类和尺寸、包括于半导体芯片封装件100中的I/O端子的数目等以各种布局来布置连接通路130。
如图1B中示例性示出的，连接通路130可以具有比半导体芯片110的高度高的高度，但是发明构思不限于此。与图1B不同，连接通路130可以具有与半导体芯片110的高度相同的高度。
这里，为便于描述，连接通路130的接近于并对应于半导体芯片110的第一表面F1的一端被称为底部，连接通路130的邻近于连接通路130的所述底部的表面被称为连接通路130的底表面130_B。另外，连接通路130的接近于并对应于半导体芯片110的第二表面F2并且与连接通路130的所述底部背对的另一端被称为上部，连接通路130的邻近于连接通路130的所述上部的表面被称为连接通路130的上表面130_U或顶表面。如在此针对组件的上部和下部或者顶部和底部所描述的，在两个组件均具有顶部(上部)或顶表面(上表面)以及底部(下部)或底表面(下表面)并且对于第一组件从顶到底的方向与第二组件从顶到底的方向相同时，第一组件的顶部(上部)或顶表面(上表面)可以被描述为“对应于”第二组件的顶部(上部)或顶表面(上表面)，第一组件的底部(下部)或底表面(下表面)可被描述为“对应于”第二组件的底部(下部)或底表面(下表面)。
如图1C所示，连接通路130可以包括以预定斜率倾斜的侧壁130S。连接通路130可以具有沿水平方向的第一宽度W1，所述第一宽度W1可以朝向连接通路130的底部以预定的比率减小。在沿通路的任意竖直位置处测量的连接通路130的第一宽度W1在一些实施例中可以小于190微米，或者在一些实施例中可以小于160微米。使用上述方法，在一些实施例中，在沿通路的任意竖直位置处测量的连接通路130的第一宽度W1(例如，在通路的顶部处或通路的底部处测量的宽度)可以是例如约10微米至约100微米，但是不限于此。因此，在一些实施例中，穿过模塑通路的沿其竖直高度的最大宽度可以是在10微米和100微米之间的宽度。
根据示例实施例，连接通路130沿水平方向可以具有圆形截面，但是连接通路130可以具有各种截面形状，诸如，椭圆的形状、四边形的形状、矩形的形状、正方形的形状、梯形的形状和多边形的形状。
模塑构件140可以围绕或覆盖半导体芯片110的侧壁和连接通路130的侧壁。如图1B和图1C中示例性示出的，当半导体芯片110的第二表面F2位于低于连接通路130的上表面130_U的水平上时，模塑构件140可以围绕半导体芯片110的侧壁和第二表面F2，并且还围可绕连接通路130的侧壁130S。同时，不同于图1B和图1C，当半导体芯片110的第二表面F2位于与连接通路130的上表面130_U相同的水平上时，模塑构件140可以围绕半导体芯片110的侧壁和连接通路130的侧壁130S，例如不覆盖半导体芯片110的第二表面F2。
根据示例实施例，模塑构件140可以包括诸如环氧模塑料(EMC)材料的绝缘材料。在这种情况下，模塑构件140可以包括单个材料层。在形成模塑构件140的示例性工艺中，可以在半导体芯片110和初步连接通路结构30附着在载体基底210上(见图10B)的状态下，通过注入模塑材料以填充围绕半导体芯片110和初步连接通路结构30(见图10B)的空空间并且硬化模塑材料来形成模塑构件140，因此，模塑构件140可以包括单个材料层。模塑构件140通常可以描述为模塑结构或模塑层。
根据示例实施例，模塑构件140的上表面可以位于与连接通路130的上表面130_U相同的水平上。因此，围绕连接通路130的上表面130_U的模塑构件140的上表面可以与连接通路130的上表面130_U形成同一表面并且可以与连接通路130的上表面130_U共面。在形成连接通路130的示例性工艺中，可以通过研磨工艺使包括围绕半导体芯片110和初步连接通路结构30的模塑构件140的结构平坦化，直到去除初步连接通路结构30的支撑部32(见图10B)为止，并可以由剩余的初步连接通路结构30的连接通路部34(见图10B)来形成连接通路130。因此，模塑构件140的上表面可以位于与连接通路130的上表面130_U相同的水平上。
在示例实施例中，连接通路130与邻近的连接通路130可以以精细的节距(或者连接通路130和邻近的连接通路130之间的间隔可以相对地小)来设置。例如，连接通路130可以具有范围为约30微米至约300微米的节距(或者连接通路130的中心与邻近的连接通路130的中心之间的距离)。然而，发明构思不限于此。在形成连接通路130的示例性工艺中，可以通过使用以下方法来形成连接通路130：使用图案化工艺来形成以相对小的间隔设置多个连接通路部34的初步连接通路结构30，并且使用研磨工艺在初步连接通路结构30中仅留下连接通路部34。因此，可以以相对小的间隔来设置连接通路130与邻近的连接通路130。
重分配层160可以包括重分配塞162、重分配图案164和重分配绝缘层166。重分配塞162可以接触导电焊盘112或连接通路130。重分配图案164可以通过重分配塞162电连接到导电焊盘112或连接通路130。图1B示例性示出重分配塞162和重分配图案164的连接结构连接到不同的重分配塞162和重分配图案164的连接结构，所述不同的连接结构位于与上述连接结构不同的水平处(例如，图1B示出了这样一个结构：位于第一水平的第一重分配塞162连接到在其下方的第一重分配图案164，所述第一重分配图案164连接到在其下方的第二重分配塞162，所述第二重分配塞162连接到在其下方的第二重分配图案164)。然而，发明构思不限于此，重分配层160可以在下突起金属层172与连接通路130或导电焊盘112之间具有仅一个重分配塞162连接到一个重分配图案164的结构(均在下文中进一步描述)。与此不同，重分配层160可以具有三个或更多个重分配塞162在不同水平上连接到三个或更多个重分配图案164的结构。重分配绝缘层166可以围绕重分配塞162和重分配图案164。虽然未示出，但是重分配绝缘层166可以包括多个绝缘层并且所述多个绝缘层中的不同的绝缘层可以具有位于与重分配塞162和重分配图案164的上表面的各自水平相同的水平上的上表面。
在示例性实施例中，重分配塞162和重分配图案164可以由导电材料(例如，金属)形成并且可以包括Cu、Al、W、Ni、Ti、TiN、Ta、TaN和Au中的至少一种。重分配层160可以形成封装件100的封装基底，并且还可以被称为封装基体层。
下突起金属(UBM)层172可以连接到重分配塞162或重分配图案164并且可以暴露在重分配绝缘层166的外部。例如，UBM层172可以包括诸如金属的导电材料，并且可以包括Cr、W、Ti、Cu、Ni、Al、Pd、Au或它们的组合。
用于与外部装置连接的连接端子174可以设置在UBM层172上。连接端子174可以是例如焊球或导电突起。
如图1C中示例性示出的，连接通路130的底表面130_B可以具有比模塑构件140的底表面的水平LV1低的下表面水平LV2。因此，连接通路130的底部分(包括连接通路130的底表面)可以延伸到模塑构件140的底表面以下的水平，或超过模塑构件140的底表面的水平。因此，连接通路130的侧壁130S的下侧可以被重分配绝缘层166围绕。在形成连接通路130的示例性工艺中，在将初步连接通路结构30临时固定在设置在第一载体基底210上的第一粘合构件220(见图10B)上之后，可以形成围绕初步连接通路结构30的模塑构件140。在这种情况下，第一粘合构件220可以包括硬度相对低的聚合物材料。因此，在临时固定初步连接通路结构30的工艺期间，第一粘合构件220的与初步连接通路结构30的下部对应的部分接收压力，并且初步连接通路结构30的底表面(例如，连接通路部34的底表面)可以位于比第一粘合构件220的上表面低的水平处。可选择地，为了确保初步连接通路结构30与重分配塞162之间的足够的接触面积，在将初步连接通路结构30放置在第一粘合构件220上之后，可以向初步连接通路结构30施加以预定的压力。因此，连接通路130的底表面130_B可以具有比模塑构件140的底表面的水平LV1低的下表面水平LV2，并且因此可以确保连接通路130的底表面130_B与连接到其的重分配塞162之间的足够的接触面积。
如图1C中示例性示出的，半导体芯片110的第一表面F1可以具有比模塑构件140的底表面的水平LV1低的下表面水平LV3。因此，半导体芯片110的侧壁的下侧可以被重分配绝缘层166围绕。图1C不仅示例性地示出了半导体芯片110的第一表面F1(即，第一保护层114的底表面)，而且还示出了第一保护层114的上表面位于比模塑构件140的底表面的水平LV1低的水平处。然而，发明构思不限于此，第一保护层114的上表面可以位于与模塑构件140的底表面的水平LV1相同的水平或者比模塑构件140的底表面的水平LV1高的水平处。
图1C为了示例性示出模塑构件140、连接通路130和半导体芯片110的相对位置，夸大了下表面水平LV1、LV2和LV3之间的差值。因此，与图1C不同，下表面水平LV1、LV2和LV3之间的相对差值可以改变。
可以通过安装预先形成的初步连接通路结构30使得初步连接通路结构30与半导体芯片110分隔开并且形成围绕初步连接通路结构30和半导体芯片110的模塑构件140来制造半导体芯片封装件100。因此，由可以实现精细节距的初步连接通路结构30形成的连接通路130可以具有精细的节距。另外，由于连接通路130的底表面130_B具有比模塑构件140的下表面的水平LV1低的水平LV2，所以可以确保连接通路130与重分配塞162之间的足够的接触面积。因此，半导体芯片封装件100可以具有良好的可靠性。
图2A是示出根据示例实施例的半导体芯片封装件100A的剖视图，图2B是图2A的部分2B的放大视图。由于根据图2A和图2B的半导体芯片封装件100A除了连接通路130A的形状之外与参照图1A至图1C描述的半导体芯片封装件100类似，所以主要描述不同之处。在图2A和图2B中，与图1A至图1C中的附图标记相同的附图标记表示相同的组件。
参照图2A和图2B，连接通路130A具有第一宽度W1A，宽度W1A可以从上表面130A_U朝向下表面130A_B逐渐减小。连接通路130A的侧壁130SA可以相对于与半导体芯片110的第一表面F1垂直的方向倾斜。连接通路130A的与连接通路130A的上表面130A_U邻近的上部处的第一倾角θ1可以大于连接通路130A的与连接通路130A的底表面130A_B邻近的底部处的第二倾角θ2。例如，第一倾角θ1可以在约2°至约30°的范围内，并且第二倾角θ2可以在约2°至约10°的范围内，但是第一倾角θ1和第二倾角θ2不限于此。作为角度不同的结果，连接通路130A可以具有喇叭的形状。
在形成连接通路130A的示例性工艺中，可以通过将金属板30P(见图7A)图案化来形成包括支撑部32(见图7D)和连接通路部34(见图7D)的初步连接通路结构30(见图7D)。在图案化工艺中，当蚀刻位置从金属板30P的上表面向下移动时(例如，当蚀刻位置接近于支撑部32和连接通路部34之间的界面时)，可以减少蚀刻金属板30P的量，连接通路部34可以具有倾斜的侧壁。连接通路部34的侧壁的轮廓可以根据金属板30P的种类、蚀刻工艺的种类、蚀刻剂的种类、连接通路部34之间的间隔等而改变。具体地，连接通路部34可以如图7D所示具有预定斜率的侧壁，与此不同，连接通路部34可以具有倾角根据竖直位置而改变(例如，不规则的倾角)的侧壁。
图3A是示出根据示例实施例的半导体芯片封装件100B的剖视图，图3B是图3A的部分3B的放大视图。在图3A和图3B中，与图1A至图1C中的附图标记相同的附图标记表示相同的组件。
参照图3A和图3B，模塑构件140A可以具有第一上表面140U1和第二上表面140U2。模塑构件140A的第一上表面140U1可以与半导体芯片110竖直地叠置，并且可以与连接通路130的上表面130_U位于同一水平上。模塑构件140A的第二上表面140U2可以位于连接通路130所在的区域处，例如，其可以位于连接通路130的附近，并且其可以围绕连接通路130的侧壁130S。模塑构件140A的第二上表面140U2可以位于比连接通路130的上表面130_U低的水平处。因此，连接通路130的上部可以从模塑构件140A的第二上表面140U2向上突出，或者可以延伸超过模塑构件140A的第二上表面140U2。
在形成连接通路130的示例性工艺中，可以通过形成围绕初步连接通路结构30(见图10B)和半导体芯片110的附近的模塑构件140A并且去除初步连接通路结构30的上部来形成具有与模塑构件140A位于同一水平上的上表面130_U的连接通路130。随后，通过使用激光辐照工艺等去除模塑构件140A的与连接通路130的附近对应的部分，使连接通路130的上部可以从模塑构件140A的第二上表面140U2向上突出。
如图3B所示，由于连接通路130的上部从模塑构件140A的第二上表面140U2向上突出，所以可以增大连接通路130的暴露在模塑构件140A外部的表面积。因此，当另一半导体芯片封装件(未示出)堆叠在半导体芯片封装件100B上方时，可以在连接通路130和另一半导体芯片封装件的连接端子(未示出)之间提供稳定的电连接。另外，当另一半导体芯片封装件堆叠在半导体芯片封装件100B上方时，可以减少或防止在连接通路130和另一半导体芯片封装件的连接端子(例如，焊球)之间的错位。
图3A和图3B所示的连接通路130可以被参照图2A和图2B描述的连接通路130A替换。应该注意到的是这里描述的各种连接通路(例如，130或130A)可以由诸如金属的导电材料形成。
图4是示出根据示例实施例的半导体芯片封装件100C的剖视图。在图4中，与图1A至图3B中的附图标记相同的附图标记表示相同的元件。
参照图4，第二保护层180可以形成在半导体芯片110上。第二保护层180可以包括诸如聚酰亚胺和环氧树脂的绝缘材料。另外，第二保护层180可以是裸片贴膜(DAF)。
布线图案182可以设置在连接通路130和/或第二保护层180上。连接到连接通路130的布线图案182可以与连接通路130一体地形成。设置在与半导体芯片110竖直地叠置的位置处的布线图案182由于第二保护层180设置在布线图案182与半导体芯片110的第二表面F2之间，所以不会电连接到半导体芯片110的第二表面F2。暴露布线图案182的上表面的第三保护层184可以设置在模塑构件140上。
在形成连接通路130的示例性工艺中，可以在半导体芯片110的附近设置包括支撑部32和连接通路部34的初步连接通路结构30，并且可以形成围绕初步连接通路结构30和半导体芯片110的模塑构件140。随后，可以在去除模塑构件140的上表面的研磨工艺期间，通过留下预定高度的支撑部32然后将支撑部32图案化来形成布线图案182。当另一半导体芯片封装件(未示出)堆叠在半导体芯片封装件100C上方时，可以根据另一半导体芯片封装件的连接端子(未示出)的布置或节距来改变布线图案182的布局。因此，由于即使在另一半导体芯片封装件的连接端子的节距与连接通路130的节距不同的情况下也可以形成半导体芯片封装堆叠件，所以半导体芯片封装件100C可以具有改善的灵活性。
图5是示出根据示例实施例的半导体芯片封装件100D的剖视图。在图5中，与图1A至图4中的附图标记相同的附图标记表示相同的元件。
参照图5，连接通路130的侧壁的上部可以被支撑绝缘层136围绕。支撑绝缘层136的上表面可以与连接通路130的上表面位于同一水平处，但是发明构思不限于此。支撑绝缘层136可以围绕在邻近的连接通路130之间的连接通路130的侧壁的附近，并且可以不设置在与半导体芯片110垂直地叠置的位置处。支撑绝缘层136可以具有在连接通路130的高度的约10％至约50％的范围内的高度(或厚度)，但是支撑绝缘层136的高度不限于此。根据示例实施例，支撑绝缘层136可以包括诸如EMC或环氧树脂的绝缘材料，但是支撑绝缘层136的材料不限于此。
模塑构件140B可以围绕半导体芯片110的侧壁和上表面、连接通路130的侧壁以及支撑绝缘层136的侧壁和底表面。模塑构件140B的上表面(例如，最上的表面)可以位于与支撑绝缘层136的上表面(例如，最上的表面)相同的水平上。
在形成连接通路130的示例性工艺中，可以在半导体芯片110的附近设置包括支撑部32(见图8B)、连接通路部34和支撑绝缘层36(见图8B)的初步连接通路结构30A(见图8B)，并且可以形成围绕初步连接通路结构30A和半导体芯片110的模塑构件140。支撑绝缘层36可以用作在模塑初步连接通路结构30A的工艺期间防止初步连接通路结构30A错位或倒塌的辅助支撑构件。因此，即使当支撑部32的高度相对小时，也可以通过支撑绝缘层36足够地支撑初步连接通路结构30A，因此可以减少用于去除支撑部32的研磨工艺的时间消耗。
图6是示出根据示例实施例的半导体芯片封装件100E的剖视图。在图6中，与图1A至图5中的附图标记相同的附图标记表示相同的元件。
参照图6，半导体芯片110的第二表面F2可以利用裸片贴膜(DAF)190附着到绝缘框架134。绝缘框架134可以包括开口134H，每个连接通路130可以经由每个开口134H暴露在半导体芯片封装件100E的外部。根据示例实施例，绝缘框架134可包括酚醛树脂、环氧树脂和聚酰亚胺中的至少一种。
模塑构件140可以围绕半导体芯片110的侧面(lateral side)和连接通路130的侧壁，模塑构件140的上表面可以接触绝缘框架134。
在形成连接通路130的示例性工艺中，可以形成包括包含绝缘材料的绝缘支撑部32A(见图9B)和附着在绝缘支撑部32A上的连接通路部34(见图9B)的初步连接通路结构30B(见图9B)，将初步连接通路结构30B设置为使得初步连接通路结构30B的绝缘支撑部32A可以设置在半导体芯片110上，然后可以形成围绕初步连接通路结构30B和半导体芯片110的模塑构件140。在这种情况下，包括绝缘材料的绝缘支撑部32A可以对应于绝缘框架134，可以通过使用图案化工艺在绝缘框架134中形成开口134H来暴露连接通路130的上表面。
根据半导体芯片封装件100E，包括在初步连接通路结构30B内的绝缘支撑部32A可以不被研磨工艺去除并且可以用作在其中安装半导体芯片110的框架。因此，可以改善半导体芯片封装件100E的结构稳定性。
图7A至图7C是示出根据示例实施例的制造初步连接通路结构30的方法的剖视图和平面图，图7D是沿图7C的线7D-7D'截取的剖视图。
参照图7A，可以设置包括多个单位区域UA的金属板30P。金属板30P可以包括Cu、Al、Ti、Ni、Au或它们的组合。例如，金属板30P可以是具有预定厚度的铜箔，但不限于此。虽然未在图7A中示出，但可以设置支撑基底(未示出)并且可以在支撑基底上设置金属板30P。
可以在金属板30P上形成第一掩模图案40。可以在与形成连接通路部34(见图7B)的位置对应的位置处设置第一掩模图案40。
根据示例实施例，第一掩模图案40可以是光致抗蚀剂图案。
参照图7B，可以通过将第一掩模图案40用作蚀刻掩模，通过将金属板30P(见图7A)的上部蚀刻到预定的高度来形成连接通路部34和连接到连接通路部34的支撑部32。
根据示例实施例，连接通路部34的连接通路的宽度可以是约10微米至约100微米，但不限于此。连接通路部34的高度可以是约50微米至约200微米，但不限于此。可以考虑支撑部32的高度、半导体芯片的高度、半导体芯片封装件的高度等来适当地选取连接通路部34的宽度和高度。根据某些实施例，连接通路部34的高度与半导体芯片的高度相同或者大于半导体芯片的高度。当连接通路部34的高度太高时，在模塑工艺之后去除支撑部32的研磨工艺会消耗较长时间。
随着蚀刻位置从金属板30P的上表面向下移动，连接通路部34的已经形成的侧壁34S可以被暴露于蚀刻环境，从而可以进一步蚀刻连接通路部34的侧壁34S。结果，连接通路部34的侧壁34S可以以预定的倾角倾斜，因此连接通路部34的底部的宽度可以大于连接通路部34的上部的宽度。虽然图7B示例性示出了连接通路部34的侧壁34S以预定的倾角倾斜，但是可以形成包括如下侧壁的连接通路部：该侧壁像图2A和图2B所示的连接通路130A的侧壁130SA那样根据竖直位置而具有不同倾角。
基于上述工艺，支撑部32和连接通路部34形成单一、连续、一体地形成的结构。根据示例实施例，支撑部32的高度可以是约10微米至约100微米，但不限于此。可以考虑连接通路部34的高度、半导体芯片的高度、半导体芯片封装件的高度等来适当地选取支撑部32的高度。当支撑部32的高度太低时，由于支撑部32在为模塑工艺而固定初步连接通路结构30时难以足够地支撑连接通路部34，所以初步连接通路结构30会在模塑工艺期间错位或者会倒塌。当支撑部32的高度太高时，在模塑工艺之后去除支撑部32的研磨工艺会消耗较长时间。
参照图7C和图7D，可以通过在每个单位区域UA内去除支撑部32的与半导体安装区域CMA对应的部分来制造初步连接通路结构30。支撑部32可以包括在与半导体安装区域CMA对应的位置中的开口32H，除了半导体安装区域CMA以外的剩余的支撑部32可以是其上设置有连接通路部34的通路区域VA。
根据示例实施例，连接通路部34可以具有范围为约30微米至约300微米的第一节距P1(即，在连接通路部34的中心与邻近的连接通路部34的中心之间的距离，或者连接通路部34的宽度和邻近的连接通路部34之间的间隔的和)。然而，连接通路部34的节距不限于此。由于通过使用利用包括光致抗蚀剂图案的第一掩模图案40的蚀刻工艺来形成连接通路部34，所以连接通路部34可以形成为具有相对小的节距。
在首先形成模塑构件，使用诸如激光钻孔等工艺形成贯穿模塑构件的通孔并且用导电材料填充通孔来形成导电通路的情况下，通孔形成为具有相对大的节距。难以形成穿过模塑构件的通孔以使通孔可以具有小的宽度，或者难以形成通孔以使通孔可以以小的间隔来设置，因此，填充通孔的导电通路具有相对大的节距。因此，会难以将该导电通路应用于包括精细节距的半导体芯片的半导体芯片封装件或者具有紧凑尺寸的扇出型晶片级封装件。
然而，参照图7A至图7D描述的初步连接通路结构30可以包括通过使用蚀刻金属板30P的方法形成的具有相对小节距的连接通路部34。可以通过用模塑构件以围绕初步连接通路结构30的方式形成半导体芯片封装件，实现包括精细节距的半导体芯片的半导体芯片封装件，或者具有紧凑尺寸的扇出型晶片级封装件。
图8A和图8B是示出根据示例实施例的制造初步连接通路结构30A的方法的剖视图。在图8A和图8B中，与图7A至图7D中的附图标记相同的附图标记表示相同的组件。参照图8A和图8B描述的初步连接通路结构30A可以用于制造参照图5描述的半导体芯片封装件100D的工艺，但发明构思不限于此。
首先，通过执行参照图7A和图7B描述的工艺来形成包括支撑部32和连接通路部34的结构。
参照图8A，形成填充连接通路部34的侧壁34S的下部与支撑部32之间的空间的支撑绝缘层36。支撑绝缘层36可以包括诸如EMC或环氧树脂的绝缘材料，但不限于此。
参照图8B，可以通过去除支撑部32和支撑绝缘层36每者的与在每个单位区域UA内的半导体安装区域CMA对应的那一部分来制造初步连接通路结构30A。
在参照图8A和图8B描述的初步连接通路结构30A中，支撑绝缘层36的第一高度H1可以是连接通路部34的侧壁34S的第二高度H2的约10％至约50％，但其不限于此。支撑绝缘层36的高度可以大于或小于支撑部32的高度(或者支撑部32的沿连接通路部34的延伸方向的厚度)。可以根据支撑部32的高度与连接通路部34的高度的相对比例、连接通路部34的节距和/或宽度来将支撑绝缘层36的高度确定为适当的值。支撑绝缘层36可以用作在模塑初步连接通路结构30A的工艺期间防止初步连接通路结构30A错位或倒塌的辅助支撑构件。因此，即使当支撑部32的高度相对小时，也可以通过支撑绝缘层36足够地支撑初步连接通路结构30A，并且因此可以减少用于去除支撑部32的研磨工艺的时间消耗。
图9A和图9B是示出根据示例实施例的制造初步连接通路结构30B的方法的剖视图。在图9A和图9B中，与图7A至图8B中的附图标记相同的附图标记表示相同的组件。参照图9A和图9B描述的初步连接通路结构30B可以用于制造参照图6描述的半导体芯片封装件100E的工艺，但发明构思不限于此。
参照图9A，可以设置绝缘支撑部32A和金属板30PA的堆叠结构。
绝缘支撑部32A可以包括酚醛树脂、环氧树脂和聚酰亚胺中的至少一种。例如，绝缘支撑部32A可以包括双马来酰亚胺三嗪(BT)树脂、阻燃剂4(frame retardant 4,FR4)、聚酰亚胺、聚酯、四官能团环氧树脂、聚苯醚、环氧/聚亚苯基氧化物、芳族聚酰胺纸(thermount)、氰酸酯和液晶聚合物。
金属板30PA可以通过利用粘合构件(未示出)附着在绝缘支撑部32A上。然而，在一个实施例中，绝缘支撑部32A包括具有低粘度的半硬化绝缘材料，使半硬化绝缘材料和金属板30PA彼此接触，然后通过热处理等使半硬化绝缘材料被硬化，从而可以形成绝缘支撑部32A和金属板30PA的堆叠结构。
可以在金属板30PA的上表面上形成第一掩模图案40。第一掩模图案40可以是光致抗蚀剂图案。
参照图9B，可以通过将第一掩模图案40(见图9A)用作蚀刻掩模通过将金属板30PA(见图9A)的上部蚀刻到预定高度来形成连接通路部34。在蚀刻工艺期间可以暴露绝缘支撑部32A的上表面，连接通路部34可以在绝缘支撑部32A上与邻近的连接通路部34分隔开。
图9B示例性示出具有以预定倾角倾斜的侧壁34S的连接通路部34，但是与此不同，可以形成包括以下侧壁的连接通路部34：该侧壁如参考图2B所述的具有根据竖直位置而改变的倾角。
图9B所示的初步连接通路结构30B可以包括绝缘支撑部32A和设置在绝缘支撑部32A上的连接通路部34。与参照图7D作出的描述不同，不去除绝缘支撑部32A的与半导体安装区域CMA对应的部分，可以在绝缘支撑部32A的与半导体安装区域CMA对应的部分上安装半导体芯片(未示出)。
图10A至图10G是示出根据示例实施例的制造半导体芯片封装件100的方法的剖视图。
参照图10A，可以设置第一载体基底210和第一粘合构件220。
第一载体基底210可以包括多个单位区域UA，所述多个单位区域UA中的每个可以是用于安装一个半导体芯片110的区域。
可以将第一粘合构件220附着在第一载体基底210的整个区域上。第一粘合构件220可以包括，例如，通过激光辐照将光能转换为热能的光热转换材料。例如，第一粘合构件220可以包括包含激光吸收材料的有机材料。另外，第一粘合构件220可以包括诸如丙烯酸树脂的热塑性材料，或紫外(UV)敏感材料。
随后，可以在第一粘合构件220上附着半导体芯片110。半导体芯片110可以包括第一表面F1和与第一表面F1背对的第二表面F2，第一表面F1可以与第一粘合构件220接触。
可以将导电焊盘112和第一保护层114暴露于半导体芯片110的第一表面F1，并且因此可以将导电焊盘112和第一保护层114与第一粘合构件220相接触。
参照图10B，可以围绕半导体芯片110(例如，半导体芯片110的侧表面的外部)来设置初步连接通路结构30。初步连接通路结构30可以是根据参照图7A至图7D描述的制造方法而制造的初步连接通路结构30。另外，初步连接通路结构30可以由通过参照图8A和图8B描述的制造方法制造的初步连接通路结构30A来替代，并可以由通过参照图9A和图9B描述的制造方法制造的初步连接通路结构30B来替代。
初步连接通路结构30可以包括支撑部32和连接通路部34。可以设置初步连接通路结构30使得连接通路部34的底表面可以接触第一粘合构件220并且支撑部32的上表面可以位于初步连接通路结构30的上部。在某些实施例中，连接通路部的连接通路的末端可以设置在第一粘合构件220中，使得第一粘合构件220的顶表面在连接通路的底表面上方。另外，支撑部32具有开口32H，可以设置初步连接通路结构30，使得开口32H可以位于与半导体芯片110竖直叠置的位置处。因此，半导体芯片110的上表面(例如，第二表面F2)可以不被初步连接通路结构30覆盖。
参照图10C，形成围绕半导体芯片110和初步连接通路结构30的暴露的表面的模塑构件140。
根据示例实施例，模塑构件140可以包括诸如EMC的绝缘材料。
在形成模塑构件140的示例性工艺中，可以将其上附着了半导体芯片110和初步连接通路结构30的第一载体基底210设置在模子(未示出)内。可以通过将模塑材料(未示出)注入到由模子限定的空间中并将模塑材料硬化来形成围绕半导体芯片110和初步连接通路结构30的上表面和侧表面的模塑构件140。因此，模塑构件140可以包括单个材料层。
同时，由于支撑部32包括开口32H并且半导体芯片110的上表面(例如，第二表面F2)设置在竖直地叠置开口32H的位置处，所以可以通过开口32H将模塑材料注入到半导体芯片110和初步连接通路结构30之间的空间中，因此可以使模塑材料围绕半导体芯片110和初步连接通路结构30的暴露的表面而没有孔隙。参照图10D，例如，可以通过对模塑构件140的上部执行研磨工艺来去除模塑构件140的上部。在研磨工艺期间，可以将初步连接通路结构30(见图10C)的支撑部32(见图10C)与模塑构件140的上部一起去除，并且可以仅保留连接通路部34(见图10C)，从而可以形成连接通路130。
在研磨工艺之后，模塑构件140的上表面可以与连接通路130的上表面位于同一水平处，并且可以与连接通路130的上表面共面。因此，连接通路130的顶表面可以延伸到模塑构件140的顶表面的水平。另外，如图10D所示，在某些实施例中，连接通路130的一部分(例如，与上表面背对的底部部分)延伸超过模塑构件140的下表面，以使其不与模塑构件140的下表面共面。
参照图10E，将第二载体基底230附着在模塑构件140的上表面上。可以在第二载体基底230与模塑构件140之间设置第二粘合构件240以使第二载体基底230可以附着在模塑构件140上。
因此，可以形成第一载体基底210以其间设置有模塑构件的方式面对第二载体基底230的结构。
参照图10F，将第一载体基底210(见图10E)与模塑构件140和半导体芯片110分离。
在使第一载体基底210分离的示例性工艺中，可以根据第一粘合构件220(见图10E)的材料和特性来执行适当的方法。例如，在第一粘合构件220包括包含激光吸收材料的有机材料的情况下，可以通过在第一载体基底210的上表面上照射激光并且使第一粘合构件220部分地熔化来使第一载体基底210与模塑构件140和半导体芯片110分离。除此之外，可以使用诸如将UV照射到第一载体基底210的上部上或者加热第一载体基底210的上部的各种方法。
在分离第一载体基底210之后，可以暴露模塑构件140、半导体芯片110的第一表面F1和连接通路130的上表面。在这种情况下，还可以暴露半导体芯片110的导电焊盘112的上表面。另外，连接通路130的端部可以突出至超过模塑构件140的表面。
可选地，可以对暴露的模塑构件140、半导体芯片110的第一表面F1和连接通路130的表面进一步执行洗涤工艺。
随后，可以在暴露的模塑构件140、半导体芯片110的第一表面F1和连接通路130的表面上形成重分配层160。
在形成重分配层160的示例性工艺中，可以形成覆盖暴露的模塑构件140、半导体芯片110的第一表面F1和连接通路130的表面的第一绝缘层(未示出)，并且可以形成暴露导电焊盘112的上表面和连接通路130的上表面的第一开口(未示出)。可以在第一绝缘层上形成填充第一开口的第一导电层(未示出)，并且可以通过使第一导电层图案化来形成与导电焊盘112的上表面和连接通路130的上表面接触的重分配塞162以及一体地连接到重分配塞162的重分配图案164。随后，可以形成覆盖重分配图案164的上表面的第二绝缘层(未示出)，并且可以形成暴露重分配层164的上表面的一部分的第二开口(未示出)。可以在第二绝缘层上形成填充第二开口的第二导电层(未示出)，并且可以通过使第二导电层图案化来形成与重分配图案164的上表面接触的另一个重分配塞162以及一体地连接到所述另一个重分配塞162的另一个重分配图案164。还可以形成覆盖所述另一个重分配图案164的第三绝缘层(未示出)。这里，第一绝缘层至第三绝缘层可以被称为重分配绝缘层166，因此可以形成包括重分配塞162、重分配图案164和重分配绝缘层166的重分配层160。然而，形成重分配层160的工艺不限于此。
参照图10G，通过去除重分配绝缘层166的一部分可以暴露重分配图案164的上表面的一部分，并且可以在重分配图案164的上表面的暴露的部分上形成UBM层172。可以在UBM层172的上表面上附着连接端子174。这样，第一组外部连接端子可以连接到与在半导体芯片的第一表面处的焊盘电连接的第一组重分配图案，第二组外部连接端子可以连接到与多个穿过模塑导电通路电连接的第二组重分配图案。
随后，通过以单位区域为基础，将其上已附着连接端子174的结构单个化(例如，通过使芯片彼此分割)来完成半导体芯片封装件100(见图1B)。随后，可以从半导体芯片封装件100分离第二载体基底230。在某些实施例中，所述分割可以发生在第二组芯片和/或封装件被安装在晶片级的半导体芯片封装件100上之后。例如，可以首先去除载体基底230，随后将第二组芯片和/或封装件安装在晶片形式的封装件100上以连接到连接通路130的顶表面。在采取额外的制造步骤以形成多芯片封装件或层叠封装的装置之后，可以使封装件彼此分割以形成多个单独的封装件100。
根据制造半导体芯片封装件100的方法，围绕半导体芯片110安装包括具有精细节距的连接通路部34的初步连接通路结构30，然后形成围绕半导体芯片110和初步连接通路结构30的模塑构件140。因此，半导体芯片封装件100可以包括具有精细节距的连接通路130。如上所述，在一些实施例中，在封装件的半导体芯片的侧表面的外部形成半导体封装件的多个穿过模塑导电通路，在形成穿过模塑导电通路之后，围绕穿过模塑导电通路形成模塑层。此外，在形成模塑层之后，可在半导体芯片和模塑层上形成封装基底。由于这一工艺，穿过模塑导电通路可以形成为具有比现有技术方法小的节距。例如，可以实现小于100微米和像10微米那么小的节距。这样，可以提供诸如封装或层叠封装的半导体装置，所述半导体装置包括封装基底、一个或更多个半导体芯片、模塑层和围绕一个或更多个半导体芯片的侧表面形成的穿过模塑通路，所述半导体装置具有比传统封装件高的良率。虽然在各种实施例中给出了一个半导体芯片的示例，但是多个堆叠的半导体芯片可以被包括在封装件中，并且放置在各种实施例中示出的半导体芯片110的位置处。封装件可以以堆叠的方式通过穿过模塑导电通路连接到另一封装件。
与图10B不同的是，在围绕半导体芯片110设置图8B所示的初步连接通路结构30A并且执行模塑工艺的情况下，可以制造参照图5描述的半导体芯片封装件100D。
图11A至图11E是示出根据示例实施例制造半导体芯片封装件的方法的剖视图。所述制造方法可以是制造参照图4描述的半导体芯片封装件100C的方法。在图11A至11E中，与图1A至图10G中的附图标记相同的附图标记表示相同的组件。
参照图11A，可以在第一载体基底210和第一粘合构件220上附着半导体芯片110。半导体芯片110的第一表面F1可接触第一粘合构件220，可以将第二保护层180附着在半导体芯片110的第二表面F2上。这里，为便于描述，将第二保护层180的上表面称为半导体芯片110的第二表面F2。
可以将初步连接通路结构30C附着在半导体芯片110上。初步连接通路结构30C可以包括支撑部32B和连接通路部34，支撑部32B可以包括开口32H。开口32H可以设置与半导体芯片110的一部分竖直地叠置的位置。开口32H的宽度可以小于半导体芯片110的宽度，因此半导体芯片110的第二表面F2的一部分可以被支撑部32B覆盖。
参照图11B，可以形成围绕初步连接通路结构30C的暴露的表面和半导体芯片110的模塑构件140。
随后，可以通过对模塑构件140的上部执行研磨工艺来去除模塑构件140的上部。在研磨工艺期间，可以将距初步连接通路结构30C的支撑部32B的上表面预定的高度去除，并且可以减小支撑部32B的高度。
参照图11C，在支撑部32B(见图11B)上形成第二掩模图案(未示出)，可以将第二掩模图案用作蚀刻掩模，通过使支撑部32B图案化来形成布线图案182。例如，图案化的步骤可以包括：去除支撑部32B的与第二掩模对应的部分，并去除位于单位区域UA之间的支撑部32B的一部分。随后，可以通过形成覆盖布线图案182的绝缘层(未示出)、在绝缘层上形成第三掩模图案(未示出)、然后将第三掩模图案用作蚀刻掩模使绝缘层图案化来形成第三保护层184。
在这种情况下，由于通过图案化支撑部32B来形成布线图案182，所以位于连接通路130上方的布线图案182可以与连接通路130一体地形成。布线图案182可以形成在半导体芯片110的顶表面上方的第一竖直区域处，并且可以在第一竖直区域处连接到导电通路130。另外，由于在半导体芯片110上设置了第二保护层180，并且在第二保护层180上设置了支撑部32B，所以位于半导体芯片110上方的布线图案182，会因第二保护层180而不与半导体芯片110电接触。
参照图11D，可以通过利用第二粘合构件240将第二载体基底230附着在布线图案182和第三保护层184上。
随后，通过执行参照图10F和图10G描述的工艺来形成图11E中所示的结构。
随后，可以通过以单位区域为基础对其上已附着了连接端子174的结构进行单个化，和/或先在晶片级的半导体芯片封装件100B上形成额外的器件然后将所述封装件彼此分割来完成半导体芯片封装件100B(见图3A)。
图12A至图12C是示出根据示例实施例的制造半导体芯片封装件的方法的剖视图。所述制造方法可以是参照图6描述的半导体芯片封装件100E的制造方法。在图12A至12C中，与图1A至图11E中的附图标记相同的附图标记表示相同的组件。
参照图12A，可以在初步连接通路结构30B上安装半导体芯片110。
初步连接通路结构30B可以包括绝缘支撑部32A和连接通路部34，并且半导体芯片110可以安装在绝缘支撑部32A的与半导体安装区域CMA对应的部分上。
可以通过利用裸片贴膜(DAF)190将半导体芯片110附着在绝缘支撑部32A上。在这种情况下，可以安装半导体芯片110以使作为半导体芯片110的有效表面的第一表面F1可以面朝上，即，可以以面朝上的方式安装半导体芯片110。因此，可以通过利用DAF 190将与半导体芯片110的第一表面F1背对的第二表面F2附着在绝缘支撑部32A上。
连接通路部34可以沿垂直于半导体芯片110的第一表面F1的方向在半导体芯片110的附近延伸。在这种情况下，连接通路部34的上表面可以位于与半导体芯片110的第一表面F1的水平相等或比半导体芯片110的第一表面F1的水平高的水平上。
参照图12B，可以通过利用第一粘合构件220将其上已安装了半导体芯片110的初步连接通路结构30B附着在第一载体基底210上。这里，半导体芯片110的第一表面F1和连接通路部34的底部(即，与连接通路部34的连接到绝缘支撑部32A的一个端部背对的连接通路部34的另一个端部)可以与第一粘合构件220相接触。连接通路部34的一部分可以形成在第一粘合构件220中。
参照图12C，可以形成覆盖半导体芯片110、绝缘支撑部32A的暴露的表面以及连接通路部34的模塑构件140，可以研磨模塑构件140的上表面直到暴露绝缘支撑部32A的上表面。
可以通过在绝缘支撑部32A上形成第四掩模图案(未示出)并通过将第四掩模图案用作蚀刻掩模来去除绝缘支撑部32A的一部分来暴露连接通路130的上表面。因此，可以形成包括暴露连接通路130的上表面的开口134H的绝缘框架134。这里，连接通路部34通过开口134H与绝缘框架134分离，从而可以形成连接通路130。连接通路130的侧壁可以被模塑构件140围绕，模塑构件140的上表面可以接触绝缘框架134。
随后，可以通过执行参照图10E至10G描述的工艺来完成图6所示的半导体芯片封装件100E。
如上面讨论的，在一些实施例中，可以形成包括封装基底、至少一个半导体芯片和穿过模塑层形成的多个穿过模塑导电通路的半导体器件，使得第二半导体芯片或封装件可以利用穿过模塑通路堆叠在第一半导体芯片或封装件上，以使在第二半导体芯片或封装件上的重分配层电连接到在封装基底中的布线层或重分配层。在一些实施例中，制造工艺可以允许以非常精细的节距来形成穿过模塑导电通路。例如，制造工艺可以包括在形成围绕其的模塑层之前形成穿过模塑导电通路。此外，穿过模塑导电通路可以由延伸超出模塑层的顶表面的单独的、连续的结构来形成，并且可以与形成在模塑层的顶表面处的布线图案一体地形成。
尽管已经参照发明构思的示例实施例具体地示出并描述了发明构思，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以在其中作出形式和细节上的各种改变。

Claims (21)

1.一种制造半导体芯片封装件的方法，所述方法包括：
在载体基底上附着半导体芯片；
形成包括连接通路部和一体地连接到连接通路部的支撑部的初步连接通路结构；
在载体基底上附着初步连接通路结构使得连接通路部被侧向地设置在半导体芯片的外部；
形成围绕半导体芯片和初步连接通路结构的模塑构件；以及
通过去除模塑构件的上部和初步连接通路结构的上部来形成贯穿模塑构件的连接通路。
2.如权利要求1所述的方法，其中，通过将掩模图案用作蚀刻掩模的蚀刻工艺来执行初步连接通路结构的形成。
3.如权利要求1所述的方法，其中，连接通路具有相对于半导体芯片的上表面以倾角倾斜的侧壁。
4.如权利要求1所述的方法，所述方法还包括：
去除模塑构件的围绕连接通路的上侧壁的上部，使得模塑构件的上表面位于比连接通路的上表面低的水平上。
5.如权利要求4所述的方法，其中，通过激光辐照工艺来执行模塑构件的上部的去除。
6.如权利要求1所述的方法，其中：
连接通路具有顶表面和底表面，所述顶表面与模塑构件的顶表面共面或延伸到模塑构件的顶表面上方，所述底表面背对所述顶表面并延伸到模塑构件的底表面下方。
7.一种制造半导体封装件的方法，所述方法包括：
提供具有第一表面和与第一表面背对的第二表面封装基底；
在封装基底上设置第一半导体芯片，所述第一半导体芯片具有与封装基底的第二表面面对的第一表面、与第一半导体芯片的第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；
设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层；以及
在第一半导体芯片的侧表面外部设置多个穿过模塑导电通路，
其中，穿过模塑导电通路在形成模塑层之前形成并且贯穿模塑层。
8.如权利要求7所述的方法，所述方法还包括：
在封装基底中设置重分配图案，其中：
第一组重分配图案在第一半导体芯片的第一表面处电连接到焊盘，以及
第二组重分配图案电连接到所述多个穿过模塑导电通路。
9.如权利要求8所述的方法，其中：
模塑层具有与封装基底的第二表面相接触的第一表面和与第一表面背对的第二表面；
所述多个穿过模塑导电通路中的每个延伸超过模塑层的第一表面。
10.如权利要求9所述的方法，其中：
所述多个穿过模塑导电通路中的每个延伸到或者延伸超过模塑层的第二表面。
11.如权利要求8所述的方法，所述方法还包括：
在封装基底的第一表面上形成多个外部连接端子，所述多个外部连接端子包括：
第一组外部连接端子，连接到第一组重分配图案；以及
第二组外部连接端子，连接到第二组重分配图案。
12.如权利要求7所述的方法，所述方法还包括：
在第一半导体芯片的第二表面上方的第一竖直区域处形成布线图案，
其中，布线图案在第一竖直区域处电连接到所述多个穿过模塑导电通路中的第一穿过模塑导电通路。
13.如权利要求12所述的方法，其中：
布线图案与第一穿过模塑导电通路一体地形成。
14.如权利要求7所述的方法，所述方法还包括：
在形成模塑层之后在第一半导体芯片和模塑层上形成封装基底。
15.如权利要求7所述的方法，所述方法还包括：
将模塑层形成为覆盖第一半导体芯片的第二表面。
16.一种方法，所述方法包括：
提供具有第一表面和与第一表面背对的第二表面的封装基底；
在封装基底上设置第一半导体芯片，所述第一半导体芯片具有与封装基底的第二表面面对的第一表面、与第一半导体芯片的第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；
设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层，其中，模塑层的第一表面面对封装基底的第二表面；以及
设置贯穿模塑层并且位于第一半导体芯片的侧表面外部的多个穿过模塑导电通路，
其中，穿过模塑导电通路延伸超过模塑层的第一表面。
17.根据权利要求16所述的方法，所述方法还包括：
在封装基底中设置重分配图案，其中：
第一组重分配图案在第一半导体芯片的第一表面处电连接到焊盘，以及
第二组重分配图案电连接到所述多个穿过模塑导电通路。
18.如权利要求17所述的方法，所述方法还包括：
在封装基底的第一表面上形成多个外部连接端子，所述多个外部连接端子包括：
第一组外部连接端子，连接到第一组重分配图案；以及
第二组外部连接端子，连接到第二组重分配图案。
19.如权利要求16所述的方法，其中，在形成模塑层之前形成穿过模塑导电通路。
20.根据权利要求16所述的方法，所述方法还包括：
在形成模塑层之后，在第一半导体芯片和模塑层上形成封装基底。
21.如权利要求16所述的方法，其中，
所述多个穿过模塑导电通路中的每个延伸到或者延伸超过与模塑层的第一表面背对的模塑层的第二表面。
CN201610801613.4A 2015-09-09 2016-09-05 制造半导体芯片封装件的方法和制造半导体封装件的方法 Active CN106531636B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0127707 2015-09-09
KR1020150127707A KR102384863B1 (ko) 2015-09-09 2015-09-09 반도체 칩 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN106531636A true CN106531636A (zh) 2017-03-22
CN106531636B CN106531636B (zh) 2019-04-19

Family

ID=58190476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610801613.4A Active CN106531636B (zh) 2015-09-09 2016-09-05 制造半导体芯片封装件的方法和制造半导体封装件的方法

Country Status (3)

Country Link
US (1) US9929022B2 (zh)
KR (1) KR102384863B1 (zh)
CN (1) CN106531636B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461666A (zh) * 2018-11-05 2019-03-12 中芯集成电路（宁波）有限公司 一种芯片封装方法
CN110890320A (zh) * 2018-09-07 2020-03-17 三星电子株式会社 半导体封装件及其制造方法
CN111370360A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 基底贴膜方法及封装方法
CN111385971A (zh) * 2018-12-25 2020-07-07 Tdk株式会社 电路基板及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881857B2 (en) 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) * 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US10283467B2 (en) * 2016-08-29 2019-05-07 Chengwei Wu Semiconductor package
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
US20190067034A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Hybrid additive structure stackable memory die using wire bond
US10103038B1 (en) 2017-08-24 2018-10-16 Micron Technology, Inc. Thrumold post package with reverse build up hybrid additive structure
US20190067248A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
US11764187B2 (en) 2017-09-29 2023-09-19 Intel Corporation Semiconductor packages, and methods for forming semiconductor packages
US20200258759A1 (en) * 2017-09-29 2020-08-13 Intel Corporation Structures for conducting heat with a packaged device and method of providing same
KR101892876B1 (ko) * 2017-12-01 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
KR20210026539A (ko) 2019-08-30 2021-03-10 삼성전자주식회사 디스플레이 모듈 패키지
US11515225B2 (en) * 2020-09-10 2022-11-29 Rockwell Collins, Inc. Reconstituted wafer including mold material with recessed conductive feature
US11764127B2 (en) * 2021-02-26 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060266938A1 (en) * 2005-05-05 2006-11-30 Stats Chippac Ltd. Optical Die-Down Quad Flat Non-Leaded Package
CN101221947A (zh) * 2006-12-07 2008-07-16 英飞凌科技股份公司 具有半导体芯片和无源部件的半导体部件及其制造方法
US20100289126A1 (en) * 2009-05-18 2010-11-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a 3D Inductor from Prefabricated Pillar Frame
US20120286407A1 (en) * 2011-05-12 2012-11-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe with Conductive Bodies for Vertical Electrical Interconnect of Semiconductor Die
CN103681607A (zh) * 2012-09-17 2014-03-26 新科金朋有限公司 半导体器件及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586465B2 (en) * 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
US7888184B2 (en) 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
CN101888748B (zh) * 2009-05-14 2012-09-26 欣兴电子股份有限公司 电路板的制作方法
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
US8446017B2 (en) 2009-09-18 2013-05-21 Amkor Technology Korea, Inc. Stackable wafer level package and fabricating method thereof
US8435837B2 (en) 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8482115B2 (en) 2010-05-27 2013-07-09 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
US8105872B2 (en) 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
KR101145041B1 (ko) 2010-10-19 2012-05-11 주식회사 네패스 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
US8466057B2 (en) * 2011-03-24 2013-06-18 Stats Chippac Ltd. Integrated circuit packaging system with filled vias and method of manufacture thereof
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
KR101999262B1 (ko) 2012-09-12 2019-07-12 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR101494411B1 (ko) 2013-03-21 2015-02-17 주식회사 네패스 반도체패키지 및 이의 제조방법
KR101515777B1 (ko) 2013-04-22 2015-05-04 주식회사 네패스 반도체 패키지 제조방법
KR101494413B1 (ko) 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
KR101656269B1 (ko) * 2014-12-30 2016-09-12 주식회사 네패스 반도체 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060266938A1 (en) * 2005-05-05 2006-11-30 Stats Chippac Ltd. Optical Die-Down Quad Flat Non-Leaded Package
CN101221947A (zh) * 2006-12-07 2008-07-16 英飞凌科技股份公司 具有半导体芯片和无源部件的半导体部件及其制造方法
US20100289126A1 (en) * 2009-05-18 2010-11-18 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a 3D Inductor from Prefabricated Pillar Frame
US20120286407A1 (en) * 2011-05-12 2012-11-15 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe with Conductive Bodies for Vertical Electrical Interconnect of Semiconductor Die
CN103681607A (zh) * 2012-09-17 2014-03-26 新科金朋有限公司 半导体器件及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890320A (zh) * 2018-09-07 2020-03-17 三星电子株式会社 半导体封装件及其制造方法
CN109461666A (zh) * 2018-11-05 2019-03-12 中芯集成电路（宁波）有限公司 一种芯片封装方法
CN111385971A (zh) * 2018-12-25 2020-07-07 Tdk株式会社 电路基板及其制造方法
CN111385971B (zh) * 2018-12-25 2023-08-01 Tdk株式会社 电路基板及其制造方法
CN111370360A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 基底贴膜方法及封装方法

Also Published As

Publication number Publication date
CN106531636B (zh) 2019-04-19
KR102384863B1 (ko) 2022-04-08
US20170069532A1 (en) 2017-03-09
KR20170030306A (ko) 2017-03-17
US9929022B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
CN106531636B (zh) 制造半导体芯片封装件的方法和制造半导体封装件的方法
US9559088B2 (en) Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US11244904B2 (en) Semiconductor package including interposer
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US20100244223A1 (en) Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
US8710634B2 (en) Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8039365B2 (en) Integrated circuit package system including wafer level spacer
KR102214512B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
KR101583719B1 (ko) 반도체 패키지 및 그 제조 방법
CN109427658A (zh) 掩模组件和用于制造芯片封装件的方法
CN111933590B (zh) 封装结构和封装结构制作方法
KR101892903B1 (ko) 팬-아웃 반도체 패키지
KR20160047841A (ko) 반도체 패키지
KR101078359B1 (ko) 반도체 디바이스 및 그 제조 방법
US20210351153A1 (en) Bonding wire, semiconductor package including the same, and wire bonding method
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
US20220352110A1 (en) Semiconductor package structure having interposer substrate, and stacked semiconductor package structure including the same
US20230046098A1 (en) Semiconductor package including stiffener
CN117637693A (zh) 用于半导体装置的封装衬底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant