CN109461666A - 一种芯片封装方法 - Google Patents
一种芯片封装方法 Download PDFInfo
- Publication number
- CN109461666A CN109461666A CN201811309458.XA CN201811309458A CN109461666A CN 109461666 A CN109461666 A CN 109461666A CN 201811309458 A CN201811309458 A CN 201811309458A CN 109461666 A CN109461666 A CN 109461666A
- Authority
- CN
- China
- Prior art keywords
- chip
- adhesion film
- temporary adhesion
- pad
- carrying tablet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 239000004033 plastic Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000007731 hot pressing Methods 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- 230000001788 irregular Effects 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000005096 rolling process Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 25
- 210000003128 head Anatomy 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 239000002313 adhesive film Substances 0.000 description 6
- 210000000795 conjunctiva Anatomy 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- NPAXBRSUVYCZGM-UHFFFAOYSA-N carbonic acid;propane-1,2-diol Chemical compound OC(O)=O.CC(O)CO NPAXBRSUVYCZGM-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 210000000887 face Anatomy 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- -1 oxide Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000012994 photoredox catalyst Substances 0.000 description 1
- 239000011505 plaster Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片封装方法，在一承载片上贴覆临时粘结膜，将一芯片形成有焊盘的表面贴覆至所述临时粘结膜上，所述焊盘与所述临时粘结膜之间具有空隙，再将载有芯片的承载片在设定的压力、设定的温度进行烘烤，使所述临时粘结膜凸伸入所述空隙并与所述焊盘相接触。本发明在芯片形成有焊盘的表面贴覆至临时粘结膜后，通过控制烘烤温度和压力，增大芯片与临时粘结膜的接触面积，进而增加粘结力，改善后续塑封工艺中的芯片漂移问题。
Description
技术领域
本发明属于半导体制造技术领域，特别涉及一种芯片封装方法。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新 一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是 智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速 度更快、尺寸更小、成本更低等方向发展。为了更好的对芯片进行保护、 固定、密封、和增强芯片电热性能，芯片的封装技术也经历了快速的发展。 芯片的封装不但为芯片提供隔离周围环境的保护，更进一步为芯片提供一 个连接界面。其中，扇出型晶圆级封装技术(Fan-out Wafer Level Package, FOWLP)是将性能完好的芯片嵌入至塑封材料或基体中，通过金属再分布线 层(RDL)等金属连接方式实现与其他器件的连接。扇出型晶圆级封装技 术有效缩小了封装体的厚度和大小，能够兼容多种芯片的封装，成本更低， 器件性能更高，成为现在封装工艺的热点。
最常见的也是最早出现的扇出型晶圆级封装技术是英飞凌提出的嵌入 式晶圆级球栅阵列(Embedded Wafer Level Ball Grid Array，eWLB)方案。 此方案将芯片(Gooddie)重组且正面朝下(Face down)贴装在承载片 (Dummy wafer)上，整体进行塑封，重构晶圆，承载片拆除后进行表面 布线、植球，最后切割成单个封装体，从而实现I/O管脚(pin)扇出。在 上述封装方案中，极为重要的一个过程为芯片粘结(Die attach，DA)工艺， 即将芯片快速粘结至承载片上的临时粘结膜(Lamination film)上。由于产 品是以正面朝下(有源面贴合在临时粘结膜上)的形式进行DA，由此出现 一个问题，现有产品芯片表面焊盘面积较大，甚至达到80％，其与临时粘 结膜接触面积小于20％，造成结合力不足，导致在后续塑封(Molding)工 艺时芯片发生漂移。
发明内容
为解决上述问题，本发明提供一种芯片封装方法，增大芯片与临时粘 结膜的接触面积，增强粘结力，改善后续塑封工艺中芯片漂移问题。
本发明提供一种芯片封装方法，包括：
在一承载片上贴覆一临时粘结膜；
将一芯片形成有焊盘的表面贴覆至所述临时粘结膜上，所述焊盘与所 述临时粘结膜之间具有空隙；以及
将载有所述芯片的所述承载片在设定的压力、设定的温度进行烘烤， 使所述临时粘结膜凸伸入所述空隙并与所述焊盘相接触。
可选的，所述设定的压力为2MPa～10MPa。
可选的，所述设定的温度为60℃-150℃，所述烘烤的时间为 10min～120min。
可选的，所述临时粘结膜具备双面粘结性能，所述临时粘结膜一面与 所述承载片粘结，另一面与所述芯片粘结。
可选的，芯片形成有焊盘的表面还形成有钝化层，所述钝化层覆盖焊 盘的边缘部分，导致所述焊盘与所述临时粘结膜之间具有空隙。
可选的，所述芯片贴覆至所述临时粘结膜时，对所述芯片进行加热处 理，所述芯片的加热温度为60℃～150℃。
可选的，所述芯片贴覆至所述临时粘结膜时，对所述芯片施加压力， 所述压力为10N～300N，施压的时间为0.5秒～5秒。
可选的，采用贴片机将所述芯片贴覆至所述临时粘结膜上，所述贴片 机包括工件台以及贴装头，所述工件台用于承载所述承载片，所述贴装头 用于拾取所述芯片并将所述芯片贴覆至所述临时粘结膜上。
可选的，采用一烘箱对载有所述芯片的所述承载片进行烘烤。
可选的，所述承载片为圆形片、方形片或不规则片。
可选的，通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压 合、浸泡或压力贴合方式在所述承载片上贴覆所述临时粘结膜。
可选的，所述临时粘结膜的材质为环氧树脂。
可选的，将载有所述芯片的所述承载片进行烘烤后，还包括：
将所述载有芯片的所述承载片进行冷却。
可选的，将载有所述芯片的所述承载片进行烘烤后，还包括：
将载有所述芯片的所述承载片进行塑封。
可选的，将载有所述芯片的所述承载片进行塑封之后，还包括：
去除所述临时粘结膜及承载片；
在所述芯片形成有焊盘的表面制作金属再布线层；以及
在所述金属再布线层上植球。
进一步的，本发明还提供一种芯片封装结构，包括：
贴覆有临时粘结膜的承载片；
贴覆于所述临时粘结膜上的芯片，所述芯片形成有焊盘的表面贴覆于 所述临时粘结膜上，所述临时粘结膜具有朝向所述焊盘凸伸的凸出部，所 述凸出部与所述焊盘接触。
综上所述，本发明提供一种芯片封装方法，将芯片形成有焊盘的表面 贴覆至临时粘结膜后，在设定的压力、设定的温度进行烘烤，使临时粘结 膜凸伸入焊盘与临时粘结膜之间的空隙，并使临时粘结膜与焊盘相接触， 增大芯片与临时粘结膜的接触面积，进而增加粘结力，改善了后续塑封工 艺中的芯片漂移问题。
附图说明
图1为一贴片机的结构示意图；
图2为本发明实施例提供的一种芯片封装方法的流程图；
图3A为本发明实施例中承载片贴覆临时粘结膜后的结构示意图；
图3B为本发明实施例中芯片倒贴至临时粘结膜且临时粘结膜未发生 形变的结构示意图；
图3C为本发明实施例中芯片倒贴至临时粘结膜且临时粘结膜发生形 变的结构示意图；
图3D为本发明实施例中载有芯片的承载片进行烘烤后的结构示意图；
图3E为本发明实施例中载有芯片的承载片进行塑封后的结构示意图；
图3F为本发明实施例中载有芯片的承载片进行塑封后去除承载片和 临时粘结膜后的结构示意图；
图3G为本发明实施例中芯片塑封后形成金属再分布线层和焊球后的 结构示意图。
附图标记：
10-贴片机；11-工件台；12-贴装头；
100-芯片；101-承载片；102-临时粘结膜；103-基板；104-焊盘；105- 钝化层；106/106'-间隙；107-塑封材料；108-金属再分布线层；109-凸点下 金属层；110-焊球。
具体实施方式
本发明的核心思想在于提供一种芯片封装方法，将芯片形成有焊盘的 表面贴覆至所述临时粘结膜后，在设定的压力、设定的温度进行烘烤，使 临时粘结膜凸伸入焊盘与临时粘结膜之间的空隙，并使临时粘结膜与焊盘 相接触，增大芯片与临时粘结膜的接触面积，进而增加粘结力，改善后续 塑封(Molding)工艺中的芯片漂移问题。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的 内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术 人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时， 为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的 限定。
需要说明的是，本发明提供的芯片封装方法适用于任何包含有芯片粘 结(Dieattach，DA)工艺的芯片封装方法，本实施例仅以扇出型晶圆级封 装为例进行详细介绍。
图2为本实施例提供的一种芯片封装方法的流程图，如图2所示，本 实施例提供的一种芯片封装方法，包括以下步骤：
S01：在一承载片上贴覆临时粘结膜；
S02：将一芯片形成有焊盘的表面贴覆至所述临时粘结膜上，所述焊盘 与所述临时粘结膜之间具有空隙；，
S03：将载有所述芯片的承载片设定的压力、设定的温度进行烘烤，使 所述临时粘结膜凸伸入所述空隙并与所述焊盘相接触。
图3A至图3G为本实施例提供的一种芯片封装方法相应步骤对应的结 构示意图，以下将参考图2并结合图3A～3G详细说明本实施例提供的一种 芯片封装方法。
首先，执行步骤S01，提供一承载片(Carrier)101，并在所述承载片 101上贴覆临时粘结膜(Lamination film)102，如图3A所示。
所述承载片101的材料可以是硅、二氧化硅、陶瓷、玻璃、金属、合 金、有机材料等，其可以是方片、圆片或不规则形状的片体，也可是一种 可以进行加热和控温的平板装置。本实施例中，由于是进行晶圆级封装， 因此承载片101选用尺寸较小的圆形承载片(相对于方片级封装而言尺寸 较小)。选用圆片进行封装，可以在线路形成和扇出方面使用晶圆厂的设备 与材料，大幅度提高了布线密度和制造精度，解决了封装基板产品焊盘间 距过大、可靠性低等一些问题，更适合于未来高密度封装技术的发展。
所述临时粘结膜102通常具备双面粘结性能，其中一面与承载片101 粘结，另一面则用于与要封装的芯片粘结。所述临时粘结膜102的材质例 如为环氧树脂、碳酸丙二醇酯、聚碳酸酯(Polycarbonate，PC)或聚合物基材 料等，本实施例中，所述临时粘结膜的材质为环氧树脂。可以使用滚压、 旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方 式在承载片101上覆盖临时粘结膜102，且所述临时粘结膜102后续可以 通过加热、机械、化学、激光、冷冻等方式去除。
接着，执行步骤S02，将一芯片100形成有焊盘104的表面贴覆至所 述临时粘结膜102上，所述焊盘104与所述临时粘结膜102之间具有空隙 106。
如图3B所示，芯片100包括：基板103，焊盘104，钝化层105。其中， 基板103可以是硅基板，也可以包括其他半导体材料，诸如硅锗、碳硅、砷 化镓等。基板103的表面(有源面)上方形成诸如晶体管(图中未示)的有 源器件。在半导体基板103上形成有互连结构(图中未示)，该互连结构包 括金属线和通孔，金属线和通孔形成在半导体器件中并且电连接至半导体 器件。焊盘104形成在一个或多个互连结构上方并通过下层互连结构电连接 至半导体器件，所述焊盘103的材质包括但不限于铝，因此，焊盘104也可 称为铝焊盘104。焊盘104的材质也可以包括铜、银、金、镍、钨等金属中 的一种或多种。
钝化层(Passivation layer)105覆盖焊盘104的边缘部分，以保护形成 在芯片100中的有源器件以及焊盘104的边缘部分。在一些实施例中，钝 化层105还是密封层，以防止水分与器件接触。所述钝化层105由氮化物、 氧化物、氮氧化物、聚合物或其他介电材料形成。所述钝化层105可以通 过化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、旋涂等 方法形成。所述钝化层105与焊盘104处于相同层，或形成在焊盘104上 方，通过在钝化层105中形成开孔106以暴露焊盘104。由于芯片100正 面焊盘104的开孔106，导致后续芯片粘结(Die attach，DA)工艺中，芯 片100与承载片101上的临时粘结膜102之间存在间隙，使芯片100与临 时粘结膜102的接触面积较小，造成结合力不足，进而导致芯片100在塑封过程中产生漂移，影响产品良率。
在步骤S02中，具体可通过贴片机10将芯片100贴覆到临时粘结膜 102上，即芯片100的正面(形成有焊盘的表面)与临时粘结膜102贴合。 芯片100贴覆至所述临时粘结膜102时，对芯片100进行加热处理，加热 温度为60℃～150℃，同时，对所述芯片100施加一定的压力，所述压力为 10N～300N，施压的时间为0.5秒～5秒。
图1为贴片机10的简单的结构示意图，旨在简单示意本发明中芯片 100与临时粘结膜102的贴覆过程，关于贴片机10中诸如送料机构、吸晶 装置等并未示出。如图1所示，贴片机10包括工件台(Stage table)11以 及贴装头(Bond head)12，所述工件台11用于承载所述承载片101，所述 贴装头12用于拾取所述芯片100并将所述芯片100贴覆至所述临时粘结膜 102上。即将贴覆有临时粘结膜102的承载片放置在工件台11上，贴片机 10的贴装头12拾取芯片100后，正面(形成有焊盘104的表面)向下贴 合在临时粘结膜102上。
现有芯片粘贴(Die attach，DA)工艺中，贴片机10将芯片100贴合 至临时粘结膜102时，贴片机10的贴装头12的加热温度及施加压力较小， 且载有承载片的工件台11没有进行加热，使得芯片100表面的焊盘104开 孔处与临时粘结膜102之间存在的间隙106并没有得到改善，此时，芯片 100只是通过钝化层(Passivation layer)105与临时粘结膜102进行粘结， 如图3B所示，芯片100与承载片上101的临时粘结膜102的结合力仍不足， 芯片100在塑封过程中在仍存在漂移的风险。
本实施例中，进行DA工艺过程中，可通过贴片机贴装头12实现对芯 片100的加热和施压工艺。具体的，在芯片100贴覆至临时粘结膜102时， 提高贴装头12的加热温度及施加压力(Bond force)，所述贴装头12的加 热温度优选为60℃～150℃，例如可以为80℃，100℃，120℃等；施加压力 为10N～300N，例如可以为80N，160N，200N等，施压时间为0.5s～5s，例 如可以为1s，3s，5s等；且对放置承载片101的工件台12加热，加热温度 为60℃-150℃，例如可以为90℃，110℃，130℃等，具体工艺参数可以根 据实际工艺需要设置。贴装头12和工件台11的加热处理使芯片100贴覆 至临时粘结膜102时临时粘结膜102发生一定的形变，加上贴装头12施加 一定的贴合压力，使芯片表面焊盘104与临时粘结膜102接触，减小芯片 表面焊盘104与临时粘结膜102之间的间隙106的间隙(包括不同焊盘104 之间钝化层105与临时粘结膜102之间的间隙106')减小，如图3C所示， 增大芯片100与临时粘结膜102的接触面积，进而增加粘结力。
接着，执行步骤S03，将载有芯片100的承载片101在设定的压力、 设定的温度进行烘烤，使所述临时粘结膜102凸伸入所述空隙106并与所 述焊盘104相接触。所述设定的压力为2MPa～10MPa，所述设定的温度为 60℃-150℃，所述烘烤的时间为10min～120min。发明人发现，如果只是简 单地通过加热处理使芯片100与承载片101之间的临时粘结膜102软化， 在增大芯片100与临时粘结膜102的接触面积以提高粘结力方面的成效甚 少，且在芯片100贴覆至临时粘结膜102时，贴装头12所施加的压力也受 到一定限制，过大的压力易造成芯片100碎裂。因而，本实施例中，将DA 工艺后将载有芯片100的承载片101放入高压烘箱进行烘烤(Curing)，其 中高压烘箱的烘烤温度优选为60℃-150℃，例如可以为110℃、120℃、 130℃、140℃、150℃等，烘烤时间优选为10min-120min，例如可以为70min， 90min，110min等，具体可根据具体产品而设定。另外，本发明实施例中， 载有芯片100的承载片101在进行烘烤过程中对烘箱的压力进行控制，使 烘箱的压力不小于2MPa，在烘烤过程中烘箱的压力设置为2MPa～10MPa， 例如可以为3MPa、4MPa、5MPa、6MPa、7MPa、8MPa等。在一些实施例中，也可以根据芯片100表面焊盘104位置和大小、临时粘结膜102的 材质属性等具体性情况设定相应的烘烤压力，例如可以将烘烤过程中对烘 箱的压力设置为小于2MPa，如1.8MPa，1.9MPa等；也可以将烘烤过程中 对烘箱的压力设置为大于10MPa，如10.1MPa，10.2MPa等。
本实施例在芯片贴合后对载有芯片100的承载片101进行烘烤，烘烤 过程中高温使临时粘结膜102进一步软化形变，烘烤过程中施加压力，可 以在临时粘结膜102软化形变的基础上，促使与芯片100(焊盘104)与临 时粘结膜102贴合得更加紧密，即减小铝焊盘104与临时粘结膜102之间 的间隙，如图3D所示，增大芯片100与临时粘结膜102的接触面积，进而 增加粘结力，改善后续塑封(Molding)工艺中的芯片漂移问题。
本实施例提供的芯片封装方法是嵌入式晶圆级球栅阵列(Embedded Wafer LevelBall Grid Array，eWLB)。进行高压烘烤之后，还包括：将载有 芯片100的承载片101自然冷却。然后，通过塑封材料107将载有芯片100 的承载片101进行塑封(Molding)，如图3E所示，由于本实施例中，芯片 100贴覆至临时粘结膜102后，进行高压烘烤，增大芯片100与临时粘结 膜102的接触面积，进而增加粘结力，改善了在塑封工艺中芯片漂移问题。
接着，通过减薄、刻蚀等方法去除承载片101，清洗去除临时粘结膜 102，裸露出芯片100的正面(形成有焊盘104的表面)，并将塑封材料107 上下反转180度，使芯片100的正面向上，如图3F所示。之后，通过电镀、 化学镀或溅射的方式在芯片10的正面形成单层或多层金属再分布线 (RDL)108。最后，在金属再分布线(RDL)108上表面涂覆介电层，并 通过光学掩膜、刻蚀等方法得到凸点下金属层(UBM)109并在凸点下金 属层109上植球回流，形成焊球110，如图3G所示，所述焊球110为金属 材料，包括锡、铅、铜、银、金等金属或其合金。
相应的，本发明还提供一种芯片封装结构，如图3C和3D所示，芯片 封装结构包括：
贴覆有临时粘结膜102的承载片101；
贴覆于所述临时粘结膜102上的芯片100，所述芯片100形成有焊盘 104的表面贴覆于所述临时粘结膜102上，所述临时粘结膜102具有朝向 所述焊盘104凸伸的凸出部，所述凸出部与所述焊盘104接触。
综上所述，本发明提供一种芯片封装方法，将芯片形成有焊盘的表面 贴覆至临时粘结膜后，在设定的压力、设定的温度进行烘烤，使临时粘结 膜凸伸入焊盘与临时粘结膜之间的空隙，并使临时粘结膜与焊盘相接触， 增大芯片与临时粘结膜的接触面积，进而增加粘结力，改善了后续塑封工 艺中的芯片漂移问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何 限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰， 均属于权利要求书的保护范围。
Claims (16)
1.一种芯片封装方法，其特征在于，包括：
在承载片上贴覆临时粘结膜；
将芯片形成有焊盘的表面贴覆至所述临时粘结膜上，所述焊盘与所述临时粘结膜之间具有空隙；以及
将载有所述芯片的所述承载片在设定的压力、设定的温度进行烘烤，使所述临时粘结膜凸伸入所述空隙并与所述焊盘相接触。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述设定的压力为2MPa～10MPa。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述设定的温度为60℃-150℃，所述烘烤的时间为10min～120min。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述临时粘结膜具备双面粘结性能，所述临时粘结膜一面与所述承载片粘结，另一面与所述芯片粘结。
5.根据权利要求1所述的芯片封装方法，其特征在于，芯片形成有焊盘的表面还形成有钝化层，所述钝化层覆盖焊盘的边缘部分，导致所述焊盘与所述临时粘结膜之间具有空隙。
6.根据权利要求1所述的芯片封装方法，其特征在于，所述芯片贴覆至所述临时粘结膜时，对所述芯片进行加热处理，所述芯片的加热温度为60℃～150℃。
7.根据权利要求1所述的芯片封装方法，其特征在于，所述芯片贴覆至所述临时粘结膜时，对所述芯片施加压力，所述压力为10N～300N，施压的时间为0.5秒～5秒。
8.根据权利要求1所述的芯片封装方法，其特征在于，采用一贴片机将所述芯片贴覆至所述临时粘结膜上，所述贴片机包括工件台以及贴装头，所述工件台用于承载所述承载片，所述贴装头用于拾取所述芯片并将所述芯片贴覆至所述临时粘结膜上。
9.根据权利要求1所述的芯片封装方法，其特征在于，采用一烘箱对载有所述芯片的所述承载片进行烘烤。
10.根据权利要求1所述的芯片封装方法，其特征在于，所述承载片为圆形片、方形片或不规则片。
11.根据权利要求1所述的芯片封装方法，其特征在于，通过滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡或压力贴合方式在所述承载片上贴覆所述临时粘结膜。
12.根据权利要求1所述的芯片封装方法，其特征在于，所述临时粘结膜的材质为环氧树脂。
13.根据权利要求1至12中任一项所述的芯片封装方法，其特征在于，将载有所述芯片的所述承载片进行烘烤后，还包括：
将载有所述芯片的所述承载片进行冷却。
14.根据权利要求1至12中任一项所述的芯片封装方法，其特征在于，将载有所述芯片的所述承载片进行烘烤后，还包括：
将载有所述芯片的所述承载片进行塑封。
15.根据权利要求14所述的芯片的封装方法，其特征在于，将载有所述芯片的所述承载片进行塑封之后，还包括：
去除所述临时粘结膜及承载片；
在所述芯片形成有焊盘的表面制作金属再布线层；以及
在所述金属再布线层上植球。
16.一种芯片封装结构，其特征在于，包括：
贴覆有临时粘结膜的承载片；
贴覆于所述临时粘结膜上的芯片，所述芯片形成有焊盘的表面贴覆于所述临时粘结膜上，所述临时粘结膜具有朝向所述焊盘凸伸的凸出部，所述凸出部与所述焊盘接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811309458.XA CN109461666B (zh) | 2018-11-05 | 2018-11-05 | 一种芯片封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811309458.XA CN109461666B (zh) | 2018-11-05 | 2018-11-05 | 一种芯片封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109461666A true CN109461666A (zh) | 2019-03-12 |
| CN109461666B CN109461666B (zh) | 2020-11-13 |
Family
ID=65609440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811309458.XA Active CN109461666B (zh) | 2018-11-05 | 2018-11-05 | 一种芯片封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461666B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114222939A (zh) * | 2019-06-11 | 2022-03-22 | 洛克利光子有限公司 | 中介层 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101297403A (zh) * | 2005-09-22 | 2008-10-29 | 富士胶片株式会社 | 切割固态图像拾取器件的方法 |
| CN102157401A (zh) * | 2011-01-30 | 2011-08-17 | 南通富士通微电子股份有限公司 | 高密度系统级芯片封装方法 |
| CN105895539A (zh) * | 2016-06-08 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
| CN105977169A (zh) * | 2016-05-25 | 2016-09-28 | 环旭电子股份有限公司 | 封装体电磁防护层的制造方法 |
| CN106531636A (zh) * | 2015-09-09 | 2017-03-22 | 三星电子株式会社 | 制造半导体芯片封装件的方法和制造半导体封装件的方法 |
| CN106684119A (zh) * | 2017-03-01 | 2017-05-17 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
| CN107112279A (zh) * | 2014-11-05 | 2017-08-29 | 康宁股份有限公司 | 从下往上的电解导通镀覆方法 |
-
2018
- 2018-11-05 CN CN201811309458.XA patent/CN109461666B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101297403A (zh) * | 2005-09-22 | 2008-10-29 | 富士胶片株式会社 | 切割固态图像拾取器件的方法 |
| CN102157401A (zh) * | 2011-01-30 | 2011-08-17 | 南通富士通微电子股份有限公司 | 高密度系统级芯片封装方法 |
| CN107112279A (zh) * | 2014-11-05 | 2017-08-29 | 康宁股份有限公司 | 从下往上的电解导通镀覆方法 |
| CN106531636A (zh) * | 2015-09-09 | 2017-03-22 | 三星电子株式会社 | 制造半导体芯片封装件的方法和制造半导体封装件的方法 |
| CN105977169A (zh) * | 2016-05-25 | 2016-09-28 | 环旭电子股份有限公司 | 封装体电磁防护层的制造方法 |
| CN105895539A (zh) * | 2016-06-08 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
| CN106684119A (zh) * | 2017-03-01 | 2017-05-17 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114222939A (zh) * | 2019-06-11 | 2022-03-22 | 洛克利光子有限公司 | 中介层 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109461666B (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923368B2 (ja) | 半導体素子の製造方法 | |
| TWI358806B (en) | Semiconductor image device package with die receiv | |
| US7291543B2 (en) | Thin flip-chip method | |
| CN101221936B (zh) | 具有晶粒置入通孔之晶圆级封装及其方法 | |
| CN203644756U (zh) | 半导体装置 | |
| US6946328B2 (en) | Method for manufacturing semiconductor devices | |
| TWI352412B (en) | Multi-chip package structure and method of fabrica | |
| CN108074822A (zh) | 封装结构的形成方法 | |
| CN109637985B (zh) | 一种芯片扇出的封装结构及其制造方法 | |
| CN107221517B (zh) | 一种包覆型芯片尺寸封装结构及其封装方法 | |
| US7528054B2 (en) | Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips | |
| US9318424B2 (en) | MCSP power semiconductor devices and preparation methods thereof | |
| US7400037B2 (en) | Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP | |
| WO2018196630A1 (zh) | 传感器封装结构的制备方法和传感器封装结构 | |
| JP2000040711A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| CN109461666A (zh) | 一种芯片封装方法 | |
| CN110890285A (zh) | 一种芯片包覆封装结构及其封装方法 | |
| CN115172182A (zh) | 一种扇出型封装结构及方法 | |
| CN108183096A (zh) | 封装结构及其制备方法 | |
| JP2002016022A (ja) | 半導体装置の製造方法 | |
| CN209804640U (zh) | 一种指纹识别芯片的封装结构 | |
| CN104393009B (zh) | 包含硅通孔的高可靠性影像传感器封装 | |
| CN108281398B (zh) | 半导体封装件及其制造方法 | |
| TWI416641B (zh) | 製造一半導體結構之方法 | |
| CN104600056B (zh) | 一种多芯片三维混合封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |