KR102417490B1 - 패턴 붕괴를 완화시키기 위한 개선된 충전 재료 - Google Patents

패턴 붕괴를 완화시키기 위한 개선된 충전 재료 Download PDF

Info

Publication number
KR102417490B1
KR102417490B1 KR1020207007554A KR20207007554A KR102417490B1 KR 102417490 B1 KR102417490 B1 KR 102417490B1 KR 1020207007554 A KR1020207007554 A KR 1020207007554A KR 20207007554 A KR20207007554 A KR 20207007554A KR 102417490 B1 KR102417490 B1 KR 102417490B1
Authority
KR
South Korea
Prior art keywords
delete delete
fill material
displacement solution
space
solution
Prior art date
Application number
KR1020207007554A
Other languages
English (en)
Other versions
KR20200032250A (ko
Inventor
데자라주 바랍라사드
송유안 시에
조셉 티 케네디
Original Assignee
허니웰 인터내셔날 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔날 인코포레이티드 filed Critical 허니웰 인터내셔날 인코포레이티드
Publication of KR20200032250A publication Critical patent/KR20200032250A/ko
Application granted granted Critical
Publication of KR102417490B1 publication Critical patent/KR102417490B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D161/00—Coating compositions based on condensation polymers of aldehydes or ketones; Coating compositions based on derivatives of such polymers
    • C09D161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09D161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Treatment And Processing Of Natural Fur Or Leather (AREA)
  • Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

특징부들 사이의 공간으로부터 에칭 잔류물을 세정하는데 사용되는 타입의 초기 유체의 제거 시에 반도체 기판에 형성된 패턴화된 고 종횡비 특징부의 붕괴를 방지하는 방법이 제공된다. 본 방법에서, 공간은 초기 유체를 실질적으로 치환시키기 위해, 예를 들어 스핀 코팅을 통해 치환 용액으로 적어도 부분적으로 충전된다. 치환 용액은 하나 이상의 용매와, 페놀-포름알데히드 중합체 형태의 제1 충전 재료 및/또는 폴리알켄 카르보네이트(PAC)의 제2 충전 재료 중 하나 이상 또는 이들의 배합물을 포함한다. 이어서, 용매를 휘발시켜, 충전 재료를 공간 내에 실질적으로 고체 형태로 침착시킨다. 상기 충전 재료는 현재의 충전 재료의 사용에 비해 높은 에칭 속도를 통해 공지된 플라즈마 에칭 프로세스에 의해 제거되어, 실리콘 손실을 방지하거나 완화시킬 수 있다.

Description

패턴 붕괴를 완화시키기 위한 개선된 충전 재료
관련 출원에 대한 상호 참조
본 출원은 제35편, U.S.C. §119(e)에 따라서, "패턴 붕괴를 완화시키기 위한 개선된 충전 재료(IMPROVED FILL MATERIAL TO MITIGATE PATTERN COLLAPSE)"의 명칭으로 2017년 9월 21일자로 출원된 미국 가특허 출원 제62/561,473호 및 "패턴 붕괴를 완화시키기 위한 개선된 충전 재료"의 명칭으로 2018년 1월 9일자로 출원된 미국 가특허 출원 제62/615,180호의 이익을 주장하며, 이들의 개시 내용은 전체적으로 본 명세서에 참고로 포함된다.
1. 기술분야
본 발명은 포토리소그래피 기술을 통한 전자부품의 제조, 및 에칭 잔류물을 제거하기 위해 사용되는 타입의 수성 세정액의 제거 시에 반도체 기판의 패턴화된 고 종횡비 특징부(feature) 사이에서 발생할 수 있는 붕괴 또는 정지 마찰의 완화 또는 방지에 관한 것이다.
2. 관련 기술의 설명
순수 또는 도핑된 실리콘 웨이퍼와 같은 반도체 기판 상에 형성된 메모리 셀 및 기타 부품과 같은 전자부품의 제조 시에, 기판은 포토리소그래피 기술을 사용하여 처리된다. 예를 들어, 포토레지스트가 평탄한 실리콘 웨이퍼 상에 침착된 다음에, 예를 들어 UV 노출을 사용하여 포토레지스트를 패턴화할 수 있다. 이어서, 포토레지스트는 기판 상에 형성된 좁거나 높은 종횡비의 특징부들 사이에 형성된 트렌치들의 위치에 대응하는 포토레지스트의 부분들을 제거하는 것을 용이하게 하도록 현상된다.
그 다음에, 플라즈마 에칭과 같은 에칭 프로세스를 사용하여, 트렌치들을 나머지 포토레지스트 부분들 사이의 실리콘 웨이퍼에 에칭하고, 이어서 전형적으로 수용액인 세정액을 사용하여 나머지 포토레지스트 및 임의의 나머지 에칭액 또는 다른 파편을 제거한다. 이렇게 하여, 세정 단계 후에, 하부 실리콘 웨이퍼로부터 연장되는 일련의 길고 수직으로 배치된 고 종횡비 실리콘 특징부가 존재하며, 세정액은 실리콘 특징부 사이의 트렌치 또는 공간 내에 배치된다.
문제는, 도 1에 도시된 바와 같이, 이러한 단계에서의 세정액의 직접 증발은 패턴화된 고 종횡비 특징부가 세정액의 물의 표면 장력 및 모세관력의 작용으로 인해 서로 붕괴하는 경향이 있다는 것이다. 세정액 제거와 동시에 고 종횡비 특징부의 붕괴는 고해상도 포토리소그래피, 특히 0.1 마이크론 미만의 포토리소그래피 기술에서의 공통 손상 모드(common failure mode)이며, 종종 "정지 마찰"로도 불리운다. 웨이퍼 건조 동안 패턴의 붕괴를 완화시키기 위해, 아이소프로필 알코올(IPA)로 헹구고/헹구거나 표면 개질 처리가 이용될 수 있다. 이러한 방법이 일부 패턴 설계에서 성공적이지만, 최근에는 구조의 붕괴를 방지하는 고 종횡비 나노 구조의 개량 설계가 여전히 도전 과제이다.
고 종횡비 특징부의 정지 마찰에 의한 붕괴를 극복하는 다른 방법에서, 중합체 충전물의 치환 용액이 고 종횡비 특징부들 사이의 공간에 도입되어 세정액을 실질적으로 치환시킬 수 있다. 그 후에, 치환 용액의 휘발성 성분은 열처리에 의해 제거되고, 중합체는 공간 내에 실질적으로 고체 형태로 잔류하여 고 종횡비 특징부를 지지한다. 이어서, 중합체는 예를 들어, 질소 또는 헬륨과 함께 산소 또는 수소 기반 플라즈마를 사용하는, 플라즈마 애싱(plasma ashing)과 같은 제거 프로세스를 사용하여 제거된다.
그러나, 중합체 충전 재료 및 플라즈마 기반 프로세스는 고 종횡비 특징부의 산화 또는 질화로 인한 실리콘 손실을 일으킬 가능성이 있을 수 있으며, 많은 개량된 메모리 설계에는 플라즈마 애싱 프로세스를 이용한 중합체 충전물의 제거 시에 화학 변환으로 인한 이러한 실리콘 손실이 용인될 수 없다. 트랜지스터가 없는 3D-XPoint 메모리 기술과 같은 기타 개량된 메모리 설계에는 정지 마찰 제어에 사용되는 현재의 중합체 충전물의 제거를 위한 현재의 플라즈마 애싱 프로세스가 용인될 수 없다.
본 발명은 특징부들 사이의 공간으로부터 에칭 잔류물을 세정하는데 사용되는 타입의 초기 유체의 제거 시에 반도체 기판에 형성된 패턴화된 고 종횡비 특징부의 붕괴를 방지하는 방법을 제공한다. 본 방법에서, 공간은 초기 유체를 실질적으로 치환시키기 위해, 예를 들어 스핀 코팅을 통해 치환 용액으로 적어도 부분적으로 충전된다. 치환 용액은 하나 이상의 용매와, 페놀-포름알데히드 중합체 형태의 제1 충전 재료 및/또는 폴리알켄 카르보네이트(PAC) 형태의 제2 충전 재료 중 하나 이상 또는 이들의 배합물을 포함한다. 이어서, 용매를 휘발시켜, 충전 재료를 공간 내에 실질적으로 고체 형태로 침착시킨다. 상기 충전 재료는 현재의 충전 재료의 사용에 비해 높은 에칭 속도를 통해 공지된 플라즈마 에칭 프로세스에 의해 제거되어, 실리콘 손실을 방지하거나 완화시킬 수 있다.
이의 하나의 형태에서, 본 발명은 특징부 사이에 공간이 있는 다수의 고 종횡비 특징부를 갖는 패턴화된 반도체 기판을 제공하는 단계 - 갭 공간은 초기 유체로 적어도 부분적으로 충전됨 -; 하나 이상의 용매와, 노볼락 중합체 및 레졸 중합체로 이루어진 군으로부터 선택되는 하나 이상의 페놀-포름알데히드 중합체 형태의 하나 이상의 충전 재료를 포함하는 치환 용액으로 초기 유체를 치환하는 단계; 상기 기판을 제1 상승된 온도에 노출시켜 공간으로부터 용매를 실질적으로 제거하고, 상기 충전 재료를 공간 내에 실질적으로 고체 형태로 침착시키는 단계; 및 상기 기판을 건식 에칭 프로세스에 노출시켜 갭 공간으로부터 상기 충전 재료를 제거하는 단계를 포함하는, 반도체 기판 특징부의 붕괴를 방지하는 방법을 제공한다.
하나 이상의 페놀-포름알데히드 중합체는 하나 이상의 하기 화학식(I)의 노볼락 중합체를 포함하는 노볼락 중합체를 포함할 수 있다:
Figure 112020026914042-pct00001
상기 식에서, 각각의 R은 독립적으로 수소, 또는 20개 이하의 탄소를 포함하는 탄화수소기이고, n은 2 내지 200의 범위이며, 임의의 R기는 임의의 방향족 탄소 원자, 즉, C2 내지 C6에 결합될 수 있고, CH2(메틸렌)기는 임의의 방향족 탄소 원자, C2 내지 C6 또는 임의의 방향족 고리에 결합될 수 있으며, 중합체의 메틸렌기 대 방향족 고리의 평균비는 약 0.5 내지 약 1.5로 다양할 수 있다.
상기 제1 온도는 100℃ 내지 175℃일 수 있다. 하나 이상의 용매는 비점이 50℃ 내지 250℃인 용매를 포함할 수 있다. 치환 단계는 스핀 코팅을 통해 행해질 수 있다.
초기 유체는 수성 세정액일 수 있거나, 초기 유체는 비수성 플러싱 용액을 포함할 수 있다.
이의 다른 형태에서, 본 발명은 특징부 사이에 공간이 있는 다수의 고 종횡비 특징부를 갖는 패턴화된 반도체 기판을 제공하는 단계 - 갭 공간은 초기 유체로 적어도 부분적으로 충전됨 -; 초기 유체를 하나 이상의 용매, 페놀-포름알데히드 중합체 형태의 하나 이상의 제1 충전 재료 및 폴리알켄 카르보네이트(PAC) 형태의 하나 이상의 제2 충전 재료를 포함하는 치환 용액으로 치환하는 단계; 상기 기판을 제1 상승된 온도에 노출시켜 공간으로부터 용매를 실질적으로 제거하고, 상기 제1 및 제2 충전 재료를 공간 내에 실질적으로 고체 형태로 침착시키는 단계; 및 상기 기판을 건식 에칭 프로세스에 노출시켜 갭 공간으로부터 상기 제1 및 제2 충전 재료를 제거하는 단계를 포함하는, 반도체 기판 특징부의 붕괴를 방지하는 방법을 제공한다.
하나 이상의 제2 충전 재료는 폴리프로필렌 카르보네이트, 폴리부틸렌 카르보네이트, 폴리(사이클로헥산) 카르보네이트, 폴리(노르보르넨) 카르보네이트 및 이들의 조합으로 이루어진 군으로부터 선택되는 하나 이상의 폴리알켄 카르보네이트(PAC)를 포함할 수 있다.
하나 이상의 제1 충전 재료는 하나 이상의 하기 화학식(I)의 노볼락 중합체를 포함할 수 있다:
Figure 112020026914042-pct00002
상기 식에서, 각각의 R은 독립적으로 수소, 또는 20개 이하의 탄소를 포함하는 탄화수소기이고, n은 2 내지 200의 범위이며, 임의의 R기는 임의의 방향족 탄소 원자, 즉, C2 내지 C6에 결합될 수 있고, CH2(메틸렌)기는 임의의 방향족 탄소 원자, C2 내지 C6 또는 임의의 방향족 고리에 결합될 수 있으며, 중합체의 메틸렌기 대 방향족 고리의 평균비는 약 0.5 내지 약 1.5로 다양할 수 있다.
상기 제1 온도는 100℃ 내지 175℃일 수 있다. 하나 이상의 용매는 비점이 50℃ 내지 250℃인 용매를 포함할 수 있다. 치환 단계는 스핀 코팅을 통해 행해질 수 있다.
제1 및 제2 충전 재료는 물에 실질적으로 불용성일 수 있다. 치환 용액은 치환 용액의 총 중량을 기준으로 하여, 제1 및 제2 충전 재료 5 중량% 내지 30 중량%를 포함할 수 있다. 치환 용액은 추가로, 제1 충전 재료와 제2 충전 재료의 배합 중량을 기준으로 하여, 하나 이상의 제1 충전 재료 5 중량% 내지 50 중량% 및 하나 이상의 제2 충전 재료 50 중량% 내지 95 중량%를 포함할 수 있다.
노출 단계는 주위 공기 분위기 및 불활성 가스 분위기 중 하나에서 수행될 수 있다.
이의 다른 형태에서, 본 발명은 특징부 사이에 공간이 있는 다수의 고 종횡비 특징부를 갖는 패턴화된 반도체 기판을 제공하는 단계 - 갭 공간은 초기 유체로 적어도 부분적으로 충전됨 -; 초기 유체를 하나 이상의 용매 및 폴리알켄 카르보네이트(PAC) 형태의 하나 이상의 충전 재료를 포함하는 치환 용액으로 치환하는 단계; 상기 기판을 제1 상승된 온도에 노출시켜 공간으로부터 용매를 실질적으로 제거하고, 상기 충전 재료를 공간 내에 실질적으로 고체 형태로 침착시키는 단계; 및 상기 기판을 건식 에칭 프로세스에 노출시켜 갭 공간으로부터 상기 충전 재료를 제거하는 단계를 포함하는, 반도체 기판 특징부의 붕괴를 방지하는 방법을 제공한다.
충전 재료는 폴리프로필렌 카르보네이트, 폴리부틸렌 카르보네이트, 폴리(사이클로헥산) 카르보네이트, 폴리(노르보르넨) 카르보네이트 및 이들의 조합으로 이루어진 군으로부터 선택되는 하나 이상의 폴리알켄 카르보네이트(PAC)를 포함할 수 있다. 상기 제1 온도는 100℃ 내지 175℃일 수 있다.
첨부 도면과 관련하여 취해진 본 발명의 실시 형태들의 하기의 설명을 참조함으로써, 본 발명의 전술한 그리고 다른 특징과, 이들을 달성하는 방법이 더욱 명백해질 것이고 본 발명 자체가 더 잘 이해될 것이다.
도 1은 종래의 프로세스에 따른 물 제거 시에 특징부의 붕괴를 나타내는, 패턴화되어 고 종횡비 특징부를 형성한 반도체 기판의 단면도이다.
도 2는 에칭 잔류물이 제거된 후에 특징부들 사이의 공간 내에 배치된 초기 유체를 추가로 도시하는, 포토리소그래피 패턴화된 후의 고 종횡비 특징부를 갖는 반도체 기판의 도면이다.
도 3은 본 발명에 따른 치환 용액을 사용한 고 종횡비 특징부들 사이의 공간으로부터의 초기 유체의 치환을 개략적으로 도시하는 도면이다.
도 4는 치환 용액으로부터 용매를 제거한 후의 고 종횡비 특징부들 사이의 공간 내에 실질적으로 고체 형태의 충전 재료를 도시하며, 충전 재료는 공간을 부분적으로 충전하거나(좌측에서), 공간을 완전히 충전한다(우측에서).
도 5는 충전 재료의 제거 후의 실리콘 기판 및 고 종횡비 특징부를 도시한다.
도 6은 실시예 1에 해당하며, 에칭 속도 데이터를 도시한다.
동일한 도면 참조 부호는 몇몇의 도면 전체에 걸쳐 동일한 부분을 나타낸다. 본 명세서에 기재된 예시는 소정의 예시적인 실시 형태를 예시하기 위해 제공되며, 그러한 예시는 어떠한 방식으로든 범주를 제한하는 것으로 해석되어서는 안 된다.
도 2를 참조하면, 포토리소그래피 기술을 사용하여 패턴화되어, 그들 사이에 라인 또는 트렌치와 같은 공간(14)을 갖는, 필러(pillar) 또는 컬럼과 같은 다수의 고 종횡비 특징부(12)를 형성한, 순수 또는 도핑된 실리콘 웨이퍼와 같은 반도체 기판(10)이 도시되어 있다. 특징부(12)는 예를 들어, 높이 대 폭의 종횡비가 4:1보다 크거나, 심지어 10:1 이상일 수 있다. 도 2에서, 포토리소그래피 에칭 잔류물을 세정하는데 사용되는 타입의 초기 유체(16)가 고 종횡비 특징부(12) 사이의 공간(14) 내에 배치된 단계에서의 기판(10)이 도시되어 있다. 하기에서 더욱 설명되는 바와 같이, 초기 유체(16)는 본 발명에 따른 치환 용액에 의해 치환된다.
본 명세서에 개시된 충전 재료는 다양한 분자량의 중합체 또는 올리고머일 수 있으며, 본 발명의 목적을 위해, 용어 "중합체"는 일반적으로 중합체 및 올리고머 둘 다를 포함한 다수의 반복 단위를 갖는 분자를 포함한다.
본 발명의 치환 용액은 하나 이상의 페놀-포름알데히드 중합체 형태의 하나 이상의 제1 충전 재료를 포함할 수 있으며, 이는 후술하는 페놀성 노볼락 중합체와 같은 노볼락 중합체일 수 있다. 적절한 노볼락 중합체는 그 전체 개시내용이 본 명세서에 명시적으로 포함되는 미국 특허 제5,858,547호에 기재된, 하니웰 인터내셔널 인코포레이티드(Honeywell International Inc.)로부터 입수가능한 아큐플로(Accuflo)® T-25 또는 T-27계 중합체를 포함한다.
적절한 노볼락 중합체는 시판 중이거나, 페놀 또는 이의 유도체, 예컨대 오르토-, 메타- 및 파라-크레졸과 포름알데히드의 반응, 전형적으로 몰 과량의 페놀과 포름알데히드의 산 촉매 반응에 의해 유도될 수 있다. 이러한 노볼락의 일반화 구조는 하기에 화학식(I)로 나타낸다:
Figure 112020026914042-pct00003
상기 식에서, 각각의 R은 독립적으로 수소, 또는 20개 이하의 탄소를 포함하는 탄화수소기이고, n은 2 내지 200의 범위이다. 임의의 R기는 임의의 방향족 탄소 원자, 즉, C2 내지 C6에 결합될 수 있다. 유사하게, CH2(메틸렌)기는 임의의 방향족 탄소 원자, C2 내지 C6 또는 임의의 방향족 고리에 결합될 수 있다. 중합체의 메틸렌기 대 방향족 고리의 평균비는 약 0.5 내지 약 1.5로 다양할 수 있다. 임의로, 노볼락 중합체는 헥사메틸렌트라이아민으로부터 유도된 것과 같은 가교결합기를 또한 포함할 수 있다. 적절한 노볼락 중합체는 분자량이 약 200 내지 약 20,000, 바람직하게는 약 200 내지 약 2000, 더욱 바람직하게는 약 200 내지 약 1200 amu인 저분자량 노볼락을 포함한다. 이러한 바람직한 노볼락 중합체는 페놀로부터 유도되고, 수소 원자, 메틸렌기 및 하이드록실기에 결합된 방향족 고리를 갖는 페놀성 노볼락을 포함한다. 하이드록실기에 대하여 오르토, 메타 또는 파라 중 어느 하나의 위치에서 하나의 메틸렌기에 결합된 방향족 고리, 및 메틸렌기 및 하이드록실기에 결합된 방향족 고리를 갖는 오르토-, 메타- 또는 파라-크레졸로부터 유도되는 크레졸 노볼락 중합체도 바람직하다. 오르토-, 메타-및 파라-크레졸의 다양한 조합으로부터 유도된 공중합체 크레졸 노볼락, 및 페놀과 오르토-, 파라- 및 메타-크레졸의 다양한 조합으로부터 유도된 공중합체 및 블렌드가 또한 바람직할 수 있다.
대안적으로, 페놀-포름알데히드 중합체는 페놀과 몰 과량의 포름알데히드의 촉매 반응, 전형적으로 염기 촉매 반응에 의해 형성되는 타입의 적어도 하나의 레졸 중합체의 형태일 수 있다.
이와 같이, 본 명세서에 사용되는 용어 "페놀 포름알데히드" 중합체는 노볼락 중합체 및 레졸 중합체 둘 다를 포함한다.
본 발명의 치환 용액은 폴리알켄 카르보네이트(PAC)로 이루어진 군으로부터 선택되는 하나 이상의 제2 충전 재료를 포함할 수 있다.
폴리알켄 카르보네이트의 구체적인 예에는 폴리에틸렌 카르보네이트, 폴리프로필렌 카르보네이트, 폴리부틸렌 카르보네이트, 폴리(사이클로헥산) 카르보네이트 및 폴리(노르보르넨) 카르보네이트가 포함된다.
게다가, 제2 충전 재료의 경우, 둘 이상의 상술한 폴리알켄 카르보네이트가 조합되어 사용될 수 있다.
이와 같이, 제1 및 제2 충전 재료는 서로 별개이고 화학적으로 다르며, 후술하는 바와 같이, 하나 이상의 용매를 포함하는 용매 담체 중의 단순 혼합물로서 제공될 수 있다.
본 발명의 치환 용액은 제1 충전 재료 만, 제2 충전 재료 만, 또는 하나 이상의 제1 충전 재료와 하나 이상의 제2 충전 재료의 조합 또는 블렌드를 포함할 수 있다. 본 발명의 치환 용액이 제1 충전 재료 만을 포함하는 경우, 제1 충전 재료는 하나 이상의 페놀 포름알데히드 중합체의 형태일 수 있다. 본 발명의 치환 용액이 제2 충전 재료 만을 포함하는 경우, 제2 충전 재료는 하나 이상의 폴리알켄 카르보네이트의 형태일 수 있다. 본 발명의 치환 용액이 제1 충전 재료와 제2 충전 재료의 조합 또는 블렌드를 포함하는 경우, 제1 및 제2 충전 재료는 각각, 하나 이상의 페놀 포름알데히드 중합체 및 하나 이상의 폴리알켄 카르보네이트의 형태일 수 있다.
전형적으로, 치환 용액이 제1 충전 재료 만, 제2 충전 재료 만, 또는 제1 충전 재료와 제2 충전 재료의 조합 또는 블렌드를 포함하는지에 관계없이, 치환 용액의 총 중량을 기준으로 하여, 치환 용액 중의 충전 재료의 총량은 5 중량%, 10 중량% 또는 15 중량%로 낮거나, 20 중량%, 25 중량% 또는 30 중량%로 높거나, 전술한 값들의 임의의 쌍 사이에 한정된 임의의 범위 내, 예컨대 5 중량% 내지 30 중량%, 10 중량% 내지 25 중량%, 또는 15 중량% 내지 20 중량%일 수 있으며, 잔여부는 하기에 논의된 타입의 하나 이상의 용매 및/또는 하기에 논의된 것과 같은 다른 첨가제이다.
제1 충전 재료와 제2 충전 재료의 조합 또는 블렌드를 포함하는 치환 용액에서, 치환 용액(용매 또는 다른 성분을 포함하지 않음) 중의 제1 충전 재료와 제2 충전 재료의 배합 중량을 기준으로 하여, 제1 충전 재료는 전형적으로, 예를 들어 5 중량%, 15 중량% 또는 20 중량% 만큼 적은 양으로, 30 중량%, 40 중량% 또는 50 중량% 만큼 많은 양으로, 또는 전술한 값들 중 임의의 2개의 값들 사이의 임의의 범위 내, 예컨대 5 중량% 내지 50 중량%, 15 중량% 내지 40 중량%, 또는 20 중량% 내지 30 중량%의 양으로 존재할 수 있으며, 제2 충전 재료는 전형적으로, 예를 들어 50 중량%, 60 중량% 또는 70 중량% 만큼 적은 양으로, 80 중량%, 85 중량% 또는 95 중량% 만큼 많은 양으로, 또는 전술한 값들 중 임의의 2개의 값들 사이의 임의의 범위 내, 예컨대 50 중량% 내지 95 중량%, 60 중량% 내지 85 중량%, 또는 70 중량% 내지 80 중량%의 양으로 존재할 수 있다.
제1 및 제2 충전 재료는 일반적으로 물에 불용성이지만, 유기 용매, 예컨대 폴리글리콜 메틸 에테르 아세테이트(PGMEA), 에틸 락테이트, n-메틸 피롤리돈(NMP), 아세톤, 아니솔, n-부틸 아세테이트, 에틸 아세테이트 다이(에틸렌 글리콜)에틸 에테르 아세테이트(DE 아세테이트)(카르비톨 아세테이트), 에틸렌 글리콜 다이아세테이트, 도와놀(Dowanol) Eph, 도와놀 PPH 글리콜 에테르(프로필렌 글리콜 페닐 에테르), 도와놀 PGDA(프로필렌 글리콜 다이아세테이트), 메틸 에틸 케톤(MEK), 감마 부티로락톤(GBL), N,N-다이메틸포름아미드(DMF), 프로필렌 카르보네이트, 테트라하이드로푸란(THF), 카프로락톤, 에틸 락테이트, 50:50 에틸 아세테이트/톨루엔 및 50:50 MEK/톨루엔에 용이하게 용해된다. 따라서, 치환 용액은 충전 재료를 용매화하는 일차 용매를 포함한다. 일차 용매는 또한, 치환 용액이 후술하는 방법으로 수성 세정액을 효과적으로 치환시킬 수 있도록 물과 상용성이 있어야 한다.
임의로, 후술되는 치환 과정 동안 충전 재료의 잠재적 응고를 방지하기 위해, 치환 용액은 또한 물과 적어도 부분적으로 혼화성이고, 또한 충전 재료를 적어도 부분적으로 용매화시키는 이차 용매를 포함할 수 있다. 이러한 이차 용매의 예에는 아세톤, MEK, 에틸 락테이트, n-메틸 피롤리돈(NMP) 및 다이메틸포름아미드(DMF)가 포함된다.
전형적으로, 이차 용매는 예를 들어, 치환 용액 중의 용매의 총 중량을 기준으로 하여, 1 중량% 내지 99 중량%, 또는 5 중량% 내지 50 중량%의 광범위하게 가변적인 양으로 존재할 수 있다. 일차 및 이차 용매는 예를 들어, 비점이 50℃ 만큼 낮거나, 250℃ 만큼 높을 수 있다.
치환 용액의 다른 성분은 전형적으로 2.0 중량% 이하의 양으로 존재하는, 비플루오르화 탄화수소, 플루오르화 탄화수소 또는 이들의 조합과 같은 계면활성제를 포함할 수 있다.
치환 용액의 성분들은 예를 들어, 단순 혼합으로 함께 블렌딩될 수 있다. 혼합되는 경우, 치환 용액은 예를 들어, 브룩필드(Brookfield) LVDV-II-PCP 또는 DV-II+ 스핀들형 점도계와 같은 브룩필드 스핀들형 점도계로 측정된 점도가 1.0 cP, 2.0 cP 또는 3.0 cP 만큼 작거나, 10.0 cP, 20.0 cP 또는 30 cP 만큼 높거나, 전술한 값들의 임의의 쌍 사이에 한정된 임의의 범위 내, 예컨대 1.0 cP 내지 30.0 cP, 2.0 cP 내지 20.0 cP, 또는 3.0 cP 내지 10.0 cP일 수 있다.
하기 도 2 내지 도 5를 참조하면, 본 발명의 치환 용액을 사용하는 방법이 설명되어 있다. 도 2에서, 초기 유체(16)가 고 종횡비 특징부(12) 사이의 공간(14) 내에 배치되는 하나 이상의 포토리소그래피 프로세스의 완료 후의 단계에서의 기판(10)이 도시되어 있다. 일 실시 형태에서, 초기 유체(16)는 포토리소그래피 에칭 잔류물을 제거하는데 사용되는 타입의 수성 세정액일 수 있다. 전형적으로, 수성 세정액은 주로 용해된 또는 미립자 에칭 잔류물을 포함하는 수용액일 것이며, 고 종횡비 특징부들 사이의 공간을 부분적으로 또는 완전히 충전할 수 있다.
임의의 제1 단계에서, 초기 유체 (16)는 비수성이며, 본 명세서에 개시된 물 및 충전 재료 둘 다에 대한 상호 용매인 플러싱 용매 또는 플러싱 용액이다. 플러싱 용액은 예를 들어, 아이소프로필 알코올(IPA), 아세톤 또는 에틸 락테이트를 포함할 수 있으며, 본 발명의 치환 용액을 사용하여 플러싱 용액의 치환 전에 수성 세정액을 치환하는데 사용될 수 있다.
도 3을 참조하면, 본 발명에 따른 치환 용액(18)은 상술한 바와 같이, 수성 세정액 또는 초기 플러싱 용액의 형태일 수 있는 초기 유체(16)를 용량 분석적으로(volumetrically) 치환시키기 위해 기판(10)에 적용된다. 치환 용액(18)은 스핀 코팅을 통해 기판(10)에 적용될 수 있으며, 여기서 적용된 치환 용액의 체적은 도 3의 화살표에서 점선 대각선에 의해 개략적으로 도시된 바와 같이, 초기 유체(16)를 용량 분석적으로 완전히 또는 실질적으로 완전히 치환시키고 제거하기에 충분하며, 치환 용액은 특징부(12)들 사이의 공간(14)내로 스핀 코팅되고 초기 유체(16)를 치환시킨다.
이와 같이, 도 3을 계속 참조하면, 고 종횡비 특징부(12)들 사이의 공간(14)은 치환 용액(18)으로 완전히 충전되거나 실질적으로 충전된다. 치환 용액의 일차 용매가 물과 혼합할 수 없기 때문에, 일차 용매는 물과 혼화성이 아니며, 따라서 수성 세정액을 치환할 수 있다. 동시에, 이차 용매가 치환 용액에 사용되는 경우, 이는 물과 부분적으로 혼화성이어서, 치환 용액의 수성 세정액과의 접촉 시에 충전 재료의 응고를 방지한다.
그 다음에, 기판(10)은 예를 들어, 100℃, 115℃ 또는 130℃ 만큼 낮거나, 145℃, 160℃ 또는 175℃ 만큼 높을 수 있거나, 전술한 값들 중 임의의 2개의 값들 사이에 한정된 임의의 범위 내, 예컨대 110℃ 내지 175℃, 115℃ 내지 160℃ 또는 130℃ 내지 145℃일 수 있는 제1 상승된 온도에서 제1 열처리 단계에 노출된다. 제1 상승된 온도는 치환 용액 중의 물 및 용매의 비점보다 높지만, 치환 용액의 충전 재료의 분해 온도보다는 낮다. 이와 같이, 기판이 제1 상승된 온도에 노출될 때, 치환 용액의 휘발성 성분, 예를 들어 일차 용매 및 이차 용매뿐만 아니라 존재할 수 있는 수성 세정액으로부터의 모든 잔류수 또는 잔류 용매가 제거되어, 충전 재료를 고 종횡비 특징부(12)들 사이의 공간(14)내에 실질적으로 고체 형태로 침착시킨다. 제1 열처리 단계는 주위 공기 분위기에서 수행될 수 있거나, 예를 들어 진공, 또는 질소 또는 다른 불활성 가스 하에서의 불활성 분위기에서 수행될 수 있다.
도 4를 참조하면, 고 종횡비 특징부(12)들 사이의 공간(14) 내에 실질적으로 고체인 충전 재료(20) 만이 남아 있는 제1 열처리 단계 후의 기판이 도시되어 있으며, 충전 재료가 도 4의 좌측에 도시된 바와 같이 공간을 부분적으로 또는 상당한 정도로 충전하거나, 도 4의 우측에 도시된 바와 같이 공간을 완전히 충전한다. 유리하게는, 실질적으로 고체인 충전 재료는 고 종횡비의 특징부를 물리적으로 지지하고, 본 발명의 방법의 이러한 단계 및 후속 단계 동안 이의 붕괴를 방지한다.
최종 단계에서, 일차 및 이차 충전 재료는 플라즈마 에칭 또는 애싱 프로세스, 예를 들어 아르곤 하에서의 산소 플라즈마를 통해 제거된다. 플라즈마 에칭 또는 애싱 프로세스는 주위 공기 분위기에서 수행될 수 있거나, 예를 들어 진공, 또는 질소 또는 다른 불활성 가스 하에서의 불활성 분위기에서 수행될 수 있다.
도 5를 참조하면, 충전 재료가 기판(10)의 고 종횡비 특징부(12)들 사이의 공간(14)으로부터 완전히 제거된 후에, 공간(14)은 완전히 비어 있을 것이며, 이때 고 종횡비 특징부(12)의 기하학적 형상이 붕괴 없이 보존된다. 이어서, 기판(10)은 원하는 대로 추가의 하류 처리 단계를 거칠 수 있다.
유리하게는, 제1 및 제2 충전 재료 둘 다가 사용되는 일 실시 형태에서, 제2 충전 재료의 존재가 치환 용액이 제1 충전 재료만을 포함시킨 경우보다 더 높은 에칭(제거) 속도를 용이하게 하는 것으로 밝혀졌다. 이와 같이, 에칭 속도가 더 높기 때문에, 기판은 공지된 프로세스에서보다 더 짧은 시간 동안 플라즈마에 노출되어, 기판(10) 또는 이의 특징부(12)로부터의 실리콘의 제거를 완화시키거나 생략함으로써, 특징부(12)의 해상도 또는 기하학적 구조를 보존한다.
예를 들어, 제1 및 제2 충전 재료 둘 다를 포함하는 본 발명에 따른 충전 재료는 예를 들어, 80, 85 또는 90 만큼 작거나, 100, 120 또는 130 만큼 크거나, 전술한 값들 중 임의의 2개의 값들 사이의 임의의 범위, 예컨대 80 내지 130, 85 내지 120, 또는 90 내지 100인 에칭 속도(초당 옹스트롬)를 가질 수 있다.
본 발명의 다른 실시 형태에서, 치환 용액은 실질적으로 상기와 같이 제제화될 수 있지만, 페놀 포름알데히드 수지 형태의 제1 충전 재료 없이, 제2 충전 재료 만을 포함할 수 있다. 이러한 충전 재료는 예를 들어, 180, 185 또는 190 만큼 작거나, 195, 200 또는 205 만큼 크거나, 전술한 값들 중 임의의 2개의 값들 사이의 임의의 범위 내, 예컨대 180 내지 205, 185 내지 200, 또는 190 내지 195인 훨씬 더 높은 에칭 속도(초당 옹스트롬)를 가질 수 있다.
본 발명의 또 다른 실시 형태에서, 치환 용액은 실질적으로 상기와 같이 제제화될 수 있지만, 폴리알켄 카르보네이트 형태의 제2 충전 재료 없이, 제1 충전 재료 만을 포함할 수 있다. 이러한 충전 재료는 예를 들어, 50, 60 또는 70 만큼 작거나, 80, 90 또는 100 만큼 크거나, 전술한 값들 중 임의의 2개의 값들 사이의 임의의 범위 내, 예컨대 50 내지 100, 60 내지 90, 또는 70 내지 80인 적절한 에칭 속도(초당 옹스트롬)를 가질 수 있다.
본 명세서에 사용되는 어구 "전술한 값들 중 임의의 2개의 값들 사이에 한정된 임의의 범위 내"는, 그러한 어구에 앞서 열거된 값들이 목록의 하부에 있는지 또는 목록의 상부에 있는지와 관계없이, 임의의 범위가 그러한 값들 중 임의의 2개의 값으로부터 선택될 수 있음을 실제로 의미한다. 예를 들어, 한 쌍의 값이 2개의 하부값, 2개의 상부값, 또는 하나의 하부값과 하나의 상부값으로부터 선택될 수 있다.
하기의 비제한적인 실시예는 본 발명을 설명하기 위해 제공된다.
실시예
실시예 1
제1 충전 재료 만을 함유하는 치환 용액
하기 표 1에 열거된 재료를 첨가함으로써, 약 40 중량%의 노볼락 수지를 함유하는 스톡 용액으로부터 제1 충전 재료 만을 함유하는 치환 용액 제제를 제조하였다. 얻어진 제제는 표 1에 나타낸 바와 같은 % 고형분을 함유하였다. 이어서, 용액을 1500 rpm으로 4" 실리콘 웨이퍼 상에 스핀 코팅하고, 각각 160℃ 및 180℃의 접촉 핫 플레이트 상에서 60초간 베이킹하였다. 필름 두께 및 굴절률 데이터는 하기 표 1에 나타낸 바와 같다.
[표 1]
Figure 112020026914042-pct00004
상기 중합체의 열분해는 도 6에 나타낸 바와 같이 열중량 분석(TGA)에 의해 평가되었으며, 이는 이들 중합체가 상승된 온도에서 깨끗하게 연소되지 않음을 명백히 보여준다. 이와 같이, 노볼락 수지 단독의 충전 재료가 고체 중합체 충전물이 약 300℃에서 열적으로 제거될 필요가 있는 용도에 적합하지 않을 수 있음을 확인하였다.
실시예 2
치환 용액 제제
몇몇 시판 중인 노볼락 수지(노볼락 1 내지 5)를 하기 표 2에 열거된 폴리프로필렌 카르보네이트 수지의 스톡 용액과 배합하여, 본 발명의 노볼락 수지 형태의 제1 충전 재료와 폴리프로필렌 카르보네이트 형태의 제2 충전 재료의 제제 블렌드를 제조하였다. 얻어진 제제는 하기 표 2의 좌측에 나타낸 바와 같은 % 고형분을 함유하였다. 이어서, 용액을 4" 실리콘 웨이퍼 상에 스핀 코팅하고, 각각 160℃ 및 180℃의 접촉 핫 플레이트 상에서 60초간 베이킹하였다. 필름 두께 및 굴절률 데이터는 하기 표 2에 나타낸 바와 같다.
[표 2]
Figure 112020026914042-pct00005
실시예 3
에칭 속도 연구
본 발명의 노볼락 수지 형태의 제1 충전 재료 및/또는 폴리프로필렌 카르보네이트 형태의 제2 충전 재료의 제제 블렌드를 실시예 2에 기재된 바와 같이 제조하여, 8" 실리콘 웨이퍼 상에 코팅하고, 핫 플레이트 상에서 공기 중에서 60초간 180℃/280℃에서 베이킹하였다. 에칭 전(pre-etch) 데이터가 하기 표 3에 기재되어 있다.
[표 3]
Figure 112020026914042-pct00006
이어서, 얻어진 필름을 300 mT 압력 및 200 W의 전력에서 40 sccm의 산소, 300 sccm의 아르곤의 조건 하에서 MXP 에칭 챔버(P-5000 에처(etcher))에서 산소 플라즈마에 적용하였다. 에칭 전후의 필름 두께의 차이로부터 플라즈마 에칭 속도를 계산하였다. PCC를 포함하지 않는 노볼락 필름의 에칭 속도에 대한 중합체 블렌드 필름의 에칭 속도 개선을 계산하였다. 비교를 위해, 순수 폴리프로필렌 카르보네이트 필름(T27M100)의 에칭 속도도 측정하였다. 프로세스의 상세 사항을 포함하는 모든 데이터가 하기 표 4A 및 표 4B에 나타나 있다.
[표 4A]
Figure 112020026914042-pct00007
[표 4B]
Figure 112020026914042-pct00008
30 중량% 이상의 폴리프로필렌 카르보네이트를 함유하는 제1 및 제2 충전 재료 둘 다를 함유하는 필름은 시험 조건 하에서 40 내지 80%의 개선을 가져왔으며, 프로필렌 카르보네이트의 필름은 제1 충전 재료로서 노볼락 수지 만을 포함하는 필름보다 200% 더 빠르게 에칭되었다. 이와 같이, 폴리알켄 카르보네이트와의 중합체 블렌드를 사용함으로써 노볼락 필름의 플라즈마 에칭 속도가 향상될 수 있으며, 제1 충전 재료 만을 포함하거나 제2 충전 재료 만을 포함하는 치환 용액도 여전히 효과적인 것으로 확인된다.
본 명세서에 사용되는 단수형("a", "an" 및 "the")는 문맥이 명확하게 달리 지시하지 않는 한 복수형을 포함한다. 더욱이, 양, 농도, 또는 다른 값 또는 파라미터가 범위, 바람직한 범위, 또는 바람직한 상부값과 바람직한 하부값의 목록으로 주어지는 경우, 이는 범위가 별도로 개시되는지에 관계없이, 임의의 상한 범위 한계 또는 바람직한 값과 임의의 하한 범위 한계 또는 바람직한 값의 임의의 쌍으로부터 형성되는 모든 범위를 구체적으로 개시하는 것으로 이해되어야 한다. 수치 값들의 범위가 본 명세서에 열거되는 경우, 달리 언급되지 않는 한, 그 범위는 그의 종점, 및 그 범위 내의 모든 정수 및 분수를 포함하도록 의도된다. 본 발명의 범위는 범위를 한정할 때 열거되는 특정 값에 제한되는 것으로 의도되지 않는다.
전술한 설명은 단지 본 발명을 예시하는 것임이 이해되어야 한다. 본 발명으로부터 벗어남이 없이 다양한 대안 및 수정이 당업자에 의해 고안될 수 있다. 따라서, 본 발명은 첨부된 청구범위의 범주 내에 속하는 모든 그러한 대안, 수정 및 변형을 포함하고자 한다.

Claims (20)

  1. 특징부(feature) 사이에 갭 공간이 있는 다수의 고 종횡비 특징부를 갖는 패턴화된 반도체 기판을 제공하는 단계 - 갭 공간은 초기 유체로 적어도 부분적으로 충전됨 -;
    초기 유체를 하나 이상의 용매와, 하나 이상의 페놀-포름알데히드 중합체 형태의 하나 이상의 충전 재료를 포함하는 치환 용액으로 치환하는 단계로서, 상기 치환 용액은 치환 용액의 총 중량을 기준으로 하여 5 중량% 내지 30 중량%의 충전 재료를 포함하고, 상기 하나 이상의 페놀-포름알데히드 중합체는 하기 화학식(I)로 나타내고:
    Figure 112022029816330-pct00017

    상기 식에서, 각각의 R은 독립적으로 수소, 또는 20개 이하의 탄소를 포함하는 탄화수소기이고, n은 2 내지 200의 범위이고, 임의의 R기는 임의의 방향족 탄소 원자, 즉, C2 내지 C6에 결합될 수 있고, CH2(메틸렌)기는 임의의 방향족 탄소 원자, C2 내지 C6 또는 임의의 방향족 고리에 결합될 수 있고, 중합체의 메틸렌기 대 방향족 고리의 평균비가 0.5 내지 1.5로 다양할 수 있고, 여기서 상기 치환 용액은 점도가 1.0 cP 내지 20.0 cP인, 치환 용액으로 치환하는 단계;
    상기 기판을 제1 상승된 온도에 노출시켜 공간으로부터 용매를 제거하고, 상기 충전 재료를 공간 내에 고체 형태로 침착시키는 단계; 및
    상기 기판을 건식 에칭 프로세스에 노출시켜 갭 공간으로부터 상기 충전 재료를 제거하는 단계를 포함하는, 반도체 기판 특징부의 붕괴를 방지하는 방법.
  2. 특징부 사이에 갭 공간이 있는 다수의 고 종횡비 특징부를 갖는 패턴화된 반도체 기판을 제공하는 단계 - 갭 공간은 초기 유체로 적어도 부분적으로 충전됨 -;
    초기 유체를 하나 이상의 용매, 페놀-포름알데히드 중합체 형태의 하나 이상의 제1 충전 재료 및 폴리알켄 카르보네이트(PAC) 형태의 하나 이상의 제2 충전 재료를 포함하는 치환 용액으로 치환하는 단계로서, 상기 치환 용액은 치환 용액의 총 중량을 기준으로 하여 5 중량% 내지 30 중량%의 충전 재료를 포함하고, 상기 하나 이상의 페놀-포름알데히드 중합체는 하기 화학식(I)로 나타내고:
    Figure 112022029816330-pct00018

    상기 식에서, 각각의 R은 독립적으로 수소, 또는 20개 이하의 탄소를 포함하는 탄화수소기이고, n은 2 내지 200의 범위이고, 임의의 R기는 임의의 방향족 탄소 원자, 즉, C2 내지 C6에 결합될 수 있고, CH2(메틸렌)기는 임의의 방향족 탄소 원자, C2 내지 C6 또는 임의의 방향족 고리에 결합될 수 있고, 중합체의 메틸렌기 대 방향족 고리의 평균비가 0.5 내지 1.5로 다양할 수 있고, 여기서 상기 치환 용액은 점도가 1.0 cP 내지 20.0 cP인, 치환 용액으로 치환하는 단계;
    상기 기판을 제1 상승된 온도에 노출시켜 공간으로부터 용매를 제거하고, 제1 및 제2 충전 재료를 공간 내에 고체 형태로 침착시키는 단계; 및
    상기 기판을 건식 에칭 프로세스에 노출시켜 갭 공간으로부터 제1 및 제2 충전 재료를 제거하는 단계를 포함하는, 반도체 기판 특징부의 붕괴를 방지하는 방법.
  3. 특징부 사이에 갭 공간이 있는 다수의 고 종횡비 특징부를 갖는 패턴화된 반도체 기판을 제공하는 단계 - 갭 공간은 초기 유체로 적어도 부분적으로 충전됨 -;
    초기 유체를 하나 이상의 용매 및 폴리알켄 카르보네이트(PAC) 형태의 하나 이상의 충전 재료를 포함하는 치환 용액으로 치환하는 단계로서, 상기 치환 용액은 치환 용액의 총 중량을 기준으로 하여 5 중량% 내지 30 중량%의 충전 재료를 포함하고, 여기서 상기 치환 용액은 점도가 1.0 cP 내지 20.0 cP인, 치환 용액으로 치환하는 단계;
    상기 기판을 제1 상승된 온도에 노출시켜 공간으로부터 용매를 제거하고, 상기 충전 재료를 공간 내에 고체 형태로 침착시키는 단계; 및
    상기 기판을 건식 에칭 프로세스에 노출시켜 갭 공간으로부터 상기 충전 재료를 제거하는 단계를 포함하는, 반도체 기판 특징부의 붕괴를 방지하는 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020207007554A 2017-09-21 2018-09-11 패턴 붕괴를 완화시키기 위한 개선된 충전 재료 KR102417490B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201762561473P 2017-09-21 2017-09-21
US62/561,473 2017-09-21
US201862615180P 2018-01-09 2018-01-09
US62/615,180 2018-01-09
US16/126,019 US10727044B2 (en) 2017-09-21 2018-09-10 Fill material to mitigate pattern collapse
US16/126,019 2018-09-10
PCT/US2018/050494 WO2019060184A2 (en) 2017-09-21 2018-09-11 IMPROVED FILLING MATERIAL TO MITIGATE A PATTERN COLLAPSE

Publications (2)

Publication Number Publication Date
KR20200032250A KR20200032250A (ko) 2020-03-25
KR102417490B1 true KR102417490B1 (ko) 2022-07-06

Family

ID=65720670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007554A KR102417490B1 (ko) 2017-09-21 2018-09-11 패턴 붕괴를 완화시키기 위한 개선된 충전 재료

Country Status (6)

Country Link
US (1) US10727044B2 (ko)
JP (1) JP6951558B2 (ko)
KR (1) KR102417490B1 (ko)
CN (1) CN111065966B (ko)
TW (1) TWI812643B (ko)
WO (1) WO2019060184A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications
KR102665933B1 (ko) * 2020-05-12 2024-05-20 램 리써치 코포레이션 자극-반응성 폴리머 막의 제어된 열화
CN116018561A (zh) * 2020-08-20 2023-04-25 东京毅力科创株式会社 基片处理方法和基片处理装置
CN118043941A (zh) * 2021-09-27 2024-05-14 朗姆研究公司 使用刺激响应聚合物的用于牺牲性支撑、表面保护及等候时间管理的方法和制剂

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032962A1 (en) * 2005-02-04 2009-02-05 International Business Machines Corporation (Yorktown) Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
US20110189858A1 (en) * 2010-02-01 2011-08-04 Lam Research Corporation Method for reducing pattern collapse in high aspect ratio nanostructures

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891334A (en) 1987-11-10 1990-01-02 Nippon Zeon Co., Ltd. Process for production of electronic devices utilizing novolak resin as protective material
JPH073120A (ja) * 1993-06-18 1995-01-06 Sumitomo Bakelite Co Ltd 樹脂組成物及び成形材料
US6114044A (en) 1997-05-30 2000-09-05 Regents Of The University Of California Method of drying passivated micromachines by dewetting from a liquid-based process
JP3087726B2 (ja) 1998-05-25 2000-09-11 日本電気株式会社 半導体装置の製造プロセスにおけるパターニング方法
US6358673B1 (en) 1998-09-09 2002-03-19 Nippon Telegraph And Telephone Corporation Pattern formation method and apparatus
US6066889A (en) 1998-09-22 2000-05-23 International Business Machines Corporation Methods of selectively filling apertures
US6188301B1 (en) 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
US7521405B2 (en) * 2002-08-12 2009-04-21 Air Products And Chemicals, Inc. Process solutions containing surfactants
US6461717B1 (en) * 2000-04-24 2002-10-08 Shipley Company, L.L.C. Aperture fill
KR100837987B1 (ko) 2000-06-21 2008-06-16 텍사스 인스트루먼츠 인코포레이티드 용해 수지를 이용하는 마이크로 전기기계 시스템 장치의재코팅 방법
US6656666B2 (en) 2000-12-22 2003-12-02 International Business Machines Corporation Topcoat process to prevent image collapse
CN1136963C (zh) * 2001-08-24 2004-02-04 中国科学院山西煤炭化学研究所 一种糠醛-酚醛基炭气凝胶的合成方法
JP3815774B2 (ja) 2001-10-12 2006-08-30 松下電器産業株式会社 電解質を含む電気化学素子
US6936183B2 (en) 2001-10-17 2005-08-30 Applied Materials, Inc. Etch process for etching microstructures
JP3815555B2 (ja) 2002-06-06 2006-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング残渣除去方法
EP1551906A4 (en) * 2002-10-16 2006-11-02 Georgia Tech Res Inst POLYMERS, METHODS OF USE AND METHODS OF DECOMPOSING THESE POLYMERS
US6833320B2 (en) 2002-11-04 2004-12-21 Intel Corporation Removing sacrificial material by thermal decomposition
US20040139987A1 (en) 2003-01-13 2004-07-22 Mount David J. Method for releasing and drying moveable elements of micro-electronic mechanical structures with organic thin film sacrificial layers
KR100570211B1 (ko) 2003-12-24 2006-04-12 주식회사 하이닉스반도체 유기 반사방지막용 가교제 중합체, 이를 포함하는 유기반사 방지막 조성물 및 이를 이용한 포토레지스트의 패턴형성 방법
US7119025B2 (en) 2004-04-08 2006-10-10 Micron Technology, Inc. Methods of eliminating pattern collapse on photoresist patterns
US7371509B2 (en) 2004-05-07 2008-05-13 Micron Technology, Inc. Resist pattern and reflow technology
KR100539268B1 (ko) 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR101139484B1 (ko) * 2005-02-22 2012-05-02 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
JP4237184B2 (ja) 2005-03-31 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7338614B2 (en) 2005-04-05 2008-03-04 Analog Devices, Inc. Vapor HF etch process mask and method
US8357616B2 (en) * 2005-04-14 2013-01-22 President And Fellows Of Harvard College Adjustable solubility in sacrificial layers for microfabrication
JP2006319063A (ja) 2005-05-11 2006-11-24 Toshiba Corp 半導体装置の製造方法
JP2007019161A (ja) 2005-07-06 2007-01-25 Dainippon Screen Mfg Co Ltd パターン形成方法及び被膜形成装置
WO2007047365A2 (en) 2005-10-13 2007-04-26 Advanced Technology Materials, Inc. Metals compatible photoresist and/or sacrificial antireflective coating removal composition
GB0523715D0 (en) 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Method of minimising contact area
JP2008034779A (ja) 2006-06-27 2008-02-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
US9111950B2 (en) 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
KR101145823B1 (ko) 2006-11-23 2012-05-16 주식회사 엘지화학 프린팅용 수지 조성물 및 이를 이용한 패턴 형성 방법
MX2009005742A (es) * 2006-11-30 2009-09-29 Dow Global Technologies Inc Composiciones libres de agente de intercalacion utiles para hacer polimeros de nanocompuestos.
US7598169B2 (en) * 2007-02-21 2009-10-06 International Business Machines Corporation Method to remove beol sacrificial materials and chemical residues by irradiation
US7473598B2 (en) 2007-04-22 2009-01-06 Nanya Technology Corp. Method for forming stack capacitor
KR100928111B1 (ko) 2007-11-30 2009-11-24 주식회사 동부하이텍 반도체 소자의 제조 방법
US7967916B2 (en) 2008-03-14 2011-06-28 Lam Research Corporation Method of preventing pattern collapse during rinsing and drying
US7838425B2 (en) 2008-06-16 2010-11-23 Kabushiki Kaisha Toshiba Method of treating surface of semiconductor substrate
US20100122711A1 (en) 2008-11-14 2010-05-20 Advanced Micro Devices, Inc. wet clean method for semiconductor device fabrication processes
US8367594B2 (en) 2009-06-24 2013-02-05 Lam Research Corporation Damage free, high-efficiency, particle removal cleaner comprising polyvinyl alcohol particles
US8569091B2 (en) 2009-08-27 2013-10-29 International Business Machines Corporation Integrated circuit switches, design structure and methods of fabricating the same
JP2011124313A (ja) * 2009-12-09 2011-06-23 Tokyo Electron Ltd 基板処理システム、基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
JP5404364B2 (ja) 2009-12-15 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
US8795952B2 (en) 2010-02-21 2014-08-05 Tokyo Electron Limited Line pattern collapse mitigation through gap-fill material application
JP2013537724A (ja) 2010-08-27 2013-10-03 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 乾燥間の高アスペクト比構造崩壊を防止する方法
US8541301B2 (en) 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
GB2494168B (en) 2011-09-01 2014-04-09 Memsstar Ltd Improved deposition technique for micro electro-mechanical structures (MEMS)
JP5632860B2 (ja) 2012-01-05 2014-11-26 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置及び基板洗浄用記憶媒体
US9153479B2 (en) 2013-03-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of preventing a pattern collapse
CN103197515A (zh) * 2013-04-18 2013-07-10 合肥格林达电子材料有限公司 一种光蚀刻显影液的制备方法
US9666427B2 (en) * 2013-06-21 2017-05-30 Lam Research Corporation Method of collapse-free drying of high aspect ratio structures
US10090376B2 (en) 2013-10-29 2018-10-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and methods of forming capacitor structures
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
JP6117711B2 (ja) 2014-02-06 2017-04-19 信越化学工業株式会社 半導体基板の洗浄乾燥方法
KR101941214B1 (ko) 2014-03-08 2019-01-23 주식회사 제우스 기판의 건조 방법
US9698014B2 (en) 2014-07-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd Photoresist composition to reduce photoresist pattern collapse
US10748757B2 (en) 2017-09-21 2020-08-18 Honeywell International, Inc. Thermally removable fill materials for anti-stiction applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032962A1 (en) * 2005-02-04 2009-02-05 International Business Machines Corporation (Yorktown) Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
US20110189858A1 (en) * 2010-02-01 2011-08-04 Lam Research Corporation Method for reducing pattern collapse in high aspect ratio nanostructures

Also Published As

Publication number Publication date
JP6951558B2 (ja) 2021-10-20
CN111065966B (zh) 2023-12-05
US20190088470A1 (en) 2019-03-21
JP2020533802A (ja) 2020-11-19
TWI812643B (zh) 2023-08-21
KR20200032250A (ko) 2020-03-25
TW201925448A (zh) 2019-07-01
WO2019060184A2 (en) 2019-03-28
WO2019060184A3 (en) 2019-04-25
CN111065966A (zh) 2020-04-24
US10727044B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
KR102417490B1 (ko) 패턴 붕괴를 완화시키기 위한 개선된 충전 재료
KR101009878B1 (ko) 에칭 후 포토레지스트, 에칭 중합체 및 잔류물을 제거하기 위한 아세탈 또는 케탈 함유 스트립퍼
JP2017119671A (ja) 有機膜形成用化合物、有機膜形成用組成物、有機膜形成方法、及びパターン形成方法
US8871632B2 (en) Reduction of pore fill material dewetting
KR20020025643A (ko) 애퍼처 충진
KR102514100B1 (ko) 스핀-온 하드마스크 재료
KR20160110657A (ko) 하드마스크용 중합체, 상기 중합체를 포함하는 하드마스크용 조성물, 및 이를 이용한 반도체 소자의 패턴 형성 방법
JP2016028416A (ja) ギャップ充填方法
TWI812644B (zh) 供抗黏著應用之熱可移除式填充材料
KR102543300B1 (ko) 반도체 제조 공정에 사용하는 열안정성 및 저장안정성이 우수한 신규한 중합체, 이를 포함하는 하층막 조성물 및 이를 이용한 하층막의 형성 방법
JP6951297B2 (ja) 有機膜形成用組成物及び有機膜
CN1507581A (zh) 抗蚀剂剥离剂组合物
KR102646166B1 (ko) 하드마스크용 조성물
US20210320002A1 (en) Water soluble polymers for pattern collapse mitigation
KR20150075046A (ko) 갭-충전 방법
CN109388021B (zh) 有机膜形成用组合物
EP4191336A1 (en) Resist underlayer film material, patterning process, and method for forming resist underlayer film
JP7123668B2 (ja) レジスト多層膜付き基板及びパターン形成方法
KR20220142945A (ko) 기판 세정용 조성물, 그를 이용하는 기판의 세정 방법 및 그를 이용하는 반도체 장치의 제조 방법
KR20230024203A (ko) 레지스트 박리액 조성물 및 이를 이용한 패턴 형성 방법
US20190041752A1 (en) Composition for forming organic film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right