KR102412999B1 - 고체 촬상 장치 및 카메라 시스템 - Google Patents

고체 촬상 장치 및 카메라 시스템 Download PDF

Info

Publication number
KR102412999B1
KR102412999B1 KR1020207011042A KR20207011042A KR102412999B1 KR 102412999 B1 KR102412999 B1 KR 102412999B1 KR 1020207011042 A KR1020207011042 A KR 1020207011042A KR 20207011042 A KR20207011042 A KR 20207011042A KR 102412999 B1 KR102412999 B1 KR 102412999B1
Authority
KR
South Korea
Prior art keywords
transistor
memory
signal
photodiode
pixel
Prior art date
Application number
KR1020207011042A
Other languages
English (en)
Other versions
KR20200106881A (ko
Inventor
쇼지 슈쿠리
카주마사 야나기사와
토시후미 타케다
코스케 오쿠야마
야스히로 타니구치
Original Assignee
플로디아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플로디아 코포레이션 filed Critical 플로디아 코포레이션
Publication of KR20200106881A publication Critical patent/KR20200106881A/ko
Application granted granted Critical
Publication of KR102412999B1 publication Critical patent/KR102412999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H01L27/11524—
    • H01L27/11526—
    • H01L27/1157—
    • H01L27/11573—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/343—
    • H04N5/3745—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

기록 매체를 사용하지 않고 정지 화상을 기록할 수 있는 고체 촬상 장치 및 카메라 시스템을 제공하는 것을 목적으로 한다. 이미지 센서의 화소 P에는, 포토다이오드(35), 전송 트랜지스터(36), 리셋 트랜지스터(37), 증폭 트랜지스터(38)와 함께, 선택 트랜지스터의 기능을 갖는 기억 소자(39)가 마련되어 있다. 기억 소자(39)는, 드레인측 선택 트랜지스터 DST, 소스측 선택 트랜지스터 SST와 함께 메모리 트랜지스터 MT가 일체적인 구조로 형성되어 있다. 메모리 트랜지스터 MT는, 기입 전압이 게이트 전압으로서 메모리 게이트 전극(41)에 인가됨으로써, 포토다이오드(35)의 수광량에 따른 양의 전하를 전하 축적층(42)에 축적한다.

Description

고체 촬상 장치 및 카메라 시스템
본 발명은, 고체 촬상 장치 및 카메라 시스템에 관한 것이다.
이미지 센서(고체 촬상 장치)에 의해 촬상된 화상을 기록하는 카메라 시스템은, 방범 카메라나 드라이브 레코더 등에도 이용되고 있다. 카메라 시스템은, 피사체광을 전기적인 화상 신호로 변환하는 이미지 센서, 화상 신호에 γ 보정이나 색 보정 등의 처리를 행하는 신호 처리 회로, 화상 신호를 기록하는 메모리 카드 등의 기록 매체 등으로 구성되어 있다.
이미지 센서로서는, CMOS형이 많이 사용되고 있다. CMOS형 이미지 센서의 각 화소는, 일반적으로는 입사광을 전하로 변환하는 포토다이오드, 전하를 전위로 변환하는 플로팅 디퓨전, 포토다이오드의 전하를 플로팅 디퓨전에 전송하는 전송 트랜지스터, 플로팅 디퓨전을 리셋하는 리셋 트랜지스터, 신호 전압을 출력하는 판독 기간에 온으로 되는 선택 트랜지스터 등으로 구성된다(예를 들어, 비특허문헌 1을 참조).
Wan, G.; Xiangli Li; Agranov, G.; Levoy, M.; Horowitz, M.;, "CMOS Image Sensors With Multi-Bucket Pixels for Computational Photography," IEEE Journal of Solid-State Circuits vol.47, no.4, pp.1031-1042, April 2012
그런데, 예를 들어 증명력의 담보 등의 관점에서, 기록되는 화상에 대하여 편집이나 재기입, 혹은 화상의 소거가 이루어지지 않도록 할 것이 요망되는 경우가 있다. 그러나, 상기와 같이, 지금까지의 카메라 시스템에서는, 유저가 액세스하는 것을 전제로, 메모리 카드나 광학 디스크 등의 기록 매체에 화상을 기록하고 있어, 화상의 편집이나 재기입, 화상의 소거가 용이하였다.
본 발명은, 상기 사정을 감안하여 이루어진 것이며, 기록 매체를 사용하지 않고 정지 화상을 기록할 수 있는 고체 촬상 장치 및 카메라 시스템을 제공하는 것을 목적으로 한다.
본 발명의 고체 촬상 장치는, 복수의 화소가 배열된 화소 어레이를 구비하는 고체 촬상 장치에 있어서, 상기 화소는, 포토다이오드와, 플로팅 디퓨전과, 상기 포토다이오드와 상기 플로팅 디퓨전 사이에 접속된 전송 트랜지스터와, 상기 플로팅 디퓨전이 게이트에 접속된 증폭 트랜지스터와, 신호 출력선과 상기 증폭 트랜지스터 사이에 접속된 불휘발성 기억부를 구비하고, 상기 불휘발성 기억부는, 상기 증폭 트랜지스터와 상기 신호 출력선 사이에서, 상기 증폭 트랜지스터와 직렬로 접속된, 메모리 게이트 전극 및 전하 축적층을 포함하는 메모리 트랜지스터와, 상기 증폭 트랜지스터와 상기 신호 출력선 사이에서, 상기 메모리 트랜지스터와 직렬로 접속된 제1 선택 트랜지스터를 갖는 것이다.
본 발명의 카메라 시스템은, 상기 고체 촬상 장치와, 상기 고체 촬상 장치에 의한 촬상 중의 트리거 신호에 응답하여, 상기 메모리 게이트 전극에 기입 전압을 인가하는 제어부를 구비하는 것이다.
본 발명의 고체 촬상 장치는, 화소의 포토다이오드의 수광량에 따른 화상 신호를 출력하는 통상 모드와, 상기 포토다이오드의 수광량에 따른 아날로그양을 기억 정보로서 불휘발성 기억부에 불휘발적으로 기억하는 보존 모드와, 상기 보존 모드에서 상기 불휘발성 기억부에 기억된 상기 기억 정보를 복수 비트의 디지털한 화상 신호로 변환하여 출력하는 판독 모드를 갖고, 다시 상기 보존 모드로의 이행이 금지되거나, 또는, 해제 조작에 의해 다시 상기 보존 모드로의 이행이 허용되는 것이다.
본 발명의 카메라 시스템은, 포토다이오드를 갖는 복수의 화소와, 상기 화소로부터의 화상 신호가 입력되는 A/D 변환 회로와, 상기 포토다이오드와 상기 A/D 변환 회로 사이에 접속되며, 트리거 신호에 응답하여 상기 포토다이오드의 수광량에 따른 기억 정보를 기억하는 메모리 트랜지스터와, 소정의 이벤트를 검출하여 상기 트리거 신호를 발생하는 이벤트 검출부를 구비하는 것이다.
본 발명에 따르면, 고체 촬상 장치의 각 화소 내에 불휘발성 기억부가 마련되고, 그 불휘발성 기억부의 메모리 트랜지스터에 대한 게이트 전압으로서 기입 전압을 인가함으로써 정지 화상이 기록되어 화소 내에 정지 화상의 픽셀이 유지되므로, 메모리 카드나 광학 디스크 등의 기록 매체를 사용하지 않고 정지 화상을 기록할 수 있다.
또한, 본 발명에 따르면, 보존 모드에서는, 화소의 포토다이오드의 수광량에 따른 아날로그양을 기억 정보로서 불휘발성 기억부에 기억하므로, 디지털 데이터로서 기억하는 구성에 비해 회로 구성을 작게 할 수 있다.
또한, 본 발명에 따르면, 포토다이오드와 A/D 변환 회로 사이에 메모리 트랜지스터를 접속하고, 메모리 트랜지스터에 포토다이오드의 수광량에 따른 기억 정보를 기억하므로, 적은 메모리 트랜지스터로 화상을 기억할 수 있다.
도 1은 본 발명을 실시한 카메라 시스템의 구성을 도시하는 블록도이다.
도 2는 이미지 센서와 구동부의 구성을 도시하는 블록도이다.
도 3은 화소의 구성을 도시하는 회로도이다.
도 4는 기억 소자의 구성을 도시하는 단면도이다.
도 5는 활성 영역, 게이트 배선, 콘택트의 배치를 도시하는 개략도이다.
도 6은 제1 메탈층 및 제2 메탈층의 메탈 배선과 스루홀의 배치를 도시하는 개략도이다.
도 7은 통상 모드의 판독 기간에 있어서의 각 신호의 변화를 나타내는 타이밍 차트이다.
도 8은 통상 모드로부터 보존 모드로 이행하는 판단 처리를 나타내는 흐름도이다.
도 9는 보존 모드의 판독 기간에 있어서의 각 신호의 변화를 나타내는 타이밍 차트이다.
도 10은 판독 모드에서의 각 신호의 변화를 나타내는 타이밍 차트이다.
도 11은 불휘발성 기억부를 3개의 독립된 트랜지스터로 구성한 예를 도시하는 회로도이다.
도 1에 있어서, 카메라 시스템(10)은, 예를 들어 자동차에 탑재되어 드라이브 레코더로서 사용되는 것이며, 고체 촬상 장치로서의 이미지 센서(11)를 구비하고 있다. 이 카메라 시스템(10)은, 통상 모드와, 보존 모드와, 판독 모드를 갖고 있다. 통상 모드는, 지금까지의 드라이브 레코더 등과 마찬가지로, 이미지 센서(11)를 사용하여 동화상을 촬상하고, 그 동화상을 기록 매체로서의 메모리 카드(12)에 기록하는 동작 모드이다. 이 카메라 시스템(10)에서는, 예를 들어 그 전원이 온으로 되면 자동적으로 통상 모드로 된다.
보존 모드는, 통상 모드 중의 트리거 신호에 응답하여 통상 모드로부터 이행하고, 그 직후에 촬영한 1프레임분의 정지 화상(피사체 화상)을 이미지 센서(11) 내에 불휘발적으로 보존하는 동작 모드이다. 판독 모드는, 보존 모드에서 이미지 센서(11) 내에 유지된 정지 화상을 이미지 센서(11)로부터 외부로 판독하는 동작 모드이다. 예를 들어, 조작부(13)의 조작으로 판독 모드로 되고, 이미지 센서(11)에 유지된 정지 화상이 판독되어 정지 화상이 메모리 카드(12)에 기입된다.
제어부(14)는, 각종 조작 버튼 등을 포함하는 조작부(13)로부터의 조작 신호에 기초하여, 카메라 시스템(10)의 각 부를 제어한다. 이미지 센서(11)는, 촬영 렌즈(15)의 배후에 배치되어 있고, 이 촬영 렌즈(15)를 투과한 피사체광이 이미지 센서(11)의 수광면에 입사한다. 이미지 센서(11)는, CMOS형 것이 사용되고 있다. 촬영 렌즈(15)에는, 도시를 생략하고 있지만, 핀트를 조절하기 위한 포커스 기구나 이미지 센서(11)에 대한 입사광량을 조절하기 위한 조리개 기구 등이 마련되어 있다.
이미지 센서(11)는, 그 수광면에 복수의 화소 P(도 2 참조)가 마련되어 있다. 이 이미지 센서(11)는, 제어부(14)의 제어 하에서 동작하는 구동부(16)로부터의 각종 구동 신호에 의해 구동되고, 각 화소 P에서 피사체광을 광전 변환하여 전기적인 화상 신호를 출력한다. 따라서, 제어부(14)는, 구동부(16)를 통해, 후술하는 기입 전압이나 판독 전압을 포함하는 각종 신호를 각 화소 P에 제공한다. 이미지 센서(11)는, 통상 모드 하에서는, 연속적으로 구동되어 동화상을 촬상한다. 이미지 센서(11)로부터의 화상 신호는, 신호 처리부(17)에 보내진다. 또한, 이미지 센서(11)는, 피사체의 정지 화상을 불휘발적으로 유지하는 기능을 갖고 있다.
신호 처리부(17)는, 이미지 센서(11)로부터의 화상 신호에 대한 γ 보정, 화이트 밸런스 보정 등의 처리나, 순차적으로 입력되는 화상 신호로부터 동화상 데이터를 생성하는 처리 등을 실시한다. 이 신호 처리부(17)에서 생성된 동화상 데이터는, 메모리 카드(12)에 기입된다. 통상 모드에서는, 메모리 카드(12)에 대한 기록은, 후술하는 바와 같이 소정의 역치 이상의 가속도가 검지될 때까지 계속된다. 이에 의해, 충돌 등의 이벤트가 발생할 때까지의 동화상이 메모리 카드(12)에 기록된다. 또한, 신호 처리부(17)는, 판독 모드에서는, 이미지 센서(11)로부터 판독한 정지 화상을 메모리 카드(12)에 기입한다.
메모리 카드(12)는, 착탈 가능하게 되어 있고, 카메라 시스템(10)으로부터 떼어내어 PC 등에 장착하고, 그것에 기록된 동화상, 정지 화상을 액정 모니터 등에 표시할 수 있다. 또한, 동화상과 정지 화상을 다른 메모리 카드(12)에 기록해도 된다. 또한, 동화상, 정지 화상을 메모리 카드 이외의 기록 매체나 장치에 출력해도 된다.
카메라 시스템(10)에는, 이벤트 검출부로서의 가속도 센서(18)가 마련되어 있다. 가속도 센서(18)는, 카메라 시스템(10)에 가해지는 가속도를 검출하여, 그 가속도에 따른 검출 신호를 출력한다. 검출 신호는, 가속도 센서(18)로부터 제어부(14)에 보내진다. 제어부(14)는, 통상 모드 하에 있어서 검출 신호에 기초하여 소정의 역치 이상의 크기의 가속도를 검출하였을 때, 동작 모드를 보존 모드로 한다. 상기 역치는, 예를 들어 자동차가 일정한 속도 이상으로 벽이나 다른 자동차에 충돌하였을 때나, 다른 자동차에 충돌되었을 때의 가속도를 기준으로 설정되어 있다. 이에 의해, 제어부(14)는, 카메라 시스템(10)을 탑재한 자동차가 일정한 속도 이상으로 벽이나 다른 자동차에 충돌한 것이나, 다른 자동차에 충돌된 것을 이벤트로서 검출하고, 이벤트의 검출에 응답하여, 그 이벤트의 발생 시의 정지 화상을 이미지 센서(11)에 유지한다.
이 예에서는, 역치 이상의 크기의 가속도를 나타내는 검출 신호가, 소정의 이벤트를 검출한 트리거 신호가 된다. 또한, 검출하는 이벤트는 상기의 것에 한정되지 않고, 이벤트 검출부로서는, 검출하는 이벤트에 따른 센서 등을 사용하면 된다.
보정 처리부(19)는, 판독 모드에서 이미지 센서(11)로부터 판독한 정지 화상의 보정을 행한다. 이 보정은, 보정 데이터에 기초하여, 리셋 노이즈나 화소 P 내의 증폭 트랜지스터(38)(도 3 참조)의 역치 전압의 변동에 기인한 노이즈 등을 저감한다. 보정 데이터는, 예를 들어 개개의 이미지 센서(11)에 대하여 소정의 테스트 촬영을 복수회 행한 결과에 기초하여 작성되어 있고, ROM(19a)에 기입되어 있다. 보정 시에, 보정 처리부(19)는, ROM(19a)으로부터 보정 데이터를 판독한다.
도 2에 도시한 바와 같이, 이미지 센서(11)는, 복수의 화소 P가 행렬형으로 배열된 화소 어레이(22), 수직 주사 회로(23), 판독 회로(24), A/D 변환 회로(25), 수평 주사 회로(26)를 갖고 있다. 화소 어레이(22)는, 이미지 센서(11)의 수광면에 마련되어 있다. 화소 P는, 행마다 수직 주사 회로(23)에 접속되고, 또한 열마다 신호 출력선으로서의 수직 신호선(28)에 접속되어 있다. 각 수직 신호선(28)은, 판독 회로(24)에 각각 접속되어 있고, 각각 대응하는 열 내의 화소 P 중 수직 주사 회로(23)에서 선택되는 화소 P로부터의 1화소분의 화상 신호를 판독 회로(24)에 출력한다.
이미지 센서(11)에 접속된 구동부(16)는, 타이밍 제너레이터(31)와, 리드 라이트 회로(32)를 갖고 있고, 제어부(14)로부터의 클럭(CLK)과 동작 제어 신호(CTRL)에 기초하여 동작한다. 타이밍 제너레이터(31)는, 각종 타이밍 신호를 수직 주사 회로(23), 판독 회로(24), A/D 변환 회로(25), 수평 주사 회로(26)에 보낸다. 리드 라이트 회로(32)는, 각 화소 P의 각각에, 게이트 전압 MG와 소스측 선택 게이트 신호 SG를 공급한다. 게이트 전압 MG, 소스측 선택 게이트 신호 SG에 대해서는 후술한다.
수직 주사 회로(23)는, 통상 모드 및 판독 모드에서는, 소정의 주기로 수직 방향(도면 중 상하 방향)으로 선택하는 행을 순번에 있어서 어긋나게 하고, 선택한 행의 각 화소 P에 동작 모드에 따른 타이밍 신호를 보낸다. 또한, 보존 모드에서는, 수직 주사 회로(23)는, 각 행의 화소 P를 동시에 선택하여, 선택한 각 화소 P를 동시에 동작시킨다.
판독 회로(24)에는, 정전류원으로서의 부하 트랜지스터(33)(도 3 참조)나, CDS 회로(34)(도 3 참조) 등이 화소 P의 열마다 마련되어 있다. A/D 변환 회로(25)는, 화소 P의 열마다 마련한 A/D 변환기로 구성되어 있고, 판독 회로(24)에서 처리된 화상 신호를 디지털 변환한다. 수평 주사 회로(26)는, 예를 들어 시프트 레지스터 등으로 구성되어 있고, 1행마다 A/D 변환 회로(25)로부터의 각 화상 신호를 래치하여 1행분의 화상 신호를 출력한다. 화소 어레이(22)의 행수분의 화상 신호의 출력에 의해, 1프레임분의 화상 신호가 출력된다.
도 3에 도시한 바와 같이, 화소 P는, 입사광을 광전 변환하는 포토다이오드(35), 전송 트랜지스터(36), 리셋 트랜지스터(37), 증폭 트랜지스터(38), 플로팅 디퓨전 FD, 및 불휘발성 기억부로서의 기억 소자(39)를 갖는다. 이 화소 P의 구성은, 지금까지의 선택 트랜지스터 대신에 기억 소자(39)를 사용하고 있는 것 외에는 소위 4트랜지스터 방식이라 칭해지는 회로 구성과 동일하다.
포토다이오드(35)에는, 촬영 렌즈(15)를 통과한 광이 입사된다. 이 포토다이오드(35)는, 노광 기간 중에, 입사광을 그 광량에 따른 양의 전하를 생성하여 축적한다. 전송 트랜지스터(36)는, 그 소스가 포토다이오드(35)에, 드레인이 플로팅 디퓨전 FD에 접속되어 있다. 포토다이오드(35)와 플로팅 디퓨전 FD 사이에 접속된 전송 트랜지스터(36)는, 노광 기간에 계속되는 판독 기간에 있어서, 포토다이오드(35)에 축적된 전하의 플로팅 디퓨전 FD에 대한 전송을 제어한다. 전송 트랜지스터(36)는, 그 게이트에 수직 주사 회로(23)로부터의 전송 신호 TX가 입력되고, 이 전송 신호 TX에 의해 온, 오프가 제어된다. 전송 트랜지스터(36)가 온으로 되면, 포토다이오드(35)의 전하가 플로팅 디퓨전 FD에 전송된다. 플로팅 디퓨전 FD는, 이미 알고 있는 바와 같이 전하를, 그 양에 따른 전위로 변환한다.
리셋 트랜지스터(37)는, 플로팅 디퓨전 FD의 전위를 리셋한다. 리셋 트랜지스터(37)는, 그 드레인에 전원선 VDL(도 6 참조)이 접속되어 전원 전압 VDD(예를 들어, 1.2V)가 인가되고, 소스가 플로팅 디퓨전 FD에 접속되어 있다. 이 리셋 트랜지스터(37)는, 그 게이트에 수직 주사 회로(23)로부터의 리셋 신호 RST가 입력되어, 리셋 신호 RST에 의해 온/오프가 제어된다. 리셋 트랜지스터(37)가 온으로 되면, 플로팅 디퓨전 FD의 전하가 전원선 VDL로 스위핑(sweeping)되어, 그 전위가 전원선 VDL의 전위(=VDD)와 동일하게 되어, 플로팅 디퓨전 FD의 전위가 리셋된다. 또한, 전송 트랜지스터(36)를 온으로 하면서 리셋 트랜지스터(37)를 온으로 함으로써, 화소 P에 있어서의 노광 시간(전하 축적 시간)을 조절할 수 있다. 또한, 리셋 트랜지스터(37)는, 판독 모드 시에는, 증폭 트랜지스터(38)의 게이트를 일정한 전위로 하기 위해 온으로 된다.
플로팅 디퓨전 FD는, 증폭 트랜지스터(38)의 게이트에 접속되어 있다. 이 플로팅 디퓨전 FD에 의해, 포토다이오드(35)의 전하의 양이 전위로 변환되고, 그 전위가 증폭 트랜지스터(38)의 게이트에 인가된다. 증폭 트랜지스터(38)는, 그 드레인이 전원선 VDL에 접속되어 전원 전압 VDD가 인가되고, 소스가 기억 소자(39)의 일단에 접속되어 있다. 이 증폭 트랜지스터(38)는, 기억 소자(39), 수직 신호선(28)을 통해 전술한 부하 트랜지스터(33)와 접속되어 있다. 이 증폭 트랜지스터(38)는, 부하 트랜지스터(33)와 함께 소스 폴로워를 구성하고 있고, 소스 폴로워의 입력 트랜지스터로 되어 있다. 증폭 트랜지스터(38)는, 부하 트랜지스터(33)와 협동하여 플로팅 디퓨전 FD의 전위를 그 전위에 따른 화상 신호의 신호 전압으로 변환하여 수직 신호선(28)에 출력한다.
기억 소자(39)는, 상세한 구조는 후술하지만, 드레인측 선택 트랜지스터 DST와, 메모리 트랜지스터 MT와, 소스측 선택 트랜지스터 SST를 직렬로 접속한 구조를 갖는 것이다. 이 기억 소자(39)는, 일단이 증폭 트랜지스터(38)의 소스에, 타단이 수직 신호선(28)에 각각 접속되어 있다. 또한, 기억 소자(39)는, 이 예와 같이 메모리 트랜지스터 MT와 각 선택 트랜지스터 DST, SST가 일체로 형성된 것에 한정되지 않고, 후술하는 바와 같이, 불휘발성 메모리 트랜지스터와, 이 불휘발성 메모리 트랜지스터와는 각 선택 트랜지스터가 별도로 형성되고, 각 선택 트랜지스터가 불휘발성 메모리 트랜지스터의 드레인, 소스에 각각에 접속된 구성이어도 된다.
드레인측 선택 트랜지스터 DST는, 수직 주사 회로(23)로부터의 행 선택 신호 RS에 의해, 또한 소스측 선택 트랜지스터 SST는, 리드 라이트 회로(32)로부터의 소스측 선택 게이트 신호 SG에 의해 온/오프가 각각 제어된다. 메모리 트랜지스터 MT는, 메모리 게이트 전극(41)과, 전하 축적층(42)을 갖고 있고, 메모리 게이트 전극(41)에 인가되는 리드 라이트 회로(32)로부터의 게이트 전압 MG에 의해, 그 동작이 제어된다.
통상 모드에서는, 기억 소자(39)는 도통 상태로 됨으로써, 증폭 트랜지스터(38)와 수직 신호선(28)을 접속한다. 이에 의해, 기억 소자(39)는, 플로팅 디퓨전 FD의 전위에 따른 화상 신호를 CDS(34)에 출력한다. 또한, 보존 모드에서는, 기억 소자(39)는, 포토다이오드(35)의 수광량에 따른 플로팅 디퓨전 FD의 전위에 대응한 전하를 전하 축적층(42)에 축적한다. 이와 같이 아날로그양인 포토다이오드(35)의 수광량을, 메모리 트랜지스터 MT의 전하 축적층(42)의 전하의 양으로서 유지함으로써, 정지 화상을 이미지 센서(11)에 기억하므로, 예를 들어 수광량을 디지털 변환한 복수 비트의 디지털 데이터로서 기억하는 구성에 비해, 현저히 회로 구성이 작고 또한 간단한 회로 구성으로 되며, 또한 공간 절약화에 유리하다. 또한, 판독 모드에서는, 기억 소자(39)는, 전하 축적층(42)에 축적된 전하의 양에 따른 레벨의 화상 신호를 수직 신호선(28)에 출력한다. 수직 신호선(28)에 출력된 화상 신호는, A/D 변환 회로(25)에 의해 복수 비트의 디지털 데이터로 변환된다.
상기와 같이 기억 소자(39)를 증폭 트랜지스터(38)와 수직 신호선(28)을 접속하는 배선 상에 마련하고 있으므로, 기억 소자(39)에 기억하는 정지 화상의 신호를 공급하기 위한 신호선을 증설할 필요가 없다.
판독 회로(24)에는, 전술한 부하 트랜지스터(33), CDS 회로(34)와 함께, 트랜지스터(44)가 열마다 마련되어 있다. CDS 회로(34)는, 수직 신호선(28)에 접속되어 있다. CDS 회로(34)에는, 타이밍 제너레이터(31)로부터의 샘플링 신호 SHR, SHS가 순차적으로 입력된다. 이에 의해, CDS 회로(34)는, 플로팅 디퓨전 FD의 리셋 후의 화상 신호의 신호 전압과, 포토다이오드(35)로부터의 전하의 전송 후의 신호 전압을 샘플링하고, 그것들의 차분을, 노이즈를 제거한 화상 신호로서 출력한다. CDS 회로(34)로부터의 화상 신호가 A/D 변환 회로(25)에 보내진다.
트랜지스터(44)는, 판독 모드 시에 의사적인 신호 전압을 발생시킨다. 트랜지스터(44)는, 그 드레인이 전원선 VDL에 접속되고, 소스에 수직 신호선(28)이 접속되어 있다. 트랜지스터(44)는, 판독 모드에서, 샘플링 신호 SHR에 동기한 타이밍에 소정의 게이트 전압 Vr이 인가됨으로써, 부하 트랜지스터(33)와 협동하여, 수직 신호선(28)에 의사적인 신호 전압을 출력한다. 이에 의해, 샘플링 신호 SHR에 동기한 타이밍에, 전하 축적층(42)에 축적된 전하에 영향을 받지 않는 신호 전압을 얻는다. 또한, 트랜지스터(44)는 다른 기간에서는 오프로 된다.
다음에, 기억 소자(39)의 단면 구성에 대하여 설명한다. 도 4에 도시한 바와 같이, 기억 소자(39)는, 반도체 기판(50)에 형성된 P웰 영역 PW 상에 형성되어 있다. 각각 N형 MOSFET인 메모리 트랜지스터 MT와, 드레인측 선택 트랜지스터 DST, 소스측 선택 트랜지스터 SST가 P웰 영역 PW 상에 마련되어 있다.
기억 소자(39)의 드레인(51)과 소스(52)는, P웰 영역 PW의 표면에, 모두 n형 반도체 영역으로서 소정의 간격을 두고 형성되어 있다. P웰 영역 PW 상에는, 드레인(51)과 소스(52) 사이에 메모리 게이트 구조체(53)가 배치되고, 이 메모리 게이트 구조체(53)와 드레인(51) 사이에 드레인측 선택 게이트 구조체(54)가, 메모리 게이트 구조체(53)와 소스(52) 사이에 소스측 선택 게이트 구조체(55)가 각각 배치되어 있다. 메모리 게이트 구조체(53)와 드레인측 선택 게이트 구조체(54) 사이, 및 메모리 게이트 구조체(53)와 소스측 선택 게이트 구조체(55) 사이에는, 절연재로 형성된 측벽 스페이서(56)가 각각 배치되어 있다.
이 예에 있어서는, 소스측 선택 트랜지스터 SST가 제1 선택 트랜지스터, 드레인측 선택 트랜지스터 DST가 제2 선택 트랜지스터이다. 또한, 소스측 선택 게이트 구조체(55)가 제1 게이트 구조체이며, 드레인측 선택 게이트 구조체(54)가 제2 게이트 구조체이다.
메모리 게이트 구조체(53)는, P웰 영역 PW측으로부터 순번대로, 하부 메모리 게이트 절연막(53a), 전하 축적층(42), 상부 메모리 게이트 절연막(53b) 및 메모리 게이트 전극(41)이 적층되어 있고, 메모리 게이트 전극(41)에 게이트 전압 MG가 인가된다. 전하 축적층(42)은, 예를 들어 질화실리콘(Si3N4)이나, 산질화실리콘(SiON), 알루미나(Al2O3) 등으로 형성되어 있다.
드레인측 선택 게이트 구조체(54)는, P웰 영역 PW측으로부터 순번대로 드레인측 선택 게이트 절연막(54a)과 드레인측 선택 게이트 전극(54b)이 적층되어 있고, 드레인측 선택 게이트 전극(54b)에 행 선택 신호 RS가 입력된다. 소스측 선택 게이트 구조체(55)는, P웰 영역 PW측으로부터 순번대로, 소스측 선택 게이트 절연막(55a)과 소스측 선택 게이트 전극(55b)이 적층되어 있고, 소스측 선택 게이트 전극(55b)에 소스측 선택 게이트 신호 SG가 입력된다. P웰 영역 PW는, 접지되어 있고, 그 전위는 0V이다.
드레인(51)에는, 증폭 트랜지스터(38)의 소스가 접속되고, 소스(52)에는, 수직 신호선(28)이 접속되어 있다. 또한, 드레인(51)은, 기억 소자(39)의 드레인임과 동시에 드레인측 선택 트랜지스터 DST의 드레인이며, 소스(52)는 기억 소자(39)의 소스임과 동시에 소스측 선택 트랜지스터 SST의 소스이기도 하다. 또한, 드레인측 선택 트랜지스터 DST와 메모리 트랜지스터 MT 사이, 소스측 선택 트랜지스터 SST와 메모리 트랜지스터 MT 사이의 P웰 영역 PW의 각 부분에는, 각 트랜지스터 DST, MT, SST의 소스 내지 드레인이 되는 영역은 형성되어 있지 않다.
다음에, 도 5, 도 6을 참조하여 화소 P의 평면 레이아웃을 설명한다. 또한, 이하에 설명하는 평면 레이아웃은 일례이며, 이것에 한정되는 것은 아니다. 도 5는 각 트랜지스터의 드레인, 소스 및 채널 영역이 형성되는 활성 영역, 게이트 배선 및 활성 영역 상 또는 게이트 배선 상에 마련된 콘택트의 배치를 도시하고 있다. 또한, 도 6은 콘택트와 함께, 콘택트의 상층의 제1 메탈층, 제1 메탈층보다도 상층의 제2 메탈층의 각 메탈 배선과 제1 메탈층과 제2 메탈층을 접속하는 스루홀의 배치를 도시하고 있다.
도 5에 도시한 바와 같이, 반도체 기판(50)의 표면에, 소자 분리막에 의해 활성 영역(61)이 획정되어 있다. 활성 영역(61)은, 광폭의 직사각형 광폭부(62)와, 광폭부(62) 사이에 소정의 간격이 마련되고, 광폭부(62)보다도 폭이 좁고 광폭부(62)의 한 변을 따라서 연장된 협폭부(63)와, 이들 광폭부(62)와 협폭부(63)를 그것들의 단부에서 접속한 연결부(64)를 갖고 있다. 협폭부(63)는, 광폭부(62)보다도 열방향으로 길다. 광폭부(62)는, N형 영역이 형성되어 있고, 포토다이오드(35)로 되어 있다. 또한, 광폭부(62)와 협폭부(63)가 배열되는 방향이 행방향이며, 협폭부(63)가 연장되는 방향(행방향에 직교하는 방향)이 열방향이다.
협폭부(63)를 행방향으로 횡단하도록, 전송 트랜지스터(36), 리셋 트랜지스터(37), 증폭 트랜지스터(38)의 각 게이트 전극이 되는 게이트 배선(65a 내지 65c)이 연결부(64)측으로부터 순번대로 마련되어 있다. 게이트 배선(65a)과 게이트 배선(65b) 사이의 협폭부(63)의 부분이 플로팅 디퓨전 FD가 된다.
또한, 메모리 게이트선 MGL, 드레인측 선택 게이트선 DGL, 소스측 선택 게이트선 SGL은, 모두 행방향으로 연장되어 있고, 협폭부(63)의 일단측을 행방향으로 횡단하도록 배치되어 있다. 이들은 연결부(64)측으로부터 드레인측 선택 게이트선 DGL, 메모리 게이트선 MGL, 소스측 선택 게이트선 SGL의 순번으로 배치되어 있다. 메모리 게이트선 MGL에는 게이트 전압 MG가, 드레인측 선택 게이트선 DGL에는 행 선택 신호 RS가, 소스측 선택 게이트선 SGL에는, 소스측 선택 게이트 신호 SG가 각각 공급된다. 메모리 게이트선 MGL, 드레인측 선택 게이트선 DGL, 소스측 선택 게이트선 SGL은, 협폭부(63) 상의 부분이 기억 소자(39)에 있어서의 메모리 트랜지스터 MT의 메모리 게이트 전극(41), 드레인측 선택 트랜지스터 DST의 드레인측 선택 게이트 전극(54b), 소스측 선택 트랜지스터 SST의 소스측 선택 게이트 전극(55b)이 된다. 메모리 게이트선 MGL은, 행 내의 각 화소 P에 대하여 공통이지만, 또한 각 행의 메모리 게이트선 MGL을 전기적으로 접속, 즉 화소 어레이(22)의 각 화소 P의 메모리 게이트 전극(41)을 전기적으로 접속해도 된다.
이 예에서는, 메모리 게이트선 MGL이 제1층 폴리실리콘층으로 형성되고, 드레인측 선택 게이트선 DGL, 소스측 선택 게이트선 SGL, 및 게이트 배선(65a 내지 65c)이 제2층 폴리실리콘층으로 형성된다. 메모리 게이트선 MGL, 드레인측 선택 게이트선 DGL, 소스측 선택 게이트선 SGL, 게이트 배선(65a 내지 65c)을 동일층의 폴리실리콘층이나 메탈층으로 형성해도 된다.
기억 소자(39)가 형성되는 위치, 즉 상기와 같이 협폭부(63) 상의 소스측 선택 게이트선 SGL, 메모리 게이트선 MGL, 드레인측 선택 게이트선 DGL을 마련한 위치는, 지금까지의 4트랜지스터 방식의 화소의 레이아웃에 있어서, 그 선택 트랜지스터가 배치되는 위치이다. 따라서, 적은 레이아웃의 변경으로 기억 소자(39)를 이미지 센서(11)에 내장하여 정지 화상을 유지시킬 수 있다. 또한, 기억 소자(39)는, 지금까지의 선택 트랜지스터로서 기능하는 드레인측 선택 트랜지스터 DST와, 포토다이오드(35)의 수광량에 따른 전하의 양, 즉 정지 화상의 픽셀을 기억하는 메모리 트랜지스터 MT가 일체 구조로 형성되어 있기 때문에 공간이 절약된다.
플로팅 디퓨전 FD가 되는 협폭부(63)의 부분, 게이트 배선(65b)과 게이트 배선(65c) 사이의 협폭부(63)의 부분, 협폭부(63)의 연결부(64)와 반대측의 일단, 각 게이트 배선(65a 내지 65c)의 단부에는, 콘택트 C1 내지 C6이 각각 마련되어 있다.
도 6에 있어서, 제1 메탈층에는, 메탈 배선인 리셋 신호선 RSTL, 전송 신호선 TXL, 메탈 배선 M11 내지 M13이 마련되어 있다. 제2 메탈층에는, 메탈 배선인 전원선 VDL, 수직 신호선(28)이 마련되어 있다. 리셋 신호선 RSTL과 전송 신호선 TXL은, 행방향으로 연장되어 있고, 전원선 VDL, 수직 신호선(28)은, 열방향으로 연장되어 있다. 전송 신호선 TXL은, 활성 영역(61)의 연결부(64)측의 단부 상에 배치되어 있고, 리셋 신호선 RSTL은, 광폭부(62)의 연결부(64)와 반대의 단부측에 근접한 광폭부(62)의 외측에 배치되어 있다. 전원선 VDL은, 광폭부(62)와 협폭부(63) 사이의 상에 배치되고, 수직 신호선(28)은, 행방향으로 전원선 VDL과의 사이에 협폭부(63)를 사이에 두는 위치에 배치되어 있다.
전송 신호선 TXL은, 콘택트 C4를 통해 게이트 배선(65a)에 접속되어 있고, 전송 신호선 TXL을 통해 전송 트랜지스터(36)에 전송 신호 TX가 제공된다. 리셋 신호선 RSTL은, 분기부 RSTLa가 일체로 마련되어 있다. 이 분기부 RSTLa는, 광폭부(62)를 향하여 연장되고, 일단이 행방향으로 구부러진 L자 형상이며, 그 일단이 콘택트 C5에 접속되어 있다. 이에 의해, 게이트 배선(65b)이 리셋 신호선 RSTL에 접속되어, 리셋 트랜지스터(37)에 리셋 신호 RST가 부여된다.
메탈 배선 M11은, 행방향으로 긴 직사각형이며, 그 일단측에 접속된 콘택트 C2를 통해, 협폭부(63)의 증폭 트랜지스터(38)의 드레인이 되는 부분에 접속되고, 타단측에 접속된 스루홀 T1을 통해 전원선 VDL에 접속되어 있다. 메탈 배선 M12는, 협폭부(63)를 따라서 긴 직사각형의 양단의 각각이 행방향으로 절곡된 형상을 하고 있고, 그 일단에 접속된 콘택트 C1을 통해 플로팅 디퓨전 FD에 접속되고, 타단에 접속된 콘택트 C6을 통해 증폭 트랜지스터(38)의 게이트가 되는 게이트 배선(65c)에 접속되어 있다. 메탈 배선 M13은, 행방향으로 긴 직사각형이며, 그 일단에 접속된 콘택트 C3을 통해, 기억 소자(39)의 소스(52)가 되는 협폭부(63)에 접속되고, 타단에 접속된 스루홀 T2를 통해, 수직 신호선(28)에 접속되어 있다.
다음에 상기 구성의 작용에 대하여 설명한다. 카메라 시스템(10)은, 예를 들어 그 제조 시에 이레이즈 동작에 의해, 각 메모리 트랜지스터 MT의 전하 축적층(42)이 초기화된다. 이레이즈 동작에서는, 각 화소 P에 있어서, 소스측 선택 게이트 신호 SG 및 행 선택 신호 RS를 각각 L 레벨(0V)로 하여, 소스측 선택 트랜지스터 SST와 드레인측 선택 트랜지스터 DST를 각각 오프로 한 상태에서, 게이트 전압 MG로서 소거 전압(예를 들어, -12V)을 메모리 게이트 전극(41)에 인가한다. 이에 의해, 메모리 게이트 전극(41)과, 0V의 P웰 영역 PW의 전위차에 의해, 양자 터널 효과에 의해, 전하 축적층(42)으로부터 P웰 영역 PW를 향하여 전하가 방출되어, 전하 축적층(42)이 초기화된다.
카메라 시스템(10)은, 전원을 온으로 하면 통상 모드에서 작동하여 촬상을 개시한다. 통상 모드에서는, 리드 라이트 회로(32)에 의해, 각 화소 P의 메모리 트랜지스터 MT에 대한 게이트 전압 MG로서 통상 전압(예를 들어 전원 전압 VDD)이 인가됨과 함께, 각 화소 P의 소스측 선택 트랜지스터 SST에 대한 소스측 선택 게이트 신호 SG가 H 레벨(예를 들어 전원 전압 VDD)로 된다. 또한, 지금까지의 카메라 시스템과 마찬가지로, 노광 기간과 판독 기간이 행마다 어긋나게 되어, 노광 기간 중에 화소 P에서는 포토다이오드(35)에 입사하는 광을 전하로 변환하여 축적하고, 판독 기간 중에 축적된 전하를 화상 신호로 변환하여 출력한다.
임의의 행의 하나의 화소 P에서는, 당해 행이 선택되기 전, 즉 주목하는 화소 P의 행의 노광 기간 중에, 수직 주사 회로(23)가 전송 신호 TX 및 리셋 신호 RST를 각각 L 레벨로 함으로써, 전송 트랜지스터(36) 및 리셋 트랜지스터(37)가 오프로 되고, 포토다이오드(35)가 입사하는 광을 전하로 변환하여 축적한다. 이때, 노광 기간 중에 전송 트랜지스터(36) 및 리셋 트랜지스터(37)를 온으로부터 오프로 전환하는 타이밍에 의해, 입사하는 광을 전하로 변환하여 축적하는 시간이 조절된다.
노광 기간에 계속되는 판독 기간이 되면, 도 7에 도시한 바와 같이, 수직 주사 회로(23)가 상기 화소 P를 포함하는 행에 대한 행 선택 신호 RS를 H 레벨로 한다. 게이트 전압 MG가 통상 전압, 소스측 선택 게이트 신호 SG와 행 선택 신호 RS가 각각 H 레벨로 되므로, 기억 소자(39)의 드레인측 선택 트랜지스터 DST, 메모리 트랜지스터 MT, 소스측 선택 트랜지스터 SST가 각각 온으로 되어, 증폭 트랜지스터(38)의 소스와 수직 신호선(28)이 접속된 상태로 된다.
이후, 수직 주사 회로(23)에 의해 리셋 신호 RST가 H 레벨로 된다. 이에 의해, 리셋 트랜지스터(37)가 온으로 되어, 플로팅 디퓨전 FD가 리셋된다. 리셋 신호 RST가 L 레벨로 전환되어, 리셋 트랜지스터(37)가 오프로 된 후, 타이밍 제너레이터(31)로부터의 샘플링 신호 SHR이 CDS 회로(34)에 입력된다. 수직 신호선(28)에는, 플로팅 디퓨전 FD의 전위에 따른 신호 전압이 출력되고 있기 때문에, CDS 회로(34)에 의해, 리셋된 플로팅 디퓨전 FD의 전위에 따른 신호 전압이 제1 샘플링 전압으로서 샘플링된다.
제1 샘플링 전압의 샘플링 후, 수직 주사 회로(23)가 전송 신호 TX를 H 레벨로 한다. 이에 의해, 전송 트랜지스터(36)가 온으로 되어, 포토다이오드(35)에 축적되어 있는 전하가 플로팅 디퓨전 FD에 전송된다. 전송 신호 TX가 L 레벨로 전환되어, 전송 트랜지스터(36)가 오프로 된 후, 타이밍 제너레이터(31)로부터의 샘플링 신호 SHS가 CDS 회로(34)에 입력된다. 이때는, 플로팅 디퓨전 FD의 전위는, 포토다이오드(35)에 축적되어 있던 전하의 양에 따른 것으로 되기 때문에, CDS 회로(34)에 의해, 포토다이오드(35)에 축적되어 있던 전하의 양, 즉 입사광량에 따른 신호 전압이 제2 샘플링 전압으로서 샘플링된다.
CDS 회로(34)는, 제1 샘플링 전압과 제2 샘플링 전압의 차를, 노이즈를 제거한 1화소분의 화상 신호로서 출력한다. 각 열의 화소 P에 있어서, 마찬가지의 동작이 행해짐으로써, 판독 회로(24)로부터 1행분의 화상 신호가 동시에 A/D 변환 회로(25)에 출력된다. 각 화상 신호는, A/D 변환 회로(25)에 의해 각각 디지털화되어, 수평 주사 회로(26)에 보내지고, 수평 주사 회로(26)로부터 1화소분의 화상 신호를 시계열로 배열한 1행분의 화상 신호가 출력된다. 행 선택 신호 RS에 의해 행이 순차적으로 선택되고, 선택된 행의 1행분의 화상 신호가 순차적으로 출력된다.
이미지 센서(11)로부터 출력되는 화상 신호는, 신호 처리부(17)에서 처리되어, 동화상의 화상 데이터로 되어 메모리 카드(12)에 순차적으로 기록된다. 이와 같이 하여, 메모리 카드(12)에 기억된 동화상은, 메모리 카드(12)를 PC 등에 장착함으로써 재생할 수 있다.
상기 통상 모드에서의 동작 중에는, 도 8에 도시한 바와 같이, 제어부(14)는, 가속도 센서(18)로부터의 검출 신호를 참조함으로써, 카메라 시스템(10)에 가해지는 가속도를 감시하고 있다. 가속도가 역치를 초과하지 않은 경우에는, 통상 모드에서의 동작을 계속시킨다.
한편, 가속도가 역치를 초과한 경우에는, 제어부(14)는, 구동부(16)에 보존 모드에서 동작시키기 위한 동작 제어 신호 CTRL을 보낸다. 이 동작 제어 신호 CTRL의 입력에 의해, 지금까지의 통상 모드에서의 촬상, 동화상의 기록이 정지되고, 보존 모드로 이행한다.
보존 모드로 이행하면, 수직 주사 회로(23)는, 노광 기간 및 판독 기간에 있어서 각 화소 P를 동시에 동작시킨다. 노광 기간에 있어서의 화소 P의 동작은 통상 모드의 경우와 마찬가지이며, 각 화소 P의 포토다이오드(35)에 의해 입사광량에 따른 전하가 축적된다. 또한, 리드 라이트 회로(32)는, 각 화소 P의 메모리 트랜지스터 MT에 대하여 게이트 전압 MG로서 통상 전압을 인가하고, 또한 각 화소 P의 소스측 선택 트랜지스터 SST에 대한 소스측 선택 게이트 신호 SG를 H 레벨로 하고 있다.
도 9에 도시한 바와 같이, 판독 기간이 되면, 수직 주사 회로(23)는, 각 행에 대한 행 선택 신호 RS를 H 레벨로 한다. 이에 의해, 각 행의 각 화소 P의 드레인측 선택 트랜지스터 DST가 온으로 되어, 메모리 트랜지스터 MT에 증폭 트랜지스터(38)가 접속된 상태로 된다. 또한, 이 판독 기간에 대해서도, 통상 모드의 경우와 마찬가지로, 각 화소 P에서는, 리셋 트랜지스터(37), 전송 트랜지스터(36)가 순번대로 온, 오프된다. 이에 의해 플로팅 디퓨전 FD가 리셋된 후에, 포토다이오드(35)가 노광 기간 중에 축적한 전하가 플로팅 디퓨전 FD에 전송된다. 또한, 보존 모드에서는, CDS 회로(34)에 의한 샘플링한 전압을 이용하지 않으므로, 샘플링 신호 SHR, SHS를 발생시키지 않아도 된다.
포토다이오드(35)의 전하가 플로팅 디퓨전 FD에 전송된 후에, 리드 라이트 회로(32)는, 샘플링 신호 SHS와 동일한 타이밍에, 소스측 선택 게이트 신호 SG를 L 레벨로 한다. 이에 의해, 소스측 선택 트랜지스터 SST가 오프로 되어, 메모리 트랜지스터 MT가 수직 신호선(28)으로부터 분리된다. 그리고, 소스측 선택 트랜지스터 SST가 오프로 되어 있는 동안에, 리드 라이트 회로(32)는, 게이트 전압 MG를 기입 전압으로 한다. 기입 전압은, 통상 전압보다도 높은 전압이며, 예를 들어 9V이다.
메모리 게이트 전극(41)에 기입 전압이 인가되고, 양자 터널 효과로 전하 축적층(42)에 전하가 축적된다. 여기서, 소스측 선택 트랜지스터 SST가 오프이며, 드레인측 선택 트랜지스터 DST가 온으로 되어 있기 때문에, 메모리 게이트 전극(41)에 기입 전압이 인가됨으로써 메모리 게이트 구조체(53)의 바로 아래의 P웰 영역 PW의 전위는, 드레인(51)과 등전위가 된다. 드레인(51)의 전위는, 증폭 트랜지스터(38)의 소스 전위(출력 전위)와 동일하고, 증폭 트랜지스터(38)의 소스 전위는, 플로팅 디퓨전 FD의 전위에 의해 결정된다. 그리고, 플로팅 디퓨전 FD의 전위는, 포토다이오드(35)로부터 전송된 전하의 양, 즉 포토다이오드(35)의 수광량으로 결정된다. 따라서, 드레인(51)의 전위는, 포토다이오드(35)의 수광량에 대응한 것으로 된다. 기입 전압이 일정하기 때문에, 메모리 게이트 전극(41)과 메모리 게이트 구조체(53)의 바로 아래의 P웰 영역 PW의 전위차(이하, 프로그램 전압이라 함)는, 포토다이오드(35)의 수광량에 대응한 크기로 된다. 전하 축적층(42)에 양자 터널 효과로 축적되는 전하의 양은, 프로그램 전압에 따라서 변화되므로, 전하 축적층(42)에는, 포토다이오드(35)의 수광량에 대응하는 양의 전하가 축적된다. 이 전하 축적층(42)의 전하 축적에 의해, 메모리 트랜지스터 MT의 역치 전압(게이트 역치 전압)이 변화되고, 그 변화량은 축적되는 전하량에 대응한 것으로 된다.
상기와 같이 하여, 각 화소 P에 있어서, 포토다이오드(35)의 전하를 플로팅 디퓨전 FD에 전송한 후에, 기입 전압을 메모리 게이트 전극(41)에 인가함으로써, 포토다이오드(35)의 수광량이 전하 축적층(42)에 전하의 양으로서 축적된다. 전하 축적층(42)에 축적된 전하는, 카메라 시스템(10)의 전원이 오프로 되어도 소거되지 않고 유지된다. 따라서, 예를 들어 카메라 시스템(10)을 탑재한 자동차가 일정한 속도 이상으로 벽이나 다른 자동차에 충돌한 순간의 화상으로서 정지 화상이 불휘발적으로 이미지 센서(11)에 기억된다. 보존 모드에서는, 각 화소 P를 동시에 동작시켜, 정지 화상을 기록하고 있으므로, 이미지 센서(11)에 기억되어 있는 정지 화상의 각 픽셀은 서로 시간적인 어긋남이 없다.
메모리 트랜지스터 MT는, 예를 들어 기입 전압을 9V, 드레인측 선택 트랜지스터 DST의 게이트 전압(행 선택 신호 RS의 H 레벨)을 1.2V, 드레인(51)의 전위를 0V로 한 경우에서, 기입 전압을 인가하는 인가 시간을 100μsec로 하였을 때, 전하 축적층(42)을 초기화한 상태를 기준으로 하여, 1.2V보다도 큰 역치 전압의 변화량(Vth 윈도우)을 확보할 수 있다. 또한, 인가 시간을 1㎳로 하면, 1.7V보다도 큰 역치 전압의 변화량을 얻을 수 있다. 이와 같이, 기입 전압의 인가 시간이 짧아도, 큰 역치 전압의 변화량을 얻을 수 있어, 정지 화상의 픽셀의 계조의 분해능을 높게 할 수 있다. 또한, 기입은 양자 터널 효과를 이용하고 있으므로, 메모리 트랜지스터 MT에 기입 전압을 인가함으로써 흐르는 전류는, 예를 들어 1화소당 1pA 미만이고, 이미지 센서(11)의 화소수가 500만개여도, 기입 시에 흐르는 기입 전류는 5㎂ 이하이기 때문에, 각 화소 P에 대하여 동시에 기입 전압을 인가해도 특별히 지장은 없다.
상기와 같이 전하 축적층(42)에 축적된 전하의 양은, 외부로부터의 조작으로 변화시킬 수 없기 때문에, 이미지 센서(11)에 기억되어 있는 정지 화상을 외부로부터의 조작으로 재기입하거나 소거하거나 하는 것은 곤란하다. 또한, 일단 보존 모드로 이행한 후에는, 다시 보존 모드로 이행하는 것을 금지하거나, 소정의 해제 조작을 하지 않는 한 다시 보존 모드로 이행하지 않도록 하거나 해 두면, 이미지 센서(11)에 기억되어 있는 정지 화상이 덮어쓰기되어 소거되는 것을 방지할 수 있다.
또한, 전하를 전하 축적층(42)에 축적할 때, 소스측 선택 트랜지스터 SST를 오프로 하는 것은, 메모리 트랜지스터 MT를 수직 신호선(28)로부터 분리하여, 수직 신호선(28)에 접속된 다른 회로의 전위에 영향을 받지 않고, 전하 축적층(42)에 전하를 축적하기 위해서이다. 또한, 기입 전압의 인가에 의해 전하 축적층(42)에 전하를 축적하기 전에, 이레이즈 동작을 행하여 각 기억 소자(39)의 전하 축적층(42)의 초기화를 행해도 된다.
이미지 센서(11)에 기억되어 있는 정지 화상을 취출하는 경우에는, 조작부(13)를 조작하여 판독을 지시한다. 이 판독의 지시에 의해, 제어부(14)는, 판독 모드에서 카메라 시스템(10)의 각 부를 동작시킨다.
판독 모드로 되면, 수직 주사 회로(23)가 각 행에 대한 행 선택 신호 RS를 순차적으로 H 레벨로 함으로써, 타이밍을 어긋나게 하여 각 행이 선택된다. 도 10에 도시한 바와 같이, 수직 주사 회로(23)가 행 선택 신호 RS를 H 레벨로 하면, 그것에 대응하는 행의 각 화소 P에서는, 기억 소자(39)의 드레인측 선택 트랜지스터 DST가 온으로 된다. 드레인측 선택 트랜지스터 DST가 온으로 되지만, 판독 모드의 초기에서는, 게이트 전압 MG가 0V, 소스측 게이트 신호가 L 레벨로 되어 있으므로, 증폭 트랜지스터(38)의 소스와 수직 신호선(28)은 분리된 상태이다.
이후, 리셋 신호 RST가 H 레벨로 되어, 리셋 트랜지스터(37)가 온으로 되어 플로팅 디퓨전 FD가 리셋된다. 샘플링 신호 SHR이 CDS 회로(34)에 입력되는 타이밍에, 트랜지스터(44)의 게이트에 소정의 게이트 전압 Vr이 인가된다. 이에 의해, 게이트 전압 Vr에 따른 의사적인 신호 전압이 수직 신호선(28)에 출력되고, 이 의사적인 신호 전압이 CDS 회로(34)에 제1 샘플링 전압으로서 샘플링된다. 이와 같이 하여, 전하 축적층(42)에 축적되어 있는 전하의 양에 관계없이, 일정한 의사적인 신호 전압이 제1 샘플링 전압으로 된다.
제1 샘플링 전압의 샘플링 후, 리드 라이트 회로(32)에 의해, 소스측 선택 게이트 신호 SG가 H 레벨로 된다. 이에 의해, 먼저 온으로 되어 있는 드레인측 선택 트랜지스터 DST와 함께 소스측 선택 트랜지스터 SST가 온의 상태로 된다. 또한 게이트 전압 MG가 판독 전압으로 된다. 여기서, 판독 전압은, 전하 축적층(42)에 전하가 축적되어 있는 상태에서 상정되는 역치 전압의 최댓값보다도 높은 전압으로 된다. 이 예에서는, 판독 전압을 전원 전압 VDD로 하고 있다. 또한, 메모리 트랜지스터 MT는, 그 전하 축적층(42)에 전하가 축적되어 있는 전하의 양에 따라 역치 전압이 변화되고 있다. 그리고, 전하 축적층(42)에는 보존 모드에서 전하가 축적되고 있고, 그 전하의 양은 포토다이오드(35)의 수광량에 따른 양이기 때문에, 보존 모드 시의 포토다이오드(35)의 수광량에 대응한 역치 전압으로 되어 있다. 또한, 증폭 트랜지스터(38)의 게이트에는, 리셋된 플로팅 디퓨전 FD의 일정한 전위가 인가되고 있다. 이 결과, 전하 축적층(42)에 축적되어 있는 전하의 양에 따른 신호 전압이 수직 신호선(28)에 출력된다. 즉, 신호 전압은, 전하 축적층(42)에 축적되어 있는 전하의 양이 많아질수록 낮아진다.
또한, 이 판독 모드에서는, 전송 신호 TX가 H 레벨로 되지 않으므로, 플로팅 디퓨전 FD는, 리셋 트랜지스터(37)의 온, 오프로 리셋된 전위로 유지된다.
상기와 같이, 소스측 선택 게이트 신호 SG가 H 레벨로, 또한 게이트 전압 MG가 판독 전압으로 된 후, 샘플링 신호 SHS가 CDS 회로(34)에 입력된다. 이에 의해, 전하 축적층(42)에 축적되어 있는 전하의 양에 의해 결정되는 신호 전압이 제2 샘플링 전압으로서 CDS 회로(34)에 의해 샘플링된다. CDS 회로(34)는 제1 샘플링 전압과 제2 샘플링 전압의 차를 1화소분의 화상 신호로서 출력한다. 이와 같이 하여, 보존 모드 시의 포토다이오드(35)의 수광량에 대응한 1화소분의 화상 신호가 출력된다.
각 열의 각 화소 P에 있어서, 마찬가지의 동작이 행해짐으로써, 판독 회로(24)로부터 1행분의 화상 신호가 동시에 A/D 변환 회로(25)에 출력되고, 각 화상 신호가 A/D 변환 회로(25)에 의해 각각 디지털화된다. 그리고, 수평 주사 회로(26)로부터 1화소분의 화상 신호를 시계열로 배열한 1행분의 화상 신호가 출력된다. 행 선택 신호 RS에 의해 행이 순차적으로 선택되고, 선택된 행의 1행분의 화상 신호가 순차적으로 출력된다. 이와 같이 하여, 각 행의 화상 신호가 출력되어, 신호 처리부(17)를 거쳐 메모리 카드(12)의 1프레임의 정지 화상으로서 기록된다.
메모리 카드(12)에 정지 화상이 기록된 후, 보정 처리부(19)는, 메모리 카드(12)에 기록되어 있는 정지 화상의 각 픽셀의 각각을 ROM(19a)으로부터 판독한 대응하는 보정 데이터에 기초하여 보정한다. 이에 의해, 정지 화상의 노이즈를 저감한다.
메모리 카드(12)에 기록된 정지 화상은, 메모리 카드(12)를 PC 등에 장착함으로써 모니터에 표시함으로써 볼 수 있다. 모니터에는, 역치 이상의 가속도가 검출되었을 때 촬영된 정지 화상이 표시된다.
상기 예에서는, 소스측 선택 트랜지스터 SST를 온으로 하는 경우, 그 게이트 전압으로서 전원 전압 VDD(>0V)를 인가하고 있지만, 게이트 전압이 0V일 때 온으로 되도록, 소스측 선택 트랜지스터 SST의 역치 전압을 0V보다도 작게 해도 된다. 또한, 메모리 트랜지스터 MT에 대해서도 마찬가지이며, 전하 축적층(42)을 초기화한 상태에서 역치 전압을 0V보다도 작게 하고, 통상 전압으로서 0V를 인가하도록 해도 된다. 또한, 이미지 센서(11)에 기록되어 있는 정지 화상을 판독할 때, 메모리 트랜지스터 MT에 판독 전압을 인가하고 있을 때의 신호 전압 그 자체를 화소 P의 화상 신호로 해도 된다. 이 경우에는, 트랜지스터(44)를 생략하고, CDS 회로(34)는, 메모리 트랜지스터 MT에 판독 전압을 인가하고 있을 때의 신호 전압을 A/D 변환 회로(25)에 출력한다.
상기 실시 형태에서는, 메모리 트랜지스터, 제1 선택 트랜지스터 및 제2 선택 트랜지스터가 일체로 된 기억 소자를 사용하고 있지만, 각각 독립된 소자로 해도 된다. 예를 들어, 도 11에 도시한 예에서는, 각각 독립된 소자인 메모리 트랜지스터(70), 제1 선택 트랜지스터(71) 및 제2 선택 트랜지스터(72)에 의해 불휘발성 기억부(73)가 구성되어 있다. 메모리 트랜지스터(70)는, 메모리 게이트 전극(70a)과 전하 축적층(70b)을 갖고 있고, 보존 모드에서는, 메모리 게이트 전극(70a)에 기입 전압이 인가됨으로써, 그 드레인의 전위, 즉 포토다이오드(35)의 수광량에 따른 양의 전하를 축적한다. 이들 메모리 트랜지스터(70), 제1 선택 트랜지스터(71) 및 제2 선택 트랜지스터(72)의 동작은, 상기 메모리 트랜지스터 MT, 소스측 선택 트랜지스터 SST 및 드레인측 선택 트랜지스터 DST와 거의 동일하다.
선택된 행(화소)으로부터의 화상 신호만을 수직 신호선(28)에 출력하는 점에서는, 제1 선택 트랜지스터(71) 및 제2 선택 트랜지스터(72) 중 어느 한쪽이 있으면 된다. 또한, 기입 전압의 인가 시, 즉 전하 축적층(70b)에 전하를 축적할 때, 화소와 수직 신호선(28)을 분리하는 점에서는 제1 선택 트랜지스터(71)가 있으면 된다. 따라서, 수직 신호선(28)에 복수의 화소 P가 접속되어 있는 구성에서는, 제2 선택 트랜지스터(72)를 생략한 구성으로 할 수 있다. 이 경우, 제1 선택 트랜지스터(71)는, 통상 모드의 판독 기간, 및 취출 모드에서 온으로 함과 함께, 보존 모드 하에서는 기입 전압의 인가 시에 오프로 하면 된다.
또한, 상기 메모리 트랜지스터 MT, 메모리 트랜지스터(70)는, 게이트 구조체가 실리콘 기판측으로부터 실리콘 산화막(터널 절연막), 실리콘 질화막 등을 포함하는 전하 축적층, 실리콘 산화막 등의 블록 절연막, 금속의 게이트 전극을 적층한 구조의 소위 MONOS(Metal-Oxide-Nitride-Oxide-Silicon)형이어도 된다. 이 MONOS형은, 게이트 전극을 고농도 도프한 폴리실리콘으로 형성한 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)형을 포함한다. 이와 같이, 전하 축적층으로서는, 질화막(실리콘 질화막)을 사용하는 것이 바람직하다. 질화막은, 전하를 이산적으로 축적할 수 있어, 터널 절연막에 국소적인 결함이 있었다고 해도 공간적으로 균일하게 전하를 축적할 수 있기 때문이다. 이 성질에 의해 동일한 조건에서 전하 축적층에 전하를 축적시켰을 때의 메모리 트랜지스터간의 역치 전압의 차가 작고, 역치 전압의 재현성도 안정되어 있기 때문에, 화소 정보를 정확하게 기억할 수 있다. 또한, 메모리 트랜지스터(70), 메모리 트랜지스터 MT는, 전하 축적층으로서 다결정 실리콘 등의 도전막으로 형성한 플로팅 게이트를 사용한 플로팅 게이트형이어도 된다. 상기 MONOS형은, 메모리 트랜지스터간의 역치 전압의 차를 용이하게 작게 할 수 있고, 또한 상기 역치 전압의 재현성을 용이하게 확보할 수 있기 때문에 바람직한 구조이다.
이상과 같이, 카메라 시스템(10)의 이미지 센서(11)는, 그 각 화소 P 내에 마련한 기억 소자의 메모리 트랜지스터 MT, 메모리 트랜지스터(70)에 대한 게이트 전압으로서 기입 전압을 인가함으로써 정지 화상이 기록되어, 각 화소 P 내에 정지 화상의 픽셀이 유지되므로, 메모리 카드나 광학 디스크 등의 기록 매체를 사용하지 않고 정지 화상이 기록된다. 그리고, 이와 같이 이미지 센서(11)에 정지 화상이 기록되므로, 외부로부터의 조작으로 정지 화상을 재기입하거나 소거하거나 하는 것은 곤란하다. 또한, 각 화소 P를 동시에 동작시켜, 정지 화상을 기록하고 있으므로, 이미지 센서(11)에 기억되어 있는 정지 화상의 각 픽셀은 서로 시간적인 어긋남이 없고, 또한 매우 짧은 시간에 정지 화상이 기록된다. 또한, 정지 화상의 각 픽셀은, 아날로그양인 포토다이오드(35)의 수광량을, 전하 축적층(42, 70b)에 아날로그양인 전하의 양으로서 이미지 센서(11)에 기록하므로, 현저히 회로 구성이 작고, 간단한 회로 구성이며, 또한 공간 절약화에 유리하다.
상기 각 예에서는, 포토다이오드의 수광량에 따른 전하의 양, 즉 아날로그양을 화소 내에 마련한 메모리 트랜지스터에 보존하고 있고, 디지털 데이터로서 기억하는 구성에 비해 기억 소자(메모리 트랜지스터)의 개수가 저감된다. 이와 같은 관점에서는, 메모리 트랜지스터를 포토다이오드와 A/D 변환 회로 사이의 임의의 위치에 마련할 수 있다.
10 : 카메라 시스템
11 : 이미지 센서
14 : 제어부
28 : 수직 신호선
35 : 포토다이오드
36 : 전송 트랜지스터
37 : 리셋 트랜지스터
38 : 증폭 트랜지스터
39 : 기억 소자
51 : 드레인
52 : 소스
53 : 메모리 게이트 구조체
54 : 드레인측 선택 게이트 구조체
55 : 소스측 선택 게이트 구조체
MT : 메모리 트랜지스터
DST : 드레인측 선택 트랜지스터
SST : 소스측 선택 트랜지스터
P : 화소
PW : P웰 영역
70 : 메모리 트랜지스터
71 : 제1 선택 트랜지스터
72 : 제2 선택 트랜지스터
73 : 불휘발성 기억부

Claims (13)

  1. 복수의 화소가 배열된 화소 어레이를 구비하는 고체 촬상 장치에 있어서,
    상기 화소는,
    포토다이오드와,
    플로팅 디퓨전과,
    상기 포토다이오드와 상기 플로팅 디퓨전 사이에 접속된 전송 트랜지스터와,
    상기 플로팅 디퓨전이 게이트에 접속된 증폭 트랜지스터와,
    신호 출력선과 상기 증폭 트랜지스터 사이에 접속된 불휘발성 기억부를 구비하고,
    상기 불휘발성 기억부는,
    상기 증폭 트랜지스터와 상기 신호 출력선 사이에서, 상기 증폭 트랜지스터와 직렬로 접속된, 메모리 게이트 전극 및 전하 축적층을 포함하는 메모리 트랜지스터와,
    상기 증폭 트랜지스터와 상기 신호 출력선 사이에서, 상기 메모리 트랜지스터와 직렬로 접속된 제1 선택 트랜지스터를 갖는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 불휘발성 기억부는, 상기 메모리 트랜지스터와 상기 증폭 트랜지스터 사이에, 상기 메모리 트랜지스터와 직렬로 접속된 제2 선택 트랜지스터를 더 갖는 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 불휘발성 기억부는,
    P웰 영역의 표면에 형성된 드레인 및 소스와,
    상기 전하 축적층 및 상기 메모리 게이트 전극을 포함하고, 상기 드레인과 상기 소스 사이의 상기 P웰 영역의 표면에 배치되어 상기 메모리 트랜지스터를 형성하는 메모리 게이트 구조체와,
    상기 메모리 게이트 구조체와 상기 소스 사이의 상기 P웰 영역의 표면에 배치되어 상기 제1 선택 트랜지스터를 형성하는 제1 게이트 구조체와,
    상기 메모리 게이트 구조체와 상기 드레인 사이의 상기 P웰 영역의 표면에 배치되어 상기 제2 선택 트랜지스터를 형성하는 제2 게이트 구조체
    로 구성되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 화소는, 전원선과 상기 플로팅 디퓨전 사이에 접속된 리셋 트랜지스터를 더 갖는 것을 특징으로 하는 고체 촬상 장치.
  5. 제2항 또는 제3항에 있어서,
    상기 제1 선택 트랜지스터와 상기 제2 선택 트랜지스터는, 상기 신호 출력선에 화상 신호를 출력하지 않을 때는 적어도 어느 한쪽이 오프로 되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전하 축적층은, 상기 메모리 게이트 전극에 대한 기입 전압의 인가에 의해 상기 증폭 트랜지스터의 출력 전위에 따른 양의 전하를 축적하고,
    상기 메모리 트랜지스터는, 상기 전하 축적층에 전하 축적이 없는 상태에서 상기 메모리 게이트 전극에 대한 통상 전압의 인가에 의해 온하고, 상기 전하 축적층에 축적되는 전하의 양에 따라서 역치 전압이 변화되는 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    통상 모드와, 보존 모드와, 판독 모드를 갖고,
    상기 통상 모드에서는, 상기 포토다이오드의 수광량에 따른 상기 플로팅 디퓨전의 전위에 대응하는 화상 신호를 상기 신호 출력선에 출력하고,
    상기 보존 모드에서는, 상기 포토다이오드의 수광량에 따른 상기 플로팅 디퓨전의 전위에 대응한 양의 전하를 상기 전하 축적층에 축적하여, 정지 화상을 기억하고,
    상기 판독 모드에서는, 상기 전하 축적층에 축적된 상기 전하의 양에 대응한 화상 신호를 상기 신호 출력선에 출력하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 신호 출력선은, 각각 복수의 상기 화소가 접속되어 있고,
    상기 제1 선택 트랜지스터는, 상기 메모리 트랜지스터와 상기 신호 출력선 사이에 접속되며, 상기 신호 출력선에 화상 신호를 출력할 때 온하고, 상기 메모리 트랜지스터에 기입 전압을 인가할 때 오프하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항 내지 제3항 중 어느 한 항에 기재된 고체 촬상 장치와,
    상기 고체 촬상 장치에 의한 촬상 중의 트리거 신호에 응답하여, 상기 메모리 게이트 전극에 기입 전압을 인가하는 제어부
    를 구비하는 것을 특징으로 하는 카메라 시스템.
  10. 제9항에 있어서,
    가속도에 따른 검출 신호를 출력하는 가속도 센서를 갖고,
    상기 제어부는, 소정의 역치 이상의 가속도를 나타내는 상기 검출 신호를 트리거 신호로 하는 것을 특징으로 하는 카메라 시스템.
  11. 화소의 포토다이오드의 수광량에 따른 화상 신호를 출력하는 통상 모드와,
    상기 포토다이오드의 수광량에 따른 아날로그양을 기억 정보로서 불휘발성 기억부에 불휘발적으로 기억하는 보존 모드와,
    상기 보존 모드에서 상기 불휘발성 기억부에 기억된 상기 기억 정보를 복수 비트의 디지털한 화상 신호로 변환하여 출력하는 판독 모드
    를 갖고,
    한번 상기 보존 모드로 이행한 후에는 다시 상기 보존 모드로의 이행이 금지되거나, 또는, 해제 조작을 하지 않는 한 다시 상기 보존 모드로 이행하지 않도록 되어, 상기 불휘발성 기억부에 불휘발적으로 기억된 상기 기억 정보가 덮어쓰기되어 소거되는 것이 방지되는 것을 특징으로 하는 고체 촬상 장치.
  12. 포토다이오드를 갖는 복수의 화소와,
    상기 화소로부터의 화상 신호가 입력되는 A/D 변환 회로와,
    상기 포토다이오드와 상기 A/D 변환 회로 사이에 접속되며, 트리거 신호에 응답하여 상기 포토다이오드의 수광량에 따른 기억 정보를 기억하는 메모리 트랜지스터와,
    소정의 이벤트를 검출하여 상기 트리거 신호를 발생하는 이벤트 검출부로서의 가속도 센서
    를 구비하는 것을 특징으로 하는 카메라 시스템.
  13. 삭제
KR1020207011042A 2018-01-09 2018-12-26 고체 촬상 장치 및 카메라 시스템 KR102412999B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018001487A JP6398021B1 (ja) 2018-01-09 2018-01-09 固体撮像装置及びカメラシステム
JPJP-P-2018-001487 2018-01-09
PCT/JP2018/047953 WO2019138894A1 (ja) 2018-01-09 2018-12-26 固体撮像装置及びカメラシステム

Publications (2)

Publication Number Publication Date
KR20200106881A KR20200106881A (ko) 2020-09-15
KR102412999B1 true KR102412999B1 (ko) 2022-06-23

Family

ID=63668473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011042A KR102412999B1 (ko) 2018-01-09 2018-12-26 고체 촬상 장치 및 카메라 시스템

Country Status (6)

Country Link
US (1) US11282878B2 (ko)
JP (1) JP6398021B1 (ko)
KR (1) KR102412999B1 (ko)
CN (1) CN111602388B (ko)
TW (1) TWI765133B (ko)
WO (1) WO2019138894A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7076972B2 (ja) * 2017-09-29 2022-05-30 キヤノン株式会社 撮像素子及び撮像装置
US11626445B2 (en) * 2018-08-23 2023-04-11 Raytheon Company Per-pixel detector bias control
US11561132B2 (en) 2020-06-04 2023-01-24 Raytheon Company Per-pixel detector bias control
US11430828B2 (en) * 2020-12-17 2022-08-30 Omnivision Technologies, Inc. Event driven pixel for spatial information extraction
CN117038686B (zh) * 2023-07-28 2024-04-16 中山大学 一种像素结构、光电二极管和cmos图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237974A (ja) * 2005-02-24 2006-09-07 Sanyo Electric Co Ltd 移動体用記録装置
JP2010226375A (ja) * 2009-03-23 2010-10-07 Fujifilm Corp 撮像装置及び固体撮像素子の駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
JP2003087657A (ja) * 2001-06-28 2003-03-20 Victor Co Of Japan Ltd 固体撮像装置
JP5016941B2 (ja) * 2007-02-08 2012-09-05 株式会社東芝 固体撮像装置
US9420210B2 (en) * 2008-06-10 2016-08-16 Tohoku University Solid-state image sensor for capturing high-speed phenomena and drive method for the same
JP2010056512A (ja) * 2008-08-01 2010-03-11 Genusion Inc 固体撮像素子、その動作方法、その製造方法及びデジタルカメラ
JP2010212417A (ja) * 2009-03-10 2010-09-24 Fujifilm Corp 固体撮像素子、撮像装置、固体撮像素子の駆動方法
CN102387316B (zh) * 2010-08-31 2014-11-05 比亚迪股份有限公司 一种高动态范围的像素单元及图像传感器
JP6124217B2 (ja) * 2011-04-28 2017-05-10 パナソニックＩｐマネジメント株式会社 固体撮像装置及びそれを用いたカメラシステム
JP2014033007A (ja) * 2012-08-01 2014-02-20 Toshiba Corp 半導体集積回路
JP2014053374A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体集積回路
KR101377063B1 (ko) * 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
US11114423B2 (en) * 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
JP2020053782A (ja) * 2018-09-26 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020107932A (ja) * 2018-12-26 2020-07-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237974A (ja) * 2005-02-24 2006-09-07 Sanyo Electric Co Ltd 移動体用記録装置
JP2010226375A (ja) * 2009-03-23 2010-10-07 Fujifilm Corp 撮像装置及び固体撮像素子の駆動方法

Also Published As

Publication number Publication date
CN111602388B (zh) 2023-04-18
JP2019121968A (ja) 2019-07-22
KR20200106881A (ko) 2020-09-15
US11282878B2 (en) 2022-03-22
WO2019138894A1 (ja) 2019-07-18
TWI765133B (zh) 2022-05-21
CN111602388A (zh) 2020-08-28
US20210183925A1 (en) 2021-06-17
JP6398021B1 (ja) 2018-09-26
TW201931845A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
KR102412999B1 (ko) 고체 촬상 장치 및 카메라 시스템
US9479715B2 (en) Solid-state imaging device, method of driving the same, and electronic system including the device
US9749557B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
US8890982B2 (en) Solid-state imaging device and driving method as well as electronic apparatus
US8183604B2 (en) Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device
US8274590B2 (en) Solid-state imaging device driving method
JPH11122532A (ja) 固体撮像素子およびその駆動方法
US20100238310A1 (en) Imaging apparatus and drive method of solid-state imaging device
US20070152133A1 (en) Image sensor array with ferroelectric elements and method therefor
JP2011061523A (ja) Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置、撮像方法
JPH1028240A (ja) 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法
JP2010093549A (ja) 撮像装置及び固体撮像素子の駆動方法
JP2002077735A (ja) 固体撮像素子および撮像装置
JPH11313255A (ja) 固体撮像素子およびその駆動方法
JP2011061018A (ja) Ｍｏｓ型イメージセンサ及び撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant