KR102364598B1 - Insert for test handler - Google Patents

Insert for test handler Download PDF

Info

Publication number
KR102364598B1
KR102364598B1 KR1020210056744A KR20210056744A KR102364598B1 KR 102364598 B1 KR102364598 B1 KR 102364598B1 KR 1020210056744 A KR1020210056744 A KR 1020210056744A KR 20210056744 A KR20210056744 A KR 20210056744A KR 102364598 B1 KR102364598 B1 KR 102364598B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
specific
guide grooves
insertion hole
radius
Prior art date
Application number
KR1020210056744A
Other languages
Korean (ko)
Other versions
KR20210055646A (en
Inventor
나윤성
황정우
최범락
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020210056744A priority Critical patent/KR102364598B1/en
Publication of KR20210055646A publication Critical patent/KR20210055646A/en
Application granted granted Critical
Publication of KR102364598B1 publication Critical patent/KR102364598B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트핸들러용 인서트에 관한 것이다.
본 발명의 제1 형태에 따르면 인서트의 지지부재에 형성된 개방 구멍들 중 특정 개방 구멍의 반경은 일반 개방 구멍들의 반경보다 작다. 또한, 본 발명의 제2 형태에 따르면 인서트의 이탈방지턱에 형성된 안내홈들 중 특정 안내홈의 곡률 반경은 일반 안내홈들의 곡률 반경보다 작다.
본 발명에 따르면, 반도체소자의 위치를 정교하게 설정하면서도 반도체소자의 인출 시에 반도체소자에 대한 끼임 유지력을 최소화시킴으로써 제품의 신뢰성 및 인출 동작의 안정성이 향상될 수 있다.The present invention relates to an insert for a test handler.
According to the first aspect of the present invention, the radius of the specific open hole among the open holes formed in the support member of the insert is smaller than the radius of the general open holes. In addition, according to the second aspect of the present invention, the radius of curvature of a specific guide groove among the guide grooves formed in the slippage preventing sill of the insert is smaller than the radius of curvature of the general guide grooves.
According to the present invention, the reliability of the product and the stability of the withdrawing operation can be improved by setting the position of the semiconductor element precisely and minimizing the holding force against the semiconductor element when the semiconductor element is pulled out.

Description

테스트핸들러용 인서트{INSERT FOR TEST HANDLER}Insert for test handler {INSERT FOR TEST HANDLER}

본 발명은 테스트핸들러에서 반도체소자를 적재시킬 수 있는 테스트트레이의 인서트에 관한 것이다.The present invention relates to an insert of a test tray capable of loading a semiconductor device in a test handler.

테스트핸들러는 소정의 제조공정을 거쳐 제조된 반도체소자들을 고객트레이(CUSTOMER TRAY)로부터 테스트트레이(TEST TRAY)로 이동시킨 후, 테스트트레이에 적재되어 있는 반도체소자들이 동시에 테스터(TESTER)에 의해 테스트(TEST)될 수 있도록 지원하며, 테스트 결과에 따라 반도체소자를 등급별로 분류하면서 테스트트레이에서 고객트레이로 이동시키는 기기로서 이미 다수의 공개문서들을 통해 공개되어 있다.The test handler moves the semiconductor devices manufactured through a predetermined manufacturing process from the customer tray to the test tray, and then the semiconductor devices loaded on the test tray are simultaneously tested (TESTER) TEST), it is a device that moves from the test tray to the customer tray while classifying the semiconductor devices by grade according to the test results, and has already been disclosed through a number of public documents.

대한민국 특허출원 10-2012-0089602호(발명의 명칭 : 테스핸들러용 인서트, 이하 '선행기술1'이라 함)나 대한민국 특허출원 10-2012-0107985호(발명의 명칭 : 테스트핸들러용 인서트, 이하 '선행기술2'라 함) 등에서 참조되는 바와 같이, 테스트트레이에는 반도체소자가 안착될 수 있는 인서트가 구비된다.Korean Patent Application No. 10-2012-0089602 (Title of the invention: insert for test handler, hereinafter referred to as 'Prior Art 1') or Korean Patent Application No. 10-2012-0107985 (Title of the invention: Insert for test handler, hereinafter ' As referred to in the prior art 2') and the like, the test tray is provided with an insert on which a semiconductor device can be mounted.

먼저 선행기술1을 참조하면, 지지부재에 형성된 개방 구멍은 반도체소자의 단자가 충분히 삽입될 수 있는 크기를 가져야 한다. 따라서 개방 구멍의 크기는 반도체소자의 단자가 가지는 크기의 최대 공차와 반도체소자의 단자 간의 간격 공차 및 반도체소자의 단자와 해당 접촉하는 소켓 간의 공차를 더한 최대 크기로 결정한다. 예를 들어, 반도체소자의 단자의 크기가 지름 0.23mm ㅁ0.05mm(공차 부분)라고 하면 그 최대 크기는 지름 0.28mm가 된다. 여기에 반도체소자의 단자 간의 간격 공차와 반도체소자의 단자와 해당 단자에 접촉하는 소켓 간의 공차가 ㅁ0.04mm이라고 하면, 개방 구멍의 크기는 0.32mm의 지름을 가지게 된다. 즉, 모든 공차들을 고려하였을 때, 개방 구멍의 크기가 0.32mm의 지름을 가져야만 반도체소자의 단자가 개방 구멍에 간섭 없이 출입할 수가 있는 것이다. 만일 모든 공차가 0.00mm인 최적의 조건에서는, 도 1에서 참조되는 바와 같이 반도체소자의 단자가 개방 구멍의 정 가운데 위치하는 것이 가장 바람직하다. 참고로, 도 1은 반도체소자를 인서트 하면에서 본 도면인데, 여기서 반도체소자를 일점쇄선으로 도시한 것은 개방 구멍과의 식별을 위한 것이다.First, referring to the prior art 1, the open hole formed in the support member should have a size sufficient to insert the terminal of the semiconductor device. Therefore, the size of the open hole is determined as the maximum size obtained by adding the maximum tolerance of the size of the terminal of the semiconductor device, the tolerance between the terminals of the semiconductor device, and the tolerance between the terminal of the semiconductor device and the corresponding socket. For example, if the size of the terminal of the semiconductor device is 0.23mm ㅁ0.05mm (tolerance part) in diameter, the maximum size is 0.28mm in diameter. Here, if the gap tolerance between the terminals of the semiconductor device and the tolerance between the terminal of the semiconductor device and the socket in contact with the terminal is ㅁ04mm, the size of the open hole has a diameter of 0.32mm. That is, when all tolerances are considered, the size of the open hole must have a diameter of 0.32 mm so that the terminal of the semiconductor device can enter and exit the open hole without interference. If all tolerances are 0.00mm under the optimal condition, it is most preferable that the terminal of the semiconductor device is positioned in the middle of the open hole as shown in FIG. 1 . For reference, FIG. 1 is a view of the semiconductor device viewed from the lower surface of the insert, wherein the semiconductor device is indicated by a dashed-dotted line for identification with the open hole.

또한 도 2에서 참조되는 바와 같이, 선행기술2에서도 마찬가지로 안내홈의 곡률 반경이 0.32mm/2가 되어야 반도체소자의 단자가 적절히 안내홈에 의해 안내될 수 있게 되는 것이다. Also, as shown in FIG. 2, in the prior art 2, the radius of curvature of the guide groove must be 0.32 mm/2 so that the terminals of the semiconductor device can be properly guided by the guide groove.

일반적으로, 반도체소자의 테스트에 있어서 가장 중요한 기술적 부분은 반도체소자와 테스터의 소켓 간의 전기적 접촉이다. 따라서 반도체소자의 단자의 위치는 테스터의 소켓의 위치와 정교히 대응될 필요성이 있으며, 이러한 필요성은 기술 발달에 따라 반도체소자의 단자 크기가 갈수록 작아짐에 따라 더욱 절실히 요구되고 있다.In general, the most important technical part in testing a semiconductor device is an electrical contact between the semiconductor device and a socket of a tester. Therefore, the position of the terminal of the semiconductor device needs to precisely correspond to the position of the socket of the tester, and this necessity is more urgently required as the size of the terminal of the semiconductor device becomes smaller with the development of technology.

한편, 테스트핸들러에는 테스트트레이가 수직으로 세워진 상태에서 반도체소자의 테스트가 이루어지게 하는 수직식 테스트핸들러(사이드 도킹식 테스트핸들러라고 명명되기도 함)와 테스트트레이가 수평으로 세워진 상태에서 반도체소자의 테스트가 이루어지게 하는 수평식 테스트핸들러(언더헤드 도킹식 테스트핸들러라고 명명되기도 함)가 있다. 특히 수직식 테스트핸들러에서는 도 3에서 참조되는 바와 같이 테스트트레이가 수직으로 세워짐에 따라 인서트와 인서트에 안착된 반도체소자가 세워진 상태에서 테스트가 진행된다. 이러한 경우 도 4에서 참조되는 바와 같이 반도체소자는 자중에 의해 인서트의 안착 평면상에서 최대한 하측에 위치되기 마련이다. 따라서 수직식 테스트핸들러에서는 테스터의 소켓에 접촉될 반도체소자의 단자의 위치가 반도체소자의 하단을 기준으로 설정되게 인서트를 설계한다. 이 때, 수직으로 세워진 반도체소자의 하단은 안착 평면을 이루는 하단 턱에 접하기 때문에 반도체소자의 상하 방향으로의 위치가 정렬될 수 있다. On the other hand, the test handler includes a vertical test handler (sometimes called a side docking type test handler) that allows testing of semiconductor devices in a state where the test tray is erected vertically, and a test of semiconductor devices in a state where the test tray is erected horizontally. There is a horizontal test handler (sometimes called an underhead docking test handler) that makes this happen. In particular, in the vertical test handler, as shown in FIG. 3 , as the test tray is erected vertically, the test is performed in a state in which the insert and the semiconductor device seated on the insert are erected. In this case, as shown in FIG. 4 , the semiconductor device is positioned at the lowest possible side on the seating plane of the insert due to its own weight. Therefore, in the vertical test handler, the insert is designed so that the position of the terminal of the semiconductor device to be contacted with the socket of the tester is set based on the lower end of the semiconductor device. In this case, since the lower end of the vertically erected semiconductor element is in contact with the lower jaw forming the seating plane, the vertical position of the semiconductor element may be aligned.

그런데, 단자에 대하여 안착 평면이 좌우 방향으로도 여유 간격이 있기 때문에 반도체소자가 안착 평면상에서 좌우 방향 중 일 측으로 치우칠 수 있다(도4에서는 좌측 방향으로 치우침). 이러한 경우 단자의 좌우 방향 위치가 테스터의 소켓과 일치하지 않게 되어 단자와 소켓간의 접촉이 불안정해 질 수 있다. 그래서 이를 해결하기 위한 본 발명의 출원인은 대한민국 특허 공개 10-2014-0057700호(발명의 명칭 : 테스트핸들러용 인서트, 이하 '선행기술3'이라 함)를 제안한 바 있다.However, since there is an allowance in the left and right directions of the seating plane with respect to the terminal, the semiconductor device may be biased in one of the left and right directions on the seating plane (in the left direction in FIG. 4). In this case, the left-right position of the terminal does not match the socket of the tester, and the contact between the terminal and the socket may become unstable. Therefore, to solve this problem, the applicant of the present invention has proposed Korean Patent Publication No. 10-2014-0057700 (title of the invention: insert for test handler, hereinafter referred to as 'prior art 3').

위와 같은 선행기술3에 의하여 반도체소자의 상하 방향으로의 위치는 안착 평면을 이루는 하단 턱에 의해 정렬되고, 반도체소자의 좌우 방향으로의 위치는 특정 개방 구멍이나 특정 안내홈에 의해 정렬될 수 있어서 단자와 소켓 간의 전기적 접촉에 신뢰성이 향상될 수 있게 되었다.According to the above prior art 3, the vertical position of the semiconductor device is aligned by the lower jaw forming the seating plane, and the left and right position of the semiconductor device can be aligned by a specific opening hole or a specific guide groove. It is possible to improve the reliability of the electrical contact between the socket and the socket.

그러나, 여전히 반도체의 집적도는 높아지면서, 그에 비례하여 반도체소자의 단자의 개수는 많아지고 그 크기는 작아지는 추세이며, 단자의 크기나 단자 간의 간격에 대한 공차는 줄어들 것이 요구되고 있다. 이에 따라 머지않아서 선행기술3에 의할 경우, 반도체소자의 하단이 안착 평면을 이루는 하단 턱에 접촉된 상태에서 단자가 특정 개방 구멍이나 안내홈에 강하게 끼이게 될 것이 예상된다. 만일 단자가 특정 개방 구멍이나 안내홈에 강하게 끼이고, 반도체소자의 하단까지 안착 평면을 이루는 하단 턱에 강하게 밀착되어서 끼이게 되면, 반도체소자를 인서트로부터 인출하는 과정에서 인출 불량이 이루어질 것이 예상된다(참고로, 반도체소자의 끼임이 문제되는 경우는 반도체소자가 수평으로 누운 상태이다. 여기 본 문장에서 '하단'은 설명의 편의를 위해서 반도체소자가 수직으로 세워진 상태의 방향을 기준으로 한 것이다). 즉, 진공 흡착에 의해 반도체소자를 인출할 때, 진공 흡착력이 반도체소자의 끼임 유지력에 미치지 못할 수 있게 되는 것이다. However, as the degree of integration of the semiconductor increases, the number of terminals of the semiconductor device increases and the size thereof tends to decrease in proportion thereto, and a tolerance for the size of the terminals or the distance between the terminals is required to be reduced. Accordingly, according to the prior art 3 in the near future, it is expected that the terminal will be strongly caught in a specific open hole or guide groove while the lower end of the semiconductor element is in contact with the lower jaw forming the seating plane. If the terminal is strongly pinched in a specific open hole or guide groove, and is strongly pressed against the lower jaw that forms the seating plane to the lower end of the semiconductor device, it is expected that a defective extraction will occur in the process of withdrawing the semiconductor device from the insert ( For reference, the case in which the semiconductor device is pinched is a state in which the semiconductor device is lying horizontally. In this sentence, 'bottom' refers to the direction in which the semiconductor device is erected vertically for convenience of explanation). That is, when the semiconductor element is pulled out by vacuum adsorption, the vacuum adsorption force may not reach the clamping holding force of the semiconductor element.

본 발명은 반도체소자의 단자가 가장 이상적인 위치에 놓이도록 안내할 수 있는 기능을 가지면서도 인서트에 안착된 반도체소자의 끼임 유지력을 최소화시킬 수 있는 기술을 제공하는 것이다.An object of the present invention is to provide a technology capable of minimizing the clamping force of a semiconductor device seated in an insert while having a function of guiding a terminal of a semiconductor device to be placed in the most ideal position.

위와 같은 목적을 달성하기 위한 본 발명의 제1 형태에 따른 테스트핸들러용 인서트는, 반도체소자가 삽입될 수 있는 삽입 구멍이 형성된 몸체; 상기 삽입 구멍의 일 측에서 상기 삽입 구멍에 삽입된 반도체소자를 지지하는 지지부재; 상기 지지부재를 상기 몸체에 고정시키는 고정부재; 및 상기 삽입 구멍 내에 반도체소자를 유지시키기 위한 래치장치; 를 포함하고, 상기 지지부재에 의해 지지된 반도체소자의 단자가 테스터 측에 전기적으로 연결될 수 있도록 상기 지지부재에는 반도체소자의 단자를 테스터 측으로 개방시키기 위한 개방 구멍들이 형성되어 있으며, 상기 개방 구멍들은 다수의 일반 개방 구멍과 적어도 2개의 특정 개방 구멍을 포함하고, 상기 적어도 2개의 특정 개방 구멍은 상기 다수의 일반 개방 구멍보다 반경이 작다.The insert for a test handler according to a first aspect of the present invention for achieving the above object includes a body having an insertion hole into which a semiconductor device can be inserted; a support member for supporting the semiconductor device inserted into the insertion hole at one side of the insertion hole; a fixing member for fixing the support member to the body; and a latch device for holding the semiconductor element in the insertion hole. and opening holes for opening the terminal of the semiconductor device to the tester side are formed in the support member so that the terminal of the semiconductor device supported by the support member can be electrically connected to the tester side. a generally open hole and at least two special open holes, wherein the at least two special open holes have a smaller radius than the plurality of normally open holes.

상기 지지부재가 수직으로 세워졌음을 가정할 때, 상기 특정 개방 구멍의 중심을 지나가는 수직선과 상기 특정 개방 구멍의 중심을 지나가면서 상기 수직선에 직교하는 수평선을 그으면, 상기 수직선 또는 상기 수평선과 만나는 상기한 개방 구멍들의 중심은 상기 수직선 또는 상기 수평선상에 위치한다.Assuming that the support member is erected vertically, if a vertical line passing through the center of the specific opening hole and a horizontal line passing through the center of the specific opening hole are drawn, a horizontal line orthogonal to the vertical line is drawn, The centers of the open holes are located on the vertical line or the horizontal line.

상기 적어도 2개의 특정 개방 구멍에 대응되는 단자들이 상기 적어도 2개의 특정 개방 구멍에 삽입된 상태에 있는 반도체소자의 테두리단은 반도체소자가 안착되는 안착 평면을 이루는 사각 턱으로부터 이격되어 있다.The edge end of the semiconductor device in which the terminals corresponding to the at least two specific open holes are inserted into the at least two specific open holes is spaced apart from a square jaw forming a seating plane on which the semiconductor device is mounted.

또한, 위와 같은 목적을 달성하기 위한 본 발명의 제2 형태에 따른 테스트핸들러용 인서트는, 반도체소자가 삽입될 수 있는 삽입 구멍이 형성된 몸체; 및 상기 삽입 구멍 내에 반도체소자를 유지시키기 위한 래치장치; 를 포함하고, 상기 몸체는 상기 삽입 구멍의 하면을 이루는 사각 개방면에 상기 삽입 공간에 삽입된 반도체소자의 하방 이탈을 방지하기 위해 상호 맞은편 측으로 돌출된 이탈방지턱에 형성된 안내홈들을 가지며, 상기 안내홈들은 다수의 일반 안내홈과 적어도 2개의 특정 안내홈을 포함하고, 상기 적어도 2개의 특정 안내홈의 곡률 반경은 상기 다수의 일반 안내홈의 곡률 반경보다 작다.In addition, an insert for a test handler according to a second aspect of the present invention for achieving the above object includes a body having an insertion hole into which a semiconductor device can be inserted; and a latch device for holding the semiconductor element in the insertion hole. Including, wherein the body has guide grooves formed in the separation protrusion protruding to opposite sides to prevent downward separation of the semiconductor device inserted into the insertion space on the square open surface forming the lower surface of the insertion hole, the guide The grooves include a plurality of general guide grooves and at least two specific guide grooves, and the radius of curvature of the at least two specific guide grooves is smaller than the radius of curvature of the plurality of general guide grooves.

상기 몸체가 수직으로 세워졌음을 가정할 때, 상기 특정 안내홈의 곡률 중심을 지나가는 수평선을 그으면, 상기 수평선과 만나는 상기한 안내홈들의 곡률 중심들은 상기 수평선상에 위치한다.Assuming that the body is erected vertically, if a horizontal line passing through the center of curvature of the specific guide groove is drawn, the centers of curvature of the guide grooves meeting the horizontal line are located on the horizontal line.

상기 적어도 2개의 특정 안내홈에 대응되는 단자들이 상기 적어도 2개의 안내홈에 삽입된 상태에 있는 반도체소자의 테두리단은 반도체소자가 안착되는 안착 평면을 이루는 사각 턱으로부터 이격되어 있다.The edge end of the semiconductor device in which the terminals corresponding to the at least two specific guide grooves are inserted into the at least two guide grooves is spaced apart from a square jaw forming a seating plane on which the semiconductor device is mounted.

본 발명에 따르면 다음과 같은 효과가 있다.According to the present invention, there are the following effects.

첫째, 특정 개방 구멍이나 안내홈만으로 반도체소자의 위치가 정확하게 설정될 수 있기 때문에 제품의 신뢰성을 향상시킬 수 있다.First, the reliability of the product can be improved because the position of the semiconductor device can be accurately set only with a specific open hole or guide groove.

둘째, 안착 평면상에 있는 반도체소자의 하단이 안착 평면을 이루는 하단 턱과 이격되어 있어서 반도체소자의 끼임 유지력이 최소화되기 때문에 반도체소자의 인출 동작이 안정적으로 이루어질 수 있다.Second, since the lower end of the semiconductor device on the seating plane is spaced apart from the lower jaw forming the seating plane, the pinching holding force of the semiconductor device is minimized, so that the semiconductor device can be stably pulled out.

도 1 내지 도 4는 배경기술의 설명에 참조하기 위한 참조도이다.
도 5는 본 발명의 실시예에 따른 테스트핸들러에 대한 개념적인 평면도이다.
도 6은 본 발명의 제1 실시예에 따른 인서트에 대한 개략적인 평면도이다.
도 7 및 도 9는 도 6에 따른 인서트에서 특정 개방 구멍의 역할을 설명하기 위한 참조도이다.
도 10는 본 발명의 제2 실시예에 따른 인서트에 대한 개략적인 평면도이다.
도 11은 도9에 따른 인서트에서 특정 안내홈의 역할을 설명하기 위한 참조도이다.1 to 4 are reference diagrams for reference in the description of the background art.
5 is a conceptual plan view of a test handler according to an embodiment of the present invention.
6 is a schematic plan view of an insert according to a first embodiment of the present invention.
7 and 9 are reference views for explaining the role of a specific opening hole in the insert according to FIG.
10 is a schematic plan view of an insert according to a second embodiment of the present invention.
11 is a reference view for explaining the role of a specific guide groove in the insert according to FIG.

이하 상기한 바와 같은 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명하되, 설명의 간결함을 위해 이미 주지되어 있는 기술이나 중복되는 설명은 가급적 생략하거나 압축한다.Hereinafter, a preferred embodiment according to the present invention as described above will be described with reference to the accompanying drawings, but for the sake of brevity of description, already known techniques or overlapping descriptions will be omitted or compressed as much as possible.

<테스트핸들러><test handler>

도 5는 본 발명의 실시예에 따른 테스트핸들러(500)에 대한 개략적인 평면 구성도이다.5 is a schematic plan view of a test handler 500 according to an embodiment of the present invention.

도 5에서 참조되는 바와 같이 테스트핸들러(500)는 테스트트레이(510), 제1 핸드(520), 제1 로테이터(530), 테스트챔버(540), 제2 로테이터(550) 및 제2 핸드(560)를 포함한다.5, the test handler 500 includes a test tray 510, a first hand 520, a first rotator 530, a test chamber 540, a second rotator 550, and a second hand ( 560).

테스트트레이(510)에는 반도체소자가 안착될 수 있는 다수의 인서트들을 구비하고 있다. 이러한 테스트트레이(510)는 제1 위치(P1)에서 테스트위치(TP) 및 제2 위치(P2)를 거쳐 다시 제1 위치(P1)로 이어지는 폐쇄된 경로 C를 따라 순환한다. 여기서 인서트에 대해서는 별도의 목차로 나누어 후술한다.The test tray 510 is provided with a plurality of inserts on which a semiconductor device can be mounted. The test tray 510 circulates along a closed path C from the first position P 1 through the test position TP and the second position P 2 back to the first position P 1 . Here, the insert is divided into a separate table of contents and will be described later.

제1 핸드(520)는 제1 위치(LP1)에 위치된 테스트트레이(510)로 반도체소자를 로딩(loading)한다.The first hand 520 loads the semiconductor device into the test tray 510 located at the first position LP 1 .

제1 로테이터(530)는 반도체소자의 로딩이 완료된 테스트트레이(510)를 수직 상태로 회전시킨다.The first rotator 530 rotates the test tray 510 on which the semiconductor device is loaded in a vertical state.

테스트챔버(540)는 테스트위치(TP)에 있는 수직 상태의 테스트트레이(510)에 적재된 반도체소자의 테스트를 위해 마련된다. 이를 위해 테스트챔버(540)의 내부는 반도체소자의 테스트 온도 조건에 따른 환경 상태로 유지된다.The test chamber 540 is provided for testing the semiconductor device loaded on the test tray 510 in a vertical state at the test position TP. To this end, the inside of the test chamber 540 is maintained in an environmental state according to the test temperature condition of the semiconductor device.

제2 로테이터(550)는 테스트챔버(540)로부터 온 수직 상태의 테스트트레이(510)를 수평 상태로 회전시킨다.The second rotator 550 rotates the test tray 510 in a vertical state from the test chamber 540 in a horizontal state.

제2 핸드(560)는 수평 상태로 제2 위치(P2)로 온 테스트트레이(510)로부터 반도체소자를 언로딩(unloading)시킨다.The second hand 560 unloads the semiconductor device from the test tray 510 brought to the second position P 2 in a horizontal state.

참고로, 테스트 온도 조건에 따라서 테스트트레이(510)는 폐쇄된 경로 C의 역방향으로 순환할 수 있다. 그리고 이 때에는 제1 핸드(520)와 제2 핸드의 역할과, 제1 로테이터(530)와 제2 로테이터(550)의 역할이 전환된다.For reference, the test tray 510 may cycle in the reverse direction of the closed path C according to the test temperature condition. And at this time, the roles of the first hand 520 and the second hand and the roles of the first rotator 530 and the second rotator 550 are switched.

계속하여 상기한 바와 같은 테스트핸들러(500)에서 테스트트레이(510)에 구비되는 인서트의 예에 대하여 설명한다.Next, an example of an insert provided in the test tray 510 in the test handler 500 as described above will be described.

<인서트에 대한 제1 실시예><First embodiment of insert>

도 6의 평면도를 참조하면, 제1 실시예에 따른 인서트(IS1)는 몸체(61), 지지부재(62) 및 래치장치(64)를 포함한다.Referring to the plan view of FIG. 6 , the insert IS1 according to the first embodiment includes a body 61 , a support member 62 , and a latch device 64 .

몸체(61)에는 반도체소자가 삽입될 수 있는 삽입 구멍(61a)이 형성되어 있다.An insertion hole 61a into which a semiconductor device can be inserted is formed in the body 61 .

지지부재(62)는 삽입 구멍(61a)의 하 측에서 삽입 구멍(61a)에 삽입된 반도체소자를 지지한다. 이러한 지지부재(62)에는 반도체소자의 단자를 테스터의 소켓 측으로 개방시키기 위한 다수의 개방 구멍(H)들이 반도체소자의 단자의 위치와 대응되는 위치에 형성되어 있다.The support member 62 supports the semiconductor element inserted into the insertion hole 61a from the lower side of the insertion hole 61a. A plurality of opening holes H for opening the terminal of the semiconductor device toward the socket of the tester are formed in the support member 62 at positions corresponding to the positions of the terminals of the semiconductor device.

한편, 개방 구멍(H)들 중 사각 귀퉁이 각각에 있는 소수의 특정 개방 구멍(H1)의 반경(r1)은 나머지 다수의 일반 개방 구멍(H0)의 반경(r0)보다 작은 정공(正孔)이다. 그리고 특정 개방 구멍(H1)들의 개수는 일반 개방 구멍(H0)들의 개수보다 상당히 적어야 한다.On the other hand, the radius (r 1 ) of a small number of specific open holes (H 1 ) in each of the square corners among the open holes (H ) is smaller than the radius (r 0 ) of the remaining plurality of general open holes (H 0 ) ( right). And the number of specific opening holes (H 1 ) should be significantly less than the number of general opening holes (H 0 ).

특정 개방 구멍(H1)은 반도체소자의 위치를 정확하게 설정할 목적으로 구성되었다. 따라서 특정 개방 구멍(H1)의 반경(r1)은 반도체소자의 단자의 이상적인 반경과 동일한 정도의 크기를 가지는 것이 바람직하며, 이로 인해 단자가 특정 개방 구멍(H1)에 끼이는 현상도 발생할 수 있음을 충분히 고려하였다. 이러한 특정 개방 구멍(H1)은 적어도 2개 이상 형성될 수 있다. 그리고 적어도 2개 이상의 특정 개방 구멍(H1)들은 지지부재(62)가 수직으로 세워졌을 때 반도체소자의 양단의 높이가 동일할 수 있도록 지지부재(62)를 절반으로 나누는 직선(L)상에서 양 측으로 나누어 배치되는 것이 바람직하다.A specific opening hole (H 1 ) was configured for the purpose of accurately setting the position of the semiconductor device. Therefore, the radius r 1 of the specific open hole H 1 preferably has the same size as the ideal radius of the terminal of the semiconductor device, and this may cause the terminal to be pinched in the specific open hole H 1 possible has been sufficiently taken into account. At least two of these specific opening holes (H 1 ) may be formed. And at least two or more specific open holes (H 1 ) are positive on a straight line (L) dividing the support member 62 in half so that the height of both ends of the semiconductor device is the same when the support member 62 is vertically erected. It is preferable to divide and arrange to the side.

일반 개방 구멍(H0)들은 배경기술에서 언급한 여러 제작 공차들을 감안하더라도 대응하는 단자가 넉넉히 삽입될 수 있는 크기의 반경을 가지는 정공으로 형성된다. 이로 인해 반도체소자의 단자가 일반 개방 구멍에 끼이는 현상이 방지될 수 있다.The general open holes (H 0 ) are formed as holes having a radius of a size that allows a corresponding terminal to be sufficiently inserted even in consideration of various manufacturing tolerances mentioned in the background art. Due to this, it is possible to prevent the terminal of the semiconductor device from being pinched in the general open hole.

더 구체적인 예를 들어 도 7에서와 같이 반도체소자의 단자가 0.24mm의 직경을 가진다면, 지지부재(62)의 특정 개방구멍(H1)은 직경이 0.27mm로써 0.03mm 정도의 공차 수준을 가지게 형성한다. 만일 특정 개방구멍(H1)의 직경이 단자의 직경과 동일하다면, 단자가 특정 개방구멍(H1)에 끼임으로 인해 단자를 특정 개방구멍(H1)으로부터 분리하는 것이 곤란해질 수 있기 때문에, 특정 개방구멍(H1)의 수가 현격히 제한 받게 된다. 따라서 0.03mm 정도의 공차 수준을 고려하여 특정 개방구멍(H1)의 직경을 결정하면, 지지부재(62)의 사각 귀퉁이에 5개씩의 특정 개방 구멍(H1)을 형성하는 것이 반도체소자를 정확하고 안정적으로 지지함으로써 반도체소자의 단자와 테스트소켓 간의 정확한 전기적 접촉을 가능하게 하고, 추후 지지부재(62)로부터 반도체소자의 단자를 분리시킬 때도 단자의 손상 없이 분리가 가능함을 무수한 반복 실험을 통해 알게 되었다. 그리고 일반 개방구멍(H0)의 경우에는 단자 크기의 공차 ㅁ0.05mm와 단자의 변위 공차 ㅁ0.03mm이므로, 일반 개방구멍(H0)의 직경을 0.32mm로 설계한다.For more specific example, if the terminal of the semiconductor device has a diameter of 0.24 mm as shown in FIG. 7 , the specific opening hole H 1 of the support member 62 has a diameter of 0.27 mm and has a tolerance level of about 0.03 mm. to form If the diameter of the specific opening H 1 is the same as the diameter of the terminal, since it may be difficult to separate the terminal from the specific opening H 1 due to the terminal being caught in the specific opening H 1 , The number of specific opening holes (H 1 ) is significantly limited. Therefore, if the diameter of the specific opening hole (H 1 ) is determined in consideration of the tolerance level of about 0.03 mm, forming five specific opening holes (H 1 ) in the square corner of the support member 62 is accurate for the semiconductor device. It enables accurate electrical contact between the terminal of the semiconductor device and the test socket by stably supporting it, and it is learned through countless repeated experiments that it is possible to separate the terminal without damaging the terminal even when the terminal of the semiconductor device is later separated from the support member 62 . became And in the case of the general open hole (H 0 ), the tolerance of the terminal size ㅁ0.05mm and the displacement tolerance of the terminal ㅁ0.03mm, so the diameter of the general opening hole (H 0 ) is designed to be 0.32mm.

한편, 도 8a에서와 같이 지지부재(62)가 수직으로 세워졌을 때, 특정 개방 구멍(H1)의 중심(O1)을 지나가는 수직선(P)과 특정 개방 구멍(H1)의 중심(O1)을 지나가면서 수직선(P)에 직교하는 수평선(H)을 그으면, 수직선(P) 또는 수평선(H)과 만나는 개방 구멍(H)들(H1, H0) 각각의 중심(O1, O0)은 수직선(P) 또는 수평선(H)상에 위치함으로써 반도체소자에 구비된 단자들의 이상적인 중심이 개방 구멍(H)들의 중심과 일치될 수 있어야 한다.On the other hand, when the support member 62 is erected vertically as in FIG. 8A , the vertical line P passing through the center (O 1 ) of the specific opening hole (H 1 ) and the center (O) of the specific opening hole (H 1 ) 1 ) If you draw a horizontal line (H) orthogonal to the vertical line (P) while passing, the open holes (H) (H 1 , H 0 ) that meet the vertical line (P) or the horizontal line (H) The center (O 1 , O 0 ) is positioned on a vertical line (P) or a horizontal line (H) so that the ideal centers of terminals provided in the semiconductor device can coincide with the centers of the open holes (H).

래치장치(64)는 삽입 구멍(61a) 내에 반도체소자를 유지시킨다.The latch device 64 holds the semiconductor element in the insertion hole 61a.

위와 같은 구성의 인서트(IS1)에서 반도체소자가 인서트(IS1)에 적재되면, 도 8b에서와 같이 지지부재(62)가 수직으로 세워졌을 때, 반도체소자의 단자(T)가 특정 개방 구멍(H1)에 삽입된 상태에서 단자(T)의 하단이 특정 개방구멍(H1)의 하단에 접함으로써 반도체소자의 위치가 설정되기 때문에 테스트트레이(510)의 흔들림이나 이동 중에 충격이 발생하더라도 적어도 테스트 시에는 반도체소자의 위치가 정교하게 설정될 수 있게 된다. 이로 인해 반도체소자의 단자(T)와 테스트소켓 간의 정교한 접촉이 담보된다. 그리고 이 때, 일반 개방구멍(H0)에 삽입된 단자는 접촉 부분이 없는 들뜬 상태로 있게 된다. 물론, 지지부재(62)가 수직으로 세워진 상태이기 때문에 단자(T)와 일반 개방구멍(H0)의 하단의 이격 거리(d1)는 단자(T)와 일반 개방구멍(H0)의 상단의 이격 거리(d2)보다 다소 작다. 따라서 특정 개방구멍(H1)의 직경은 반도체소자의 단자의 직경보다는 크지만, 일반 개방구멍(H0)의 직경보다는 작으면서 인서트(IS1)가 수직으로 세워졌을 때 일반 개방구멍(H0)에 대응되는 단자(T)가 끼임 없이 들 뜬 상태를 유지할 수 있는 크기인 것이 바람직하다. When the semiconductor device is loaded into the insert IS1 in the insert IS1 having the above configuration, when the support member 62 is vertically erected as shown in FIG. 8B , the terminal T of the semiconductor device has a specific open hole H 1 ), since the position of the semiconductor element is set by the lower end of the terminal T in contact with the lower end of the specific open hole H 1 in the inserted state, even if an impact occurs during shaking or movement of the test tray 510, at least the test In this case, the position of the semiconductor device can be precisely set. This ensures precise contact between the terminal T of the semiconductor device and the test socket. And at this time, the terminal inserted into the general open hole (H 0 ) is in an excited state without a contact part. Of course, since the support member 62 is in a vertically erected state, the separation distance d 1 between the lower end of the terminal T and the general open hole H 0 is the upper end of the terminal T and the general open hole H 0 . is somewhat smaller than the separation distance (d 2 ) of Therefore, the diameter of the specific opening hole (H 1 ) is larger than the diameter of the terminal of the semiconductor device, but is smaller than the diameter of the general opening hole (H 0 ) and when the insert (IS1) is erected vertically, the general opening hole (H 0 ) It is preferable that the size of the terminal (T) corresponding to the can be maintained without being caught in the excited state.

한편, 도 9에서와 같이 테스트트레이(510)가 수직 상태로 세워짐으로써 인서트(IS1) 및 반도체소자(D)가 수직으로 세워진 상태를 기준으로, 반도체소자(D)의 하단이 안착 평면을 이루는 하단 턱(BJ)과 소정 간격(A) 이격되는 것이 더욱 바람직하다. 왜냐하면, 인서트(IS1)가 수직으로 세워진 상태에서, 인서트(IS1)의 안착 평면을 이루는 하단 턱(BJ)과 반도체소자(D)의 하단이 접촉함으로써 반도체소자의 위치가 설정되도록 하면, 특정 개방구멍(H1)에 대응되는 단자가 특정 개방구멍(H1)의 위치를 벗어나거나 또는 살짝 걸쳐진 상태에서 단자(T)와 테스트소켓 간의 접촉에 필요한 압력이 가해질 수 있다. 이러한 경우 단자(T)나 지지부재(62)가 상호 파손되거나, 특정 개방구멍(H0)에 단자가 꽉 끼이게 되고, 반도체소자(D)의 하단마저 안착 평면을 이루는 하단 턱(BJ)에 강하게 끼일 수 있기 때문에 추후 지지부재(62)로부터 단자를 분리하는 작업에 문제가 발생할 수 있다. 따라서 인서트(IS1) 및 반도체소자(D)가 수직으로 세워진 상태에서, 반도체소자(D)의 하단이 안착 평면을 이루는 하단 턱(BJ)과 소정 간격(A) 이격되도록 함으로써 반도체소자(D)의 하단이 하단 턱(BJ)에 끼이는 현상을 방지시킨다. 즉, 본 발명의 가장 바람직한 예에서는 반도체소자가 수직으로 세워졌을 때, 반도체소자가 특정 개방구멍(H1)에 대응되는 단자들을 통해서 지지부재(62)에 의해서만 지지된다. 물론, 반도체소자(D)의 나머지 테두리단도 안착 평면을 이루는 나머지 턱들(LJ, TJ, RJ)로부터 모두 이격되어 있는 것이 바람직하다. 즉, 안착 평면을 이루는 사각 턱(LJ, TJ, RJ, BJ)과 안착 평면에 놓인 반도체소자(D)의 테두리단은 모두 이격되는 것이 바람직하다. 이로 인해 반도체소자(D)는 특정 개방 구멍(H1)들에 삽입되는 단자(T)들 외에는 인서트(IS1) 측과 끼움 간섭이 발생되지 않는다. 그리고 이러한 점은 인서트(IS1)와의 끼임 간섭에 따른 반도체소자(D)의 끼임 유지력을 최소화시키기 때문에, 제1 핸드(520) 또는 제2 핸드(560)에 의해 반도체소자(D)를 인서트(IS1)로부터 언로딩시킬 때 제1 핸드(520)나 제2 핸드(560)에 의한 반도체소자(D)의 흡착력이 반도체소자(D)의 끼임 유지력보다 클 수 있는 조건을 가지게 한다. 이로 인해 제1 핸드(520)나 제2 핸드(560)에 의한 반도체소자(D)의 언로딩 작업이 적절히 이루어질 수 있다.On the other hand, as shown in FIG. 9 , as the test tray 510 is erected in a vertical state, the lower end of the semiconductor element D forms a seating plane based on the state in which the insert IS1 and the semiconductor element D are vertically erected. It is more preferable that the jaw (BJ) and the predetermined distance (A) are spaced apart. Because the position of the semiconductor element is set by contacting the lower jaw BJ forming the seating plane of the insert IS1 and the lower end of the semiconductor element D in a state in which the insert IS1 is vertically erected, a specific opening hole The pressure required for contact between the terminal (T) and the test socket may be applied in a state in which the terminal corresponding to (H 1 ) deviates from the position of the specific opening hole (H 1 ) or is lightly draped over. In this case, the terminal T or the support member 62 is mutually damaged, or the terminal is tightly fitted in a specific opening hole (H 0 ), and even the lower end of the semiconductor device (D) is on the lower jaw (BJ) forming the seating plane. Since it may be strongly pinched, a problem may occur in the operation of separating the terminal from the support member 62 later. Therefore, in a state in which the insert IS1 and the semiconductor element D are vertically erected, the lower end of the semiconductor element D is spaced apart from the lower jaw BJ forming the seating plane by a predetermined distance A. Prevents the lower end from being caught in the lower jaw (BJ). That is, in the most preferred example of the present invention, when the semiconductor device is erected vertically, the semiconductor device is supported only by the support member 62 through the terminals corresponding to the specific opening hole (H 1 ). Of course, it is preferable that the remaining edge end of the semiconductor device D is also spaced apart from the remaining jaws LJ, TJ, and RJ forming the seating plane. That is, it is preferable that the square jaws LJ, TJ, RJ, and BJ forming the seating plane and the edge end of the semiconductor device D placed on the seating plane are all spaced apart. Due to this, the semiconductor device D does not interfere with the insert IS1 side except for the terminals T inserted into the specific open holes H 1 . And since this minimizes the holding force of the semiconductor device D due to the interference with the insert IS1, the semiconductor device D is inserted into the insert IS1 by the first hand 520 or the second hand 560. ) when unloading from the first hand 520 or the second hand 560 by the suction force of the semiconductor device (D) to have a condition that can be greater than the holding force of the semiconductor device (D). For this reason, the unloading operation of the semiconductor device D by the first hand 520 or the second hand 560 may be properly performed.

<인서트에 대한 제2 예><Second example of insert>

도 10의 평면도를 참조하면, 제2 실시예에 따른 인서트(IS2)는 몸체(91) 및 래치장치(94)를 포함한다.Referring to the plan view of FIG. 10 , the insert IS2 according to the second embodiment includes a body 91 and a latch device 94 .

몸체(91)에는 반도체소자가 삽입될 수 있는 삽입 구멍(91a)이 형성되어 있다. 또한 몸체(91)는 삽입 구멍(91a)의 하면을 이루는 사각 개방면에 삽입 구멍(91a)에 삽입된 반도체소자의 하방 이탈을 방지하기 위해 수평 방향의 맞은편 측으로 돌출된 이탈방지턱(91b)을 가진다. 그리고 이탈방지턱(91b)에는 반도체소자의 단자를 안내하기 위한 안내홈(S)들이 형성되어 있다.An insertion hole 91a into which a semiconductor device can be inserted is formed in the body 91 . In addition, the body 91 has a separation preventing protrusion 91b protruding toward the opposite side in the horizontal direction in order to prevent downward separation of the semiconductor device inserted into the insertion hole 91a on the square open surface forming the lower surface of the insertion hole 91a. have And guide grooves (S) for guiding the terminals of the semiconductor device are formed in the departure preventing protrusion (91b).

안내홈(S)들 중 상대적으로 소수인 특정 안내홈(S1)들의 곡률 반경(r1)은 상대적으로 다수인 나머지 일반 안내홈(S0)들의 곡률 반경(r2)보다 작다. 특정 안내홈(S1)은 반도체소자의 위치를 정확하게 설정할 목적으로 구성되었다. 따라서 특정 안내홈(S1)의 곡률 반경(r1)은 반도체소자의 단자의 이상적인 반경과 동일한 정도의 크기를 가지는 것이 바람직하며, 이로 인해 단자가 특정 안내홈(S1)에 끼이는 현상도 발생할 수 있음을 충분히 고려하였다. 이러한 특정 안내홈(S1)은 적어도 2개 이상 형성될 수 있다. 그리고 적어도 2개 이상의 특정 안내홈(S1)들은 몸체(91)를 절반으로 나누는 직선(L)상에서 양 측으로 나누어 배치되는 것이 바람직하다.Among the guide grooves (S), a relatively small number of specific guide grooves (S 1 ) have a radius of curvature (r 1 ) of a relatively large number of other general guide grooves (S 0 ) smaller than the radius of curvature (r 2 ). The specific guide groove (S 1 ) was configured for the purpose of accurately setting the position of the semiconductor device. Therefore, it is preferable that the radius of curvature r 1 of the specific guide groove S 1 has the same size as the ideal radius of the terminal of the semiconductor device, and this causes the terminal to be caught in the specific guide groove S 1 . It has been sufficiently taken into account that this may occur. At least two of these specific guide grooves (S 1 ) may be formed. And at least two or more specific guide grooves (S 1 ) It is preferable that the body 91 be divided into two sides on a straight line L that divides it in half.

일반 안내홈(S0)들은 배경기술에서 언급한 여러 제작 공차들을 감안하더라도 대응하는 단자가 넉넉히 삽입될 수 있는 크기의 곡률 반경(r0)을 가지도록 형성된다. 이로 인해 반도체소자의 단자가 일반 안내홈(S0)에 끼이는 현상이 방지될 수 있다.The general guide grooves (S 0 ) are formed to have a radius of curvature (r 0 ) of a size that allows a corresponding terminal to be inserted generously even in consideration of various manufacturing tolerances mentioned in the background art. Due to this, it is possible to prevent the terminal of the semiconductor device from being caught in the general guide groove (S 0 ).

또한, 도 11에서 참조되는 바와 같이 몸체(91)가 수직으로 세워졌을 때, 특정 안내홈(S1)의 곡률 중심(O1)을 지나가는 수평선(H)을 그으면, 수평선(H)과 만나는 안내홈(S)들의 곡률 중심(O1, O0)들은 수평선(H)상에 위치함으로써 반도체소자에 구비된 단자들의 이상적인 중심이 안내홈(S)들의 곡률 중심(O1, O0)과 일치될 수 있어야 한다.In addition, when the body 91 is erected vertically as referenced in FIG. 11 , when a horizontal line (H) passing through the center of curvature (O 1 ) of a specific guide groove (S 1 ) is drawn, a guide that meets the horizontal line (H) The centers of curvature (O 1 , O 0 ) of the grooves (S) are located on the horizontal line (H), so that the ideal centers of terminals provided in the semiconductor device coincide with the centers of curvature (O 1 , O 0 ) of the guide grooves (S). should be able to be

래치장치(94)는 삽입 구멍(91a) 내에 반도체소자를 유지시킨다.The latch device 94 holds the semiconductor element in the insertion hole 91a.

물론, 본 실시예에서도 인서트(IS2)에 적재된 반도체소자(D)의 테두리단은 안착 평면을 이루는 사각 턱으로부터 모두 이격되도록 안내홈(S)들이 형성되는 것이 바람직하다.Of course, in this embodiment as well, it is preferable that the guide grooves S are formed so that the edge end of the semiconductor device D loaded on the insert IS2 is all spaced apart from the square jaw forming the seating plane.

위에서 설명된 실시예들은 수직식 테스트핸들러를 예로 들어 설명하고 있지만, 본 발명은 수평식 테스트핸들러에서도 얼마든지 적용될 수 있다.Although the above-described embodiments have been described using a vertical test handler as an example, the present invention may be applied to a horizontal test handler.

상술한 바와 같이, 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings, but since the above-described embodiments have only been described with preferred examples of the present invention, the present invention is limited to the above embodiments only. It should not be construed as being limited, and the scope of the present invention should be understood as the following claims and their equivalent concepts.

IS1, IS2 : 인서트
61, 91 : 몸체
61a, 91a : 삽입 구멍
91b : 이탈방지턱
S : 안내홈
S0 : 일반 안내홈
S1 : 특정 안내홈
62 : 지지부재
H : 개방 구멍
H0 : 일반 개방 구멍
H1 : 특정 개방 구멍
64, 94 : 래치장치 IS1, IS2 : Insert
61, 91: body
61a, 91a: insertion hole
91b: escape bump
S : Information Home
S 0 : General information home
S 1 : Specific Information Home
62: support member
H: open hole
H 0 : Normal open hole
H 1 : specific open hole
64, 94: latch device

Claims (6)

삭제delete 반도체소자가 삽입될 수 있는 삽입 구멍이 형성된 몸체; 및
상기 삽입 구멍의 일 측에서 상기 삽입 구멍에 삽입된 반도체소자를 지지하고 상기 몸체에 고정되는 지지부재; 를 포함하고,
상기 지지부재에 의해 지지된 반도체소자의 단자가 테스터 측에 전기적으로 연결될 수 있도록 상기 지지부재에는 반도체소자의 단자를 테스터 측으로 개방시키기 위한 개방 구멍들이 형성되어 있으며,
상기 개방 구멍들은 다수의 일반 개방 구멍과 나머지 소수의 특정 개방 구멍을 포함하고,
상기 나머지 소수의 특정 개방 구멍은 상기 다수의 일반 개방 구멍보다 반경이 작은 정공이고,
상기 나머지 소수의 특정 개방 구멍의 개수는 상기 다수의 일반 개방 구멍보다 적음으로써 반도체소자와 인서트 간의 끼임 간섭에 따른 반도체소자의 끼임 유지력을 최소화하며,
상기 나머지 소수의 특정 개방 구멍들은 반도체소자가 안착되는 안착 평면을 이루는 사각 귀퉁이에 형성되는 것을 특징으로 하는
테스트핸들러용 인서트.a body having an insertion hole into which a semiconductor device can be inserted; and
a support member that supports the semiconductor device inserted into the insertion hole from one side of the insertion hole and is fixed to the body; including,
Opening holes for opening the terminal of the semiconductor device to the tester side are formed in the support member so that the terminal of the semiconductor device supported by the support member can be electrically connected to the tester side;
the openings include a plurality of general openings and a few remaining specific openings;
The remaining few specific open holes are holes having a smaller radius than the plurality of general open holes,
The number of the remaining small number of specific open holes is smaller than the plurality of general open holes, thereby minimizing the clamping force of the semiconductor element due to the jamming interference between the semiconductor element and the insert,
The remaining small number of specific open holes are formed in a square corner forming a seating plane on which the semiconductor device is mounted.
Inserts for test handlers. 반도체소자가 삽입될 수 있는 삽입 구멍이 형성된 몸체; 및
상기 삽입 구멍의 일 측에서 상기 삽입 구멍에 삽입된 반도체소자를 지지하고 상기 몸체에 고정되는 지지부재; 를 포함하고,
상기 지지부재에 의해 지지된 반도체소자의 단자가 테스터 측에 전기적으로 연결될 수 있도록 상기 지지부재에는 반도체소자의 단자를 테스터 측으로 개방시키기 위한 개방 구멍들이 형성되어 있으며,
상기 개방 구멍들은 다수의 일반 개방 구멍과 나머지 소수의 특정 개방 구멍을 포함하고,
상기 나머지 소수의 특정 개방 구멍은 상기 다수의 일반 개방 구멍보다 반경이 작은 정공이고,
상기 나머지 소수의 특정 개방 구멍의 개수는 상기 다수의 일반 개방 구멍보다 적음으로써 반도체소자와 인서트 간의 끼임 간섭에 따른 반도체소자의 끼임 유지력을 최소화하며,
상기 나머지 소수의 특정 개방 구멍에 대응되는 단자들이 상기 나머지 소수의 특정 개방 구멍에 삽입된 상태에 있는 반도체소자의 테두리단은 반도체소자가 안착되는 안착 평면을 이루는 사각 턱으로부터 이격된 것을 특징으로 하는
테스트핸들러용 인서트.a body having an insertion hole into which a semiconductor device can be inserted; and
a support member that supports the semiconductor device inserted into the insertion hole from one side of the insertion hole and is fixed to the body; including,
Opening holes for opening the terminal of the semiconductor device to the tester side are formed in the support member so that the terminal of the semiconductor device supported by the support member can be electrically connected to the tester side;
the openings include a plurality of general openings and a few remaining specific openings;
The remaining few specific open holes are holes having a smaller radius than the plurality of general open holes,
The number of the remaining small number of specific open holes is smaller than the plurality of general open holes, thereby minimizing the clamping force of the semiconductor element due to the jamming interference between the semiconductor element and the insert,
The edge end of the semiconductor device in which the terminals corresponding to the remaining small number of specific opening holes are inserted into the remaining small number of specific opening holes is spaced apart from the square jaw forming the seating plane on which the semiconductor device is seated
Inserts for test handlers. 삭제delete 반도체소자가 삽입될 수 있는 삽입 구멍이 형성된 몸체; 및
상기 삽입 구멍 내에 반도체소자를 유지시키기 위한 래치장치; 를 포함하고,
상기 몸체는 상기 삽입 구멍의 하면을 이루는 사각 개방면에 상기 삽입 구멍에 삽입된 반도체소자의 하방 이탈을 방지하기 위해 상호 맞은편 측으로 돌출된 이탈방지턱에 형성된 안내홈들을 가지며,
상기 안내홈들은 다수의 일반 안내홈과 나머지 소수의 특정 안내홈을 포함하고,
상기 나머지 소수의 특정 안내홈의 곡률 반경은 상기 다수의 일반 안내홈의 곡률 반경보다 작고, 상기 특정 안내홈의 곡률 반경은 반도체소자의 단자의 곡률 반경과보다 크거나 동일한 크기를 가지며,
상기 나머지 소수의 특정 안내홈들은 반도체소자가 안착되는 안착 평면을 이루는 사각 귀퉁이에 형성되어 있는 것을 특징으로 하는
테스트핸들러용 인서트.a body having an insertion hole into which a semiconductor device can be inserted; and
a latch device for holding the semiconductor element in the insertion hole; including,
The body has guide grooves formed in the separation preventing protrusion protruding to opposite sides to prevent downward separation of the semiconductor device inserted into the insertion hole on a square open surface forming the lower surface of the insertion hole,
The guide grooves include a plurality of general guide grooves and a few other specific guide grooves,
The radius of curvature of the remaining few specific guide grooves is smaller than the radius of curvature of the plurality of general guide grooves, and the radius of curvature of the specific guide grooves is greater than or equal to the radius of curvature of the terminal of the semiconductor device,
The remaining small number of specific guide grooves are formed in the square corners forming the seating plane on which the semiconductor device is mounted, characterized in that
Inserts for test handlers. 반도체소자가 삽입될 수 있는 삽입 구멍이 형성된 몸체; 및
상기 삽입 구멍 내에 반도체소자를 유지시키기 위한 래치장치; 를 포함하고,
상기 몸체는 상기 삽입 구멍의 하면을 이루는 사각 개방면에 상기 삽입 구멍에 삽입된 반도체소자의 하방 이탈을 방지하기 위해 상호 맞은편 측으로 돌출된 이탈방지턱에 형성된 안내홈들을 가지며,
상기 안내홈들은 다수의 일반 안내홈과 나머지 소수의 특정 안내홈을 포함하고,
상기 나머지 소수의 특정 안내홈의 곡률 반경은 상기 다수의 일반 안내홈의 곡률 반경보다 작고, 상기 특정 안내홈의 곡률 반경은 반도체소자의 단자의 곡률 반경과보다 크거나 동일한 크기를 가지며,
상기 나머지 소수의 특정 개방 구멍에 대응되는 단자들이 상기 나머지 소수의 특정 안내홈에 삽입된 상태에 있는 반도체소자의 테두리단은 반도체소자가 안착되는 안착 평면을 이루는 사각 턱으로부터 이격된 것을 특징으로 하는
테스트핸들러용 인서트.a body having an insertion hole into which a semiconductor device can be inserted; and
a latch device for holding the semiconductor element in the insertion hole; including,
The body has guide grooves formed in the separation preventing protrusion protruding to opposite sides to prevent downward separation of the semiconductor device inserted into the insertion hole on a square open surface forming the lower surface of the insertion hole,
The guide grooves include a plurality of general guide grooves and a few other specific guide grooves,
The radius of curvature of the remaining few specific guide grooves is smaller than the radius of curvature of the plurality of general guide grooves, and the radius of curvature of the specific guide grooves is greater than or equal to the radius of curvature of the terminal of the semiconductor device,
The edge end of the semiconductor device in a state in which the terminals corresponding to the remaining small number of specific open holes are inserted into the remaining small number of specific guide grooves are spaced apart from a square jaw forming a seating plane on which the semiconductor device is seated.
Inserts for test handlers.
KR1020210056744A 2015-05-04 2021-04-30 Insert for test handler KR102364598B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210056744A KR102364598B1 (en) 2015-05-04 2021-04-30 Insert for test handler

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150062674A KR102252638B1 (en) 2015-05-04 2015-05-04 Insert for test handler
KR1020210056744A KR102364598B1 (en) 2015-05-04 2021-04-30 Insert for test handler

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150062674A Division KR102252638B1 (en) 2015-05-04 2015-05-04 Insert for test handler

Publications (2)

Publication Number Publication Date
KR20210055646A KR20210055646A (en) 2021-05-17
KR102364598B1 true KR102364598B1 (en) 2022-02-23

Family

ID=57269865

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150062674A KR102252638B1 (en) 2015-05-04 2015-05-04 Insert for test handler
KR1020210056744A KR102364598B1 (en) 2015-05-04 2021-04-30 Insert for test handler

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150062674A KR102252638B1 (en) 2015-05-04 2015-05-04 Insert for test handler

Country Status (3)

Country Link
JP (1) JP6111362B2 (en)
KR (2) KR102252638B1 (en)
CN (1) CN106111552B (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200427177Y1 (en) 2006-07-06 2006-09-20 주식회사 오킨스전자 Semiconductor Chip Carrier
JP2009204619A (en) 2004-07-28 2009-09-10 Fujitsu Ltd Substrate unit and printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW369692B (en) * 1997-12-26 1999-09-11 Samsung Electronics Co Ltd Test and burn-in apparatus, in-line system using the apparatus, and test method using the system
KR100800312B1 (en) * 2006-01-25 2008-02-04 (주)테크윙 Test handler and loading method of test handler
KR100687676B1 (en) * 2006-02-10 2007-02-27 (주)테크윙 Test handler
JP5022381B2 (en) * 2006-12-21 2012-09-12 株式会社アドバンテスト Electronic component testing apparatus and electronic component testing method
KR100892606B1 (en) * 2007-08-23 2009-04-08 파워테크 테크놀로지 인코포레이티드 Universal insert tool for fixing a bga package under test
CN101758031B (en) * 2010-03-02 2014-03-05 王晓军 Integrated circuit testing and sorting method and device thereof
KR101658078B1 (en) * 2012-01-03 2016-09-21 (주)테크윙 Test handler
CN103302037B (en) * 2012-03-16 2016-01-13 泰克元有限公司 Test handler
KR101334765B1 (en) * 2012-04-18 2013-11-29 미래산업 주식회사 Handling System for Semiconductor device
KR101706982B1 (en) * 2012-08-16 2017-02-16 (주)테크윙 Insert for test handler
KR101715827B1 (en) * 2012-09-27 2017-03-14 (주)테크윙 Insert for test handler
KR101955194B1 (en) * 2012-10-26 2019-03-08 (주)테크윙 Insert for test handler
KR102010916B1 (en) * 2013-05-14 2019-08-14 삼성전자주식회사 Semiconductor package testing structure
KR101535245B1 (en) * 2013-09-27 2015-07-09 세메스 주식회사 Insert assembly of test tray
KR101968985B1 (en) * 2018-12-19 2019-08-26 (주)테크윙 Insert for test handler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204619A (en) 2004-07-28 2009-09-10 Fujitsu Ltd Substrate unit and printed circuit board
KR200427177Y1 (en) 2006-07-06 2006-09-20 주식회사 오킨스전자 Semiconductor Chip Carrier

Also Published As

Publication number Publication date
CN106111552B (en) 2018-11-16
KR20210055646A (en) 2021-05-17
CN106111552A (en) 2016-11-16
JP6111362B2 (en) 2017-04-05
KR102252638B1 (en) 2021-05-17
JP2016212099A (en) 2016-12-15
KR20160130643A (en) 2016-11-14

Similar Documents

Publication Publication Date Title
US20130230377A1 (en) Pick and place apparatus for electronic device inspection equipment, picking apparatus thereof, and method for loading electronic devices onto loading element
TWI503557B (en) Insert for test handler
KR102364598B1 (en) Insert for test handler
KR20240027655A (en) Test tray of handler for testing electronic devices
US9024649B2 (en) Insert for semiconductor package and testing apparatus with the same
CN105562355A (en) Pushing apparatus for sorting machine and sorting machine
KR20170142610A (en) Insert assembly of receiving semiconductor device and test tray having the same
US11237207B2 (en) Semiconductor test socket with a floating plate and latch for holding the semiconductor device
KR20140024495A (en) Insert for test handler
KR101968985B1 (en) Insert for test handler
KR102471835B1 (en) Insert for test handler
TWI604207B (en) Insert for test handler
KR102470315B1 (en) Insert for test handler
KR101715827B1 (en) Insert for test handler
KR100465372B1 (en) Carrier Module for Semiconductor Test Handler
KR100502052B1 (en) Carrier Module
KR20200122469A (en) Insert and test tray of handler for testing electronic components
CN106994445B (en) Test sorting machine
KR102220334B1 (en) Insert assembly for receiving electronic device
KR20190024925A (en) Insert for test handler
KR102287239B1 (en) Apparatus for testing semiconductor devices
KR102229229B1 (en) Insert for test handler
KR20230103390A (en) Wafer for chip level test and test method using the same
KR101494176B1 (en) Test system of semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant