KR102312816B1 - 반도체 장치의 제조방법 및 반도체 장치의 평가방법 - Google Patents

반도체 장치의 제조방법 및 반도체 장치의 평가방법 Download PDF

Info

Publication number
KR102312816B1
KR102312816B1 KR1020197001998A KR20197001998A KR102312816B1 KR 102312816 B1 KR102312816 B1 KR 102312816B1 KR 1020197001998 A KR1020197001998 A KR 1020197001998A KR 20197001998 A KR20197001998 A KR 20197001998A KR 102312816 B1 KR102312816 B1 KR 102312816B1
Authority
KR
South Korea
Prior art keywords
fin structure
semiconductor device
ion implantation
semiconductor
manufacturing
Prior art date
Application number
KR1020197001998A
Other languages
English (en)
Other versions
KR20190032378A (ko
Inventor
츠요시 오츠키
타다시 나카스기
히로시 타케노
카츠요시 스즈키
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20190032378A publication Critical patent/KR20190032378A/ko
Application granted granted Critical
Publication of KR102312816B1 publication Critical patent/KR102312816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 반도체 실리콘기판 상에, Fin구조부를 형성하고, 이 Fin구조부에 이온주입을 행한 후, 반도체 실리콘기판에 회복열처리를 행하고, Fin구조부의 실리콘을 재결정화하는 반도체 장치의 제조방법으로서, 형성하는 Fin구조부의 측벽에 반도체 실리콘의 {111}면의 단면이 나타나지 않도록 Fin구조부를 가공하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 이에 따라, Fin구조부에 이온주입하고, 회복열처리를 행할 때, Fin구조부로의 결함도입을 방지할 수 있는 반도체 장치의 제조방법이 제공된다.

Description

반도체 장치의 제조방법 및 반도체 장치의 평가방법
본 발명은, 반도체 장치의 제조방법 및 평가방법에 관한 것으로, 특히, Fin구조를 갖는 반도체 장치의 제조방법 및 그 반도체 장치의 제조방법으로 제조한 반도체 장치의 평가방법에 관한 것이다.
이온주입기술은 각종 트랜지스터를 비롯한 반도체부품의 제조에 있어서 매우 중요한 수법이다. 그러나, 이는 도펀트가 되는 주입원소를 이온화하여 가속하고, 실리콘에 주입하는 수법이기 때문에, 가속된 이온에 의한 실리콘으로의 데미지가 발생한다. 이 데미지 회피를 위해 여러가지 수법이 검토되고 있는데, 기본은 데미지를 받은 실리콘의 결합(예를 들어 아몰퍼스화된 실리콘)을 재구성하고 단결정화하기에 충분한 고온에서 열처리하여 회복시키는 수법이다.
실리콘기판에 산화막을 형성하여 리소그래피공정 및 에칭공정에 의해 창을 내고(窓開け), 여기에 이온주입으로 확산층을 형성하는 공정으로 제작되는 종래의 평면구조 트랜지스터에서는, 데미지의 회복, 즉, 이온주입층의 재결정화가 매립구조의 저부(底部)와 측벽의 양단으로부터 발생한다.
한편, 첨단품(첨단디바이스)에서 채용되고 있는 Fin구조(기둥상구조)에서는, 이온주입 후의 재결정화가 Fin구조의 저부에서부터만 진행되므로, 쌍정 등의 결함이 생기는 경우가 있다(비특허문헌 1). Fin구조에서는 종래의 매립구조에 비해, 이온주입되는 영역이 매우 작은 점, 및, Fin구조에 균일하게 이온주입하기 위해, 종래의 매립구조와 같이 웨이퍼 수직방향으로부터 뿐만 아니라, 경사방향으로부터도 주입을 행하는 점 등의 특징이 있다. 나아가, 미세화구조로 채용되는 점으로부터, 이온주입 데미지의 회복어닐(회복열처리)이 매우 단시간이 되는 경향이 있다. 이것으로부터 시사되는 바와 같이, Fin구조에서는, 이온주입 후의 데미지 및 결함의 회복이 불충분해질 가능성이 있다.
또한, 비특허문헌 2에는, 실리콘 면방위와 Fin의 형성에 대한 기재가 있다. 여기서, 면방위에 착안하는 이유는, 전자 및 정공의 이동도를 최적화하기 위함이며, 구체적인 적응예가 비특허문헌 2에 정리되어 있다. 그러나, 면방위에 주목하고 있는 이유는, 어디까지나 디바이스성능에 영향을 주는 이동도에 관계하기 때문이며, 이온주입 등의 프로세스에 기인한 결함의 발생 및 제어에 대해서는 언급되어 있지 않다.
xt. Abs. the 13th International Workshop on Junction Technology 2013, p22 Edited by J. -P. Colinge, "FinFETs and Other Multi-Gate Transistors", Springer (2008), p61 M. Tamura and M. Horiuchi : "Lattice Defects in High-dose As Implantation into Localized Si Area", Jpn. J. Appl., Phys., 27, 2209-2217 (1988).
전자 및 정공의 이동도가 높을수록, 소자로서의 성능은 향상이 기대된다. 비특허문헌 2에는, 면방위와 이동도의 관계에 대하여 언급되어 있으며, Fin형성각도(방향)를 변경함으로써 소자의 성능을 향상하는 방법에 대하여 언급되어 있다. 웨이퍼를 회전시킴(Fin구조의 연재(延在)하는 방향의 결정방위를 변경함)으로써, Fin구조부 내의 결함을 회피하는 방법으로는, 결함은 회피할 수 있어도, 캐리어의 이동도를 고려한 경우에, 이 이동도가 희생될 가능성이 있다.
나아가, 상기의 웨이퍼를 회전시키는 방법에 있어서는, 도 6에 나타내는 바와 같이, 웨이퍼를 회전시켜도(Fin구조부의 연재하는 방향을 회전시켜도) Fin구조부의 단부(端部)(네모퉁이(四隅))에는 {111}면이 존재하여, 결함존재율을 저하시킬 수는 있어도, 완전히 없애는 것은 원리적으로 매우 어렵다. 특히 미세화가 진행됨에 따라, Fin구조부의 단부의 결함의 영향정도가 커지는 것을 생각할 수 있다. 한편, 도 6(a1)-(a4)는, Fin구조부의 연재하는 방향이 노치(11)의 방향에 대해 수직인 경우를 나타내고 있고, 도 6(b1)-(b3)은 Fin구조부의 연재하는 방향이 노치(11)의 방향에 대해 45° 회전하고 있는 경우를 나타내고 있다. 여기서, 도 6(a1) 및 (b1)은 노치(11)의 방향과 Fin구조부(도면에서는 L&S라 표기)의 연재하는 방향의 관계를 나타내는 도면이다. 또한, 도 6(a2), (a3), (a4), (b2) 및 (b3)은 Fin구조부에 나타날 수 있는 면방위를 나타내는 도면이다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, Fin구조부에 이온주입하고, 회복열처리를 행할 때, Fin구조부로의 결함도입을 억제할 수 있는 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은, Fin구조부 내의 이온주입결함의 회복과정을 정확하게 평가할 수 있는 반도체 장치의 평가방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 반도체 실리콘기판 상에, Fin구조부를 형성하고, 이 Fin구조부에 이온주입을 행한 후, 상기 반도체 실리콘기판에 회복열처리를 행하고, 상기 Fin구조부의 실리콘을 재결정화하는 반도체 장치의 제조방법으로서,
상기 형성하는 Fin구조부의 측벽에 상기 반도체 실리콘의 {111}면의 단면(端面)이 나타나지 않도록 상기 Fin구조부를 가공하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
이와 같이, 형성하는 Fin구조부의 측벽에 반도체 실리콘의 {111}면의 단면이 나타나지 않도록 Fin구조부를 가공함으로써, Fin구조부 내에 생기는 이온주입 후의 잔류데미지에 의한 결함을 저감할 수 있다.
이때, 상기 형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도가, 상기 반도체 실리콘의 {111}면과 상기 형성하는 Fin구조부의 저면이 이루는 각도보다 작아지도록 상기 Fin구조부를 형성하는 것이 바람직하다.
반도체 실리콘의 {111}면과 형성하는 Fin구조부의 저면이 이루는 각도는, 사용하는 반도체 실리콘기판의 면방위로부터 간단히 이론적으로 구할 수 있다. 이러한 각도보다 작은 각도로 Fin구조부의 측벽과 저면이 이루는 각도를 설정한다면, Fin구조부 내에 생기는 이온주입 후의 잔류데미지에 의한 결함을 보다 확실하게 저감할 수 있다.
또한, 상기 반도체 실리콘기판의 주면의 면방위를 (100)로 하고, 상기 형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도를 54.7° 미만으로 하는 것이 바람직하다.
일반적으로 사용되고 있는 주면의 면방위가 (100)인 반도체 실리콘기판에 있어서, 이러한 각도로 Fin구조부의 측벽을 형성한다면, Fin구조부 내의 이온주입 후의 잔류데미지에 의한 결함을 보다 확실하게 저감할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 상기 반도체 장치의 제조방법으로 제조한 반도체 장치의 상기 Fin구조부의 이온주입에 의한 결함을 평가하는 방법으로서,
상기 회복열처리를 550℃ 이상 650℃ 이하의 온도범위에서 시간을 변경하여 행하고, 이 회복열처리 후에 상기 Fin구조부의 단면(斷面)을 TEM으로 관찰함으로써, 상기 재결정화의 진행과정에 있어서의 이온주입에 의한 결함의 평가를 행하는 것을 특징으로 하는 반도체 장치의 평가방법을 제공한다.
이러한 반도체 장치의 평가방법이면, Fin구조부의 결정성 회복의 과정에서 회복속도의 불균일에 기인하는 결함이 발생하지 않으므로, 이온주입결함의 회복과정을 정확하게 평가하는 것이 가능해진다.
본 발명의 반도체 장치의 제조방법에 따르면, 첨단디바이스에서 채용되는 Fin구조에 있어서, 이온주입 후의 잔류데미지에 의한 결함발생을 방지하는 것이 가능해지고, 미세반도체 프로세스의 구축을 실현할 수 있다. 또한, 본 발명의 반도체 장치의 평가방법에 따르면, 이온주입결함의 회복과정을 정확하게 평가할 수 있다.
도 1은 본 발명의 반도체 장치의 제조방법 및 평가방법의 플로우를 나타내는 개략도이다.
도 2는 L&S와 이온주입의 방향의 관계를 나타내는 개략도이다.
도 3은 측벽각을 54°로 했을 때의, 회복열처리 후의 Fin구조부의 단면TEM사진(도 3(b)는 도 3(a)의 부분확대상)이다(실시예).
도 4는 이온주입 직후의 Fin구조부의 단면의 TEM사진이다.
도 5는 측벽각을 85°로 했을 때의, 회복열처리 후의 Fin구조부의 단면TEM사진(도 5(b)는 도 5(a)의 부분확대상)이다(비교예).
도 6은 Fin구조에서의 {111}면 상태를 나타내는 모식도이다.
이하, 본 발명에 대하여, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
본 발명자들은, Fin구조 단부에 잔류하는 이온주입결함(반도체 실리콘기판 상에, Fin구조부를 형성하고, 그 Fin구조부에 이온주입을 행한 후, 반도체 실리콘기판에 회복열처리를 행하고, Fin구조부의 실리콘을 재결정화할 때에 Fin구조부의 단부에 잔류하는 쌍정을 비롯한 이온주입결함)은, 회복열처리의 과정에서 형성된 것으로, Fin구조부에 있어서의 결정성의 회복속도의 차이가 원인이 되고 있는 것으로 추정하였다. 여기서, Fin구조부는 노치가 형성되어 있는 (110)방향을 기준으로 하여, 평행방향 또는 수직방향으로 연재하도록 형성되어 있는 것이 일반적이다.
이 면방위 의존에 대해서는, 주면에 MOS구조를 형성했을 때의 계면준위밀도와 관계가 있으며, (111)면은 계면준위가 많아지고, 채널이동도가 저하되는 문제가 있어, (100)웨이퍼를 채용해 온 경위가 있다(예를 들어, 비특허문헌 2 등). 이 경우, 회복열처리에 있어서의 Fin구조부의 재결정화는 <111>축방향으로 성장한다.
이 <111>축방향의 결정성의 회복은 (111)면 전체의 결정성이 회복되고 나서 다음의 (111)면의 결정성이 회복되는 패싯성장기구가 된다. 이때, Fin구조부의 온도분포가 불균일한 열환경에서는, (111)면 전체의 결정성의 회복이 종료되지 않은 상태에서 다음의 (111)면의 결정성의 회복이 개시되어 버려, 결정성이 완전히 회복되지 않은 상태에서 결정성장(결정성의 회복)이 진행되어 버린다. 그 결과, Fin구조부에 이온주입결함(이온주입 후의 잔류데미지에 의한 결함)이 잔류하기 쉬워진다고 본 발명자들은 추정하였다. 그리고, Fin구조부에 있어서 <111>축방향으로 결정성장을 하지 않도록 한다면, 이온주입결함의 잔류를 방지할 수 있는 것을 발견하여, 본 발명을 완성시켰다. 특히, (100)웨이퍼를 사용한 경우에는, Fin구조부의 측벽각(형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도)을 54.7° 미만으로 함으로써, (111)면이 Fin구조부 내에 생기는 것을 회피하고, 이온주입결함의 잔류를 방지할 수 있다.
다음에, 본 발명의 반도체 장치의 제조방법 및 평가방법에 대하여, 도 1을 참조하여 상세하게 설명한다. 본 발명의 반도체 장치의 제조방법은, 반도체 실리콘기판 상에, 위에 볼록형상을 갖는 Fin구조부를 형성하고(도 1의 A), 그 Fin구조부에 이온주입을 행한(도 1의 B) 후에, 반도체 실리콘기판에 회복열처리를 행하고(도 1의 C), Fin구조부의 실리콘을 재결정화하는 반도체 장치의 제조방법이다. 본 발명은, 도 1의 A의 공정에 있어서, 형성하는 Fin구조부의 측벽에 반도체 실리콘의 {111}면의 단면이 나타나지 않도록 Fin구조부를 가공한다. 이와 같이 Fin구조부를 가공함으로써, Fin구조부 내에 생긴 이온주입 후의 잔류데미지에 의한 결함을 저감할 수 있다. 즉, 이온주입에 의해 주입영역이 아몰퍼스화되고, 그 후의 회복열처리에 있어서, 아몰퍼스화된 실리콘이 단결정화될 때에, 특히 면밀도가 큰 (111)면의 단면이 측벽부에 생기지 않게 함으로써, 재결정화속도의 차이에 따른 결함형성을 방지하는 것이 가능해진다.
또한, 공정A에 있어서, 형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도가, 반도체 실리콘의 {111}면과 형성하는 Fin구조부의 저면이 이루는 각도보다 작아지도록 Fin구조부를 형성하는 것이 바람직하다. 반도체 실리콘의 {111}면과 형성하는 Fin구조부의 저면이 이루는 각도는, 사용하는 반도체 실리콘기판의 면방위로부터 이론적으로 간단하게 구할 수 있다. 이러한 각도보다 작은 각도로 Fin구조부의 측벽과 저면이 이루는 각도를 설정한다면, Fin구조부 내에 생기는 이온주입 후의 잔류데미지에 의한 결함을 확실하게 저감할 수 있다. 또한, 이러한 Fin구조부는 용이하게 형성할 수 있다.
또한, 상기 반도체 실리콘기판의 주면의 면방위를 (100)으로 하고, 상기 형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도를 54.7° 미만으로 하는 것이 바람직하다. 일반적으로 사용되고 있는 주면의 면방위가 (100)인 반도체 실리콘기판에 있어서, 이러한 각도로 Fin구조부의 측벽을 형성한다면, Fin구조부 내의 이온주입 후의 잔류데미지에 의한 결함을 보다 확실하게 저감할 수 있다.
구체적으로는, 이하의 수순에 따라, 상기 서술한 Fin구조부의 형성, 이온주입, 및 회복열처리를 행할 수 있다. 우선, 주면이 (100)이고 노치가 (110)방향으로 형성되어 있는 반도체 실리콘기판을 준비하고, 포토리소그래피를 행한 후에, 드라이에칭을 행하고, 실리콘기판 상에 Fin구조부를 형성한다. 이때, Fin구조부의 측벽에 (111)면의 단면이 나타나지 않도록, 측벽각을 54.7° 미만이 되도록 가공한다. 다음에, 이 Fin구조에 이온주입을 행하는데, 종래의 정면(바로 위)으로부터 뿐만 아니라, Fin구조의 측벽으로도 도펀트를 주입할 필요가 있다는 점에서, 연직방향으로부터 45° 경사진 각도로부터 Fin구조의 좌우의 측벽에도 이온을 넣고(打ちこみ), Fin구조 전체에 도펀트를 주입한다. 그 후, 결함회복과 활성화를 겸한 어닐(회복열처리)을 행한다. 통상의 디바이스의 어닐에서는, FLA(플래시램프어닐)와 같은 수밀리초라고 하는 단시간어닐이나, RTA(급속가열·급속냉각열처리)라고 하는 수초의 어닐이 행해진다. 이러한 열처리를 실시해도, Fin구조의 선단부를 비롯 Fin구조 내에는, 측벽각이 54.7° 이상이면, 이온주입으로 생긴 결함이 잔류하지만, Fin구조의 측벽각을 54.7° 미만으로 하면, Fin구조의 선단부의 결함의 잔류를 방지할 수 있다.
이온주입 후에는, Fin구조 내의 실리콘은 아몰퍼스가 되고, 이것의 재결정화가 이온주입 후의 어닐로 발생하는데, Fin구조에서는 재결정화의 종(種)이 되는 단결정부가 Fin구조의 하부에 밖에 없어, 회복열처리에 의한 Fin구조부의 재결정화는 하부의 단결정부분으로부터 진행되어 간다. 이때, Fin구조부의 내부에서는 재결정화의 속도가 상이한 것으로 생각된다(비특허문헌 3). 그러므로, <111>축방향으로 성장하면 이온주입결함이 잔류하기 쉬워진다.
이에 반해, <111>축방향으로 성장시키지 않으면, Fin구조부의 내부의 재결정화속도에 차이가 있다 하더라도, 확실하게 재결정화가 진행되므로, 이온주입결함의 잔류를 방지할 수 있다.
또한, 본 발명의 반도체 장치의 평가방법은, 상기 서술한 반도체 장치의 제조방법으로 제조한 반도체 장치의 Fin구조부의 이온주입에 의한 결함을 평가하는 방법이며, 회복열처리를 550℃ 이상 650℃ 이하의 온도범위에서 시간을 변경하여 행하고, 회복열처리 후에 Fin구조부의 단면을 TEM(Transmission Electron Microscope)으로 관찰함으로써(도 1의 D), 재결정화의 진행과정에 있어서의 이온주입에 의한 결함의 평가를 행하는 평가방법이다. 이러한 반도체 장치의 평가방법이면, Fin구조부의 결정성회복의 과정에서 회복속도의 불균일에 기인하는 결함이 생기지 않으므로, 이온주입결함의 회복과정을 정확하게 평가하는 것이 가능해진다.
재결정화의 과정에서 Fin구조부에 도입되는 쌍정 등의 결함을 평가하기 위해, 본 발명의 반도체 장치의 제조방법에서는, 종래의 실리콘기판으로의 매립확산이 아닌, 실리콘의 Fin구조에 이온주입을 행하고, 이에 따라 아몰퍼스화된 실리콘을 회복열처리하여, 재결정화를 행하고, 그때에, 본 발명의 반도체 장치의 제조방법을 적용한다. 그리고, 제조된 반도체 장치를, 550℃ 내지 650℃의 온도범위에서 시간을 변경하여 어닐하고, 그 후, TEM관찰을 행하면, 미세화된 최첨단 프로세스를 이용하지 않더라도, Fin단부의 결함거동을 간편하게 평가 및 검토하는 것이 가능하다.
이때, 회복열처리의 온도가 550℃ 미만이면, 재결정화가 진행되지 않게 되어, 평가가 곤란해진다. 또한, 회복열처리의 온도가 650℃를 초과하면, 재결정화의 속도가 너무 빨라져, 회복과정을 상세하게 관찰하는 것이 곤란해진다. 이와 같이, 결함거동의 검토를 위해, 아몰퍼스실리콘이 단결정화하는 속도를 억제하는, 즉, 적당히 저온에서의 어닐을 행함으로써, 결함거동을 보다 상세하게 조사검토하는 것이 가능해진다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
(실시예)
주면의 면방위가 (100)이고, 저항률 10Ω·cm의 보론도프한 직경 200mm의 실리콘기판을 준비하였다. 우선, 이 실리콘기판에 레지스트를 도포하고, 포토리소그래피를 행하였다. 이때의 노치위치는 (110)방향이고, L&S(Fin구조의 라인과 스페이스가 교대로 있는 패턴)는 그대로 (110)방향으로 형성하였다. 포토리소그래피에 있어서는 네거티브레지스트를 선택하고, L&S가 1.2μm인 패턴을 실리콘기판의 면내에 형성하였다. 이 레지스트가 부착된 웨이퍼를 드라이에칭으로 에칭하고, 황산과산화수소혼합액으로 레지스트를 제거 후, RCA세정을 실시하였다. 이때의 드라이에칭조건은, CF4베이스로 하여 압력 3000mTorr(400Pa), 300W의 출력조건으로 하였다.
이 웨이퍼에 가속전압(가속에너지)을 450keV, 도즈량을 1×1015atoms/cm2로 하여, As를 L&S의 직상(直上)과 좌우의 3방향으로부터 넣었다. 도 2에, 실리콘기판(10)에 형성한 L&S와 이온주입의 방향의 관계를 나타내었다. 단, 도 2에서는 진상(眞上)방향의 이온주입은 표시를 생략하고 있다.
이렇게 하여 제작한 의사적인 Fin구조에서는, Fin구조부의 측벽각이 (111)면이 노출되는 각도보다 약간 작은 54°가 되었다. 그리고, 이 실리콘기판을 1200℃, 10초, 어닐분위기N2의 조건에서, RTA장치를 이용하여 어닐하고, 결함의 회복상황을 단면TEM에 의해 관찰하였다. 그 결과를 도 3(a) 및 (b)(도 3(b)는 (a)의 부분확대상)에 나타낸다. 도 3(a) 및 (b)로부터, 본 발명의 반도체 장치의 제조방법을 적용한 경우, Fin구조부에는 결함이 존재하지 않는 것을 알 수 있었다. 한편, 본 실시예에 있어서, 결함의 평가를 행한 것은 의사적인 Fin구조이며, FinFET 그 자체는 아니나, 이 의사적인 Fin구조에 대하여 얻어진 결과는, 실제의 FinFET에 있어서도 얻어지는 것으로 생각된다.
(비교예)
주면의 면방위가 (100)이고, 저항률 10Ω·cm의 보론도프한 직경 200mm의 실리콘기판을 준비하였다. 우선, 이 실리콘기판에 레지스트를 도포하고, 포토리소그래피를 행하였다. 이때의 노치위치는 (110)방향이고, L&S는 그대로 (110)방향으로 형성하였다. 포토리소그래피에 있어서는 네거티브레지스트를 선택하고, L&S가 1.2μm인 패턴을 실리콘기판의 면내에 형성하였다. 이 레지스트가 부착된 웨이퍼를 드라이에칭으로 에칭하고, 황산과산화수소혼합액으로 레지스트를 제거 후, RCA세정을 실시하였다. 이때의 드라이에칭조건은, HBr과 Cl2를 1:1로 하여, 압력 1200mTorr(160Pa), 300W의 출력조건으로 하였다. 이 웨이퍼에 가속전압(가속에너지)을 450keV, 도즈량을 1×1015atoms/cm2로 하여 As를 L&S의 직상과 좌우의 3방향으로부터 넣었다. 이 구조의 단면도를 도 4에 나타낸다. 도 4에 있어서, 콘트라스트가 있는 짙은 검은 부분이, As주입에 의해 실리콘이 아몰퍼스화된 부분이다.
이렇게 하여 제작한 의사적인 Fin구조에서는, Fin구조부의 측벽각이 85°가 되었다. 그리고, 이 실리콘기판을 1200℃, 10초, 어닐분위기N2의 조건에서, RTA장치를 이용하여 어닐하고, 결함의 회복상황을 단면TEM에 의해 관찰하였다. 그 결과를 도 5(a) 및 (b)(도 5(b)는 (a)의 부분확대상)에 나타낸다. 비교예에서는, Fin구조부의 단부에 결함이 잔류해 있는 모습이 관찰되었다.
이상과 같이, 본 발명의 반도체 장치의 제조방법을 적용한 실시예에서는, 회복열처리를 행한 후에 Fin구조부의 내부에 결함은 관찰되지 않았다. 이에 반해, 비교예에 있어서는 결함의 잔류가 명료하게 관찰되었다. 이 결과들로부터, 본 발명의 반도체 장치의 제조방법에서는, Fin구조부에 있어서 이온주입 후의 잔류데미지에 의한 결함발생을 방지할 수 있는 것을 확인하였다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 반도체 실리콘기판 상에, Fin구조부를 형성하고, 이 Fin구조부에 이온주입을 행한 후, 상기 반도체 실리콘기판에 회복열처리를 행하고, 상기 Fin구조부의 실리콘을 재결정화하는 반도체 장치의 제조방법으로서,
    상기 형성하는 Fin구조부의 측벽에 상기 반도체 실리콘의 {111}면의 단면이 나타나지 않도록 상기 Fin구조부를 가공할 때,
    상기 반도체 실리콘기판의 주면의 면방위를 (100)으로 하고, 상기 형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도를 54.7° 미만으로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 형성하는 Fin구조부의 측벽과 이 형성하는 Fin구조부의 저면이 이루는 각도가, 상기 반도체 실리콘의 {111}면과 상기 형성하는 Fin구조부의 저면이 이루는 각도보다 작아지도록 상기 Fin구조부를 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1 항 또는 제 2 항에 기재된 반도체 장치의 제조방법으로 제조한 반도체 장치의 상기 Fin구조부의 이온주입에 의한 결함을 평가하는 방법으로서,
    상기 회복열처리를 550℃ 이상 650℃ 이하의 온도범위에서 시간을 변경하여 행하고, 이 회복열처리 후에 상기 Fin구조부의 단면을 TEM으로 관찰함으로써, 상기 재결정화의 진행과정에 있어서의 이온주입에 의한 결함의 평가를 행하는 것을 특징으로 하는 반도체 장치의 평가방법.
KR1020197001998A 2016-07-26 2017-07-03 반도체 장치의 제조방법 및 반도체 장치의 평가방법 KR102312816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016145979A JP6547702B2 (ja) 2016-07-26 2016-07-26 半導体装置の製造方法及び半導体装置の評価方法
JPJP-P-2016-145979 2016-07-26
PCT/JP2017/024362 WO2018020961A1 (ja) 2016-07-26 2017-07-03 半導体装置の製造方法及び半導体装置の評価方法

Publications (2)

Publication Number Publication Date
KR20190032378A KR20190032378A (ko) 2019-03-27
KR102312816B1 true KR102312816B1 (ko) 2021-10-15

Family

ID=61016004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197001998A KR102312816B1 (ko) 2016-07-26 2017-07-03 반도체 장치의 제조방법 및 반도체 장치의 평가방법

Country Status (5)

Country Link
US (1) US10886129B2 (ko)
JP (1) JP6547702B2 (ko)
KR (1) KR102312816B1 (ko)
CN (1) CN109564856B (ko)
WO (1) WO2018020961A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102171971B1 (ko) 2018-02-06 2020-10-30 스미또모 베이크라이트 가부시키가이샤 반도체 봉지용 수지 조성물, 반도체 장치, 및 반도체 봉지용 수지 조성물의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140087547A1 (en) * 2012-09-21 2014-03-27 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device, annealing device, and annealing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2489597A1 (fr) * 1980-08-29 1982-03-05 Radiotechnique Compelec Cellule solaire a face photosensible rainuree
JPS60145665A (ja) 1984-01-09 1985-08-01 Sony Corp 薄膜トランジスタ
WO1997006564A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif a semiconducteur et procede de fabrication
JP2002158357A (ja) 2000-11-16 2002-05-31 Sony Corp Ｓｏｉ型半導体装置及びその製造方法
US7259425B2 (en) 2003-01-23 2007-08-21 Advanced Micro Devices, Inc. Tri-gate and gate around MOSFET devices and methods for making same
KR100585131B1 (ko) 2004-02-20 2006-06-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2005236305A (ja) 2004-02-20 2005-09-02 Samsung Electronics Co Ltd トリプルゲートトランジスタを有する半導体素子及びその製造方法
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
KR101342476B1 (ko) * 2007-05-24 2013-12-17 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 기억 소자 및 그 프로그램 전압의 저감 방법과 판독 방법
CN102272905B (zh) * 2009-02-12 2014-01-29 松下电器产业株式会社 半导体装置及其制造方法
JP2013197342A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体装置および半導体装置の製造方法
KR101909204B1 (ko) 2012-06-25 2018-10-17 삼성전자 주식회사 내장된 스트레인-유도 패턴을 갖는 반도체 소자 및 그 형성 방법
US9024368B1 (en) * 2013-11-14 2015-05-05 Globalfoundries Inc. Fin-type transistor structures with extended embedded stress elements and fabrication methods
US9412850B1 (en) * 2015-01-15 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of trimming fin structure
JP6323383B2 (ja) 2015-04-15 2018-05-16 信越半導体株式会社 半導体装置の評価方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140087547A1 (en) * 2012-09-21 2014-03-27 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device, annealing device, and annealing method

Also Published As

Publication number Publication date
CN109564856B (zh) 2023-04-18
US20190267239A1 (en) 2019-08-29
CN109564856A (zh) 2019-04-02
KR20190032378A (ko) 2019-03-27
JP6547702B2 (ja) 2019-07-24
JP2018018872A (ja) 2018-02-01
US10886129B2 (en) 2021-01-05
WO2018020961A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
US8557692B2 (en) FinFET LDD and source drain implant technique
US9349862B2 (en) Method of fabricating semiconductor devices
TWI493630B (zh) 用於在相同晶片上形成具有各種摻雜之鰭式場效電晶體之方法及結構
TWI475600B (zh) 鰭型場效電晶體裝置及多重閘極電晶體裝置的形成方法
CN107799422B (zh) 形成半导体器件的方法
KR101868803B1 (ko) 스트레스 기억 기술(ｓｍｔ)을 이용한 반도체 장치의 제조 방법
TW201724217A (zh) 半導體結構與其製造方法
JP2003347399A (ja) 半導体基板の製造方法
US20150115371A1 (en) Finfet semiconductor structures and methods of fabricating same
US20160197182A1 (en) Finfet and method for forming the same
TWI763691B (zh) 半導體元件與半導體元件的製造方法
TWI596649B (zh) 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法
KR102312816B1 (ko) 반도체 장치의 제조방법 및 반도체 장치의 평가방법
JP2011165859A (ja) 半導体装置及びその製造方法
JP6323383B2 (ja) 半導体装置の評価方法
CN102790013B (zh) Cmos晶体管的制作方法
US9117675B2 (en) Semiconductor device production method
KR101131418B1 (ko) 반도체 소자 및 이의 제조 방법
CN113838857B (zh) 三维存储器及制备三维存储器的方法
JP2012204838A (ja) 半導体装置
US11424164B2 (en) Enhanced etch resistance for insulator layers implanted with low energy ions
JP2011077066A (ja) 半導体基板の製造方法
JP4826993B2 (ja) ｐ型シリコン単結晶ウェーハの製造方法
KR101017042B1 (ko) 반도체 소자의 제조 방법
US20210013028A1 (en) Pre-processing method, method for forming metal silicide and semiconductor processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right