KR102294210B1 - 전지 경계로부터 연장되는 금속층 부분을 가진 표준 전지를 구현하는 집적 회로 - Google Patents
전지 경계로부터 연장되는 금속층 부분을 가진 표준 전지를 구현하는 집적 회로 Download PDFInfo
- Publication number
- KR102294210B1 KR102294210B1 KR1020197003688A KR20197003688A KR102294210B1 KR 102294210 B1 KR102294210 B1 KR 102294210B1 KR 1020197003688 A KR1020197003688 A KR 1020197003688A KR 20197003688 A KR20197003688 A KR 20197003688A KR 102294210 B1 KR102294210 B1 KR 102294210B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- metal
- edge
- boundary
- distance
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 224
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 238000013461 design Methods 0.000 description 75
- 238000003860 storage Methods 0.000 description 15
- 230000007717 exclusion Effects 0.000 description 14
- 230000008901 benefit Effects 0.000 description 11
- 238000013459 approach Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
- H01L2027/11868—Macro-architecture
- H01L2027/11874—Layout specification, i.e. inner core region
- H01L2027/11875—Wiring region, routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Architecture (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
집적 회로 구조체를 제조하는 컴퓨터-구현 방법은 표준 전지 라이브러리로부터 제1 전지[200]를 선택하는 단계를 포함하고, 제1 전지는 전지 경계[212]를 갖고 그리고 금속층의 제1 금속 트랙[222]에서 금속 부분을 포함하고, 금속 부분은 방향을 따라 연장되고 그리고 전지 경계의 제1 에지를 넘어 명시된 거리[228]에서 종결된다. 방법은 제1 전지를 집적 회로 구조체에 대한 물리적 레이아웃의 제1 위치에 배치하는 단계를 더 포함한다.
Description
본 개시내용은 일반적으로 집적 회로 디바이스, 더 구체적으로, 집적 회로 디바이스의 표준-전지 기반 디자인 및 제조에 관한 것이다.
전지-기반 디자인 방법론은 응용 주문형 집적 회로(application-specific integrated circuit: ASIC), 시스템-온-칩(Systems-on-a-chip: SoC) 및 다른 복잡한 집적 회로(integrated circuit: IC) 구조체가 IC 구조체의 디지털 기능을 요약함으로써 효율적으로 디자인되게 한다. 이러한 방법론에서, 표준 전지는 게이트-레벨 구성요소와 기능 레벨로 표준화된 상호연결 구조체의 집합체이다. 보통 사전-디자인되고 그리고 사전-검증되고, 그리고 이어서 라이브러리에 수집되는 상이한 기능을 제공하는 복수의 표준 전지가 있다. 그래서 전자 디자인 자동화(electronic design automation: EDA) 툴은 집적 회로(IC)의 물리적 레이아웃(physical layout)을 디자인할 때 이 표준 전지 라이브러리를 사용할 수도 있다. 하나의 이러한 EDA 툴은 표준 전지 라이브러리로 나타낸 전지로부터 IC 디자인의 물리적 레이아웃을 구축하는, 위치설정 및 루트 툴(place and route tool)이다. 위치설정 및 루트 툴은 전지를 나란히 배치하고 그리고 IC 디자인의 대응하는 논리를 구현하기 위한 명시된 방식으로 전지를 전기적으로 연결하도록 라우팅 툴을 사용한다.
표준 전지를 사용하는 IC 디자인이 반도체 파운드리(semiconductor foundry)에 의해 제작될 수 있는 것을 보장하기 위해서, 반도체 파운드리는 보통 명시된 기술 과정에 적용되는 디자인 규칙의 세트를 디자이너에게 공급하고, 이 디자인 규칙은 IC 디자인의 물리적 레이아웃 내에서 물리적 구성요소에 대한 간격, 폭, 동봉 및 연장과 관계된 다양한 매개변수를 명시한다. 따라서 디자인 규칙 점검(design rule check: DRC) 툴은 명시된 디자인 규칙을 IC 디자인에 적용하여 모든 디자인 규칙이 충족되는 것을 검증하고 따라서 명시된 기술 과정을 사용하여 디자인될 때 IC가 제조될 수도 있다.
본 개시내용이 더 잘 이해될 수도 있고, 그리고 본 개시내용의 수많은 특징 및 이점이 첨부된 도면을 참조함으로써 당업자에게 분명해진다. 상이한 도면에서 동일한 참조 부호의 사용은 유사하거나 또는 동일한 항목을 나타낸다.
도 1은 일부 실시형태에 따른, 디자인 규칙 점검을 위반한 예시적인 2-전지 레이아웃 및 디자인 규칙 점검 위반을 완화하기 위한 대응하는 종래의 표준 전지 디자인을 예시하는 도면.
도 2는 일부 실시형태에 따른, 전지 경계를 넘어 금속 부분의 연장을 허용하는 금속 트랙을 가진 예시적인 전지 레이아웃을 예시하는 도면.
도 3은 일부 실시형태에 따른, 금속 트랙과 중첩되는 금속 부분을 가진 2개의 인접한 전지의 예시적인 레이아웃을 예시하는 도면.
도 4는 일부 실시형태에 따른, 도 2의 전지 레이아웃으로 제조된 확장된 금속(1)(M1)층 대 금속(2)(M2)층의 연결부를 예시하는 도면.
도 5는 일부 실시형태에 따른, 집적 회로 구조체를 디자인 및 제조하기 위한 방법을 예시하는 흐름도.
도 1은 일부 실시형태에 따른, 디자인 규칙 점검을 위반한 예시적인 2-전지 레이아웃 및 디자인 규칙 점검 위반을 완화하기 위한 대응하는 종래의 표준 전지 디자인을 예시하는 도면.
도 2는 일부 실시형태에 따른, 전지 경계를 넘어 금속 부분의 연장을 허용하는 금속 트랙을 가진 예시적인 전지 레이아웃을 예시하는 도면.
도 3은 일부 실시형태에 따른, 금속 트랙과 중첩되는 금속 부분을 가진 2개의 인접한 전지의 예시적인 레이아웃을 예시하는 도면.
도 4는 일부 실시형태에 따른, 도 2의 전지 레이아웃으로 제조된 확장된 금속(1)(M1)층 대 금속(2)(M2)층의 연결부를 예시하는 도면.
도 5는 일부 실시형태에 따른, 집적 회로 구조체를 디자인 및 제조하기 위한 방법을 예시하는 흐름도.
전지-기반 방법론을 사용하는 IC 구조체의 디자인 및 제조 과정은 보통 명시된 기술 과정 동안 반도체 파운드리에 의해 제공된 다양한 디자인 규칙을 고려하여 IC 디자인의 물리적 레이아웃의 검증을 수반한다. 이 디자인 규칙은 종종 금속(1)(M1)층에서 인접한 또는 근접한 전지의 금속 부분 간의 다른 상호연결부 및 간격과 관계된 디자인 규칙의 하위 세트를 포함한다. 도 1은 이러한 디자인 규칙의 실시예, 및 이러한 규칙을 따르기 위한 표준 전지 디자인에 대한 종래의 방식을 예시한다.
도 1의 평면도(100)로 도시된 바와 같이, 전지-기반 방법론을 사용하는 IC 구조체에 대한 물리적 레이아웃은 보통 도시된 인접한 표준 전지(101, 102)(도 1의 배향에 관하여 수직 배열을 가진 열을 가짐)와 같이, 2개 이상의 표준 전지의 일렬의 배치를 수반한다. 보통, 각각의 표준 전지는 IC 디자인의 대응하는 기능(예를 들어, 부린 논리 기능(Boolean logic function) 또는 저장 기능)을 나타내고 그리고 트랜지스터 구성요소 및 전지의 다양한 트랜지스터 구성요소를 연결하는 전도성 상호연결부로 형성된다. 이와 같이, 각각의 전지는 반도체 기판에 형성된 하나 이상의 P-유형 또는 N-유형 활성 구역 또는 실리콘-온-절연체(silicon-on-insulator: SOI) 구현을 위해, 도핑된 또는 미도핑된 반도체 재료의 에피택셜층을 포함하는 전지 경계를 갖는다. 활성 구역 및 다른 구조체(미도시)와 함께 전지의 트랜지스터 또는 다른 회로 구성요소를 형성하는, 다결정 실리콘("폴리실리콘") 부분(또는 금속 게이트 부분)이 기판 및 기판 내에 포함된 활성 구역 위에 형성된다.
이어서 하나 이상의 금속층이 활성 영역 위에 형성되고 그리고 하나 이상의 층에 금속 부분을 형성하도록 패터닝되고, 이 금속 부분은 전지 내의 회로 구성요소를 상호 연결하도록 또는 전지 간의 회로 구성요소를 상호 연결하도록 기능한다. 각각의 전지는 금속 부분이 미리 결정된 금속층에서 차지할 수도 있는 위치 및 치수를 획정하는 복수의 금속 트랙을 포함한다. 예시를 위해서, 도면(100)으로 도시된 바와 같이, 금속(1)(M1)층에 대해, 전지(101)는 에지(107)로부터 전지(101)에 대한 전지 경계(110)의 대향 에지(108)로 연장되는 금속 트랙(103, 104, 105, 106)을 포함하고, 반면에 전지(102)는 M1층에 대해, 에지(114)로부터 전지(102)에 대한 전지 경계(116)의 대향 에지(115)로 연장되는 금속 트랙(111, 112, 113)을 포함한다.
많은 리소그래피 제조 과정에서, 적어도 하나의 금속 부분을 포함하기 위한 금속 트랙이 금속으로 충전되고, 그리고 이어서 하나 이상의 절단 마스크(cut mask)(또는 "트림(trim)" 마스크)가 미리 결정된 금속층에 금속 부분의 의도된 패턴을 형성하도록 금속 트랙 내의 금속을 패터닝하도록 사용된다. 이 절단 마스크는 또한 근접한 또는 인접한 전지의 금속 부분 간의 쇼트(short) 또는 다른 바람직하지 않은 전기적 상호연결을 방지하도록 전지 경계에서 금속을 절단하도록 사용된다. 예시를 위해서, 하나 이상의 절단 마스크는 전지(101)의 M1 금속 부분을 전지(102)의 M1 금속 부분으로부터 전기적으로 절연시키도록(그 역도 가능) 전지 경계(110, 116)에 금속 절단부(117, 118)를 도입할 수도 있다.
전지(101, 102)를 포함하는 IC 구조체를 제조하도록 사용되게 명시된 특정한 기술 과정과 관련하여, 반도체 파운드리는 다양한 경계의 금속 절단부의 위치에 관하여 금속 부분의 종단부와 관계된 디자인 규칙을 포함하는 디자인 규칙의 세트를 공급할 수도 있다. 예시를 위해서, 디자인 규칙 세트는 인접한 전지의 동일한 트랙 내의 2개의 금속 부분의 팁이 서로에 대해 바로 근접하지(즉, 금속이 인접한 전지 경계에 걸쳐 연속적으로 이어지지) 않는다면, 팁이 보통 금속 절단층의 폭을 나타내는 최소 거리만큼 떨어져 있어야 한다는 것을 명시하는 팁-대-팁 최소 거리 필요조건을 포함할 수도 있다. 그렇지 않으면, 팁 간격이 금속 절단부에 의해 생성되지 않는다면, 디자이너는 팁이 절단층의 폭보다 일반적으로 큰-때때로 상당히 큰-충분한 거리만큼 간격을 두는 것을 보장해야 한다. 언급한 바와 같이, 금속이 연속적일 수 있고 따라서 절단층으로 절단될 수 있다는 것을 보증하는 것은 항상 가능하진 않다. 그래서 이러한 경우에 발명자는 표준적인 팁-대-팁 간격이 관찰되는 것을 보장해야 한다. 도면(100)을 사용하여 예시하기 위해서, 전지(101)의 금속 트랙(104) 내의 금속 부분(122)은 전지(102)의 대응하는 금속 트랙(111) 내의 금속 부분의 인접한 팁이 없는 동안 금속 부분(122)의 팁이 금속 절단부(118)의 구역에서 종결되기 때문에 전지 경계 디자인 규칙 위반(124)을 트리거링할 것이다. 마찬가지로, 전지(101)의 금속 트랙(106) 내의 금속 부분(126) 및 전지(102)의 금속 트랙(113) 내의 금속 부분(128)은 함께, 금속 부분(126, 128)의 마주보는 팁이 최소 명시된 거리만큼 떨어져 있지 않기 때문에(연속적인 금속 부분이 금속 절단부(118)에 걸쳐 형성되도록 팁이 바로 인접한다고 고려하면) 팁-대-팁 최소 거리 디자인 규칙 위반(130)을 트리거링할 것이다. 대조적으로, 금속 트랙(105) 내의 금속 부분(132) 및 금속 트랙(112) 내의 금속 부분(134)의 마주보는 팁 둘 다가 금속 절단부(118)의 구역에서 종결될지라도, 금속 부분(132, 134)의 팁은 서로 바로 인접하고 따라서 금속 절단부(118)에 걸쳐 연속적이고, 그리고 따라서 금속 부분의 팁의 치수 관계와 관계된 디자인 규칙의 위반을 방지하고 그리고 전지 경계에서 절단되는, 연속적인 금속 부분을 함께 형성한다.
이러한 M1층에 대한 경계-관련된 디자인 규칙은 도 1의 도면(140)으로 모범적으로 예시된 바와 같은 표준 전지에 대한 종래의 M1층 방식을 발생시켰다. 도면(140)으로 표현된 레이아웃 뷰로 도시된 바와 같이, 종래의 표준 전지 디자인은 동일한 열의 또 다른 전지와 인접할 수도 있는 전지(142)의 각각의 에지 상의 인접 오프셋 구역(예를 들어, 전지 경계(152)의 대향 에지(148, 150)에서의 인접 오프셋 구역(144, 146), 각각)을 채용함으로써 경계-관련된 디자인 규칙을 해결한다. 이 방식으로, 금속 부분은 전지 경계(예를 들어, 금속 부분(154))에서 종결될 수도 있거나 또는 인접 오프셋 구역의 쇼트(예를 들어, 금속 부분(156, 158))로 종결될 수도 있지만, 인접 오프셋 구역 내에서 종결되지 않을 수도 있다. 인접 오프셋 구역의 길이는 디자인 규칙에 의해 요구된 최소 팁-대-팁 간격의 대략 절반으로 설정된다. 따라서, 120㎚(나노미터)의 최소 팁-대-팁 간격을 가정하면, 인접 오프셋 구역의 길이는 대략 60㎚로 설정될 수도 있고, 따라서 2개의 전지가 근접한 위치에 배치될 때, 2개의 마주보는 인접 오프셋 구역은 함께 120㎚ 최소 팁-대-팁 간격을 제공한다.
경계-관련된 디자인 규칙을 다루는 동안, 이 종래의 M1 디자인 방식은 다양한 비효율을 내놓는다. 우선 한 가지에 대해, 하나의 금속 트랙 내의 금속 부분이 전지 경계의 에지에서 종결된다면, 이 에지에서 인접한 전지는 또한 금속이 금속 절단부에 걸쳐 연속적으로 연장되어야 하는 디자인 규칙을 충족시키도록 에지 경계에서 종결되는 대응하는 트랙 내의 금속 부분을 가져야 한다. 이것은 표준 전지 디자인의 융통성을 제한한다. 하나의 해결책은 모든 M1 금속 부분이 전지 경계 상에서 에지로부터 에지로 연장되게 하는 것이다. 그러나, 모든 금속 부분이 전지 경계에서 절단되어야 할 것이고 따라서 금속 트랙을 완전히 점유할 것이기 때문에 이것은 금속 트랙 내의 임의의 M1 라우팅의 사용을 방지한다. 대조적으로, 대향 인접 오프셋 구역 전에 종결되는 더 짧은 M1 금속 부분을 사용하는 것이 경계 절단 디자인 규칙의 위반을 방지할 수도 있고 그리고 팁-대-팁 간격 디자인 규칙을 고수할 수도 있지만, 이러한 비교적 짧은 금속 부분은 도 4를 참조하여 아래에 더 상세히 설명되는 바와 같이, 비교적 짧은 길이에 기인하여 더 높은 금속층(금속(2)(M2) 그리고 그 이상)에 비교적 제한된 핀 접근을 하게 한다.
도 2는 일부 실시형태에 따른, 경계 절단 디자인 규칙 및 팁-대-팁 간격 디자인 규칙을 따르면서 또한 M1 라우팅 및 더 높은 금속층에 대한 증가된 핀 접근을 용이하게 하는 개선된 표준 전지 디자인 방식을 예시한다. 도 2에 도시된 물리적 레이아웃으로 도시된 바와 같이, 전지(200)는 하나 이상의 활성 구역(예를 들어, 활성 구역(202, 204)), 폴리실리콘 부분(예를 들어, 폴리실리콘 부분(206, 207, 208, 209, 210, 211)), 및 반도체 기판(201)(또는 SOI 기판) 상에 형성되고 그리고 전지 경계(212) 내에 포함되는 다른 회로 구성요소를 포함하고, 전지 레이아웃은 도시된 바와 같이 직교하는 X 방향과 Y 방향 둘 다로 연장된다. 전지(200)는, M1 금속층에서, Y 방향을 따라 연장되는 복수의 금속 트랙, 예컨대, 금속 트랙(221, 222, 223, 224, 225)을 더 포함한다.
종래의 전지 디자인 방식과 마찬가지로, 각각의 금속 트랙은 금속 부분이 없거나 또는 대응하는 금속 트랙 내에서 연장되는 하나 이상의 금속 부분을 포함한다. 그러나, 종래의 전지 디자인 방식과 달리, 전지(200)의 디자인은 전지 경계 또는 전지 경계로부터의 최소 거리에서 금속 팁의 종단부를 필요로 하는 인접 제외 구역을 포함하지 않는다. 오히려, 도 2의 실시예에 도시된 바와 같이, 전지(200)의 디자인은 M1 금속 부분의 팁이 (1) 전지 경계(212)의 대응하는 에지로부터 적어도 명시된 최소 거리(226)에서 종결되거나 또는 (2) 전지 경계(212)의 대응하는 에지를 넘어 명시된 거리(228)만큼 연장되는 것을 제공한다. 즉, 전지의 전지 경계 내에 전적으로 포함된 인접 오프셋 구역을 사용하기보다는, 전지(200)에 대한 디자인 방식은 전지 경계(212)의 각각의 대향 에지(230, 232)에서, 전지 경계(212) 내로부터 전지 경계를 넘어 대응하는 경계 에지로부터 명시된 거리(228)에 있는 평면으로 연장되는 대응하는 팁 제외 구역(234, 236)을 채용하는 것이다. 각각의 팁 제외 구역에 대해, 금속 부분은 경계 내 에지(240)에서 또는 경계 내 에지 전에 종결되도록 명시되거나 또는 금속 부분은 경계 외 에지(242)에서 전지 경계(212)의 외부에서 종결되어야 한다.
예시를 위해서, 전지(200)의 도시된 예시적인 구현예는 4개의 금속 부분을 포함한다: 트랙(222) 내의 금속 부분(252), 팁 제외 구역(234)의 경계 외 에지(242)에서 종결되는 팁 및 팁 제외 구역(236)의 경계 외 에지(242)에서 종결되는 팁을 가짐; 트랙(223) 내의 금속 부분(253), 팁 제외 구역(234)의 경계 외 에지(242)에서 종결되는 팁 및 팁 제외 구역(236)의 경계 내 에지(240)에서 또는 경계 내 에지 전에 종결되는 팁을 가짐; 트랙(224) 내의 금속 부분(254), 팁 제외 구역(234)의 경계 외 에지(242)에서 종결되는 팁 및 팁 제외 구역(236)의 경계 외 에지(242)에서 종결되는 팁을 가짐; 및 트랙(225) 내의 금속 부분(255), 팁 제외 구역(234)의 경계 내 에지(240)에서 또는 경계 내 에지 전에 종결되는 팁 및 팁 제외 구역(236)의 경계 내 에지(240)에서 또는 경계 내 에지 전에 종결되는 팁을 가짐. 따라서, 4개의 금속 부분(252 내지 255)으로 예시된 바와 같이, 전지(200)의 금속 부분은 경계 내 에지(240)에서 또는 경계 내 에지 전에 종결되거나 또는 전지 경계(212)로부터 경계 외 에지(242)로 연장된다.
이 디자인 방식은 복수의 이점을 갖는다. 금속 부분의 팁이 전지 경계 에지로부터 적어도 최소 거리(226)에서 종결되거나 또는 전지 경계 에지를 넘어 거리(228)만큼 연장되는 것을 보장함으로써, 이 디자인 방식을 채용하는 2개의 근접한 전지는, 하나의 전지 내의 임의의 미리 결정된 금속 부분에 대해, 이 금속 부분의 팁 간의 거리가 다른 전지의 대응하는 트랙 내의 금속 부분의 마주보는 팁으로부터 적어도 최소 명시된 팁-대-팁 거리이거나 또는 하나의 전지의 금속 부분의 팁이 다른 전지의 대응하는 트랙 내로 연장되고, 따라서 M1 금속이 금속 절단부 구역 내의 인접한 트랙의 세트에서 완전히 부재하거나 또는 M1 금속이 인접한 트랙의 세트에 대한 금속 절단부 구역에 걸쳐 전적으로 연장되는 것을 명시하는 디자인 규칙을 준수하는, 2개의 전지에 대한 물리적 레이아웃을 발생시킬 것이다. 또한, 적어도 하나의 실시형태에서, 거리(226, 228)가 대략 같은 것으로 설정되어, 전지의 전지 경계의 에지로부터 거리(226)에서 종결되는 팁을 가진 하나의 전지 내의 금속 부분이 아래에 더 상세히 예시된 바와 같이, 근접한 전지의 전지 경계의 대응하는 에지로부터 거리(228)로 연장되는 금속 부분의 팁과 인접할 것이다.
도 3은 일부 실시형태에 따라 위에서 약술된 전지 디자인 방식의 유익한 구현예의 실시예를 예시한다. 이 실시예에서, IC 구조체(300)(예를 들어, ASIC 또는 시스템-온-칩(SOC))가 IC 구조체(300)의 물리적 레이아웃으로 인접한 위치에 배치된 2개의 전지(301, 302)를 포함하여, 전지(301, 302)가 표준 전지의 열(이 열은 도 1의 배향에서 수직임)의 부분을 형성한다. 전지(301)는 전지 경계(304) 내에 획정된 회로 구성요소를 포함하고, 그리고 전지(302)도 마찬가지로 전지 경계(306) 내에 획정된 회로 구성요소를 포함하고, 전지 경계(304, 306)는 경계 에지(308, 310)에서 각각 인접한다. 전지(301)는 M1층에서 금속 트랙(311, 312, 313, 314, 315)을 포함하고 그리고 전지(302)는 M1층에서 대응하는 금속 트랙(321, 322, 323, 324, 325)을 포함한다.
이 실시예에 대해, 전지(301)는 트랙(311, 312, 315) 내에 금속 부분(331, 332, 335)을 각각 포함하고, 그리고 금속 트랙(313, 314)은 전지(301)에 의해 사용되지 않는다. 전지(302)는 트랙(322, 323, 324, 325) 내에 금속 부분(342, 343, 344, 345)을 각각 포함하고, 그리고 금속 트랙(321)은 전지(302)에 의해 사용되지 않는다. 전지(301, 302)는 위에서 설명된 바와 같이, 팁 제외 구역을 전지의 대향 열 경계에서 채용한다. 따라서, 이 전지 디자인에 따라, 금속 부분(331)은 경계 에지(316)(경계 에지(308)와 마주봄)로부터 거리(226)(도 2)에서 또는 거리 전에 전지 경계(304) 내에서 종결되는 하나의 팁 및 경계 에지(308)로부터 거리(228)(도 2)로 전지 경계(304)를 넘어 연장되는 맞은편의 팁을 갖고; 금속 부분(332)은 경계 에지(308)로부터 거리(226)에서 또는 거리 전에 전지 경계(304) 내에서 종결되는 하나의 팁 및 경계 에지(316)로부터 거리(228)로 전지 경계(304)를 넘어 연장되는 맞은편의 팁을 갖고; 그리고 금속 부분(335)은 경계 에지(308, 316) 각각으로부터 거리(226)에서 또는 거리 전에 전지 경계(304) 내에서 종결되는 대향 팁을 갖는다. 전지(302)를 다시 참조하면, 금속 부분(342)은 경계 에지(310)로부터 거리(228)에서 전지 경계(306)의 외부에서 종결되는 하나의 팁 및 경계 에지(318)(경계 에지(310)와 마주봄)로부터 거리(228)에서 전지 경계(306)의 외부에서 종결되는 대향 팁을 갖고; 금속 부분(343)은 경계 에지(310)로부터 거리(226)에서 또는 거리 전에 전지 경계(306) 내에서 종결되는 하나의 팁 및 경계 에지(318)로부터 거리(228)에서 전지 경계(306)의 외부에서 종결되는 대향 팁을 갖고; 금속 부분(344)은 경계 에지(310)로부터 거리(228)에서 전지 경계(306)의 외부에서 종결되는 하나의 팁 및 경계 에지(318)로부터 거리(228)에서 전지 경계(306)의 외부에서 종결되는 대향 팁을 갖고, 그리고 금속 부분(344)은 경계 에지(310, 316) 각각으로부터 거리(226)에서 또는 거리 전에 전지 경계(306) 내부에서 종결되는 대향 팁을 갖는다.
전지(301, 302)의 금속 부분의 위에서 설명된 구성을 고려하면, 전지(301, 302)가 도 3으로 도시된 바와 같이 IC 구조체(300)의 레이아웃의 근접한 위치에 배치될 때, 금속 부분(331)이 경계 에지(308)로부터 전지(302)의 트랙(321)의 부분으로 연장되어, 따라서 전지(301, 302)의 금속 부분을 서로로부터 전기적으로 절연시키도록 채용될 금속 절단부(350)를 위해 적용될 경계 절단 디자인 규칙을 준수한다. 마찬가지로, 금속 부분(342)이 전지(302)로부터 전지(301)의 금속 트랙(312)의 점유되지 않은 구역으로 연장되어, 따라서 금속 절단부(350)를 위해 적용된 경계 절단 디자인 규칙을 준수한다. 또한, 이 실시예에서, 거리(226 및 228)가 같고, 따라서 금속 부분(342)의 경계 외 팁이 금속 부분(332)의 마주보는 경계 내 팁과 인접 또는 중첩되어, 금속 절단부(350)가 수행될 때까지 트랙(312, 322) 둘 다에 걸친 단일의 금속 부분을 형성한다. 부가적으로, 금속 부분(343)은 금속 절단부(350)의 외부에서 종결되고, 따라서 경계 절단 디자인 규칙을 준수한다. 금속 부분(344)은 전지(302)로부터 전지(301)의 대응하는 트랙(314)으로, 그리고 금속 절단부(350)의 너비에 걸치는 정도로 연장되는 팁을 갖고, 따라서 금속 부분(344)이 경계 절단 디자인 규칙을 준수하는 것을 보장한다. 금속 부분(335, 345)은 각각 그 각각의 인접한 경계 에지(308, 310) 전에 적어도 거리(226)에서 종결된다. 따라서, 거리(226)가 적어도 디자인 규칙에 의해 명시된 최소 팁-대-팁 거리의 절반이 되도록 설정된다고 가정하면, 금속 부분(335)의 팁과 금속 부분(345)의 마주보는 팁 간의 간격은 이 최소 팁-대-팁 간격을 준수한다. 따라서, 위에서 약술되고 그리고 도 3의 실시예에서 채용된 전지 디자인 방식은 위에서 설명된 경계-관련된 디자인 규칙의 준수를 용이하게 한다.
게다가, 이 전지 디자인 방식은 전지 간 라우팅 및 전지 내 라우팅과 관계된 부가적인 이득을 갖는다. 예시를 위해서, 금속 부분(335, 345)이 경계에서 절단되지 않기 때문에, 전지(301, 302)의 다른 M1 부분(미도시) 각각은 금속 트랙(315, 325)의 미사용된 부분의 이 부분 각각에 연결되도록 라우팅될 수도 있다. 또한, 출력 핀 라우팅이 대응하는 M1 부분이 핀 후크업(pin hookup)을 위해 하나의 경계에 도달하게 요청할 수도 있는 반면에, 금속 트랙의 다른 측면이 M1 스터브 라우팅(stub routing)을 위해 사용될 수도 있다. 예시를 위해서, 트랙(311, 313, 314, 315, 321, 325)은 M1 스터브 라우팅(예를 들어, 구역(353) 내의 금속 스터브(356))을 위해 이용 가능한, 미사용된 구역(351, 353, 354, 355, 361, 365), 각각을 갖는다. 이와 같이, 핀에 후크 업되도록 M2층을 사용하게 강요되는 것과는 대조적으로, 이 전지 디자인의 이득은 M1층이 전지의 M1 핀에 연결되도록 사용될 수 있다는 것이다. 그래서 예를 들어, 발명자가 부분(335 및 345)을 연결하길 원한다면, 하나의 M1 부분은 연결부를 형성하도록 사용될 수 있다. 이 디자인 방식의 부재 시, M1 부분이 연장될 것이고 그리고 경계에서 절단될 것이고 그래서 연결부는 M2층(수평임)까지 진행되게 강요될 것이고 이어서 수직인 M3 금속의 부분은 2개의 수평인 M2 부분과 연결될 것이다. 이것은 고가의 M2 및 M3 라우팅 자원을 차단하는 것에 더하여 핀에 저항 및 커패시턴스를 부가한다.
부가적으로, 전지 경계를 넘어 연장되는 금속 부분을 활용하는 전지 디자인 방식은 더 큰 경계 내 길이를 갖고, 따라서 M2층에서 다수의 수평인(X 방향) 금속 부분과 교차될 수도 있고, 따라서 더 큰 핀 접근을 M2층에 제공하는 금속 부분을 발생시킨다. 예시를 위해서, 도 4는 M2층이 전지(400)의 전지 경계(408) 내에서 수평으로 이어지는 복수의 M2 금속 부분(401, 402, 403, 404, 405, 406, 407)을 포함하는 예시적인 표준 전지(400)를 도시한다. 게다가, 전지(400)는 수직 방향(Y 방향)을 따라 연장되고 따라서 전지(400)의 예시된 평면도의 관점에서 M2 금속 부분 중 하나 이상과 직교하여 교차하는 금속 부분(410, 411, 412, 413)을 포함한다. 금속 부분(410 내지 413)은 위에서 설명된 전지 디자인 방식을 고수하고, 따라서 금속 부분(410, 411, 412)은 전지 경계(408)의 각각의 에지를 넘어 설정 거리만큼 연장된다. 대조적으로, 금속 부분(413)은 단부 둘 다에서 전지 경계(408)의 각각의 에지 전에 적어도 거리(226)에서 종결되고, 따라서 표준 전지를 위한 M1 금속 디자인에 대한 종래의 방식에서 보통 발견되는 바와 같이 금속 부분을 나타낸다. 예시된 바와 같이, 비아 형성을 위한 M1 금속 부분과 M2 금속 부분 간의 최소 치수 필요조건 및 금속 부분(413)의 비교적 짧은 길이 때문에, 금속 부분(413)은 비아(예를 들어, 비아(414))를 사용하여 단 하나의 M2 금속 부분(M2 금속 부분(404))에 연결될 수 있고, 반면에 금속 부분(411)은 전지 경계(408)의 하단 에지를 넘어 금속 부분의 연장부에 의해, 대응하는 비아 및 금속 부분(410, 412)을 사용하여 최대 3개의 M2 금속 부분(M2 금속 부분(404, 405, 406))에 연결될 수 있고, 전지 경계(408)의 상단 에지와 하단 에지 둘 다를 넘어 금속 부분의 연장부에 의해, 대응하는 비아를 사용하여 최대 5개의 M2 금속 부분(M2 금속 부분(402, 403, 404, 405, 406))에 연결될 수 있다. 따라서, 금속 부분이 전지 경계를 넘어 연장되게 함으로써 제공된 전체의 더 큰 길이에 의해, 본 명세서에 설명된 전지 디자인은 M1 금속 부분이 다수의 M2 금속 부분 아래에서 이어지게 하고, 따라서 더 큰 M1-M2 라우팅 자원을 용이하게 한다.
도 5는 일부 실시형태에 따른, 하나 이상의 양상을 구현하는 ASIC, SoC 또는 다른 IC 구조체의 디자인 및 제조를 위한 예시적인 방법(500)을 예시하는 흐름도이다. 위에서 언급한 바와 같이, 다음의 과정의 각각을 위해 생성된 코드는 대응하는 디자인 툴 또는 제조 툴에 의한 접근 및 사용을 위한 비일시적인 컴퓨터 판독가능 저장 매체에 저장되거나 또는 그렇지 않으면 포함된다.
블록(502)에서, IC 구조체에 대한 기능적 명세서가 생성된다. 기능적 명세서(종종 마이크로 아키텍처 명세서(micro architecture specification: MAS)로서 지칭됨)는 C, C++, 시스템C, 시뮬링크(Simulink) 또는 MATLAB를 포함하는, 다양한 프로그래밍 언어 또는 모델링 언어 중 임의의 언어로 표현될 수도 있다.
블록(504)에서, 기능적 명세서는 IC 구조체의 하드웨어를 나타내는 하드웨어 설명 코드를 생성하도록 사용된다. 일부 실시형태에서, 하드웨어 설명 코드는 IC 구조체의 회로의 디자인 및 형식 기술을 위한 다양한 컴퓨터 언어, 명세 언어 또는 모델링 언어 중 임의의 언어를 포함하는, 적어도 하나의 하드웨어 설명 언어(Hardware Description Language: HDL)를 사용하여 표현된다. 생성된 HDL 코드는 보통 IC 구조체의 회로의 작동, 회로의 디자인 및 구성, 및 시뮬레이션을 통한 IC 구조체의 정정 작동을 검증하기 위한 테스트를 나타낸다. HDL의 예는 아날로그 HDL(Analog HDL: AHDL), 베릴로그 HDL(Verilog HDL), 시스템베릴로그 HDL(SystemVerilog HDL) 및 VHDL을 포함한다. 동기화된 디지털 회로를 구현하는 IC 구조체에 대해, 하드웨어 디스크립터 코드는 동기적 디지털 회로의 작동의 관념적인 표현을 제공하기 위한 레지스터 전송 레벨(register transfer level: RTL) 코드를 포함할 수도 있다. 다른 유형의 회로에 대해, 하드웨어 디스크립터 코드는 회로의 작동의 관념적인 표현을 제공하기 위한 거동-레벨 코드를 포함할 수도 있다. 하드웨어 설명 코드로 표현된 HDL 모델은 보통 디자인 검증을 통과하도록 시뮬레이션 및 디버깅의 하나 이상의 라운드를 겪는다.
하드웨어 설명 코드로 표현된 디자인을 검증한 후에, 블록(506)에서 합성 툴은 IC 구조체의 회로의 초기 물리적 구현을 표현 또는 획정하는 코드를 생성하기 위해 하드웨어 설명 코드를 합성하도록 사용된다. 일부 실시형태에서, 합성 툴은 회로 디바이스 실례(예를 들어, 게이트, 트랜지스터, 레지스터, 커패시터, 인덕터, 다이오드 등) 및 회로 디바이스 실례 간의 네트 또는 연결부를 포함하는 하나 이상의 넷리스트(netlist)를 생성한다. 대안적으로, 넷리스트의 전부 또는 일부는 합성 툴의 사용 없이 수동으로 생성된다. 하드웨어 설명 코드와 마찬가지로, 넷리스트는 하나 이상의 넷리스트의 최종 세트가 생성되기 전에 하나 이상의 테스트 및 검증 과정을 겪을 수도 있다.
대안적으로, 배선 약도 편집자 툴은 IC 구조체의 회로의 배선 약도를 초안 작성하도록 사용되고 그리고 이어서 배선 약도 캡처 툴은 결과로 발생된 회로 도면을 캡처하도록 그리고 회로 도면의 연결성 및 컴포넌트를 나타내는 하나 이상의 넷리스트(컴퓨터 판독가능 매체에 저장됨)를 생성하도록 사용된다. 이어서 캡처된 회로 도면은 테스트 및 검증을 위한 시뮬레이션의 하나 이상의 라운드를 겪을 수도 있다.
블록(508)에서, 하나 이상의 EDA 툴은 IC 구조체의 회로의 물리적 레이아웃을 나타내는 코드를 생성하도록 블록(506)에서 생성된 넷리스트를 사용한다. 이 과정은 예를 들어, IC 구조체의 회로의 각각의 구성요소의 위치를 결정 또는 고정시키도록 넷리스트를 사용하는 위치설정 및 루트 툴을 포함한다. 게다가, 라우팅 툴은 넷리스트(들)에 따라 회로 구성요소를 연결시키는데 필요한 배선을 추가 및 라우팅하도록 배치 과정에서 구축된다. 결과로 발생된 코드는 IC 구조체의 3차원 모델을 나타낸다. 코드는 예를 들어, 그래픽 데이터베이스 시스템(Graphic Database System Ⅱ: GDSⅡ) 포맷과 같은, 데이터베이스 파일 포맷으로 표현된다. 이 포맷의 데이터는 보통 기하학적 형상, 텍스트 라벨 및 계층 형태의 회로 레이아웃에 대한 다른 정보를 나타낸다.
블록(510)에서, 물리적 레이아웃 코드(예를 들어, GDSⅡ 코드)는, IC 구조체를 제조하기 위해 반도체 파운드리의 제조 툴을 구성하거나 또는 그렇지 않으면 (예를 들어, 마스크 작업을 통해) 이를 조정하도록 물리적 레이아웃 코드를 사용하는, 반도체 파운드리에 제공된다. 즉, 물리적 레이아웃 코드는 제작 설비의 툴의 작동 또는 제작 설비에서 수행된 제작 작동을 전반적으로 또는 부분적으로 제어할 수도 있는, 하나 이상의 컴퓨터 시스템으로 프로그래밍된다.
블록(508)을 다시 참조하면, 하위-과정(512)은 위에서 설명된 바와 같이 M1층에 대해 팁 제외 구역 방식을 채용하는 표준 전지 방법론을 사용하는 물리적 레이아웃 코드의 생성을 예시한다. 하위-과정(512)에 대해, 블록(514)에서, 위치설정 및 루트 툴은 표현된 디자인으로 수행될 기능(예를 들어, 논리 또는 저장)을 식별하도록 넷리스트를 사용하고 그리고 블록(516)에서, 위치설정 및 루트 툴은 식별된 기능에 대응하는 표준 전지를 식별하도록 하나 이상의 표준 전지 라이브러리에 접근한다. 표준 전지는 팁 제외 구역을 포함한 전지 디자인을 포함한다. 따라서, 블록(518)에서, 위치설정 및 루트 툴은 선택된 표준 전지를 배치하도록 IC 디자인의 물리적 레이아웃의 열의 위치를 식별하고 그리고 표준 전지를 물리적 레이아웃의 이 선택된 위치에 배치한다. 이 배치의 일부로서, 표준 전지의 전지 경계를 넘어 연장되는 금속 부분은 위에서 설명된 바와 같이 열의 양쪽에서 전지와 인접한 표준 전지의 대응하는 금속 트랙의 빈/미사용된 부분으로 연장될 수도 있다. 이어서 514 내지 518의 과정은 넷리스트 또는 넷리스트의 일부의 각각의 식별된 기능을 위해 반복될 수도 있다. 표준 전지의 배치가 완료된 후에, 블록(520)에서, 위치설정 및 루트 툴은 이어서 표준 전지 내의 전지 내 라우팅 및 표준 전지 간의 전지 간 라우팅을 수행할 수도 있고, 전지 경계를 넘어 연장되는 금속 부분을 가진 금속 트랙의 미사용된 부분은 위에서 설명된 바와 같이, M1 스터브 라우팅을 위해 사용된다.
컴퓨터 판독가능 저장 매체는 명령어 및/또는 데이터를 컴퓨터 시스템에 제공하도록 사용 동안 컴퓨터 시스템에 의해 접근 가능한, 임의의 비일시적인 저장 매체 또는 비일시적인 저장 매체의 조합을 포함할 수도 있다. 이러한 저장 매체는 광학 매체(예를 들어, 콤팩트 디스크(compact disc: CD), 디지털 다기능 디스크(digital versatile disc: DVD), 블루-레이 디스크), 자기 매체(예를 들어, 플로피 디스크, 자기 테이프 또는 자기 하드 드라이브), 휘발성 메모리(예를 들어, 임의 접근 메모리(random access memory: RAM) 또는 캐시), 비휘발성 메모리(예를 들어, 판독-전용 메모리(read-only memory: ROM) 또는 플래시 메모리) 또는 미세 전자 기계 시스템(microelectromechanical system: MEMS)-기반 저장 매체를 포함할 수 있지만, 이들로 제한되지 않는다. 컴퓨터 판독가능 저장 매체는 컴퓨팅 시스템(예를 들어, 시스템 RAM 또는 ROM)에 내장되고, 컴퓨팅 시스템(예를 들어, 자기 하드 드라이브)에 고정되게 부착되고, 컴퓨팅 시스템(예를 들어, 광 디스크 또는 범용 직렬 버스(Universal Serial Bus: USB)-기반 플래시 메모리)에 제거 가능하게 부착되거나 또는 유선 또는 무선 네트워크(예를 들어, 네트워크 접근 가능한 저장부(network accessible storage: NAS))를 통해 컴퓨터 시스템에 연결된다.
일부 실시형태에서, 위에서 설명된 기법의 특정한 양상은 소프트웨어를 실행하는 처리 시스템의 하나 이상의 프로세서에 의해 구현될 수도 있다. 소프트웨어는 비일시적인 컴퓨터 판독가능 저장 매체에 저장되거나 또는 그렇지 않으면 명백히 포함된 실행 가능한 명령어의 하나 이상의 세트를 포함한다. 소프트웨어는, 하나 이상의 프로세서에 의해 실행될 때, 위에서 설명된 기법의 하나 이상의 양상을 수행하도록 하나 이상의 프로세서를 조작하는 명령어 및 특정한 데이터를 포함할 수 있다. 비일시적인 컴퓨터 판독가능 저장 매체는 예를 들어, 자기 또는 광 디스크 저장 디바이스, 고체 상태 저장 디바이스, 예컨대, 플래시 메모리, 캐시, 임의 접근 메모리(RAM) 또는 다른 비휘발성 메모리 디바이스 또는 디바이스들 등을 포함할 수 있다. 비일시적인 컴퓨터 판독가능 저장 매체에 저장된 실행 가능한 명령어는 하나 이상의 프로세서에 의해 해석되거나 또는 그렇지 않으면 실행 가능한 원시 코드, 어셈블리 언어 코드, 목적 코드 또는 다른 명령어 포맷이다.
전체 설명에서 위에서 설명된 모든 활동 또는 구성요소가 요구되진 않고, 특정한 활동 또는 디바이스의 일부가 요구되지 않을 수도 있고 그리고 설명된 것 외에, 하나 이상의 추가의 활동이 수행될 수도 있거나 또는 구성요소가 포함될 수도 있음에 유의해야 한다. 여전히 또한, 활동이 나열되는 순서가 반드시 활동이 수행되는 순서는 아니다. 또한, 개념이 특정한 실시형태를 참조하여 설명되었다. 그러나, 당업자는 다양한 변경 및 변화가 아래의 청구항에 제시된 바와 같이 본 개시내용의 범위로부터 벗어나는 일 없이 행해질 수 있다는 것을 이해한다. 따라서, 명세서 및 도면이 제한적인 의미라기보다는 예시적인 것으로 간주되고 그리고 모든 이러한 변경이 본 개시내용의 범위 내에 포함되는 것으로 의도된다.
이득, 다른 이점 및 문제에 대한 해결책이 특정한 실시형태와 관련하여 위에 설명되었다. 그러나, 이득, 이점, 문제에 대한 해결책, 및 임의의 이득, 이점 또는 해결책이 발생되거나 또는 더 표명되게 할 수도 있는 임의의 피처(들)는 임의의 또는 모든 청구항의 중요한, 필요한 또는 필수적인 피처로서 해석되지 않는다. 게다가, 위에 개시된 특정한 실시형태는 개시된 주제가 본 명세서의 교시내용의 이득을 가진 당업자에게 분명한, 상이하지만 등가의 방식으로 변경 및 실행될 수도 있기 때문에 단지 예시적이다. 아래의 청구항에 설명된 것 외에, 본 명세서에 도시된 구성 또는 디자인의 상세사항에 대한 제한이 의도되지 않는다. 따라서 위에 개시된 특정한 실시형태가 변경 또는 수정될 수도 있고 그리고 모든 이러한 변동이 개시된 주제의 범위 내에 있는 것으로 간주되는 것이 분명하다. 따라서, 본 명세서에서 요구되는 보호는 아래의 청구항에 제시된 바와 같다.
Claims (20)
- 집적 회로 구조체로서,
상기 집적 회로 구조체는 제1 전지를 포함하고,
상기 제1 전지는 반도체 기판의 직교하는 제1 방향과 제2 방향을 따라 연장되고 그리고 전지 경계를 가지며,
상기 제1 전지는 금속층의 제1 금속 트랙에서 제1 금속 부분을 포함하고, 상기 제1 금속 부분은 상기 제1 방향을 따라 연장되고 그리고 상기 전지 경계의 제1 에지를 넘어 명시된 제1 거리에서 종결되며,
상기 제1 전지는 또한 상기 제1 전지의 상기 전지 경계의 외부로 연장되는 핀을 포함하고, 상기 핀은 상기 제1 금속 부분에 연결되는 것을 특징으로 하는 집적 회로 구조체. - 제1항에 있어서,
상기 제1 전지는 또한 상기 금속층의 제2 금속 트랙에서 제2 금속 부분을 포함하고, 상기 제2 금속 부분은 상기 제1 방향을 따라 연장되고 그리고 상기 제1 에지 전에 적어도 명시된 제2 거리에서 종결되는 것을 특징으로 하는 집적 회로 구조체. - 제2항에 있어서,
상기 제1 거리와 상기 제2 거리는 동일한 것을 특징으로 하는 집적 회로 구조체. - 제2항에 있어서,
상기 제1 금속 부분은 상기 전지 경계의 제2 에지 전에 적어도 상기 제2 거리에서 종결되고, 상기 제2 에지는 상기 제1 에지의 반대편에 있는 것을 특징으로 하는 집적 회로 구조체. - 제4항에 있어서,
상기 제2 금속 부분은 상기 전지 경계의 상기 제2 에지 전에 적어도 상기 명시된 제2 거리에서 종결되는 것을 특징으로 하는 집적 회로 구조체. - 제5항에 있어서,
상기 제1 거리와 상기 제2 거리는 동일한 것을 특징으로 하는 집적 회로 구조체. - 제1항에 있어서,
상기 집적 회로 구조체는 또한 제2 전지를 포함하고,
상기 제2 전지는 상기 제1 방향과 상기 제2 방향을 따라 연장되고 그리고 상기 제1 전지의 상기 전지 경계의 상기 제1 에지에 인접하는 제2 에지를 가진 전지 경계를 가지며,
상기 제1 금속 부분은 상기 금속층에서 상기 제2 전지의 제1 금속 트랙으로 연장되는 것을 특징으로 하는 집적 회로 구조체. - 제7항에 있어서,
상기 제2 전지는 또한 상기 금속층의 제2 금속 트랙에서 제2 금속 부분을 포함하고, 상기 제2 금속 부분은 상기 제1 방향을 따라 연장되고 그리고 상기 제2 에지를 넘어 상기 명시된 제1 거리에서 종결되고,
상기 제2 금속 부분은 상기 금속층에서 상기 제1 전지의 제2 금속 트랙으로 연장되는 것을 특징으로 하는 집적 회로 구조체. - 제7항에 있어서,
상기 제1 전지의 상기 제1 금속 트랙의 나머지 부분은 상기 금속층에서 금속이 없는 부분인 것을 특징으로 하는 집적 회로 구조체. - 제7항에 있어서,
상기 제2 전지의 상기 제1 금속 트랙의 나머지 부분은 상기 금속층에서 스터브 라우팅(stub routing)을 포함하는 것을 특징으로 하는 집적 회로 구조체. - 집적 회로 구조체를 제조하기 위한 실행가능한 명령어의 세트를 포함하는 비일시적인 컴퓨터 판독가능 매체로서,
상기 실행가능한 명령어의 세트는,
직교하는 제1 방향과 제2 방향을 따라 제1 전지의 전지 경계를 연장시키는 것과,
제1 금속층의 제1 금속 트랙에서 제1 금속 부분을 형성하는 것과, 여기서 상기 제1 금속 부분은 제1 방향을 따라 연장되고 그리고 상기 전지 경계의 제1 에지를 넘어 명시된 제1 거리에서 종결되며, 그리고
상기 제1 전지의 상기 전지 경계의 외부로 연장되는 상기 제1 금속층의 핀을 상기 제1 금속 부분에 연결시키는 것을
수행함으로써 집적 회로 구조체를 구축하기 위한 것인 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제11항에 있어서,
상기 실행가능한 명령어의 세트는 또한 상기 제1 금속층의 제2 금속 트랙에서 제2 금속 부분을 형성하기 위한 것이고, 상기 제2 금속 부분은 상기 제1 방향을 따라 연장되고 그리고 상기 제1 에지 전에 명시된 제2 거리에서 종결되는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제12항에 있어서,
상기 제1 금속 부분은 상기 전지 경계의 제2 에지 전에 상기 제2 거리에서 종결되고, 상기 제2 에지는 상기 제1 에지의 반대편에 있는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제13항에 있어서,
상기 제2 금속 부분은 상기 전지 경계의 상기 제2 에지 전에 상기 명시된 제2 거리에서 종결되는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제14항에 있어서,
상기 제1 거리와 상기 제2 거리는 동일한 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제11항에 있어서,
상기 실행가능한 명령어의 세트는 또한 제2 전지의 전지 경계의 제2 에지를 상기 제1 전지의 상기 전지 경계의 상기 제1 에지와 인접하게 하기 위한 것이고,
상기 제1 금속 부분은 상기 제1 금속층에서 제2 전지의 제1 금속 트랙으로 연장되는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제16항에 있어서,
상기 제2 전지는 상기 제1 금속층의 제2 금속 트랙에서 제2 금속 부분을 포함하고, 상기 제2 금속 부분은 상기 제1 방향을 따라 연장되고 그리고 상기 제2 에지를 넘어 상기 명시된 제1 거리에서 종결되고,
상기 제2 금속 부분은 상기 제1 금속층에서 상기 제1 전지의 제2 금속 트랙으로 연장되는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 제16항에 있어서,
상기 실행가능한 명령어의 세트는 또한 상기 제1 금속 트랙의 나머지 부분을 사용하여 상기 제1 금속층에서 스터브를 라우팅하기 위한 것인 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체. - 삭제
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/207,691 US9977854B2 (en) | 2016-07-12 | 2016-07-12 | Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary |
| US15/207,691 | 2016-07-12 | ||
| EP16205250.0 | 2016-12-20 | ||
| EP16205250.0A EP3270414A1 (en) | 2016-07-12 | 2016-12-20 | Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary |
| PCT/US2017/041349 WO2018013472A1 (en) | 2016-07-12 | 2017-07-10 | Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190018542A KR20190018542A (ko) | 2019-02-22 |
| KR102294210B1 true KR102294210B1 (ko) | 2021-08-27 |
Family
ID=57890630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197003688A KR102294210B1 (ko) | 2016-07-12 | 2017-07-10 | 전지 경계로부터 연장되는 금속층 부분을 가진 표준 전지를 구현하는 집적 회로 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9977854B2 (ko) |
| EP (1) | EP3270414A1 (ko) |
| JP (1) | JP7015824B2 (ko) |
| KR (1) | KR102294210B1 (ko) |
| CN (1) | CN109791930B (ko) |
| TW (1) | TWI732900B (ko) |
| WO (1) | WO2018013472A1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102458446B1 (ko) * | 2016-03-03 | 2022-10-26 | 삼성전자주식회사 | 스탠다드 셀을 포함하는 반도체 장치 및 그것의 전자 설계 자동화 방법 |
| US10691849B2 (en) * | 2017-09-28 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal cut optimization for standard cells |
| US10559558B2 (en) | 2017-09-29 | 2020-02-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pin modification for standard cells |
| TWI681309B (zh) * | 2018-05-10 | 2020-01-01 | 瑞昱半導體股份有限公司 | 電子裝置測試資料庫產生方法 |
| US10784869B2 (en) * | 2018-07-16 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method of manufacturing the same |
| US10997348B2 (en) | 2018-09-28 | 2021-05-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Metal cut region location method and system |
| US10769342B2 (en) * | 2018-10-31 | 2020-09-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Pin access hybrid cell height design |
| US11011417B2 (en) | 2019-05-31 | 2021-05-18 | International Business Machines Corporation | Method and structure of metal cut |
| US10909297B1 (en) * | 2019-08-15 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company Limited | Deterministic system for device layout optimization |
| CN114730353A (zh) * | 2019-12-09 | 2022-07-08 | 美商新思科技有限公司 | 使用具有金属线的单元进行电路设计 |
| US11290109B1 (en) * | 2020-09-23 | 2022-03-29 | Qualcomm Incorporated | Multibit multi-height cell to improve pin accessibility |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100115484A1 (en) | 2008-11-03 | 2010-05-06 | Arm Limited | Standard cell placement |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04216668A (ja) * | 1990-12-15 | 1992-08-06 | Sharp Corp | 半導体集積回路 |
| US6174742B1 (en) | 1998-10-30 | 2001-01-16 | Lsi Logic Corporation | Off-grid metal layer utilization |
| US7036103B2 (en) * | 1999-10-14 | 2006-04-25 | Synopsys, Inc. | Detailed placer for optimizing high density cell placement in a linear runtime |
| US6351841B1 (en) | 2000-03-21 | 2002-02-26 | Cadence Design Systems, Inc. | Method and apparatus for creating multi-gate transistors with integrated circuit polygon compactors |
| US7089521B2 (en) * | 2004-01-27 | 2006-08-08 | International Business Machines Corporation | Method for legalizing the placement of cells in an integrated circuit layout |
| US6903389B1 (en) | 2004-06-15 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Variable layout design for multiple voltage applications |
| US7194717B2 (en) * | 2004-09-08 | 2007-03-20 | Lsi Logic Corporation | Compact custom layout for RRAM column controller |
| JP4796817B2 (ja) * | 2005-10-31 | 2011-10-19 | エルピーダメモリ株式会社 | 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム |
| US7640522B2 (en) * | 2006-01-14 | 2009-12-29 | Tela Innovations, Inc. | Method and system for placing layout objects in a standard-cell layout |
| US7908578B2 (en) * | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US7564077B2 (en) * | 2006-05-05 | 2009-07-21 | Texas Instruments Incorporated | Performance and area scalable cell architecture technology |
| JP5599395B2 (ja) * | 2008-07-16 | 2014-10-01 | テラ イノヴェイションズ インコーポレイテッド | 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施 |
| US7919792B2 (en) | 2008-12-18 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell architecture and methods with variable design rules |
| US8661392B2 (en) * | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| JP5325162B2 (ja) * | 2010-05-18 | 2013-10-23 | パナソニック株式会社 | 半導体装置 |
| US8423946B1 (en) * | 2010-05-25 | 2013-04-16 | Marvell International Ltd. | Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit |
| US8431968B2 (en) | 2010-07-28 | 2013-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electromigration resistant standard cell device |
| US8742464B2 (en) | 2011-03-03 | 2014-06-03 | Synopsys, Inc. | Power routing in standard cells |
| US8612914B2 (en) * | 2011-03-23 | 2013-12-17 | Synopsys, Inc. | Pin routing in standard cells |
| US8513978B2 (en) * | 2011-03-30 | 2013-08-20 | Synopsys, Inc. | Power routing in standard cell designs |
| US8451026B2 (en) * | 2011-05-13 | 2013-05-28 | Arm Limited | Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells |
| US8987831B2 (en) | 2012-01-12 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM cells and arrays |
| US9659129B2 (en) | 2013-05-02 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell having cell height being non-integral multiple of nominal minimum pitch |
| CN104134657B (zh) * | 2013-05-02 | 2018-01-26 | 台湾积体电路制造股份有限公司 | 单元高度为标称最小间距的非整数倍的标准单元 |
| KR102152772B1 (ko) * | 2013-11-18 | 2020-09-08 | 삼성전자 주식회사 | 레이아웃 디자인 시스템, 레이아웃 디자인 방법, 및 이를 이용하여 제조된 반도체 장치 |
| US9876017B2 (en) * | 2014-12-03 | 2018-01-23 | Qualcomm Incorporated | Static random access memory (SRAM) bit cells with wordline landing pads split across boundary edges of the SRAM bit cells |
| US9727685B2 (en) * | 2015-05-14 | 2017-08-08 | Globalfoundries Inc. | Method, apparatus, and system for improved standard cell design and routing for improving standard cell routability |
| KR102504289B1 (ko) * | 2016-04-07 | 2023-02-28 | 삼성전자 주식회사 | 인접 핀들 사이의 라우팅 간섭을 제거하는 구조를 갖는 표준 셀과 이를 포함하는 장치 |
-
2016
- 2016-07-12 US US15/207,691 patent/US9977854B2/en active Active
- 2016-12-20 EP EP16205250.0A patent/EP3270414A1/en active Pending
-
2017
- 2017-07-10 CN CN201780043776.3A patent/CN109791930B/zh active Active
- 2017-07-10 WO PCT/US2017/041349 patent/WO2018013472A1/en active Application Filing
- 2017-07-10 JP JP2019500874A patent/JP7015824B2/ja active Active
- 2017-07-10 KR KR1020197003688A patent/KR102294210B1/ko active IP Right Grant
- 2017-07-12 TW TW106123326A patent/TWI732900B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100115484A1 (en) | 2008-11-03 | 2010-05-06 | Arm Limited | Standard cell placement |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180018419A1 (en) | 2018-01-18 |
| TWI732900B (zh) | 2021-07-11 |
| US9977854B2 (en) | 2018-05-22 |
| CN109791930B (zh) | 2021-08-27 |
| TW201813050A (zh) | 2018-04-01 |
| JP7015824B2 (ja) | 2022-02-03 |
| JP2019526170A (ja) | 2019-09-12 |
| CN109791930A (zh) | 2019-05-21 |
| EP3270414A1 (en) | 2018-01-17 |
| KR20190018542A (ko) | 2019-02-22 |
| WO2018013472A1 (en) | 2018-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102294210B1 (ko) | 전지 경계로부터 연장되는 금속층 부분을 가진 표준 전지를 구현하는 집적 회로 | |
| US11031385B2 (en) | Standard cell for removing routing interference between adjacent pins and device including the same | |
| CN107066681B (zh) | 集成电路和制造集成电路的计算机实现方法 | |
| KR20190024723A (ko) | 집적회로 설계 및/또는 제조 | |
| US8984465B1 (en) | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design | |
| US7380227B1 (en) | Automated correction of asymmetric enclosure rule violations in a design layout | |
| US9424384B2 (en) | Method of density-controlled floorplan design for integrated circuits and integrated circuits | |
| WO2015015319A2 (en) | Architecture of spare wiring structures for improved engineering change orders | |
| KR20170073513A (ko) | 회로 구성요소를 규정하는 표준 셀의 레이아웃을 수정하기 위한 컴퓨터 구현 시스템 및 방법 | |
| TWI789911B (zh) | 用於電容值提取的系統、方法及儲存媒體 | |
| US20190243940A1 (en) | Method and system for pin layout | |
| WO2021118860A1 (en) | Electrical circuit design using cells with metal lines | |
| US11308255B2 (en) | Generation of layout including power delivery network | |
| JP4141322B2 (ja) | 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム | |
| CN114781301A (zh) | 模拟集成电路布局的产生系统与方法 | |
| KR20160051532A (ko) | 집적 회로 및 그것의 레이아웃을 설계하는 방법 | |
| TW201826155A (zh) | 積體電路、製造其的電腦實施方法以及定義其的標準元件 | |
| US9293450B2 (en) | Synthesis of complex cells | |
| US20040003363A1 (en) | Integrated circuit design and manufacture utilizing layers having a predetermined layout | |
| US12009260B2 (en) | Method and system of forming integrated circuit | |
| KR101932805B1 (ko) | 패턴 기반 전력 및 접지 (ｐｇ) 라우팅 및 비아 생성 | |
| Lienig et al. | Methodologies for Physical Design: Models, Styles, Tasks, and Flows | |
| WO2014195806A2 (en) | Methods and systems for insertion of spare wiring structures for improved engineering change orders | |
| US20170061063A1 (en) | Integrated circuit with reduced routing congestion | |
| US12032896B2 (en) | Generation of layout including power delivery network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |