TW201813050A - 實現具有延伸出單元邊界的金屬層節段的標準單元的積體電路 - Google Patents

實現具有延伸出單元邊界的金屬層節段的標準單元的積體電路 Download PDF

Info

Publication number
TW201813050A
TW201813050A TW106123326A TW106123326A TW201813050A TW 201813050 A TW201813050 A TW 201813050A TW 106123326 A TW106123326 A TW 106123326A TW 106123326 A TW106123326 A TW 106123326A TW 201813050 A TW201813050 A TW 201813050A
Authority
TW
Taiwan
Prior art keywords
metal
cell
edge
unit
segment
Prior art date
Application number
TW106123326A
Other languages
English (en)
Other versions
TWI732900B (zh
Inventor
歐密德 羅哈尼
歐恩 柯爾德斯
凱瑞 哈邁爾
羅納德 卡拉
Original Assignee
Ａｔｉ科技Ｕｌｃ公司
高級微裝置公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｔｉ科技Ｕｌｃ公司, 高級微裝置公司 filed Critical Ａｔｉ科技Ｕｌｃ公司
Publication of TW201813050A publication Critical patent/TW201813050A/zh
Application granted granted Critical
Publication of TWI732900B publication Critical patent/TWI732900B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明涉及一種製造積體電路結構的由電腦實現的方法，所述方法包括：從標準單元庫選擇第一單元[200]，所述第一單元具有單元邊界[212]並且包括在金屬層處的第一金屬軌道[222]處的金屬節段，所述金屬節段沿著某個方向延伸並且在超過所述單元邊界的第一邊緣的指定距離[228]處終止。所述方法還包括：在所述積體電路結構的實體佈局的第一位置處放置所述第一單元。

Description

實現具有延伸出單元邊界的金屬層節段的標準單元的積體電路
本公開大體上涉及了積體電路裝置，並且更具體地，涉及積體電路裝置的基於標準單元的設計和製造。
基於單元的設計方法允許通過抽象積體電路(IC)結構的數位功能來有效地設計專用積體電路(ASIC)、晶片上系統(SoC)和其它複雜IC結構。在此類方法中，標準單元是在功能級別上標準化的閘級元件和互連結構的集合。存在提供不同功能的多個標準單元，這些標準單元典型地是預先設計和預先驗證的，並且然後被收集到庫中。然後，電子設計自動化(EDA)工具可以在設計積體電路(IC)的實體佈局時使用這標準單元庫。一種此類EDA工具是放置和佈線工具，它從由該標準單元庫表示的單元構建IC設計的實體佈局。放置和佈線工具將單元並排放置並且使用佈線工具將單元以指定方式來電連接，以實 現IC設計的相應邏輯。
為了確保使用標準單元的IC設計可由半導體代工廠製造，半導體代工廠典型地向設計人員提供適用於指定技術過程的設計規則集合，借此這些設計規則指定有關IC設計的實體佈局內的實體元件的間距、寬度、包封和擴展的各種參數。因此，設計規則檢查(DRC)工具將指定設計規則應用於IC設計以驗證是否所有設計規則被滿足並且由此可以如使用指定技術過程設計的那樣製造IC。
鑒於用於指定技術過程的由半導體代工廠提供的各種設計規則，使用基於單元的方法的IC結構的設計和製造過程典型地需要IC設計的實體佈局的驗證。這些設計規則通常包括有關在金屬1(M1)層處的鄰接或相鄰單元的金屬節段之間的間距和其它相互作用的設計規則子集。第1圖示出了此類設計規則實例，以及用來將單元設計標準化以便符合此類規則的常規方法。
100‧‧‧平面視圖、圖
101、102‧‧‧標準單元
103、104、105、106‧‧‧金屬軌道
107、108‧‧‧邊緣
110、116、152‧‧‧單元邊界
111、112、113‧‧‧金屬軌道
117、118‧‧‧金屬切割
114、115、148、150‧‧‧邊緣
122、126、128‧‧‧金屬節段
124‧‧‧邊界設計規則違反
130‧‧‧尖端到尖端最小距離設計規則違反
132、134‧‧‧金屬節段
140‧‧‧圖
142‧‧‧單元
144、146‧‧‧鄰接偏移區
154、156、158‧‧‧金屬節段
200‧‧‧單元
201‧‧‧電路元件
202、204‧‧‧有源區
206、207、208、209‧‧‧聚矽節段
210、211‧‧‧聚矽節段
212‧‧‧單元邊界
221、222、223‧‧‧金屬軌道
224、225‧‧‧金屬軌道
226‧‧‧指定最小距離、距離
228‧‧‧指定距離、距離
230、232‧‧‧邊緣
234、236‧‧‧尖端排除區
240‧‧‧邊界內邊緣
242‧‧‧邊界外邊緣
252、253、254、255‧‧‧金屬節段
300‧‧‧IC結構
301、302‧‧‧單元
304、306‧‧‧單元邊界
308、310、316‧‧‧邊界邊緣
311、312、313‧‧‧金屬軌道
314、315‧‧‧金屬軌道
318‧‧‧外在距邊界邊緣
321、322、323‧‧‧金屬軌道、軌道
324、325‧‧‧金屬軌道、軌道
331、332、335‧‧‧金屬節段
342、343、344、345‧‧‧金屬節段
351、353、354、355‧‧‧區域
356‧‧‧金屬短線
361、365‧‧‧區域
400‧‧‧標準單元
401、402、403、404‧‧‧金屬節段
405、406、407‧‧‧金屬節段
408‧‧‧單元邊界
410、411、412、413‧‧‧金屬節段
通過參考附圖，可以更好地理解本公開，並且其許多特徵和優點對於本領域的技術人員而言是顯而易見的。在不同附圖中使用相同參考符號指示類似或相同項。
第1圖是根據一些實施方案的示出具有設計規則檢查違反的示例兩單元佈局和用於緩解設計規則檢查違反的相應常規標準單元設計的圖。
第2圖是根據一些實施方案的示出具有金屬軌道的示例單元佈局的圖，金屬軌道允許金屬節段延伸超過單元邊界。
第3圖是根據一些實施方案的示出具有與金屬軌道重疊的金屬節段的兩個鄰接單元的示例佈局的圖。
第4圖是根據一些實施方案的示出由第2圖的單元佈局促成的擴展的金屬1(M1)層到金屬2(M2)層連接的圖。
第5圖是根據一些實施方案的示出用於設計和製造積體電路結構的方法的流程圖。
鑒於用於指定技術過程的由半導體代工廠提供的各種設計規則，使用基於單元的方法的IC結構的設計和製造過程典型地需要IC設計的實體佈局的驗證。這些設計規則通常包括有關在金屬1(M1)層處的鄰接或相鄰單元的金屬節段之間的間距和其它相互作用的設計規則子集。第1圖示出了此類設計規則實例，以及用來將單元設計標準化以便符合此類規則的常規方法。
如第1圖的平面視圖100所示，使用基於單元的方法的IC結構的實體佈局典型地涉及在某行中放置兩個或更多個標準單元，諸如所示鄰接標準單元101、102(其中該行具有相對於第1圖的方向的垂直佈置)。通常，每個標準單元表示IC設計的相應功能(例如，布林邏 輯功能或存儲功能)，並且由電晶體元件和連接單元的各種電晶體元件的導電互連構成。因此，每個單元具有單元邊界，單元邊界包含形成在半導體基板中的一個或多個P型或N型有源區域，或者對於絕緣體上矽(SOI)實現方案，包含摻雜或未摻雜半導體材料的外延層。被形成在基板和包含在其中的有源區域上方的是多晶矽(“聚矽”)節段(或金屬閘節段)，它們與有源區域和其它結構(未示出)一起形成單元的電晶體或其它電路元件。
然後，一個或多個金屬層是形成在有源區域上方並且被圖案化，以便在一個或多個層處形成金屬節段，借此這些金屬節段用於將單元內的電路元件互連或將單元間的電路元件互連。每個單元包括多個金屬軌道，這些金屬軌道限定金屬節段可以在給定的金屬層處佔據的位置和尺寸。為了說明，如圖100所示，對於金屬1(M1)層，單元101包括從單元101的單元邊界110的邊緣107延伸到相對邊緣108的金屬軌道103、104、105、106，而對於M1層，單元102包括從單元102的單元邊界116的邊緣114延伸到相對邊緣115的金屬軌道111、112、113。
在許多光刻製造過程中，利用金屬填充要包含至少一個金屬節段的金屬軌道，並且然後使用一個或多個切割遮罩(或“修剪”遮罩)來圖案化金屬軌道內的金屬，以便在給定的金屬處形成預期金屬節段圖案。這些切割遮罩同樣用於在單元邊界處切割金屬，以便阻止相鄰或鄰接單元的金屬節段之間的短路或其它不期望電相互作 用。為了說明，一個或多個切割遮罩可以在單元邊界110、116處引起金屬切割117、118，以便將單元101的M1金屬節段與單元102的M1金屬節段電隔離，反之亦然。
結合指定用於製造包括單元101、102的IC結構的特定技術過程，半導體代工廠可以提供設計規則集合，設計規則集合包括有關金屬節段相對於各種邊界金屬切割位置的終止的設計規則。為了說明，設計規則集合可以包括尖端到尖端最小距離要求，尖端到尖端最小距離要求規定，除非在鄰接單元中的相同軌道中的兩個金屬節段的尖端緊鄰彼此(也就是說，金屬跨鄰接單元邊界而連續延伸)，否則尖端必須是最小距離間隔的，最小距離典型地表示金屬切割層的寬度。否則，如果尖端間距不是由金屬切割生成的，那麼設計人員必須確保尖端間隔開足夠距離，這個距離典型地比切割層的寬度大，有時顯著更大。如所指出，無法始終保證金屬可以是連續的，並且因此被切割層切割。所以在這些情況下，必須確保會觀察到正常尖端到尖端間距。為了使用圖100進行說明，單元101的金屬軌道104中的金屬節段122將會觸發單元邊界設計規則違反124，因為金屬節段122的尖端終止在金屬切割118的區域中，而單元102的相應金屬軌道111中沒有金屬節段的鄰接尖端。同樣地，單元101的金屬軌道106中的金屬節段126和單元102的金屬軌道113中的金屬節段128一起將會觸發尖端到尖端最小距離設計規則違反130，因為金屬節段126、128的相面對的尖端並未分開最小指定距離 (鑒於它們並不是緊緊鄰接的，使得跨金屬切割118而形成連續金屬節段)。相比之下，即使金屬軌道105中的金屬節段132和金屬軌道112中的金屬節段134的相面對的尖端都是終止在金屬切割118的區域中，金屬節段132、134的尖端緊緊鄰接彼此並且因此一起形成跨金屬切割118連續的連續金屬節段，並且因此避免違反有關金屬節段的尖端與在單元邊界處的切割的尺寸關係的設計規則。
M1層的這些邊界相關設計規則已經產生用於標準單元的常規M1層方法，如第1圖的圖140示例性地示出。如由圖140表示的佈局視圖所示，常規標準單元設計通過在可鄰接相同的行中的另一單元的單元142的每個邊緣上採用鄰接偏移區(例如，分別在單元邊界152的相對邊緣148、150處的鄰接偏移區144、146)來解析邊界相關設計規則。在這種方法中，金屬節段可以終止在單元邊界處(例如，金屬節段154)或終止在不到鄰接偏移區的地方(例如，金屬節段156、158)，但是不會終止在鄰接偏移區內。鄰接偏移區長度被設定為由設計規則要求的最小尖端到尖端間距的近似一半。因此，假定120奈米(nm)的最小尖端到尖端間距，鄰接偏移區長度可以被設定為約60nm，並且因此當兩個單元放置在相鄰位置中時，兩個相面對的鄰接偏移區一起提供120nm的最小尖端到尖端間距。
在解決邊界相關設計規則時，這種常規M1設計方法引起各種低效率的情況。舉例來說，如果一個金屬軌道中的金屬節段終止在單元邊界的邊緣處，那麼在這 個邊緣處的鄰接單元也必須在相應軌道中具有終止在邊緣邊界處的金屬節段，以便滿足金屬必須跨金屬切割連續延伸的設計規則。這限制了標準單元設計的靈活性。一個解決方案是使得所有M1金屬節段在單元邊界上從邊緣延伸到邊緣。然而，這阻止了在金屬軌道內使用任何M1佈線，因為所有金屬節段都必須在單元邊界上被切割並且因此完全佔據金屬軌道。相反，儘管使用在相對鄰接偏移區之前終止的較短M1金屬節段可以避免違反邊界切割設計規則並且遵守尖端到尖端間距設計規則，但是這些相對短的金屬節段因它們相對短的長度而具有對較高的金屬層(金屬2(M2)和更高的)的相對有限的引腳接入，如以下參考第4圖更詳細地描述。
第2圖示出了根據一些實施方案的改進標準單元設計方法，這種改進標準單元設計方法符合邊界切割設計規則和尖端到尖端間距設計規則，同時還促進了M1佈線和對更高的金屬層增加的引腳接入。如第2圖中示出的實體佈局所示，單元200包括一個或多個有源區(例如，有源區202、204)、聚矽節段(例如，聚矽節段206、207、208、209、210、211)，以及形成在半導體基板(或SOI基板)上並包含在單元邊界212內的其它電路元件201，其中單元佈局在正交的X和Y方向兩者上延伸，如圖所示。單元200還在M1金屬層處包括了沿著Y方向而延伸的多個金屬軌道，例如金屬軌道221、222、223、224、225。
正與常規單元設計方法一樣，每個金屬軌 道都不含金屬節段或包含在相應金屬軌道內延伸的一個或多個金屬節段。然而，不像常規單元設計方法那樣，單元200的設計未結合有要求金屬尖端在單元邊界或距單元邊界的最小距離處終止的鄰接排除區。相反，如第2圖的實例所示，單元200的設計提供的是，M1金屬節段的尖端必須(1)至少在距單元邊界212的相應邊緣的指定最小距離226處終止，或者(2)延伸超過單元邊界212的相應邊緣達指定距離228。也就是說，比起使用完全包含在單元的單元邊界內的鄰接偏移區，用於單元200的設計方法是在單元邊界212的每個相對邊緣230、232處採用相應尖端排除區234、236，這些尖端排除區從單元邊界212內延伸超過單元邊界而到距相應邊界邊緣達指定距離228的平面。對於每個尖端排除區，指定金屬節段，以便在邊界內邊緣240處或其之前終止，或者金屬節段必須在單元邊界212外在邊界外邊緣242處終止。
為了說明，所示出的單元200的示例實現方案包括四個金屬節段：在軌道222中的金屬節段252，並且具有終止在尖端排除區234的邊界外邊緣242處的尖端和終止在尖端排除區236的邊界外邊緣242處的尖端；在軌道223中的金屬節段253，並且具有終止在尖端排除區234的邊界外邊緣242處的尖端和終止在尖端排除區236的邊界內邊緣240處或其之前的尖端；軌道224中的金屬節段254，並且具有終止在尖端排除區234的邊界外邊緣242處的尖端和終止在尖端排除區236的邊界外邊緣242 處的尖端；以及軌道225中的金屬節段255，並且具有終止在尖端排除區234的邊界內邊緣240處或其之前的尖端和終止在尖端排除區236的邊界內邊緣240處或其之前的尖端。因此，如四個金屬節段252至255所示，單元200的金屬節段都終止在邊界內邊緣240處或其之前或延伸出單元邊界212而到達邊界外邊緣242。
這種設計方法具有多個優點。通過確保金屬節段尖端至少在距單元邊界邊緣的最小距離226處終止或延伸超過單元邊界邊緣距離228，採用此設計方法的兩個相鄰單元將會產生這兩個單元的實體佈局，在這兩個單元的實體佈局中，對於一個單元中的任何給定金屬節段，在此金屬節段的尖端之間的距離至少為距另一單元的相應軌道中的金屬節段的相面對的尖端的最小指定尖端到尖端距離，或者一個單元的金屬節段的尖端延伸到另一單元的相應軌道中，並且因此符合指定M1金屬必須完全不存在於金屬切割區域內的一組鄰接軌道之中或M1金屬必須完全跨這組鄰接軌道的金屬切割區域而延伸。另外，在至少一個實施方案中，距離226、228被設定為近似相等，使得一個單元中具有終止在距該單元的單元邊界的邊緣的距離226處的尖端的金屬節段將會鄰接金屬節段的從相鄰單元的單元邊界的相應邊緣延伸距離228的尖端，如以下更詳細地示出。
第3圖示出了根據一些實施方案的以上所概括的單元設計方法的有益實現方案的實例。在這個實例 中，IC結構300(例如，ASIC或晶片上系統(SOC))包括放置在IC結構300的實體佈局中的鄰接位置中的兩個單元301、302，使得單元301、302形成某行標準單元的部分(此行在第1圖的方向上是垂直的)。單元301包括限定在單元邊界304內的電路元件，並且單元302同樣包括限定在單元邊界306內的電路元件，其中單元邊界304、306分別鄰接邊界邊緣308、310。單元301在M1層處包括金屬軌道311、312、313、314、315，並且單元302在M1層處包括相應金屬軌道321、322、323、324、325。
對於這個實例，單元301分別在軌道311、312、315中包括金屬節段331、332、335，並且金屬軌道313、314未被單元301使用。單元302分別在軌道322、323、324、325中包括金屬節段342、343、344、345，並且金屬軌道321未被單元302使用。單元301、302在它們相對的行邊界處採用尖端排除區，如上所述。因此，根據這種單元設計，金屬節段331具有在單元邊界304內在距邊界邊緣316(其與邊界邊緣308相對)的距離226(第2圖)處或其之前終止的一個尖端和延伸超過單元邊界304達距邊界邊緣308的距離228(第2圖)的相對尖端；金屬節段332具有在單元邊界304內在距邊界邊緣308的距離226處或其之前終止的一個尖端和延伸超過單元邊界304達距邊界邊緣316的距離228的相對尖端；並且金屬節段335具有在單元邊界304內在分別距邊界邊緣308、316的距離226處或其之前終止的相對尖端。轉至單元302，金屬節段 342具有在單元邊界306外在距邊界邊緣310的距離228處終止的一個尖端和在單元邊界306外在距邊界邊緣318(其與邊界邊緣310相對)的距離228處終止的相對尖端；金屬節段343具有在單元邊界306內在距邊界邊緣310的距離226處或其之前終止的一個尖端和在單元邊界306外在距邊界邊緣318的距離228處終止的相對尖端；金屬節段344具有在單元邊界306外在距邊界邊緣310的距離228處終止的一個尖端和在單元邊界306外在距邊界邊緣318的距離228處終止的相對尖端，並且金屬節段344具有在單元邊界306內在分別距邊界邊緣310、316的距離226處或其之前終止的相對尖端。
假定單元301、302的金屬節段的上述配置，當單元301、302如第3圖所示放置在IC結構300的佈局的相鄰位置中時，金屬節段331從邊界邊緣308延伸到單元302的軌道321的一部分中，並且因此符合將適用於將用於將單元301、302的金屬節段彼此電隔離的金屬切割350的邊界切割設計規則。同樣地，金屬節段342從單元302延伸到單元301的金屬軌道312的未被佔據區域，從而符合適用於金屬切割350的邊界切割設計規則。另外，在這個實例中，距離226和228是相等的，並且因此金屬節段342的邊界外尖端與金屬節段332的相面對的邊界內尖端鄰接或重疊，從而形成跨越軌道312、322兩者的單個金屬節段，直到執行金屬切割350為止。另外，金屬節段343在金屬切割350外終止，並且因此符合邊界切割 設計規則。金屬節段344具有從單元302延伸到單元301的相應軌道314中並達到跨越金屬切割350的寬度的程度的尖端，並且因此確保金屬節段344符合邊界切割設計規則。金屬節段335、345各自至少在它們相應鄰接邊界邊緣308、310之前的距離226處終止。因此，假定距離226被設定為由設計規則指定的最小尖端到尖端距離的至少一半，則金屬節段335的尖端與金屬節段345的相面對的尖端之間的間距符合這個最小尖端到尖端間距。因此，以上概括並在第3圖的實例中採用的單元設計方法促成與上述邊界相關設計規則的符合。
此外，這種單元設計方法具有有關單元間佈線和單元內佈線的附加益處。為了說明，由於金屬節段335、345未在任一邊界處被切割，因此分別可以對單元301、302的其它M1節段(未示出)進行佈線，以便將連接到分別在金屬軌道315、325的未使用的部分中的這些節段。此外，在輸出引腳佈線可能要求相應M1節段達到一個邊界以便引腳接合時，金屬軌道的另一側可以用於M1短線佈線。為了說明，軌道311、313、314、315、321、325分別具有可用於M1短線佈線(例如，在區域353中的金屬短線356)的未使用的區域351、353、354、355、361、365。因此，此單元設計的益處在於，M1層可用於連接到單元的M1引腳，而非被迫使用M2層來接合到引腳。因此，例如，如果想要連接節段335和345，那麼可使用一個M1節段來形成連接。在沒有這種設計方法時，M1節段可能已經在邊 界上延伸並被切割，因此連接將會被迫向上通向M2層(水平)，並且然後一段垂直M3金屬可能已經連接兩個水平M2節段。除了阻擋寶貴M2和M3佈線資源之外，這增加了引腳的電阻和電容。
另外，利用延伸超過單元邊界的金屬節段的單元設計方法還產生了具有更大邊界內長度的金屬節段，並且因此在M2層處可與更多數量水平(X方向)金屬節段相交，並且因此提供對M2層的更多引腳接入。為了說明，第4圖示出了示例標準單元400，對於這個標準單元400,M2層包括在單元400的單元邊界408內水平延伸的多個M2金屬節段401、402、403、404、405、406、407。另外，從單元400的示出的平面圖的角度來看，單元400包括沿著垂直方向(Y方向)延伸並因此與M2金屬節段中的一個或多個正交地相交的金屬節段410、411、412、413。金屬節段410至413遵守上述單元設計方法，並且因此金屬節段410、411、412延伸超過單元邊界408的相應邊緣達設定距離。相比之下，金屬節段413在兩端處至少在單元邊界408的相應邊緣之前的距離226處終止，並且因此表示典型地發現於用於標準單元的M1金屬設計的常規方法中的金屬節段。如圖所示，由於金屬節段413的相對短的長度和在M1和M2金屬節段之間對通孔形成的最小尺寸要求，金屬節段413能夠使用通孔(例如，通孔414)僅連接到一個M2金屬節段(M2金屬節段404)，而金屬節段411借助於其延伸超過單元邊界408的底部邊緣，可以使用相 應通孔來連接到多達三個M2金屬節段(M2金屬節段404、405、406)，並且金屬節段410、412借助於其延伸超過單元邊界408的頂部邊緣和底部邊緣，可以使用相應通孔來接到多達五個M2金屬節段(M2金屬節段402、403、404、405、406)。因此，借助於通過允許金屬節段延伸超過單元邊界提供的總體更大長度，本文中描述的單元設計方法使得M1金屬節段能夠在更多數量M2金屬節段下延伸，並且因此促成更大M1-M2佈線資源。
第5圖是根據一些實施方案的示出用於實現一個或多個方面的ASIC、SoC或其它IC結構的設計和製造的示例方法500的流程圖。如上指出，為以下過程中每一者生成的代碼存儲或以其它方式體現在非瞬態電腦可讀存儲介質中以供相應的設計工具或製造工具來存取和使用。
在方框502處，生成IC結構的功能規範。功能規範(通常稱為微架構規範(MAS))可由各種編程語言或建模語言(包括C、C++、SystemC、Simulink或MATLAB)中任一者表示。
在方框504處，使用功能規範生成代表IC結構的硬體的硬體描述代碼。在一些實施方案中，使用至少一種硬體描述語言(HDL)表示硬體描述代碼，硬體描述語言包括用於IC結構的電路的形式描述和設計的各種電腦語言、規範語言或建模語言中任一者。所生成的HDL代碼典型地表示IC結構的電路的操作、電路的設計和組織， 以及通過模擬來驗證IC結構的正確操作的測試。HDL的實例包括模擬HDL(AHDL)、Verilog HDL、SystemVerilog HDL和VHDL。對於實現同步數位電路的IC結構，硬體描述符代碼可包括暫存器傳送級(RTL)代碼以提供同步數位電路的操作的抽象表示。對於其它類型電路系統，硬體描述符代碼可包括行為級代碼以提供電路系統的操作的抽象表示。為了通過設計驗證，由硬體描述代碼表示的HDL模型典型地經受一輪或多輪模擬和調試。
在驗證由硬體描述代碼表示的設計後，在方框506處，使用綜合工具(synthesis tool)將硬體描述代碼綜合以生成代表或限定IC結構的電路系統的初始實體實現方案的代碼。在一些實施方案中，綜合工具生成一個或多個網表，一個或多個網表包括電路裝置實例(例如，閘、電晶體、電阻器、電容器、電感器、二極體等等)和在電路裝置實例之間的網或連接。或者，網表的全部或部分是手動生成的，而未使用綜合工具。正與硬體描述代碼一樣，在一個或多個網表的最終集合生成前，網表可以經受一個或多個測試和驗證過程。
或者，使用原理圖編輯器工具繪製IC結構的電路系統的原理圖，並且然後使用原理圖捕獲工具來捕獲所得的電路圖和生成表示電路圖的部件和連接的一個或多個網表(存儲在電腦可讀介質上)。然後，捕獲的電路圖可經受一輪或多輪模擬來進行測試和驗證。
在方框508處，一個或多個EDA工具使用 在方框506處產生的網表生成表示IC結構的電路系統的實體佈局的代碼。這個過程包括例如使用網表來確定或固定IC結構的電路系統的每個元件的位置的放置和佈線工具。另外，佈線工具基於放置過程而構建以根據網表來添加和佈設連接電路元件所需要的導線。所得代碼表示IC結構的三維模型。代碼是以數據庫文件格式(諸如例如圖形數據庫系統II(GDSII)格式)表示。呈這種格式的數據典型地代表幾何形狀、文本標簽和關於呈分級形式的電路佈局的其它信息。
在方框510處，將實體佈局代碼(例如，GDSII代碼)提供給半導體代工廠，半導體代工廠使用實體佈局代碼來配置或以其它方式適配半導體代工廠的製造工具(例如，通過遮罩作品)以製造IC結構。也就是說，實體佈局代碼編程到一個或多個電腦系統中，一個或多個電腦系統可整體地或部分地控制製造設施的工具的操作或製造設施中執行的製造操作。
返回方框508，子過程512示出了使用如上所述採用針對M1層的尖端排除區方法的標準單元方法生成實體佈局代碼。對於子過程512，在方框514處，放置和佈線工具使用網表以識別將要由所表示的設計執行的功能(例如，邏輯或存儲)，並且在方框516處，放置和佈線工具存取一個或多個標準單元庫以識別與所識別的功能對應的標準單元。標準單元包括結合有尖端排除區的單元設計。因此，在方框518處，放置和佈線工具識別IC設計的 實體佈局的某行中的位置以放置所選擇的標準單元並且在實體佈局中的這個所選擇的位置中放置標準單元。作為此放置的部分，如上所述，延伸超過標準單元的單元邊界的金屬節段可以延伸到鄰接在該行中任一側上的單元的標準單元的相應金屬軌道的空的/未使用的部分中。然後，514-518的過程可針對網表中的每個所識別的功能或其部分而重複。在完成標準單元放置後，在方框520處，放置和佈線工具然後可以執行在標準單元內的單元內佈線和在標準單元間的單元間佈線，其中金屬軌道的具有延伸超過單元邊界的金屬節段的未使用的部分用於M1短線佈線，如上所述。
電腦可讀存儲介質可以包括在使用期間可由電腦系統存取以向電腦系統提供指令和/或數據的任何非瞬態存儲介質，或非瞬態存儲介質的組合。此類存儲介質可以包括但不限於光學介質(例如，壓縮碟(CD)、數位通用碟(DVD)、藍光碟)、磁性介質(例如，軟碟、磁帶或磁性硬驅動器)、易失性記憶體(例如，隨機存取記憶體(RAM)或快取)、非易失性記憶體(例如，只讀記憶體(ROM)或快閃記憶體))或基於微機電系統(MEMS)的存儲介質。電腦可讀存儲介質嵌入在計算系統(例如，系統RAM或ROM)中、固定地附接到計算系統(例如，磁性硬驅動器)、移動地附接到計算系統(例如，光碟或基於通用序列匯流排(USB)的快閃記憶體)或經由有線網路或無線網路(例如，網路可存取的存儲裝置(NAS))而聯接到電腦系統。
在一些實施方案中，上述技術的某些方面可由執行軟體的處理系統的一個或多個處理器實現。軟體包括存儲或以其它方式有形地體現在非瞬態電腦可讀存儲介質上的一個或多個可執行指令集。軟體可以包括指令和某些數據，指令和某些數據當由一個或多個處理器執行時操縱一個或多個處理器以執行上述技術的一個或多個方面。非瞬態電腦可讀存儲介質可以包括例如磁或光碟存儲裝置、固態存儲裝置(諸如快閃記憶體)、快取、隨機存取記憶體(RAM)，或一個或多個其它非易失性記憶體裝置等等。存儲在非瞬態電腦可讀存儲介質上的可執行指令是源代碼、匯編語言代碼、目標代碼或由一個或多個處理器解釋或以其它方式執行的其它指令格式。
注意，並不要求以上在一般描述中描述的所有活動或要素，可不要求特定活動或裝置的一部分，並且除了所描述的那些之外，可以執行一個或多個另外活動，或包括的要素。另外，活動被列出的順序不一定是它們被執行的順序。另外，已經參考特定實施方案來描述了概念。然而，本領域的普通技術人員應瞭解到，在不脫離如隨附申請專利範圍中闡述的本公開的範圍的情況下，可以做出各種修改和改變。因此，說明書和附圖被認為是說明性的而非限制性的，並且所有此類修改旨在包括在本公開的範圍內。
以上已經針對特定實施方案來描述了益處、其它優點和問題解決方案。然而，益處、優點、問題 解決方案和可導致任何益處、優點或解決方案將出現或變得更為顯著的任何特徵不應被解釋為任何申請專利範圍或所有申請專利範圍的關鍵、要求或基本特徵。此外，以上所公開的具體實施方案僅是說明性的，因為所公開的主題可以對本領域的受益於本文中的教導的技術人員顯而易見的不同但等同的方式來修改和實踐。除了如隨附申請專利範圍中描述的之外，本文中示出的結構或設計的細節預期沒有任何限制。因此，明顯的是，以上所公開的具體實施方案可以被更改或修改，並且所有此類變化被認為是在所公開的主題的範圍內。因此，本文中尋求的保護如隨附申請專利範圍中闡述。

Claims (20)

  1. 一種積體電路結構，包括：第一單元[200]，所述第一單元沿著半導體基板的正交的第一方向和第二方向延伸並且具有單元邊界[212]，所述第一單元包括：第一金屬節段[252]，所述第一金屬節段在金屬層的第一金屬軌道[222]處，所述第一金屬節段沿著所述第一方向延伸並且在超過所述單元邊界的第一邊緣[242]的指定第一距離[228]處終止。
  2. 如申請專利範圍第1項所述的積體電路結構，其中所述第一單元還包括：第二金屬節段[253]，所述第二金屬節段在所述金屬層處的第二金屬軌道[223]處，所述第二金屬節段沿著所述第一方向延伸並且在所述第一邊緣之前的至少指定第二距離[226]處終止。
  3. 如申請專利範圍第2項所述的積體電路結構，其中所述第一距離和所述第二距離是基本上相等的。
  4. 如申請專利範圍第2項所述的積體電路結構，其中：所述第一金屬節段在所述單元邊界的第二邊緣之前的至少所述第二距離處終止，所述第二邊緣與所述第一邊緣相對。
  5. 如申請專利範圍第4項所述的積體電路結構，其中：所述第二金屬節段在所述單元邊界的所述第二邊緣之前的至少所述指定第二距離處終止。
  6. 如申請專利範圍第5項所述的積體電路結構，其中所述第一距離和所述第二距離是基本上相等的。
  7. 如申請專利範圍第1項所述的積體電路結構，其還包括：第二單元[302]，所述第二單元沿著所述第一方向和所述第二方向延伸並且具有單元邊界[306]，所述單元邊界具有與所述第一單元的所述單元邊界的所述第一邊緣相鄰的第二邊緣[310]；並且其中所述第一金屬節段在所述金屬層處延伸到所述第二單元的第一金屬軌道中。
  8. 如申請專利範圍第7項所述的積體電路結構，其中所述第二單元還包括：第二金屬節段[344]，所述第二金屬節段在所述金屬層處的第二金屬軌道[324]處，所述第二金屬節段沿著所述第一方向延伸並且在超過所述第二邊緣的所述指定第一距離處終止；並且其中所述第二金屬節段在所述金屬層處延伸到所述第一單元的第二金屬軌道[354]中。
  9. 如申請專利範圍第7項所述的積體電路結構，其中：所述第一單元的所述第一金屬軌道的剩餘部分在所述金屬層處不含金屬。
  10. 如申請專利範圍第7項所述的積體電路結構，其中：所述第二單元的所述第一金屬軌道的剩餘部分在所述金屬層處包括短線佈線。
  11. 一種使用標準單元庫製造積體電路結構的由電腦實現的方法，所述方法包括：從所述標準單元庫選擇第一單元[200]，所述第一單元具有沿著正交的第一方向和第二方向而延伸的單元邊界[212]並且包括在金屬層處的第一金屬軌道[222]處的第一金屬節段[252]，所述第一金屬節段沿著第一方向延伸並且在超過所述單元邊界的第一邊緣[242]的指定第一距離[228]處終止；以及在所述積體電路結構的實體佈局的第一位置處放置所述第一單元。
  12. 如申請專利範圍第11項所述的方法，其中所述第一單元還包括：第二金屬節段[253]，所述第二金屬節段在所述金屬層處的第二金屬軌道[223]處，所述第二金屬節段沿著所述第一方向延伸並且在所述第一邊緣之前的指定第二距離[226]處終止。
  13. 如申請專利範圍第12項所述的方法，其中：所述第一金屬節段在所述單元邊界的第二邊緣之前的所述第二距離處終止，所述第二邊緣與所述第一邊緣相對。
  14. 如申請專利範圍第13項所述的方法，其中：所述第二金屬節段在所述單元邊界的所述第二邊緣之前的所述指定第二距離處終止。
  15. 如申請專利範圍第14項所述的方法，其中所述第一距 離和所述第二距離是基本上相等的。
  16. 如申請專利範圍第11項所述的方法，其還包括：從所述標準單元庫選擇第二單元[302]；在所述實體佈局的第二位置處放置所述第二單元，使得所述第二單元的單元邊界[306]的第二邊緣[310]鄰接所述第一單元的所述單元邊界的所述第一邊緣；並且其中所述第一金屬節段在所述金屬層處延伸到所述第二單元的第一金屬軌道中。
  17. 如申請專利範圍第16項所述的方法，其中：所述第二單元包括第二金屬節段[344]，所述第二金屬節段在所述金屬層處的第二金屬軌道[324]處，所述第二金屬節段沿著所述第一方向延伸並且在超過所述第二邊緣的所述指定第一距離處終止；並且其中在所述第二位置處放置所述第二單元包括在所述第二位置處放置所述第二單元，使得所述第二金屬節段在所述金屬層處延伸到所述第一單元的第二金屬軌道中。
  18. 如申請專利範圍第16項所述的方法，其還包括：使用所述第一金屬軌道的剩餘部分將短線佈設在所述金屬層處。
  19. 一種非瞬態電腦可讀介質，所述非瞬態電腦可讀介質體現可執行指令集，所述可執行指令集用於操縱電腦系統來執行過程的一部分，以設計積體電路結構的至 少一部分，所述可執行指令集包括用於操縱所述電腦系統來進行以下操作的指令：從標準單元庫選擇第一單元[200]，所述第一單元具有沿著正交的第一方向和第二方向而延伸的單元邊界[212]並且包括在金屬層處的第一金屬軌道[222]處的第一金屬節段[252]，所述第一金屬節段沿著第一方向延伸並且在超過所述單元邊界的第一邊緣[242]的指定第一距離處終止；以及在所述積體電路結構的實體佈局的第一位置處放置所述第一單元。
  20. 如申請專利範圍第19項所述的非瞬態電腦可讀介質，其中所述指令集還包括用於操縱所述電腦系統來進行以下操作的指令：從所述標準單元庫選擇第二單元；在所述實體佈局的第二位置處放置所述第二單元[302]，使得所述第二單元的單元邊界[306]的第二邊緣[310]鄰接所述第一單元的所述單元邊界的所述第一邊緣；並且其中所述第一金屬節段在所述第二單元的所述金屬層處延伸到第一金屬軌道中。
TW106123326A 2016-07-12 2017-07-12 實現具有延伸出單元邊界的金屬層節段的標準單元的積體電路 TWI732900B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/207,691 US9977854B2 (en) 2016-07-12 2016-07-12 Integrated circuit implementing standard cells with metal layer segments extending out of cell boundary
US15/207,691 2016-07-12

Publications (2)

Publication Number Publication Date
TW201813050A true TW201813050A (zh) 2018-04-01
TWI732900B TWI732900B (zh) 2021-07-11

Family

ID=57890630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123326A TWI732900B (zh) 2016-07-12 2017-07-12 實現具有延伸出單元邊界的金屬層節段的標準單元的積體電路

Country Status (7)

Country Link
US (1) US9977854B2 (zh)
EP (1) EP3270414A1 (zh)
JP (1) JP7015824B2 (zh)
KR (1) KR102294210B1 (zh)
CN (1) CN109791930B (zh)
TW (1) TWI732900B (zh)
WO (1) WO2018013472A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458446B1 (ko) * 2016-03-03 2022-10-26 삼성전자주식회사 스탠다드 셀을 포함하는 반도체 장치 및 그것의 전자 설계 자동화 방법
US10691849B2 (en) * 2017-09-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal cut optimization for standard cells
US10559558B2 (en) 2017-09-29 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pin modification for standard cells
TWI681309B (zh) * 2018-05-10 2020-01-01 瑞昱半導體股份有限公司 電子裝置測試資料庫產生方法
US10784869B2 (en) * 2018-07-16 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing the same
US10997348B2 (en) 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
US10769342B2 (en) * 2018-10-31 2020-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Pin access hybrid cell height design
US11011417B2 (en) 2019-05-31 2021-05-18 International Business Machines Corporation Method and structure of metal cut
US10909297B1 (en) * 2019-08-15 2021-02-02 Taiwan Semiconductor Manufacturing Company Limited Deterministic system for device layout optimization
CN114730353A (zh) * 2019-12-09 2022-07-08 美商新思科技有限公司 使用具有金属线的单元进行电路设计
US11290109B1 (en) * 2020-09-23 2022-03-29 Qualcomm Incorporated Multibit multi-height cell to improve pin accessibility

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04216668A (ja) * 1990-12-15 1992-08-06 Sharp Corp 半導体集積回路
US6174742B1 (en) 1998-10-30 2001-01-16 Lsi Logic Corporation Off-grid metal layer utilization
US7036103B2 (en) * 1999-10-14 2006-04-25 Synopsys, Inc. Detailed placer for optimizing high density cell placement in a linear runtime
US6351841B1 (en) 2000-03-21 2002-02-26 Cadence Design Systems, Inc. Method and apparatus for creating multi-gate transistors with integrated circuit polygon compactors
US7089521B2 (en) * 2004-01-27 2006-08-08 International Business Machines Corporation Method for legalizing the placement of cells in an integrated circuit layout
US6903389B1 (en) 2004-06-15 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Variable layout design for multiple voltage applications
US7194717B2 (en) * 2004-09-08 2007-03-20 Lsi Logic Corporation Compact custom layout for RRAM column controller
JP4796817B2 (ja) * 2005-10-31 2011-10-19 エルピーダメモリ株式会社 基本セル設計方法、レイアウト設計方法、設計装置およびプログラム
US7640522B2 (en) * 2006-01-14 2009-12-29 Tela Innovations, Inc. Method and system for placing layout objects in a standard-cell layout
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US7564077B2 (en) * 2006-05-05 2009-07-21 Texas Instruments Incorporated Performance and area scalable cell architecture technology
JP5599395B2 (ja) * 2008-07-16 2014-10-01 テラ イノヴェイションズ インコーポレイテッド 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施
US8136072B2 (en) * 2008-11-03 2012-03-13 Arm Limited Standard cell placement
US7919792B2 (en) 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
US8661392B2 (en) * 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
JP5325162B2 (ja) * 2010-05-18 2013-10-23 パナソニック株式会社 半導体装置
US8423946B1 (en) * 2010-05-25 2013-04-16 Marvell International Ltd. Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
US8431968B2 (en) 2010-07-28 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Electromigration resistant standard cell device
US8742464B2 (en) 2011-03-03 2014-06-03 Synopsys, Inc. Power routing in standard cells
US8612914B2 (en) * 2011-03-23 2013-12-17 Synopsys, Inc. Pin routing in standard cells
US8513978B2 (en) * 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
US8451026B2 (en) * 2011-05-13 2013-05-28 Arm Limited Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
US8987831B2 (en) 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
US9659129B2 (en) 2013-05-02 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell having cell height being non-integral multiple of nominal minimum pitch
CN104134657B (zh) * 2013-05-02 2018-01-26 台湾积体电路制造股份有限公司 单元高度为标称最小间距的非整数倍的标准单元
KR102152772B1 (ko) * 2013-11-18 2020-09-08 삼성전자 주식회사 레이아웃 디자인 시스템, 레이아웃 디자인 방법, 및 이를 이용하여 제조된 반도체 장치
US9876017B2 (en) * 2014-12-03 2018-01-23 Qualcomm Incorporated Static random access memory (SRAM) bit cells with wordline landing pads split across boundary edges of the SRAM bit cells
US9727685B2 (en) * 2015-05-14 2017-08-08 Globalfoundries Inc. Method, apparatus, and system for improved standard cell design and routing for improving standard cell routability
KR102504289B1 (ko) * 2016-04-07 2023-02-28 삼성전자 주식회사 인접 핀들 사이의 라우팅 간섭을 제거하는 구조를 갖는 표준 셀과 이를 포함하는 장치

Also Published As

Publication number Publication date
US20180018419A1 (en) 2018-01-18
TWI732900B (zh) 2021-07-11
US9977854B2 (en) 2018-05-22
CN109791930B (zh) 2021-08-27
JP7015824B2 (ja) 2022-02-03
JP2019526170A (ja) 2019-09-12
CN109791930A (zh) 2019-05-21
EP3270414A1 (en) 2018-01-17
KR102294210B1 (ko) 2021-08-27
KR20190018542A (ko) 2019-02-22
WO2018013472A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
TWI732900B (zh) 實現具有延伸出單元邊界的金屬層節段的標準單元的積體電路
US11031385B2 (en) Standard cell for removing routing interference between adjacent pins and device including the same
US8479141B1 (en) Automation using spine routing
US7530040B1 (en) Automatically routing nets according to current density rules
Kahng et al. VLSI physical design: from graph partitioning to timing closure
US7784010B1 (en) Automatic routing system with variable width interconnect
CN107066681B (zh) 集成电路和制造集成电路的计算机实现方法
US8356267B2 (en) Statistical method for hierarchically routing layout utilizing flat route information
US8234612B2 (en) Cone-aware spare cell placement using hypergraph connectivity analysis
US11443094B2 (en) Method of inserting dummy boundary cells for macro/IP and IC
JP4141322B2 (ja) 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
US7373628B1 (en) Method of automatically routing nets using a Steiner tree
KR20160051532A (ko) 집적 회로 및 그것의 레이아웃을 설계하는 방법
US20150161319A1 (en) Generating database for cells routable in pin layer
TWI718245B (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
CN106055726A (zh) 集成电路中的单元布局
US9293450B2 (en) Synthesis of complex cells
Lienig et al. Methodologies for Physical Design: Models, Styles, Tasks, and Flows
US20170061063A1 (en) Integrated circuit with reduced routing congestion
US20240086609A1 (en) Integrated circuit design method, system and computer program product
US9767242B1 (en) Filling vacant areas of an integrated circuit design
Golshan Floorplanning
CN117371380A (zh) 集成电路设计方法、系统和计算机程序产品
Amrbar Implementation of complete ASIC design using low power methodology
JPH1056067A (ja) 自動配置配線方法