KR102281223B1 - 자외선 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들 - Google Patents

자외선 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들 Download PDF

Info

Publication number
KR102281223B1
KR102281223B1 KR1020197015126A KR20197015126A KR102281223B1 KR 102281223 B1 KR102281223 B1 KR 102281223B1 KR 1020197015126 A KR1020197015126 A KR 1020197015126A KR 20197015126 A KR20197015126 A KR 20197015126A KR 102281223 B1 KR102281223 B1 KR 102281223B1
Authority
KR
South Korea
Prior art keywords
type layer
iii
nitride
layer
light
Prior art date
Application number
KR1020197015126A
Other languages
English (en)
Other versions
KR20190076011A (ko
Inventor
즈또무 이시까와
이삭 윌데슨
에릭 찰스 넬슨
파리자트 뎁
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/793,723 external-priority patent/US10541352B2/en
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Publication of KR20190076011A publication Critical patent/KR20190076011A/ko
Application granted granted Critical
Publication of KR102281223B1 publication Critical patent/KR102281223B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using incoherent light, UV to IR, e.g. lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Abstract

자외선(UV) 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들이 본원에 설명된다. 방법은 UV 조사 하에서 III-질화물 p-형 층 위에 III-질화물 n-형 층을 성장시키는 단계를 포함한다. 또 다른 방법은 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계 및 발광 디바이스 구조체 상에 터널 접합을 성장시키는 단계를 포함하고, 여기서 특정 층들은 UV 조사 하에 성장된다. 또 다른 방법은 III-질화물 p-형 층 위에 III-질화물 터널 접합 n-형 층을 형성하여 터널 접합 발광 다이오드를 형성하는 단계를 포함한다. III-질화물 터널 접합 n-형 층의 표면은 초기 기간 동안 조사 하에서 이루어지고 형성의 나머지는 조사 없이 완료된다. UV 광은 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가진다. UV 조사는 퇴적 챔버 내에 존재하는 수소로부터 초래되는 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제한다.

Description

자외선 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들
관련 출원들에 대한 교차 참조
이 출원은 2016년 10월 28일에 출원된 미국 가출원 번호 62/414,612, 2016년 12월 15일에 출원된 유럽 가출원 번호 16204234.5, 및 2017년 10월 25일에 출원된 미국 정규 출원 번호 15/793,723의 이익을 주장하며, 그 내용들은 이에 의해 완전히 설명되는 것처럼 본원에 참조로 포함된다.
발명 분야
이 출원은 발광 디바이스들에 관한 것이다.
발광 다이오드들(light emitting diodes)(LEDs), 공진 공동 발광 다이오드들(resonant cavity light emitting diodes)(RCLEDs), 수직-공동 표면-방출 레이저들(vertical-cavity surface-emitting laser)(VCSELs), 및 에지 방출 레이저들 포함하는 반도체 발광 디바이스들은 가장 효율적인 광원들 중에서 현재 이용가능하다. 가시 스펙트럼에 걸쳐 동작이 가능한 고휘도 발광 디바이스들의 제조에서 현재 관심 있는 재료 시스템들은 또한 III-질화물 재료들로 언급되는, 그룹 III-V 반도체들, 특히 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금들을 포함한다.
전형적으로, III-질화물 발광 디바이스들은 금속 유기 화학 기상 퇴적(metal-organic chemical vapor deposition)(MOCVD), 분자 빔 에피택시(molecular beam epitaxy)(MBE), 또는 다른 에피택셜 기술들에 의해 사파이어, 실리콘 탄화물, III-질화물, 또는 다른 적절한 기판 상에 상이한 조성물들 및 도펀트 농도들의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 예를 들어, 종종 기판 위에 형성되는 Si로 도핑되는 하나 이상의 n-형 층, n-형 층 또는 층들 위에 형성되는 활성 영역 내의 하나 이상의 발광 층, 및 예를 들어, 활성 영역 위에 형성되는 Mg로 도핑되는 하나 이상의 p-형 층을 포함한다. 전기 컨택트들은 n- 및 p-형 영역들 상에 형성된다.
상업적 III-질화물 LED에서, 반도체 구조체는 전형적으로 MOCVD에 의해 성장된다. MOCVD 동안 사용되는 질소원은 전형적으로 암모니아이다. 암모니아가 해리될 때, 수소가 생성된다. 수소는 마그네슘과 복합체, 즉, Mg-H 복합체를 형성하며, 마그네슘은 p-형 재료들의 성장 동안 p-형 도펀트로서 사용된다. 수소 복합체는 마그네슘의 p-형 특성을 비활성화시켜, p-형 재료의 활성 도펀트(및 정공) 농도를 효과적으로 감소시키며, 디바이스의 효율을 감소시킨다. p-형 재료의 성장 후에, 구조체는 수소를 막아내어 수소-마그네슘 복합체를 파괴하도록 어닐링된다.
자외선(UV) 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들이 본원에 설명된다. 방법은 UV 광의 존재 시 III-질화물 p-형 층 위에 III-질화물 n-형 층을 성장시키는 단계를 포함한다. 또 다른 방법은 성장 기판 상에 발광 디바이스 구조체를 성장시키는 단계 및 발광 디바이스 구조체 상에 터널 접합을 성장시키는 단계를 포함하고, 여기서 특정 층들은 UV 조사 하에 성장된다. 또 다른 방법은 III-질화물 p-형 층 위에 III-질화물 터널 접합 n-형 층을 형성하여 터널 접합 발광 다이오드를 형성하는 것을 설정하는 단계를 포함한다. III-질화물 터널 접합 n-형 층의 표면은 초기 기간 동안 광으로 조사되고, 그 다음에 형성의 나머지는 광 조사 없이 완료된다. UV 광은 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가진다. UV 조사는 퇴적 챔버 내에 존재하는 수소로부터 초래되는 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제한다.
더 상세한 이해가 후속하는 기재로부터, 첨부 도면들과 함께 예로써 주어질 수 있다.
도 1은 Mg 도펀트들과 본딩하여 종래의 어닐 공정으로 Mg 도펀트들의 활성화를 방지하는 p-형 GaN 층들 내의 수소 원자들을 예시하는 터널 접합 발광 디바이스(TJ LED)의 단면도이다.
도 2는 TJ LED가 전력 공급받는(energized) 동안, 어떻게 터널 접합 n+ GaN 층 및 p+ GaN 층이 역바이어스되지만 터널 전류를 전도하는지를 도시하는 TJ LED의 예시적인 다이어그램이다.
도 3은 p-형 GaN 층들의 성장 동안 TJ LED 웨이퍼를 예시하며, 여기서 수소 불순물들은 p-형 GaN 층들 내에 유입되어 Mg 도펀트들과 본딩하여 Mg 도펀트들의 활성화를 방지하고 p-형 GaN 층들의 효과적인 p-형 도핑을 제한한다.
도 4는 특정 구현들에 따라 자외선(UV) 조사의 존재 시 디바이스 내의 특정 층들을 성장시키기 위한 예시적인 다이어그램이다.
도 5는 특정 구현들에 따라 UV 조사를 위한 창을 가지는 예시적인 유기금속 화학 기상 퇴적(MOCVD) 챔버이다.
도 6은 특정 구현들에 따른 예시적인 수직 TJ LED이다.
도 7은 특정 구현들에 따른 예시적인 플립 칩 TJ LED이다.
도 8은 특정 구현들에 따라 도 6 및 7의 TJ LED를 제조하기 위한 예시적인 방법이다.
도 9는 특정 구현들에 따라 도 6 및 7의 TJ LED를 제조하기 위한 또 다른 예시적인 방법이다.
도 10은 특정 구현들에 따라 도 6 및 7의 TJ LED를 제조하기 위한 또 다른 예시적인 방법이다.
도 11은 특정 구현들에 따라 p-형 GaN 하향 구조(down structure)를 가지는 예시적인 발광 디바이스이다.
도 12는 특정 구현들에 따라 p-형 GaN 하향 구조를 가지는 또 다른 예시적인 발광 디바이스이다.
도 13은 특정 구현들에 따라 도 11 및 12의 발광 디바이스들을 제조하기 위한 예시적인 방법이다.
도 14는 특정 구현들에 따른 발광 디바이스를 제조하기 위한 예시적인 방법이다.
자외선 조사 하에 발광 디바이스들을 성장시키기 위한 방법들에 대한 도면들 및 기재들이 명확한 이해를 위해 관련된 요소들을 예시하기 위해 간략화된 한편, 명료함의 목적으로, 전형적인 디바이스 공정에서 발견되는 많은 다른 요소들을 제거했다는 점이 이해되어야 한다. 본 기술분야의 통상의 기술자는, 많은 요소들 및/또는 단계들이 본 발명을 구현하는데 바람직하고 그리고/또는 요구된다는 것을 인지할 수 있다. 그러나, 이러한 요소들 및 단계들이 본 기술분야에 널리 알려져 있기 때문에, 그리고 이들이 본 발명의 더 양호한 이해를 용이하게 하지는 않기 때문에, 이러한 요소들 및 단계들의 논의는 본원에서 제공되지 않는다.
종래의 III-질화물 발광 다이오드들(LEDs)에서, n-형 층이, 활성 층(또는 발광층) 및 p-형 층에 선행하여, 기판 상에 먼저 성장된다. 본원에서 사용되는 바와 같이, 용어 층은 식별되는 층 중 적어도 하나의 층을 지칭하며, 예를 들어, p-형 층 또는 n-형 층은 각자, 하나 이상의 p-형 층 또는 하나 이상의 n-형 층을 포함할 수 있다. 예를 들어, n-형 갈륨 질화물(GaN)이 사파이어와 같은 성장 기판 위에 성장되고, 다중-양자 우물(MQW) 활성 층이 이후 n-형 GaN 층 위에 성장되고, p-형 GaN 층이 활성 층 위에 성장된다. 과도핑된 p+ GaN 층은 애노드 전극에 대한 양호한 오믹 컨택트(ohmic contact)를 획득하기 위해 p-형 GaN 층 위에 성장된다. 최상부 전극 및 최하부 전극을 가지는 수직 LED들에 대해서는, 투명 전도체 층(예를 들어, 인듐 주석 산화물(ITO) 또는 초박형 금 층)이, 투명 전도체 층 위에 하나 이상의 작은 금속 애노드 전극들을 퇴적시키는 것에 선행하여, 전류 확산을 위해 p+ GaN 층 위에 임의적으로 퇴적될 수 있다. 이후 캐리어 웨이퍼가 최상부 표면에 부착되고, 성장 기판은, 예컨대, 레이저 리프트-오프(laser lift-off)에 의해 제거된다. "최하부" n-형 GaN 층은 이후 씨닝(thinned)되고, 반사형 금속 캐소드 전극이 오믹 컨택트를 위해 n-형 GaN 층 상에 퇴적된다. LED 다이들이 웨이퍼로부터 싱귤레이트(singulate)되고 패키지화된 이후, LED에 전력 공급하기 위해 양의 전압이 애노드 전극에 인가되고 음의 전압이 캐소드 전극에 인가되며, 여기서 광의 대부분은 최상부 p+ GaN 층을 통해 탈출한다.
이러한 종래의 LED가 가지는 이슈는, 불투명한 애노드 전극들 및 ITO 전류 확산 층이 광 출력을 다소 차단시키고 감쇠시키며, 얇은 ITO 층의 시트 저항이 상당하다는 것이다. 더 양호한 전류 확산을 위한 더 많은 금속의 추가는 훨씬 더 많은 광을 차단한다. 추가로, 애노드 전극과의 양호한 오믹 컨택트를 위해 과도핑된 p+ GaN 층을(최상부 층으로서) 형성하는 것이 중요하다.
이러한 종래의 설계에 대한 대안은 도 1 및 2에 도시된 바와 같이 터널 접합 LED(TJ LED)(100)을 제조하는 것이다. 터널 접합(tunnel junction)은 전자들이 역방향 바이어스에서 p-형 층의 가전자 대역으로부터 n-형 층의 전도 대역으로 터널링되는 것을 허용하는 구조체이다. 전자가 터널링될 때, 정공은 p-형 층 뒤에 남아 있어, 캐리어들은 양 층들에서 발생된다. 따라서, 다이오드와 같은 전자 디바이스에, 작은 누설 전류만이 역방향 바이어스에서 흐를 때, 큰 전류는 역방향 바이어스에서 터널 접합에 걸쳐 운반될 수 있다. 터널 접합은 p/n 터널 접합에서 전도대 및 가전자대의 특정 정렬을 요구한다. 이것은 매우 높은 도핑을 (예를 들어, p++/n++ 접합에서) 사용함으로써 달성될 수 있다. III-질화물 재료들은 상이한 합금 조성물들 사이의 헤테로인터페이스들에서 전계를 생성하는 고유 편광을 갖는다. 이러한 편광 필드는 또한 터널링을 위한 요구된 대역 정렬을 달성하기 위해 이용될 수 있다.
도 1 및 2를 참조하면, 사파이어 기판(102) 위에 성장되는 TJ LED(100)는 n-형 GaN 층(105), 활성 층(110), p-형 GaN 층(115) 및 p+ GaN 층(120)을 포함한다. n+ GaN 층(125)은 p+ GaN 층(120) 위에 성장되는데, 이는 p+ GaN 층(120) 및 n+ GaN 층(125)이 터널 접합 층이 되도록 확립하고, 형성하고, 결과를 초래하거나 또는 야기하고(집합적으로 "확립하고), 이러한 용어는 비-터널 접합 층들과 터널 접합 층들을 구별하기 위해 적절할 때 본원에서 사용될 것이다. 예를 들어, 도 1의 경우에서, n+ GaN 층(125) 및 p+ GaN 층(120)은, 적절한 때 또는 적용가능할 때, 터널 접합 n+ GaN 층(125) 및 터널 접합 p+ GaN 층(120)이라 지칭될 수 있다. 애노드 전극(130)이 그 다음에 도 2에 도시된 바와 같이 n+ GaN 층(125) 위에 형성된다. 애노드 전극(130)은 금속 또는 다른 유사한 재료들일 수 있다. 금속 전극과 n+ GaN 층 사이의 오믹 컨택트는 전형적으로 금속 전극과 p+ GaN 층 사이의 오믹 컨택트보다 더 양호하다. 또한, n+ GaN 층(125)의 시트 저항은 전류 확산을 위해 사용되는 전형적인 투명 전도체의 시트 저항보다 더 낮고 p+ GaN 층(120)의 시트 저항보다 전형적으로 더 낮다. n+ GaN 층(125) 및 p+ GaN 층(120)이 고도로 도핑되고, 공핍층이 매우 얇기 때문에, 접합이 역 바이어스되더라도 전자들은 접합을 통해 터널링할 수 있다. 그 결과, n+ GaN 층(125)은 매우 적은 광 감쇠를 가지고 애노드 전극(130)으로부터 LED 전류를 효율적으로 확산시킨다. 터널 접합은 약간 더 높은 순방향 전압 강하를 LED에 추가하지만, 광 출력이 증가되기 때문에, TJ LED(100)의 효율성은 종래의 LED의 효율성보다 더 높을 수 있다. 또한, 터널 접합은 TJ LED(100)가 종래의 LED와 동일한 광 출력을 위해 더 낮은 전류로 구동되도록 하여, TJ LED(100)가 그것의 피크 효율성으로 동작할 수 있게 한다.
이러한 TJ LED들이 가지는 한 가지 문제점은 p-형 GaN 층들이 터널 접합 n+ GaN 층(125) 아래에 매립된다는 것이다. 결과적으로, p-형 GaN 층(115) 및 p+ GaN 층(120)으로부터 수소 원자들(135)을 밖으로 확산시키기 위한 어닐링 공정 동안, 수소 원자들(135)이 갇힌다. 이것은 도 3에 예시되는데, 여기서 디바이스(300)가 유기금속 화학 기상 퇴적(MOCVD) 챔버 내에서 질소 소스로서 암모니아(NH3)를 사용하여 성장되어, N과 H를 p-형 층들(pGaN 층들(315 및 320))에 혼입하는 결과를 초래한다. 디바이스(300)는, 예를 들어, 사파이어 기판(302) 위에 성장되는 n-형 GaN 층(305), 활성 층(310), p-형 GaN 층(315) 및 p+ GaN 층들(315 및 320)을 포함한다. 수소 원자들은 p-형 GaN 성장 공정의 고유한 결과로서 p-형 GaN 층들(315 및 320) 격자 내에 혼입되며, 여기서, "p-형" Mg 도펀트들 및 수소 원자들이 본딩하여 Mg-H 복합체들을 형성한다. Mg 도펀트들은 시클로펜타디엔일 마그네슘(Cp2Mg) 기체로서 MOCVD 챔버 내에 도입된다. Mg 도펀트들은 어닐 단계에 의해 수소 원자들이 제거될 때까지 활성화될 수 없다. 수소 원자들이 n-형 GaN을 통해 확산하지 않기 때문에, TJ LED를 형성하는 것은 어렵다.
다른 방식들이 사용되지만, 각각의 이러한 기법은 이슈들을 가진다. 예를 들어, 분자 빔 에피택시(MBE)가 사용되어 더 적은 내장된 수소로 p-형 GaN 층들을 성장시키지만, 이러한 MBE 공정은 느리고 비싸다. 또 다른 방식은 아래로 p-형 GaN 층으로 트렌치들을 형성하고 이후 어닐링하여 수소 원자들 밖으로 측방으로 확산하지만; 이러한 기법은 상당한 복잡성을 부가한다. 게다가, 어닐 온도를 상당히 증가시켜 수소를 측방으로 밖으로 확산시키는 것은 TJ LED를 열적으로 손상시킬 수 있다. 위 이슈들이 TJ LED들에 관해 기술되지만, 그것은 또한 p-형 GaN 층이 활성 층 및 n-형 GaN 층을 성장시키는 것에 선행하여 기판 위에 먼저 성장될 때에도 적용가능하다. 일반적으로, 이러한 이슈들은 플립 칩 LED들 뿐만 아니라 수직 LED들에 존재한다. 특히, 이러한 이슈들은 p-형 GaN 층들과 애노드 전극 사이의 터널 접합 n+ GaN 층들을 사용하는 플립 칩 LED들에 존재하며, 여기서 n-형 애노드 층이 사용되어 전류를 더 양호하게 확산시킨다.
따라서, MOCVD 공정을 사용하여 TJ LED를 제조하기 위한 기법들이 요구되며, 여기서 더 적은 Mg-H 복합체 결과물 및 (대규모) 어닐링 없음(no anneal)이 Mg 도펀트들을 활성화시켜 p-형 GaN 층들을 생성하기 위해 요구된다.
자외선(UV) 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들이 본원에 설명된다. 일반적으로, MOCVD 챔버는 외부적으로-발생되는 UV 광이 웨이퍼의 최상부를 원위치에(in-situ) 조사하게 하는 창을 가지도록 커스터마이즈된다. UV 광은 적어도 p-형 GaN 층들의 성장 동안 웨이퍼를 조사하고, Mg-H 복합체들의 형성을 경감시킨다. 에피택셜 성장 동안 p-형 GaN 층들 내의 불순물 및 포인트 결함 혼입(point defect incorporation)은 페르미(Fermi) 준위 효과에 의해 영향을 받는다. p-형 GaN의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 UV 광은 소수 캐리어들을 발생시키는데, 이는 성장 동안 p-형 GaN의 페르미 준위 에너지를 일시적으로 변경시킨다. 결과적으로, p-형 GaN 성장 동안 수소 혼입 및 다른 포인트 결함 발생이 억제되어, p-형 GaN 층 내의 더 적은 Mg-H 복합체들을 초래할 수 있다.
예시적인 방법들이 제공되며, 이 경우에 TJ LED는 p-형 GaN 층들 및/또는 터널 접합 n+ GaN 층의 성장 동안 MOCVD 챔버 내에서 UV 광에 의해 조사된다. 본원에 설명된 방법들은 예를 들어, TJ LED 내의 매립된 p-GaN 층으로부터 수소를 제거하기 위한 공격적인 원위치를 벗어난(ex-situ) 열적 어닐링에 대한 필요성을 삭제한다. 더 적은 수소 불순물들이 존재하기 때문에, p-형 GaN 층들 내의 Mg 도펀트들 중 더 많은 것이 이미 활성화되어, 활성화 어닐링이 함께 삭제되도록 한다. 또 다른 구현에서, 겹쳐진(overlaying) 터널 접합 n+ GaN 층의 형성 이전에 그리고/또는 형성 동안, 웨이퍼가 UV 광으로 조사되는 동안, 활성화 어닐링은 원위치에서 수행될 수 있다.
일반적인 예시적인 TJ LED 방법에서, 최상부 터널 접합 n+ GaN 층을 성장시키기 이전에 성장된 층들은 성장 동안 UV 광에 의해 조사되지 않는다. 터널 접합 n+ GaN 층이 성장되기 이전에, 탈기체 어닐링이 원위치에서 수행되는 한편, 웨이퍼의 성장 표면은 UV 광에 의해 임의적으로 조사되어, p-형 GaN 층들로부터 수소의 대부분을 제거한다. 이후 활성화 어닐링은 중단되고, 터널 접합 n+ GaN 층은 UV 광에 의해 조사되는 동안 성장된다. 이것은 터널 접합 n+ GaN 층 내의 수소가 최상부 p+ GaN 층 내로 확산하여 터널 접합 근처에 Mg-H 복합체들을 형성하는 것을 방지한다. n+ GaN의 부분적 성장 이후, UV 광은 턴 오프될 수 있고(새로운 H 원자들이 p-형 GaN 층들 내로 더 이상 확산하지 않을 수 있기 때문), 터널 접합 n+ GaN 층의 나머지가 성장된다.
설명된 방법들은 p-형 GaN 층들이 성장 기판 위에 먼저 성장되는 디바이스들을 형성할 때 Mg-H 복합체 형성을 방지하기 위해 사용될 수 있다. 활성 층 및 n-형 GaN 층들이 이후 p-형 GaN 층들 위에 성장되어, 매립된 p-형 GaN 층들을 초래한다. 방법들은 또한 다수의 LED가 서로 위에 성장되어 단일 다이 내에 LED들의 직렬 스트링을 생성할 때 사용될 수 있다.
도 4는 특정 구현들에 따라 자외선(UV) 조사의 존재 시 디바이스(400) 내에 특정 층들을 성장시키기 위한 예시적인 다이어그램이다. 디바이스(400)는 웨이퍼의 기판(402) 위에 에피택셜 성장된 n-형 GaN 층(405) 및 활성 층(410)을 포함한다. 예를 들어, 에피택셜 성장은 MOCVD 챔버 내에서 이루어질 수 있다. N-형 GaN 층(405)은 다수의 층일 수 있고, 예를 들어, 핵형성 층 및 격자 매칭을 제공하기 위한 층들을 포함할 수 있지만, 이에 제한되지 않는다. 활성 층(410)은, 예를 들어, 다중-양자 우물(MQW) 층일 수 있지만, 이에 제한되지 않는다. 디바이스(400)는, 예를 들어, 청색 광과 같은, 다양한 파장들 및 주파수들에서 방출할 수 있다.
디바이스(400)는 활성 층(410) 위에 에피택셜 성장된 p-형 GaN 층(415) 및 p+ GaN 층(420)을 더 포함한다. 구현에서, 적어도 p-형 GaN 층(415) 및/또는 p+ GaN(420)이 NH3 (및 아마도 H2) 및 Cp2Mg 기체들을 MOCVD 챔버 내로 유입함으로써 에피택셜 성장되는 시간 동안, 적절한 UV 소스(455)로부터의 UV 광(450)은 MOCVD 챔버 내의 창을 통해 유입되어 웨이퍼의 성장 표면을 조사한다. 구현에서, UV 광(450)의 전력은 0.05W/cm2 내지 50W/cm2의 범위일 수 있다. 또 다른 구현에서, UV 광(450)의 전력은 1W/cm2 내지 10W/cm2의 범위일 수 있다. 구현에서, p-형 GaN 층(415)의 밴드 갭 에너지보다 더 높은 에너지를 가지는 광자들을 발생시키는 임의의 광원이 충분하다.
본원에서 전술된 바와 같이, GaN 기반(underlying) LED들을 형성하기 위한 종래의 MOCVD 공정은 질소 소스로서 암모니아(NH3)를 사용한다. NH3는 성장 온도에서 수소 라디칼(radical)들 및 질소의 활성 형태들로 분해된다. 암모니아 분해로부터의 수소는, 도 3에 도시된 바와 같은 종래의 공정들에서, 성장 동안 Mg와 복합체를 형성한다(예컨대, 도 3에서의 Mg-H 복합체들). GaN 필름 내의 수소 및 Mg 불순물 혼입은 페르미 준위 효과에 의해 영향을 받을 수 있다. 예를 들어, Mg가 GaN 내에 혼입될 때, Mg가 GaN 내의 억셉터(acceptor)이기 때문에, 페르미 준위는 페르미 준위 안정화 에너지로부터 GaN의 가전자대 쪽으로 천이한다. 수소 혼입은 페르미 준위가 가전자대로 천이함에 따라 증가하고, 격자 내의 Mg를 보상하여, Mg가 전기적으로 비활성이도록 하는데, 이는 이어서 페르미 준위를 가전자대로부터 멀리 그리고 다시 안정화 에너지에 더 가깝게 이동시킨다. 결과적으로, 안정화 에너지 미만이며 고농도의 전기적으로 비활성인 Mg-H 복합체들을 초래하는 종래의 MOCVD p-형 GaN 성장 동안 달성되는 평형 페르미 준위가 존재한다. 종래의 공정들이 가지는 이 이슈는 수소를 외부-확산(out-diffuse)시키기 위한 고온의 원위치를 벗어난 어닐을 요구하는데, 이는 전술된 바와 같이 매립된 p-GaN 층들로 인해 TJ LED들에서의 문제점이다.
그러나, UV 광(450)이, p-형 GaN 밴드 갭 에너지를 초과하는 광자 에너지를 가지고, 성장 동안 p-형 GaN 층(415) 및/또는 p+ GaN 층(420) 표면을 조사할 때, UV 광(450)을 흡수함으로써 발생되는 소수 캐리어들은 수소 혼입을 수반하지 않고도 페르미 준위를 안정화 에너지에 더 가깝게 천이시킨다. 결과적으로, p-형 GaN 층(415) 및/또는 p+ GaN 층(420) 내에 Mg-H 복합체들이 형성되지 않거나 더 적은 Mg-H 복합체들이 형성된다. 그 결과, p-형 GaN 층(415) 및/또는 p+ GaN 층(420)은 수소를 외부로 확산시키기 위한 어떠한 후속적인 활성화 단계도 요구하지 않는다.
도 5는 특정 구현들에 따른 유기금속 화학 기상 퇴적(MOCVD) 챔버(560)의 퇴적 챔버(570) 내로의 UV 조사를 위한 창(565)을 가지는 예시적인 MOCVD 챔버(560)이다. 창(565)은 UV 소스(555)로부터의 UV 광이 특정 층들의 성장 동안 웨이퍼의 성장 표면을 조사하는 것을 허용한다. 예를 들어, n-형 GaN 층(505)이 기판(502) 위에 성장되고, 활성 층(510)은 n-형 GaN 층(505) 위에 성장된다. 구현에서, UV 소스(555)는 예를 들어, 성장 표면, 즉, n-형 GaN 층(505) 또는 활성 층(510)을 조사하지 않는다. p-형 GaN 층(515)은 활성 층(510) 위에 성장된다. p-형 GaN 층(515)의 성장 동안, UV 소스(555)는 UV 광으로 p-형 GaN 층(515)의 성장 표면을 조사한다. UV 소스(555)는 p-형 GaN 층(515)의 성장 이후 턴 오프될 수 있다. 터널 접합 n+ 형 층(517)이 p-형 GaN 층(515) 위에 성장된다. 터널 접합 n+ 형 층(517)의 성장의 시작 동안, UV 소스(555)는 UV 광으로 터널 접합 n+ 형 층(517)의 성장 표면을 조사한다. UV 소스(555)는 터널 접합 n+ 형 층(517)의 부분적 성장 이후 턴 오프될 수 있다. 구현에서, 창(565)은 UV 소스(555)로부터의 UV 광이 모든 또는 특정 층들의 성장 동안 웨이퍼의 성장 표면을 조사하는 것을 허용한다.
도 6은 특정 구현들에 따른 예시적인 수직 TJ LED(600)이다. TJ LED(600)는 기판(미도시) 위에 에피택셜 성장된 n-형 GaN 층(605) 및 n-형 GaN 층(605) 위에 성장된 활성 층(610)을 포함한다. TJ LED(600)는 활성 층(610) 위에 성장된 p-형 GaN 층(615)을 더 포함한다. P-형 GaN 층(615)은 본원에 전술된 바와 같이 광의 존재 시 성장된다. 구현에서, p-형 GaN 층(615)은, p-형 GaN 층(617) 및 터널 접합 p+ GaN 층(619)을 포함하지만, 이에 제한되지 않는다. 터널 접합 n+ GaN 층(620)은 p-형 GaN 층(615) 위에 형성된다. 구현에서, TJ LED(600) 내의 모든 층은 본원에 기술되는 바와 같이 광의 존재 시 성장된다. Mg 도펀트들이 Mg-H 복합체들의 일부가 아니며 이미 활성이기 때문에, 수소를 외부로 확산시키고 p-형 GaN 층(615) 내의 Mg 도펀트들을 활성화시키기 위해 활성화 어닐링이 요구되지 않는다. 구현에서, 터널 접합 n+ GaN 층(620)에 대한 도핑 레벨은 1x10E20 cm-3이고, p+ GaN 층(619)에 대해 도핑 레벨은 1.5x10E20 cm-3이고, p-형 GaN 층(617)에 대해, 도핑 레벨은 3x10E18 cm-3이고, n-형 GaN 층(605)에 대해, 도핑 레벨은 3x10E18 cm-3이다.
에피택셜 성장이 완료된 이후, 애노드 전극(625)은 금속화를 통해 터널 접합 n+ GaN 층(620) 상에 형성된다. 구현에서, 애노드 전극(625)은 외부 에지 주변에만 있을 수 있거나, 또는 그렇지 않은 경우, 터널 접합 n+ GaN 층(620)이 양호한 전류 확산기이기 때문에 최상부 영역을 최소로 사용할 수 있다. 캐리어 웨이퍼는 이후 기계적 지지를 위해 최상부 표면에 부착되고, 성장 기판은 이후, 예컨대, 레이저 리프트-오프에 의해 제거된다. 노출된 n-형 GaN 층(605)이 이후 얇아지고, 반사형 캐소드 전극(630)이 최하부 표면 상에 형성된다. 웨이퍼는 이후 싱귤레이트되고 패키지화되어 각각의 TJ LED(600)를 형성한다.
도 7은 특정 구현들에 따른 예시적인 플립 칩 TJ LED(700)이다. 일반적으로, 터널 접합(720)은 기반 n+ GaN 층(725) 및 겹쳐진 p-형 GaN 층(715)의 접합에 형성되고, 여기서, n+ GaN 층(725)은 더 양호한 전류 확산을 위해 사용된다. n+ GaN 층(725)은 p-형 층들에 비해 전형적으로 훨씬 더 낮은 시트 저항, 및 따라서 더 양호한 전류 확산을 가진다. 금속 애노드 전극(730)은 터널 접합 n+ GaN 층(725)에 컨택트한다. N-형 GaN 층들(705 및 725)은 TJ LED(700)의 양의 단자 및 음의 단자 둘 모두에 대한 컨택트 층들로서 사용된다.
N-형 GaN 층(705)은 성장 기판(702) 상에 성장되고, 활성 층(710)은 n-형 GaN 층(705) 상에 성장된다. N-형 GaN 층(705)은 상이한 조성물들, 도펀트 농도들, (고의로 도핑되지 않는 것 및/또는 p-형을 포함함), 및 두께들의 다수의 층을 포함할 수 있다. 활성 층(710)은 장벽층들에 의해 분리되는 다수의 두꺼운 또는 양자 우물 발광층을 포함할 수 있다. p-형 GaN 층(715)은 본원에 설명된 바와 같이 광의 존재 시 활성 층(710) 위에 성장된다. P-형 GaN 층(715)은 상이한 조성물들, 도펀트 농도들, (고의로 도핑되지 않는 것 및/또는 n-형을 포함함), 및 두께들의 다수의 층을 포함할 수 있다. 터널 접합(720)은 p-형 GaN 층(715) 위에 형성된다.
일부 구현들에서, 터널 접합(720)은 p-형 GaN 층(715)과 직접 컨택트하는, p++ 층이라고도 지칭되는 고도로 도핑된 p+ GaN 층, 및 p++ 층과 직접 컨택트하는, n++ 층이라고도 지칭되는 고도로 도핑된 n+ GaN 층을 포함한다. 일부 구현들에서, 터널 접합(720)은 p++ 층과 n++ 층 사이에 개재된 p++ 층과 n++ 층과는 상이한 조성물의 층을 포함한다. 일부 구현들에서, 터널 접합(720)은 p++ 층과 n++ 층 사이에 개재된 인듐 갈륨 질화물(InGaN) 층을 포함한다. 일부 구현들에서, 터널 접합(720)은 p++ 층과 n++ 층 사이에 개재된 알루미늄 질화물(AlN) 층을 포함한다. 터널 접합(720)은 하기에 기술되는 바와 같이, 오믹 컨택트 층으로서의 역할을 하는, n+ GaN 층(730)과 직접 컨택트한다.
터널 접합(720) 내의 p++ 층은, 예를 들어, 약 1018 cm- 3 내지 약 5Х1020 cm-3의 농도로 Mg 또는 Zn과 같은 억셉터로 도핑되는, InGaN 또는 GaN일 수 있다. 일부 구현들에서, p++ 층은 약 2Х1020 cm-3 내지 약 4Х1020 cm-3의 농도로 도핑된다. 터널 접합(720) 내의 n++ 층은, 예를 들어, 약 1018 cm- 3 내지 약 5Х1020 cm-3의 농도로 Si 또는 Ge과 같은 억셉터로 도핑되는, InGaN 또는 GaN일 수 있다. 일부 구현들에서, n++ 층은 약 7Х1019 cm-3 내지 약 9Х1019 cm-3의 농도로 도핑된다. 터널 접합(720)은 일반적으로 매우 얇은데, 예를 들어, 약 2 nm 내지 약 100 nm 범위의 전체 두께를 가지며, p++ 층 및 n++ 층의 각각은 약 1 nm 내지 약 50 nm 범위의 두께를 가질 수 있다. 일부 구현들에서, p++ 층 및 n++ 층의 각각은 약 25 nm 내지 약 35 nm 범위의 두께를 가질 수 있다. p++ 층 및 n++ 층은 반드시 동일한 두께가 아닐 수도 있다. 구현에서, p++ 층은 15 nm의 Mg-도핑된 InGaN이고, n++ 층은 30 nm의 Si-도핑된 GaN이다. p++ 층 및 n++ 층은 등급화된 도펀트 농도를 가질 수 있다. 예를 들어, 기반 p-형 GaN 층(715)에 인접한 p++ 층의 일부는 p-형 GaN 층(715)의 도펀트 농도로부터 p++ 층 내의 바람직한 도펀트 농도까지 등급화된 도펀트 농도를 가질 수 있다. 유사하게, n++ 층은 p++ 층에 인접한 최대치로부터 터널 접합(720) 위에 형성된 n+ GaN 층(725)에 인접한 최소치까지 등급화된 도펀트 농도를 가질 수 있다. 터널 접합(720)은 충분히 얇고 충분히 도핑되도록 제조되어, 터널 접합(720)은 역 바이어스 모드로 전류를 전도시킬 때 낮은 일련의 전압 강하를 보인다. 일부 구현들에서, 터널 접합(720)에 걸친 전압 강하는 약 0.1V 내지 약 1V이다.
p++ 층과 n++ 층 사이에 InGaN 또는 AlN 또는 다른 적절한 층을 포함시키는 구현들은 III-질화물 내의 편광 필드를 활용하여(leverage) 터널링을 위한 밴드들을 정렬하는 것을 돕는다. 이 편광 효과는 n++ 및 p++ 층들 내의 도핑 요건을 감소시키고 요구되는 터널링 거리를 감소시킬 수 있다(더 높은 전류 흐름을 잠재적으로 허용함). p++ 층과 n++ 층 사이의 층의 조성물은 p++ 층 및 n++ 층의 조성물과 상이할 수 있고, 그리고/또는 III-질화물 재료 시스템 내의 다른 재료들 사이에 존재하는 편광 전하로 인해 밴드 재정렬을 야기하기 위해 선택될 수 있다. 적절한 터널 접합들의 예들은 미국 특허 번호 8,039,352에 설명되며, 이 특허는 본원에 참조로 포함된다. 도 6의 수직 TJ LED(600)는 TJ LED(700)와 동일한 방식으로 형성될 수 있다.
n+GaN 층(725)은 오믹 컨택트 층으로서 사용하기 위해, n++ 층과 직접 컨택트하여, 터널 접합(720) 위에 형성된다. 금속 애노드 전극(730)은 n+ GaN 층(725) 상에 형성된다. 메사(mesa)는 에칭되어 n-GaN 층(705)을 노출시키고, 금속 캐소드 전극(735)이 n-GaN 층705)의 노출된 부분 상에 형성된다.
도 8은 도 6의 TJ LED(600), 도 7의 TJ LED(700) 및 수소를 밖으로 확산시키는 것을 어렵게 하기 위해 p-형 GaN 층이 매립되는 다른 디바이스들 내의 특정 에피택셜 층들의 성장 동안 UV 조사를 사용하는 예시적인 방법(800)이다. n-형 GaN 층, 활성 층, p-형 GaN 층, 터널 접합 p+ GaN 층, 및 터널 접합 n+ GaN 층을 포함하지만 이에 제한되지 않는, 모든 GaN 층들은 MOCVD 챔버 내에 존재하는 수소로부터 초래되는 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하기 위해 UV 조사 또는 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광 하에서 MOCVD 챔버 내의 기판 상에서 성장된다(805). 금속 전극들이 형성되고(810), 웨이퍼가 싱귤레이트되고(815), LED들이 패키지화된다(820). 수직 LED 구현에 대해, 성장 기판이 제거되어 도 6에 도시된 바와 같은 n-GaN 캐소드 층을 노출시킬 수 있다. 플립 칩 LED 구현에 대해, 메사가 에칭되어 캐소드 전극에 의한 컨택트를 위해 n-GaN 캐소드 층을 노출시킬 수 있고, 따라서 성장 기판은 도 7에서와 같이 남아 있을 수 있다.
도 9는 도 6의 TJ LED(600), 도 7의 TJ LED(700) 및 수소를 밖으로 확산시키는 것을 어렵게 하기 위해 p-형 GaN 층이 매립되는 다른 디바이스들 내에서 특정 에피택셜 층들의 성장 동안 UV 조사를 사용하는 또 다른 예시적인 방법(900)이다. n-GaN 층 및 활성 층은 UV 광에 의해 조사되지 않고 성장 기판 위에 성장되나(905). UV 광은 도 7에 도시된 터널 접합 내의 임의의 p++ 층을 포함하는 모든 p-형 GaN 층들의 성장 동안, 뿐만 아니라 터널 접합(910) 내의 임의의 n++ 층을 포함하는 터널 접합 n+ GaN 층의 시작에서 웨이퍼를 조사하기 위해 턴 온된다. UV 조사는 터널 접합 n+ GaN 층의 성장으로부터의 새로운 수소가 p-형 GaN 층들 내로 확산하는 것을 방지하여 터널 접합 근처에 Mg-H 복합체들을 형성한다. 이후, 예를 들어, 도 8의 블록들(810-820)에 도시된 바와 같은 패키지화된 TJ LED의 제조를 완료하기 위한 공정들이 수행될 수 있다(915).
도 10은 도 6의 TJ LED(600), 도 7의 TJ LED(700) 및 수소를 밖으로 확산시키는 것을 어렵게 하기 위해 p-형 GaN 층이 매립되는 다른 디바이스들 내에서 특정 에피택셜 층들의 성장 동안 UV 조사를 사용하는 또 다른 예시적인 방법(1000)이다. N-형 GaN 층, 활성 층, 및 도 7에 도시된 바와 같은 터널 접합 내의 임의의 p++ 층을 포함하는 모든 p-형 GaN 층들이 UV 광에 의해 조사되지 않고 성장 기판 위에 성장된다(1005). 원위치 어닐링이 (MOCVD 챔버 내에서) 무-수소 환경에서 수행되어 p-형 GaN 층들 모두로부터 수소 원자들을 밖으로 확산시켜 Mg 도펀트들을 활성화시킨다(1010). 구현에서, UV 조사는 어닐링 공정을 더 효율적으로 하기 위해 사용된다.
어닐링 공정이 중단되고, 도 7에 도시된 바와 같은 터널 접합 내의 임의의 n++ 층을 포함한 터널 접합 n+ GaN 층이 특정 두께까지 UV 광 하에서 성장된다(1015). 이것은 n+ GaN 층의 성장 동안 존재하는 새로운 수소가 p-형 GaN 층들 내로 확산하여 Mg-H 복합체들을 형성하는 것을 방지한다.
UV 광이 턴 오프되고, 터널 접합 n+ GaN 층의 나머지가 성장된다(1020). 새로운 H 원자들은 부분적으로 성장된 터널 접합 n+ GaN 층을 통해 매립된 p-형 GaN 층들 내로 더 이상 확산할 수 없다. 이후, 예를 들어, 도 8의 블록들(810-820)에 도시된 바와 같은 패키지화된 TJ LED의 제조를 완료하기 위한 공정들이 수행될 수 있다(1025).
본원에 설명된 방법들은 또한, p-형 GaN 층들이 활성 층에 선행하여 기판 위에 먼저 성장되는 등등의 경우와 같이, p-GaN 층들이 또 다른 층 아래에 매립되는 환경들에서 다른 LED들의 제조에도 적용가능하다. 이것은 도 11 및 12에 도시된 발광 디바이스들에 예시된다.
도 11은 특정 구현들에 따른 p-형 GaN 하향 구조를 가지는 예시적인 LED(1100)이다. LED(1100)는 기판(1105) 위에 에피택셜 성장된 p-형 GaN 층(1110)을 포함한다. 활성 층(1115)은 p-형 GaN 층(1110) 위에 성장되고, n-형 GaN 층(1120)은 활성 층(1115) 위에 성장된다.
도 12는 특정 구현들에 따른 p-형 GaN 하향 구조를 가지는 또 다른 예시적인 LED(1200)이다. LED(1200)는 기판(1205) 위에 성장된 에피택셜 성장된 언도핑된 층(1210)을 포함한다. p-형 GaN 층(1215)은 이후 언도핑된 층(1210) 위에 성장되고, 활성 층(1220)은 p-형 GaN 층(1215) 위에 성장되고, n-형 GaN 층(1225)은 활성 층(1220) 위에 성장된다.
도 13은 특정 구현들에 따른 도 11 및 12의 발광 디바이스들을 제조하기 위한 예시적인 방법(1300)이다. p-형 GaN 층, 활성 층, n-형 GaN 층, 및 언도핑된 GaN 층을 포함하지만 이에 제한되지 않는, 모든 GaN 층들은, MOCVD 챔버 내에 존재하는 수소로부터 초래되는 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하기 위해, UV 조사 또는 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광 하에서 MOCVD 챔버 내에서 기판 상에 성장된다(1105). 이후, 도 8의 블록들(810-820)에 도시된 바와 같은 패키지화된 LED의 제조를 완료하기 위한 공정들이 수행될 수 있다(1110).
도 14는 특정 구현들에 따른 발광 디바이스들을 제조하기 위한 예시적인 방법(1400)이다. P-형 GaN 층들 및 언도핑된 GaN 층들이 UV 조사 없이 MOCVD 챔버 내에서 기판 상에 성장된다(1405). 원위치 어닐링(MOCVD 챔버 내에서)이 무-수소 환경에서 수행되어 p-형 GaN 층들 모두로부터 수소 원자들을 밖으로 확산시켜서 Mg 도펀트들을 활성화시킨다(1410). 구현에서, UV 조사는 어닐링 공정을 더 효율적으로 하기 위해 사용된다. 어닐링 공정이 중단되고, 본원에 설명된 바와 같이 적어도 활성 층이 이후 UV 조사 하에서 성장된다(1415). 구현에서, 활성 층의 제1 부분은 UV 조사 하에서 성장되고, 나머지는 UV 조사 없이 성장된다. p-형 GaN 층이 활성 층 아래에 매립됨에 따라 n-형 층은 UV 조사로 또는 UV 조사 없이 성장될 수 있다(1420). 이후, 예를 들어, 도 8의 블록들(810-820)에 도시된 바와 같은 패키지화된 LED의 제조를 완료하기 위한 공정들이 수행될 수 있다(1425).
본원에 설명된 방법들은 직렬 스트링으로 LED들의 다이를 생성하여 원하는 순방향 전압을 획득하기 위한 수직으로 적층된 LED들의 제조를 가능하게 한다. 구현에서, 이 LED들의 스택은 금속 애노드 전극에 의해 컨택트되는 p-형 GaN 층으로 종단될 수 있다.
본원에 설명된 구현들 및 예들이 예로서 GaN을 사용하지만, 방법들은 모든 III-질화물 공정들 및 재료들에 응용가능하다.
기판은 종종 사파이어이지만, 예를 들어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적절한 기판일 수 있다. III-질화물 반도체 구조체가 성장되는 성장 기판의 표면은 성장 전에 패턴화되거나, 거칠게 되거나, 텍스처화될 수 있으며, 그것은 LED로부터 광 추출을 개선할 수 있다.
일반적으로 퇴적 챔버 내에서 발광 다이오드(LED)를 형성하기 위한 방법은 III-질화물 p-형 층을 에피택셜 성장시키는 단계, 조사 하에서 III-질화물 p-형 층 위에 비 p-형 층을 에피택셜 성장시키는 단계, 및 초기 성장 기간 동안 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광으로 비 p-형 층의 표면을 조사하여 퇴적 챔버 내에 존재하는 수소로부터 초래되는 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하는 단계를 포함한다. 구현에서, 광은 퇴적 챔버 내의 창을 통해 제공된다. 구현에서, 퇴적 챔버는 MOCVD 챔버이다. 구현에서, 광은 자외선 광 또는 더 높은 에너지의 광이다. 구현에서, 비 p-형 층은 활성 층이다. 구현에서, 비 p-형 층은 III-질화물 n-형 층이다. 구현에서, 광으로 비 p-형 층의 표면을 조사하는 것은 비 p-형 층의 전체 성장 기간 동안 계속 유지된다. 구현에서, III-질화물 p-형 층은 터널 접합 III-질화물 p-형 층이고, 비 p-형 층은 터널 접합 III-질화물 n-형 층이며, 조사 하에서 터널 접합 III-질화물 p-형 층 및 III-질화물 터널 접합 n-형 층을 에피택셜 형성하는 단계를 더 포함한다. 구현에서, III-질화물 p-형 층은 터널 접합 III-질화물 p-형 층이고, 비 p-형 층은 터널 접합 III-질화물 n-형 층이며, 조사 하에서 III-질화물 터널 접합 n-형 층의 일부분을 에피택셜 형성하는 단계를 더 포함한다. 구현에서, 방법은 광 조사 없이 III-질화물 터널 접합 n-형 층의 나머지를 에피택셜 형성하는 단계를 더 포함한다. 구현에서, 방법은 조사 하에서 III-질화물 터널 접합 n-형 층의 일부분을 에피택셜 성장시키기 이전에, 터널 접합 III-질화물 p-형 층을 어닐링하는 단계를 더 포함한다.
일반적으로, 퇴적 챔버 내에서 발광 다이오드(LED)를 형성하기 위한 방법은 성장 기판 위에 III-질화물 n-형 층을 에피택셜 성장시키는 단계, III-질화물 n-형 층 위에 활성 층을 에피택셜 성장시키는 단계 및 수소 및 마그네슘의 존재 시 활성 층 위에 III-질화물 p-형 층을 에피택셜 성장시키는 단계를 포함한다. III-질화물 p-형 층은 원위치에서 어닐링되어 p-형 층 내의 마그네슘 도펀트들을 활성화시킨다. 어닐링은 이후 중단된다. 방법은 III-질화물 p-형 층 위에 III-질화물 터널 접합 n-형 층의 제1 부분을 에피택셜 성장시켜 터널 접합 발광 다이오드를 형성하는 단계, 성장 동안 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광으로 III-질화물 터널 접합 n-형 층의 제1 부분의 표면을 조사하는 단계 및 성장 동안 광 조사 없이 III-질화물 터널 접합 n-형 층의 나머지를 에피택셜 형성하는 단계를 포함한다. 광으로 III-질화물 터널 접합 n-형 층의 표면을 조사하는 것은 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제한다. 구현에서, 광은 UV 광이다. 구현에서, 방법은 퇴적 챔버 내의 창을 통해 광을 인가하는 단계를 더 포함한다. 구현에서, 방법은 어닐링 동안 광으로 조사하는 단계를 더 포함한다.
일반적으로, 퇴적 챔버 내에서 발광 다이오드(LED)를 형성하기 위한 방법은 성장 동안 광 조사 없이 성장 기판 위에 적어도 하나의 III-질화물 p-형 층을 에피택셜 성장시키는 단계, 적어도 하나의 III-질화물 p-형 층 위에 비 p-형 층을 에피택셜 성장시키는 단계, 및 비 p-형 층 성장 동안 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광으로 비 p-형 층의 표면을 조사하여 퇴적 챔버 내에 존재하는 수소로부터 초래되는 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하는 단계를 포함한다. 구현에서, 적어도 하나의 비 p-형 층은 III-질화물 n-형 층 및 활성 층 중 적어도 하나이다. 구현에서, 광으로 비 p-형 층의 표면을 조사하는 것은 비 p-형 층의 초기 성장 이후 중단된다. 구현에서, 비 p-형 층의 나머지 성장은 광 조사 없이 이루어진다.
위의 성장 기법들은 예시적이며, p-형 층들, 활성 층들 및 n-형 층들에 대한 전술된 성장 기법들의 조합이 본 기재 및 청구항들의 범위 내에 있다.
본원에 설명된 디바이스들 중 임의의 것은 파장 변환 구조체와 조합될 수 있다. 파장 변환 구조체는 하나 이상의 파장 변환 재료들을 포함할 수 있다. 파장 변환 구조체는 LED에 직접 연결되거나, LED에 아주 근접하여 배치되지만 LED에 직접 연결되지 않거나, LED로부터 이격될 수 있다. 파장 변환 구조체는 임의의 적절한 구조체일 수 있다. 파장 변환 구조체는 LED로부터 개별적으로 형성되거나, LED와 원위치에 형성될 수 있다. LED로부터 개별적으로 형성되는 파장 변환 구조체들의 예들은 소결 또는 임의의 다른 적절한 공정에 의해 형성될 수 있는 세라믹 파장 변환 구조체들, 롤링되거나, 캐스팅되거나, 다른 방법으로 시트로 형성되며, 그 다음 개별 파장 변환 구조체들로 싱귤레이트되는 실리콘 또는 글래스와 같은 투명 재료에 배치되는 분말 인광체들과 같은 파장 변환 재료들, 및 LED 위에 적층되거나 다른 방법으로 배치될 수 있는, 가요성 시트로 형성되는 실리콘과 같은 투명 재료에 배치되는 분말 인광체들과 같은 파장 변환 재료들을 포함한다.
원위치에서 형성되는 파장 변환 구조체들의 예들은 실리콘과 같은 투명 재료와 혼합되고 분배되거나, 스크린 인쇄되거나, 스텐실되거나, 몰딩되거나, 다른 방법으로 LED 위에 배치되는 분말 인광체들과 같은 파장 변환 재료들; 및 전기영동, 기상, 또는 임의의 다른 적절한 타입의 퇴적에 의해 LED 상에 코팅되는 파장 변환 재료들을 포함한다.
다수의 형태의 파장 변환 구조체는 단일 디바이스에 사용될 수 있다. 예를 들어, 세라믹 파장 변환 부재는 동일한 또는 상이한 파장 변환 재료들이 세라믹 및 몰딩된 부재들에 있는 상태에서, 몰딩된 파장 변환 부재와 조합될 수 있다.
파장 변환 구조체는 예를 들어, 종래의 인광체들, 유기 인광체들, 양자점들, 유기 반도체들, II-VI 또는 III-V 반도체들, II-VI 또는 III-V 반도체 양자점들 또는 나노 결정들, 염료들, 폴리머들, 또는 빛을 발하는 다른 재료들을 포함할 수 있다.
파장 변환 재료는 LED에 의해 방출되는 광을 흡수하고 하나 이상의 상이한 파장의 광을 방출한다. LED에 의해 방출되는 비변환된 광은 종종 구조체로부터 추출되는 최종 스펙트럼의 일부이지만, 그것은 필요하지 않다. 공통 조합들의 예들은 황색 방출 파장 변환 재료와 조합되는 청색 방출 LED, 녹색 및 적색 방출 파장 변환 재료들과 조합되는 청색 방출 LED, 청색 및 황색 방출 파장 변환 재료들과 조합되는 UV 방출 LED, 및 청색, 녹색, 및 적색 방출 파장 변환 재료들과 조합되는 UV 방출 LED를 포함한다. 광의 다른 컬러들을 방출하는 파장 변환 재료들은 구조체로부터 추출되는 광의 스펙트럼을 조정하기 위해 추가될 수 있다.
본원에 설명된 구현들은 임의의 적절한 발광 디바이스 내에 포함될 수 있다. 발명의 구현들은 예를 들어, 도 6의 수직 디바이스 또는 도 7의 플립 칩 디바이스와 같은, 예시된 특정 구조체들에 제한되지 않는다.
위에 설명된 예들 및 구현들에서, LED는 청색 또는 UV 광을 방출하는 III-질화물 LED이지만, 레이저 다이오드들과 같은, LED들 외의 발광 디바이스들은 발명의 범위 내에 있다. 게다가, 본원에 설명되는 원리들은 다른 III-V 재료들, III-인화물, III-비화물, II-VI 재료들, ZnO, 또는 Si-계 재료들과 같은 다른 재료 시스템들로부터 제조되는 반도체 발광 디바이스들에 적용가능할 수 있다.
특정 층들의 성장 동안 UV 조사를 사용하기 위한 본원에 설명된 비-제한적인 방법들은 청구항들의 사상 및 범위 내에 유지되는 동안 다양한 응용들 및 사용들을 위해 수정될 수 있다. 본원에 기술되는, 그리고/또는 도면들에 도시되는 구현들 및 변형들은 예로써만 제시되며, 범위 및 사상에 대한 제한이 아니다. 본원에서의 기재들이 특정 층들의 성장 동안 UV 조사를 사용하기 위한 방법들의 모든 구현들에 적용가능할 수 있지만, 그것은 특정 구현에 대해 기술될 수 있다.
본원에 설명된 바와 같이, 본원에 설명된 방법들은 임의의 특정 기능(들)을 수행하는 임의의 특정 요소(들)로 제한되지 않으며, 제시된 방법들의 일부 단계들은 도시된 순서로 반드시 발생할 필요는 없다. 예를 들어, 일부 경우들에서 2개 이상의 방법 단계가 상이한 순서로 또는 동시에 발생할 수 있다. 추가로, 설명된 방법들의 일부 단계들은 임의적일 수 있으며(임의적인 것으로 명시적으로 언급되지 않더라도), 따라서, 생략될 수 있다. 본원에 개시된 방법들의 이들 및 다른 변형들은, 특히 본원에 설명된 바와 같은 특정 층들의 성장 동안 UV 조사를 사용하기 위한 방법의 기재의 견지에서, 용이하게 명백할 것이며, 본 발명의 전체 범위 내에 있는 것으로 간주된다.
일부 구현들의 일부 특징들은 생략되거나 다른 구현들과 함께 구현될 수 있다. 본원에 설명된 디바이스 요소들 및 방법 요소들은 상호교환가능하며 본원에 설명된 예들 또는 구현들 중 임의의 것에서 사용되거나 또는 이로부터 생략될 수 있다.
특징들 및 요소들이 특정 조합들로 위에서 기술되었지만, 각각의 특징 또는 요소는 다른 특징들 또는 요소들 없이 단독으로 또는 다른 특징들 및 요소들과의 다양한 조합으로 또는 다른 특징들 및 요소들 없이 사용될 수 있다.

Claims (20)

  1. 퇴적 챔버 내에서 발광 다이오드(LED)를 형성하기 위한 방법으로서,
    III-질화물 p-형 층을 에피택셜 성장시키는 단계;
    상기 III-질화물 p-형 층 위에 비 p-형 층(non p-type layer)의 일부분을 에피택셜 성장시키는 단계 - 상기 비 p-형 층은 III-질화물 n-형 층 및 활성 층 중 적어도 하나를 포함함 -;
    초기 성장 기간 동안 상기 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광으로 상기 비 p-형 층의 상기 일부분의 표면을 조사하여 상기 퇴적 챔버 내에 존재하는 수소로부터 초래되는 상기 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하는 단계; 및
    광 조사 없이 상기 비 p-형 층의 나머지를 에피택셜 성장시키는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 광은 상기 퇴적 챔버 내의 창을 통해 제공되는 방법.
  3. 제2항에 있어서,
    상기 퇴적 챔버는 MOCVD 챔버인 방법.
  4. 제1항에 있어서,
    상기 광은 자외선 광 또는 더 높은 에너지 광인 방법.
  5. 제1항에 있어서,
    상기 비 p-형 층은 활성 층인 방법.
  6. 제1항에 있어서,
    상기 비 p-형 층은 III-질화물 n-형 층인 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 III-질화물 p-형 층은 터널 접합 III-질화물 p-형 층이고, 상기 비 p-형 층은 III-질화물 터널 접합 n-형 층이며,
    조사 하에 상기 터널 접합 III-질화물 p-형 층을 에피택셜 형성하는 단계를 더 포함하는 방법.
  9. 제1항에 있어서,
    상기 III-질화물 p-형 층은 터널 접합 III-질화물 p-형 층이고, 상기 비 p-형 층은 III-질화물 터널 접합 n-형 층인 방법.
  10. 삭제
  11. 제9항에 있어서,
    상기 III-질화물 터널 접합 n-형 층의 일부분을 에피택셜 성장시키기 전에 상기 터널 접합 III-질화물 p-형 층을 어닐링하는 단계를 더 포함하는 방법.
  12. 퇴적 챔버 내에서 발광 다이오드(LED)를 형성하기 위한 방법으로서,
    성장 기판 위에 III-질화물 n-형 층을 에피택셜 성장시키는 단계;
    상기 III-질화물 n-형 층 위에 활성 층을 에피택셜 성장시키는 단계;
    수소 및 마그네슘의 존재 시 상기 활성 층 위에 III-질화물 p-형 층을 에피택셜 성장시키는 단계;
    적어도 상기 III-질화물 p-형 층을 원위치에(in-situ) 어닐링하여 상기 p-형 층 내의 마그네슘 도펀트들을 활성화시키는 단계;
    상기 어닐링을 중단하는 단계;
    상기 III-질화물 p-형 층 위에 III-질화물 터널 접합 n-형 층의 제1 부분을 에피택셜 형성하여 터널 접합 발광 다이오드를 형성하는 단계;
    성장 동안 상기 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광으로 상기 III-질화물 터널 접합 n-형 층의 제1 부분의 표면을 조사하는 단계; 및
    성장 동안 광 조사 없이 상기 III-질화물 터널 접합 n-형 층의 나머지를 에피택셜 형성하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 광으로 상기 III-질화물 터널 접합 n-형 층의 상기 표면을 조사하는 단계는 상기 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하는 방법.
  14. 제12항에 있어서,
    상기 광은 UV 광인 방법.
  15. 제12항에 있어서,
    상기 퇴적 챔버 내의 창을 통해 상기 광을 인가하는 단계를 더 포함하는 방법.
  16. 제12항에 있어서,
    상기 어닐링 동안 상기 광으로 조사하는 단계를 더 포함하는 방법.
  17. 퇴적 챔버 내에 발광 다이오드(LED)를 형성하기 위한 방법으로서,
    성장 동안 광 조사 없이 성장 기판 위에 적어도 하나의 III-질화물 p-형 층을 에피택셜 성장시키는 단계;
    상기 적어도 하나의 III-질화물 p-형 층 위에 비 p-형 층의 일부분을 에피택셜 성장시키는 단계 - 상기 비 p-형 층은 III-질화물 n-형 층 및 활성 층 중 적어도 하나를 포함함 -;
    비 p-형 층 성장 동안 상기 III-질화물 p-형 층의 밴드 갭 에너지보다 더 높은 광자 에너지를 가지는 광으로 상기 비 p-형 층의 상기 일부분의 표면을 조사하여 상기 퇴적 챔버 내에 존재하는 수소로부터 초래되는 상기 III-질화물 p-형 층 내의 Mg-H 복합체들의 형성을 억제하는 단계; 및
    광 조사 없이 상기 비 p-형 층의 나머지를 에피택셜 성장시키는 단계
    를 포함하는 방법.
  18. 삭제
  19. 제17항에 있어서,
    광으로 상기 비 p-형 층의 표면을 조사하는 단계는 상기 비 p-형 층의 초기 성장 이후 중단되는 방법.
  20. 제19항에 있어서,
    상기 비 p-형 층의 나머지 성장은 광 조사 없이 이루어지는 방법.
KR1020197015126A 2016-10-28 2017-10-27 자외선 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들 KR102281223B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662414612P 2016-10-28 2016-10-28
US62/414,612 2016-10-28
EP16204234.5 2016-12-15
EP16204234 2016-12-15
US15/793,723 US10541352B2 (en) 2016-10-28 2017-10-25 Methods for growing light emitting devices under ultra-violet illumination
US15/793,723 2017-10-25
PCT/US2017/058867 WO2018081635A1 (en) 2016-10-28 2017-10-27 Methods for growing light emitting devices under ultra-violet illumination

Publications (2)

Publication Number Publication Date
KR20190076011A KR20190076011A (ko) 2019-07-01
KR102281223B1 true KR102281223B1 (ko) 2021-07-22

Family

ID=67255788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197015126A KR102281223B1 (ko) 2016-10-28 2017-10-27 자외선 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들

Country Status (5)

Country Link
EP (1) EP3533088B1 (ko)
JP (1) JP7050060B2 (ko)
KR (1) KR102281223B1 (ko)
CN (1) CN110168752B (ko)
TW (1) TWI745465B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023175830A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体素子及び半導体素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638070A (zh) * 2015-03-06 2015-05-20 天津三安光电有限公司 一种光电器件的制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3324312C2 (de) * 1983-04-20 1985-11-28 Komet Stahlhalter- Und Werkzeugfabrik Robert Breuning Gmbh, 7122 Besigheim Werkzeugmaschine mit Werkzeugwechselvorrichtung
JPS61247686A (ja) * 1985-04-26 1986-11-04 Toshiba Corp 半導体単結晶の製造方法
JPH01215014A (ja) * 1988-02-24 1989-08-29 Toshiba Corp 半導体結晶の成長方法
JPH0766136A (ja) * 1993-08-30 1995-03-10 Matsushita Electric Ind Co Ltd Ｉｉｉ −ｖ族化合物半導体のエピタキシャル成長方法
JP3347002B2 (ja) * 1996-11-08 2002-11-20 株式会社東芝 半導体発光素子の製造方法
JPH11126758A (ja) * 1997-10-24 1999-05-11 Pioneer Electron Corp 半導体素子製造方法
JPH11238692A (ja) * 1998-02-23 1999-08-31 Nichia Chem Ind Ltd 窒化物半導体の低抵抗化方法
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
KR20050123422A (ko) * 2004-06-25 2005-12-29 삼성전기주식회사 ｐ형 질화물 반도체 형성방법 및 질화물 반도체 발광소자제조방법
JP2006045642A (ja) * 2004-08-06 2006-02-16 Sumitomo Electric Ind Ltd 水素脱離方法および水素脱離装置
JP4451811B2 (ja) * 2005-05-09 2010-04-14 ローム株式会社 窒化物半導体素子の製法
JP4948134B2 (ja) * 2006-11-22 2012-06-06 シャープ株式会社 窒化物半導体発光素子
JP4827706B2 (ja) * 2006-12-04 2011-11-30 シャープ株式会社 窒化物半導体発光素子
JP2008226906A (ja) * 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
DE102008056371A1 (de) * 2008-11-07 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US8592309B2 (en) * 2009-11-06 2013-11-26 Ultratech, Inc. Laser spike annealing for GaN LEDs
KR20130007032A (ko) * 2011-06-28 2013-01-18 (주)세미머티리얼즈 질화물계 반도체 제조용 열처리 장치 및 이를 이용한 질화물계 반도체의 열처리 방법
WO2015065684A1 (en) * 2013-10-29 2015-05-07 The Regents Of The University Of California (Al, In, Ga, B)N DEVICE STRUCTURES ON A PATTERNED SUBSTRATE
CN103855263A (zh) * 2014-02-25 2014-06-11 广东省工业技术研究院(广州有色金属研究院) 一种具有极化隧道结的GaN基LED外延片及其制备方法
JP6561367B2 (ja) * 2014-02-26 2019-08-21 学校法人 名城大学 ｎｐｎ型窒化物半導体発光素子の製造方法
US9748113B2 (en) * 2015-07-30 2017-08-29 Veeco Intruments Inc. Method and apparatus for controlled dopant incorporation and activation in a chemical vapor deposition system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638070A (zh) * 2015-03-06 2015-05-20 天津三安光电有限公司 一种光电器件的制备方法

Also Published As

Publication number Publication date
JP7050060B2 (ja) 2022-04-07
CN110168752B (zh) 2022-02-22
TWI745465B (zh) 2021-11-11
TW201828493A (zh) 2018-08-01
EP3533088A1 (en) 2019-09-04
CN110168752A (zh) 2019-08-23
EP3533088B1 (en) 2021-08-25
KR20190076011A (ko) 2019-07-01
JP2020501345A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
KR102136770B1 (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
KR101418190B1 (ko) 전류 차단 구조들을 가지는 발광소자들 및 전류 차단 구조들을 가지는 발광소자들의 제조방법들
Zhang et al. On the effect of step-doped quantum barriers in InGaN/GaN light emitting diodes
US11069836B2 (en) Methods for growing light emitting devices under ultra-violet illumination
EP3459117B1 (en) Method of forming a p-type layer for a light emitting device
TWI517431B (zh) 形成發光二極體裝置的方法
KR102135836B1 (ko) 발광 디바이스를 위한 p형 층을 형성하는 방법
KR102281223B1 (ko) 자외선 조사 하에서 발광 디바이스들을 성장시키기 위한 방법들
KR101761310B1 (ko) 발광 소자 및 그 제조 방법
KR102192601B1 (ko) 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
KR20120039957A (ko) 발광 다이오드의 전류 주입 및 밝기를 개선하기 위한 바이폴라 접합 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant