KR102270092B1 - Method for manufacturing light emitting diode chip - Google Patents

Method for manufacturing light emitting diode chip Download PDF

Info

Publication number
KR102270092B1
KR102270092B1 KR1020170144562A KR20170144562A KR102270092B1 KR 102270092 B1 KR102270092 B1 KR 102270092B1 KR 1020170144562 A KR1020170144562 A KR 1020170144562A KR 20170144562 A KR20170144562 A KR 20170144562A KR 102270092 B1 KR102270092 B1 KR 102270092B1
Authority
KR
South Korea
Prior art keywords
transparent substrate
wafer
light emitting
emitting diode
diode chip
Prior art date
Application number
KR1020170144562A
Other languages
Korean (ko)
Other versions
KR20180050232A (en
Inventor
다카시 오카무라
히로시 기타무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180050232A publication Critical patent/KR20180050232A/en
Application granted granted Critical
Publication of KR102270092B1 publication Critical patent/KR102270092B1/en

Links

Images

Classifications

    • H01L33/005—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L33/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)
  • Led Device Packages (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법을 제공하는 것을 목적으로 한다.
발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 상기 웨이퍼의 이면에, 내부에 복수의 기포가 형성된 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 일체화 공정과, 상기 일체화 공정을 실시한 후, 상기 일체화 웨이퍼의 상기 투명 기판의 이면에 상기 웨이퍼의 각 LED 회로에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 한다.An object of the present invention is to provide a method for manufacturing a light emitting diode chip capable of obtaining sufficient luminance.
A method for manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and each region partitioned by a plurality of division lines intersecting each other on the surface of the laminate layer A wafer preparation step of preparing a wafer each having an LED circuit formed thereon, an integration step of attaching the surface of a transparent substrate having a plurality of bubbles formed therein to the back surface of the wafer to form an integrated wafer, and after performing the integration step , a transparent substrate processing step of forming a plurality of recesses corresponding to each LED circuit of the wafer on the back surface of the transparent substrate of the integrated wafer, and after performing the transparent substrate processing step, the wafer is divided into the divided line and a division process of dividing the integrated wafer into individual light emitting diode chips by cutting along with the transparent substrate.

Description

발광 다이오드 칩의 제조 방법{METHOD FOR MANUFACTURING LIGHT EMITTING DIODE CHIP}Method for manufacturing a light emitting diode chip {METHOD FOR MANUFACTURING LIGHT EMITTING DIODE CHIP}

본 발명은 발광 다이오드 칩의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a light emitting diode chip.

사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n형 반도체층, 발광층, p형 반도체층이 복수 적층된 적층체층이 형성되고, 이 적층체층과 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED(Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대전화, 퍼스널 컴퓨터, 조명기기 등의 각종 전기기기에 널리 이용되고 있다.A laminate layer in which a plurality of n-type semiconductor layers, light emitting layers, and p-type semiconductor layers are laminated is formed on the surface of a substrate for crystal growth such as a sapphire substrate, a GaN substrate, or a SiC substrate, and a plurality of division lines intersecting the laminate layer are formed. A wafer in which a plurality of light emitting devices such as LEDs (Light Emitting Diodes) are formed in an area partitioned by the slit is cut along a division scheduled line and divided into individual light emitting device chips, and the divided light emitting device chips are used for cell phones, personal computers, It is widely used in various electric devices such as lighting equipment.

발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 갖고 있기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중 공기층과의 계면에서의 입사각이 임계각 이상인 광은 계면에서 전반사되어 기판 내부에 가둬지고, 기판으로부터 외부로 출사되는 일이 없기 때문에 발광 디바이스 칩의 휘도 저하를 초래한다고 하는 문제가 있다.Since the light emitted from the light emitting layer of the light emitting device chip has isotropy, it is also irradiated to the inside of the substrate for crystal growth, and light is emitted from the back and side surfaces of the substrate as well. However, among the light irradiated to the inside of the substrate, light having an incident angle greater than or equal to the critical angle at the interface with the air layer is totally reflected at the interface and confined inside the substrate, and is not emitted from the substrate to the outside, resulting in a decrease in the luminance of the light emitting device chip. I have a problem with doing it.

이 문제를 해결하기 위해, 발광층으로부터 출사된 광이 기판의 내부에 가둬지는 것을 억제하기 위해서, 기판의 이면에 투명 부재를 첩착(貼着)시켜 휘도의 향상을 도모하도록 한 발광 다이오드(LED)가 일본 특허 공개 제2014-175354호 공보에 기재되어 있다.In order to solve this problem, in order to suppress the light emitted from the light emitting layer from being confined inside the substrate, a light emitting diode (LED) in which a transparent member is adhered to the back surface of the substrate to improve luminance. It describes in Unexamined-Japanese-Patent No. 2014-175354.

일본 특허 공개 제2014-175354호 공보Japanese Patent Laid-Open No. 2014-175354

그러나, 특허문헌 1에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착시킴으로써 휘도가 약간 향상되었지만 충분한 휘도를 얻을 수 없다고 하는 문제가 있다.However, in the light emitting diode disclosed in Patent Document 1, although the luminance is slightly improved by attaching a transparent member to the back surface of the substrate, there is a problem that sufficient luminance cannot be obtained.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법을 제공하는 것이다.The present invention has been made in view of these points, and an object thereof is to provide a method for manufacturing a light emitting diode chip capable of obtaining sufficient luminance.

본 발명에 따르면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 상기 웨이퍼의 이면에, 내부에 복수의 기포가 형성된 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 일체화 공정과, 상기 일체화 공정을 실시한 후, 상기 일체화 웨이퍼의 상기 투명 기판의 이면에 상기 웨이퍼의 각 LED 회로에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.According to the present invention, there is provided a method for manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and a plurality of division lines intersecting each other on the surface of the laminate layer. A wafer preparation step of preparing a wafer each having an LED circuit formed therein in each region partitioned by the , and an integration step of attaching a surface of a transparent substrate having a plurality of bubbles formed therein to a back surface of the wafer to form an integrated wafer; After performing the integration process, a transparent substrate processing process of forming a plurality of recesses corresponding to each LED circuit of the wafer on the back surface of the transparent substrate of the integrated wafer, and after performing the transparent substrate processing process, the wafer There is provided a method of manufacturing a light emitting diode chip comprising a division step of dividing the integrated wafer into individual light emitting diode chips by cutting along the division line along with the transparent substrate.

바람직하게는, 투명 기판 가공 공정에서 형성되는 리세스의 단면 형상은, 삼각 형상, 사각 형상, 또는 원 형상 중 어느 하나이다. 바람직하게는, 투명 기판 가공 공정에서 형성되는 리세스는, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성된다.Preferably, the cross-sectional shape of the recess formed in the transparent substrate processing step is any one of a triangular shape, a square shape, or a circular shape. Preferably, the recess formed in the transparent substrate processing process is formed by any one of etching, sand blasting, and laser.

바람직하게는, 상기 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 일체화 공정에서의 상기 투명 기판은 투명 접착제에 의해 웨이퍼에 접착된다.Preferably, the transparent substrate is formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and the transparent substrate in the integration process is adhered to the wafer by a transparent adhesive.

본 발명의 발광 다이오드 칩은, LED의 이면에 첩착된, 내부에 복수의 기포를 갖는 투명 부재의 이면에 리세스가 형성되어 있기 때문에, 투명 부재의 표면적이 증대하는 것 외에도, LED의 발광층으로부터 조사되어 투명 부재에 진입한 광의 일부가 외부로 출사될 때, 리세스 부분에서 복잡하게 굴절되어 출사된다. 따라서, 투명 부재로부터 출사될 때에 투명 부재와 공기층과의 계면에서의 입사각이 임계각 이상인 광의 비율이 감소하고, 투명 부재로부터 출사되는 광의 양이 증대되어 발광 다이오드 칩의 휘도가 향상된다.In the light emitting diode chip of the present invention, since a recess is formed on the back surface of the transparent member having a plurality of cells therein, which is adhered to the back surface of the LED, the surface area of the transparent member increases, and irradiation from the light emitting layer of the LED When a part of the light entering the transparent member is emitted to the outside, it is complicatedly refracted and emitted in the recess. Accordingly, the ratio of light having an incident angle equal to or greater than the critical angle at the interface between the transparent member and the air layer when emitted from the transparent member is reduced, and the amount of light emitted from the transparent member is increased to improve the luminance of the light emitting diode chip.

도 1은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2의 (A)는 웨이퍼의 이면에 투명 기판의 표면을 첩착시켜 일체화하는 일체화 공정을 도시한 사시도, 도 2의 (B)는 일체화 웨이퍼의 사시도이다.
도 3의 (A)는 일체화 웨이퍼의 투명 기판의 이면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 구멍을 갖는 마스크를 첩착시키는 양태를 도시한 사시도, 도 3의 (B)는 일체화 웨이퍼의 투명 기판의 이면에 마스크를 첩착시킨 상태의 사시도, 도 3의 (C)∼도 3의 (E)는 투명 기판의 이면에 형성된 리세스의 형상을 도시한 부분 사시도이다.
도 4의 (A)는 레이저 빔의 조사에 의해 일체화 웨이퍼의 투명 기판의 이면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 홈을 형성하는 양태를 도시한 사시도, 도 4의 (B)는 리세스의 형상을 도시한 부분 사시도이다.
도 5는 일체화 웨이퍼를 다이싱 테이프를 통해 환형 프레임으로 지지하는 지지 공정을 도시한 사시도이다.
도 6은 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 도시한 사시도이다.
도 7은 분할 공정 종료 후의 일체화 웨이퍼의 사시도이다.
도 8은 본 발명 실시형태에 따른 발광 다이오드 칩의 사시도이다.1 is a front side perspective view of an optical device wafer;
Fig. 2(A) is a perspective view showing an integration process in which the surface of a transparent substrate is adhered to the back surface of the wafer to be integrated, and Fig. 2(B) is a perspective view of the integrated wafer.
Fig. 3A is a perspective view showing a state in which a mask having a plurality of holes corresponding to each LED circuit of the optical device wafer is attached to the back surface of the transparent substrate of the integrated wafer, and Fig. 3B is the integrated wafer A perspective view of a state in which a mask is adhered to the back surface of the transparent substrate, and FIGS. 3C to 3E are partial perspective views showing the shape of a recess formed on the back surface of the transparent substrate.
Fig. 4(A) is a perspective view showing a mode in which a plurality of grooves corresponding to LED circuits of an optical device wafer are formed on the back surface of a transparent substrate of an integrated wafer by irradiation of a laser beam, and Fig. 4(B) is It is a partial perspective view which shows the shape of a recess.
5 is a perspective view illustrating a supporting process of supporting an integrated wafer with an annular frame through a dicing tape.
6 is a perspective view illustrating a division process of dividing an integrated wafer into light emitting diode chips.
7 is a perspective view of the integrated wafer after the division process has been completed.
8 is a perspective view of a light emitting diode chip according to an embodiment of the present invention.

이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 광 디바이스 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1 , there is shown a front side perspective view of an optical device wafer (hereinafter, may simply be abbreviated as a wafer) 11 .

광 디바이스 웨이퍼(11)는, 사파이어 기판(13) 상에 질화갈륨(GaN) 등의 에피택셜층(적층체층)(15)이 적층되어 구성되어 있다. 광 디바이스 웨이퍼(11)는, 에피택셜층(15)이 적층된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖고 있다.The optical device wafer 11 is configured by laminating an epitaxial layer (laminate layer) 15 such as gallium nitride (GaN) on a sapphire substrate 13 . The optical device wafer 11 has a front surface 11a on which the epitaxial layer 15 is laminated, and a back surface 11b on which the sapphire substrate 13 is exposed.

여기서, 본 실시형태의 광 디바이스 웨이퍼(11)에서는, 결정 성장용 기판으로서 사파이어 기판(13)을 채용하고 있지만, 사파이어 기판(13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 하여도 좋다.Here, in the optical device wafer 11 of the present embodiment, the sapphire substrate 13 is employed as the substrate for crystal growth. Instead of the sapphire substrate 13, a GaN substrate or a SiC substrate may be employed.

적층체층(에피택셜층)(15)은, 전자가 다수 캐리어가 되는 n형 반도체층(예컨대, n형 GaN층), 발광층이 되는 반도체층(예컨대, InGaN층), 정공이 다수 캐리어가 되는 p형 반도체층(예컨대, p형 GaN층)을 차례로 에피택셜 성장시킴으로써 형성된다.The laminate layer (epitaxial layer) 15 is an n-type semiconductor layer in which electrons are majority carriers (eg, n-type GaN layer), a semiconductor layer (eg, InGaN layer) that becomes a light emitting layer, and p in which holes are majority carriers. It is formed by sequentially epitaxially growing a type semiconductor layer (eg, a p-type GaN layer).

사파이어 기판(13)은 예컨대 100 ㎛의 두께를 갖고 있고, 적층체층(15)은 예컨대 5 ㎛의 두께를 갖고 있다. 적층체층(15)에 복수의 LED 회로(19)가 격자형으로 형성된 복수의 분할 예정 라인(17)에 의해 구획되어 형성되어 있다. 웨이퍼(11)는, LED 회로(19)가 형성된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖고 있다.The sapphire substrate 13 has a thickness of, for example, 100 µm, and the laminate layer 15 has a thickness of, for example, 5 µm. In the laminate layer 15, a plurality of LED circuits 19 are partitioned by a plurality of divisional lines 17 formed in a grid shape. The wafer 11 has a front surface 11a on which the LED circuit 19 is formed, and a back surface 11b on which the sapphire substrate 13 is exposed.

본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 따르면, 우선 도 1에 도시된 바와 같은 광 디바이스 웨이퍼(11)를 준비하는 웨이퍼 준비 공정을 실시한다. 계속해서, 도 2의 (A)에 도시된 바와 같이, 웨이퍼(11)의 이면(11b)에, 내부에 복수의 기포(29)를 갖는 투명 기판(21)의 표면(21)을 첩착시켜, 웨이퍼(11)와 투명 기판(25)을 일체화하여 도 2의 (B)에 도시된 일체화 웨이퍼(25)를 형성하는 일체화 공정을 실시한다.According to the manufacturing method of the light emitting diode chip of the embodiment of the present invention, first, a wafer preparation step of preparing the optical device wafer 11 as shown in FIG. 1 is performed. Subsequently, as shown in FIG. 2A , the front surface 21 of the transparent substrate 21 having a plurality of cells 29 therein is adhered to the back surface 11b of the wafer 11, An integration process of integrating the wafer 11 and the transparent substrate 25 to form the integrated wafer 25 shown in FIG. 2B is performed.

일체화 공정을 실시한 후, 일체화 웨이퍼(25)의 투명 기판(21)의 이면(21b)에 LED 회로(19)에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정을 실시한다. 이 투명 기판 가공 공정에서는, 도 3의 (A)에 도시된 바와 같이, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 구멍(4)을 갖는 마스크(2)를 사용한다.After performing the integration process, a transparent substrate processing process of forming a plurality of recesses corresponding to the LED circuit 19 on the back surface 21b of the transparent substrate 21 of the integrated wafer 25 is performed. In this transparent substrate processing step, as shown in FIG. 3A , a mask 2 having a plurality of holes 4 corresponding to the LED circuit 19 of the wafer 11 is used.

도 3의 (B)에 도시된 바와 같이, 마스크(2)의 구멍(4)을 웨이퍼(11)의 각 LED 회로(19)에 대응시켜 마스크(2)를 일체화 웨이퍼(25)의 투명 기판(21)의 이면(21b)에 첩착시킨다. 그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 투명 기판(21)의 이면(21b)에, 도 3의 (C)에 도시된 바와 같이, 마스크(2)의 구멍(4)의 형상에 대응한 삼각 형상의 리세스(5)를 형성한다.As shown in FIG. 3B , the hole 4 of the mask 2 corresponds to each LED circuit 19 of the wafer 11 to integrate the mask 2 into the transparent substrate of the wafer 25 ( 21) is attached to the back surface 21b. Then, as shown in Fig. 3C, on the back surface 21b of the transparent substrate 21 by wet etching or plasma etching, a triangular shape corresponding to the shape of the hole 4 of the mask 2 is formed. A recess 5 is formed.

마스크(2)의 구멍(4)의 형상을 사각 형상, 또는 원 형상으로 변형함으로써, 투명 기판(21)의 이면(21b)에 도 3의 (D)에 도시된 바와 같은 사각 형상의 리세스(5A)를 형성하거나 도 3의 (E)에 도시된 바와 같은 투명 기판(21)의 이면(21b)에 원 형상의 리세스(5B)를 형성하도록 하여도 좋다.By deforming the shape of the hole 4 of the mask 2 into a square shape or a circular shape, a rectangular recess (as shown in Fig. 3D) in the back surface 21b of the transparent substrate 21 ( 5A) or a circular recess 5B may be formed in the back surface 21b of the transparent substrate 21 as shown in Fig. 3E.

내부에 복수의 기포(29)를 갖는 투명 기판(21)의 이면(21b)에, LED 회로(19)에 대응한 복수의 리세스를 형성하는 데에, 레이저 가공 장치를 이용하도록 하여도 좋다. 레이저 가공 장치에 의한 실시형태에서는, 도 4의 (A)에 도시된 바와 같이, 투명 기판(21)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 레이저 빔을 집광기(레이저 헤드)(24)로부터 투명 기판(21)의 이면(21b)에 간헐적으로 조사하면서, 일체화 웨이퍼(25)를 유지한 도시하지 않은 척 테이블을 화살표(X1) 방향으로 가공 이송함으로써, 투명 기판(21)의 이면(21b)에 리세스(9)를 어블레이션에 의해 형성한다.In order to form the some recesses corresponding to the LED circuit 19 in the back surface 21b of the transparent substrate 21 which has the some cell|bubble 29 inside, you may make it use a laser processing apparatus. In the embodiment by the laser processing apparatus, as shown in FIG. 4A , a laser beam of a wavelength (eg, 266 nm) having absorption with respect to the transparent substrate 21 is directed to a condenser (laser head) 24 . A chuck table (not shown) holding the integrated wafer 25 is processed and transferred in the direction of the arrow X1 while intermittently irradiated to the rear surface 21b of the transparent substrate 21 from the ), a recess 9 is formed by ablation.

일체화 웨이퍼(26)를 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 투명 기판(21)의 이면(21b)을 어블레이션 가공하여, 도 4의 (B)에 도시된 바와 같은 리세스를 차례 차례로 형성한다.Ablation processing of the back surface 21b of the transparent substrate 21 while indexing and transferring the integrated wafer 26 in a direction orthogonal to the direction of the arrow X1 at each pitch of the line 17 to be divided of the wafer 11 is performed, Recesses as shown in FIG. 4B are sequentially formed.

투명 기판(21)은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다. 본 실시형태에서는, 광학 유리에 비하여 내구성이 있는 폴리카보네이트, 아크릴 등의 투명 수지로 투명 기판(21)을 형성하였다.The transparent substrate 21 is formed of any one of transparent resin, optical glass, sapphire, and transparent ceramics. In the present embodiment, the transparent substrate 21 is formed of a transparent resin such as polycarbonate or acrylic, which is more durable than optical glass.

일체화 웨이퍼(25)를 구성하는 투명 기판(21)의 이면(21b)에 복수의 리세스(9)를 형성하는 투명 기판 가공 공정을 실시한 후, 도 5에 도시된 바와 같이, 일체화 웨이퍼(25)의 투명 기판(21)을 외주부가 환형 프레임(F)에 첩착된 다이싱 테이프(T)에 첩착시켜 프레임 유닛을 형성하고, 일체화 웨이퍼(25)를 다이싱 테이프(T)를 통해 환형 프레임(F)으로 지지하는 지지 공정을 실시한다.After performing a transparent substrate processing step of forming a plurality of recesses 9 in the back surface 21b of the transparent substrate 21 constituting the integrated wafer 25, as shown in FIG. 5, the integrated wafer 25 A frame unit is formed by attaching the transparent substrate 21 of the outer periphery to the dicing tape T pasted to the annular frame F, and the integrated wafer 25 is passed through the dicing tape T to the annular frame F ) to carry out the supporting process.

지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 일체화 웨이퍼(25)를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정에 대해서, 도 6을 참조하여 설명한다.After carrying out the supporting step, the frame unit is put into a cutting device, and the integrated wafer 25 is cut with the cutting device and divided into individual light emitting diode chips. This division process is demonstrated with reference to FIG.

도 6에 도시된 바와 같이, 절삭 장치의 절삭 유닛(10)은, 스핀들 하우징(12)과, 스핀들 하우징(12) 중에 회전 가능하게 삽입된 도시하지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드(14)를 포함한다.As shown in FIG. 6 , the cutting unit 10 of the cutting device includes a spindle housing 12 , a spindle (not shown) rotatably inserted in the spindle housing 12 , and a cutting blade mounted on the tip of the spindle. (14).

절삭 블레이드(14)의 절삭날은, 예컨대 다이아몬드 지립을 니켈 도금으로 고정시킨 전주(電鑄) 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.The cutting edge of the cutting blade 14 is formed of, for example, an electric pole grindstone in which diamond abrasive grains are fixed by nickel plating, and the tip shape thereof is triangular, square, or semicircular.

절삭 블레이드(14)의 대략 상반부는 블레이드 커버(휠 커버)(16)로 덮여 있고, 블레이드 커버(16)에는 절삭 블레이드(14)의 안쪽 및 앞쪽에 수평으로 신장되는 한 쌍의(1개만 도시) 쿨러 노즐(18)이 배치되어 있다.Approximately the upper half of the cutting blade 14 is covered with a blade cover (wheel cover) 16 , which includes a pair (only one shown) extending horizontally on the inside and front of the cutting blade 14 . A cooler nozzle 18 is arranged.

분할 공정에서는, 일체화 웨이퍼(25)를 프레임 유닛의 다이싱 테이프(T)를 통해 절삭 장치의 척 테이블(20)로 흡인 유지하고, 환형 프레임(F)은 도시하지 않은 클램프로 클램핑하여 고정한다.In the division process, the integrated wafer 25 is sucked and held by the chuck table 20 of the cutting device through the dicing tape T of the frame unit, and the annular frame F is clamped and fixed with a clamp (not shown).

그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 절삭 블레이드(14)의 선단이 다이싱 테이프(T)에 닿을 때까지 웨이퍼(11)의 분할 예정 라인(17)에 절입하고, 쿨러 노즐(18)로부터 절삭 블레이드(14) 및 웨이퍼(11)의 가공점을 향해 절삭액을 공급하면서, 일체화 웨이퍼(25)를 화살표(X1) 방향으로 가공 이송함으로써, 웨이퍼(11)의 분할 예정 라인(17)을 따라 웨이퍼(11) 및 투명 기판(21)을 절단하는 절단홈(27)을 형성한다.Then, while rotating the cutting blade 14 at high speed in the direction of the arrow R, the tip of the cutting blade 14 cuts into the division scheduled line 17 of the wafer 11 until the tip of the cutting blade 14 touches the dicing tape T, The wafer 11 is scheduled to be divided by processing and transferring the integrated wafer 25 in the direction of the arrow X1 while supplying the cutting fluid from the cooler nozzle 18 toward the processing point of the cutting blade 14 and the wafer 11 . A cutting groove 27 for cutting the wafer 11 and the transparent substrate 21 is formed along the line 17 .

절삭 유닛(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 차례 차례로 형성한다. 계속해서, 척 테이블(20)을 90° 회전하고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 형성하여, 도 7에 도시된 상태로 함으로써, 일체화 웨이퍼(25)를 도 8에 도시된 바와 같은 발광 다이오드 칩(31)으로 분할한다.While the cutting unit 10 is fed by indexing in the Y-axis direction, the same cutting grooves 27 are sequentially formed along the dividing line 17 extending in the first direction. Subsequently, after rotating the chuck table 20 by 90°, the same cut grooves 27 are formed along all the divisional lines 17 extending in the second direction orthogonal to the first direction, as shown in FIG. 7 . In this state, the integrated wafer 25 is divided into light emitting diode chips 31 as shown in FIG.

전술한 실시형태에서는, 일체화 웨이퍼(25)를 개개의 발광 다이오드 칩(31)으로 분할하는 데에 절삭 장치를 사용하고 있지만, 웨이퍼(11) 및 투명 기판(21)에 대하여 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인(17)을 따라 웨이퍼(11)에 조사하여, 웨이퍼(11) 및 투명 기판(21)의 내부에 두께 방향으로 복수층의 개질층을 형성하고, 계속해서 일체화 웨이퍼(25)에 외력을 부여하여, 개질층을 분할 기점으로 일체화 웨이퍼(25)를 개개의 발광 다이오드 칩(31)으로 분할하도록 하여도 좋다.In the above-described embodiment, a cutting device is used to divide the integrated wafer 25 into individual light emitting diode chips 31 , but a laser having a wavelength having transparency to the wafer 11 and the transparent substrate 21 . The beam is irradiated to the wafer 11 along the dividing line 17 to form a plurality of modified layers in the thickness direction inside the wafer 11 and the transparent substrate 21, and then to the integrated wafer 25 The integrated wafer 25 may be divided into individual light emitting diode chips 31 by applying an external force to the modified layer as a division starting point.

도 8에 도시된 발광 다이오드 칩(31)은, 표면에 LED 회로(19)를 갖는 LED(13A)의 이면에, 내부에 복수의 기포(29)가 형성된 투명 부재(21A)가 첩착되어 있다. 또한, 투명 부재(21A)의 이면에 리세스(5, 5A, 5B 또는 9)가 형성되어 있다.In the light emitting diode chip 31 shown in Fig. 8, a transparent member 21A having a plurality of cells 29 formed therein is affixed to the back surface of an LED 13A having an LED circuit 19 on its surface. Further, a recess 5, 5A, 5B or 9 is formed on the back surface of the transparent member 21A.

따라서, 도 8에 도시된 발광 다이오드 칩(31)에서는, 투명 부재(21A)의 이면(21b)에 리세스(5, 5A, 5B 또는 9)가 형성되어 있기 때문에, 투명 부재(21A)의 표면적이 증대된다. 또한, 발광 다이오드 칩(31)의 LED 회로(19)로부터 출사되어 투명 부재(21A) 내로 진입한 광의 일부는, 투명 부재(21A)로부터 출사될 때, 리세스(5, 5A, 5b 또는 9) 부분에서 복잡하게 굴절되어 출사된다.Accordingly, in the light emitting diode chip 31 shown in Fig. 8, since the recesses 5, 5A, 5B or 9 are formed in the back surface 21b of the transparent member 21A, the surface area of the transparent member 21A this is increased Further, a part of the light emitted from the LED circuit 19 of the light emitting diode chip 31 and entered into the transparent member 21A, when emitted from the transparent member 21A, is a recess 5, 5A, 5b or 9 It is refracted and emitted in a complex way.

따라서, 투명 부재(21A)로부터 외부로 굴절되어 출사될 때, 투명 부재(21A)와 공기층과의 계면에서의 입사각이 임계각 이상이 되는 광의 비율이 감소되고, 투명 부재(21A)로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩(31)의 휘도가 향상된다.Therefore, when refracted and emitted from the transparent member 21A to the outside, the ratio of the light whose incident angle at the interface between the transparent member 21A and the air layer is equal to or greater than the critical angle is reduced, and the amount of light emitted from the transparent member 21A This increases, and the luminance of the light emitting diode chip 31 is improved.

5, 5A, 5B, 9 : 리세스 10 : 절삭 유닛
11 : 광 디바이스 웨이퍼(웨이퍼) 13 : 사파이어 기판
14 : 절삭 블레이드 15 : 적층체층
17 : 분할 예정 라인 19 : LED 회로
21 : 투명 기판 21A : 투명 부재
25 : 일체화 웨이퍼 27 : 절단홈
29 : 기포 31 : 발광 다이오드 칩5, 5A, 5B, 9: Recess 10: Cutting unit
11: Optical device wafer (wafer) 13: Sapphire substrate
14: cutting blade 15: laminate layer
17: line to be divided 19: LED circuit
21: transparent substrate 21A: transparent member
25: integrated wafer 27: cutting groove
29: bubble 31: light emitting diode chip

Claims (4)

발광 다이오드 칩의 제조 방법에 있어서,
결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 포함하며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과,
상기 웨이퍼의 이면에, 내부에 복수의 기포가 형성된 투명 기판의 표면을 첩착(貼着)시켜 일체화 웨이퍼를 형성하는 일체화 공정과,
상기 일체화 공정을 실시한 후, 상기 일체화 웨이퍼의 상기 투명 기판의 이면에 상기 웨이퍼의 각 LED 회로에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정으로서, 상기 복수의 리세스는 상기 투명 기판의 이면 상의 서로 직교하는 두 방향을 따라 분할 예정 라인의 피치만큼 서로 이격되어 형성되어 있는, 상기 투명 기판 가공 공정과,
상기 투명 기판 가공 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정
을 포함하고,
상기 분할 공정에 의해 얻어진 상기 발광 다이오드 칩에서 상기 리세스는 상기 LED 회로에 대응되도록 상기 LED 회로의 하방에 배치되는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.In the manufacturing method of a light emitting diode chip,
A wafer comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, wherein LED circuits are respectively formed in each region partitioned by a plurality of division lines intersecting each other on the surface of the laminate layer A wafer preparation process to prepare
an integration step of attaching a surface of a transparent substrate having a plurality of bubbles formed therein to the back surface of the wafer to form an integrated wafer;
A transparent substrate processing step of forming a plurality of recesses corresponding to each LED circuit of the wafer on the back surface of the transparent substrate of the integrated wafer after performing the integration step, wherein the plurality of recesses are the back surface of the transparent substrate The transparent substrate processing process, which is formed to be spaced apart from each other by the pitch of the dividing line along two directions orthogonal to each other,
After performing the transparent substrate processing process, the wafer is cut along with the transparent substrate along the dividing line to divide the integrated wafer into individual light emitting diode chips.
including,
In the light emitting diode chip obtained by the dividing process, the recess is disposed below the LED circuit so as to correspond to the LED circuit. 제1항에 있어서, 상기 투명 기판 가공 공정에서 형성되는 상기 리세스의 단면 형상은, 삼각 형상, 사각 형상, 원 형상 중 어느 하나인 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.The method for manufacturing a light emitting diode chip according to claim 1, wherein a cross-sectional shape of the recess formed in the transparent substrate processing step is any one of a triangular shape, a square shape, and a circular shape. 제1항에 있어서, 상기 투명 기판 가공 공정에서, 상기 리세스는, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성되는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.The method of claim 1 , wherein, in the transparent substrate processing process, the recess is formed by any one of etching, sand blasting, and laser. 제1항에 있어서, 상기 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 일체화 공정에서의 상기 투명 기판은 투명 접착제를 사용하여 상기 웨이퍼에 첩착되는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.The transparent substrate according to claim 1, wherein the transparent substrate is formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and the transparent substrate in the integration process is adhered to the wafer using a transparent adhesive. A method for manufacturing a light emitting diode chip.
KR1020170144562A 2016-11-04 2017-11-01 Method for manufacturing light emitting diode chip KR102270092B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-216397 2016-11-04
JP2016216397A JP2018074111A (en) 2016-11-04 2016-11-04 Manufacturing method of light emitting diode chip

Publications (2)

Publication Number Publication Date
KR20180050232A KR20180050232A (en) 2018-05-14
KR102270092B1 true KR102270092B1 (en) 2021-06-25

Family

ID=62079598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170144562A KR102270092B1 (en) 2016-11-04 2017-11-01 Method for manufacturing light emitting diode chip

Country Status (4)

Country Link
JP (1) JP2018074111A (en)
KR (1) KR102270092B1 (en)
CN (1) CN108023005A (en)
TW (1) TW201830725A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111146317A (en) * 2020-02-21 2020-05-12 盐城东山精密制造有限公司 Cutting module in LED encapsulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114480A1 (en) * 2012-02-01 2013-08-08 パナソニック株式会社 Semiconductor light-emitting element, method for manufacturing same, and light source device
JP2013197279A (en) 2012-03-19 2013-09-30 Stanley Electric Co Ltd Light-emitting device and manufacturing method therefor
KR101426433B1 (en) 2013-04-30 2014-08-06 주식회사 세미콘라이트 Manufacturing method of semiconductor light emitting device
JP2014239123A (en) * 2013-06-06 2014-12-18 株式会社ディスコ Processing method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4232585B2 (en) * 2003-09-17 2009-03-04 豊田合成株式会社 Light emitting device
JP4590905B2 (en) * 2003-10-31 2010-12-01 豊田合成株式会社 Light emitting element and light emitting device
JP2006278751A (en) * 2005-03-29 2006-10-12 Mitsubishi Cable Ind Ltd Garium nitride-based semiconductor light emitting element
KR100959079B1 (en) * 2005-06-27 2010-05-20 한빔 주식회사 Front-emitting type light emitting diode device with improved heat emission and manufacturing method thereof
JP4971672B2 (en) * 2005-09-09 2012-07-11 パナソニック株式会社 Light emitting device
JP5187610B2 (en) * 2006-03-29 2013-04-24 スタンレー電気株式会社 Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof
EP2178343B2 (en) * 2007-07-27 2020-04-08 AGC Inc. Translucent substrate, method for manufacturing the translucent substrate and organic led element
KR101809472B1 (en) * 2009-01-14 2018-01-18 삼성전자주식회사 Light emitting device for improving light extraction efficiency
JP5681347B2 (en) * 2009-01-15 2015-03-04 パナソニックＩｐマネジメント株式会社 Method for producing thermosetting resin foam molding and foam molding obtained thereby
JP2011107508A (en) * 2009-11-19 2011-06-02 Showa Denko Kk Phosphor filter, method of manufacturing the same, and lamp
JP2012038889A (en) * 2010-08-06 2012-02-23 Koito Mfg Co Ltd Fluorescent member and light-emitting module
KR101726807B1 (en) * 2010-11-01 2017-04-14 삼성전자주식회사 Light Emitting Device
KR20120107271A (en) * 2011-03-21 2012-10-02 삼성전자주식회사 Light emitting diode package and manufaturing method thereof
KR20140047070A (en) * 2011-06-15 2014-04-21 센서 일렉트로닉 테크놀로지, 인크 Device with inverted large scale light extraction structures
JP2014175354A (en) 2013-03-06 2014-09-22 Disco Abrasive Syst Ltd Light-emitting diode
TWI593139B (en) * 2013-08-30 2017-07-21 旭化成電子材料股份有限公司 Semiconductor light-emitting element and optical film
US20150353417A1 (en) * 2013-12-26 2015-12-10 Shin-Etsu Quartz Products Co., Ltd. Quartz glass member for wavelength conversion and method of manufacturing the same
JP6255255B2 (en) * 2014-01-27 2017-12-27 株式会社ディスコ Optical device processing method
JP2015192100A (en) * 2014-03-28 2015-11-02 豊田合成株式会社 Light-emitting element and method of manufacturing light-emitting element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114480A1 (en) * 2012-02-01 2013-08-08 パナソニック株式会社 Semiconductor light-emitting element, method for manufacturing same, and light source device
JP2013197279A (en) 2012-03-19 2013-09-30 Stanley Electric Co Ltd Light-emitting device and manufacturing method therefor
KR101426433B1 (en) 2013-04-30 2014-08-06 주식회사 세미콘라이트 Manufacturing method of semiconductor light emitting device
JP2014239123A (en) * 2013-06-06 2014-12-18 株式会社ディスコ Processing method

Also Published As

Publication number Publication date
TW201830725A (en) 2018-08-16
JP2018074111A (en) 2018-05-10
KR20180050232A (en) 2018-05-14
CN108023005A (en) 2018-05-11

Similar Documents

Publication Publication Date Title
KR102204764B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR102270092B1 (en) Method for manufacturing light emitting diode chip
KR102327105B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102304244B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102194112B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR102270094B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102314054B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102311574B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102311576B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102296118B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102228498B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102304248B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102315305B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102212255B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102166197B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR102225477B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102164309B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR20180006848A (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR20180016944A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
KR20180016945A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP6821260B2 (en) Manufacturing method of light emitting diode chip and light emitting diode chip
KR20180037107A (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR20180027340A (en) Method for manufacturing light emitting diode chip and light emitting diode chip
JP2018129370A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
KR20170137647A (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171101

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191101

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171101

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20201211

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210622

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210622

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240521

Start annual number: 4

End annual number: 4