KR102296118B1 - Method for manufacturing a light emitting diode chip and a light emitting diode chip - Google Patents
Method for manufacturing a light emitting diode chip and a light emitting diode chip Download PDFInfo
- Publication number
- KR102296118B1 KR102296118B1 KR1020180002707A KR20180002707A KR102296118B1 KR 102296118 B1 KR102296118 B1 KR 102296118B1 KR 1020180002707 A KR1020180002707 A KR 1020180002707A KR 20180002707 A KR20180002707 A KR 20180002707A KR 102296118 B1 KR102296118 B1 KR 102296118B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- transparent substrate
- light emitting
- emitting diode
- transparent
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000005520 cutting process Methods 0.000 claims abstract description 40
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 239000005304 optical glass Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000002173 cutting fluid Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Dicing (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것을 목적으로 한다.
발광 다이오드 칩의 제조 방법으로서, 결정 성장용의 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 상기 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정과, 웨이퍼의 이면에 제1 투명 기판의 표면을 첩착시켜 제1 일체화 웨이퍼를 형성하는 제1 투명 기판 첩착 공정과, 상기 제1 투명 기판 첩착 공정을 실시한 후, 상기 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 제2 일체화 웨이퍼를 형성하는 제2 투명 기판 첩착 공정과, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 제2 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 한다.An object of the present invention is to provide a method for manufacturing a light emitting diode chip and a light emitting diode chip capable of obtaining sufficient luminance.
A method for manufacturing a light emitting diode chip, comprising: a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth; A wafer preparation step of preparing a wafer having each LED circuit formed thereon; a wafer backside processing step of forming a plurality of recesses or grooves corresponding to each LED circuit on the back surface of the wafer; and a first transparent substrate on the back surface of the wafer A first transparent substrate adhering step of forming a first integrated wafer by adhering the surface of A second transparent substrate adhering step of forming an integrated wafer, and a division step of cutting the wafer together with the first and second transparent substrates along the division line to divide the second integrated wafer into individual light emitting diode chips characterized by including.
Description
본 발명은, 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩에 관한 것이다.The present invention relates to a method for manufacturing a light emitting diode chip and a light emitting diode chip.
사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n형 반도체층, 발광층, p형 반도체층이 복수 적층된 적층체층이 형성되고, 이 적층체층과 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED(Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대전화, 퍼스널 컴퓨터, 조명기기 등의 각종 전기기기에 널리 이용되고 있다.A laminate layer in which a plurality of n-type semiconductor layers, light emitting layers, and p-type semiconductor layers are laminated is formed on the surface of a substrate for crystal growth such as a sapphire substrate, a GaN substrate, or a SiC substrate, and a plurality of division lines intersecting the laminate layer are formed. A wafer in which a plurality of light emitting devices such as LEDs (Light Emitting Diodes) are formed in an area partitioned by the slit is cut along a division scheduled line and divided into individual light emitting device chips, and the divided light emitting device chips are used for cell phones, personal computers, It is widely used in various electric devices such as lighting equipment.
발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 갖고 있기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중 공기층과의 계면에서의 입사각이 임계각 이상의 광은 계면에서 전반사되어 기판 내부에 가둬지고, 기판으로부터 외부로 출사되는 일이 없기 때문에 발광 디바이스 칩의 휘도의 저하를 초래한다고 하는 문제가 있다.Since the light emitted from the light emitting layer of the light emitting device chip has isotropy, it is also irradiated to the inside of the substrate for crystal growth, and light is emitted from the back and side surfaces of the substrate as well. However, among the light irradiated to the inside of the substrate, light whose incident angle at the interface with the air layer is greater than or equal to the critical angle is totally reflected at the interface, confined inside the substrate, and is not emitted from the substrate to the outside, thereby reducing the luminance of the light emitting device chip. There is a problem that it causes.
이 문제를 해결하기 위해, 발광층으로부터 출사된 광이 기판의 내부에 가둬지는 것을 억제하기 위해서, 기판의 이면에 투명 부재를 첩착(貼着)시켜 휘도의 향상을 도모하도록 한 발광 다이오드(LED)가 일본 특허 공개 제2014-175354호 공보에 기재되어 있다.In order to solve this problem, in order to suppress the light emitted from the light emitting layer from being confined inside the substrate, a light emitting diode (LED) in which a transparent member is adhered to the back surface of the substrate to improve luminance. It describes in Unexamined-Japanese-Patent No. 2014-175354.
그러나, 특허문헌 1에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착시킴으로써 휘도가 약간 향상되었지만 충분한 휘도를 얻을 수 없다고 하는 문제가 있다.However, in the light emitting diode disclosed in Patent Document 1, although the luminance is slightly improved by attaching a transparent member to the back surface of the substrate, there is a problem that sufficient luminance cannot be obtained.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.The present invention has been made in view of such a point, and an object thereof is to provide a method for manufacturing a light emitting diode chip and a light emitting diode chip capable of obtaining sufficient luminance.
청구항 1에 기재된 발명에 따르면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용의 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 상기 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정과, 웨이퍼의 이면에 제1 투명 기판의 표면을 첩착시켜 제1 일체화 웨이퍼를 형성하는 제1 투명 기판 첩착 공정과, 상기 제1 투명 기판 첩착 공정을 실시한 후, 상기 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 제2 일체화 웨이퍼를 형성하는 제2 투명 기판 첩착 공정과, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 제2 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.According to the invention as set forth in claim 1, there is provided a method for manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and a plurality of intersecting layers on the surface of the laminate layer A wafer preparation step of preparing a wafer each having an LED circuit formed thereon in each region partitioned by a line to be divided; A first transparent substrate bonding step of bonding the surface of the first transparent substrate to the back surface of the wafer to form a first integrated wafer, and after performing the first transparent substrate bonding step, a second transparent substrate is formed on the back surface of the first transparent substrate A second transparent substrate bonding step of bonding the surface of a substrate to form a second integrated wafer, and cutting the wafer along with the first and second transparent substrates along the scheduled division line to separate the second integrated wafer There is provided a method of manufacturing a light emitting diode chip comprising a division process of dividing the light emitting diode chip.
바람직하게는, 웨이퍼 이면 가공 공정에 있어서 형성되는 오목부 또는 홈은, 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성된다.Preferably, the recesses or grooves formed in the wafer back surface processing step are formed by any one of a cutting blade, etching, sand blasting, and laser.
바람직하게는, 상기 제1 및 제2 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 제1 및 상기 제2 투명 기판 첩착 공정은 투명 접착제를 사용하여 실시된다.Preferably, the first and second transparent substrates are formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and the first and second transparent substrate bonding steps are performed using a transparent adhesive.
청구항 4에 기재된 발명에 따르면, 발광 다이오드 칩으로서, 표면에 LED 회로가 형성되고 이면에 오목부 또는 홈이 형성된 발광 다이오드와, 상기 발광 다이오드의 이면에 표면이 첩착된 제1 투명 부재와, 상기 제1 투명 부재의 이면에 표면이 첩착된 제2 투명 부재를 구비한 것을 특징으로 하는 발광 다이오드 칩이 제공된다.According to the invention according to claim 4, there is provided a light emitting diode chip, comprising: a light emitting diode having an LED circuit formed on its surface and a recess or groove formed on its rear surface; a first transparent member having a surface attached to the rear surface of the light emitting diode; There is provided a light emitting diode chip comprising a second transparent member whose surface is adhered to the back surface of the first transparent member.
본 발명의 발광 다이오드 칩은, 표면에 LED 회로가 형성되고 이면에 오목부 또는 홈이 형성된 발광 다이오드의 이면에 제1 투명 부재의 표면이 첩착되고, 상기 제1 투명 부재의 이면에 제2 투명 부재의 표면이 첩착되어 있기 때문에, 광이 오목부 또는 홈 및 제1, 제2 투명 부재 내에서 복잡하게 굴절되어 제1 및 제2 투명 부재 내에 가두어지는 광이 감소되고, 제1 및 제2 투명 부재로부터 출사되는 광의 양이 증대되어 발광 다이오드 칩의 휘도가 향상된다.In the light emitting diode chip of the present invention, a surface of a first transparent member is adhered to a rear surface of a light emitting diode having an LED circuit formed on the surface and a recess or groove formed on the rear surface, and a second transparent member is attached to the rear surface of the first transparent member Since the surface of the , light is complicatedly refracted in the recesses or grooves and the first and second transparent members to reduce the light confined in the first and second transparent members, and the first and second transparent members The amount of light emitted from the light emitting diode chip is increased to improve the luminance of the light emitting diode chip.
도 1은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2의 (A)는 절삭 블레이드에 의한 웨이퍼의 이면 가공 공정을 도시한 사시도, 도 2의 (B)∼도 2의 (D)는 형성된 홈 형상을 도시한 단면도이다.
도 3의 (A)는 웨이퍼의 이면에 형성된 제1 방향으로 신장되는 복수의 홈을 갖는 웨이퍼의 이면측 사시도, 도 3의 (B)는 웨이퍼의 이면에 형성된 제1 방향 및 제1 방향에 직교하는 제2 방향으로 신장되는 복수의 홈이 형성된 웨이퍼의 이면측 사시도이다.
도 4의 (A)는 웨이퍼의 이면에 마스크를 첩착하는 모습을 도시한 사시도, 도 4의 (B)는 웨이퍼의 이면에 복수의 구멍을 갖는 마스크가 첩착된 상태의 사시도, 도 4의 (C)∼도 4의 (E)는 웨이퍼의 이면에 형성된 오목부의 형상을 도시한 웨이퍼의 부분적 사시도이다.
도 5의 (A)는 레이저 빔에 의해 웨이퍼의 이면에 홈을 형성하는 모습을 도시한 사시도, 도 5의 (B)는 홈 형상을 도시한 웨이퍼의 부분 단면도, 도 5의 (C)는 레이저 빔에 의해 웨이퍼의 이면에 원형 오목부를 형성하는 모습을 도시한 사시도, 도 5의 (D)는 형성된 원형의 오목부를 도시한 웨이퍼의 부분 사시도이다.
도 6의 (A)는 제1 투명 기판의 표면을 웨이퍼의 이면에 첩착시켜 일체화하는 제1 투명 기판 첩착 공정을 도시한 사시도, 도 6의 (B)는 제1 일체화 웨이퍼의 사시도이다.
도 7의 (A)는 제1 일체화 웨이퍼의 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 일체화하는 제2 투명 기판 첩착 공정을 도시한 사시도, 도 7의 (B)는 제2 일체화 웨이퍼의 사시도이다.
도 8은 제2 일체화 웨이퍼를 다이싱 테이프를 통해 환형 프레임으로 지지하는 지지 공정을 도시한 사시도이다.
도 9는 제2 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 도시한 사시도이다.
도 10은 분할 공정 종료 후의 제2 일체화 웨이퍼의 사시도이다.
도 11은 본 발명 실시형태에 따른 발광 다이오드 칩의 사시도이다.1 is a front side perspective view of an optical device wafer;
FIG. 2A is a perspective view illustrating a back surface processing step of a wafer by a cutting blade, and FIGS. 2B to 2D are cross-sectional views illustrating the formed groove shape.
3A is a rear perspective view of a wafer having a plurality of grooves extending in a first direction formed on the back surface of the wafer, and FIG. 3B is a first direction formed on the back surface of the wafer and orthogonal to the first direction. It is a rear side perspective view of a wafer in which a plurality of grooves extending in the second direction are formed.
Fig. 4 (A) is a perspective view showing a state that a mask is attached to the back surface of the wafer, Fig. 4 (B) is a perspective view showing a state in which a mask having a plurality of holes is attached to the back surface of the wafer, Fig. 4 ( C) to 4(E) are partial perspective views of a wafer showing the shape of a recess formed on the back surface of the wafer.
FIG. 5A is a perspective view showing a state in which a groove is formed on the back surface of the wafer by a laser beam, FIG. 5B is a partial cross-sectional view of the wafer showing the groove shape, and FIG. 5C is a laser beam A perspective view showing a state in which a circular concave portion is formed on the back surface of the wafer by a beam, and FIG. 5D is a partial perspective view of the wafer showing the formed circular concave portion.
Fig. 6(A) is a perspective view showing a first transparent substrate adhering process in which the front surface of the first transparent substrate is adhered to the back surface of the wafer to be integrated, and Fig. 6(B) is a perspective view of the first integrated wafer.
Fig. 7(A) is a perspective view showing a second transparent substrate adhering process in which the surface of the second transparent substrate is adhered to the back surface of the first transparent substrate of the first integrated wafer to be integrated, and Fig. 7(B) is the second It is a perspective view of an integrated wafer.
8 is a perspective view illustrating a supporting process of supporting a second integrated wafer with an annular frame through a dicing tape.
9 is a perspective view illustrating a division process of dividing a second integrated wafer into a light emitting diode chip.
10 is a perspective view of the second integrated wafer after the division process has been completed.
11 is a perspective view of a light emitting diode chip according to an embodiment of the present invention.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 광 디바이스 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1 , there is shown a front side perspective view of an optical device wafer (hereinafter, may simply be abbreviated as a wafer) 11 .
광 디바이스 웨이퍼(11)는, 사파이어 기판(13) 상에 질화갈륨(GaN) 등의 에피택셜층(적층체층)(15)이 적층되어 구성되어 있다. 광 디바이스 웨이퍼(11)는, 에피택셜층(15)이 적층된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖고 있다.The
여기서, 본 실시형태의 광 디바이스 웨이퍼(11)에서는, 결정 성장용 기판으로서 사파이어 기판(13)을 채용하고 있지만, 사파이어 기판(13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 하여도 좋다.Here, in the optical device wafer 11 of the present embodiment, the
적층체층(에피택셜층)(15)은, 전자가 다수 캐리어가 되는 n형 반도체층(예컨대, n형 GaN층), 발광층이 되는 반도체층(예컨대, InGaN층), 정공이 다수 캐리어가 되는 p형 반도체층(예컨대, p형 GaN층)을 차례로 에피택셜 성장시킴으로써 형성된다.The laminate layer (epitaxial layer) 15 is an n-type semiconductor layer in which electrons are majority carriers (eg, n-type GaN layer), a semiconductor layer (eg, InGaN layer) that becomes a light emitting layer, and p in which holes are majority carriers. It is formed by sequentially epitaxially growing a type semiconductor layer (eg, a p-type GaN layer).
사파이어 기판(13)은 예컨대 100 ㎛의 두께를 갖고 있고, 적층체층(15)은 예컨대 5 ㎛의 두께를 갖고 있다. 적층체층(15)에 복수의 LED 회로(19)가 격자형으로 형성된 복수의 분할 예정 라인(17)에 의해 구획되어 형성되어 있다. 웨이퍼(11)는, LED 회로(19)가 형성된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖고 있다.The
본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 따르면, 우선 도 1에 도시된 바와 같은 광 디바이스 웨이퍼(11)를 준비하는 웨이퍼 준비 공정을 실시한다. 또한, 웨이퍼(11)의 이면(11b)에 LED 회로(19)에 대응하여 복수의 홈(3)을 형성하는 웨이퍼 이면 가공 공정을 실시한다.According to the manufacturing method of the light emitting diode chip of the embodiment of the present invention, first, a wafer preparation step of preparing the optical device wafer 11 as shown in FIG. 1 is performed. Further, a wafer backside processing step of forming a plurality of
이 웨이퍼 이면 가공 공정은, 예컨대, 잘 알려진 절삭 장치를 이용하여 실시한다. 도 2의 (A)에 도시된 바와 같이, 절삭 장치의 절삭 유닛(10)은, 스핀들 하우징(12)과, 스핀들 하우징(12) 내에 회전 가능하게 삽입된 도시하지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드(14)를 포함하고 있다.This wafer back surface processing process is performed using a well-known cutting apparatus, for example. As shown in FIG. 2A, the
절삭 블레이드(14)의 절삭날은, 예컨대 다이아몬드 지립을 니켈 도금으로 고정시킨 전주(電鑄) 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.The cutting edge of the
절삭 블레이드(14)의 대략 상반부는 블레이드 커버(휠 커버)(16)로 덮여 있고, 블레이드 커버(16)에는 절삭 블레이드(14)의 깊이측 및 전방측에 수평으로 신장되는 한 쌍의(1개만 도시) 쿨러 노즐(18)이 배치되어 있다.An approximately upper half of the
웨이퍼(11)의 이면(11b)에 복수의 홈(3)을 형성하는 웨이퍼 이면 가공 공정에서는, 웨이퍼(11)의 표면(11a)을 도시하지 않는 절삭 장치의 척 테이블로 흡인 유지한다. 그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 웨이퍼(11)의 이면(11b)에 미리 정해진 깊이 절입하고, 도시하지 않은 척 테이블에 유지된 웨이퍼(11)를 화살표(X1) 방향으로 가공 이송함으로써, 제1 방향으로 신장되는 홈(3)을 절삭에 의해 형성한다.In the wafer back surface processing step of forming the plurality of
웨이퍼(11)를 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 웨이퍼(11)의 이면(11b)을 절삭하여, 도 3의 (A)에 도시된 바와 같이, 제1 방향으로 신장되는 복수의 홈(3)을 차례차례로 형성한다.The
도 3의 (A)에 도시된 바와 같이, 웨이퍼(11)의 이면(11b)에 형성하는 복수의 홈(3)은 한 방향으로만 신장되는 형태라도 좋고, 혹은, 도 3의 (B)에 도시된 바와 같이, 제1 방향 및 상기 제1 방향에 직교하는 제2 방향으로 신장되는 복수의 홈(3)을 웨이퍼(11)의 이면(11b)에 형성하도록 하여도 좋다.As shown in FIG. 3A, the plurality of
웨이퍼(11)의 이면(11b)에 형성하는 홈은, 도 2의 (B)에 도시된 바와 같은 단면 삼각 형상의 홈(3), 또는 도 2의 (C)에 도시된 바와 같은 단면 사각 형상의 홈(3A), 또는 도 2의 (D)에 도시된 바와 같은 단면 반원 형형의 홈(3B) 중 어느 하나여도 좋다.The groove formed in the
웨이퍼(11)의 이면(11b)에 절삭에 의해 복수의 홈(3, 3A, 3B)을 형성하는 실시형태 대신에, 웨이퍼(11)의 이면(11b)에 LED 회로(19)에 대응하여 복수의 오목부를 형성하도록 하여도 좋다. 이 실시형태에서는, 도 4의 (A)에 도시된 바와 같이, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 구멍(4)을 갖는 마스크(2)를 사용한다.Instead of the embodiment in which a plurality of
도 4의 (B)에 도시된 바와 같이, 마스크(2)의 구멍(4)을 웨이퍼(11)의 각 LED 회로(19)에 대응시켜 웨이퍼(11)의 이면(11b)에 첩착시킨다. 그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 웨이퍼(11)의 이면(11b)에, 도 4의 (C)에 도시된 바와 같이, 마스크(2)의 구멍(4)의 형상에 대응한 삼각 형상의 오목부(5)를 형성한다.As shown in FIG. 4B , the holes 4 of the
마스크(2)의 구멍(4)의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 웨이퍼(11)의 이면(11b)에 도 4의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A)를 형성하거나, 도 4의 (E)에 도시된 바와 같은 웨이퍼(11)의 이면(11b)에 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.By changing the shape of the hole 4 of the
본 실시형태의 변형예로서, 웨이퍼(11)의 이면(11b)에 마스크(2)를 첩착시킨 후, 샌드 블라스트 가공을 실시함으로써, 웨이퍼(11)의 이면(11b)에, 도 4의 (C)에 도시된 바와 같은 삼각 형상의 오목부(5), 또는 도 4의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A), 또는 도 4의 (E)에 도시된 바와 같은 원 형상 오목부(5B)를 형성하도록 하여도 좋다.As a modified example of this embodiment, the
웨이퍼(11)의 이면(11b)에 LED 회로(19)에 대응한 복수의 홈 또는 복수의 오목부를 형성하는 데, 레이저 가공 장치를 이용하도록 하여도 좋다. 레이저 가공에 의한 제1 실시형태에서는, 도 5의 (A)에 도시된 바와 같이, 웨이퍼(11)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 레이저 빔을 집광기(레이저 헤드)(24)로부터 웨이퍼(11)의 이면(11b)에 조사하면서, 웨이퍼(11)를 유지한 도시하지 않은 척 테이블을 화살표(X1) 방향으로 가공 이송함으로써, 제1 방향으로 신장되는 홈(7)을 웨이퍼(11)의 이면(11b)에 어블레이션에 의해 형성한다.A laser processing apparatus may be used to form a plurality of grooves or a plurality of recesses corresponding to the
웨이퍼(11)를 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 웨이퍼(11)의 이면(11b)을 어블레이션 가공하여, 제1 방향으로 신장되는 복수의 홈(7)을 차례차례로 형성한다. 홈(7)의 단면 형상은, 예컨대 도 5의 (B)에 도시된 바와 같은, 반원 형상이어도 좋고, 다른 형상이어도 좋다.The
대체 실시형태로서, 도 5의 (C)에 도시된 바와 같이, 집광기(24)로부터 웨이퍼(11)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 펄스 레이저빔을 간헐적으로 조사하여, 웨이퍼(11)의 이면(11b)에 LED 회로(19)에 대응한 복수의 오목부(9)를 형성하도록 하여도 좋다. 오목부(9)의 형상은, 통상은 레이저 빔의 스폿 형상에 대응한 도 5의 (D)에 도시된 바와 같은 원 형상이 된다.As an alternative embodiment, as shown in FIG. 5(C), a pulsed laser beam of a wavelength having absorptivity (eg, 266 nm) is intermittently irradiated from the
웨이퍼 이면 가공 공정을 실시한 후에, 도 6의 (A)에 도시된 바와 같이, 제1 투명 기판(21)의 표면(21a)을 웨이퍼(11)의 이면(11b)에 첩착시키는 제1 투명 기판 첩착 공정을 실시한다. 도 6의 (B)는 제1 일체화 웨이퍼(25)의 사시도이다.After performing the wafer back surface processing step, as shown in FIG. 6A , the first transparent substrate bonding in which the
제1 투명 기판(21)은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다. 본 실시형태에서는, 광학 유리에 비하여 내구성이 있는 폴리카보네이트, 아크릴 수지 등의 투명 수지로 제1 및 제2 투명 기판을 형성하였다.The first
제1 투명 기판 첩착 공정을 실시한 후, 도 7의 (A)에 도시된 바와 같이, 제2 투명 기판(21A)의 표면(21a)을 제1 일체화 웨이퍼(25)의 제1 투명 기판(21)의 이면에 첩착시키고(제2 투명 기판 첩착 공정), 도 7의 (B)에 도시된 바와 같은, 제2 일체화 웨이퍼(25A)를 형성한다. 제2 투명 기판(21A)의 재질도 전술한 제1 투명 기판(21)의 재질과 동일하다.After performing the first transparent substrate adhering step, as shown in FIG. 7A , the
전술한 제1 투명 기판 첩착 공정 및 제2 투명 기판 첩착 공정 대신에, 제1 투명 기판(21)의 이면에 제2 투명 기판(21A)의 표면을 첩착시켜 일체화한 후, 제1 투명 기판(21)의 표면(21a)에 웨이퍼(11)의 이면(11b)을 첩착시키도록 하여도 좋다.Instead of the first transparent substrate adhering step and the second transparent substrate adhering step described above, the surface of the second
제2 투명 기판 첩착 공정을 실시한 후, 도 8에 도시된 바와 같이, 제2 일체화 웨이퍼(25A)의 제2 투명 기판(21A)을 외주부가 환형 프레임(F)에 첩착된 다이싱 테이프(T)에 첩착시켜 프레임 유닛을 형성하고, 제2 일체화 웨이퍼(25A)를 다이싱 테이프(T)를 통해 환형 프레임(F)으로 지지하는 지지 공정을 실시한다.After performing the second transparent substrate adhering step, as shown in FIG. 8 , a dicing tape T in which the outer periphery of the second
지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 제2 일체화 웨이퍼(25A)를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정에 대해서, 도 9를 참조하여 설명한다.After carrying out the supporting step, the frame unit is put into a cutting device, and the second
이 분할 공정은, 예컨대 잘 알려진 절삭 장치를 이용하여 실시한다. 도 9에 도시된 바와 같이, 절삭 장치의 절삭 유닛(10)은, 스핀들 하우징(12)과, 스핀들 하우징(12) 내에 회전 가능하게 삽입된 도시하지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드(14)를 포함하고 있다.This division process is performed using, for example, a well-known cutting device. 9, the cutting
절삭 블레이드(14)의 절삭날은, 예컨대 다이아몬드 지립을 니켈 도금으로 고정시킨 전주 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.The cutting edge of the
절삭 블레이드(14)의 대략 상반부는 블레이드 커버(휠 커버)(16)로 덮여 있고, 블레이드 커버(16)에는 절삭 블레이드(14)의 깊이측 및 전방측에 수평으로 신장되는 한 쌍의(1개만 도시) 쿨러 노즐(18)이 배치되어 있다.An approximately upper half of the
분할 공정에서는, 제2 일체화 웨이퍼(25A)를 프레임 유닛의 다이싱 테이프(T)를 통해 절삭 장치의 척 테이블(20)로 흡인 유지하고, 환형 프레임(F)은 도시하지 않은 클램프로 클램프하여 고정한다.In the division process, the second
그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 절삭 블레이드(14)의 선단이 다이싱 테이프(T)에 닿을 때까지 웨이퍼(11)의 분할 예정 라인(17)에 절입하고, 쿨러 노즐(18)로부터 절삭 블레이드(14) 및 웨이퍼(11)의 가공점을 향해 절삭액을 공급하면서, 제2 일체화 웨이퍼(25A)를 화살표(X1) 방향으로 가공 이송함으로써, 웨이퍼(11)의 분할 예정 라인(17)을 따라 웨이퍼(11) 및 제1 및 제2 투명 기판(21, 21A)을 절단하는 절단홈(27)을 형성한다.Then, while rotating the
절삭 유닛(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 차례차례로 형성한다. 계속해서, 척 테이블(20)을 90° 회전하고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 형성하여, 도 10에 도시된 상태로 함으로써, 제2 일체화 웨이퍼(25A)를 도 7에 도시된 바와 같은 발광 다이오드 칩(31)으로 분할한다.While the cutting
전술한 실시형태에서는, 제2 일체화 웨이퍼(25A)를 개개의 발광 다이오드 칩(31)으로 분할하는 데 절삭 장치를 사용하고 있지만, 웨이퍼(11) 및 투명 기판(21, 21A)에 대하여 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인(13)을 따라 웨이퍼(11)에 조사하여, 웨이퍼(11) 및 제1 투명 기판(21) 및 제2 투명 기판(21A)의 내부에 두께 방향으로 복수 층의 개질층을 형성하고, 계속해서 제2 일체화 웨이퍼(25A)에 외력을 부여하여, 개질층을 분할 기점으로 제2 일체화 웨이퍼(25A)를 개개의 발광 다이오드 칩(31)으로 분할하도록 하여도 좋다.In the above-described embodiment, a cutting device is used to divide the second
도 11에 도시된 발광 다이오드 칩(31)은, 표면에 LED 회로(19)를 가지며 이면에 오목부가 형성된 LED(13A)의 이면에 제1 투명 부재(21')가 첩착되어 있다. 또한, 제1 투명 부재(21')의 이면에 제2 투명 부재(21A')가 첩착되어 있다.In the light emitting
따라서, 도 11에 도시된 발광 다이오드 칩(31)에서는, 제1 및 제2 투명 부재(21', 21A')의 표면적이 증대되는 것에 덧붙여, 광이 오목부(5) 및 제1, 제2 투명 부재(21', 21A') 내에서 복잡하게 굴절되어 투명 부재 내에 가두어지는 광이 감소되고, 투명 부재(21', 21A')로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩(31)의 휘도가 향상된다.Accordingly, in the light emitting
2 : 마스크 3, 3A, 3B : 홈
4 : 구멍 5, 5A, 5B : 오목부
7 : 홈 9 : 오목부
10 : 절삭 유닛 11 : 광 디바이스 웨이퍼(웨이퍼)
13 : 사파이어 기판 14 : 절삭 블레이드
15 : 적층체층 17 : 분할 예정 라인
19 : LED 회로 21 : 제1 투명 기판
21A : 제2 투명 기판 25 : 제1 일체화 웨이퍼
25A : 제2 일체화 웨이퍼 27 : 절단홈
31 : 발광 다이오드 칩2:
4:
7: groove 9: recess
10 cutting
13: sapphire substrate 14: cutting blade
15: laminate layer 17: division scheduled line
19: LED circuit 21: first transparent substrate
21A: second transparent substrate 25: first integrated wafer
25A: second integrated wafer 27: cutting groove
31: light emitting diode chip
Claims (4)
결정 성장용의 투명 기판의 표면 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과,
상기 결정 성장용의 투명 기판의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정으로서, 상기 복수의 오목부 또는 홈은 상기 결정 성장용의 투명 기판의 이면 상에 분할 예정 라인의 피치만큼 서로 이격되어 형성되어 있는 것인, 상기 웨이퍼 이면 가공 공정과,
상기 결정 성장용의 투명 기판의 이면에 제1 투명 기판의 표면을 첩착(貼着)시켜 제1 일체화 웨이퍼를 형성하는 제1 투명 기판 첩착 공정과,
상기 제1 투명 기판 첩착 공정을 실시한 후, 상기 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 제2 일체화 웨이퍼를 형성하는 제2 투명 기판 첩착 공정과,
상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 제2 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정
을 포함하고,
상기 분할 공정에 의해 얻어진 상기 발광 다이오드 칩에서, 상기 결정 성장용의 투명 기판과 제1 및 제2 투명 기판의 측면이 공면을 이루는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.A method for manufacturing a light emitting diode chip, comprising:
It has a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on the surface of a transparent substrate for crystal growth, and an LED circuit is respectively provided in each region partitioned by a plurality of division lines intersecting each other on the surface of the laminate layer. A wafer preparation process of preparing the formed wafer;
A wafer back surface processing step of forming a plurality of recesses or grooves in correspondence with each LED circuit on the back surface of the transparent substrate for crystal growth, wherein the plurality of recesses or grooves are formed on the back surface of the transparent substrate for crystal growth. The wafer back surface processing process, which is formed to be spaced apart from each other by the pitch of the line to be divided;
a first transparent substrate adhering step of forming a first integrated wafer by adhering the surface of the first transparent substrate to the back surface of the transparent substrate for crystal growth;
a second transparent substrate adhering step of forming a second integrated wafer by attaching the surface of a second transparent substrate to the back surface of the first transparent substrate after performing the first transparent substrate adhering step;
A division process of dividing the second integrated wafer into individual light emitting diode chips by cutting the wafer together with the first and second transparent substrates along the division line
including,
A method for manufacturing a light emitting diode chip, wherein in the light emitting diode chip obtained by the dividing step, side surfaces of the transparent substrate for crystal growth and the first and second transparent substrates are coplanar.
투명 기판의 표면에 LED 회로가 형성되고, 상기 투명 기판의 이면에 오목부 또는 홈이 형성된 발광 다이오드와,
상기 투명 기판의 이면에 표면이 첩착된 제1 투명 부재와,
상기 제1 투명 부재의 이면에 표면이 첩착된 제2 투명 부재
를 구비하고,
상기 투명 기판과, 상기 제1 투명 부재 및 상기 제2 투명 부재의 측면이 공면을 이루는 것을 특징으로 하는 발광 다이오드 칩.A light emitting diode chip comprising:
A light emitting diode in which an LED circuit is formed on the surface of a transparent substrate, and a recess or groove is formed on the back surface of the transparent substrate;
a first transparent member having a surface attached to the back surface of the transparent substrate;
A second transparent member having a surface attached to the rear surface of the first transparent member
to provide
The light emitting diode chip, characterized in that the transparent substrate and side surfaces of the first transparent member and the second transparent member form a coplanar surface.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2017-005160 | 2017-01-16 | ||
JP2017005160A JP2018116964A (en) | 2017-01-16 | 2017-01-16 | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180084639A KR20180084639A (en) | 2018-07-25 |
KR102296118B1 true KR102296118B1 (en) | 2021-08-30 |
Family
ID=62892605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180002707A KR102296118B1 (en) | 2017-01-16 | 2018-01-09 | Method for manufacturing a light emitting diode chip and a light emitting diode chip |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2018116964A (en) |
KR (1) | KR102296118B1 (en) |
CN (1) | CN108321286A (en) |
TW (1) | TWI772341B (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140217423A1 (en) * | 2012-02-01 | 2014-08-07 | Panasonic Corporation | Semiconductor light-emitting device, method for forming recesses of the same, and light source apparatus using the same |
JP2014239123A (en) * | 2013-06-06 | 2014-12-18 | 株式会社ディスコ | Processing method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4122739B2 (en) * | 2001-07-26 | 2008-07-23 | 松下電工株式会社 | Light emitting device and manufacturing method thereof |
JP5198142B2 (en) * | 2008-05-14 | 2013-05-15 | シャープ株式会社 | Method for manufacturing electronic element module |
JP2011009305A (en) * | 2009-06-23 | 2011-01-13 | Koito Mfg Co Ltd | Light-emitting module |
US8723201B2 (en) * | 2010-08-20 | 2014-05-13 | Invenlux Corporation | Light-emitting devices with substrate coated with optically denser material |
DE102011114641B4 (en) * | 2011-09-30 | 2021-08-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component |
JP2014175354A (en) | 2013-03-06 | 2014-09-22 | Disco Abrasive Syst Ltd | Light-emitting diode |
JP2014175362A (en) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | Semiconductor light-emitting element and method of manufacturing the same |
US9508908B2 (en) * | 2013-05-15 | 2016-11-29 | Koninklijke Philips N.V. | LED with scattering features in substrate |
JP6255235B2 (en) * | 2013-12-20 | 2017-12-27 | 株式会社ディスコ | Light emitting chip |
CN104903266A (en) * | 2013-12-26 | 2015-09-09 | 信越石英株式会社 | Silica glass member for wavelength conversion, and production method therefor |
JP6255255B2 (en) * | 2014-01-27 | 2017-12-27 | 株式会社ディスコ | Optical device processing method |
JP2015192100A (en) * | 2014-03-28 | 2015-11-02 | 豊田合成株式会社 | Light-emitting element and method of manufacturing light-emitting element |
-
2017
- 2017-01-16 JP JP2017005160A patent/JP2018116964A/en active Pending
- 2017-12-04 TW TW106142350A patent/TWI772341B/en active
- 2017-12-27 CN CN201711444263.1A patent/CN108321286A/en active Pending
-
2018
- 2018-01-09 KR KR1020180002707A patent/KR102296118B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140217423A1 (en) * | 2012-02-01 | 2014-08-07 | Panasonic Corporation | Semiconductor light-emitting device, method for forming recesses of the same, and light source apparatus using the same |
JP2014239123A (en) * | 2013-06-06 | 2014-12-18 | 株式会社ディスコ | Processing method |
Also Published As
Publication number | Publication date |
---|---|
CN108321286A (en) | 2018-07-24 |
TWI772341B (en) | 2022-08-01 |
TW201828499A (en) | 2018-08-01 |
JP2018116964A (en) | 2018-07-26 |
KR20180084639A (en) | 2018-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102204764B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
KR102304244B1 (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR102194112B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
KR102296118B1 (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR102311576B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102314054B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102311574B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102327105B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102270094B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102270092B1 (en) | Method for manufacturing light emitting diode chip | |
KR102228498B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102315305B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102304248B1 (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR20180006848A (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102212255B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
JP2018148094A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
JP6786166B2 (en) | Manufacturing method of light emitting diode chip and light emitting diode chip | |
KR102164309B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
CN107527985B (en) | Method for producing light-emitting diode chip and light-emitting diode chip | |
KR20180027340A (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
JP2018129371A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
JP2018186167A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
JP2018186169A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
JP2018186165A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
JP2018148093A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |