KR102314054B1 - Method for manufacturing light emitting diode chip and light emitting diode chip - Google Patents

Method for manufacturing light emitting diode chip and light emitting diode chip Download PDF

Info

Publication number
KR102314054B1
KR102314054B1 KR1020180023661A KR20180023661A KR102314054B1 KR 102314054 B1 KR102314054 B1 KR 102314054B1 KR 1020180023661 A KR1020180023661 A KR 1020180023661A KR 20180023661 A KR20180023661 A KR 20180023661A KR 102314054 B1 KR102314054 B1 KR 102314054B1
Authority
KR
South Korea
Prior art keywords
transparent substrate
transparent
light emitting
wafer
emitting diode
Prior art date
Application number
KR1020180023661A
Other languages
Korean (ko)
Other versions
KR20180102011A (en
Inventor
다카시 오카무라
히로시 기타무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180102011A publication Critical patent/KR20180102011A/en
Application granted granted Critical
Publication of KR102314054B1 publication Critical patent/KR102314054B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)
  • Led Device Packages (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것을 목적으로 한다.
발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과, 상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 한다. An object of the present invention is to provide a method for manufacturing a light emitting diode chip and a light emitting diode chip capable of obtaining sufficient luminance.
A method for manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and each region partitioned by a plurality of division lines intersecting each other on the surface of the laminate layer A wafer preparation step of preparing a wafer each having an LED circuit formed therein, and each LED circuit on the front or back surface of at least one of a first transparent substrate having a plurality of bubbles formed therein and a second transparent substrate having a plurality of bubbles formed therein A transparent substrate processing step of forming a plurality of recesses corresponding to the A transparent substrate bonding step of bonding the surface of the second transparent substrate to form an integrated wafer, and after performing the transparent substrate bonding step, the wafer is cut along with the first and second transparent substrates along the dividing line and a division process of dividing the integrated wafer into individual light emitting diode chips.

Description

발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩{METHOD FOR MANUFACTURING LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DIODE CHIP}Method for manufacturing a light emitting diode chip and a light emitting diode chip

본 발명은 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩에 관한 것이다.The present invention relates to a method for manufacturing a light emitting diode chip and to a light emitting diode chip.

사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n형 반도체층, 발광층, p형 반도체층이 복수 개 적층된 적층체층이 형성되고, 이 적층체층과 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED(Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대전화, 퍼스널 컴퓨터, 조명기기 등의 각종 전기기기에 널리 이용되고 있다.A laminate layer in which a plurality of n-type semiconductor layers, light emitting layers, and p-type semiconductor layers are laminated is formed on the surface of a crystal growth substrate such as a sapphire substrate, a GaN substrate, or a SiC substrate, and a plurality of division lines intersecting the laminate layer A wafer in which a plurality of light emitting devices such as LEDs (Light Emitting Diodes) are formed in an area partitioned by is cut along a dividing line to be divided into individual light emitting device chips, and the divided light emitting device chips are used for mobile phones and personal computers It is widely used in various electric devices such as lighting equipment and lighting equipment.

발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 갖기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중 공기층과의 계면에서의 입사각이 임계각 이상인 광은 계면에서 전반사되어 기판 내부에 가둬지고, 기판으로부터 외부로 출사되는 일이 없기 때문에 발광 디바이스 칩의 휘도의 저하를 초래한다고 하는 문제가 있다.Since the light emitted from the light emitting layer of the light emitting device chip is isotropic, it is also irradiated to the inside of the substrate for crystal growth, and light is emitted from the back and side surfaces of the substrate. However, among the light irradiated to the inside of the substrate, light whose incident angle at the interface with the air layer is greater than or equal to the critical angle is totally reflected at the interface, is confined inside the substrate, and is not emitted from the substrate to the outside, thus reducing the luminance of the light emitting device chip. There is a problem that it causes.

이 문제를 해결하기 위해, 발광층으로부터 출사된 광이 기판의 내부에 가둬지는 것을 억제하기 위해서, 기판의 이면에 투명 부재를 첩착(貼着)시켜 휘도의 향상을 도모하도록 한 발광 다이오드(LED)가 일본 특허 공개 제2014-175354호 공보에 기재되어 있다.In order to solve this problem, in order to suppress the light emitted from the light emitting layer from being confined inside the substrate, a light emitting diode (LED) in which a transparent member is adhered to the back surface of the substrate to improve luminance. It describes in Unexamined-Japanese-Patent No. 2014-175354.

일본 특허 공개 제2014-175354호 공보Japanese Patent Laid-Open No. 2014-175354

그러나, 특허문헌 1에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착시킴으로써 휘도가 약간 향상되었지만 충분한 휘도를 얻을 수 없다고 하는 문제가 있다.However, in the light emitting diode disclosed in Patent Document 1, although the luminance is slightly improved by attaching a transparent member to the back surface of the substrate, there is a problem that sufficient luminance cannot be obtained.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.The present invention has been made in view of such a point, and an object thereof is to provide a method for manufacturing a light emitting diode chip and a light emitting diode chip capable of obtaining sufficient luminance.

청구항 1에 기재된 발명에 따르면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정과, 상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과, 상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.According to the invention according to claim 1, there is provided a method for manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and a plurality of divisions intersecting each other on the surface of the laminate layer A wafer preparation step of preparing a wafer each having an LED circuit formed therein in each region partitioned by a predetermined line, and at least one of a first transparent substrate having a plurality of bubbles formed therein or a second transparent substrate having a plurality of bubbles formed therein A transparent substrate processing step of forming a plurality of recesses corresponding to each LED circuit on the front or back surface of A transparent substrate bonding step of bonding the surface of the second transparent substrate to the back surface of the first transparent substrate to form an integrated wafer, and after performing the transparent substrate bonding step, the wafer is divided into the first and a dividing step of dividing the integrated wafer into individual light emitting diode chips by cutting together with the second transparent substrate.

바람직하게는, 투명 기판 가공 공정에서 형성되는 오목부의 단면 형상은 삼각 형상, 사각 형상, 원 형상 중 어느 하나이다. 바람직하게는, 투명 기판 가공 공정에서 형성되는 오목부는 에칭, 샌드 블라스트, 레이저 중 어느 하나에 의해 형성된다.Preferably, the cross-sectional shape of the concave portion formed in the transparent substrate processing step is any one of a triangular shape, a square shape, and a circular shape. Preferably, the recess formed in the transparent substrate processing process is formed by any one of etching, sand blasting, and laser.

바람직하게는, 상기 제1 및 제2 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 투명 기판 첩착 공정에서 제1 투명 기판은 투명 접착제에 의해 웨이퍼에 첩착되고, 제2 투명 기판은 투명 접착제에 의해 제1 투명 기판에 접착된다.Preferably, the first and second transparent substrates are formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and in the transparent substrate bonding process, the first transparent substrate is adhered to the wafer by a transparent adhesive, The second transparent substrate is adhered to the first transparent substrate by a transparent adhesive.

청구항 5에 기재된 발명에 따르면, 발광 다이오드 칩으로서, 표면에 LED 회로가 형성된 발광 다이오드와, 상기 발광 다이오드의 이면에 첩착된 내부에 복수의 기포가 형성된 제1 투명 부재와, 상기 제1 투명 부재의 이면에 첩착된 내부에 복수의 기포가 형성된 제2 투명 부재를 구비하고, 상기 제1 투명 부재 또는 상기 제2 투명 부재 중 적어도 어느 한쪽의 표면 또는 이면에 오목부가 형성되어 있는 발광 다이오드 칩이 제공된다.According to the invention according to claim 5, as a light emitting diode chip, comprising: a light emitting diode having an LED circuit formed on its surface; Provided is a light emitting diode chip comprising a second transparent member having a plurality of bubbles formed therein and adhered to a back surface, wherein a recess is formed on a surface or a back surface of at least one of the first transparent member and the second transparent member .

본 발명의 발광 다이오드 칩은, 내부에 복수의 기포가 형성된 제1 투명 부재 또는 내부에 복수의 기포가 형성된 제2 투명 부재 중 적어도 어느 한쪽의 표면 또는 이면에 오목부가 형성되어 있기 때문에, 제1 투명 부재 또는 제2 투명 부재의 표면적이 증대하는 것 외에, 적어도 2층의 투명 부재와 오목부에 의해 광이 복잡하게 굴절되어 제1 및 제2 투명 부재 내에 가두어지는 광이 감소되고, 제1 및 제2 투명 부재로부터 출사되는 광의 양이 증대되어 발광 다이오드 칩의 휘도가 향상된다.In the light emitting diode chip of the present invention, concave portions are formed on the surface or back of at least one of the first transparent member having a plurality of bubbles formed therein and the second transparent member having a plurality of bubbles formed therein, so that the first transparent In addition to increasing the surface area of the member or the second transparent member, the light is complicatedly refracted by the at least two layers of the transparent member and the concave portion to reduce the light confined in the first and second transparent members, and the first and second transparent members 2 The amount of light emitted from the transparent member is increased to improve the luminance of the light emitting diode chip.

도 1은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2의 (A)는 제1 투명 기판의 표면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 구멍을 갖는 마스크를 첩착시키는 양태를 도시한 사시도, 도 2의 (B)는 제1 투명 기판의 표면에 마스크를 첩착시킨 상태의 사시도, 도 2의 (C)∼도 2의 (E)는 제1 투명 기판의 표면에 형성된 오목부의 형상을 도시한 부분 사시도이다.
도 3의 (A)는 레이저 빔의 조사에 의해 제1 투명 기판의 표면에 광 디바이스 웨이퍼의 각 LED 회로에 대응한 복수의 오목부를 형성하는 양태를 도시한 사시도, 도 3의 (B)는 오목부의 형상을 도시한 부분 사시도이다.
도 4의 (A)는 복수의 오목부를 표면에 갖는 제1 투명 기판을 웨이퍼의 이면에 첩착시켜 일체화하는 제1 일체화 공정을 도시한 사시도, 도 4의 (B)는 제1 일체화 웨이퍼의 사시도이다.
도 5의 (A)는 제1 일체화 웨이퍼의 제1 투명 기판의 이면에 제2 투명 기판의 표면을 첩착시켜 일체화하는 제2 일체화 공정을 도시한 사시도, 도 5의 (B)는 제2 일체화 웨이퍼의 사시도이다.
도 6은 제2 일체화 웨이퍼를 다이싱 테이프를 통해 환형 프레임으로 지지하는 지지 공정을 도시한 사시도이다.
도 7은 제2 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 도시한 사시도이다.
도 8은 분할 공정 종료 후의 제2 일체화 웨이퍼의 사시도이다.
도 9는 본 발명 실시형태에 따른 발광 다이오드 칩의 사시도이다.1 is a front side perspective view of an optical device wafer;
Fig. 2A is a perspective view showing a state in which a mask having a plurality of holes corresponding to each LED circuit of the optical device wafer is attached to the surface of the first transparent substrate, and Fig. 2B is the first transparent substrate. A perspective view of a state in which a mask is adhered to the surface of , FIGS. 2C to 2E are partial perspective views showing the shape of a concave portion formed on the surface of the first transparent substrate.
Fig. 3A is a perspective view showing a mode in which a plurality of concave portions corresponding to respective LED circuits of an optical device wafer are formed on the surface of the first transparent substrate by irradiation of a laser beam, and Fig. 3B is concave It is a partial perspective view which shows the shape of a part.
Fig. 4(A) is a perspective view showing a first integration process in which a first transparent substrate having a plurality of recesses on its surface is adhered to the back surface of the wafer to be integrated, and Fig. 4(B) is a perspective view of the first integrated wafer. .
Fig. 5(A) is a perspective view showing a second integration process in which the surface of the second transparent substrate is adhered to the back surface of the first transparent substrate of the first integrated wafer to be integrated, and Fig. 5(B) is the second integrated wafer. is a perspective view of
6 is a perspective view illustrating a supporting process of supporting a second integrated wafer with an annular frame through a dicing tape.
7 is a perspective view illustrating a division process of dividing a second integrated wafer into a light emitting diode chip.
8 is a perspective view of the second integrated wafer after the division process has been completed.
9 is a perspective view of a light emitting diode chip according to an embodiment of the present invention.

이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 광 디바이스 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1 , there is shown a front side perspective view of an optical device wafer (hereinafter, may simply be abbreviated as a wafer) 11 .

광 디바이스 웨이퍼(11)는, 사파이어 기판(13) 상에 질화갈륨(GaN) 등의 에피택셜층(적층체층)(15)이 적층되어 구성되어 있다. 광 디바이스 웨이퍼(11)는, 에피택셜층(15)이 적층된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖는다.The optical device wafer 11 is configured by laminating an epitaxial layer (laminate layer) 15 such as gallium nitride (GaN) on a sapphire substrate 13 . The optical device wafer 11 has a front surface 11a on which the epitaxial layer 15 is laminated, and a back surface 11b on which the sapphire substrate 13 is exposed.

여기서, 본 실시형태의 광 디바이스 웨이퍼(11)에서는, 결정 성장용 기판으로서 사파이어 기판(13)을 채용하고 있지만, 사파이어 기판(13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 하여도 좋다.Here, in the optical device wafer 11 of the present embodiment, the sapphire substrate 13 is employed as the substrate for crystal growth. Instead of the sapphire substrate 13, a GaN substrate or a SiC substrate may be employed.

적층체층(에피택셜층)(15)은, 전자가 다수 캐리어가 되는 n형 반도체층(예컨대, n형 GaN층), 발광층이 되는 반도체층(예컨대, InGaN층), 정공이 다수 캐리어가 되는 p형 반도체층(예컨대, p형 GaN층)을 차례로 에피택셜 성장시킴으로써 형성된다.The laminate layer (epitaxial layer) 15 is an n-type semiconductor layer in which electrons are majority carriers (eg, n-type GaN layer), a semiconductor layer (eg, InGaN layer) that becomes a light emitting layer, and p in which holes are majority carriers. It is formed by sequentially epitaxially growing a type semiconductor layer (eg, a p-type GaN layer).

사파이어 기판(13)은 예컨대 100 ㎛의 두께를 갖고, 적층체층(15)은 예컨대 5 ㎛의 두께를 갖는다. 적층체층(15)에 복수의 LED 회로(19)가 격자형으로 형성된 복수의 분할 예정 라인(17)에 의해 구획되어 형성되어 있다. 웨이퍼(11)는, LED 회로(19)가 형성된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖는다.The sapphire substrate 13 has a thickness of, for example, 100 μm, and the laminate layer 15 has a thickness of, for example, 5 μm. In the laminate layer 15, a plurality of LED circuits 19 are partitioned by a plurality of divisional lines 17 formed in a grid shape. The wafer 11 has a front surface 11a on which the LED circuit 19 is formed, and a back surface 11b on which the sapphire substrate 13 is exposed.

본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 따르면, 우선 도 1에 도시된 바와 같은 광 디바이스 웨이퍼(11)를 준비하는 웨이퍼 준비 공정을 실시한다. 그리고, 웨이퍼(11)의 이면(11b)에 첩착시키는 내부에 복수의 기포(29)가 형성된 제1 투명 기판(21)의 표면 또는 이면, 혹은 제1 투명 기판(21)의 이면에 첩착시키는 내부에 복수의 기포(29A)가 형성된 제2 투명 기판(21A)의 표면 또는 이면에 LED 회로(19)에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정을 실시한다.According to the manufacturing method of the light emitting diode chip of the embodiment of the present invention, first, a wafer preparation step of preparing the optical device wafer 11 as shown in FIG. 1 is performed. Then, the front surface or the back surface of the first transparent substrate 21 in which a plurality of air bubbles 29 are formed inside to be adhered to the back surface 11b of the wafer 11 , or the inside to be adhered to the back surface of the first transparent substrate 21 . A transparent substrate processing step of forming a plurality of concave portions corresponding to the LED circuit 19 on the front surface or the back surface of the second transparent substrate 21A in which the plurality of bubbles 29A are formed is performed.

이 투명 기판 가공 공정에서는, 예컨대, 도 2의 (A)에 도시된 바와 같이, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 구멍(4)을 갖는 마스크(2)를 사용한다. 도 2의 (B)에 도시된 바와 같이, 마스크(2)의 구멍(4)을 웨이퍼(11)의 각 LED 회로(19)에 대응시켜 마스크를 내부에 복수의 기포(29)가 형성된 제1 투명 기판(21)의 표면(21a)에 첩착시킨다.In this transparent substrate processing step, for example, as shown in FIG. 2A , a mask 2 having a plurality of holes 4 corresponding to the LED circuit 19 of the wafer 11 is used. As shown in FIG. 2B , the holes 4 of the mask 2 correspond to the respective LED circuits 19 of the wafer 11 so that the mask has a plurality of bubbles 29 formed therein. It is adhered to the surface 21a of the transparent substrate 21 .

그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 제1 투명 기판(21)의 표면(21a)에, 도 2의 (C)에 도시된 바와 같이, 마스크(2)의 구멍(4)의 형상에 대응한 삼각 형상의 오목부(요부)(5)를 형성한다.Then, as shown in Fig. 2C, on the surface 21a of the first transparent substrate 21 by wet etching or plasma etching, a triangle corresponding to the shape of the hole 4 of the mask 2 A concave portion (concave portion) 5 of the shape is formed.

마스크(2)의 구멍(4)의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 제1 투명 기판(21)의 표면(21a)에 도 2의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A)를 형성하거나, 도 2의 (E)에 도시된 바와 같은 제1 투명 기판(21)의 표면(21a)에 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.By changing the shape of the hole 4 of the mask 2 to a square shape or a circular shape, the surface 21a of the first transparent substrate 21 has a rectangular concave shape as shown in Fig. 2D. The portion 5A may be formed, or a circular concave portion 5B may be formed in the surface 21a of the first transparent substrate 21 as shown in FIG. 2E .

제1 투명 기판(21)은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다. 본 실시형태에서는, 광학 유리에 비해 내구성이 있는 폴리카보네이트, 아크릴 등의 투명 수지로 제1 투명 기판(21)을 형성하였다.The first transparent substrate 21 is formed of any one of transparent resin, optical glass, sapphire, and transparent ceramics. In the present embodiment, the first transparent substrate 21 is formed of a transparent resin such as polycarbonate or acrylic, which is more durable than optical glass.

본 실시형태의 변형예로서, 제1 투명 기판(21)의 표면(21a)에 마스크(2)를 첩착시킨 후, 샌드 블라스트 가공을 실시함으로써, 제1 투명 기판(21)의 표면(21a)에, 도 2의 (C)에 도시된 바와 같은 삼각 형상의 오목부(5), 또는 도 2의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A), 또는 도 2의 (E)에 도시된 바와 같은 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.As a modification of this embodiment, the mask 2 is adhered to the surface 21a of the first transparent substrate 21 and then sandblasted to the surface 21a of the first transparent substrate 21. , a triangular-shaped concave portion 5 as shown in (C) of FIG. 2, or a rectangular concave portion 5A as shown in Fig. 2(D), or in Fig. 2(E) You may make it form the circular recessed part 5B as shown.

제1 투명 기판(21)의 표면(21a)에 LED 회로(19)에 대응한 복수의 오목부를 형성하는 데, 레이저 가공 장치를 이용하도록 하여도 좋다. 레이저 가공에 의한 실시형태에서는, 도 3의 (A)에 도시된 바와 같이, 제1 투명 기판(21)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 레이저 빔을 집광기(레이저 헤드)(24)로부터 제1 투명 기판(21)의 표면(21a)에 간헐적으로 조사하면서, 제1 투명 기판(21)을 유지한 도시하지 않은 척 테이블을 화살표(X1) 방향으로 가공 이송함으로써, 제1 투명 기판(21)의 표면(21a)에 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 오목부(9)를 어블레이션에 의해 형성한다.In order to form the some recessed part corresponding to the LED circuit 19 in the surface 21a of the 1st transparent substrate 21, you may make it use a laser processing apparatus. In the embodiment by laser processing, as shown in FIG. 3A , a laser beam having a wavelength (for example, 266 nm) having absorptivity to the first transparent substrate 21 is directed to a condenser (laser head) 24 ) from the first transparent substrate 21 by intermittently irradiating the surface 21a of the first transparent substrate 21 with a chuck table (not shown) holding the first transparent substrate 21 in the direction of the arrow X1, thereby processing the first transparent substrate A plurality of concave portions 9 corresponding to the LED circuits 19 of the wafer 11 are formed on the surface 21a of 21 by ablation.

제1 투명 기판(21)을 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 제1 투명 기판(21)의 표면(21a)을 어블레이션 가공하여, 복수의 오목부(9)를 차례차례로 형성한다. 오목부(9)의 단면 형상은, 통상은 레이저 빔의 스폿 형상에 대응한 도 3의 (B)에 도시된 바와 같은 원 형상이 된다.The surface 21a of the first transparent substrate 21 is ablated while the first transparent substrate 21 is indexed and transferred at a pitch of the divided line 17 of the wafer 11 in a direction orthogonal to the direction of the arrow X1. ration processing to sequentially form a plurality of concave portions 9 . The cross-sectional shape of the concave portion 9 is usually a circular shape as shown in Fig. 3(B) corresponding to the spot shape of the laser beam.

전술한 투명 기판 가공 공정에서는, 제1 투명 기판(21)의 표면(21a)에 복수의 오목부(5, 5A, 5B, 9)를 형성하고 있지만, 이 실시형태 대신에, 제1 투명 기판(21)의 이면(21b)에 복수의 오목부(5, 5A, 5B, 9)를 형성하도록 하여도 좋다.In the above-described transparent substrate processing step, a plurality of concave portions 5, 5A, 5B, and 9 are formed in the surface 21a of the first transparent substrate 21. Instead of this embodiment, the first transparent substrate ( A plurality of concave portions 5, 5A, 5B, 9 may be formed on the back surface 21b of the 21 .

혹은, 제1 투명 기판(21)의 표면 및 이면에는 아무런 가공을 행하지 않고, 내부에 복수의 기포(29A)가 형성된 제2 투명 기판(21A)의 표면(21a) 또는 이면(21b)에 웨이퍼(11)의 각 LED 회로에 대응하여 복수의 오목부(5, 5A, 5B, 9)를 형성하도록 하여도 좋다. 제2 투명 기판(21A)도 제1 투명 기판(21)과 마찬가지로 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다.Alternatively, no processing is performed on the front surface and the back surface of the first transparent substrate 21, and a wafer ( You may make it form the some recessed part 5, 5A, 5B, 9 corresponding to each LED circuit of 11). Like the first transparent substrate 21 , the second transparent substrate 21A is also formed of any one of transparent resin, optical glass, sapphire, and transparent ceramics.

투명 기판 가공 공정을 실시한 후, 웨이퍼(11)의 이면(11b)에 제1 투명 기판(21)의 표면(21a)을 첩착시키고 제1 투명 기판(21)의 이면(21b)에 제2 투명 기판(21A)의 표면(21a)을 첩착시키는 투명 기판 첩착 공정을 실시한다.After performing the transparent substrate processing step, the front surface 21a of the first transparent substrate 21 is adhered to the rear surface 11b of the wafer 11 , and the second transparent substrate is attached to the rear surface 21b of the first transparent substrate 21 . The transparent substrate sticking process of sticking the surface 21a of (21A) is implemented.

이 투명 기판 첩착 공정에서는, 우선, 도 4의 (A)에 도시된 바와 같이, 표면(21a)에 웨이퍼(11)의 LED 회로(19)에 대응하여 복수의 오목부(9)가 형성된 제1 투명 기판(21)의 표면(21a)에, 웨이퍼(11)의 이면(11b)을 투명 접착제로 접착하여, 도 4의 (B)에 도시된 바와 같이, 웨이퍼(11)와 제1 투명 기판(21)을 일체화하여 제1 일체화 웨이퍼(25)를 형성한다.In this transparent substrate adhering step, first, as shown in Fig. 4A, a plurality of concave portions 9 are formed on the surface 21a corresponding to the LED circuits 19 of the wafer 11 first. The back surface 11b of the wafer 11 is adhered to the front surface 21a of the transparent substrate 21 with a transparent adhesive, and as shown in FIG. 4B, the wafer 11 and the first transparent substrate ( 21) is integrated to form a first integrated wafer 25 .

계속해서, 도 5의 (A)에 도시된 바와 같이, 제1 일체화 웨이퍼(25)의 제1 투명 기판(21)의 이면(21b)에, 내부에 복수의 기포(29A)가 형성된 제2 투명 기판(21A)의 표면(21a)을 첩착시켜, 도 5의 (B)에 도시된 바와 같은 제2 일체화 웨이퍼(25A)를 형성한다.Subsequently, as shown in FIG. 5A , on the back surface 21b of the first transparent substrate 21 of the first integrated wafer 25 , a plurality of air bubbles 29A are formed therein. The surface 21a of the substrate 21A is adhered to form a second integrated wafer 25A as shown in FIG. 5B.

이 투명 기판 첩착 공정은, 전술한 순서에 한정되지 않고, 제1 투명 기판(21)의 이면(21b)에 제2 투명 기판(21A)의 표면(21a)을 첩착시킨 후, 제1 투명 기판(21)의 표면(21a)을 웨이퍼(11)의 이면(11b)에 첩착시켜 제2 일체화 웨이퍼(25A)를 형성하도록 하여도 좋다.This transparent substrate sticking process is not limited to the above-mentioned procedure, After sticking the front surface 21a of the 2nd transparent substrate 21A to the back surface 21b of the 1st transparent substrate 21, the 1st transparent substrate ( The front surface 21a of the wafer 21 may be adhered to the back surface 11b of the wafer 11 to form the second integrated wafer 25A.

투명 기판 첩착 공정을 실시한 후, 도 6에 도시된 바와 같이, 제2 일체화 웨이퍼(25A)의 제2 투명 기판(21A)을 외주부가 환형 프레임(F)에 첩착된 다이싱 테이프(T)에 첩착시켜 프레임 유닛을 형성하고, 제2 일체화 웨이퍼(25A)를 다이싱 테이프(T)를 통해 환형 프레임(F)으로 지지하는 지지 공정을 실시한다.After carrying out the transparent substrate adhering process, as shown in FIG. 6, the second transparent substrate 21A of the second integrated wafer 25A is adhered to the dicing tape T whose outer periphery is adhered to the annular frame F. to form a frame unit, and a supporting process of supporting the second integrated wafer 25A with the annular frame F via the dicing tape T is performed.

지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 제2 일체화 웨이퍼(25A)를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정에 대해서, 도 7을 참조하여 설명한다.After carrying out the supporting step, the frame unit is put into a cutting device, and the second integrated wafer 25A is cut with the cutting device and divided into individual light emitting diode chips. This division process is demonstrated with reference to FIG.

도 7에 도시된 바와 같이, 절삭 장치의 절삭 유닛(10)은, 스핀들 하우징(12)과, 스핀들 하우징(12) 내에 회전 가능하게 삽입된 도시하지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드(14)를 포함하고 있다.As shown in FIG. 7 , the cutting unit 10 of the cutting device includes a spindle housing 12 , a spindle (not shown) rotatably inserted into the spindle housing 12 , and a cutting blade mounted on the tip of the spindle. (14) is included.

절삭 블레이드(14)의 절삭날은, 예컨대 다이아몬드 지립을 니켈 도금으로 고정시킨 전주(電鑄) 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.The cutting edge of the cutting blade 14 is formed of, for example, an electric pole grindstone in which diamond abrasive grains are fixed by nickel plating, and the tip shape thereof is triangular, square, or semicircular.

절삭 블레이드(14)의 대략 상반부는 블레이드 커버(휠 커버)(16)로 덮여 있고, 블레이드 커버(16)에는 절삭 블레이드(14)의 깊이측 및 전방측에 수평으로 신장되는 한 쌍의(1개만 도시) 쿨러 노즐(18)이 배치되어 있다.An approximately upper half of the cutting blade 14 is covered with a blade cover (wheel cover) 16 , and the blade cover 16 has a pair (only one) extending horizontally on the depth side and the front side of the cutting blade 14 . shown) a cooler nozzle 18 is disposed.

분할 단계에서는, 제2 일체화 웨이퍼(25A)를 프레임 유닛의 다이싱 테이프(T)를 통해 절삭 장치의 척 테이블(20)로 흡인 유지하고, 환형 프레임(F)은 도시하지 않은 클램프로 클램프하여 고정한다.In the dividing step, the second integrated wafer 25A is sucked and held by the chuck table 20 of the cutting device through the dicing tape T of the frame unit, and the annular frame F is clamped and fixed with a clamp (not shown). do.

그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 절삭 블레이드(14)의 선단이 다이싱 테이프(T)에 닿을 때까지 웨이퍼(11)의 분할 예정 라인(17)에 절입하고, 쿨러 노즐(18)로부터 절삭 블레이드(14) 및 웨이퍼(11)의 가공점을 향해 절삭액을 공급하면서, 제2 일체화 웨이퍼(25A)를 화살표(X1) 방향으로 가공 이송함으로써, 웨이퍼(11)의 분할 예정 라인(17)을 따라 웨이퍼(11) 및 제1 및 제2 투명 기판(21, 21A)을 절단하는 절단홈(27)을 형성한다.Then, while rotating the cutting blade 14 at high speed in the direction of the arrow R, the tip of the cutting blade 14 cuts into the division scheduled line 17 of the wafer 11 until the tip of the cutting blade 14 touches the dicing tape T, While supplying the cutting fluid from the cooler nozzle 18 toward the processing point of the cutting blade 14 and the wafer 11, the second integrated wafer 25A is processed and transported in the direction of the arrow X1, whereby the A cutting groove 27 for cutting the wafer 11 and the first and second transparent substrates 21 and 21A is formed along the dividing line 17 .

절삭 유닛(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 차례차례로 형성한다. 계속해서, 척 테이블(20)을 90° 회전하고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 형성하여, 도 8에 도시된 상태로 함으로써, 제2 일체화 웨이퍼(25A)를 도 9에 도시된 바와 같은 발광 다이오드 칩(31)으로 분할한다.While the cutting unit 10 is fed by indexing in the Y-axis direction, the same cutting grooves 27 are sequentially formed along the dividing line 17 extending in the first direction. Subsequently, after rotating the chuck table 20 by 90°, the same cut grooves 27 are formed along all the divisional lines 17 extending in the second direction orthogonal to the first direction, as shown in FIG. 8 . In this state, the second integrated wafer 25A is divided into light emitting diode chips 31 as shown in FIG.

전술한 실시형태에서는, 제2 일체화 웨이퍼(25A)를 개개의 발광 다이오드 칩(31)으로 분할하는 데 절삭 장치를 사용하고 있지만, 웨이퍼(11) 및 투명 기판(21, 21A)에 대하여 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인(13)을 따라 웨이퍼(11)에 조사하여, 웨이퍼(11) 및 투명 기판(21, 21A)의 내부에 두께 방향으로 복수 층의 개질층을 형성하고, 계속해서 제2 일체화 웨이퍼(25A)에 외력을 부여하여, 개질층을 분할 기점으로 제2 일체화 웨이퍼(25A)를 개개의 발광 다이오드 칩(31)으로 분할하도록 하여도 좋다.In the above-described embodiment, a cutting device is used to divide the second integrated wafer 25A into individual light emitting diode chips 31, but having transparency to the wafer 11 and the transparent substrates 21 and 21A. A laser beam of a wavelength is irradiated to the wafer 11 along the dividing line 13 to form a plurality of modified layers in the thickness direction inside the wafer 11 and the transparent substrates 21 and 21A, and then An external force may be applied to the second integrated wafer 25A to divide the second integrated wafer 25A into individual light emitting diode chips 31 using the modified layer as a division starting point.

도 9에 도시된 발광 다이오드 칩(31)은, 표면에 LED 회로(19)를 갖는 LED(13A)의 이면에, 내부에 복수의 기포가 형성된 제1 투명 부재(21')가 첩착되어 있다. 또한, 제1 투명 부재(21')의 표면에 오목부(5, 5A, 5B) 또는 오목부(9)가 형성되어 있다. 또한, 제1 투명 부재(21')의 이면에, 내부에 복수의 기포가 형성된 제2 투명 부재(21A')가 첩착되어 있다.In the light emitting diode chip 31 shown in Fig. 9, a first transparent member 21' having a plurality of bubbles formed therein is adhered to the back surface of an LED 13A having an LED circuit 19 on its surface. Further, concave portions 5, 5A, 5B or concave portions 9 are formed on the surface of the first transparent member 21'. Moreover, on the back surface of the 1st transparent member 21', the 2nd transparent member 21A' in which the some bubble was formed is stuck.

따라서, 도 9에 도시된 발광 다이오드 칩(31)에서는, 제1 투명 부재(21')의 표면에 오목부가 형성되어 있기 때문에, 제1 투명 부재(21')의 표면적이 증대된다. 또한, 발광 다이오드 칩(31)의 LED 회로(19)로부터 출사되어 제1 투명 부재(21')에 입사되는 광의 일부는 오목부 부분에서 굴절되고 나서 제1 투명 부재(21') 내로 진입한다.Accordingly, in the light emitting diode chip 31 shown in Fig. 9, the surface area of the first transparent member 21' is increased because the concave portion is formed on the surface of the first transparent member 21'. In addition, a part of the light emitted from the LED circuit 19 of the light emitting diode chip 31 and incident on the first transparent member 21' is refracted at the concave portion and then enters the first transparent member 21'.

따라서, 제1 투명 부재(21') 및 제2 투명 부재(21A')로부터 외부로 굴절되어 광이 출사될 때, 제1 및 제2 투명 부재(21', 21A')와 공기층과의 계면에서의 입사각이 임계각 이상이 되는 광의 비율이 감소하고, 제1, 제2 투명 부재(21', 21A')로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩(31)의 휘도가 향상된다.Therefore, when light is refracted and emitted from the first transparent member 21' and the second transparent member 21A', at the interface between the first and second transparent members 21' and 21A' and the air layer The ratio of the light at which the incident angle of is equal to or greater than the critical angle is reduced, the amount of light emitted from the first and second transparent members 21' and 21A' is increased, and the luminance of the light emitting diode chip 31 is improved.

2 : 마스크 5, 5A, 5B, 9 : 오목부
10 : 절삭 유닛 11 : 광 디바이스 웨이퍼(웨이퍼)
13 : 사파이어 기판 14 : 절삭 블레이드
15 : 적층체층 17 : 분할 예정 라인
19 : LED 회로 21 : 제1 투명 기판
21' : 제1 투명 부재 21A : 제2 투명 기판
21A' : 제2 투명 부재 25 : 제1 일체화 웨이퍼
25A : 제2 일체화 웨이퍼 27 : 절단홈
29, 29A : 기포 31 : 발광 다이오드 칩2: Mask 5, 5A, 5B, 9: Concave
10 cutting unit 11 optical device wafer (wafer)
13: sapphire substrate 14: cutting blade
15: laminate layer 17: division scheduled line
19: LED circuit 21: first transparent substrate
21': first transparent member 21A: second transparent substrate
21A': second transparent member 25: first integrated wafer
25A: second integrated wafer 27: cutting groove
29, 29A: bubble 31: light emitting diode chip

Claims (5)

발광 다이오드 칩의 제조 방법에 있어서,
결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과,
내부에 복수의 기포가 형성된 제1 투명 기판 또는 내부에 복수의 기포가 형성된 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면에 각 LED 회로에 대응하여 복수의 오목부를 형성하는 투명 기판 가공 공정으로서, 상기 복수의 오목부는 상기 제1 투명 기판 또는 제2 투명 기판 중 적어도 어느 한쪽의 표면 또는 이면 상에서, 서로 직교하는 두 방향을 따라, 상기 분할 예정 라인의 피치만큼 서로 이격되어 형성되는, 상기 투명 기판 가공 공정과,
상기 투명 기판 가공 공정을 실시한 후, 웨이퍼의 이면에 상기 제1 투명 기판의 표면을 첩착(貼着)시키고 상기 제1 투명 기판의 이면에 상기 제2 투명 기판의 표면을 첩착시켜 일체화 웨이퍼를 형성하는 투명 기판 첩착 공정과,
상기 투명 기판 첩착 공정을 실시한 후, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 제1 및 제2 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정
을 포함하고,
상기 분할 공정에 의해 얻어진 상기 발광 다이오드 칩에서, 상기 오목부는 상기 LED 회로에 대응되도록 상기 LED 회로의 하방에 배치되는 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.In the manufacturing method of a light emitting diode chip,
A wafer having a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, each region having an LED circuit formed in each region partitioned by a plurality of division lines intersecting each other on the surface of the laminate layer Wafer preparation process to prepare, and
A transparent substrate processing step of forming a plurality of recesses corresponding to each LED circuit on the surface or back of at least one of a first transparent substrate having a plurality of bubbles formed therein or a second transparent substrate having a plurality of bubbles formed therein, comprising: The plurality of concave portions are formed to be spaced apart from each other by the pitch of the dividing line along two directions orthogonal to each other on the surface or the back surface of at least one of the first transparent substrate or the second transparent substrate, the transparent substrate processing process and
After performing the transparent substrate processing step, the surface of the first transparent substrate is adhered to the back surface of the wafer, and the surface of the second transparent substrate is adhered to the back surface of the first transparent substrate to form an integrated wafer a transparent substrate bonding process;
A division process of dividing the integrated wafer into individual light emitting diode chips by cutting the wafer together with the first and second transparent substrates along the scheduled division line after performing the transparent substrate adhering step
including,
In the light emitting diode chip obtained by the division process, the concave portion is disposed below the LED circuit so as to correspond to the LED circuit. 제1항에 있어서, 상기 투명 기판 가공 공정에서 형성되는 상기 오목부의 단면 형상은 삼각 형상, 사각 형상, 원 형상 중 어느 하나인 것인 발광 다이오드 칩의 제조 방법.The method of claim 1, wherein the cross-sectional shape of the concave portion formed in the transparent substrate processing step is any one of a triangular shape, a square shape, and a circular shape. 제1항에 있어서, 상기 투명 기판 가공 공정에서, 상기 오목부는 에칭, 샌드 블라스트, 레이저 중 어느 하나에 의해 형성되는 것인 발광 다이오드 칩의 제조 방법.The method of claim 1 , wherein in the transparent substrate processing process, the concave portion is formed by any one of etching, sand blasting, and laser. 제1항에 있어서, 상기 제1 및 제2 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 투명 기판 첩착 공정에서 상기 제1 투명 기판은 투명 접착제를 사용하여 상기 웨이퍼의 이면에 첩착되고, 상기 제2 투명 기판은 투명 접착제를 사용하여 상기 제1 투명 기판의 이면에 첩착되는 것인 발광 다이오드 칩의 제조 방법.The method according to claim 1, wherein the first and second transparent substrates are formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and in the transparent substrate attaching process, the first transparent substrate is formed using a transparent adhesive. It is adhered to the back surface of a wafer, and the said 2nd transparent substrate is a manufacturing method of the light emitting diode chip which is adhered to the back surface of the said 1st transparent substrate using a transparent adhesive agent. 발광 다이오드 칩에 있어서,
투명 기판의 표면에 LED 회로가 형성된 발광 다이오드와,
상기 투명 기판의 이면에 첩착된 내부에 복수의 기포가 형성된 제1 투명 부재와,
상기 제1 투명 부재의 이면에 첩착된 내부에 복수의 기포가 형성된 제2 투명 부재
를 구비하고,
상기 제1 투명 부재 또는 상기 제2 투명 부재 중 적어도 어느 한쪽의 표면 또는 이면에 오목부가 형성되고,
상기 투명 기판과, 상기 제1 투명 부재 및 상기 제2 투명 부재의 측면이 공면을 이루는 것인 발광 다이오드 칩.In the light emitting diode chip,
A light emitting diode in which an LED circuit is formed on the surface of a transparent substrate;
a first transparent member having a plurality of bubbles formed therein attached to the back surface of the transparent substrate;
A second transparent member in which a plurality of bubbles are formed therein attached to the rear surface of the first transparent member
to provide
A concave portion is formed on the surface or the back surface of at least one of the first transparent member and the second transparent member,
The transparent substrate and side surfaces of the first transparent member and the second transparent member form a coplanar surface.
KR1020180023661A 2017-03-06 2018-02-27 Method for manufacturing light emitting diode chip and light emitting diode chip KR102314054B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-041316 2017-03-06
JP2017041316A JP2018148017A (en) 2017-03-06 2017-03-06 Method for manufacturing light-emitting diode chip and light-emitting diode chip

Publications (2)

Publication Number Publication Date
KR20180102011A KR20180102011A (en) 2018-09-14
KR102314054B1 true KR102314054B1 (en) 2021-10-15

Family

ID=63485674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023661A KR102314054B1 (en) 2017-03-06 2018-02-27 Method for manufacturing light emitting diode chip and light emitting diode chip

Country Status (4)

Country Link
JP (1) JP2018148017A (en)
KR (1) KR102314054B1 (en)
CN (1) CN108538719A (en)
TW (1) TWI742238B (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197279A (en) * 2012-03-19 2013-09-30 Stanley Electric Co Ltd Light-emitting device and manufacturing method therefor
JP2014239123A (en) * 2013-06-06 2014-12-18 株式会社ディスコ Processing method
JP2015141937A (en) 2014-01-27 2015-08-03 株式会社ディスコ Optical device and processing method of optical device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122739B2 (en) * 2001-07-26 2008-07-23 松下電工株式会社 Light emitting device and manufacturing method thereof
KR20070000952A (en) * 2005-06-27 2007-01-03 주식회사 엘지화학 Method for preparing light emitting diode device having heat dissipation rate enhancement
JP5495876B2 (en) * 2010-03-23 2014-05-21 株式会社ディスコ Processing method of optical device wafer
KR101726807B1 (en) * 2010-11-01 2017-04-14 삼성전자주식회사 Light Emitting Device
CN104160520A (en) * 2012-02-01 2014-11-19 松下电器产业株式会社 Semiconductor light-emitting element, method for manufacturing same, and light source device
JP2014175354A (en) 2013-03-06 2014-09-22 Disco Abrasive Syst Ltd Light-emitting diode
JP2014175362A (en) * 2013-03-06 2014-09-22 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same
US9508908B2 (en) * 2013-05-15 2016-11-29 Koninklijke Philips N.V. LED with scattering features in substrate
US9577164B2 (en) * 2013-08-30 2017-02-21 Asahi Kasei E-Materials Corporation Semiconductor light emitting device and optical film
KR20150047844A (en) * 2013-10-25 2015-05-06 주식회사 세미콘라이트 Semiconductor light emitting diode
JP6255235B2 (en) * 2013-12-20 2017-12-27 株式会社ディスコ Light emitting chip
CN104903266A (en) * 2013-12-26 2015-09-09 信越石英株式会社 Silica glass member for wavelength conversion, and production method therefor
JP2015192100A (en) * 2014-03-28 2015-11-02 豊田合成株式会社 Light-emitting element and method of manufacturing light-emitting element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197279A (en) * 2012-03-19 2013-09-30 Stanley Electric Co Ltd Light-emitting device and manufacturing method therefor
JP2014239123A (en) * 2013-06-06 2014-12-18 株式会社ディスコ Processing method
JP2015141937A (en) 2014-01-27 2015-08-03 株式会社ディスコ Optical device and processing method of optical device

Also Published As

Publication number Publication date
TW201834046A (en) 2018-09-16
JP2018148017A (en) 2018-09-20
CN108538719A (en) 2018-09-14
TWI742238B (en) 2021-10-11
KR20180102011A (en) 2018-09-14

Similar Documents

Publication Publication Date Title
KR102204764B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR102304244B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102194112B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR102314054B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102311576B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102311574B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102270094B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102327105B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102296118B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102270092B1 (en) Method for manufacturing light emitting diode chip
KR102228498B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR20180006848A (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102315305B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102212255B1 (en) Method for manufacturing light emitting diode chip and light emitting diode chip
KR102304248B1 (en) Method for manufacturing a light emitting diode chip and a light emitting diode chip
KR102166197B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR102164309B1 (en) Method for manufacturing a light emitting diode chip and the light emitting diode chip
KR20180027340A (en) Method for manufacturing light emitting diode chip and light emitting diode chip
JP2018186167A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018186165A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018181876A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018186169A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018186168A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018182167A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip
JP2018182171A (en) Method for manufacturing light-emitting diode chip and light-emitting diode chip

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant