KR102166197B1 - Method for manufacturing a light emitting diode chip and the light emitting diode chip - Google Patents
Method for manufacturing a light emitting diode chip and the light emitting diode chip Download PDFInfo
- Publication number
- KR102166197B1 KR102166197B1 KR1020170072670A KR20170072670A KR102166197B1 KR 102166197 B1 KR102166197 B1 KR 102166197B1 KR 1020170072670 A KR1020170072670 A KR 1020170072670A KR 20170072670 A KR20170072670 A KR 20170072670A KR 102166197 B1 KR102166197 B1 KR 102166197B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- light emitting
- emitting diode
- transparent substrate
- back surface
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000005520 cutting process Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- 230000010354 integration Effects 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000005304 optical glass Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 238000005488 sandblasting Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002173 cutting fluid Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H01L33/005—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/855—Optical field-shaping means, e.g. lenses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H01L33/20—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
- H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Led Devices (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Led Device Packages (AREA)
Abstract
(과제) 충분한 휘도가 얻어지는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.
(해결 수단) 발광 다이오드 칩의 제조 방법으로서, 결정 성장용의 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 갖고, 그 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 제 1 홈을 형성하는 웨이퍼 이면 가공 공정과, 투명 기판의 이면에 그 웨이퍼의 각 LED 회로에 대응하여 복수의 제 2 홈을 형성하는 투명 기판 가공 공정과, 그 웨이퍼 이면 가공 공정 및 그 투명 기판 가공 공정을 실시한 후, 그 웨이퍼의 이면에 그 투명 기판의 표면을 첩착하여 일체화 웨이퍼를 형성하는 일체화 공정과, 그 웨이퍼를 그 분할 예정 라인을 따라 그 투명 기판과 함께 절단하여 그 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 구비한 것을 특징으로 한다.(Task) To provide a method of manufacturing a light emitting diode chip and a light emitting diode chip in which sufficient luminance is obtained.
(Solution means) A method of manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and a plurality of division scheduled lines intersecting each other on the surface of the laminate layer A wafer preparation step of preparing a wafer in which LED circuits are formed in each of the regions partitioned by the wafer, a wafer back surface processing step of forming a plurality of recesses or first grooves corresponding to each LED circuit on the back surface of the wafer, and a transparent substrate After performing the transparent substrate processing step of forming a plurality of second grooves corresponding to each LED circuit of the wafer on the back surface, the wafer back surface processing step, and the transparent substrate processing step, the surface of the transparent substrate on the back surface of the wafer And a dividing step of bonding the integrated wafer to form an integrated wafer, and a dividing step of dividing the integrated wafer into individual light emitting diode chips by cutting the wafer along with the transparent substrate along the line to be divided.
Description
본 발명은, 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩에 관한 것이다.The present invention relates to a method of manufacturing a light emitting diode chip and a light emitting diode chip.
사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n 형 반도체층, 발광층, p 형 반도체층이 복수 적층된 적층체층이 형성되고, 이 적층체층에 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED (Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대 전화, PC, 조명 기기 등의 각종 전기 기기에 널리 이용되고 있다.A laminate layer in which a plurality of n-type semiconductor layers, light emitting layers, and p-type semiconductor layers are stacked is formed on the surface of a crystal growth substrate such as a sapphire substrate, a GaN substrate, or a SiC substrate, and a plurality of division scheduled lines crossing the laminate layer is formed. A wafer in which a plurality of light emitting devices such as LEDs (Light Emitting Diode) is formed in an area partitioned by a line is cut along the line to be divided and divided into individual light emitting device chips, and the divided light emitting device chips are mobile phones, PCs, and lighting It is widely used in various electric devices such as appliances.
발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 가지고 있기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중 공기층과의 계면에서의 입사각이 임계각 이상인 광은 계면에서 전반사되어 기판 내부에 가둬지고, 기판으로부터 외부에 출사되지 않으므로 발광 디바이스 칩의 휘도의 저하를 초래한다는 문제가 있다.Since the light emitted from the light emitting layer of the light emitting device chip has isotropic properties, it is irradiated to the inside of the substrate for crystal growth, and light is also emitted from the rear and side surfaces of the substrate. However, among the light irradiated to the inside of the substrate, light having an incident angle greater than or equal to the critical angle at the interface with the air layer is totally reflected at the interface and is trapped inside the substrate and is not emitted from the substrate to the outside, resulting in a decrease in the brightness of the light emitting device chip. There is.
이 문제를 해결하기 위해서, 발광층으로부터 출사된 광이 기판의 내부에 가둬지는 것을 억제하기 위해서, 기판의 이면에 투명 부재를 첩착 (貼着) 하여 휘도의 향상을 도모하도록 한 발광 다이오드 (LED) 가 일본 공개특허공보 2014-175354호에 기재되어 있다.In order to solve this problem, in order to suppress the light emitted from the light emitting layer from being trapped inside the substrate, a light emitting diode (LED) in which a transparent member is attached to the back surface of the substrate to improve the luminance is provided. It is described in Japanese Unexamined Patent Application Publication No. 2014-175354.
그러나, 특허문헌 1 에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착함으로써 휘도가 약간 향상되었지만 충분한 휘도가 얻어지지 않는다는 문제가 있다.However, in the light emitting diode disclosed in Patent Literature 1, there is a problem that the luminance is slightly improved by attaching a transparent member to the back surface of the substrate, but sufficient luminance is not obtained.
본 발명은 이와 같은 점을 감안하여 이루어진 것으로, 그 목적으로 하는 것은, 충분한 휘도가 얻어지는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.The present invention has been made in view of such a point, and an object thereof is to provide a light emitting diode chip manufacturing method and a light emitting diode chip in which sufficient luminance can be obtained.
청구항 1 에 기재된 발명에 의하면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 갖고, 그 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 그 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 제 1 홈을 형성하는 웨이퍼 이면 가공 공정과, 투명 기판의 이면에 그 웨이퍼의 각 LED 회로에 대응하여 복수의 제 2 홈을 형성하는 투명 기판 가공 공정과, 그 웨이퍼 이면 가공 공정 및 그 투명 기판 가공 공정을 실시한 후, 그 웨이퍼의 이면에 그 투명 기판의 표면을 첩착하여 일체화 웨이퍼를 형성하는 일체화 공정과, 그 웨이퍼를 그 분할 예정 라인을 따라 그 투명 기판과 함께 절단하여 그 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 구비한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.According to the invention according to claim 1, a method of manufacturing a light emitting diode chip, comprising a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and a plurality of divisions crossing each other on the surface of the laminate layer A wafer preparation step of preparing a wafer in which an LED circuit is formed in each area divided by a predetermined line; a wafer back surface processing step of forming a plurality of recesses or first grooves corresponding to each LED circuit on the back surface of the wafer; and , After performing the transparent substrate processing step of forming a plurality of second grooves corresponding to each LED circuit of the wafer on the back surface of the transparent substrate, the wafer back surface processing step, and the transparent substrate processing step, the wafer is placed on the back surface of the wafer. An integrated process of attaching the surface of a transparent substrate to form an integrated wafer, and a division process of cutting the wafer along with the transparent substrate along the line to be divided and dividing the integrated wafer into individual light emitting diode chips. A method of manufacturing a light emitting diode chip as characterized is provided.
바람직하게는, 투명 기판 가공 공정에 있어서 형성되는 제 2 홈의 단면 형상은, 삼각 형상, 사각 형상, 또는 반원 형상 중 어느 것이다. 바람직하게는, 웨이퍼 이면 가공 공정에 있어서 형성되는 오목부 또는 제 1 홈은, 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 것으로 형성되고, 투명 기판 가공 공정에 있어서 형성되는 제 2 홈은, 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 것으로 형성된다.Preferably, the cross-sectional shape of the second groove formed in the transparent substrate processing step is any of a triangular shape, a square shape, or a semicircular shape. Preferably, the concave portion or the first groove formed in the wafer back surface processing step is formed by any one of a cutting blade, etching, sand blast, and laser, and the second groove formed in the transparent substrate processing step is a cutting blade. It is formed by either etching, sandblasting, or laser.
바람직하게는, 그 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 것으로 형성되고, 그 일체화 공정에 있어서 그 투명 기판은 투명 접착제로 웨이퍼에 접착된다.Preferably, the transparent substrate is formed of any of transparent ceramics, optical glass, sapphire, and transparent resin, and in the integration step, the transparent substrate is adhered to the wafer with a transparent adhesive.
청구항 5 에 기재된 발명에 의하면, 발광 다이오드 칩으로서, 표면에 LED 회로가 형성된 이면에 오목부 또는 제 1 홈이 형성된 발광 다이오드와, 그 발광 다이오드의 이면에 첩착된 투명 부재를 구비하고, 그 투명 부재의 그 발광 다이오드와의 첩착면의 반대측의 면에는 제 2 홈이 형성되어 있는 발광 다이오드 칩이 제공된다.According to the invention according to claim 5, a light emitting diode chip comprising: a light emitting diode having a concave portion or a first groove formed on a rear surface of which an LED circuit is formed on the surface, and a transparent member affixed to the rear surface of the light emitting diode, and the transparent member A light emitting diode chip in which a second groove is formed is provided on a surface opposite to the surface to which the light emitting diode is adhered.
본 발명의 발광 다이오드 칩은, LED 의 이면에 첩착된 투명 부재의 이면에 제 2 홈이 형성되어 있기 때문에, 투명 부재의 표면적이 증대하는 것에 더하여, LED 의 발광층으로부터 조사되고 투명 부재에 입사하는 광이 그 오목부 또는 그 제 1 홈 그리고 제 2 홈 부분에서 복잡하게 굴절되기 때문에, 투명 부재로부터 광이 출사할 때에 투명 부재와 공기층의 계면에서의 입사각이 임계각 이상인 광의 비율이 감소하고, 투명 부재로부터 출사되는 광의 양이 증대되어 발광 다이오드 칩의 휘도가 향상된다.In the light emitting diode chip of the present invention, since the second groove is formed on the back surface of the transparent member attached to the back surface of the LED, in addition to increasing the surface area of the transparent member, light irradiated from the light emitting layer of the LED and incident on the transparent member Since the concave portion or the first groove and the second groove portion are complicatedly refracted, the ratio of the light whose incident angle at the interface between the transparent member and the air layer is greater than or equal to the critical angle decreases when light exits from the transparent member. As the amount of emitted light increases, the brightness of the LED chip is improved.
도 1 은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2(A) 는 절삭 블레이드에 의한 웨이퍼의 이면 가공 공정을 나타내는 사시도, 도 2(B) ∼ 도 2(D) 는 형성된 홈 형상을 나타내는 단면도이다.
도 3(A) 는 웨이퍼의 이면에 형성된 제 1 방향으로 신장되는 복수의 홈을 갖는 웨이퍼의 이면측 사시도, 도 3(B) 는 웨이퍼의 이면에 형성된 제 1 방향 및 제 1 방향에 직교하는 제 2 방향으로 신장되는 복수의 홈이 형성된 웨이퍼의 이면측 사시도이다.
도 4(A) 는 웨이퍼의 이면에 마스크를 첩착하는 모습을 나타내는 사시도, 도 4(B) 는 웨이퍼의 이면에 복수의 구멍을 갖는 마스크가 첩착된 상태의 사시도, 도 4(C) ∼ 도 4(E) 는 웨이퍼의 이면에 형성된 오목부의 형상을 나타내는 웨이퍼의 부분적 사시도이다.
도 5(A) 는 레이저 빔에 의해 웨이퍼의 이면에 홈을 형성하는 모습을 나타내는 사시도, 도 5(B) 는 홈 형상을 나타내는 웨이퍼의 부분 단면도, 도 5(C) 는 레이저 빔에 의해 웨이퍼의 이면에 원형 오목부를 형성하는 모습을 나타내는 사시도, 도 5(D) 는 형성된 원형의 오목부를 나타내는 웨이퍼의 부분 사시도이다.
도 6(A) 는 투명 기판 가공 공정을 나타내는 사시도, 도 6(B) ∼ 도 6(D) 는 형성된 홈 형상을 나타내는 단면도이다.
도 7(A) 는 이면에 제 1 방향으로 신장되는 복수의 홈이 형성된 투명 기판의 이면측 사시도, 도 7(B) 는 이면에 서로 교차하는 복수의 홈이 형성된 투명 기판의 이면측 사시도이다.
도 8(A) 는 이면에 복수의 홈을 갖는 투명 기판을 웨이퍼의 이면에 첩착하여 일체화하는 일체화 공정을 나타내는 사시도, 도 8(B) 는 일체화 웨이퍼의 사시도이다.
도 9 는 일체화 웨이퍼를 다이싱 테이프를 개재하여 환상 프레임으로 지지하는 지지 공정을 나타내는 사시도이다.
도 10 은 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 나타내는 사시도이다.
도 11 은 분할 공정 종료 후의 일체화 웨이퍼의 사시도이다.
도 12(A) ∼ 도 12(C) 는 본 발명 실시형태에 관련된 발광 다이오드 칩의 사시도이다.1 is a front perspective view of an optical device wafer.
Fig. 2(A) is a perspective view showing a process of processing the back surface of a wafer using a cutting blade, and Figs. 2(B) to 2(D) are cross-sectional views showing a formed groove shape.
3(A) is a perspective view of the back side of a wafer having a plurality of grooves extending in a first direction formed on the back surface of the wafer, and FIG. 3(B) is a first direction formed on the back surface of the wafer and a first direction orthogonal to the first direction. It is a perspective view on the back side of a wafer in which a plurality of grooves extending in two directions are formed.
Fig. 4(A) is a perspective view showing a state in which a mask is attached to the back surface of a wafer, Fig. 4(B) is a perspective view showing a state in which a mask having a plurality of holes is attached to the back surface of the wafer, and Figs. 4(C) to Figs. 4(E) is a partial perspective view of the wafer showing the shape of the concave portion formed on the back surface of the wafer.
Fig. 5(A) is a perspective view showing a state in which grooves are formed on the back surface of a wafer by a laser beam, Fig. 5(B) is a partial cross-sectional view of a wafer showing a groove shape, and Fig. 5(C) is a view of the wafer by a laser beam. A perspective view showing a state in which a circular recess is formed on the back surface, and Fig. 5D is a partial perspective view of a wafer showing the formed circular recess.
Fig. 6(A) is a perspective view showing a process of processing a transparent substrate, and Figs. 6(B) to 6(D) are cross-sectional views showing a formed groove shape.
7(A) is a rear perspective view of a transparent substrate in which a plurality of grooves extending in a first direction are formed on the rear surface, and FIG. 7(B) is a rear perspective view of a transparent substrate in which a plurality of grooves crossing each other are formed on the rear surface.
Fig. 8(A) is a perspective view showing an integration process in which a transparent substrate having a plurality of grooves on the back surface is attached to the back surface of the wafer to be integrated, and Fig. 8(B) is a perspective view of the integrated wafer.
Fig. 9 is a perspective view showing a support step of supporting an integrated wafer with an annular frame via a dicing tape.
10 is a perspective view showing a dividing process for dividing the integrated wafer into light emitting diode chips.
11 is a perspective view of the integrated wafer after the dividing process is finished.
12(A) to 12(C) are perspective views of a light emitting diode chip according to an embodiment of the present invention.
이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1 을 참조하면, 광 디바이스 웨이퍼 (이하, 간단히 웨이퍼로 약칭하는 경우가 있다) (11) 의 표면측 사시도가 도시되어 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to Fig. 1, a perspective view on the front side of an optical device wafer (hereinafter, sometimes abbreviated simply as a wafer) 11 is shown.
광 디바이스 웨이퍼 (11) 는, 사파이어 기판 (13) 상에 질화 갈륨 (GaN) 등의 에피텍셜층 (적층체층) (15) 이 적층되어 구성되어 있다. 광 디바이스 웨이퍼 (11) 는, 에피텍셜층 (15) 이 적층된 표면 (11a) 과, 사파이어 기판 (13) 이 노출된 이면 (11b) 을 가지고 있다.The
여기서, 본 실시형태의 광 디바이스 웨이퍼 (11) 에서는, 결정 성장용 기판으로서 사파이어 기판 (13) 을 채용하고 있지만, 사파이어 기판 (13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 해도 된다.Here, in the
적층체층 (에피텍셜층) (15) 은, 전자가 다수 캐리어가 되는 n 형 반도체층 (예를 들어, n 형 GaN 층), 발광층이 되는 반도체층 (예를 들어, InGaN 층), 정공이 다수 캐리어가 되는 p 형 반도체층 (예를 들어, p 형 GaN 층) 을 순서대로 에피택셜 성장시킴으로써 형성된다.The laminated layer (epitaxial layer) 15 has an n-type semiconductor layer (e.g., an n-type GaN layer), a semiconductor layer (e.g., an InGaN layer) serving as a light emitting layer, and a number of holes. It is formed by sequentially epitaxially growing a p-type semiconductor layer (for example, a p-type GaN layer) serving as a carrier.
사파이어 기판 (13) 은 예를 들어 100 ㎛ 의 두께를 가지고 있고, 적층체층 (15) 은 예를 들어 5 ㎛ 의 두께를 가지고 있다. 적층체층 (15) 에 복수의 LED 회로 (19) 가 격자상으로 형성된 복수의 분할 예정 라인 (17) 에 의해 구획되어 형성되어 있다. 웨이퍼 (11) 는, LED 회로 (19) 가 형성된 표면 (11a) 과, 사파이어 기판 (13) 이 노출된 이면 (11b) 을 가지고 있다.The
본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 의하면, 먼저 도 1 에 나타내는 광 디바이스 웨이퍼 (11) 를 준비하는 웨이퍼 준비 공정을 실시한다. 또한, 웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응하여 복수의 홈 (3) 을 형성하는 웨이퍼 이면 가공 공정을 실시한다.According to the manufacturing method of the light emitting diode chip of the embodiment of the present invention, first, a wafer preparation step of preparing the
이 웨이퍼 이면 가공 공정은, 예를 들어, 잘 알려진 절삭 장치를 사용하여 실시한다. 도 2(A) 에 나타내는 바와 같이, 절삭 장치의 절삭 유닛 (10) 은, 스핀들 하우징 (12) 과, 스핀들 하우징 (12) 중에 회전 가능하게 삽입된 도시되지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드 (14) 를 포함하고 있다.This wafer back surface processing step is performed using, for example, a well-known cutting device. As shown in Fig. 2(A), the cutting
절삭 블레이드 (14) 의 절단날은, 예를 들어, 다이아몬드 지립을 니켈 도금으로 고정시킨 전기 주조 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.The cutting blade of the
절삭 블레이드 (14) 의 개략 상반분은 블레이드 커버 (휠 커버) (16) 로 덮여 있고, 블레이드 커버 (16) 에는 절삭 블레이드 (14) 의 내측 및 앞측에 수평으로 신장되는 1 쌍의 (1 개만 도시) 쿨러 노즐 (18) 이 배치 형성되어 있다.The schematic upper half of the
웨이퍼 (11) 의 이면 (11b) 에 복수의 홈 (3) 을 형성하는 웨이퍼 이면 가공 공정에서는, 웨이퍼 (11) 의 표면 (11a) 을 도시되지 않은 절삭 장치의 척 테이블로 흡인 유지한다. 그리고, 절삭 블레이드 (14) 를 화살표 R 방향으로 고속 회전시키면서 웨이퍼 (11) 의 이면 (11b) 에 소정 깊이 절입하고, 도시되지 않은 척 테이블에 유지된 웨이퍼 (11) 를 화살표 X1 방향으로 가공 이송함으로써, 제 1 방향으로 신장되는 홈 (3) 을 절삭에 의해 형성한다.In the wafer back surface processing step of forming a plurality of
웨이퍼 (11) 를 화살표 X1 방향에 직교하는 방향으로 웨이퍼 (11) 의 분할 예정 라인 (17) 의 피치씩 산출 이송하면서, 웨이퍼 (11) 의 이면 (11b) 을 절삭하여, 도 3(A) 에 나타내는 바와 같이, 제 1 방향으로 신장되는 복수의 홈 (3) 을 차례차례로 형성한다.The
도 3(A) 에 나타내는 바와 같이, 웨이퍼 (11) 의 이면 (11b) 에 형성하는 복수의 홈 (3) 은 일방향으로만 신장되는 형태이어도 되고, 혹은 도 3(B) 에 나타내는 바와 같이, 제 1 방향 및 그 제 1 방향에 직교하는 제 2 방향으로 신장되는 복수의 홈 (3) 을 웨이퍼 (11) 의 이면 (11b) 에 형성하도록 해도 된다.As shown in Fig. 3(A), the plurality of
웨이퍼 (11) 의 이면 (11b) 에 형성하는 홈은, 도 2(B) 에 나타내는 단면 삼각 형상의 홈 (3), 또는 도 2(C) 에 나타내는 단면 사각 형상의 홈 (3A), 또는 도 2(D) 에 나타내는 단면 반원 형상의 홈 (3B) 중 어느 것이어도 된다.The grooves formed on the
웨이퍼 (11) 의 이면 (11b) 에 절삭에 의해 복수의 홈 (3, 3A, 3B) 을 형성하는 실시형태 대신에, 웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응하여 복수의 오목부를 형성하도록 해도 된다. 이 실시형태에서는, 도 4(A) 에 나타내는 바와 같이, 웨이퍼 (11) 의 LED 회로 (19) 에 대응한 복수의 구멍 (4) 을 갖는 마스크 (2) 를 사용한다.Instead of the embodiment in which a plurality of
도 4(B) 에 나타내는 바와 같이, 마스크 (2) 의 구멍 (4) 을 웨이퍼 (11) 의 각 LED 회로 (19) 에 대응시켜 웨이퍼 (11) 의 이면 (11b) 에 첩착한다. 그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 웨이퍼 (11) 의 이면 (11b) 에, 도 4(C) 에 나타내는 바와 같이, 마스크 (2) 의 구멍 (4) 의 형상에 대응한 삼각 형상의 오목부 (5) 를 형성한다.As shown in FIG. 4(B), the hole 4 of the mask 2 is made to correspond to each
마스크 (2) 의 구멍 (4) 의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 웨이퍼 (11) 의 이면 (11b) 에 도 4(D) 에 나타내는 사각 형상의 오목부 (5A) 를 형성하거나, 도 4(E) 에 나타내는 웨이퍼 (11) 의 이면 (11b) 에 원 형상의 오목부 (5B) 를 형성하도록 해도 된다.By changing the shape of the hole 4 of the mask 2 to a square shape or a circular shape, a square-shaped concave portion 5A shown in Fig. 4(D) is formed on the
본 실시형태의 변형예로서, 웨이퍼 (11) 의 이면 (11b) 에 마스크 (2) 를 첩착한 후, 샌드 블라스트 가공을 실시함으로써, 웨이퍼 (11) 의 이면 (11b) 에, 도 4(C) 에 나타내는 삼각 형상의 오목부 (5), 또는 도 4(D) 에 나타내는 사각 형상의 오목부 (5A), 또는 도 4(E) 에 나타내는 원 형상 오목부 (5B) 를 형성하도록 해도 된다.As a modified example of this embodiment, after attaching the mask 2 to the
웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응한 복수의 홈 또는 복수의 오목부를 형성하는 데에, 레이저 가공 장치를 이용하도록 해도 된다. 레이저 가공에 의한 제 1 실시형태에서는, 도 5(A) 에 나타내는 바와 같이, 웨이퍼 (11) 에 대해 흡수성을 갖는 파장 (예를 들어, 266 ㎚) 의 레이저 빔을 집광기 (레이저 헤드) (24) 로부터 웨이퍼 (11) 의 이면 (11b) 에 조사하면서, 웨이퍼 (11) 를 유지한 도시되지 않은 척 테이블을 화살표 X1 방향으로 가공 이송함으로써, 제 1 방향으로 신장되는 홈 (7) 을 웨이퍼 (11) 의 이면 (11b) 에 어블레이션에 의해 형성한다.A laser processing apparatus may be used to form a plurality of grooves or a plurality of recesses corresponding to the
웨이퍼 (11) 를 화살표 X1 방향에 직교하는 방향으로 웨이퍼 (11) 의 분할 예정 라인 (17) 의 피치씩 산출 이송하면서, 웨이퍼 (11) 의 이면 (11b) 을 어블레이션 가공하여, 제 1 방향으로 신장되는 복수의 홈 (7) 을 차례차례로 형성한다. 홈 (7) 의 단면 형상은, 예를 들어 도 5(B) 에 나타내는, 반원 형상이어도 되고, 다른 형상이어도 된다.The
대체 실시형태로서, 도 5(C) 에 나타내는 바와 같이, 집광기 (24) 로부터 웨이퍼 (11) 에 대해 흡수성을 갖는 파장 (예를 들어, 266 ㎚) 의 펄스 레이저 빔을 간헐적으로 조사하여, 웨이퍼 (11) 의 이면 (11b) 에 LED 회로 (19) 에 대응한 복수의 오목부 (9) 를 형성하도록 해도 된다. 오목부 (9) 의 형상은, 통상은 레이저 빔의 스폿 형상에 대응한 도 5(D) 에 나타내는 원 형상이 된다.As an alternative embodiment, as shown in Fig. 5(C), a pulsed laser beam of a wavelength having absorption properties (e.g., 266 nm) is intermittently irradiated from the
웨이퍼 이면 가공 공정을 실시한 후, 또는 실시하기 전에, 웨이퍼 (11) 의 이면 (11b) 에 첩착하는 투명 기판 (21) 의 이면 (21b) 에 LED 회로 (19) 에 대응하여 복수의 홈을 형성하는 투명 기판 가공 공정을 실시한다.After or before carrying out the wafer back surface processing step, a plurality of grooves are formed corresponding to the
이 투명 기판 가공 공정은, 예를 들어, 잘 알려진 절삭 장치를 사용하여 실시한다. 투명 기판 (21) 의 이면 (21b) 에 복수의 홈 (23) 을 형성하는 투명 기판 가공 공정에서는, 투명 기판 (21) 을 도시되지 않은 절삭 장치의 척 테이블로 흡인 유지한다.This transparent substrate processing step is performed using, for example, a well-known cutting device. In the transparent substrate processing step of forming a plurality of
그리고, 절삭 블레이드 (14) 를 화살표 R 방향으로 고속 회전시키면서 투명 기판 (21) 의 이면 (21b) 에 소정 깊이 절입하고, 도시되지 않은 척 테이블에 유지된 투명 기판 (21) 을 화살표 X1 방향으로 가공 이송함으로써, 제 1 방향으로 신장되는 홈 (23) 을 절삭에 의해 형성한다.Then, while rotating the
투명 기판 (21) 을 화살표 X1 방향에 직교하는 방향으로 웨이퍼 (11) 의 분할 예정 라인 (17) 의 피치씩 산출 이송하면서, 투명 기판 (21) 의 이면 (21b) 을 절삭하여, 도 6 에 나타내는 바와 같이, 제 1 방향으로 신장되는 복수의 홈 (23) 을 차례차례로 형성한다.The
도 7(A) 에 나타내는 바와 같이, 투명 기판 (21) 의 이면 (21b) 에 형성하는 복수의 홈 (23) 은 일방향으로만 신장되는 형태이어도 되고, 혹은 도 7(B) 에 나타내는 바와 같이, 제 1 방향 및 그 제 1 방향에 직교하는 제 2 방향으로 신장되는 복수의 홈 (23) 을 투명 기판 (21) 의 이면 (21b) 에 형성하도록 해도 된다.As shown in Fig. 7(A), the plurality of
투명 기판 (21) 의 이면 (21b) 에 형성하는 홈은, 도 6(B) 에 나타내는 단면 삼각 형상의 홈 (23), 또는 도 6(C) 에 나타내는 단면 사각 형상의 홈 (23A), 또는 도 6(D) 에 나타내는 단면 반원 형상의 홈 (23B) 중 어느 것이어도 된다.The groove formed in the
투명 기판 (21) 은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 것으로 형성된다. 본 실시형태에서는, 광학 유리에 비해 내구성이 있는 폴리카보네이트, 아크릴 등의 투명 수지로부터 투명 기판 (21) 을 형성하였다. 또한, 홈을 형성하는 방법으로서, 샌드 블라스트, 에칭, 레이저를 사용해도 된다.The
투명 기판 (21) 의 이면 (21b) 에 복수의 홈 (23, 23A, 23B) 을 형성하는 투명 기판 가공 공정을 실시한 후, 웨이퍼 (11) 의 이면 (11b) 에 투명 기판 (21) 을 첩착하여 일체화 웨이퍼 (25) 를 형성하는 일체화 공정을 실시한다.After performing the transparent substrate processing step of forming a plurality of
이 일체화 공정에서는, 도 8(A) 에 나타내는 바와 같이, 이면 (21b) 에 제 1 방향으로 신장되는 복수의 홈 (23) 이 형성된 투명 기판 (21) 의 표면에, 웨이퍼 (11) 의 이면 (11b) 을 투명 접착제에 의해 접착하여, 도 8(B) 에 나타내는 바와 같이, 웨이퍼 (11) 와 투명 기판 (21) 을 일체화하여 일체화 웨이퍼 (25) 를 형성한다.In this integration step, as shown in Fig. 8(A), on the surface of the
대체 실시형태로서, 투명 기판 (21) 의 이면 (21b) 에 제 1 방향 및 이 제 1 방향에 직교하는 제 2 방향으로 신장되는 복수의 홈 (23) 을 갖는 투명 기판 (21) 의 이면 (21b) 에, 도 8(A) 에 나타내는 바와 같이, 웨이퍼 (11) 의 이면 (11b) 을 투명 접착제에 의해 접착하여, 웨이퍼 (11) 와 투명 기판 (21) 을 일체화하도록 해도 된다. 여기서, 투명 기판 (21) 의 이면 (21b) 에 형성한 홈 (23) 의 피치는 웨이퍼 (11) 의 분할 예정 라인 (17) 의 피치에 대응한다.As an alternative embodiment, the
일체화 공정을 실시한 후, 도 9 에 나타내는 바와 같이, 일체화 웨이퍼 (25) 의 투명 기판 (21) 을 외주부가 환상 프레임 (F) 에 첩착된 다이싱 테이프 (T) 에 첩착하여 프레임 유닛을 형성하고, 일체화 웨이퍼 (25) 를 다이싱 테이프 (T) 를 개재하여 환상 프레임 (F) 으로 지지하는 지지 공정을 실시한다.After performing the integration step, as shown in FIG. 9, the
지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 일체화 웨이퍼 (25) 를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 스텝을 실시한다. 이 분할 스텝에 대해, 도 10 을 참조하여 설명한다.After performing the supporting step, the frame unit is put into a cutting device, and the
분할 스텝에서는, 일체화 웨이퍼 (25) 를 프레임 유닛의 다이싱 테이프 (T) 를 개재하여 절삭 장치의 척 테이블 (20) 로 흡인 유지하고, 환상 프레임 (F) 은 도시되지 않은 클램프로 클램프하여 고정시킨다.In the dividing step, the
그리고, 절삭 블레이드 (14) 를 화살표 R 방향으로 고속 회전시키면서 절삭 블레이드 (14) 의 선단이 다이싱 테이프 (T) 에 닿을 때까지 웨이퍼 (11) 의 분할 예정 라인 (17) 에 절입하고, 쿨러 노즐 (18) 로부터 절삭 블레이드 (14) 및 웨이퍼 (11) 의 가공점을 향하여 절삭액을 공급하면서, 일체화 웨이퍼 (25) 를 화살표 X1 방향으로 가공 이송함으로써, 웨이퍼 (11) 의 분할 예정 라인 (17) 을 따라 웨이퍼 (11) 및 투명 기판 (21) 을 절단하는 절단 홈 (27) 을 형성한다.Then, while rotating the
절삭 유닛 (10) 을 Y 축 방향으로 산출 이송하면서, 제 1 방향으로 신장되는 분할 예정 라인 (17) 을 따라 동일한 절단 홈 (27) 을 차례차례로 형성한다. 이어서, 척 테이블 (20) 을 90°회전하고 나서, 제 1 방향에 직교하는 제 2 방향으로 신장되는 모든 분할 예정 라인 (17) 을 따라 동일한 절단 홈 (27) 을 형성하여, 도 11 에 나타내는 상태로 함으로써, 일체화 웨이퍼 (25) 를 도 12(A) 에 나타내는 발광 다이오드 칩 (31) 으로 분할한다.While calculating and conveying the cutting
상기 서술한 실시형태에서는, 일체화 웨이퍼 (25) 를 개개의 발광 다이오드 칩 (31) 으로 분할하는 데에 절삭 장치를 사용하고 있지만, 웨이퍼 (11) 및 투명 기판 (21) 에 대해 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인 (13) 을 따라 웨이퍼 (11) 에 조사하여, 웨이퍼 (11) 및 투명 기판 (21) 의 내부에 두께 방향으로 복수 층의 개질층을 형성하고, 이어서, 일체화 웨이퍼 (25) 에 외력을 부여하여, 개질층을 분할 기점으로 일체화 웨이퍼 (25) 를 개개의 발광 다이오드 칩 (31) 으로 분할하도록 해도 된다.In the above-described embodiment, a cutting device is used to divide the
도 12(A) 에 나타낸 발광 다이오드 칩 (31) 은, 표면에 LED 회로 (19) 를 갖는 LED (13A) 의 이면에 투명 부재 (21A) 가 첩착되어 있다. 또한, 웨이퍼 (11) 의 이면 (11b) 에 오목부 (5) 또는 홈 (3) 이 형성되어 있고, 투명 부재 (21A) 의 이면에 홈 (23) 이 형성되어 있다.In the light emitting
따라서, 도 12(A) 에 나타내는 발광 다이오드 칩 (31) 에서는, 투명 부재 (21A) 의 이면에 홈 (23) 이 형성되어 있으므로, 투명 부재 (21A) 의 표면적이 증대된다. 또한, 발광 다이오드 칩 (31) 의 LED 회로 (19) 로부터 출사되고, 투명 부재 (21A) 에 입사하는 광의 일부는, 웨이퍼 (11) 의 이면 (11b) 에 형성된 오목부 (5) 또는 홈 (3), 추가로 투명 부재 (21A) 의 이면에 형성된 홈 (23) 부분에서 굴절되고 나서 투명 부재 (21A) 에 진입한다. Therefore, in the light emitting
따라서, 투명 부재 (21A) 로부터 외부로 굴절되어 출사될 때, 투명 부재 (21A) 와 공기층의 계면에서의 입사각이 임계각 이상이 되는 광의 비율이 감소하고, 투명 부재 (21A) 로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩 (31) 의 휘도가 향상된다.Accordingly, when the
도 12(B) 에 나타내는 발광 다이오드 칩 (31A) 에서는, LED (13A) 의 이면에 오목부 (5) 또는 홈 (3) 이 형성되어 있는 것에 더하여, LED (13A) 의 이면에 단면 사각 형상의 홈 (23A) 을 갖는 투명 부재 (21A) 가 투명한 접착제에 의해 접착되어 있다.In the light emitting
본 실시형태의 발광 다이오드 칩 (31A) 에서도, 도 12(A) 에 나타낸 발광 다이오드 칩 (31) 과 동일하게, LED 회로 (19) 로부터 출사되고 투명 부재 (21A) 에 입사하는 광의 일부는, LED (13A) 의 이면에 형성된 오목부 (5) 또는 홈 (3) 및 투명 부재 (21A) 의 이면에 형성된 홈 (23A) 부분에서 굴절되고 나서 투명 부재 (21A) 에 진입한다.In the light-emitting
따라서, 투명 부재 (21A) 로부터 외부에 출사될 때, 투명 부재 (21A) 와 공기층의 계면에서의 입사각이 임계각 이상이 되는 광의 비율이 감소하고, 투명 부재 (21A) 로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩 (31A) 의 휘도가 향상된다.Therefore, when emitted from the
도 12(C) 를 참조하면, 또 다른 실시형태의 발광 다이오드 칩 (31B) 의 사시도가 도시되어 있다. 본 실시형태의 발광 다이오드 칩 (31B) 에서는, LED (13A) 의 이면에 오목부 (5) 또는 홈 (3) 이 형성되어 있음과 함께, 투명 부재 (21A) 의 이면에 단면 반원형의 홈 (23B) 이 서로 직교하는 방향에 형성되어 있다.Referring to Fig. 12C, a perspective view of a light emitting
본 실시형태의 발광 다이오드 칩 (31B) 에서는, 투명 부재 (21A) 의 이면에 단면 반원 형상의 홈 (23B) 이 서로 직교하는 방향에 형성되어 있기 때문에, LED 회로 (19) 로부터 출사되고 투명 부재 (21A) 에 진입한 광의 일부는, 홈 (23B) 내에서 복잡하게 굴절되어 외부에 출사된다.In the light emitting
따라서, 투명 부재 (21A) 로부터 광이 외부에 출사될 때, 투명 부재 (21A) 와 공기층의 계면에서의 입사각이 임계각 이상이 되는 광의 양이 감소하기 때문에, 투명 부재 (21A) 로부터 외부에 출사되는 광의 양은 증대되어, 발광 다이오드 칩 (31B) 의 휘도가 향상된다.Therefore, when light is emitted from the
2 : 마스크
3, 3A, 3B : 홈
4 : 구멍
5, 5A, 5B : 오목부
7 : 홈
9 : 오목부
10 : 절삭 유닛
11 : 광 디바이스 웨이퍼 (웨이퍼)
13 : 사파이어 기판
14 : 절삭 블레이드
15 : 적층체층
17 : 분할 예정 라인
19 : LED 회로
21 : 투명 기판
21A : 투명 부재
23, 23A, 23B : 홈
25 : 일체화 웨이퍼
27 : 절단 홈
31, 31A, 31B : 발광 다이오드 칩2: mask
3, 3A, 3B: groove
4: hole
5, 5A, 5B: recess
7: home
9: recess
10: cutting unit
11: optical device wafer (wafer)
13: sapphire substrate
14: cutting blade
15: laminate layer
17: line to be divided
19: LED circuit
21: transparent substrate
21A: transparent member
23, 23A, 23B: groove
25: integrated wafer
27: cutting groove
31, 31A, 31B: light emitting diode chip
Claims (5)
결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 갖고, 그 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과,
그 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 제 1 홈을 형성하는 웨이퍼 이면 가공 공정과,
투명 기판의 이면에 그 웨이퍼의 각 LED 회로에 대응하여 복수의 제 2 홈을 형성하는 투명 기판 가공 공정과,
그 웨이퍼 이면 가공 공정 및 그 투명 기판 가공 공정을 실시한 후, 그 웨이퍼의 이면에 그 투명 기판의 표면을 첩착하여 일체화 웨이퍼를 형성하는 일체화 공정과,
그 웨이퍼를 그 분할 예정 라인을 따라 그 투명 기판과 함께 절단하여 그 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 구비한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.As a method of manufacturing a light emitting diode chip,
A wafer having a laminate layer in which a plurality of semiconductor layers including a light emitting layer are formed on a transparent substrate for crystal growth, and in which an LED circuit is formed in each region divided by a plurality of scheduled division lines intersecting the surface of the laminate layer. The wafer preparation process to be prepared,
A wafer back surface processing step of forming a plurality of recesses or first grooves corresponding to each LED circuit on the back surface of the wafer; and
A transparent substrate processing step of forming a plurality of second grooves corresponding to each LED circuit of the wafer on the rear surface of the transparent substrate,
After performing the wafer back surface processing step and the transparent substrate processing step, an integration step of attaching the surface of the transparent substrate to the back surface of the wafer to form an integrated wafer, and
A method of manufacturing a light emitting diode chip, comprising: a dividing step of cutting the wafer along with the transparent substrate along the line to be divided and dividing the integrated wafer into individual light emitting diode chips.
그 투명 기판 가공 공정에서 형성되는 상기 제 2 홈의 단면 형상은 삼각 형상, 사각 형상, 반원 형상 중 어느 것인 발광 다이오드 칩의 제조 방법.The method of claim 1,
A method of manufacturing a light emitting diode chip in which the cross-sectional shape of the second groove formed in the transparent substrate processing step is any of a triangular shape, a square shape, and a semicircular shape.
그 웨이퍼 이면 가공 공정에 있어서, 상기 오목부 또는 상기 제 1 홈은 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 것으로 형성되고,
그 투명 기판 가공 공정에 있어서, 상기 제 2 홈은 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 것으로 형성되는 발광 다이오드 칩의 제조 방법.The method of claim 1,
In the wafer back surface processing step, the concave portion or the first groove is formed by any one of a cutting blade, etching, sand blast, and laser,
In the transparent substrate processing step, the second groove is formed of a cutting blade, etching, sand blast, or laser.
그 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 것으로 형성되고, 그 일체화 공정에 있어서 그 투명 기판은 투명 접착제를 사용하여 그 웨이퍼에 첩착되는 발광 다이오드 칩의 제조 방법.The method of claim 1,
The transparent substrate is formed of any one of transparent ceramics, optical glass, sapphire, and transparent resin, and in the integration step, the transparent substrate is affixed to the wafer using a transparent adhesive.
표면에 LED 회로가 형성되고 이면에 오목부 또는 제 1 홈이 형성된 발광 다이오드와,
그 발광 다이오드의 이면에 첩착된 투명 부재를 구비하고,
그 투명 부재의 그 발광 다이오드와의 첩착면의 반대측의 면에는 제 2 홈이 형성되어 있는 발광 다이오드 칩.As a light emitting diode chip,
A light emitting diode having an LED circuit formed on the surface and a concave portion or a first groove formed on the rear surface thereof;
A transparent member adhered to the back surface of the light emitting diode is provided,
A light emitting diode chip in which a second groove is formed on a surface of the transparent member on the opposite side of the surface to which the light emitting diode is adhered.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016119053A JP2017224725A (en) | 2016-06-15 | 2016-06-15 | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
JPJP-P-2016-119053 | 2016-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170141601A KR20170141601A (en) | 2017-12-26 |
KR102166197B1 true KR102166197B1 (en) | 2020-10-15 |
Family
ID=60687185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170072670A KR102166197B1 (en) | 2016-06-15 | 2017-06-09 | Method for manufacturing a light emitting diode chip and the light emitting diode chip |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2017224725A (en) |
KR (1) | KR102166197B1 (en) |
CN (1) | CN107527985B (en) |
TW (1) | TWI757292B (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016748A (en) | 2007-07-09 | 2009-01-22 | Toshiba Discrete Technology Kk | Semiconductor light-emitting device and its manufacturing method |
KR101426433B1 (en) * | 2013-04-30 | 2014-08-06 | 주식회사 세미콘라이트 | Manufacturing method of semiconductor light emitting device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4232585B2 (en) * | 2003-09-17 | 2009-03-04 | 豊田合成株式会社 | Light emitting device |
KR100649494B1 (en) * | 2004-08-17 | 2006-11-24 | 삼성전기주식회사 | LED manufacturing method for surface-treating light emitting diode substrate using laser and light emitting diode manufactured by this method |
JP2006278751A (en) * | 2005-03-29 | 2006-10-12 | Mitsubishi Cable Ind Ltd | Garium nitride-based semiconductor light emitting element |
KR20070000952A (en) * | 2005-06-27 | 2007-01-03 | 주식회사 엘지화학 | Method for manufacturing a front light emitting diode device with improved heat dissipation |
JP4476912B2 (en) * | 2005-09-29 | 2010-06-09 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
TWI349381B (en) * | 2007-08-03 | 2011-09-21 | Chi Mei Lighting Tech Corp | Light-emitting diode and manufacturing method thereof |
KR20090030704A (en) * | 2007-09-20 | 2009-03-25 | 삼성모바일디스플레이주식회사 | A method of cutting an organic electroluminescent display cell and an organic electroluminescent display thereby |
TWI424251B (en) * | 2009-12-31 | 2014-01-21 | Ind Tech Res Inst | Light-emitting unit array, mothod for fabricating the same and imaging apparatus |
JP2012038889A (en) * | 2010-08-06 | 2012-02-23 | Koito Mfg Co Ltd | Fluorescent member and light-emitting module |
KR101797970B1 (en) * | 2011-05-23 | 2017-11-15 | 엘지이노텍 주식회사 | Support element for semiconductor |
CN104160520A (en) * | 2012-02-01 | 2014-11-19 | 松下电器产业株式会社 | Semiconductor light-emitting element, method for manufacturing same, and light source device |
JP2014175354A (en) * | 2013-03-06 | 2014-09-22 | Disco Abrasive Syst Ltd | Light-emitting diode |
JP2014239123A (en) * | 2013-06-06 | 2014-12-18 | 株式会社ディスコ | Processing method |
CN104377275A (en) * | 2013-08-16 | 2015-02-25 | 刘艳 | Separation method of flip-chip LED chip on sapphire substrate |
WO2015030237A1 (en) * | 2013-08-30 | 2015-03-05 | 旭化成イーマテリアルズ株式会社 | Semiconductor light-emitting element, and optical film |
-
2016
- 2016-06-15 JP JP2016119053A patent/JP2017224725A/en active Pending
-
2017
- 2017-05-11 TW TW106115659A patent/TWI757292B/en active
- 2017-06-09 KR KR1020170072670A patent/KR102166197B1/en active IP Right Grant
- 2017-06-12 CN CN201710436931.XA patent/CN107527985B/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016748A (en) | 2007-07-09 | 2009-01-22 | Toshiba Discrete Technology Kk | Semiconductor light-emitting device and its manufacturing method |
KR101426433B1 (en) * | 2013-04-30 | 2014-08-06 | 주식회사 세미콘라이트 | Manufacturing method of semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
CN107527985B (en) | 2021-08-17 |
KR20170141601A (en) | 2017-12-26 |
TW201810714A (en) | 2018-03-16 |
CN107527985A (en) | 2017-12-29 |
JP2017224725A (en) | 2017-12-21 |
TWI757292B (en) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102204764B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
KR102194112B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
KR102327105B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102270092B1 (en) | Method for manufacturing light emitting diode chip | |
KR102166197B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
KR102164309B1 (en) | Method for manufacturing a light emitting diode chip and the light emitting diode chip | |
KR102314054B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102212255B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102228498B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR20180091744A (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR102311574B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102311576B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102270094B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102225477B1 (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
JP2018182165A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
KR102296118B1 (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR102315305B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
TW201824592A (en) | Light-emitting diode chip manufacturing method and light-emitting diode chip | |
KR20180083796A (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR20180091745A (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR20170137647A (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR20180091743A (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR20180091746A (en) | Method for manufacturing a light emitting diode chip and a light emitting diode chip | |
KR20180037107A (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
JP2018181877A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20170609 |
|
PG1501 | Laying open of application | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20190607 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20170609 Comment text: Patent Application |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20200807 |
|
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20201008 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20201008 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20230919 Start annual number: 4 End annual number: 4 |