KR100959079B1 - Light emitting diode device having enhanced heat dissipation and preparation method thereof - Google Patents
Light emitting diode device having enhanced heat dissipation and preparation method thereof Download PDFInfo
- Publication number
- KR100959079B1 KR100959079B1 KR1020050088435A KR20050088435A KR100959079B1 KR 100959079 B1 KR100959079 B1 KR 100959079B1 KR 1020050088435 A KR1020050088435 A KR 1020050088435A KR 20050088435 A KR20050088435 A KR 20050088435A KR 100959079 B1 KR100959079 B1 KR 100959079B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- sapphire substrate
- light emitting
- emitting diode
- binder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 (a) 한면 또는 양면상에 하나 이상의 홈이 일정 간격으로 형성된 제 1 기판; 및 (b) 제 1면 상에 발광다이오드부가 성장된 사파이어 기판을 포함하는 접합체로서, 상기 제 1 기판과 사파이어 기판의 발광다이오드부가 접합제에 의해 서로 접합된 것이 특징인 접합체, 상기 접합체를 이용한 단위칩(unit chip) 및 상기 단위칩을 포함하는 발광다이오드 소자의 제조방법을 제공한다.The present invention (a) a first substrate having one or more grooves formed at regular intervals on one or both sides; And (b) a sapphire substrate on which a light emitting diode portion is grown on a first surface, wherein the light emitting diode portions of the first substrate and the sapphire substrate are bonded to each other by a bonding agent, and the unit using the bonded body. Provided are a chip and a method of manufacturing a light emitting diode device including the unit chip.
본 발명은 사파이어 기판을 사용하는 고출력 발광 다이오드의 제작에 있어서 사파이어 기판의 두께를 유의적으로 감소시킴으로써 열방출 효율을 현저하게 개선시킬 뿐만 아니라, 두께가 감소된 사파이어 기판을 지지하는 제 1 기판으로서 일정 간격의 홈이 형성된 것을 사용함으로써 제조 공정의 단순성 확보 및 공정 수율 향상을 도모할 수 있다.The present invention not only significantly improves the heat dissipation efficiency by significantly reducing the thickness of the sapphire substrate in the fabrication of a high power light emitting diode using the sapphire substrate, but also as a first substrate supporting the reduced sapphire substrate. By using the groove | channel with which the space | interval was formed, securing of the manufacturing process simplicity and process yield can be aimed at.
질화갈륨, 발광 다이오드, 사파이어 기판, 열 전도도, 열방출 Gallium Nitride, Light Emitting Diode, Sapphire Substrate, Thermal Conductivity, Heat Dissipation
Description
도 1은 저ㆍ중 출력용 질화갈륨계 전면발광형 발광다이오드 소자의 단면 구조도이다.1 is a cross-sectional structural view of a gallium nitride based light emitting diode device for low and medium output.
도 2는 고출력용 질화갈륨계 플립칩 발광다이오드 소자의 단면 구조도이다.2 is a cross-sectional structural view of a high output gallium nitride-based flip chip light emitting diode device.
도 3은 본 발명에 따른 전면발광용 발광다이오드 소자의 제작 공정을 도시한 개략도이다. Figure 3 is a schematic diagram showing the manufacturing process of the light emitting diode device for a top emission according to the present invention.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
10: 사파이어 기판 20: 리드프레임10: sapphire substrate 20: lead frame
30: 서브마운트 40: 플립칩 본딩금속30: submount 40: flip chip bonding metal
11: 음극 12: 양극11: cathode 12: anode
13 : 발광층 13: light emitting layer
본 발명은 열방출 효율이 현저하게 개선된 고출력용 전면발광형 발광 다이오 드 소자의 제조방법에 관한 것으로서, 보다 상세하게는 열전도도가 양호하지 않은 사파이어 기판으로 인한 열방출 효율 저하를 개선하고자 사파이어 기판의 두께를 유의적으로 감소시키는 전면발광형 발광 다이오드 소자의 제조방법 및 상기 제조방법에 의해 제조된 발광다이오드 소자에 관한 것이다.The present invention relates to a method for manufacturing a high power front light emitting diode device having a markedly improved heat dissipation efficiency. More specifically, the present invention relates to a sapphire substrate to improve the heat dissipation efficiency due to a poor sapphire substrate. The present invention relates to a method of manufacturing a top-emitting light emitting diode device that significantly reduces the thickness of the light emitting diode device, and to a light emitting diode device manufactured by the method.
질화갈륨계 화합물 반도체로 만들어지는 청색 및 녹색 발광 다이오드는 1990년대 후반 상용화에 성공하여 현재 방대한 시장을 형성하고 있다. 백색 발광 다이오드 또한 질화갈륨계 화합물 반도체로 만들어지는데, 최근 상용화에 성공하여 급속한 속도로 성장하고 있다. 특히, 백색 발광 다이오드는 종래 백열등과 형광등을 대체할 것으로 기대되고 있어 세계적으로 활발히 연구되고 있는 실정이다. Blue and green light emitting diodes made of gallium nitride compound semiconductors have been successfully commercialized in the late 1990s and now form a vast market. White light emitting diodes are also made of gallium nitride compound semiconductors, which have recently been commercialized and are growing at a rapid rate. In particular, the white light emitting diode is expected to replace the conventional incandescent and fluorescent lamps, the situation is actively studied worldwide.
상기 발광 다이오드를 제조하기 위한 질화갈륨계 화합물 반도체의 성장에는 주로 430㎛ 두께의 사파이어 기판이 이용된다. 사파이어 기판은 절연체이므로, 발광 다이오드의 양극과 음극 전극이 웨이퍼의 전면에 형성된다. A sapphire substrate having a thickness of 430 μm is mainly used for growing a gallium nitride compound semiconductor for manufacturing the light emitting diode. Since the sapphire substrate is an insulator, the anode and cathode electrodes of the light emitting diode are formed on the front surface of the wafer.
일반적으로 저·중 출력용 질화갈륨계 발광 다이오드는 도 1에 도시된 바와 같이 결정 구조가 성장된 사파이어 기판(10)을 리드프레임(20)에 올린 후, 양(兩) 전극(11, 12)을 상부에 연결하는 방식으로 제작된다. 이때 열방출 효율을 개선하기 위하여 초기 430 ㎛ 정도 두께의 사파이어 기판을 약 80 ㎛ 정도의 두께로 얇게 하여 리드프레임에 붙이게 된다. 그러나, 사파이어 기판의 열전도도는 약 50 W/m·K이기 때문에 두께를 80 ㎛ 정도로 하더라도 열저항이 크다. 따라서, 도 1에 도시되는 전면발광형 구조는 저·중 출력용 발광 다이오드 제작에 주로 사용되고, 고출력용에 적용되기에는 어려운 실정이다. In general, a gallium nitride-based light emitting diode for low and medium outputs has a
열방출 특성을 보다 개선하기 위하여, 1 × 1 mm2 이상의 칩면적을 갖는 고출력 질화갈륨계 발광 다이오드 소자의 개발 초기에는 도 2에 도시된 바와 같이 플립칩 발광 다이오드 방식이 주로 연구되었다. In order to further improve the heat dissipation characteristics, a flip chip LED method was mainly studied as shown in FIG. 2 at the beginning of the development of a high output gallium nitride based LED device having a chip area of 1 × 1 mm 2 or more.
플립칩 방식은 발광 다이오드 구조가 만들어진 칩을 열전도도가 우수한 실리콘 웨이퍼(150 W/mK)나 AlN 세라믹(약 180 W/mK) 기판 등의 서브마운트(40)에 뒤집어 붙이는 것이다. 이 경우 서브마운트 기판(30)을 통하여 열이 방출되므로 사파이어 기판(10)을 통하여 열을 방출하는 경우보다는 열방출 효율이 개선되기는 하나, 제작 공정이 일반적인 구조의 전면발광형 보다 훨씬 복잡할 뿐만 아니라 플립칩 본딩 공정의 수율이 낮아서 생산단가가 높고 양산성이 떨어지는 단점이 있다. In the flip chip method, a chip having a light emitting diode structure is attached to a
전술한 문제점들로 인해, 최근에는 주요 선진업체들이 플립칩 발광 다이오드의 양산을 포기하고 기존의 전면발광형 고출력 발광 다이오드를 양산화 하려는 경향을 나타내고 있으나, 사파이어 기판의 낮은 열전도도로 인하여 소자의 수명이 단축되는 등 열적인 문제에 직면하고 있다. 따라서, 당 기술 분야에서는 제작 공정이 간단하고 양산성이 뛰어난 전면발광형 고출력 발광 다이오드의 열방출 효율 개선이 절실히 요구되고 있다. Due to the above-mentioned problems, in recent years, leading companies have tended to abandon the mass production of flip chip light emitting diodes and mass-produce existing top emitting high power light emitting diodes, but the life of the device is shortened due to the low thermal conductivity of the sapphire substrate. Are facing thermal problems. Therefore, there is an urgent need in the art for improving the heat dissipation efficiency of a top emission type high output light emitting diode having a simple manufacturing process and excellent mass productivity.
한편, 종래의 기술에 의한 전면발광형 발광다이오드 소자 내 구비되는 사파이어 기판은 하기와 같은 공정에 의해 가공된다. 즉, 사파이어 기판상에 발광 다이오드부가 형성된 면을 상기 사파이어 기판 보다 크기가 큰 세라믹 블록에 왁스 등을 이용하여 접합한다. 왁스는 상온에서는 고체이나 125℃ 정도의 온도에서는 액체 로 변하므로, 이러한 성질을 이용하여 125℃ 정도의 온도에서 왁스를 녹여 사파이어 기판과 세라믹 블록을 접합한 후 상온으로 식힌다. 왁스에 의해 세라믹 블록에 단단히 고정된 사파이어 기판의 뒷면을 그라인딩, 래핑 및 폴리싱하여 약 80 ㎛ 정도로 얇게 한 후, 세라믹 블록을 왁스의 용융점 이상의 온도로 가열하여 사파이어 기판을 분리시킨다. 이와 같은 가공을 통해 초기의 두께가 약 430 ㎛ 정도이던 사파이어 기판은 약 80 ㎛ 정도의 두께로 가공된다. 그러나, 열방출 개선을 위하여 두께를 더 얇게 할 경우에는 사파이어 기판의 휘어짐이 심각해질 뿐만 아니라 세라믹 블록으로부터 분리되는 것만으로도 사파이어 기판이 깨지게 된다. 따라서, 현재 가공 기술에 의해 구현될 수 있는 사파이어 기판 두께의 한계는 80 ㎛ 정도가 된다. On the other hand, the sapphire substrate provided in the top light emitting diode device according to the prior art is processed by the following process. That is, the surface on which the light emitting diode portion is formed on the sapphire substrate is bonded to the ceramic block having a larger size than the sapphire substrate using wax or the like. The wax is solid at room temperature but becomes liquid at a temperature of about 125 ° C. Thus, the wax is melted at a temperature of about 125 ° C using this property to bond the sapphire substrate and the ceramic block, and then cooled to room temperature. The back surface of the sapphire substrate firmly fixed to the ceramic block by wax is thinned to about 80 μm by grinding, lapping and polishing, and then the ceramic block is heated to a temperature above the melting point of the wax to separate the sapphire substrate. Through such processing, the sapphire substrate, which had an initial thickness of about 430 μm, is processed to a thickness of about 80 μm. However, when the thickness is thinner for improving heat dissipation, not only the warpage of the sapphire substrate becomes serious but also the sapphire substrate is broken only by separating from the ceramic block. Thus, the limit of sapphire substrate thickness that can be realized by current processing techniques is on the order of 80 μm.
이와 같은 문제점을 해결하기 위하여, 본 발명자들은 원하는 두께 범위로 가공된 사파이어 기판과 세라믹 블록과의 접합체로부터 사파이어 기판을 분리할 때 발생하는 전술한 문제점을 인식하고, 이를 해결하기 위해 사파이어 기판을 고정시켜주는 역할을 하는 상기 세라믹 블록(제 2 기판) 이외에 또 다른 기판(제 1 기판), 즉 단위칩 형성 단계에서도 가공된 사파이어 기판을 지속적으로 고정시켜주며, 이후 가공된 사파이어 기판과 리드프레임과의 접합 단계에 이르러서야 비로소 사파이어 기판으로부터 분리되는 제 1 기판을 사파이어 기판과 상기 제 2 기판 사이에 사용하는 신규 제조방법을 수행하고자 하였다. 그러나 제 1 기판과 사파이어 기판이 서로 접합된 상태에서 단위칩(unit chip)을 형성시, 제 1 기판의 브레이킹 (breakin)이 잘 이루어지지 못하여 이후 공정에 차질이 발생할 뿐만 아니라 이로 인해 제조 수율이 저하된다는 것을 최초로 인식하였다.In order to solve such a problem, the present inventors recognize the above-mentioned problems occurring when the sapphire substrate is separated from the bonded body of the sapphire substrate and the ceramic block processed to a desired thickness range, and fix the sapphire substrate to solve the problem. In addition to the ceramic block (second substrate), which serves as a main part, another substrate (first substrate), that is, the sapphire substrate is continuously fixed even in the unit chip forming step, and then the processed sapphire substrate is bonded to the lead frame. It was only at this stage that a new manufacturing method using the first substrate, which was separated from the sapphire substrate, between the sapphire substrate and the second substrate was attempted. However, when the unit chip is formed in a state where the first substrate and the sapphire substrate are bonded to each other, the breaking of the first substrate may not be performed well, and thus, the manufacturing process may be degraded and the manufacturing yield may be lowered. For the first time.
이에, 본 발명은 제 1 기판과 사파이어 기판이 접합된 상태에서 단위칩 형성이 용이하게 이루어지도록, 사파이어 기판 상에 제작된 단위 발광다이오드들 사이의 향후 브레이킹을 수행할 위치와 일치하도록 일정 간격의 홈이 형성된 제 1 기판을 사용하는 발광다이오드 소자용 접합체 및 이로부터 제조된 단위칩을 제공하는 것을 목적으로 한다.Accordingly, the present invention provides a groove at a predetermined interval so as to coincide with a position to perform future braking between the unit light emitting diodes fabricated on the sapphire substrate so that the unit chip is easily formed while the first substrate and the sapphire substrate are bonded to each other. An object of the present invention is to provide a light emitting diode device assembly using the formed first substrate and a unit chip manufactured therefrom.
또한, 본 발명은 사파이어 기판의 두께를 80㎛ 보다 획기적으로 감소시켜 열방출 효율을 현저하게 개선시킬 뿐만 아니라, 제조 공정의 단순성 및 대량 양산성이 구현되는 발광다이오드 소자의 제조방법을 제공하는 것을 또 다른 목적으로 한다. In addition, the present invention significantly reduces the thickness of the sapphire substrate by more than 80㎛ not only to improve the heat dissipation efficiency significantly, but also to provide a method of manufacturing a light emitting diode device that the simplicity and mass production of the manufacturing process is realized. For other purposes.
본 발명은 (a) 한면 또는 양면상에 하나 이상의 홈이 일정 간격으로 형성된 제 1 기판; 및 (b) 제 1면 상에 발광다이오드부가 성장된 사파이어 기판을 포함하는 접합체로서, 상기 제 1 기판과 사파이어 기판의 발광다이오드부가 서로 접합된 것이 특징인 접합체 및 상기 접합체 중 사파이어 기판의 두께를 5 내지 80㎛ 범위로 가공한 후, 제 1 기판의 한면 또는 양면상에 형성된 홈 부위를 절단하여 분리된 단위칩(unit chip)을 제공한다.The present invention (a) a first substrate having one or more grooves formed at regular intervals on one or both sides; And (b) a sapphire substrate on which a light emitting diode portion is grown on a first surface, wherein the light emitting diode portions of the first substrate and the sapphire substrate are bonded to each other. After processing in the range from 80 μm to 80 μm, groove portions formed on one or both surfaces of the first substrate are cut to provide a separate unit chip.
또한, 본 발명은 사파이어 기판상에 성장된 발광다이오드부를 구비한 발광다이오드 소자의 제조방법에 있어서, (a) 제 1 기판의 한면 또는 양면상에 하나 이상 의 홈을 일정 간격으로 형성하는 단계; (b) 사파이어 기판상에 성장된 발광다이오드부와 제 1 기판의 제 1면을 제 1 접합제를 사용하여 접합시키는 단계; (c) 상기 접합체의 제 1 기판의 제 2면과 제 2 기판의 제 1면을 제 2 접합제를 사용하여 접합시키는 단계; (d) 상기 단계 (c)의 결과물인 접합체 중 사파이어 기판의 제 2면을 가공한 후, 제 2 기판을 분리하는 단계; (e) 상기 단계 (d)의 결과물인 제 2 기판이 분리된 접합체를 단위 칩으로 분리하는 단계; 및 (f) 상기 단위 칩 중 가공된 사파이어 기판의 제 2면을 리드프레임에 접합시킨 후, 제 1 기판을 분리하는 단계를 포함하는 발광 다이오드의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a light emitting diode device having a light emitting diode portion grown on a sapphire substrate, the method comprising the steps of: (a) forming at least one groove on one or both surfaces of the first substrate at regular intervals; (b) bonding the light emitting diode portion grown on the sapphire substrate and the first surface of the first substrate using a first bonding agent; (c) joining the second surface of the first substrate of the joined body and the first surface of the second substrate using a second bonding agent; (d) processing the second surface of the sapphire substrate in the resulting conjugate of step (c) and then separating the second substrate; (e) separating the conjugate from which the second substrate, which is the result of step (d), is separated into unit chips; And (f) bonding a second surface of the processed sapphire substrate of the unit chip to a lead frame, and then separating the first substrate.
이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.
본 발명은 열방출 효율을 개선하기 위해 원하는 두께 범위로 가공된 사파이어 기판을 가공 단계 이후, 즉 단위칩 형성 단계에서도 지속적으로 고정하여 구조적 안정성을 도모할 뿐만 아니라, 사파이어 기판과 접합된 상태에서 스크라이빙 및/또는 브레이킹 공정을 용이하게 수행하여 단위칩을 형성할 수 있는 제 1 기판을 사용하는 것을 특징으로 한다.In order to improve the heat dissipation efficiency, the sapphire substrate processed to a desired thickness range is continuously fixed after the processing step, that is, in the unit chip forming step, thereby achieving structural stability, and in the state of being bonded with the sapphire substrate. It is characterized by using a first substrate capable of easily forming a unit chip by performing the ice and / or breaking process.
상기와 같은 특징으로 인해, 본 발명의 발광다이오드 소자는 하기와 같은 효과를 나타낼 수 있다.Due to the above characteristics, the light emitting diode device of the present invention can exhibit the following effects.
1) 종래 사파이어 기판의 가공에 사용되는 세라믹 블록(제 2 기판)은 사파이어 기판을 얇게 하기 위한 가공에만 이용한 후 단위칩 형성을 위해서는 사파이어 기판으로부터 분리하여야 하였다. 이에 비해, 본 발명의 제 1 기판은 사파이어 기판과 접합된 상태에서 세라믹 블록(제 2 기판)에 다시 접합되어 사파이어 기판을 원하는 두께, 예컨대 80㎛ 미만으로 가공한 후, 세라믹 블록으로부터 사파이어 기판과 제 1 기판의 접합체를 분리하여도 제 1 기판에 의한 고정으로 인해 사파이어 기판의 휘어짐이나 깨짐 현상을 방지할 수 있다. 1) The ceramic block (second substrate) used in the conventional sapphire substrate processing was used only for thinning the sapphire substrate and then separated from the sapphire substrate to form the unit chip. In contrast, the first substrate of the present invention is bonded again to the ceramic block (second substrate) in a state of being bonded to the sapphire substrate to process the sapphire substrate to a desired thickness, for example, less than 80 μm, and then the sapphire substrate and the first Even if the bonded body of the 1st board | substrate is isolate | separated, the sapphire board | substrate can be prevented from bent or broken by the fixing by a 1st board | substrate.
2) 또한, 제 1 기판으로서 스크라이빙 및 브레이킹 공정이 수행 가능한 재질을 사용할 뿐만 아니라, 사파이어 기판과 접합시 이미 하나 이상의 홈이 일정 간격으로 형성된 기판을 사용함으로써, 사파이어 기판이 접합된 상태에서 스크라이빙/브레이킹 처리를 통해 단위칩 형성이 용이할 뿐만 아니라, 제조 수율 향상 및 대량 양산성을 확보할 수 있다.2) In addition, by using a material capable of performing a scribing and breaking process as the first substrate, as well as using a substrate on which at least one groove is already formed at a predetermined interval when bonding with the sapphire substrate, The cruising / breaking process not only facilitates the formation of unit chips, but also improves manufacturing yield and ensures mass production.
3) 나아가, 가공된 사파이어 기판이 리드프레임과의 접합을 통해 구조적 안정성이 도모될 때 비로소 상기 사파이어 기판으로부터 제 1 기판이 분리되므로, 종래 사파이어 기판과 세라믹 블록(제 2 기판)과의 분리시 발생하는 사파이어 기판의 휘어짐 또는 깨짐 등의 문제점이 발생하지 않는다. 따라서, 사파이어 기판의 최종 두께를 종래 제조 공정의 한계인 80㎛ 이하, 바람직하게는 40㎛ 이하로 구현함으로써, 전면발광형 발광다이오드 소자 보다 약 2배 이상의 열방출 효율을 향상시킬 수 있다. 3) Furthermore, since the first substrate is separated from the sapphire substrate when the processed sapphire substrate is structurally secured through bonding to the lead frame, it occurs when the conventional sapphire substrate is separated from the ceramic block (second substrate). Problems such as bending or cracking of the sapphire substrate do not occur. Accordingly, by implementing the final thickness of the sapphire substrate to 80 μm or less, preferably 40 μm or less, which is a limitation of the conventional manufacturing process, it is possible to improve heat dissipation efficiency about 2 times or more than that of the front light emitting diode device.
본 발명에 따른 발광다이오드 소자용 접합체는 제 1 기판과 발광다이오드부가 성장된 사파이어 기판을 포함하며, 이들이 서로 접합된 구조이다. 상기 접합체의 일 실시 형태를 보다 상세히 설명하면, (a) 한면 또는 양면상에 하나 이상의 홈이 일정 간격으로 형성된 제 1 기판; 및 (b) 제 1면 상에 발광다이오드부가 성장된 사파이어 기판을 포함하며, 상기 제 1 기판과 사파이어 기판의 발광다이오드부가 접합제에 의해 서로 접합된 것이다. 또한, 다른 일 실시 형태로는 사파이어 기판 상에 일정 간격으로 존재하는 하나 이상의 발광다이오드부가 제 1 기판의 한면 또는 양면상에 형성된 홈 사이의 공간에 배치되어 접합제에 의해 접합된 것이다. The light emitting diode assembly according to the present invention includes a sapphire substrate on which a first substrate and a light emitting diode portion are grown, and they are bonded to each other. One embodiment of the bonded body in more detail, (a) a first substrate having one or more grooves formed at regular intervals on one or both surfaces; And (b) a sapphire substrate on which a light emitting diode portion is grown on a first surface, wherein the light emitting diode portions of the first substrate and the sapphire substrate are bonded to each other by a bonding agent. In another embodiment, at least one light emitting diode portion present on the sapphire substrate at regular intervals is disposed in a space between grooves formed on one or both surfaces of the first substrate and bonded by a bonding agent.
상기 접합체를 구성하는 제 1 기판은 발광다이오드부를 통해 사파이어 기판을 고정시켜주는 역할만 한다면 이의 재질, 크기 또는 두께 등이 특별히 제한되지 않으나, 사파이어 기판과 접합된 상태에서 단위칩으로 분리하기 위한 스크라이빙/브레이킹 공정을 수행할 수 있어야 하므로 가능한 잘 쪼개지는 특성을 갖는 재질, 예컨대 실리콘 또는 알루미나 등으로 구성되는 것이 바람직하다. 또한, 사파이어 기판과 가능하면 동일한 크기 및 형태를 갖는 것이 바람직하나, 이를 제한하는 것은 아니다. 상기 제 1 기판의 바람직한 크기 및 두께 범위는 각각 2 인치 크기, 150 ~ 300 ㎛ 정도이나 이를 제한하는 것은 아니며, 제 1 기판의 비제한적인 예로는 실리콘 웨이퍼, 알루미나 세라믹 웨이퍼 등이 있다. The first substrate constituting the bonded body is not particularly limited in material, size, or thickness thereof, as long as it serves to fix the sapphire substrate through the light emitting diode unit, but is separated from the sapphire substrate by a unit chip. Since the ice / breaking process should be able to be performed, it is preferable that the ice / breaking process be made of a material having a property that is as good as possible, such as silicon or alumina. It is also desirable to have the same size and shape as possible with the sapphire substrate, but is not limited thereto. Preferred sizes and thickness ranges of the first substrate are 2 inches in size and 150 to 300 μm, respectively, but are not limited thereto. Non-limiting examples of the first substrate include silicon wafers and alumina ceramic wafers.
상기 제 1 기판은 사파이어 기판과 접합된 상태에서 용이한 단위칩 형성을 위해 한면 또는 양면 상에 하나 이상의 홈이 일정 간격으로 형성된 것이 바람직하며, 이때 홈은 다이아몬드 팁, 레이저 등에 의한 스크라이빙(scribing) 및/또는 다이싱(dicing) 공정에 의해 형성될 수 있다. 홈의 형태는 특별한 제한이 없으나 서로 평행한 직선 형태의 수직 패턴이거나 또는 하나 이상의 직선이 교차하는 격자(cross stripes) 패턴일 수 있다. 또한 홈의 위치는 사파이어 기판 상에 제작된 발광다이오드를 자르는 부분과 일치하여 정렬하는 것이 바람직하나, 이에 제한되는 것은 아니다.The first substrate is preferably formed with one or more grooves on one surface or both surfaces at regular intervals for easy unit chip formation in a bonded state with the sapphire substrate, wherein the grooves are scribing by diamond tips, lasers, etc. And / or dicing process. The shape of the groove is not particularly limited, but may be a vertical pattern of straight lines parallel to each other or a cross stripes pattern of one or more straight lines crossing each other. In addition, the location of the grooves is preferably aligned with the cutting portion of the light emitting diodes fabricated on the sapphire substrate, but is not limited thereto.
다이싱(dicing) 공정에 의한 경우, 형성된 홈의 폭(width)은 15 내지 250㎛ 범위, 홈의 깊이(depth)는 제 1 기판 두께의 5 내지 50% 범위인 것이 바람직하며, 스크라이빙(scribing) 공정시에는 홈의 폭과 깊이를 임의로 조절하기가 어려운 점이 있으나, 홈의 폭(width)은 1 내지 100 ㎛ 범위, 홈의 깊이(depth)는 1 내지 제 1 기판 두께의 50% 범위(제 1 기판의 두께가 식별번호 0029에 기재된 것처럼 150~300 ㎛인 경우에는 1 내지 150 ㎛ 범위)가 바람직하다. In the case of the dicing process, the width of the grooves formed is in the range of 15 to 250 μm, and the depth of the grooves is preferably in the range of 5 to 50% of the thickness of the first substrate. In the scribing process, it is difficult to arbitrarily adjust the width and depth of the grooves, but the width of the grooves is in the range of 1 to 100 μm and the depth of the grooves is in the range of 50% of the thickness of the first to the first substrate ( In the case where the thickness of the first substrate is 150 to 300 mu m as described in identification number 0029), the range of 1 to 150 mu m is preferred.
본 발명의 접합체를 구성하는 사파이어 기판은 제 1면 상에 발광다이오드부가 성장되기만 하면 사용 가능하다. 이때 발광다이오드부는 사파이어 기판상에 연속적으로 존재할 수 있으며, 또는 하나 이상의 발광다이오드부가 사파이어 기판 상에 일정 간격으로 존재할 수 있다. 전술한 사파이어 기판인 경우, 접합체는 한면 또는 양면상에 하나 이상의 홈이 일정 간격으로 형성된 제 1 기판과 사파이어 기판의 발광다이오드부가 접합제에 의해 서로 접합된 형태가 되며, 후자인 경우 사파이어 기판 상에 일정 간격으로 존재하는 하나 이상의 발광다이오드부가 제 1 기판의 한면 또는 양면상에 형성된 홈 사이의 공간에 배치되어 접합제에 의해 접합된 형태가 된다(도 3b 참조).The sapphire substrate constituting the bonded body of the present invention can be used as long as the light emitting diode portion is grown on the first surface. In this case, the light emitting diode portions may be continuously present on the sapphire substrate, or one or more light emitting diode portions may be present on the sapphire substrate at predetermined intervals. In the case of the sapphire substrate described above, the bonded body has a shape in which the light emitting diode portions of the first substrate and the sapphire substrate on which one or more grooves are formed at regular intervals on one or both surfaces are bonded to each other by a bonding agent, and in the latter case, on the sapphire substrate One or more light emitting diode portions present at regular intervals are disposed in the space between the grooves formed on one or both surfaces of the first substrate and bonded together by a bonding agent (see FIG. 3B).
상기 사파이어 기판은 가공되지 않을 수 있으며, 또는 그라인딩(grinding), 래핑(lapping), 폴리싱(polishing) 처리된 것일 수 있다. 가공된 사파이어 기판일 경우, 가공면(제 2면)은 경면(鏡面)이 형성된다. 또한, 가공된 사파이어 기판의 두께는 특별한 제한이 없으나, 열방출 효율 증대를 위해 가능하면 5 내지 80㎛ 범위가 바람직하다.The sapphire substrate may not be processed, or it may be grinding, lapping, or polishing. In the case of a processed sapphire substrate, the processed surface (second surface) is formed with a mirror surface. In addition, the thickness of the processed sapphire substrate is not particularly limited, but is preferably in the range of 5 to 80 ㎛ as possible to increase the heat dissipation efficiency.
본 발명은 전술한 접합체 중 사파이어 기판의 두께를 5 내지 80㎛ 범위로 가 공한 후, 제 1 기판의 한면 또는 양면상에 형성된 홈 부위를 절단하여 분리된 단위칩(unit chip)을 제공한다.The present invention provides a unit chip separated by processing the thickness of the sapphire substrate in the above-described bonded body in the range of 5 to 80 μm, and then cutting groove portions formed on one or both surfaces of the first substrate.
이때, 홈의 절단 방법으로는 특별한 제한이 없으나, 제조 공정상 스크라이빙(scribing) 및 브레이킹(breaking) 공정이 바람직하다. At this time, the cutting method of the grooves is not particularly limited, scribing (breaking) and breaking (breaking) process is preferable in the manufacturing process.
일반적으로 사파이어 기판을 80㎛ 이하로 가공하면, 통상적인 스크라이빙만을 수행하여도 접합체 표면의 스크라이빙된 홈과 함께 수직방향으로 금(crack)이 발생하여 단위칩으로 분리된다. 따라서 이후 브레이킹 공정시에는 이미 일정 간격의 홈이 형성된 제 1 기판만을 홈 부위를 따라 브레이킹 하면 된다. 또한, 사파이어 기판은 레이저에 의해서도 스크라이빙 가능한데, 이때는 사파이어 기판이 단위칩으로 분리되지 않고 약 10 내지 20㎛ 정도의 깊이로 스크라이빙되므로 이후 브레이킹 공정에서 사파이어 기판과 제 1 기판이 동시에 단위칩으로 분리된다.In general, when the sapphire substrate is processed to 80㎛ or less, cracks are generated in the vertical direction along with the scribed grooves on the surface of the assembly even when performing only normal scribing and are separated into unit chips. Therefore, in the subsequent braking process, only the first substrate having grooves having a predetermined interval may be broken along the groove portion. In addition, the sapphire substrate can also be scribed by a laser. In this case, the sapphire substrate is scribed to a depth of about 10 to 20 μm without being separated into unit chips. Separated by.
본 발명은 전술한 접합체 및 단위체를 통해 이루어진 발광다이오드 소자를 제공한다. 이때 상기 발광다이오드 소자는 제조 방식, 출력 방식, 발광 파장 범위에 제한되지 않는다. 따라서, 본 발명의 발광다이오드 소자는 다양한 방식에 따라 제조될 수 있으나, 이의 바람직한 일 실시예로는 (a) 제 1 기판의 한면 또는 양면상에 하나 이상의 홈을 일정 간격으로 형성하는 단계; (b) 사파이어 기판상에 성장된 발광다이오드부와 제 1 기판의 제 1면을 제 1 접합제를 사용하여 접합시키는 단계; (c) 상기 접합체의 제 1 기판의 제 2면과 제 2 기판의 제 1면을 제 2 접합제를 사용하여 접합시키는 단계; (d) 상기 단계 (c)의 결과물인 접합체 중 사파이어 기판의 제 2면을 가공한 후, 제 2 기판을 분리하는 단계; (e) 상기 단계 (d)의 결과 물인 제 2 기판이 분리된 접합체를 단위칩(unit chip)으로 분리하는 단계; 및 (f) 상기 단위칩 중 가공된 사파이어 기판의 제 2면을 리드프레임에 접합시킨 후, 제 1 기판을 분리하는 단계를 포함할 수 있다. 이때 사파이어 기판의 제 2면과 리드프레임의 접합(f)에 있어서 접합력 개선이 필요할 경우, 상기 사파이어 기판과 제 1 기판의 접합체를 단위 칩으로 분리하는 단계(e) 이전에 사파이어 기판의 제 2면에 Au, Ag 계열의 금속을 진공 증착할 수 있다.The present invention provides a light emitting diode device made through the above-described assembly and unit. In this case, the light emitting diode device is not limited to a manufacturing method, an output method, and a light emitting wavelength range. Accordingly, the light emitting diode device of the present invention can be manufactured according to various methods, but a preferred embodiment thereof includes the steps of: (a) forming one or more grooves on one or both surfaces of the first substrate at regular intervals; (b) bonding the light emitting diode portion grown on the sapphire substrate and the first surface of the first substrate using a first bonding agent; (c) joining the second surface of the first substrate of the joined body and the first surface of the second substrate using a second bonding agent; (d) processing the second surface of the sapphire substrate in the resulting conjugate of step (c) and then separating the second substrate; (e) separating the bonded body from which the second substrate as a result of step (d) is separated into unit chips; And (f) bonding the second surface of the processed sapphire substrate in the unit chip to the lead frame, and then separating the first substrate. In this case, when the bonding force needs to be improved in the bonding (f) of the second surface of the sapphire substrate and the lead frame, the second surface of the sapphire substrate before the step (e) of separating the bonded body of the sapphire substrate and the first substrate into unit chips. Au and Ag-based metals can be vacuum deposited.
이하, 본 발명의 제조방법 중 가장 차별화된 특징부, 예컨대 사파이어 기판의 가공 단계를 상세히 설명하고자 한다. 이때, 본 발명은 제 1 기판, 제 2 기판 접합시 사용되는 접합제로서 서로 상이한 물성, 예컨대 용융점, 용매에 대한 선택적 용해성 등을 갖는 접합제들을 사용하게 되면, 상기 접합체로부터 제 1 기판과 제 2 기판을 순차적으로 용이하게 분리할 수 있다는 또 다른 특징이 있다.Hereinafter, the processing steps of the most differentiated features, such as sapphire substrate of the manufacturing method of the present invention will be described in detail. In this case, the present invention is to use a bonding agent having different physical properties, such as melting point, selective solubility in a solvent, etc. as a bonding agent used when bonding the first substrate, the second substrate, the first substrate and the second substrate from the assembly Another feature is that the substrate can be easily separated sequentially.
1) 제 1 기판의 홈 형성 단계(도 3a 참조)1) groove formation step of the first substrate (see FIG. 3A)
사파이어 기판과 동일하거나 또는 큰 제 1 기판을 당 업계에 통상적인 방법, 예컨대 다이싱(dicing) 및/또는 스크라이빙(scribing)을 통해 홈을 형성한다. 이때, 홈의 간격 및 깊이는 전술한 바와 동일하다.The first substrate, which is the same or larger than the sapphire substrate, is formed with grooves through methods conventional in the art, such as dicing and / or scribing. At this time, the spacing and depth of the grooves are the same as described above.
일례로, 다이아몬드 팁에 의한 스크라이빙 공정시, 폭과 깊이를 임의로 조절하기 곤란하나, 폭과 깊이를 각각 2㎛ 및 1 내지 10㎛으로 조절할 수 있다. 또한, 레이저에 의한 스크라이빙 공정시, 대체로 50㎛ 이하로 전체 웨이퍼 깊이의 절반 정도까지 커팅할 수 있다. 레이저는 파워가 높을수록 홈의 폭이 넓어지는 경향이 있으나, 파워 조절로 인해 폭과 깊이를 조절할 수 있다는 장점이 있다.For example, in the scribing process using a diamond tip, it is difficult to arbitrarily adjust the width and depth, but the width and depth may be adjusted to 2 μm and 1 to 10 μm, respectively. In addition, during the scribing process by the laser, it is possible to cut up to about half of the total wafer depth to about 50 μm or less. Lasers tend to have wider grooves with higher power, but they have the advantage of being able to adjust width and depth due to power control.
2) 제 1 기판의 접합 단계(도 3b 및 도 3c 참조) 2) bonding of the first substrate (see FIGS. 3B and 3C);
사파이어 기판상에 성장된 발광다이오드부와 제 1 기판의 제 1 면을 제 1 접합제를 사용하여 접합시킨다. 이때, 발광다이오드부가 성장된 사파이어 기판과 제 1 기판을 접합하는데 사용할 수 있는 제 1 접합제는 당 업계에 알려진 통상적인 접합 물질, 예컨대 상온에서 고체 상태인 고분자 물질을 사용할 수 있다. 이와 같이, 제 1 접합제를 사용하여 접합된 사파이어 기판과 제 1 기판과의 접합체 형태는 도 3c와 같다.The light emitting diode portion grown on the sapphire substrate and the first surface of the first substrate are bonded using the first bonding agent. In this case, the first bonding agent that may be used to bond the sapphire substrate and the first substrate on which the light emitting diode portion is grown may use a conventional bonding material known in the art, such as a polymer material in a solid state at room temperature. Thus, the bonded form of the sapphire substrate and the 1st board | substrate joined using the 1st bonding agent is as FIG. 3C.
3) 제 2 기판의 접합 단계 (도 3d 참조)3) bonding step of the second substrate (see Fig. 3d)
제 1 기판의 제 2면과 제 2 기판의 제 1면을 제 2 접합제를 사용하여 접합시킨다. 이와 같이 사파이어 기판과 제 1 기판의 접합체 중 제 1 기판의 제 2면과 제 2 기판의 제 1면이 접합된 단면은 도 3d와 같다. The second surface of the first substrate and the first surface of the second substrate are bonded using the second bonding agent. Thus, the cross section where the 2nd surface of the 1st board | substrate and the 1st surface of the 2nd board | substrate of the junction body of a sapphire substrate and a 1st board | substrate are joined is as FIG. 3D.
제 2 기판 역시 사파이어 기판을 고정시켜주는 역할만 한다면 이의 재질, 크기나 형태는 특별한 제한이 없다. 특히, 상기 제 2 기판은 통상적으로 래핑 및 폴리싱 장비에 부착된 형태로 사용되므로, 가능한 사용하고자 하는 래핑 및 폴리싱 장비의 규격에 따라 적절히 결정될 수 있다. 제 2 기판의 바람직한 두께 범위는 2 내지 5cm 정도이며, 이의 비제한적인 예로는 세라믹 블록 등이 있다. As long as the second substrate also serves to fix the sapphire substrate, the material, size or shape thereof is not particularly limited. In particular, since the second substrate is typically used in a form attached to the lapping and polishing equipment, it may be appropriately determined according to the specifications of the lapping and polishing equipment to be used as much as possible. The preferred thickness range of the second substrate is about 2 to 5 cm, and non-limiting examples thereof include ceramic blocks and the like.
사파이어 기판과 제 1 기판과의 접합체와 제 2 기판을 접합하는데 사용할 수 있는 제 2 접합제는 전술한 바와 같이 상온에서 고체 상태인 고분자 물질을 사용할 수 있다. As described above, the second bonding agent that can be used to bond the sapphire substrate with the first substrate and the second substrate may be a high molecular material at room temperature as described above.
이때, 사파이어 기판과의 접합체로부터 제 1 기판과 제 2 기판을 순서에 따 라 선택적으로 분리하기 위해서, 제 1 접합제와 제 2 접합제는 서로 상이한 물성, 예컨대 용융점, 용매에 대한 선택적 용해성 등을 갖는 것이 요구된다. At this time, in order to selectively separate the first substrate and the second substrate from the bonding body with the sapphire substrate in order, the first bonding agent and the second bonding agent may have different physical properties such as melting point, selective solubility in solvent, and the like. To be required.
즉, 도 3d에 나타난 사파이어 기판 - 제 1 접합제 층 - 제 1 기판 - 제 2 접합제 층 - 제 2 기판으로 구성된 최종 접합체로부터 제 2 기판을 우선적으로 분리하기 위해서, 제 1 접합제와 구별되는 2 접합제만의 독특한 물성(예, 용융점 또는 특정 용매에 대한 선택적 용해성)을 이용하게 되면, 사파이어 기판과 제 1 기판의 접합은 그대로 유지된 상태로 제 2 기판만을 용이하게 분리할 수 있다. 또한, 제 2 기판을 분리한 이후에도 사파이어 기판은 접합된 제 1 기판에 의해 고정되므로 구조적 안정성이 그대로 유지된다.That is, in order to preferentially separate the second substrate from the final bonded body consisting of the sapphire substrate-the first binder layer-the first substrate-the second binder layer-the second substrate shown in FIG. 3D, it is distinguished from the first binder. By using the unique physical properties of the two binders (eg, melting point or selective solubility in a specific solvent), only the second substrate can be easily separated while the bonding between the sapphire substrate and the first substrate is maintained. In addition, since the sapphire substrate is fixed by the bonded first substrate even after separating the second substrate, structural stability is maintained as it is.
따라서, 상기 제 1 접합제는 추후 사용하는 제 2 접합제와는 용융점이 서로 상이하거나 및/또는 동일한 용매에는 용해되지 않고 서로 다른 용매에 용해되는 물질을 사용하는 것이 적절하다. 이때, 서로 상이한 용융점을 갖는 제 1 접합제와 제 2 접합제를 사용할 경우, 제 1 접합제는 제 2 접합제의 용융점보다 높은 용융점을 갖는 물질일 수 있다. 사용 가능한 제 1 접합제의 비제한적인 예로는 폴리 메틸 메타크릴레이트(poly methyl methacrylate: PMMA) 등이 있으며, 제 2 접합제의 비제한적인 예로는 왁스(shift wax) 등이 있다. Therefore, it is appropriate to use a material in which the first binder is different from the second binder to be used later and / or does not dissolve in the same solvent but is dissolved in different solvents. In this case, when the first bonding agent and the second bonding agent having different melting points are used, the first bonding agent may be a material having a melting point higher than the melting point of the second bonding agent. Non-limiting examples of first binders that can be used include poly methyl methacrylate (PMMA) and the like, and non-limiting examples of second binders include shift waxes and the like.
상기 제 1 기판의 접합 단계와 제 2 기판의 접합 단계는 전술한 접합제들을 사용하면서 열, 압력 또는 열과 압력을 가하여 진행할 수 있다. 이때, 온도 범위는 사용하는 접합제의 용융점 또는 그보다 높기만 하면 특별한 제한이 없으나, 발광다이오드 소자에 영향을 주지 않는 약 250℃ 이하의 온도가 바람직하며, 압력 범위 역시 특별한 제한이 없다. 일례로, 접합시에는 열을 가하여 용융시켜 접합한 후 온도를 내리면 된다. The bonding of the first substrate and the bonding of the second substrate may be performed by applying heat, pressure, or heat and pressure while using the above-described bonding agents. At this time, the temperature range is not particularly limited as long as the melting point of the binder used or higher than the above, but a temperature of about 250 ° C. or less that does not affect the light emitting diode device is preferable, and the pressure range is not particularly limited. For example, at the time of joining, heat may be applied by melting to reduce the temperature after joining.
4) 사파이어 기판의 가공 단계 (도 3e 참조)4) processing step of the sapphire substrate (see Fig. 3e)
상기 단계 (3)의 결과물인 최종 접합체 중 사파이어 기판의 제 2면을 가공, 예컨대 그라인딩, 래핑 및 폴리싱 처리한다. 이때 그라인딩 공정은 사파이어 기판 두께를 목표로 하는 두께 정도로 빠른 속도로 갈아내는 것이며, 이후 래핑 및 폴리싱 등의 공정은 갈아낸 표면을 경면(鏡面) 처리하는 것이다. 사파이어 기판의 뒷면이 경면(鏡面)이어야 하는 이유는, 이후의 공정인 스크라이빙(scribing) 및 브레이킹(breaking) 공정시 사파이어 후면(後面)을 통하여 전면(前面)에 있는 발광 다이오드부의 패턴을 인식하기 위해서이다. The second surface of the sapphire substrate in the final assembly resulting from step (3) is processed, such as grinding, lapping and polishing. At this time, the grinding process is to grind at a speed as fast as the target thickness of the sapphire substrate, and the lapping and polishing processes are then mirror-polished the ground surface. The reason why the back surface of the sapphire substrate should be mirror surface is to recognize the pattern of the light emitting diode part on the front surface through the back surface of the sapphire during the scribing and breaking process, which is a subsequent process. To do that.
제 2 기판은 종래 기술과 동일하게 사파이어 기판을 얇게 가공하는 그라인딩, 래핑 및 폴리싱 공정시까지 사파이어 기판을 고정해주는 반면, 제 1 기판은 단위칩을 형성하고 이후 리드프레임에 접합하기까지 사파이어 기판과 접합된 상태로 존재하기 때문에, 종래 사파이어 가공 기술의 한계인 80㎛ 이하, 바람직하게는 5 내지 80㎛ 범위, 보다 바람직하게는 40 ㎛ 이하의 두께를 갖도록 사파이어 기판을 가공 처리할 수 있다. 이와 같이 본 발명은 종래 사파이어 기판 두께보다 얇은 두께를 갖는 사파이어 기판의 제공을 통해, 발광다이오드 소자의 열방출 효율 증대를 구현할 수 있다. 이와 같은 과정은 도 3과 같이 도시될 수 있다. The second substrate is fixed to the sapphire substrate until the grinding, lapping and polishing process of thinly processing the sapphire substrate as in the prior art, while the first substrate is bonded with the sapphire substrate until the unit chip is formed and then bonded to the lead frame Because of the presence of the sapphire, the sapphire substrate can be processed to have a thickness of 80 µm or less, preferably in the range of 5 to 80 µm, more preferably 40 µm or less, which is the limit of the conventional sapphire processing technique. As described above, the present invention can provide an increase in heat dissipation efficiency of the light emitting diode device by providing a sapphire substrate having a thickness thinner than that of the conventional sapphire substrate. Such a process may be illustrated in FIG. 3.
5) 제 2 기판 분리(도 3f 참조)5) Removing the second substrate (see Figure 3f)
제 2 접합제에 선택적인 용매를 사용하거나 및/또는 제 2 접합제의 용융점 이상의 온도를 가함으로써, 사파이어 기판-제 1 기판-제 2 기판의 접합체로부터 제 2 기판을 용이하게 분리할 수 있다. 일례로, 분리시에는 열을 가하여 제 2 기판을 분리시킨 후 온도를 내리게 되며, 이때 표면에 부착되어 있는 잔여 접합물질은 알코올, 아세톤 등의 유기 용매를 사용하여 녹여낸다.이때, 제 2 기판이 분리된 이후에도 사파이어 기판은 제 1 기판에 의해 그대로 고정된다. By using an optional solvent in the second binder and / or by applying a temperature above the melting point of the second binder, the second substrate can be easily separated from the conjugate of the sapphire substrate-first substrate-second substrate. For example, in the separation, the second substrate is separated by applying heat, and then the temperature is lowered. At this time, the remaining bonding material adhering to the surface is melted using an organic solvent such as alcohol or acetone. Even after being separated, the sapphire substrate is fixed as it is by the first substrate.
6) 단위칩 분리 단계6) Unit chip separation step
경면 처리된 사파이어 기판면을 스크라이빙한다. 제 1 기판은 이미 스크라이빙 처리되어 있으므로 다이싱하거나 스크라이빙 처리할 필요가 없다. 이후 브레이킹을 수행하면 단위칩으로 분리된다. 일반적으로 스크라이빙(scribing)은 끝이 뾰족하고 강도가 우수한 다이아몬드 팁이나 레이저로 웨이퍼 표면에 선을 긋는 작업을 말하고, 브레이킹(breaking)은 스크라이빙에서 그어진 선을 따라 충격을 주어 절단하는 작업을 말한다. The surface of the mirror-treated sapphire substrate is scribed. Since the first substrate is already scribed, there is no need to dicing or scribing. After breaking, it is separated into unit chips. In general, scribing refers to drawing a line on the surface of a wafer with a diamond tip or laser having a sharp tip and high strength, and breaking refers to cutting by impacting along a line drawn in scribing. Say
7) 리드프레임과의 접합 및 제 1 기판 분리7) Bonding to the Leadframe and Separating the First Substrate
가공된 사파이어 기판의 제 2면을 리드프레임에 접합시킨 후, 제 1 기판을 분리한다. 사파이어 기판과 리드프레임의 접합에는 당 업계에 알려진 접합이 용이한 물질을 사용할 수 있으며, 이의 비제한적인 예로는 은 페이스트(siver paste), 솔더(solder) 등이 있다. 또한, 접합력 개선을 위해서 필요에 따라 사파이어 기판면에 금속층을 진공 증착할 수 있다. 이때, 접합 물질로 AgSn, AuSn 등의 금속 박막을 증착하여 접합 금속으로 이용할 수 있는데, 금속 박막을 증착한다면 적어도 브레이킹 단계 이전에 수행하는 것이 적절하다.After bonding the second surface of the processed sapphire substrate to the lead frame, the first substrate is separated. Bonding the sapphire substrate and the lead frame may be a material that is easily known in the art, and non-limiting examples thereof include silver paste, solder, and the like. In addition, in order to improve the bonding strength, a metal layer may be vacuum deposited on the sapphire substrate surface as necessary. In this case, a metal thin film such as AgSn, AuSn, or the like may be deposited as a bonding metal. If the metal thin film is deposited, at least before the braking step is appropriate.
상기와 같이 리드프레임 상에 부착된 사파이어 기판과 제 1 기판의 접합체에, 제 1 접합체를 선택적으로 용해시킬 수 있는 용매를 사용하거나 및/또는 제 1 접합체의 용융점 이상의 온도를 가하면, 상기 사파이어 기판과 제 1 기판의 접합체로부터 제 1 기판을 용이하게 분리할 수 있다. 이때, 제 1 기판이 분리되더라도 사파이어 기판은 이미 리드프레임에 완전히 접합된 상태이므로, 사파이어 기판의 구조적 안정성은 그대로 유지된다. As described above, when a solvent capable of selectively dissolving the first bonded body and / or a temperature above the melting point of the first bonded body is added to the bonded body of the sapphire substrate and the first substrate attached on the lead frame, the sapphire substrate and The first substrate can be easily separated from the joined body of the first substrate. At this time, even if the first substrate is separated, since the sapphire substrate is already completely bonded to the lead frame, the structural stability of the sapphire substrate is maintained as it is.
8) 와이어 본딩8) wire bonding
다음으로, 사파이어 기판상에 제작된 발광다이오드부 중 n-오믹 접촉 금속층과 p-오믹 접촉 금속층을 각각 금(gold) 와이어 본딩을 통해 외부 전원과 연결하면 하기 도 1과 같은 전면발광형 발광다이오드 소자가 제작된다. 이때, 도 1의 리드프레임 형상은 저출력용의 발광다이오드 소자 제작에 주로 이용되는 램프형이며, 고출력의 경우에는 리드프레임의 형상이 표면실장형(SMD) 등이 된다. Next, when the n-omic contact metal layer and the p-omic contact metal layer of the light emitting diode parts fabricated on the sapphire substrate are connected to an external power source through gold wire bonding, the front light emitting diode device as shown in FIG. Is produced. In this case, the shape of the lead frame of FIG. 1 is a lamp type mainly used for fabricating a light emitting diode device for low output, and in the case of a high output, the shape of the lead frame is a surface mount type (SMD) or the like.
9) 몰딩 단계9) Molding Step
이후 에폭시와 같은 몰딩재, 형광체 또는 형광체가 혼합된 몰딩재를 씌우면 발광 다이오드 소자의 제작이 완료된다.Subsequently, when a molding material such as epoxy, a fluorescent material or a molding material mixed with a phosphor is covered, the manufacturing of the light emitting diode device is completed.
전술한 바와 같이 구성된 발광다이오드 소자는 하기와 같은 원리에 의해 작동될 수 있다. 즉, 외부 전원과 연결된 와이어를 통해 특정 전압이 인가되면, n형 도전성 패드부, n-형 오믹 접촉 금속, n형층을 통해 음극이 연결되고, p형 도전성 패드부, p-형 오믹 접촉 금속, p형층을 통해 양극이 연결되어 전류가 주입된다. 이로 인해 활성층에서는 전자와 정공이 서로 재결합하면서 활성층의 밴드갭 또는 에 너지 레벨 차이에 해당하는 만큼의 에너지를 갖는 빛을 발광하게 된다. The light emitting diode element constructed as described above can be operated by the following principle. That is, when a specific voltage is applied through a wire connected to the external power source, the negative electrode is connected through the n-type conductive pad portion, the n-type ohmic contact metal, the n-type layer, the p-type conductive pad portion, the p-type ohmic contact metal, The anode is connected through the p-type layer to inject current. As a result, in the active layer, electrons and holes recombine with each other to emit light having an energy corresponding to the band gap or energy level difference of the active layer.
상기에 제시된 본 발명의 사파이어 기판 가공 기술을 이용할 경우, 단순한 제작 공정, 낮은 생산 단가, 높은 양산성 등의 장점을 가진 전면발광형 고출력 발광 다이오드 제작이 가능하다. 특히 열방출이 개선되어 소자의 신뢰성이 확보되므로, 향후 방대한 시장 형성이 예측되는 LCD TV용 광원 및 조명 기기 등의 응용 제품 제작에 강점을 가질 수 있다. 본 발명에 따른 사파이어 기판의 가공기술 구현으로 인하여 고출력 발광 다이오드의 제작에 획기적인 전환점이 될 수 있다. When using the sapphire substrate processing technology of the present invention presented above, it is possible to manufacture a top-emitting high-power LED having advantages such as a simple manufacturing process, low production cost, high mass production. In particular, since the heat dissipation is improved and the reliability of the device is secured, it may have strength in manufacturing application products such as light sources and lighting devices for LCD TVs, which are expected to form a huge market in the future. Due to the implementation of the processing technology of the sapphire substrate according to the present invention it can be a breakthrough turning point in the manufacture of high-power LEDs.
전술한 사파이어 가공 기술을 이용한 본 발명의 전면 발광형 발광다이오드 소자의 제조방법의 바람직한 일 실시예로는, 발광 다이오드 결정 구조가 성장된 사파이어 기판을 리드프레임에 올린 후 양(兩) 전극(11, 12)을 형성시키고 이들을 각각 외부 전원에 연결하는 방식에 의하여 제조되며, 각 공정은 하기와 같이 구성될 수 있다.According to a preferred embodiment of the method of manufacturing the top-emitting LED device of the present invention using the sapphire processing technique described above, after the sapphire substrate on which the LED crystal structure is grown is placed on the lead frame, the
(1) 사파이어 기판 상에 발광다이오드부 성장 단계(1) growing light emitting diode part on sapphire substrate
우선, 금속유기화학기상증착법(metal organic chemical vapor deposition: MOCVD) 등의 방법을 사용하여 n형층, 활성층(일명 발광층), p형층이 차례로 적층된 사파이어 기판(10)을 준비한다. 이때, 상기 n형층, 활성층, p형층은 당 업계에 알려진 통상적인 질화갈륨계 화합물, 예컨대 GaN, GaAlN, InGaN, InAlGaN 또는 이들의 혼합물 등을 사용하여 형성시킬 수 있으며, 필요에 따라 이들 화합물 반도체층과 사파이어 기판 사이에 버퍼층을 형성할 수도 있다. First, a
(2) 식각 단계(2) etching step
소정의 영역에 해당하는 p형층과 활성층을 건식 에칭하여 n형층의 일부 상면을 노출시킨다. The p-type layer and the active layer corresponding to the predetermined region are dry etched to expose a portion of the upper surface of the n-type layer.
(3) n-오믹 접촉 금속 형성 단계(3) n-omic contact metal forming step
식각 처리를 통해 드러난 n형층 표면에 소정의 전압을 인가하기 위한 n-형 오믹 접촉 금속을 증착시킨다. An n-type ohmic contact metal is deposited to apply a predetermined voltage to the n-type layer surface exposed through the etching process.
(4) p-오믹 접촉 금속 또는 투광성 p-오믹 접촉 금속 형성 단계(4) forming a p-omic contact metal or a translucent p-omic contact metal
발광다이오드부 상부인 p형층 표면에 진공 증착으로 투광성 p-오믹 접촉 금속을 형성시키고 열처리를 수행한 후, 와이어 본딩을 위한 p-오믹 접촉 금속을 형성하여 p-오믹 접촉을 형성한다. 보다 간편한 제작을 위해서는 상기 식각 단계(2) 수행 후, 투광성 p-오믹 접촉 금속을 형성시키고 이어서 열처리를 수행한 후 n-오믹 접촉 금속과 p-오믹 접촉 금속을 동시에 형성시킬 수도 있다.After forming a light-transmissive p-omic contact metal by vacuum deposition on the surface of the p-type layer on the light emitting diode portion and performing heat treatment, a p-omic contact metal for wire bonding is formed to form a p-omic contact. For easier fabrication, after performing the etching step (2), a light-transmissive p-omic contact metal may be formed, followed by heat treatment, and then an n-omic contact metal and a p-omic contact metal may be simultaneously formed.
(5) 제 1 기판의 홈 형성 단계 (도 3a 참조)(5) groove forming step of the first substrate (see FIG. 3A)
전술한 바와 같이, 제 1 기판의 한면 또는 양면상에 당 업계에 알려진 통상적인 방법에 따라 하나 이상의 홈을 일정 간격으로 형성한다.As described above, one or more grooves are formed at regular intervals on one or both sides of the first substrate according to conventional methods known in the art.
(6) 제 1 기판의 접합 단계 (도 3b 및 도 3c 참조)(6) Bonding step of the first substrate (see FIGS. 3B and 3C)
전술한 바와 같이, 사파이어 기판상에 성장된 발광다이오드부와 한면 또는 양면 상에 하나 이상의 홈이 일정 간격으로 형성된 제 1 기판의 제 1면을 제 1 접합제를 사용하여 접합시킨다.As described above, the light emitting diode portion grown on the sapphire substrate and the first surface of the first substrate on which one or more grooves are formed at regular intervals on one or both surfaces are bonded using a first bonding agent.
(7) 제 2 기판의 접합 단계 (도 3d 참조)(7) bonding step of the second substrate (see FIG. 3D)
전술한 바와 같이, 제 1 기판의 제 2면과 제 2 기판의 제 1면을 제 2 접합제 를 사용하여 접합시킨다.As mentioned above, the 2nd surface of a 1st board | substrate and the 1st surface of a 2nd board | substrate are bonded together using a 2nd bonding agent.
(8) 사파이어 기판면의 가공(폴리싱) 단계 (도 3e 참조)(8) Machining (Polishing) Step of Sapphire Substrate Surface (See FIG. 3E)
전술한 본 발명의 사파이어 가공 기술에 따라 원하는 두께 범위로 가공한다. The sapphire processing technique of the present invention described above is processed to a desired thickness range.
(9) 제 2 기판 분리 (도 3f 참조)(9) separating the second substrate (see Figure 3f)
전술한 바와 같이, 제 2 접합제에 선택적인 용매를 사용하거나 및/또는 제 2 접합제의 용융점 이상의 온도를 가하여 제 2 기판을 분리한다.As described above, the second substrate is separated by using an optional solvent in the second binder and / or by applying a temperature above the melting point of the second binder.
(10) 단위칩 분리 단계 (10) unit chip separation step
전술한 본 발명의 사파이어 가공 기술에 따라 제 1 기판과 가공된 사파이어 기판의 접합체를 스크라이빙/브레이킹 처리하여 단위 발광다이오드 칩(chip)을 형성한다. According to the sapphire processing technology of the present invention described above, a unit light emitting diode chip is formed by scribing / breaking the bonded body of the first substrate and the processed sapphire substrate.
(11) 리드프레임 접합 및 제 1 기판 분리 단계(11) Leadframe Bonding and First Substrate Separation Steps
단위칩 형태로 사파이어 기판의 제 2면(가공면)을 발광다이오드 패키징을 위한 리드프레임에 접합시킨다. 접합에는 당 분야에 알려진 접합제, 예컨대 은 페이스트(silver paste), 솔더(solder), Sn 계열의 저융점 합금 박막, 혹은 In 계열의 저융점 합금 박막 등이 사용될 수 있다. 이후 전술한 바와 같이 제 1 기판을 제거한다.A second surface (processing surface) of the sapphire substrate in the form of a unit chip is bonded to a lead frame for packaging a light emitting diode. A bonding agent known in the art may be used, for example, silver paste, solder, Sn-based low melting alloy thin film, or In-based low melting alloy thin film. Thereafter, as described above, the first substrate is removed.
(12) 와이어 본딩 및 몰딩재 처리 단계(12) wire bonding and molding material processing step
양극 및 음극 결선을 위한 금(gold) 와이어 본딩을 수행한 후, 에폭시와 같은 몰딩재 또는 형광체가 혼합된 몰딩재를 씌워서 발광다이오드 제작을 완료한다.After performing gold wire bonding for anode and cathode connection, a light emitting diode is fabricated by covering a molding material such as epoxy or a molding material in which phosphors are mixed.
상기 제시된 발광다이오드 소자의 제조 방법은 바람직한 일 실시 형태를 든 것에 불과하며, 이에 의해 본 발명이 제한되는 것은 아니다. The method of manufacturing the above-described light emitting diode device is merely a preferred embodiment, and the present invention is not limited thereto.
본 발명은 상기와 같이 제조된 발광다이오드 소자를 제공한다. 이때, 본 발명의 발광다이오드 소자는 당 업계에 알려진 통상적인 발광 다이오드 소자, 예컨대 청색 질화물계 발광다이오드 소자 뿐만 아니라 다른 모든 파장의 발광다이오드 소자를 포함하며, 사파이어 기판을 일 구성 요소로 하는 모든 발광다이오드 소자에 적용 가능하다.The present invention provides a light emitting diode device manufactured as described above. In this case, the light emitting diode device of the present invention includes not only conventional light emitting diode devices known in the art, such as blue nitride-based light emitting diode devices, but also light emitting diode devices of all other wavelengths, and all light emitting diodes having one component as a sapphire substrate. Applicable to the device.
또한, 본 발명은 상기와 같은 방법에 따라 제조되는 발광다이오드 소자를 구비하는 발광 장치를 제공한다. 상기 발광 장치는 발광다이오드 소자를 구비하는 모든 발광 장치를 포함하며, 일례로 조명 장치, 표시부, 살균 램프, 디스플레이부 등이 있다.The present invention also provides a light emitting device having a light emitting diode device manufactured according to the above method. The light emitting device includes all light emitting devices including light emitting diode elements. Examples of the light emitting device include a lighting device, a display unit, a germicidal lamp, and a display unit.
이하, 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 더욱 상세하게 설명한다. 그러나, 본 발명은 하기 실시예에 의해 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail by explaining preferred embodiments of the present invention. However, the present invention is not limited by the following examples.
실시예 1 Example 1
1-1. 실리콘 웨이퍼의 홈 형성1-1. Groove formation of silicon wafer
2인치 실리콘 웨이퍼의 전면에 다이싱 장비를 이용하여 실리콘 웨이퍼 전체 두께의 약 26% 깊이로 다이싱하였다. 실리콘 웨이퍼의 두께가 380 ㎛ 이었으므로 다이싱한 깊이는 약 100 ㎛ 이었고 다이싱된 폭은 다이싱 블레이드의 폭인 약 50 ㎛이었다. 실리콘 웨이퍼 상의 다이싱된 주기는 1 mm 이었으며 한쪽 방향으로 웨이퍼 전체를 다이싱한 후 90도 회전시켜 다시 웨이퍼 전체를 다이싱하여 최종적으로 제작될 발광다이오드 칩의 크기인 1×1 mm2 와 일치되게 하였다. Dicing equipment was used to dicing the surface of the 2-inch silicon wafer to about 26% depth of the total thickness of the silicon wafer. Since the thickness of the silicon wafer was 380 μm, the dicing depth was about 100 μm and the dicing width was about 50 μm, which is the width of the dicing blade. The dicing period on the silicon wafer was 1 mm, and the whole wafer was diced in one direction, rotated 90 degrees, and the whole wafer was diced again to match the size of the light emitting diode chip 1 × 1 mm 2 to be finally manufactured. It was.
1-2. 사파이어 기판과 실리콘 웨이퍼 접합1-2. Sapphire Substrate and Silicon Wafer Bonding
질화갈륨계 발광다이오드부가 제작된 2 인치 사파이어 기판을 제 1 접합제로 PMMA를 사용하여 250 ㎛ 두께를 가진 2 인치 실리콘 웨이퍼에 접합시켰다. 접합시 실리콘 웨이퍼의 다이싱된 선과 사파이어 기판을 최종적으로 단위 발광다이오드로 자를 선을 일치시켜 정렬하였다. 이때, PMMA를 이염화에탄(Dichloroethane)에 약 30%의 농도로 녹여서 실리콘 웨이퍼의 전면에 스핀 코팅하였으며, 코팅된 실리콘 웨이퍼를 110℃에서 10 분간 건조하여 이염화에탄을 증발시키고, 실리콘 웨이퍼 표면 중 PMMA가 코팅된 면을 사파이어 웨이퍼의 발광다이오드부 면(面)에 프레스를 이용하여 180℃에서 압착하여 접착시켰다. A 2 inch sapphire substrate on which a gallium nitride based light emitting diode portion was produced was bonded to a 2 inch silicon wafer having a thickness of 250 μm using PMMA as the first bonding agent. At the time of bonding, the diced line of the silicon wafer and the sapphire substrate were finally aligned by matching the lines cut with a unit light emitting diode. At this time, PMMA was dissolved in dichloroethane at a concentration of about 30% and spin-coated on the front surface of the silicon wafer. The coated silicon wafer was dried at 110 ° C. for 10 minutes to evaporate ethane dichloride, and The surface coated with PMMA was bonded to the surface of the light emitting diode portion of the sapphire wafer by pressing at 180 ° C. using a press.
1-3. 세라믹 블록과 접합1-3. Bonding with ceramic blocks
이어서, 세라믹 블록을 125℃로 가열하고 접합시킬 부분에 왁스(Shift wax)를 올려 녹였다. 상기 왁스는 종래의 기술에 의한 사파이어 기판의 가공에 있어서 사파이어 기판과 세라믹 블록의 접착에 일반적으로 사용되는 제품으로서, 상온에서는 고체이나 125℃ 정도의 온도에서는 액체로 변한다. 녹은 왁스에 사파이어가 접착된 실리콘 웨이퍼의 뒷면을 접착시킨 후 프레스로 압착하면서 상온으로 식혀 세라믹 블록과의 접착을 완성하였다. Subsequently, the ceramic block was heated to 125 ° C. and a wax was placed on the portion to be bonded to melt the wax. The wax is a product generally used for bonding the sapphire substrate and the ceramic block in the processing of the sapphire substrate according to the prior art, it is a solid at room temperature, but turns into a liquid at a temperature of about 125 ℃. After bonding the back side of the silicon wafer to which the sapphire is bonded to the melted wax, it was cooled to room temperature while pressing with a press to complete adhesion with the ceramic block.
1-4. 사파이어 기판의 제 2면(후면) 가공1-4. Second surface (rear) processing of sapphire substrate
사파이어 기판의 뒷면을 다이아몬드 정반을 이용하여 갈아낸 후 래핑 (lapping) 및 폴리싱(polishing) 처리하여 사파이어 기판의 두께를 약 35 ㎛ 정도의 두께로 가공하였다. The back surface of the sapphire substrate was ground using a diamond plate, and then wrapped and polished to process the sapphire substrate to a thickness of about 35 μm.
1-5. 세라믹 블록 제거1-5. Ceramic block removal
세라믹 블록을 제거하기 위하여, 세라믹 블록을 다시 125℃ 정도의 온도로 가열하여 왁스를 녹이고 이로부터 사파이어 기판과 실리콘 웨이퍼 접합체를 분리하였다. 실리콘 웨이퍼에 남은 잔여 왁스는 알코올을 이용하여 세척하였다. 이때 실리콘 웨이퍼와 사파이어 기판을 접착시킨 PMMA는 전혀 반응하지 않고 그대로 유지되었다. In order to remove the ceramic block, the ceramic block was again heated to a temperature of about 125 ° C. to melt the wax, and the sapphire substrate and the silicon wafer assembly were separated therefrom. The remaining wax remaining on the silicon wafer was washed with alcohol. At this time, the PMMA bonded to the silicon wafer and the sapphire substrate did not react at all and remained as it was.
1-6. 단위 발광 다이오드 칩 제조 및 1-6. Module light emitting diode chip manufacturing and 리드프레임Leadframe 접합 join
이어서, 사파이어 기판면을 스크라이빙 및 브레이킹 처리하여 단위 발광 다이오드 칩의 크기로 잘라내었다. 잘라진 발광 다이오드 단위 칩의 사파이어 기판면을 리드프레임에 은페이스트를 이용하여 접합하였다. 접합시 온도는 약 130℃ 정도이었다. Subsequently, the surface of the sapphire substrate was scribed and broken to cut out to the size of the unit light emitting diode chip. The sapphire substrate surface of the cut light emitting diode unit chip was bonded to the lead frame using silver paste. The temperature at the time of joining was about 130 degreeC.
1-7. 실리콘 웨이퍼 제거 및 발광 다이오드 제작1-7. Silicon Wafer Removal and Light Emitting Diode Fabrication
이후 리드프레임을 아세톤에 넣어서 PMMA를 녹여냄과 동시에 실리콘 웨이퍼를 제거하고 추가적인 아세톤 처리로 세정하였다. 노출된 발광 다이오드 구조에 금 와이어 본딩을 수행하고 몰딩하여 발광다이오드 소자 제작을 완료하였다.The leadframe was then placed in acetone to melt the PMMA, remove the silicon wafer and clean it with additional acetone treatment. Gold wire bonding was performed on the exposed LED structure and molding to complete the fabrication of the LED device.
본 발명은 전면발광형 발광 다이오드의 제작에 사용되는 사파이어 기판의 두께를 최소화하는 방법에 관한 것으로, 종래 기술에 의한 전면발광형 구조에 비하여 열방출이 개선되므로 특히 고출력 발광 다이오드의 제작에 유용하게 사용될 수 있다. The present invention relates to a method for minimizing the thickness of a sapphire substrate used in the fabrication of a top-emitting light emitting diode, and is particularly useful in the manufacture of high-power light-emitting diodes because heat dissipation is improved compared to the top-emitting structure according to the prior art. Can be.
Claims (25)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095122926A TWI312204B (en) | 2005-06-27 | 2006-06-26 | Method for preparing light emitting diode device having heat dissipation rate enhancement |
| PCT/KR2006/002478 WO2007001144A1 (en) | 2005-06-27 | 2006-06-27 | Method for preparing light emitting diode device having heat dissipation rate enhancement |
| US11/474,972 US20060289892A1 (en) | 2005-06-27 | 2006-06-27 | Method for preparing light emitting diode device having heat dissipation rate enhancement |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050055783 | 2005-06-27 | ||
| KR1020050055783 | 2005-06-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| KR20060136293A KR20060136293A (en) | 2007-01-02 |
| KR20070000323A KR20070000323A (en) | 2007-01-02 |
| KR100959079B1 true KR100959079B1 (en) | 2010-05-20 |
Family
ID=37868291
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050088430A KR20070000952A (en) | 2005-06-27 | 2005-09-22 | Method for preparing light emitting diode device having heat dissipation rate enhancement |
| KR1020050088435A KR100959079B1 (en) | 2005-06-27 | 2005-09-22 | Light emitting diode device having enhanced heat dissipation and preparation method thereof |
| KR1020050089660A KR100959080B1 (en) | 2005-06-27 | 2005-09-27 | Light emitting diode device having heat dissipation rate enhancement and preparation method thereof |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050088430A KR20070000952A (en) | 2005-06-27 | 2005-09-22 | Method for preparing light emitting diode device having heat dissipation rate enhancement |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050089660A KR100959080B1 (en) | 2005-06-27 | 2005-09-27 | Light emitting diode device having heat dissipation rate enhancement and preparation method thereof |
Country Status (2)
| Country | Link |
|---|---|
| KR (3) | KR20070000952A (en) |
| TW (1) | TWI312204B (en) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900807B1 (en) * | 2007-08-24 | 2009-06-04 | 재단법인서울대학교산학협력재단 | Substrate for semiconductor device, method of fabricating the same and method of fabricating semiconductor device using the substrate |
| JP2017220475A (en) * | 2016-06-03 | 2017-12-14 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2017224724A (en) * | 2016-06-15 | 2017-12-21 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2017224725A (en) * | 2016-06-15 | 2017-12-21 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018010899A (en) * | 2016-07-11 | 2018-01-18 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
| JP2018026386A (en) * | 2016-08-08 | 2018-02-15 | 株式会社ディスコ | Manufacturing method of light-emitting diode chip and light-emitting diode chip |
| JP2018029110A (en) * | 2016-08-17 | 2018-02-22 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
| JP2018041780A (en) * | 2016-09-06 | 2018-03-15 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
| JP2018046064A (en) * | 2016-09-12 | 2018-03-22 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018060946A (en) * | 2016-10-06 | 2018-04-12 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018074111A (en) * | 2016-11-04 | 2018-05-10 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip |
| JP2018074110A (en) * | 2016-11-04 | 2018-05-10 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018074109A (en) * | 2016-11-04 | 2018-05-10 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018148017A (en) * | 2017-03-06 | 2018-09-20 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018148013A (en) * | 2017-03-06 | 2018-09-20 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018148016A (en) * | 2017-03-06 | 2018-09-20 | 株式会社ディスコ | Method for manufacturing light-emitting diode chip and light-emitting diode chip |
| JP2018148015A (en) * | 2017-03-06 | 2018-09-20 | 株式会社ディスコ | Manufacturing method of light-emitting diode chip and light-emitting diode chip |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043242A (en) * | 2002-11-16 | 2004-05-24 | 엘지이노텍 주식회사 | Reflecting structure of light emitting diode and fabrication method of reflecting structure |
| KR20040067283A (en) * | 2003-01-22 | 2004-07-30 | 엘지전자 주식회사 | Light emitting diode and method of manufacturing the same |
| KR20050013048A (en) * | 2003-12-30 | 2005-02-02 | 주식회사 이츠웰 | Light emitting diode with vertical electrode structure and manufacturing method of the same |
-
2005
- 2005-09-22 KR KR1020050088430A patent/KR20070000952A/en not_active Application Discontinuation
- 2005-09-22 KR KR1020050088435A patent/KR100959079B1/en not_active IP Right Cessation
- 2005-09-27 KR KR1020050089660A patent/KR100959080B1/en not_active IP Right Cessation
-
2006
- 2006-06-26 TW TW095122926A patent/TWI312204B/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043242A (en) * | 2002-11-16 | 2004-05-24 | 엘지이노텍 주식회사 | Reflecting structure of light emitting diode and fabrication method of reflecting structure |
| KR20040067283A (en) * | 2003-01-22 | 2004-07-30 | 엘지전자 주식회사 | Light emitting diode and method of manufacturing the same |
| KR20050013048A (en) * | 2003-12-30 | 2005-02-02 | 주식회사 이츠웰 | Light emitting diode with vertical electrode structure and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070000953A (en) | 2007-01-03 |
| TW200703729A (en) | 2007-01-16 |
| TWI312204B (en) | 2009-07-11 |
| KR100959080B1 (en) | 2010-05-20 |
| KR20070000323A (en) | 2007-01-02 |
| KR20070000952A (en) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100959079B1 (en) | Light emitting diode device having enhanced heat dissipation and preparation method thereof | |
| KR20060136293A (en) | Light emitting diode device having enhanced heat dissipation and preparation method thereof | |
| KR100890467B1 (en) | METHOD FOR PRODUCING THIN GaN LIGHT EMITTING DIODE DEVICE | |
| US6746889B1 (en) | Optoelectronic device with improved light extraction | |
| EP1727218B1 (en) | Method of manufacturing light emitting diodes | |
| TWI284431B (en) | Thin gallium nitride light emitting diode device | |
| JP2020074419A (en) | Wavelength conversion semiconductor light emitting device | |
| JP2005108863A (en) | Vertical gallium nitride light emitting diode and its manufacturing method | |
| TW201526280A (en) | LED and light emitting device | |
| CN101150156A (en) | Lighting component and its making method | |
| KR100613273B1 (en) | Light emitting diode with vertical electrode structure and manufacturing method of the same | |
| US9018643B2 (en) | GaN LEDs with improved area and method for making the same | |
| KR100889569B1 (en) | GaN-based Light Emitting Diode and method for fabricating the same | |
| CN102185046A (en) | Method for manufacturing gallium nitride-based LED (Light Emitting Diode) with vertical structure | |
| KR101308127B1 (en) | Method of manufacturing light emitting didoes | |
| KR20070039195A (en) | Semiconductor device having advanced thermal stability and preparation method thereof | |
| KR20070014691A (en) | Method of manufacturing a light emitting diode for a vertical type electrode | |
| KR100934636B1 (en) | Method for light emitting diode device and intermediate therefor | |
| KR101648809B1 (en) | Light emitting device, light emitting device package and method for fabricating the same | |
| WO2006065046A1 (en) | Thin gallium nitride light emitting diode device | |
| KR100714637B1 (en) | Method for manufacturing vertical structure light emitting diode | |
| KR100631416B1 (en) | Method for forming vertically structured gan type light emitting diode device | |
| KR20040067397A (en) | Method for manufacturing semiconductor light emitting diode | |
| KR20060131325A (en) | Manufacturing process of light emitting diode using sin layer | |
| TW200418198A (en) | Light emitting diode and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130509 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140514 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150508 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |