KR100889569B1 - GaN-based Light Emitting Diode and method for fabricating the same - Google Patents

GaN-based Light Emitting Diode and method for fabricating the same Download PDF

Info

Publication number
KR100889569B1
KR100889569B1 KR1020070093673A KR20070093673A KR100889569B1 KR 100889569 B1 KR100889569 B1 KR 100889569B1 KR 1020070093673 A KR1020070093673 A KR 1020070093673A KR 20070093673 A KR20070093673 A KR 20070093673A KR 100889569 B1 KR100889569 B1 KR 100889569B1
Authority
KR
South Korea
Prior art keywords
nitride
semiconductor layer
based semiconductor
substrate
scattering
Prior art date
Application number
KR1020070093673A
Other languages
Korean (ko)
Other versions
KR20090028229A (en
Inventor
오재응
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Priority to KR1020070093673A priority Critical patent/KR100889569B1/en
Priority to PCT/KR2008/004800 priority patent/WO2009035218A2/en
Publication of KR20090028229A publication Critical patent/KR20090028229A/en
Application granted granted Critical
Publication of KR100889569B1 publication Critical patent/KR100889569B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 구조적 결함을 최소화함과 함께 광추출 효율(light extraction efficiency)을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법에 관한 것으로서, 본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)와, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c) 및 상기 산란 유도 패턴이 제거된 상태에서 LLO(Laser Lift Off) 방법을 통해 상기 기판과 질화물계 반도체층을 분리하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 한다. The present invention relates to a nitride-based light emitting device capable of maximizing light extraction efficiency and minimizing structural defects of a nitride-based light emitting device when the substrate and the nitride-based light emitting device are separated. The method of manufacturing a nitride-based light emitting device according to the present invention comprises the steps of (a) forming a plurality of scattering induction pattern spaced at a predetermined interval on the substrate, and comprises a plurality of layers on the front surface of the substrate including the scattering induction pattern (B) growing a nitride based semiconductor layer, forming a scattering guide groove in the nitride based semiconductor layer by removing the scattering induction pattern, and LLO (Laser Lift) in a state in which the scattering induction pattern is removed. It is characterized in that it comprises a step (d) of separating the substrate and the nitride-based semiconductor layer through the method.

질화물계, 발광소자 Nitride, Light Emitting Device

Description

질화물계 발광소자 및 그 제조방법{GaN-based Light Emitting Diode and method for fabricating the same}Nitride-based light emitting device and its manufacturing method {GaN-based Light Emitting Diode and method for fabricating the same}

본 발명은 질화물계 발광소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 구조적 결함을 최소화함과 함께 광추출 효율(light extraction efficiency)을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법에 관한 것이다. The present invention relates to a nitride-based light emitting device and a method of manufacturing the same, and more particularly, to minimize the structural defects of the nitride-based light emitting device when separating the substrate and the nitride-based light emitting device and to maximize the light extraction efficiency (light extraction efficiency) It relates to a nitride-based light emitting device that can be made and a method of manufacturing the same.

발광다이오드(Light Emitting Diode, 이하 LED라 칭함)는 전류를 빛으로 변환시키는 반도체 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED 등이 정보통신기기를 비롯한 전자장치의 표시 광원으로 이용되고 있다. Light Emitting Diodes (hereinafter referred to as LEDs) are semiconductor devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized. It is used as a display light source of electronic devices including.

최근에는 질화물계 화합물 반도체를 이용한 발광소자가 주목받고 있다. 그 이유 중 하나는, GaN을 In, Al 등의 원소와 조합하여 녹색, 청색 및 백색광을 방출하는 반도체층들을 제조할 수 있기 때문이다. 이러한 질화물계 발광소자는 평판표 시장치, 신호등, 실내 조명, 고해상도 출력 시스템, 광통신 등 다양한 분야에 널리 이용되고 있다. Recently, a light emitting device using a nitride compound semiconductor has attracted attention. One reason for this is that semiconductor layers emitting green, blue and white light can be produced by combining GaN with elements such as In and Al. Such nitride-based light emitting devices are widely used in various fields such as flat panel market values, traffic lights, indoor lighting, high resolution output systems, and optical communications.

한편, 질화물계 발광소자는 통상 다음과 같은 제조공정을 통해 완성된다. 즉, 사파이어(sapphire, Al2O3) 기판 상에 질화물계 박막(epitaxial layer)의 성장, 전극 형성 등의 일련의 공정을 적용시켜 질화물계 발광소자를 형성한 다음, 상기 사파이어 기판을 분리시켜 질화물계 발광소자를 완성한다. On the other hand, nitride-based light emitting device is usually completed through the following manufacturing process. That is, a nitride-based light emitting device is formed by applying a series of processes such as growth of an nitride layer and electrode formation on a sapphire (Al 2 O 3 ) substrate, and then the nitride is separated by separating the sapphire substrate. Complete the light emitting device.

이와 같은 종래의 질화물계 발광소자 제조에 있어서, 사파이어 기판은 화학적 및 열적으로 안정적이며, 고온 제조공정을 가능케 하는 고융점을 갖고 있고 높은 유전상수를 갖는다는 장점이 있으나 열전도성이 떨어짐에 따라, 궁극적으로 고휘도의 질화물계 발광소자를 제작하기 어려운 단점이 있다. In the manufacture of such conventional nitride-based light emitting devices, the sapphire substrate is chemically and thermally stable, has a high melting point to enable a high temperature manufacturing process and has a high dielectric constant, but as the thermal conductivity is deteriorated, As a result, it is difficult to fabricate a high luminance nitride-based light emitting device.

또한, 종래의 질화물계 발광소자 제조에 있어서 사파이어 기판과 질화물계 발광소자의 분리 과정이 필수적으로 진행되는데, 질화물계 발광소자의 특성을 안정적으로 담보하기 위해서는 사파이어 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 크랙(crack) 발생 등을 최소화하여야 한다. In addition, the separation process of the sapphire substrate and the nitride-based light emitting device is essential in manufacturing a conventional nitride-based light emitting device. In order to stably secure the characteristics of the nitride-based light emitting device, the nitride is separated when the sapphire substrate and the nitride-based light emitting device are separated. Crack generation of the light emitting device should be minimized.

사파이어 기판과 질화물계 발광소자를 분리시키는 방법으로, 종래의 기술은 사파이어 기판과 질화물계 발광소자 에피층의 계면에 레이저(laser)를 조사하여 분리시키는 이른바, LLO(Laser Lift Off) 방법을 제시하고 있다. LLO 방법에 대해서는 미국등록특허 US 6,455,340호(Method of fabricating GaN semiconductor structures using laser-assisted epitaxial lift off), US 6,562,648호(Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials), US 6,071,795호(Separation of thin films from transparent substrates by selective optical processing) 등에 기재되어 있다. 그러나, 이와 같은 LLO 방법은 레이저의 높은 열로 인해 질화물계 발광소자의 박막이 열화되거나, 열팽창계수의 차이로 인해 에피층 내에 크랙이 발생되는 문제점이 있다. As a method of separating the sapphire substrate and the nitride-based light emitting device, the prior art proposes a so-called LLO (Laser Lift Off) method for irradiating and separating a laser at the interface between the sapphire substrate and the nitride-based light emitting device epi layer. have. Methods of fabricating GaN semiconductor structures using laser-assisted epitaxial lift off, US 6,562,648, and the method for separation and transfer of semiconductor thin films onto dissimilar substrate materials, US 6,071,795 for the LLO method. (Separation of thin films from transparent substrates by selective optical processing) and the like. However, the LLO method has a problem in that the thin film of the nitride-based light emitting device is deteriorated due to the high heat of the laser, or a crack is generated in the epi layer due to the difference in the coefficient of thermal expansion.

한편, 사파이어의 낮은 열전도도 특성을 극복하기 위해 사파이어 기판 대신 SiC 기판, Si 기판을 적용하는 연구가 진행되고 있으나, SiC 기판의 경우 기판 자체가 고가임에 따라 생산성이 떨어지는 문제가 있고, Si 기판의 경우 가격이 저렴하고 우수한 열전도도 특성을 갖는 장점이 있으나 에피층의 두께가 두꺼워질수록 열팽창계수 차이로 인한 크랙 문제가 심화되는 단점이 있다. On the other hand, in order to overcome the low thermal conductivity characteristics of sapphire, research is being conducted to apply SiC substrates and Si substrates instead of sapphire substrates. In this case, the price is inexpensive and there is an advantage of having excellent thermal conductivity. However, as the thickness of the epi layer becomes thicker, there is a disadvantage that the crack problem due to the difference in thermal expansion coefficient is intensified.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판과 질화물계 발광소자의 분리시 질화물계 발광소자의 구조적 결함을 최소화함과 함께 광추출 효율(light extraction efficiency)을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, a nitride that can minimize the structural defects of the nitride-based light emitting device when the substrate and the nitride-based light emitting device is separated and can maximize the light extraction efficiency (light extraction efficiency) It is an object of the present invention to provide a light emitting device and a method of manufacturing the same.

상기의 목적을 달성하기 위한 본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)와, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c) 및 상기 산란 유도 패턴이 제거된 상태에서 LLO(Laser Lift Off) 방법을 통해 상기 기판과 질화물계 반도체층을 분리하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 한다. Method of manufacturing a nitride-based light emitting device according to the present invention for achieving the above object (a) forming a plurality of scattering induction pattern spaced at a predetermined interval on the substrate and the front substrate including the scattering induction pattern (B) growing a nitride-based semiconductor layer including a plurality of layers on the substrate, removing the scattering induction pattern to form scattering induction grooves in the nitride-based semiconductor layer, and the scattering induction pattern And (d) separating the substrate and the nitride based semiconductor layer through a laser lift off (LLO) method in the removed state.

상기 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)는, 상기 기판 상에 산란 유도막을 적층하는 과정과, 상기 산란 유도막을 일정 간격으로 패터닝하여 복수개의 산란 유도 패턴을 형성하는 과정으로 구성된다. 또한, 상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이 어(Al2O3) 기판, SiC 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이다. The forming of the plurality of scattering induction patterns spaced apart at regular intervals on the substrate may include stacking the scattering induction film on the substrate and patterning the scattering induction film at regular intervals to form a plurality of scattering induction patterns. It consists of a process of forming. The substrate may be any one of GaN, InGaN, AlGaN, and AlInGaN on any one of a silicon (Si) substrate, a GaAs substrate, an MgO substrate, a sapphire (Al 2 O 3 ) substrate, a SiC substrate, or any one of these substrates. Is a laminated template substrate.

상기 산란 유도막은 유전체 또는 금속으로 구성되며, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 상기 질화물계 반도체층으로부터 발생되는 빛의 파장보다 작다. 여기서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 0.1∼5㎛인 것이 바람직하다. The scattering induction film is made of a dielectric or a metal, and the height and width of the scattering induction pattern and the spacing between the scattering induction patterns are smaller than the wavelength of light generated from the nitride based semiconductor layer, respectively. Here, the height and width of the scattering induction pattern, the spacing between the scattering induction pattern is preferably 0.1 to 5㎛ each.

상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)는, 상기 산란 유도 패턴을 포함한 기판 전면 상에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 순차적으로 형성한다. Growing a nitride-based semiconductor layer consisting of a plurality of layers on the front surface of the substrate including the scattering induction pattern, buffer layer, n-type contact layer, n-type cladding layer on the front surface of the substrate including the scattering induction pattern The light emitting layer, the p-type cladding layer and the p-type contact layer are sequentially formed.

상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에, 상기 질화물계 반도체층의 전면 상에 투명전극 및 p-전극을 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에 n-전극을 형성하는 단계를 더 포함한다. After the step (d) of separating the substrate and the nitride semiconductor layer, a transparent electrode and a p-electrode are formed on the entire surface of the nitride semiconductor layer, and the lower surface of the nitride semiconductor layer including the scattering guide groove is formed. Forming an n-electrode on the front surface.

또한, 상기 기판과 질화물계 반도체층을 분리하는 단계 이후에, 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극이 형성하고, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층일 수 있다. In addition, after the separating of the substrate and the nitride based semiconductor layer, a reflector and a p-electrode are formed on the entire surface of the nitride based semiconductor layer, and a portion of the nitride based semiconductor layer is removed and is removed and exposed. And forming an n-electrode on the surface of the nitride-based semiconductor layer, wherein the portion where the partial region is removed is a portion including the p-type cladding layer and the light emitting layer, and the surface of the nitride-based semiconductor layer is exposed. The semiconductor layer may be an n-type clad layer.

여기서, 상기 분리 보조판의 접착 이전에 상기 질화물계 반도체층의 상부면에 p-전극이 형성된 경우에는 투명전극, n-전극 형성 공정만이 진행된다. 또한, 상기 투명전극 대신에 반사전극을 형성할 수도 있으며, 상기 p-전극과 n-전극의 형성은 시계열적으로 진행되지 않는다. Here, when the p-electrode is formed on the upper surface of the nitride based semiconductor layer prior to the adhesion of the separation auxiliary plate, only the transparent electrode and the n-electrode formation process are performed. In addition, a reflective electrode may be formed instead of the transparent electrode, and the formation of the p-electrode and the n-electrode does not proceed in time series.

한편, 본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)와, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, LLO(Laser Lift Off) 방법을 통해 상기 기판과 질화물계 반도체층을 분리하는 단계 (c) 및 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 한다. On the other hand, the method of manufacturing a nitride-based light emitting device according to the present invention comprises the steps of (a) forming a plurality of scattering induction pattern spaced at a predetermined interval on the substrate, a plurality of layers on the front surface of the substrate including the scattering induction pattern (B) growing the nitride based semiconductor layer, and separating the substrate and the nitride based semiconductor layer through a laser lift off (LLO) method, and removing the scattering induction pattern. And (d) forming a scattering guide groove in the semiconductor layer.

상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d) 이후에, 상기 질화물계 반도체층의 전면 상에 투명전극 및 p-전극을 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에 n-전극을 형성하는 단계를 더 포함한다. After (d) forming the scattering guide groove in the nitride based semiconductor layer, a transparent electrode and a p-electrode are formed on the entire surface of the nitride based semiconductor layer, and the lower portion of the nitride based semiconductor layer including the scattering guide groove is formed. Forming an n-electrode on the front side of the face.

또한, 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d) 이후에, 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극이 형성하고, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함할 수 있으며, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화 물계 반도체층은 n형 클래드층이다. In addition, after step (d) of forming a scattering guide groove in the nitride based semiconductor layer, a reflecting plate and a p-electrode are formed on the entire surface of the nitride based semiconductor layer, and a portion of the nitride based semiconductor layer is removed. The method may further include forming an n-electrode on the surface of the nitride-based semiconductor layer that is removed and exposed, wherein the portion where the partial region is removed is a portion including the p-type cladding layer and the light emitting layer. The exposed nitride semiconductor layer is an n-type cladding layer.

본 발명에 따른 질화물계 발광소자는 복수의 층으로 구성되는 질화물계 반도체층을 포함하여 이루어지며, 상기 질화물계 반도체층의 하단에 상기 질화물계 반도체층으로부터 발생되는 빛을 산란시키는 역할을 하는 산란 유도부가 구비되며, 상기 산란 유도부는 상기 질화물계 반도체층의 하부면 상에 일정 간격을 두고 이격되어 형성된 복수개의 산란 유도홈을 포함하여 구성되며, 상기 질화물계 반도체층은 기판 상에 구비된다. The nitride-based light emitting device according to the present invention comprises a nitride-based semiconductor layer composed of a plurality of layers, the scattering induction portion that serves to scatter light generated from the nitride-based semiconductor layer at the bottom of the nitride-based semiconductor layer Is provided, the scattering induction part comprises a plurality of scattering induction grooves formed spaced apart at regular intervals on the lower surface of the nitride-based semiconductor layer, the nitride-based semiconductor layer is provided on a substrate.

상기 산란 유도홈의 높이 및 너비, 상기 산란 유도홈들 사이의 간격은 각각 상기 질화물계 반도체층으로부터 발생되는 빛의 파장에 상응하며, 상기 산란 유도홈의 높이 및 너비, 상기 산란 유도홈들 사이의 간격은 각각 0.1∼5㎛이다. The height and width of the scattering guide groove, the spacing between the scattering guide grooves respectively correspond to the wavelength of light generated from the nitride-based semiconductor layer, the height and width of the scattering guide groove, between the scattering guide grooves The intervals are respectively 0.1 to 5 mu m.

또한, 상기 질화물계 반도체층은 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층이 순차적으로 적층된 구조를 갖는다. In addition, the nitride semiconductor layer has a structure in which a buffer layer, an n-type contact layer, an n-type cladding layer, a light emitting layer, a p-type cladding layer, and a p-type contact layer are sequentially stacked.

상기 질화물계 반도체층의 전면 상에 투명전극 및 p-전극을 더 구비되고, 상기 기판 하부면의 전면 상에 n-전극이 더 구비된다. 또는 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극이 더 구비되고, 상기 질화물계 반도체층의 일부 영역이 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극이 더 구비되며, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층이다. The transparent electrode and the p-electrode are further provided on the entire surface of the nitride based semiconductor layer, and the n-electrode is further provided on the entire surface of the lower surface of the substrate. Or a reflector and a p-electrode are further provided on the entire surface of the nitride based semiconductor layer, and an n-electrode is further provided on the surface of the nitride based semiconductor layer exposed by removing a portion of the nitride based semiconductor layer. A portion from which a portion of the region is removed is a portion including the p-type cladding layer and the light emitting layer, and the nitride-based semiconductor layer having the surface exposed is an n-type cladding layer.

상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이다. The substrate is a template substrate in which any one of GaN, InGaN, AlGaN, and AlInGaN is stacked on any one of a silicon (Si) substrate, a GaAs substrate, an MgO substrate, and a sapphire (Al 2 O 3 ) substrate. .

본 발명에 따른 질화물계 발광소자 및 그 제조방법은 다음과 같은 효과가 있다. The nitride-based light emitting device and the method of manufacturing the same according to the present invention have the following effects.

질화물계 반도체층의 하부에 복수의 산란 유도홈이 구비됨에 따라 발광층으로부터 발생되는 빛을 효과적으로 산란시킬 수 있게 되어 광추출 효율(light extraction efficiency)을 향상시킬 수 있게 된다. As a plurality of scattering guide grooves are provided in the lower portion of the nitride based semiconductor layer, light generated from the light emitting layer can be effectively scattered, thereby improving light extraction efficiency.

또한, 기판 상에 산란 유도 패턴을 형성하고 질화물계 반도체층과의 분리시 산란 유도 패턴을 제거함에 따라 기판과 질화물계 반도체층을 용이하게 제거할 수 있게 되며, 분리시 질화물계 반도체층 내부의 결함 발생을 최소화할 수 있게 된다.In addition, by forming a scattering induction pattern on the substrate and removing the scattering induction pattern when the nitride-based semiconductor layer is separated, the substrate and the nitride-based semiconductor layer can be easily removed. It is possible to minimize the occurrence.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 질화물계 발광소자 및 그 제조방법을 상세히 설명하기로 한다. 도 1은 본 발명의 제 1 실시예에 따른 질화물계 발광소자의 단면도이고, 도 2는 본 발명의 제 2 실시예에 따른 질화물계 발광소자의 단면도이다. 상기 도 1은 수직형 질화물계 발광소자를 나타낸 것이며, 도 2는 플립칩형 질화물계 발광소자를 나타낸 것이다. Hereinafter, a nitride based light emitting device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. 1 is a cross-sectional view of a nitride-based light emitting device according to a first embodiment of the present invention, Figure 2 is a cross-sectional view of a nitride-based light emitting device according to a second embodiment of the present invention. 1 illustrates a vertical nitride light emitting device, and FIG. 2 illustrates a flip chip nitride light emitting device.

먼저, 도 1 및 도 2에 도시한 바와 같이 상기 수직형 질화물계 발광소자, 플 립칩형 질화물계 발광소자는 공통적으로 복수의 층으로 구성되는 질화물계 반도체층(110)을 구비하며, 상기 질화물계 반도체층(110)의 하단은 산란 유도부(120)를 갖는다. 여기서, 상기 산란 유도란 상기 질화물계 반도체층(110)을 구성하는 복수의 층 중 하나인 발광층으로부터 발생되는 빛을 산란시키는 것을 의미하며, 상기 빛의 산란을 유도하기 위해 상기 질화물계 반도체층(110)의 하단은 일정 간격을 두고 산란 유도홈(122)이 파여져 있는 형태의 산란 유도부(120)를 갖는다. First, as shown in FIGS. 1 and 2, the vertical nitride light emitting device and the flip chip nitride light emitting device have a nitride-based semiconductor layer 110 which is commonly composed of a plurality of layers. The lower end of the semiconductor layer 110 has a scattering induction part 120. Here, the scattering induction means scattering the light generated from the light emitting layer which is one of a plurality of layers constituting the nitride-based semiconductor layer 110, the nitride-based semiconductor layer 110 to induce the scattering of the light The lower end of) has a scattering guide portion 120 of the shape in which the scattering guide groove 122 is dug at a predetermined interval.

빛의 산란을 효율적으로 유도하기 위해 상기 산란 유도홈(122)들 사이의 간격 그리고 상기 산란 유도홈(122)의 깊이 및 너비는 상기 발광층으로부터 발생되는 빛의 파장에 상응하도록 설계되는 것이 바람직하나, 빛의 파장 보다 작거나 크도록 설계하는 경우에도 반사에 의해 산란 특성이 향상된다. 이를 반영하여, 상기 산란 유도홈(122)들 사이의 간격 그리고 상기 산란 유도홈(122)의 깊이 및 너비는 각각 0.1∼5㎛로 설계되는 것이 바람직하다. In order to efficiently induce light scattering, the spacing between the scattering guide grooves 122 and the depth and width of the scattering guide groove 122 are preferably designed to correspond to the wavelength of light generated from the light emitting layer. Even when designed to be smaller or larger than the wavelength of light, the scattering characteristics are improved by reflection. Reflecting this, the spacing between the scattering guide grooves 122 and the depth and width of the scattering guide groove 122 are preferably designed to each 0.1 to 5㎛.

한편, 상술한 바와 같이 상기 질화물계 반도체층(110)은 복수의 층으로 구성되는데 기본적으로, 순차적으로 적층되는 n형 클래드층(111), 발광층(112), p형 클래드층(113)을 포함하며, 도면에 도시하지 않았지만 상기 n형 클래드층(111) 하부에 n형 접촉층, 버퍼층이 더 구비되고, 상기 p형 클래드층(113) 상에 p형 접촉층이 더 구비될 수 있다. 상기 버퍼층, n형 접촉층, n형 클래드층(111), 발광층(112), p형 클래드층(113), p형 접촉층은 모두 Inx(AlyGa1-y)N(0≤x≤1, 0<y<1)의 일반식에 포함되는 물질로 구성되며, 상기 n형 접촉층, n형 클래드층(111), p형 클래드 층(113), p형 접촉층의 경우 도전성질을 갖기 위해 Si, Mg 등의 불순물이 첨가된다. 일 예로, 상기 n형 접촉층 및 n형 클래드층(111)에는 불순물로 Si이 첨가되며, p형 클래드층(113), p형 접촉층에는 Mg가 첨가된다. Meanwhile, as described above, the nitride based semiconductor layer 110 includes a plurality of layers, and basically includes an n-type cladding layer 111, a light emitting layer 112, and a p-type cladding layer 113 sequentially stacked. Although not shown in the drawings, an n-type contact layer and a buffer layer may be further provided below the n-type cladding layer 111, and a p-type contact layer may be further provided on the p-type cladding layer 113. The buffer layer, the n-type contact layer, the n-type cladding layer 111, the light emitting layer 112, the p-type cladding layer 113, and the p-type contact layer are all In x (Al y Ga 1-y ) N (0≤x It is composed of a material included in the general formula of ≤ 1, 0 <y <1, the conductive type in the case of the n-type contact layer, n-type cladding layer 111, p-type cladding layer 113, p-type contact layer In order to have, impurities such as Si and Mg are added. For example, Si is added as an impurity to the n-type contact layer and the n-type cladding layer 111, and Mg is added to the p-type cladding layer 113 and the p-type contact layer.

본 발명의 일 실시예에 따른 수직형 질화물계 발광소자 및 플립칩형 질화물계 발광소자는 이상과 같은 동일한 구조 즉, 복수의 층으로 구성되는 질화물계 반도체층(110)을 구비하며 상기 질화물계 반도체층(110)의 하단에 산란 유도부(120)를 구비하는 구조 하에 다음과 같은 차이를 갖는다.The vertical nitride based light emitting device and the flip chip nitride based light emitting device according to an exemplary embodiment of the present invention have the same structure as described above, that is, the nitride based semiconductor layer 110 including a plurality of layers, and the nitride based semiconductor layer. Under the structure having the scattering induction part 120 at the bottom of 110 has the following difference.

도 1에 도시한 바와 같이 본 발명의 일 실시예에 따른 수직형 질화물계 발광소자는 상기 질화물계 반도체층(110)의 전면 상에 투명전극(103) 및 p-전극(102)을 구비하며, 상기 투명전극(103) 및 p-전극(102)은 전기적으로 연결된다. As shown in FIG. 1, the vertical nitride light emitting device according to the exemplary embodiment of the present invention includes a transparent electrode 103 and a p-electrode 102 on the entire surface of the nitride based semiconductor layer 110. The transparent electrode 103 and the p-electrode 102 are electrically connected to each other.

상기 질화물계 반도체층(110)의 하부면 상에는 기판(301)이 구비된다. 상기 기판(301)은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이 사용될 수 있다. The substrate 301 is provided on the lower surface of the nitride based semiconductor layer 110. The substrate 301 may be formed by depositing any one of GaN, InGaN, AlGaN, and AlInGaN on any one of a silicon (Si) substrate, a GaAs substrate, an MgO substrate, and a sapphire (Al 2 O 3 ) substrate. Template substrates may be used.

또한, 상기 기판(301) 하부면의 전면 상에는 n-전극(101)이 구비된다. 여기서, 상기 투명전극 대신에 반사전극이 구비될 수도 있다. In addition, an n-electrode 101 is provided on the entire surface of the lower surface of the substrate 301. Here, a reflective electrode may be provided instead of the transparent electrode.

한편, 본 발명의 일 실시예에 따른 플립칩형 질화물계 발광소자는 도 2에 도시한 바와 같이 상기 질화물계 반도체층(110)의 전면 상에 반사층(203)을 구비하며, 상기 질화물계 반도체층(110) 상의 일측에 p-전극(202)이 구비된다. 또한, 상 기 질화물계 반도체층(110)의 일부 영역이 제거되고 노출된 질화물계 반도체층(110)의 표면 상에 n-전극(201)이 구비된다. 여기서, 일부 영역이 제거되는 부위는 정확히는, 상기 질화물계 반도체층(110)을 구성하는 복수의 층 중 p형 클래드층(113), 발광층(112)을 포함하는 부위를 일컬으며, 상기 표면이 노출되는 질화물계 반도체층(110)은 n형 클래드층(111)이다. On the other hand, the flip chip nitride light emitting device according to an embodiment of the present invention has a reflective layer 203 on the entire surface of the nitride based semiconductor layer 110, as shown in Figure 2, the nitride based semiconductor layer ( The p-electrode 202 is provided on one side of the 110. In addition, the n-electrode 201 is provided on the surface of the nitride based semiconductor layer 110 in which a portion of the nitride based semiconductor layer 110 is removed. In this case, the portion where the partial region is removed is precisely referred to a portion including the p-type cladding layer 113 and the light emitting layer 112 among the plurality of layers constituting the nitride based semiconductor layer 110, and the surface is exposed. The nitride semiconductor layer 110 to be formed is an n-type cladding layer 111.

또한, 상기 질화물계 반도체층(110)의 하부면 상에는 기판(301)이 구비된다. 상기 기판(301)은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이 사용될 수 있다. In addition, a substrate 301 is provided on the lower surface of the nitride based semiconductor layer 110. The substrate 301 may be formed by depositing any one of GaN, InGaN, AlGaN, and AlInGaN on any one of a silicon (Si) substrate, a GaAs substrate, an MgO substrate, and a sapphire (Al 2 O 3 ) substrate. Template substrates may be used.

이상과 같은 구조를 갖는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 살펴보면 다음과 같다. 도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도이다. Looking at the manufacturing method of the nitride-based light emitting device according to an embodiment of the present invention having the above structure as follows. 3A to 3G are cross-sectional views illustrating a method of manufacturing a nitride-based light emitting device according to an embodiment of the present invention.

먼저, 도 3a에 도시한 바와 같이 기판을 준비한다. 상기 기판(301)은 질화물계 반도체층(110)의 성장 공간을 제공하는 역할을 하는 것으로서, 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이 사용될 수 있다. First, a substrate is prepared as shown in FIG. 3A. The substrate 301 serves to provide a growth space for the nitride based semiconductor layer 110, and may include any one of a silicon (Si) substrate, a GaAs substrate, an MgO substrate, and a sapphire (Al 2 O 3 ) substrate. A template substrate on which any one of GaN, InGaN, AlGaN, and AlInGaN is stacked may be used.

이어, 상기 기판(301) 상에 산란 유도막(121)을 적층한다. 상기 산란 유도 막(121)은 후속의 공정을 통해 적층되는 질화물계 반도체층(110)에 대비하여 높은 식각 선택비를 갖는 물질로 구성되는 것이 바람직하며, 일 예로 실리콘 산화물, 실리콘 질화물 등의 유전체 또는 금속으로 구성될 수 있다. Subsequently, a scattering induction film 121 is laminated on the substrate 301. The scattering induction film 121 is preferably made of a material having a high etching selectivity compared to the nitride-based semiconductor layer 110 is laminated in a subsequent process, for example, a dielectric such as silicon oxide, silicon nitride, or It may be composed of a metal.

이와 같은 상태에서, 도 3b에 도시한 바와 같이 포토리소그래피 공정 및 식각 공정을 이용하여 상기 산란 유도막(121)을 선택적으로 패터닝하여 복수개의 산란 유도 패턴(123a)을 형성한다. 이 때, 상기 산란 유도 패턴(123a)의 높이 및 너비 그리고 상기 산란 유도 패턴(123a)들 사이의 간격은 후속의 공정을 통해 적층되는 질화물계 반도체층(110)의 발광층(112)으로부터 발생되는 빛의 파장에 상응하도록 설계하는 것이 바람직하다. 통상, 발광층(112)으로부터 발생되는 빛의 파장이 0.3∼0.5㎛임에 따라, 상기 산란 유도 패턴(123a)의 높이 및 너비 그리고 상기 산란 유도 패턴(123a)들 사이의 간격은 각각 0.1∼5㎛인 것이 바람직하다.In this state, as shown in FIG. 3B, the scattering induction film 121 is selectively patterned using a photolithography process and an etching process to form a plurality of scattering induction patterns 123a. In this case, the height and width of the scattering induction pattern 123a and the spacing between the scattering induction patterns 123a are light generated from the light emitting layer 112 of the nitride based semiconductor layer 110 stacked through a subsequent process. It is desirable to design to correspond to the wavelength of. In general, as the wavelength of the light emitted from the light emitting layer 112 is 0.3 to 0.5 μm, the height and width of the scattering induction pattern 123a and the spacing between the scattering induction patterns 123a are 0.1 to 5 μm, respectively. Is preferably.

이어, 도 3c에 도시한 바와 같이 상기 복수의 산란 유도 패턴(123a)을 포함한 기판(301) 전면 상에 질화물계 반도체층(110)을 에피택셜(epitaxial)하게 성장시킨다. 상기 질화물계 반도체층(110)은 복수의 층으로 구분될 수 있으며, 상기 복수의 층은 버퍼층, n형 접촉층, n형 클래드층(111), 발광층(112), p형 클래드층(113), p형 접촉층이 순차적으로 적층된 것을 포함한다. 여기서, 상기 버퍼층, n형 접촉층 및 p형 접촉층은 도시하지 않았다. 또한, 상기 질화물계 반도체층(110)을 구성하는 각각의 층은 금속유기화학증착법(MOCVD : Metal Organic Chemical Vapor Deposition) 또는 분자빔에피택셜법(MBE : Molecular Beam Epitaxy) 등의 방법으로 성장된다. 이 때, 상기 버퍼층, n형 접촉층, n형 클래드층(111)의 성장 두 께에 따라, 상기 산란 유도 패턴(123a)의 상면은 상기 버퍼층, n형 접촉층, n형 클래드층(111) 중 어느 하나와 접한다. Next, as illustrated in FIG. 3C, the nitride based semiconductor layer 110 is epitaxially grown on the entire surface of the substrate 301 including the plurality of scattering induction patterns 123a. The nitride based semiconductor layer 110 may be divided into a plurality of layers, and the plurality of layers may include a buffer layer, an n-type contact layer, an n-type cladding layer 111, an emission layer 112, and a p-type cladding layer 113. and p-type contact layers are sequentially stacked. Here, the buffer layer, the n-type contact layer and the p-type contact layer are not shown. In addition, each layer constituting the nitride-based semiconductor layer 110 is grown by a method such as metal organic chemical vapor deposition (MOCVD) or a molecular beam epitaxy (MBE). At this time, according to the growth thickness of the buffer layer, n-type contact layer, n-type cladding layer 111, the upper surface of the scattering induction pattern 123a is the buffer layer, n-type contact layer, n-type cladding layer 111 Contact with either.

상기 질화물계 반도체층(110)이 형성된 상태에서, 도 3d에 도시한 바와 같이 상기 질화물계 반도체층(110)의 상부면에 분리 보조판(302)을 접착시킨다. 이 때의 접착은 글루(glue), 에폭시(epoxy) 등의 접착제(도시하지 않음)를 이용한다. In the state where the nitride based semiconductor layer 110 is formed, the separation auxiliary plate 302 is adhered to the upper surface of the nitride based semiconductor layer 110 as shown in FIG. 3D. The adhesion at this time uses an adhesive (not shown) such as glue and epoxy.

한편, 상기 질화물계 반도체층(110)의 상부면에 분리 보조판(302)을 접착시키기 전에, 상기 질화물계 반도체층(110) 상부면 상에 p-전극을 미리 형성시킬 수 있다. 이 때의 p-전극은 수직형 질화물계 발광소자 또는 플립칩형 질화물계 발광소자의 p-전극에 상응한다. 이와 같이 기판(301)과 질화물계 반도체층(110)의 분리(후술하는 도 3f 참조) 전에 p-전극을 형성하는 경우, 후속 공정에 의한 기판(301)과 질화물계 반도체층(110)의 분리 이후에는 n-전극 형성 공정만을 진행하면 된다. Meanwhile, before attaching the separation auxiliary plate 302 to the upper surface of the nitride based semiconductor layer 110, a p-electrode may be formed on the upper surface of the nitride based semiconductor layer 110 in advance. The p-electrode at this time corresponds to the p-electrode of the vertical nitride light emitting device or the flip chip nitride light emitting device. As described above, when the p-electrode is formed before the substrate 301 and the nitride semiconductor layer 110 are separated (see FIG. 3F), the substrate 301 and the nitride semiconductor layer 110 are separated by a subsequent process. Thereafter, only the n-electrode formation process may be performed.

상기 질화물계 반도체층(110)의 상부면에 분리 보조판(302)이 접착된 상태에서, 도 3e에 도시한 바와 같이 습식 식각을 통해 상기 산란 유도 패턴(123a)을 제거한다. 이에 따라, 상기 질화물계 반도체층(110)과 기판(301) 사이의 결합력이 떨어지게 되며, 상기 산란 유도 패턴(123a)이 제거된 부위는 산란 유도홈(122)으로 명명하기로 한다. In the state where the separation auxiliary plate 302 is adhered to the upper surface of the nitride based semiconductor layer 110, as shown in FIG. 3E, the scattering induction pattern 123a is removed through wet etching. Accordingly, the bonding force between the nitride based semiconductor layer 110 and the substrate 301 is lowered, and a portion where the scattering induction pattern 123a is removed will be referred to as a scattering induction groove 122.

이어, 도 3f에 도시한 바와 같이 LLO 방법을 이용하여 기판(301) 부분과 질화물계 반도체층(110) 부분을 분리한다. 종래의 LLO 방법의 경우, 기판(301)과 질화물계 반도체층(110) 사이의 계면 전면에 레이저를 조사함에 따라 질화물계 반도체층(110) 내부에 고출력의 레이저로 인한 크랙 등이 발생되나, 본 발명의 경우 상 기 산란 유도 패턴(123a)이 제거됨에 따라 상대적으로 작은 출력의 레이저를 통해 기판(301)과 질화물계 반도체층(110)을 분리시킬 수 있게 되고 레이저로 인한 열적 충격을 최소화할 수 있게 된다. 즉, 산란 유도 패턴(123a)이 제거된 부위가 열전달을 제한하는 역할을 수행하여 질화물계 반도체층(110) 내부의 결함 발생이 최소화된다. 참고로, 상기 산란 유도 패턴(123a)의 제거 후에 LLO 방법을 진행하는 것을 기재하였으나, LLO 방법을 먼저 진행한 다음, 상기 산란 유도 패턴(123a)을 제거하는 순서로 진행하는 것도 가능하다. Subsequently, as shown in FIG. 3F, a portion of the substrate 301 and a portion of the nitride based semiconductor layer 110 are separated using the LLO method. In the conventional LLO method, as the laser is irradiated to the entire surface of the interface between the substrate 301 and the nitride semiconductor layer 110, cracks due to high power laser are generated inside the nitride semiconductor layer 110. In the case of the invention, as the scattering induction pattern 123a is removed, the substrate 301 and the nitride based semiconductor layer 110 can be separated through a laser having a relatively small output, and thermal shock caused by the laser can be minimized. Will be. That is, the portion where the scattering induction pattern 123a is removed plays a role of limiting heat transfer, thereby minimizing defects in the nitride-based semiconductor layer 110. For reference, although the LLO method is described after the scattering induction pattern 123a is removed, the LLO method may be performed first, and then the scattering induction pattern 123a may be removed.

이와 같은 상태에서, 상기 분리 보조판(302)을 제거하고 수직형 질화물계 발광소자 또는 플립칩형 질화물계 발광소자에 상응하는 후속 공정을 적용하면 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법은 완료된다. In such a state, if the separation auxiliary plate 302 is removed and a subsequent process corresponding to the vertical nitride light emitting device or the flip chip nitride light emitting device is applied, the method of manufacturing the nitride light emitting device according to the embodiment of the present invention. Is complete.

수직형 질화물계 발광소자를 제조하기 위해서는 도 3f의 공정을 통해 기판(301)과 질화물계 반도체층(110)이 분리되고 분리 보조판(302)을 제거한 상태에서, 도 3g의 (a)에 도시한 바와 같이 투명전극, p-전극, n-전극 형성 공정을 진행한다. 이 때, 전술한 바와 같이 상기 분리 보조판(302)의 접착 이전에 상기 질화물계 반도체층(110)의 상부면에 p-전극이 형성된 경우에는 투명전극, n-전극 형성 공정만이 진행된다. 구체적으로, 상기 질화물계 반도체층(110) 상부면에는 투명전극(103) 및 p-전극(102)을 형성하고, 상기 산란 유도홈(122)을 포함한 상기 질화물계 반도체층(110) 하부면의 전면 상에는 n-전극(101)을 형성하여 수직형 질화물계 발광소자를 완성한다. 여기서, 상기 투명전극 대신에 반사전극을 형성할 수도 있다. 또한, 상기 p-전극(102)과 n-전극(101)의 형성은 시계열적으로 진행되지 않는 다. 즉, 상기 p-전극(102), n-전극(101) 중 어느 것이 먼저 형성되어도 무방하다. In order to manufacture the vertical nitride light emitting device, the substrate 301 and the nitride semiconductor layer 110 are separated through the process of FIG. 3F and the separation auxiliary plate 302 is removed. As described above, the transparent electrode, the p-electrode and the n-electrode are formed. At this time, as described above, when the p-electrode is formed on the upper surface of the nitride based semiconductor layer 110 prior to the adhesion of the separation auxiliary plate 302, only the transparent electrode and the n-electrode formation process are performed. Specifically, the transparent electrode 103 and the p-electrode 102 are formed on the upper surface of the nitride based semiconductor layer 110, and the lower surface of the nitride based semiconductor layer 110 including the scattering guide groove 122 is formed. The n-electrode 101 is formed on the front surface to complete the vertical nitride light emitting device. Here, a reflective electrode may be formed instead of the transparent electrode. In addition, the formation of the p-electrode 102 and the n-electrode 101 does not proceed in time series. That is, either the p-electrode 102 or the n-electrode 101 may be formed first.

한편, 플립칩형 질화물계 발광소자를 제조하기 위해서는 도 3f의 공정을 통해 기판(301)과 질화물계 반도체층(110)이 분리되고 분리 보조판(302)을 제거한 상태에서, 도 3g의 (b)에 도시한 바와 같이 반사층, p-전극, n-전극 형성 공정을 진행한다. 이 때 역시 상기 분리 보조판(302)의 접착 이전에 상기 질화물계 반도체층(110)의 상부면에 p-전극이 형성된 경우에는 반사층, n-전극 형성 공정만이 진행된다. 구체적으로, 상기 질화물계 반도체층(110) 상부면 상에 반사층(203) 및 p-전극(202)을 형성함과 함께, 상기 질화물계 반도체층(110)의 일부 영역을 제거하고 노출된 질화물계 반도체층(110)의 표면 상에 n-전극(201)을 형성한다. 여기서, 일부 영역이 제거되는 부위는 정확히는, 상기 질화물계 반도체층(110)을 구성하는 복수의 층 중 p형 클래드층(113), 발광층(112)을 포함하는 부위를 일컬으며, 상기 표면이 노출되는 질화물계 반도체층(110)은 n형 클래드층(111)이다. 또한, 상기 수직형 질화물계 발광소자의 제조방법에서와 마찬가지로 상기 p-전극(202)과 n-전극(201)의 형성은 시계열적으로 진행되지 않으며, 상기 p-전극(202), n-전극(201) 중 어느 것이 먼저 형성되어도 무방하다. Meanwhile, in order to manufacture a flip chip type nitride light emitting device, the substrate 301 and the nitride semiconductor layer 110 are separated through the process of FIG. 3F and the separation auxiliary plate 302 is removed. As shown in the drawing, a process of forming the reflective layer, the p-electrode, and the n-electrode is performed. At this time, when the p-electrode is formed on the upper surface of the nitride based semiconductor layer 110 before the separation auxiliary plate 302 is attached, only the reflective layer and the n-electrode formation process are performed. Specifically, the reflective layer 203 and the p-electrode 202 are formed on the upper surface of the nitride based semiconductor layer 110, and a portion of the nitride based semiconductor layer 110 is removed to expose the nitride based The n-electrode 201 is formed on the surface of the semiconductor layer 110. In this case, the portion where the partial region is removed is precisely referred to a portion including the p-type cladding layer 113 and the light emitting layer 112 among the plurality of layers constituting the nitride based semiconductor layer 110, and the surface is exposed. The nitride semiconductor layer 110 to be formed is an n-type cladding layer 111. In addition, as in the method of manufacturing the vertical nitride-based light emitting device, the formation of the p-electrode 202 and the n-electrode 201 does not proceed in time series, and the p-electrode 202 and the n-electrode Any of 201 may be formed first.

도 1은 본 발명의 제 1 실시예에 따른 질화물계 발광소자의 단면도.1 is a cross-sectional view of a nitride based light emitting device according to a first embodiment of the present invention.

도 2는 본 발명의 제 2 실시예에 따른 질화물계 발광소자의 단면도.2 is a cross-sectional view of a nitride-based light emitting device according to a second embodiment of the present invention.

도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도. 3A to 3G are cross-sectional views illustrating a method of manufacturing a nitride-based light emitting device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

110 : 질화물계 반도체층 111 : n형 클래드층110 nitride layer semiconductor layer 111 n-type cladding layer

112 : 발광층 113 : p형 클래드층112: light emitting layer 113: p-type cladding layer

120 : 산란 유도부 121 : 산란 유도막120: scattering induction part 121: scattering induction film

123a : 산란 유도 패턴 122 : 산란 유도홈123a: scattering induction pattern 122: scattering induction groove

Claims (34)

기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a);(A) forming a plurality of scattering induction patterns spaced apart at regular intervals on the substrate; 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b); (B) growing a nitride based semiconductor layer including a plurality of layers on the entire surface of the substrate including the scattering induction pattern; 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c); 및Removing the scattering induction pattern to form scattering guide grooves in the nitride based semiconductor layer; And 상기 산란 유도 패턴이 제거된 상태에서 LLO(Laser Lift Off) 방법을 통해 상기 기판과 질화물계 반도체층을 분리하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And (d) separating the substrate and the nitride semiconductor layer through a laser lift off (LLO) method in a state in which the scattering induction pattern is removed. 제 1 항에 있어서, 상기 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)는, The method of claim 1, wherein the forming of the plurality of scattering induction patterns spaced apart from each other at a predetermined interval on the substrate comprises: 상기 기판 상에 산란 유도막을 적층하는 과정과, Stacking a scattering induction film on the substrate; 상기 산란 유도막을 일정 간격으로 패터닝하여 복수개의 산란 유도 패턴을 형성하는 과정으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And forming a plurality of scattering induction patterns by patterning the scattering induction film at predetermined intervals. 제 1 항에 있어서, 상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판, SiC 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판인 것을 특징으로 하는 질화물계 발광소자의 제조방법. According to claim 1, wherein the substrate is a silicon (Si) substrate, GaAs substrate, MgO substrate, sapphire (Al 2 O 3 ) substrate, SiC substrate on any one or any one of these substrates GaN, InGaN, AlGaN, AlInGaN The method of manufacturing a nitride-based light emitting device, characterized in that any one of the laminated template substrate. 제 2 항에 있어서, 상기 산란 유도막은 유전체 또는 금속으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.The method of claim 2, wherein the scattering induction film is made of a dielectric or a metal. 제 1 항에 있어서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 상기 질화물계 반도체층으로부터 발생되는 빛의 파장보다 작은 것을 특징으로 하는 질화물계 발광소자의 제조방법.The method of claim 1, wherein the height and width of the scattering induction pattern and the spacing between the scattering induction patterns are smaller than a wavelength of light generated from the nitride-based semiconductor layer, respectively. 제 1 항에 있어서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 0.1∼5㎛인 것을 특징으로 하는 질화물계 발광소자의 제조방법.The method of claim 1, wherein the height and width of the scattering induction pattern and the spacing between the scattering induction patterns are 0.1 to 5 μm, respectively. 제 1 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)는, The method of claim 1, wherein the growing of the nitride based semiconductor layer including the plurality of layers on the entire surface of the substrate including the scattering induction pattern comprises: 상기 산란 유도 패턴을 포함한 기판 전면 상에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 순차적으로 형성시키는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And a buffer layer, an n-type contact layer, an n-type cladding layer, a light emitting layer, a p-type cladding layer, and a p-type contact layer on the entire surface of the substrate including the scattering induction pattern. 제 1 항에 있어서, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c)는, The method of claim 1, wherein the removing of the scattering induction pattern to form a scattering induction groove in the nitride-based semiconductor layer, 습식 식각을 이용하여 상기 산란 유도 패턴을 제거하는 것을 특징으로 하는 질화물계 발광소자의 제조방법. The method of manufacturing a nitride-based light emitting device, characterized in that for removing the scattering induction pattern using wet etching. 제 1 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (c) 사이에, The method of claim 1, further comprising: growing a nitride based semiconductor layer including a plurality of layers on the entire surface of the substrate including the scattering induction pattern, and removing the scattering induction pattern to induce scattering in the nitride based semiconductor layer. Between step (c) of forming a groove, 상기 질화물계 반도체층의 상부면 상에 분리 보조판을 장착시키는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And a separation auxiliary plate mounted on an upper surface of the nitride based semiconductor layer. 제 9 항에 있어서, 상기 질화물계 반도체층의 상부면 상에 분리 보조판을 장착시키기 전에, 10. The method of claim 9, before mounting the separation auxiliary plate on the upper surface of the nitride based semiconductor layer, 상기 질화물계 반도체층의 상부면 상에 p-전극을 형성하는 것을 특징으로 하는 질화물계 발광소자의 제조방법. The p-electrode is formed on the upper surface of the nitride-based semiconductor layer manufacturing method of the nitride-based light emitting device. 제 1 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에,The method of claim 1, wherein after the step (d) of separating the substrate and the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에는 투명전극, 반사전극 중 어느 하나를 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에는 n-전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법. Forming one of a transparent electrode and a reflective electrode on the entire surface of the nitride based semiconductor layer, and forming an n-electrode on the entire surface of the bottom surface of the nitride based semiconductor layer including the scattering guide groove. A method of manufacturing a nitride based light emitting device. 제 7 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에,The method of claim 7, wherein after the step (d) of separating the substrate and the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에 반사판을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며, Forming a n-electrode on a surface of the nitride-based semiconductor layer that is removed and partially removed, while forming a reflective plate on the entire surface of the nitride-based semiconductor layer; Is done by 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법. The portion from which the partial region is removed is a portion including the p-type cladding layer and the light emitting layer, and the nitride-based semiconductor layer exposed surface is an n-type cladding layer. 제 1 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에,The method of claim 1, wherein after the step (d) of separating the substrate and the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에는 투명전극, 반사전극 중 어느 하나 및 p-전극을 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에는 n-전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법. Forming at least one of a transparent electrode and a reflective electrode and a p-electrode on the front surface of the nitride based semiconductor layer, and forming an n-electrode on a front surface of the lower surface of the nitride based semiconductor layer including the scattering guide groove; A method of manufacturing a nitride-based light emitting device, characterized in that made. 제 7 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에,The method of claim 7, wherein after the step (d) of separating the substrate and the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며, The reflective plate and the p-electrode are formed on the entire surface of the nitride-based semiconductor layer, and a portion of the nitride-based semiconductor layer is removed, and the n-electrode is formed on the surface of the removed nitride-based semiconductor layer. It includes more steps, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법. The portion from which the partial region is removed is a portion including the p-type cladding layer and the light emitting layer, and the nitride-based semiconductor layer exposed surface is an n-type cladding layer. 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a);(A) forming a plurality of scattering induction patterns spaced apart at regular intervals on the substrate; 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b); (B) growing a nitride based semiconductor layer including a plurality of layers on the entire surface of the substrate including the scattering induction pattern; LLO(Laser Lift Off) 방법을 통해 상기 기판과 질화물계 반도체층을 분리하는 단계 (c); 및 (C) separating the substrate and the nitride based semiconductor layer through a laser lift off (LLO) method; And 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d)를 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And (d) forming a scattering guide groove in the nitride based semiconductor layer by removing the scattering guide pattern. 제 15 항에 있어서, 상기 기판 상에 일정 간격을 두고 이격되는 복수개의 산란 유도 패턴을 형성하는 단계 (a)는, The method of claim 15, wherein forming a plurality of scattering induction patterns spaced apart from each other at a predetermined interval on the substrate comprises: 상기 기판 상에 산란 유도막을 적층하는 과정과, Stacking a scattering induction film on the substrate; 상기 산란 유도막을 일정 간격으로 패터닝하여 복수개의 산란 유도 패턴을 형성하는 과정으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And forming a plurality of scattering induction patterns by patterning the scattering induction film at predetermined intervals. 제 15 항에 있어서, 상기 기판은 실리콘(Si) 기판, GaAs 기판, MgO 기판, 사파이어(Al2O3) 기판, SiC 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판인 것을 특징으로 하는 질화물계 발광소자의 제조방법. The method of claim 15, wherein the substrate is a silicon (Si) substrate, GaAs substrate, MgO substrate, sapphire (Al 2 O 3 ) substrate, SiC substrate or any one of these substrates on any one of GaN, InGaN, AlGaN, AlInGaN The manufacturing method of the nitride-based light emitting device, characterized in that any one of the laminated template substrate. 제 16 항에 있어서, 상기 산란 유도막은 유전체 또는 금속으로 구성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.17. The method of claim 16, wherein the scattering induction film is made of a dielectric or a metal. 제 15 항에 있어서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 상기 질화물계 반도체층으로부터 발생되는 빛의 파장보다 작은 것을 특징으로 하는 질화물계 발광소자의 제조방법.The method of claim 15, wherein the height and width of the scattering induction pattern and the spacing between the scattering induction patterns are smaller than the wavelength of light generated from the nitride based semiconductor layer, respectively. 제 15 항에 있어서, 상기 산란 유도 패턴의 높이 및 너비, 상기 산란 유도 패턴들 사이의 간격은 각각 0.1∼5㎛인 것을 특징으로 하는 질화물계 발광소자의 제조방법.The method of claim 15, wherein the height and width of the scattering induction pattern and the spacing between the scattering induction patterns are 0.1 to 5 μm, respectively. 제 15 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)는, The method of claim 15, wherein the step (b) of growing a nitride-based semiconductor layer consisting of a plurality of layers on the front surface of the substrate including the scattering induction pattern, 상기 산란 유도 패턴을 포함한 기판 전면 상에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 순차적으로 형성시키는 것을 특징으로 하는 질화물계 발광소자의 제조방법. And a buffer layer, an n-type contact layer, an n-type cladding layer, a light emitting layer, a p-type cladding layer, and a p-type contact layer on the entire surface of the substrate including the scattering induction pattern. 제 15 항에 있어서, 상기 산란 유도 패턴을 제거하여 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d)는, The method of claim 15, wherein the step (d) of removing the scattering induction pattern to form a scattering induction groove in the nitride-based semiconductor layer, 습식 식각을 이용하여 상기 산란 유도 패턴을 제거하는 것을 특징으로 하는 질화물계 발광소자의 제조방법. The method of manufacturing a nitride-based light emitting device, characterized in that for removing the scattering induction pattern using wet etching. 제 15 항에 있어서, 상기 산란 유도 패턴을 포함한 기판 전면 상에 복수의 층으로 구성되는 질화물계 반도체층을 성장시키는 단계 (b)와, LLO 방법을 통해 상기 기판과 질화물계 반도체층을 분리하는 단계 (c) 사이에, The method of claim 15, further comprising: growing a nitride based semiconductor layer including a plurality of layers on the entire surface of the substrate including the scattering induction pattern, and separating the substrate and the nitride based semiconductor layer through an LLO method. in between (c), 상기 질화물계 반도체층의 상부면 상에 p-전극을 형성하는 것을 특징으로 하 는 질화물계 발광소자의 제조방법. The p-electrode is formed on the upper surface of the nitride-based semiconductor layer manufacturing method of the nitride-based light emitting device. 제 15 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에,The method of claim 15, wherein after the step (d) of separating the substrate and the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에는 투명전극, 반사전극 중 어느 하나를 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에는 n-전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법. Forming one of a transparent electrode and a reflective electrode on the entire surface of the nitride based semiconductor layer, and forming an n-electrode on the entire surface of the bottom surface of the nitride based semiconductor layer including the scattering guide groove. A method of manufacturing a nitride based light emitting device. 제 21 항에 있어서, 상기 기판과 질화물계 반도체층을 분리하는 단계 (d) 이후에,The method of claim 21, after the step (d) of separating the substrate and the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에 반사판을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며, Forming a n-electrode on a surface of the nitride-based semiconductor layer that is removed and partially removed, while forming a reflective plate on the entire surface of the nitride-based semiconductor layer; Is done by 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법. The portion from which the partial region is removed is a portion including the p-type cladding layer and the light emitting layer, and the nitride-based semiconductor layer exposed surface is an n-type cladding layer. 제 15 항에 있어서, 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d) 이후에,The method of claim 15, wherein after the forming (d) of the scattering guide groove in the nitride-based semiconductor layer, 상기 질화물계 반도체층의 전면 상에는 투명전극, 반사전극 중 어느 하나 및 p-전극을 형성하고, 상기 산란 유도홈을 포함한 질화물계 반도체층의 하부면의 전면 상에는 n-전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 질화물계 발광소자의 제조방법. Forming at least one of a transparent electrode and a reflective electrode and a p-electrode on the front surface of the nitride based semiconductor layer, and forming an n-electrode on a front surface of the lower surface of the nitride based semiconductor layer including the scattering guide groove; A method of manufacturing a nitride-based light emitting device, characterized in that made. 제 21 항에 있어서, 상기 질화물계 반도체층 내에 산란 유도홈을 형성하는 단계 (d) 이후에,22. The method of claim 21, wherein after forming (d) a scattering guide groove in the nitride based semiconductor layer, 상기 질화물계 반도체층의 전면 상에 반사판 및 p-전극을 형성함과 함께, 상기 질화물계 반도체층의 일부 영역을 제거하며, 제거되어 노출된 질화물계 반도체층의 표면 상에 n-전극을 형성하는 단계를 더 포함하여 이루어지며, The reflective plate and the p-electrode are formed on the entire surface of the nitride-based semiconductor layer, and a portion of the nitride-based semiconductor layer is removed, and the n-electrode is formed on the surface of the removed nitride-based semiconductor layer. It includes more steps, 상기 일부 영역이 제거된 부위는 상기 p형 클래드층, 발광층을 포함하는 부위이며, 상기 표면이 노출된 질화물계 반도체층은 n형 클래드층인 것을 특징으로 하는 질화물계 발광소자의 제조방법. The portion from which the partial region is removed is a portion including the p-type cladding layer and the light emitting layer, and the nitride-based semiconductor layer exposed surface is an n-type cladding layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020070093673A 2007-09-14 2007-09-14 GaN-based Light Emitting Diode and method for fabricating the same KR100889569B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070093673A KR100889569B1 (en) 2007-09-14 2007-09-14 GaN-based Light Emitting Diode and method for fabricating the same
PCT/KR2008/004800 WO2009035218A2 (en) 2007-09-14 2008-08-19 Gan-based light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093673A KR100889569B1 (en) 2007-09-14 2007-09-14 GaN-based Light Emitting Diode and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20090028229A KR20090028229A (en) 2009-03-18
KR100889569B1 true KR100889569B1 (en) 2009-03-23

Family

ID=40452665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093673A KR100889569B1 (en) 2007-09-14 2007-09-14 GaN-based Light Emitting Diode and method for fabricating the same

Country Status (2)

Country Link
KR (1) KR100889569B1 (en)
WO (1) WO2009035218A2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194940A (en) * 2010-11-16 2011-09-21 华灿光电股份有限公司 Light-emitting diode (LED) with built-in reflector and preparation method thereof
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
US9966260B1 (en) 2015-09-25 2018-05-08 Apple Inc. Surface modification process for laser application
WO2020122697A2 (en) * 2020-03-27 2020-06-18 엘지전자 주식회사 Method for producing display apparatus having semiconductor light-emitting elements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009854A (en) * 2005-07-14 2007-01-19 에피밸리 주식회사 Compound semiconductor light emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887067B1 (en) * 2006-02-14 2009-03-04 삼성전기주식회사 Manufacturing Method for Semiconductor Emitting Device with nano pattern structure
KR20060131327A (en) * 2005-06-16 2006-12-20 엘지전자 주식회사 Method of manufacturing light emitting diode
KR100610639B1 (en) * 2005-07-22 2006-08-09 삼성전기주식회사 Vertically structured gan type led device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009854A (en) * 2005-07-14 2007-01-19 에피밸리 주식회사 Compound semiconductor light emitting device

Also Published As

Publication number Publication date
KR20090028229A (en) 2009-03-18
WO2009035218A2 (en) 2009-03-19
WO2009035218A3 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US20080035953A1 (en) Gallium nitride-based light emitting diode and method of manufacturing the same
KR20110128545A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP5056799B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
KR20120010437A (en) Light emitting device and method of manufacturing the same
JP2010098068A (en) Light emitting diode, manufacturing method thereof, and lamp
KR20080096997A (en) Method for forming the light emitting diode device
KR100889569B1 (en) GaN-based Light Emitting Diode and method for fabricating the same
TWI606608B (en) Light-emitting device
KR100815226B1 (en) Method of manufacturing gan type light emitting diode device
JP2008277323A (en) Semiconductor light-emitting element and wafer
KR100889568B1 (en) GaN-based Light Emitting Diode and method for fabricating the same
KR101364167B1 (en) Vertical light emitting diode and method of fabricating the same
KR101316121B1 (en) Method of fabricating vertical light emitting diode
KR100716648B1 (en) Light emitting diode having plurality of light emitting cells and method of fabricating the same
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
KR100774995B1 (en) VERTICAL TYPE LIGHT EMITTING DIODE WITH Zn COMPOUND LAYER AND METHOD FOR MAKING THE SAME DIODE
KR101012638B1 (en) Method for fabricating vertical GaN-based light emitting diode
KR101138948B1 (en) High efficiency light emitting diode
KR101154510B1 (en) High efficiency light emitting diode high efficiency light emitting diode
KR101364719B1 (en) Method of fabricating vertical light emitting diode
KR101047756B1 (en) Method of manufacturing light emitting diode using silicon nitride (SiN) layer
US20110198668A1 (en) Semi-conductor light emitting device
KR100785451B1 (en) Light emitting device having patterned trasparent electrode layer and method of fabricating the same
KR101019301B1 (en) Method for fabricating light emitting diode including phosphor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee