KR102264112B1 - 펠리클 구조체 및 이의 제조방법 - Google Patents

펠리클 구조체 및 이의 제조방법 Download PDF

Info

Publication number
KR102264112B1
KR102264112B1 KR1020190031564A KR20190031564A KR102264112B1 KR 102264112 B1 KR102264112 B1 KR 102264112B1 KR 1020190031564 A KR1020190031564 A KR 1020190031564A KR 20190031564 A KR20190031564 A KR 20190031564A KR 102264112 B1 KR102264112 B1 KR 102264112B1
Authority
KR
South Korea
Prior art keywords
silicon
layer
silicon oxide
frame portion
silicon nitride
Prior art date
Application number
KR1020190031564A
Other languages
English (en)
Other versions
KR20200063945A (ko
Inventor
염근영
김기석
오종식
김기현
지유진
변지영
박진우
김두산
이원오
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of KR20200063945A publication Critical patent/KR20200063945A/ko
Application granted granted Critical
Publication of KR102264112B1 publication Critical patent/KR102264112B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

펠리클 구조체가 개시된다. 펠리클 구조체는 다층 그래핀으로 형성된 그래핀막; 및 그래핀막의 하부에 부착 또는 결합되고, 가운데 부분에 상기 그래피막을 노출시키는 관통 개구가 형성된 프레임 지지체를 구비한다. 그리고 프레임 지지체는 n-형 실리콘(n-type Si) 또는 p-형 실리콘(p-type Si)으로 형성된 실리콘 프레임부; 및 그래핀막과 실리콘 프레임부 사이에 배치되어 실리콘 프레임부와 그래핀막 사이의 원소 확산을 방지하는 확산 방지 프레임부를 구비한다.

Description

펠리클 구조체 및 이의 제조방법{PELLICLE STRUCTURE AND METHOD OF MANUFACTURING THE PELLICLE STRUCTURE}
본 발명은 극자외선 노광 공정 동안 각종 오염원으로부터 마스크를 보호하는 펠리클 구조체 및 이의 제조방법에 관한 것이다.
최근 반도체 소자의 집적도를 높이기 위해, 웨이퍼 등가 같은 기판 상에 형성되는 패턴을 미세화하는 기술에 대해 많은 연구가 수행되고 있고, 이의 한 가지 방법으로 자외선을 이용하여 패턴을 형성하는 극자외선 노광 공정 기술(Extreme Ultraviolet Lithography: EUVL)이 개발되고 있다.
극자외선 노광 공정 기술(Extreme Ultraviolet Lithography: EUVL)은 약 13.5 nm 파장의 극자외선을 사용하여 약 7 nm 이하의 선폭을 갖는 패턴을 제작하는 방법이다. 이러한 극자외선 노광 공정의 수율을 확보하기 위해서는 패턴의 정보를 담고 있는 마스크를 각종 오염원으로부터 보호하는 것이 매우 중요하다.
상기 마스크를 보호하기 위해 극자외선 노광 공정용 펠리클 구조체(pellicle structure)이 주로 적용되는데, 이의 제조 방법 및 구조에 대한 개발이 필요하다.
본 발명의 일 목적은 펠리클막으로 그래핀(graphene) 막 및/또는 실리콘질화물(SiNx) 막을 포함하는 펠리클 구조체를 제공하는 것이다.
본 발명의 다른 목적은 상기의 펠리클 구조체를 제조하는 방법을 제공하는 것이다.
본 발명의 실시예에 따른 펠리클 구조체는 다층 그래핀으로 형성된 펠리클막; 및 상기 펠리클막의 하부에 부착 또는 결합되고, 가운데 부분에 상기 그래핀막을 노출시키는 관통 개구가 형성된 프레임 지지체를 포함하고, 상기 프레임 지지체는 n-형 도펀트 물질이 도핑된 결정질 실리콘(n-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성된 실리콘 프레임부; 및 상기 실리콘 프레임부와 동일한 평면 형상을 갖고 상기 실리콘 프레임보다 작은 두께를 가지며 상기 그래핀막과 상기 실리콘 프레임부 사이에 배치되어 상기 실리콘 프레임부와 상기 그래핀막 사이의 원소 확산을 방지하는 확산 방지 프레임부를 포함한다.
일 실시예에 있어서, 상기 펠리클막은 1 내지 50 nm의 두께를 가질 수 있다.
일 실시예에 있어서, 상기 실리콘 프레임부는 700 내지 800㎛의 두께를 갖고, 상기 확산 방지 프레임부는 25 nm 이상 1 ㎛ 이하의 두께를 가질 수 있다.
일 실시예에 있어서, 상기 확산 방지 프레임부는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 형성될 수 있다.
본 발명의 실시예에 따른 펠리클 구조체의 제조방법은 실리콘 기판 상에 확산 방지층, 비정질 탄소층, 금속 촉매층 및 상기 금속 촉매층의 금속보다 높은 녹는점을 갖는 금속으로 형성된 캡핑층을 순차적으로 형성하는 제1 단계; 상기 비정질 탄소층을 열처리하여 그래핀층으로 변환시키는 제2 단계; 상기 촉매층 및 상기 캡핑층을 제거하는 제3 단계; 상기 실리콘 기판의 하부면 상에 마스크 패턴을 형성하는 제4 단계; 상기 마스크 패턴에 의해 노출된 상기 실리콘 기판 및 확산 방지층 영역을 라디컬 식각 공정을 통해 식각하여 프레임 지지체를 형성하는 제5 단계; 및 상기 마스크 패턴을 제거하는 제6 단계를 포함한다.
일 실시예에 있어서, 상기 실리콘 기판은 인(P), 비소(As) 또는 안티몬(Sb)이 0.0000015% 이상 0.3% 이하로 도핑된 단결정 실리콘 웨이퍼를 포함할 수 있다.
일 실시예에 있어서, 상기 확산 방지층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 25 nm 이상 1 ㎛ 이하의 두께로 증착하여 형성될 수 있다.
일 실시예에 있어서, 상기 촉매층은 니켈(Ni)로 형성되고, 상기 캡핑층은 텅스텐(W), 몰리브덴(Mo) 또는 탄탈륨(Ta)으로 형성될 수 있다.
일 실시예에 있어서, 상기 비정질 탄소층을 상기 그래핀층으로 변환시키는 열처리는 700 내지 1000℃에서 수소(H2), 질소(N2) 또는 불활성 가스 분위기에서 수행될 수 있다.
일 실시예에 있어서, 상기 마스크 패턴은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), PDMS 또는 금속으로 형성될 수 있다.
일 실시예에 있어서, 상기 5단계는 ClF3, ClF2, ClF, Cl2, CF4, C4F8, SF6 및 NXO으로 이루어진 그룹에서 선택된 하나 이상의 플라즈마로부터 추출된 라디컬을 이용하여 수행될 수 있다.
본 발명의 실싱예에 따른 펠리클 구조체는 실리콘 질화물 막으로 형성된 펠리클막; 및 상기 펠리클막의 하부에 부착 또는 결합되고, 가운데 부분에 상기 그래핀막을 노출시키는 관통 개구가 형성된 프레임 지지체를 포함하고, 상기 프레임 지지체는 상기 펠리클막이 직접 부착 또는 결합되는 제1 실리콘산화물 프레임부; 상기 제1 실리콘산화물 프레임부 상에 적층되고 n-형 도펀트 물질이 도핑된 결정질 실리콘(n-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성된 실리콘 프레임부; 상기 실리콘 프레임부 상에 적층된 제2 실리콘산화물 프레임부; 및 상기 제2 실리콘산화물 프레임부 상에 적층된 실리콘질화물 프레임부를 포함할 수 있다.
본 발명의 실시예에 따른 펠리클 구조체의 제조방법은 실리콘 기판의 하부면 상에 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 순차적으로 형성하고, 상기 실리콘 기판의 상부면 상에 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 순차적으로 형성하는 제1 단계; 상기 제2 실리콘 질화물층 상에 마스크 패턴을 형성하는 제2 단계; 상기 마스크 패턴을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층 및 상기 제2 실리콘 산화물층의 노출 영역을 제거함으로써 실리콘질화물 프레임부 및 제2 실리콘산화물 프레임부를 각각 형성하는 제3 단계; 상기 실리콘질화물 프레임부 및 상기 제2 실리콘산화물 프레임부를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판의 노출 영역을 제거함으로써 실리콘 프레임부를 형성하는 제4 단계; 및 상기 실리콘질화물 프레임부, 상기 제2 실리콘산화물 프레임부 및 상기 실리콘 프레임부를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층의 노출 영역을 제거함으로써 상기 제1 실리콘산화물 프레임부를 형성하는 제5 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 및 제2 반응성 이온식각 공정은 아르곤(Ar), 산소(O2) 및 SF6 가스를 이용하여 생성된 이온을 이용하여 수행되고, 상기 라디컬 식각 공정은 ClF3, ClF2, ClF, Cl2, CF4, C4F8, SF6 및 NXO으로 이루어진 그룹에서 선택된 하나 이상의 플라즈마로부터 추출된 라디컬을 이용하여 수행될 수 있다.
일 실시예에 있어서, 상기 라디컬 식각 공정 동안, 상기 제1 실리콘 산화물층은 식각저지층(etch stop layer)로 기능할 수 있다.
본 발명의 실시예에 따른 펠리클 구조체는 실리콘 질화물막 및 다층 그래핀의 적층 구조를 포함하는 펠리클막; 및 상기 실리콘 질화물막의 하부에 부착 또는 결합되고, 가운데 부분에 상기 그래핀막을 노출시키는 관통 개구가 형성된 프레임 지지체를 포함하고, 상기 프레임 지지체는 상기 실리콘 질화물막이 직접 부착 또는 결합되는 제1 실리콘산화물 프레임부; 상기 제1 실리콘산화물 프레임부 상에 적층되고 n-형 도펀트 물질이 도핑된 결정질 실리콘(n-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성된 실리콘 프레임부; 상기 실리콘 프레임부 상에 적층된 제2 실리콘산화물 프레임부; 및 상기 제2 실리콘산화물 프레임부 상에 적층된 실리콘질화물 프레임부를 포함할 수 있다.
본 발명의 실시예에 따른 펠리클 구조체의 제조방법은 실리콘 기판의 하부면 상에 제1 실리콘 산화물층, 제1 실리콘 질화물층, 비정질 탄소층, 촉매층 및 캡핑층을 순차적으로 형성하고, 상기 실리콘 기판의 상부면 상에 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 순차적으로 형성하는 제1 단계; 상기 비정질 탄소층을 그래핀층으로 변화하는 제2 단계; 상기 촉매층 및 상기 캡핑층을 제거하는 제3 단계; 상기 제2 실리콘 질화물층 상에 마스크 패턴을 형성하는 제4 단계; 상기 마스크 패턴을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층 및 상기 제2 실리콘 산화물층의 노출 영역을 제거함으로써 실리콘질화물 프레임부 및 제2 실리콘산화물 프레임부를 각각 형성하는 제5 단계; 상기 실리콘질화물 프레임부 및 상기 제2 실리콘산화물 프레임부를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판의 노출 영역을 제거함으로써 실리콘 프레임부를 형성하는 제6 단계; 및 상기 실리콘질화물 프레임부, 상기 제2 실리콘산화물 프레임부 및 상기 실리콘 프레임부를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층의 노출 영역을 제거함으로써 상기 제1 실리콘산화물 프레임부를 형성하는 제7 단계를 포함할 수 있다.
본 발명의 펠리클 구조체 및 이의 제조방법에 따르면, 펠리클막으로 작용하는 실리콘질화물막 및/또는 그래핀막이 제조과정에 손상되는 것을 현저하게 감소시킬 수 있을 뿐만 아니라 펠리클을 제작하는 공정시간을 현저하게 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 펠리클 구조체를 설명하기 위한 단면도이다.
도 2는 도 1에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 순서도이다.
도 3a 내지 도 3f는 도 1에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 펠리클 구조체를 설명하기 위한 단면도이다.
도 5는 도 4에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 순서도이다.
도 6a 내지 도 6d는 도 4에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 또다른 실시예에 따른 펠리클 구조체(300)를 설명하기 위한 단면도이다.
도 8은 도 7에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 순서도이다.
도 9a 내지 도 9e는 도 7에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 펠리클 구조체를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 펠리클 구조체(100)는 펠리클막(120) 및 프레임 지지체(110)을 포함한다.
상기 펠리클막(120)은 순수 그래핀으로 형성되고, 극자외선 노광 공정(Extreme Ultraviolet Lithography: EUVL)에 적용되는 약 13.5 nm 파장의 극자외선에 대한 투과도(single pass transmission)가 약 90% 이상이 되는 두께를 가질 수 있다. 일 실시예로, 상기 펠리클막(120)은 약 1 내지 50 nm의 두께를 갖는 그래핀으로 형성될 수 있다. 예를 들면, 기계적 강도를 고려하여 상기 펠리클막(120)은 바람직하게는 약 3 내지 50 nm의 두께를 갖는 그래핀으로 형성될 수 있다. 예를 들면, 상기 펠리클막(120)은 일정한 강도를 가지면서 상기 극자외선에 대한 투과도가 90% 이상이 되도록 약 5 내지 50층의 탄소 원자층으로 이루어진 글래핀으로 형성될 수 있다.
상기 펠리클막(120)의 평면 형상은 특별히 제한되지 않는다. 예를 들면, 상기 펠리클막(120)은 원형, 타원형, 다각형 등의 평면 형상을 가질 수 있다.
상기 프레임 지지체(110)는 본 발명에 따른 페리클 구조체(100)가 단독으로 서 있을 수 있도록 상기 펠리클막(120)의 하부에 부착 또는 결합되고, 가운데 부분에 상기 펠리클막(120)을 노출시키는 관통 개구가 형성될 수 있다. 일 실시예에 있어서, 상기 펠리클막(120)이 사각형 평면 형상을 갖는 경우, 상기 프레임 지지체(110)는 상기 펠리클막(120)의 가장자리 부분에 부착되어 이를 지지할 수 있도록, 일정한 두께 및 폭을 갖고 가운데 부분에 상기 펠리클막(120)을 노출시켜 상기 펠리클막(120)을 통과한 극자외선이 통과될 수 있는 개구부가 형성된 사각 프레임 구조를 가질 수 있다. 상기 펠리클막(120)의 가장자리 부분에 부착되어 이를 지지할 수 있다면, 상기 프레임 지지체(110)의 두께 및 폭은 특별히 제한되지 않는다.
일 실시예에 있어서, 상기 프레임 지지체(110)는 상기 펠리클막(120)의 테두리와 동일한 형상을 갖고 상기 펠리클막(120)이 직접 부착 또는 결합되는 확산 방지 프레임부(111) 및 상기 확산 방지 프레임부(111)와 동일한 평면 형상을 갖고 상기 확산 방지 프레임부(111)의 일측에 결합되며 상기 확산 방지 프레임부(111)보다 큰 두께를 갖는 실리콘 프레임부(112)를 포함할 수 있다.
상기 실리콘 프레임부(112)는 약 700 내지 800㎛의 두께를 가질 수 있고, n-형 도펀트 물질이 고농도로 도핑된 결정질 실리콘(n++-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성될 수 있다. 상기 실리콘 프레임부(111)가 상기 n-형 도펀트 원소가 고농도로 도핑된 결정질 실리콘(n++-type Si)으로 형성된 경우, 상기 n-형 도펀트 원소는 5족 원소들로부터 선택된 하나 이상을 포함할 수 있고, 상기 n-형 도펀트 원소의 도핑 함량은 약 0.0000015% 이상 0.3% 이하일 수 있다.
상기 확산 방지 프레임부(111)는 상기 펠리클 구조체(100)의 제조 과정이나 사용 과정에서 상기 실리콘 프레임부(112)와 상기 펠리클막(120) 사이의 원자 확산으로 탄화규소(SiC), 기타 실리사이드(Silicide) 등이 형성되는 것을 방지할 수 있다. 이를 위해, 상기 확산 방지 프레임부(111)은 약 25 nm 이상 1 ㎛ 이하의 두께로 형성될 수 있다. 상기 확산 방지 프레임부(111)의 두께가 50nm 미만인 경우에는 상기 실리콘 프레임부(112)와 상기 펠리클막(120) 사이의 원자 확산을 차단할 수 없는 문제점이 발생할 수 있고, 상기 확산 방지 프레임부(111)의 두께가 1㎛를 초과하는 경우에는 상기 확산 방지 프레임부(111)를 제조하는 공정 시간 및 비용이 지나치게 증가되는 문제점이 발생될 수 있다. 일 실시예에 있어서, 상기 확산 방지 프레임부(111)는 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 하프늄 산화물(HfOx) 등과 같은 유전체나 실리콘 질화물(SiNx)로 형성될 수 있다.
이하 도 1에 도시된 펠리클 구조체의 제조방법에 대해 상술한다.
도 2는 도 1에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 순서도이고, 도 3a 내지 도 3f는 도 1에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 1과 함께 도 2 및 도 3a 내지 도 3h를 참조하면, 본 발명의 일 실시예에 따른 펠리클 구조체의 제조방법은 실리콘 기판(112’상에 확산 방지층(111’비정질 탄소층(120’촉매층(130) 및 캡핑층(140)을 순차적으로 형성하는 제1 단계(S110); 상기 비정질 탄소층(120’을 그래핀층(120)으로 변환시키는 제2 단계(S120); 상기 촉매층(130) 및 상기 캡핑층(140)을 제거하는 제3 단계(S130); 상기 실리콘 기판(112’의 하부면 상에 마스크 패턴(150)을 형성하는 제4 단계(S140); 및 상기 마스크 패턴(150)을 이용한 라디컬 식각 공정을 통해 상기 실리콘 기판(112’및 확산 방지층(111’을 식각하여 상기 프레임 지지체(110)를 형성하는 제5 단계(S150); 및 상기 마스크 패턴(150)을 제거하는 제6 단계(S160)를 포함한다.
상기 제1 단계(S110)에 있어서, 먼저 약 700 내지 800 ㎛ 두께의 실리콘 웨이퍼에 n-형 도펀트 또는 p-형 도펀트를 도핑하여 상기 실리콘 기판(112’을 준비할 수 있다. 일 실시예로, 상기 실리콘 웨이퍼는 상기 n-형 도펀트 원소가 고농도로 도핑될 수 있고, 이 경우, 상기 n-형 도펀트 원소는 5족 원소들로부터 선택된 하나 이상을 포함할 수 있다.
이어서, 상기 실리콘 기판(112’상부에 상기 확산 방지층(111’을 형성할 수 있다. 일 실시예로, 상기 확산 방지층(111’은 실리콘 산화물(SiOx), 산화 알루미늄(AlOx), 하프늄 산화물(HfOx) 등과 같은 유전체나 실리콘 질화물(SiNx)로 형성될 수 있다.
상기 확산 방지층(111’의 형성방법은 특별히 제한되지 않고, 예를 들면, 기상증착의 방법으로 상기 실리콘 기판(112’상에 상기 확산 방지층(111’을 형성할 수 있다. 상기 확산 방지층(111’은 상기 제2 단계(S120)에서 수행되는 열처리 과정동안 상기 실리콘 기판(112’과 상기 비정질 탄소층(120’사이의 원소 확산을 방지하기 위해 약 50 nm 이상의 두께로 형성될 수 있다.
이어서, 상기 확산 방지층(111’상부에 비정질 탄소층(120’을 형성할 수 있다. 상기 비정질 탄소층(120’을 형성하는 방법은 특별히 제한되지 않는다. 예를 들면, 상기 비정질 탄소층(120’은 탄소 소스 물질을 이용한 화학적 기상증착, 용액공정 등을 통해 형성될 수 있다.
일 실시예로, 상기 비정질 탄소층(120’은 이를 통해 제조되는 펠리클막(120)이 약 13.5 nm 파장의 극자외선에 대한 투과도(single pass transmission)가 90% 이상이 되도록 약 50 nm 이하의 두께로 형성될 수 있다.
이어서, 상기 비정질 탄소층(120’상부에 상기 촉매층(130)을 형성할 수 있다. 상기 촉매층(130)은 상기 제2 단계(S120)에서 수행되는 열처리 공정 동안 상기 비정질 탄소층(120’을 상기 그래핀층(120)으로 변환시키는 촉매 역할을 수행할 수 있다. 일 실시예에 있어서, 상기 촉매층(130)은 니켈(Ni)로 형성될 수 있고, 이 경우, 상기 촉매 역할을 수행하기 위해, 상기 촉매층(130)은 약 300nm 이상의 두께, 예를 들면, 약 300 내지 60 nm의 두께로 형성될 수 있다.
이어서, 상기 촉매층(130) 상부에 상기 캡핑층(140)을 형성할 수 있다. 상기 캡핑층(140)은 상기 제2 단계(S120)에서 수행되는 고온의 열처리 공정 동안 상기 촉매층(130)으로부터 니켈(Ni)이 휘발되는 것을 방지할 수 있다. 상기 제2 단계(S120)에서 수행되는 약 700 내지 1000℃의 고온 열처리 공정 동안 상기 촉매층(130)으로부터 니켈(Ni)이 휘발되는 경우, 촉매의 부족으로 인하여 상기 비정질 탄소층(120’의 적어도 일부가 상기 그래핀으로 변환되지 않는 문제점이 발생할 수 있다.
일 실시예에 있어서, 상기 캡핑층(140)은 녹는점(melting point)가 2500℃ 이상인 금속, 예를 들면, 텅스텐(W)(녹는점: 3422℃), 몰리브덴(Mo)(녹는점: 2610℃), 탄탈륨(Ta)(녹는점:3017℃) 등으로부터 선택된 하나로 형성될 수 있다.
상기 제2 단계(S120)에 있어서, 상기 제1 단계(S120)에서 형성된 구조체에 대해 약 700 내지 1000℃의 온도에서 일정 시간동안 열처리 공정을 수행하여 상기 비정질 탄소층(120’을 상기 그래핀층으로 변환시킬 수 있다. 상기 열처리 온도가 700℃ 미만인 경우, 상기 비정질 탄소층(120’이 그래핀으로 변환되지 않는 문제점이 발생될 수 있고, 1000℃를 초과하는 경우에는 상기 캡핑층(140)의 금속 원소가 상기 촉매층(130)으로 확산되어 균일한 그래핀층(120)이 형성되지 않는 문제점이 발생할 수 있다.
일 실시예로, 상기 약 700 내지 1000℃의 온도에서의 열처리 공정에 의해, 상기 비정질 탄소층(120’은 약 50층 이하의 탄소 원자층으로 이루어진 다층 그래핀으로 변환될 수 있다.
한편, 상기 촉매층(130)의 니켈이나 상기 그래핀이 산화되는 것을 방지하기 위해, 상기 열처리 공정은 수소(H2), 질소(N2) 또는 불활성 가스 분위기에서 수행될 수 있고, 약 30 내지 120분 동안 수행될 수 있다.
상기 제3 단계(S130)에 있어서, 상기 캡핑층(140) 및 상기 촉매층(130)을 제거하는 방법은 특별히 제한되지 않는다. 예를 들면, 금속 에천트들을 이용한 습식 에칭 공정을 통해 상기 캡핑층(140) 및 상기 촉매층(130)을 순차적으로 제거할 수 있다.
상기 제4 단계에 있어서, 실리콘 기판(111’의 하부면 상에 마스크 물질층을 형성한 후 이를 패터닝하여 상기 마스크 패턴(150)을 형성할 수 있다. 상기 마스크 패턴(150)은 상기 실리콘 기판(111’및 상기 확산 방지층(112’을 에칭하는 라디컬에 의해 식각되지 않거나 상기 실리콘 기판(112’및 상기 확산 방지층(111’보다 현저하게 느리게 식각되는 물질로 형성될 수 있다. 예를 들면, 상기 마스크 패턴(150)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), PDMS, 금속 등으로부터 선택된 하나의 물질로 형성될 수 있다. 상기 마스크 패턴(150)에 의해 노출되는 상대적으로 두꺼운 상기 실리콘 기판(111’과 상기 확산 방지층(112’전체 영역을 라디컬 식각하는 동안 상기 마스크 패턴(150)이 유지되어야 하므로, 상기 마스크 패턴(150)은 상대적으로 두껍게 형성되는 것이 바람직하다.
상기 제5 단계(S150)에 있어서, 상기 마스크 패턴(150)을 이용한 라디컬 식각 공정을 통해 상기 실리콘 기판(112’및 확산 방지층(111’을 식각하여 상기 프레임 지지체(110)를 형성할 수 있다.
상기 라디컬 식각 공정은 리모트 플라즈마 에칭 장치를 이용하여 수행될 수 있다. 상기 그래핀으로 이루어진 펠리클막(120)은 이온(ion)에 의해 손상될 수 있는데, 이러한 그래핀 펠리클막(120)의 손상을 방지하기 위해, 플라즈마 중 반응성 높은 라디컬만을 선택적으로 추출한 후 이를 이용하여 상기 마스크 패턴(150)에 의해 노출된 상기 실리콘 기판(111’과 상기 확산 방지층(112’영역 전체를 식각할 수 있다. 이 때, 상기 플라즈마를 생성하기 위한 반응 가스로는 염소(Cl), 불소(F), 질소(N) 계열의 반응성이 높은 가스들, 예를 들면, ClF3, ClF2, ClF, Cl2 등의 염화물 계열 가스, CF4, C4F8, SF6 등의 불화물 계열 가스 또는 NXO 등의 질소 함유 산화물 계열 가스 등이 사용될 수 있다. 상기 라디컬 식각 공정은 상온 내지 300℃의 낮은 온도에서 수행될 수 있으므로, 상기 그래핀층의 열에 의한 손상을 추가적으로 방지할 수 있다.
한편, 본 발명에서와 같이 확산 방지층(111’과 촉매층(130) 사이에 비정질 탄소층(120’을 형성한 후 열처리 공정을 통해 상기 비정질 탄소층(120’을 그래핀 펠리클막(120)으로 변환시키는 경우, 상기 그래핀은 표면 댕글링 결합(dangling bond)이 없고 화학적으로 매우 안정한 상태여서 화학흡착(chemisorption)이 불가능하므로, 상기 실리콘 기판(112’및 상기 확산 방지층(111’을 식각하는 라디컬 식각 공정 동안 상기 그래핀층은 상기 라디컬에 의해 전혀 식각 또는 손상되지 않는 장점이 있다.
또 다른 한편, 상기 실리콘 기판(112’으로 n-형 도펀트가 고농도로 도핑된 실리콘 웨이퍼가 사용되는 경우, 상기 라디컬 식각 공정을 통해 약 700 내지 800㎛의 상대적으로 두꺼운 상기 실리콘 웨이퍼에 대해서도 수십분 내지 수 시간만에 매우 빠르게 식각 공정이 완료될 수 있다. 이는 p-형 실리콘 웨이퍼에 비해 약 2 내지 10배 정도 빠른 에칭 속도로서, 펠리클 구조체를 제조하는 공정 시간을 현저하게 감소시킬 수 있다.
상기 제6 단계(S160)에 있어서, 상기 마스크 패턴(150)을 제거하는 방법은 특별히 제한되지 않는다.
도 4는 본 발명의 다른 실시예에 따른 펠리클 구조체를 설명하기 위한 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 펠리클 구조체(200)는 펠리클막(220) 및 프레임 지지체(210)을 포함한다.
상기 펠리클막(120)은 실리콘 질화물 막으로 형성될 수 있고, 극자외선 노광 공정(Extreme Ultraviolet Lithography: EUVL)에 적용되는 약 13.5 nm 파장의 극자외선에 대해 약 90% 이상의 투과도(single pass transmission)를 가지도록 약 1 내지 100nm의 두께를 가질 수 있다.
상기 펠리클막(220)의 평면 형상은 특별히 제한되지 않는다. 예를 들면, 상기 펠리클막(120)은 원형, 타원형, 다각형 등의 평면 형상을 가질 수 있다.
상기 프레임 지지체(210)는 상기 펠리클 구조체(200)가 단독으로 서 있을 수 있도록 상기 펠리클막(220)의 하부에 부착 또는 결합되고, 가운데 부분에 상기 펠리클막(220)을 노출시키는 관통 개구가 형성될 수 있다. 일 실시예에 있어서, 상기 펠리클막(220)이 사각형 평면 형상을 갖는 경우, 상기 프레임 지지체(210)는 상기 펠리클막(220)의 가장자리 부분에 부착되어 이를 지지할 수 있도록, 일정한 두께 및 폭을 갖고, 가운데 부분에 상기 펠리클막(220)을 노출시켜 상기 펠리클막(220)을 통과한 극자외선이 통과될 수 있는 개구부가 형성된 사각 프레임 구조를 가질 수 있다. 상기 펠리클막(220)의 가장자리 부분에 부착되어 이를 지지할 수 있다면, 상기 프레임 지지체(210)의 두께 및 폭은 특별히 제한되지 않는다.
일 실시예에 있어서, 상기 프레임 지지체(210)는 상기 펠리클막(220)의 테두리와 동일한 형상을 갖고 상기 펠리클막(220)이 직접 부착 또는 결합되는 제1 실리콘산화물 프레임부(211), 상기 제1 실리콘산화물 프레임부(212)과 동일한 평면 형상을 갖고 상기 제1 실리콘산화물 프레임부(211) 상에 연속적으로 적층되는 실리콘 프레임부(212), 제2 실리콘산화물 프레임부(213) 및 실리콘질화물 프레임부(214)를 포함할 수 있다. 상기 실리콘 프레임부(212)는 상기 제1 실리콘산화물 프레임부(211), 상기 제2 실리콘산화물 프레임부(213), 상기 실리콘질화물 프레임부(214)보다 큰 두께를 가질 수 있다.
상기 제1 및 제2 실리콘산화물 프레임부(211, 213)는 실리콘 산화물, 예를 들면, 이산화 실리콘으로 형성될 수 있고, 상기 실리콘질화물 프레임부(214)는 실리콘 질화물로 형성될 수 있다. 상기 제1 실리콘산화물 프레임부(211), 상기 제2 실리콘산화물 프레임부(213) 및 상기 실리콘질화물 프레임부(214) 각각은 약 25 nm 이상 1 ㎛ 이하의 두께로 형성될 수 있다.
상기 실리콘 프레임부(212)는 약 700 내지 800㎛의 두께를 가질 수 있고, n-형 도펀트 물질이 고농도로 도핑된 결정질 실리콘(n++-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성될 수 있다. 상기 실리콘 프레임부(111)가 상기 n-형 도펀트 원소가 고농도로 도핑된 결정질 실리콘(n++-type Si)으로 형성된 경우, 상기 n-형 도펀트 원소는 5족 원소들로부터 선택된 하나 이상을 포함할 수 있고, 상기 n-형 도펀트 원소의 도핑 함량은 약 0.0000015% 이상 0.3% 이하일 수 있다.
이하 도 4에 도시된 펠리클 구조체의 제조방법에 대해 상술한다.
도 5는 도 4에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 순서도이고, 도 6a 내지 도 6d는 도 4에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 4와 함께 도 5 및 도 6a 내지 도 6d를 참조하면, 본 발명의 다른 실시예에 따른 펠리클 구조체의 제조방법은 실리콘 기판(212’의 하부면 상에 제1 실리콘 산화물층(211’및 제1 실리콘 질화물층(220)을 순차적으로 형성하고, 상기 실리콘 기판(212’의 상부면 상에 제2 실리콘 산화물층(213’및 제2 실리콘 질화물층(214’을 순차적으로 형성하는 제1 단계(S210); 상기 제2 실리콘 질화물층(214’상에 마스크 패턴(250)을 형성하는 제2 단계(S220); 상기 마스크 패턴(250)을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층(214’및 상기 제2 실리콘 산화물층(213’의 노출 영역을 제거함으로써 상기 실리콘질화물 프레임부(214) 및 상기 제2 실리콘산화물 프레임부(213)를 형성하는 제3 단계(S230); 상기 실리콘질화물 프레임부(214) 및 상기 제2 실리콘산화물 프레임부(213)를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판(212’의 노출 영역을 제거함으로써 상기 실리콘 프레임부(212)를 형성하는 제4 단계(S240); 상기 실리콘질화물 프레임부(214), 상기 제2 실리콘산화물 프레임부(213) 및 상기 실리콘 프레임부(212)를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층(211’의 노출 영역을 제거함으로써 상기 제1 실리콘산화물 프레임부(211)를 형성하는 제5 단계(S250)를 포함할 수 있다.
상기 제1 단계(S210)에 있어서, 먼저 약 700 내지 800 ㎛ 두께의 실리콘 웨이퍼에 n-형 도펀트 또는 p-형 도펀트를 도핑하여 상기 실리콘 기판(212’을 준비할 수 있다. 일 실시예로, 상기 실리콘 웨이퍼는 상기 n-형 도펀트 원소가 고농도로 도핑될 수 있고, 이 경우, 상기 n-형 도펀트 원소는 5족 원소들로부터 선택된 하나 이상을 포함할 수 있다.
이어서, 상기 실리콘 기판(212’의 하부면 상에 제1 실리콘 산화물층(211’및 제1 실리콘 질화물층(220)을 순차적으로 형성하고, 상기 실리콘 기판(212’의 상부면 상에 제2 실리콘 산화물층(213’및 제2 실리콘 질화물층(220)을 순차적으로 형성할 수 있다. 상기 제1 및 제2 실리콘 산화물층(211’213’은 실리콘 산화물, 예를 들면, 이산화실리콘(SiO2)으로 형성될 수 있고, 서로 동일한 두께 또는 서로 다른 두께로 형성될 수 있다. 상기 제1 및 제2 실리콘 질화물층(220, 214’은 실리콘 질화물로 형성될 수 있고, 서로 동일한 두께 또는 서로 다른 두께로 형성될 수 있으며, 상기 제1 실리콘 질화물층(220)은 도 4에 도시된 펠리클막(220)이 될 수 있다.
상기 제2 단계(S220)에 있어서, 상기 제2 실리콘 질화물층(214’상에 마스크 물질층을 형성한 후 이를 패터닝하여 상기 마스크 패턴(250)을 형성할 수 있다. 상기 마스크 패턴(250)의 소재 및 제조방법은 앞에서 설명한 마스크 패턴(150)과 실질적으로 동일하므로 이에 대한 중복된 상세한 설명은 생략한다.
상기 제3 단계(S230)에 있어서, 상기 마스크 패턴(250)을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층(214’및 상기 제2 실리콘 산화물층(213’의 노출 영역을 제거함으로써 상기 실리콘질화물 프레임부(214) 및 상기 제2 실리콘산화물 프레임부(213)를 형성할 수 있다. 상기 제1 반응성 이온식각 공정은 아르곤(Ar), 산소(O2) 및 SF6 가스를 이용하여 수행될 수 있다.
상기 제4 단계(S240)에 있어서, 상기 마스크 패턴(250)을 제거한 후 또는 상기 마스크 패턴(250)을 유지한 채, 상기 실리콘질화물 프레임부(214) 및 상기 제2 실리콘산화물 프레임부(213)를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판(212’의 노출 영역을 제거함으로써 상기 실리콘 프레임부(212)를 형성할 수있다. 상기 라디컬 식각 공정은 앞에서 이미 설명된 도 1에 도시된 펠리클 구조체의 제조방법에서 적용된 라디컬 식각 공정과 실질적으로 동일하므로, 이에 대한 중복된 상세한 설명은 생략한다.
한편, 상기 라디컬 식각 공정에서, 상기 제1 실리콘 산화물층(211’은 라디컬에 의해 거의 식각되지 않으므로 라디컬 식각 공정에 대한 식각저지층(etch stop layer)로 기능할 수 있고, 그 결과 상기 라디컬 식각 공정 동안 펠리클막인 제1 실리콘 질화물층(220)의 표면이 거칠어지는 것을 방지할 수 있다.
상기 제5 단계(S250)에 있어서, 상기 마스크 패턴(250)을 제거한 후 또는 상기 마스크 패턴(250)을 유지한 채, 상기 실리콘질화물 프레임부(214), 상기 제2 실리콘산화물 프레임부(213) 및 상기 실리콘 프레임부(212)를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층(211’의 노출 영역을 제거함으로써 상기 제1 실리콘산화물 프레임부(211)를 형성할 수 있다. 상기 제2 반응성 이온식각 공정은 아르곤(Ar), 산소(O2) 및 SF6 가스를 이용하여 수행될 수 있다.
상기 제2 반응성 이온식각 공정 동안 상기 펠리클막인 제1 실리콘 질화물층(220)은 거의 데미지를 입지 않고 상기 제1 실리콘 산화물층(211’만이 제거되므로, 우수한 품질의 펠리클막이 형성될 수 있다.
도 7은 본 발명의 또다른 실시예에 따른 펠리클 구조체(300)를 설명하기 위한 단면도이다.
도 7을 참조하면, 본 발명의 또다른 실시예에 따른 펠리클 구조체(300)는 펠리클막(320) 및 프레임 지지체(310)을 포함한다. 본 실시예에 따른 펠리클 구조체(300)는 상기 펠리클막(320)이 실리콘 질화물층(321)과 다층 그래핀막(322)의 적층 구조로 이루어진다는 것을 제외하고는 도 5를 참조하여 설명한 펠리클 구조체(200)와 실질적으로 동일하므로, 이에 대한 중복된 상세한 설명은 생략한다.
상기 프레임 지지체(310)는 상기 펠리클막(320) 중 상기 실리콘 질화물층(321)에 직접 부착 또는 결합될 수 있다.
이하 도 7에 도시된 펠리클 구조체의 제조방법에 대해 상술한다.
도 8은 도 7에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 순서도이고, 도 9a 내지 도 9e는 도 7에 도시된 펠리클 구조체의 제조방법을 설명하기 위한 단면도들이다.
도 7과 함께 도 8 및 도 9a 내지 도 9e를 참조하면, 본 발명의 또다른 실시예에 따른 펠리클 구조체의 제조방법은 실리콘 기판(312’의 하부면 상에 제1 실리콘 산화물층(311’제1 실리콘 질화물층(320), 비정질 탄소층(322’촉매층(330) 및 캡핑층(340)을 순차적으로 형성하고, 상기 실리콘 기판(312’의 상부면 상에 제2 실리콘 산화물층(313’및 제2 실리콘 질화물층(314’을 순차적으로 형성하는 제1 단계(S310); 상기 비정질 탄소층(322’을 그래핀층으로 변화하는 제2 단계(S320); 상기 촉매층(330) 및 캡핑층(340)을 제거하는 제3 단계(S330); 상기 제2 실리콘 질화물층(314’상에 마스크 패턴(350)을 형성하는 제4 단계(S340); 상기 마스크 패턴(350)을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층(314’및 상기 제2 실리콘 산화물층(313’의 노출 영역을 제거함으로써 상기 실리콘질화물 프레임부(314) 및 상기 제2 실리콘산화물 프레임부(313)를 형성하는 제5 단계(S350); 상기 실리콘질화물 프레임부(314) 및 상기 제2 실리콘산화물 프레임부(313)를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판(312’의 노출 영역을 제거함으로써 상기 실리콘 프레임부(312)를 형성하는 제6 단계(S360); 상기 실리콘질화물 프레임부(314), 상기 제2 실리콘산화물 프레임부(313) 및 상기 실리콘 프레임부(312)를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층(311’의 노출 영역을 제거함으로써 상기 제1 실리콘산화물 프레임부(311)를 형성하는 제7 단계(S370)를 포함할 수 있다.
상기 제1 단계(S310)에 있어서, 상기 제1 실리콘 산화물층(311’제1 실리콘 질화물층(320), 제2 실리콘 산화물층(313’및 제2 실리콘 질화물층(314’을 형성하는 공정은 상기 도 5 및 도 6a 내지 도 6d를 참조하여 설명한 상기 제1 실리콘 산화물층(211’제1 실리콘 질화물층(220), 제2 실리콘 산화물층(213’및 제2 실리콘 질화물층(214’의 형성 공정과 실질적으로 동일하고, 상기 비정질 탄소층(322’촉매층(330) 및 캡핑층(340)을 형성하는 공정은 도 2 및 도 3a 내지 도 3f를 참조하여 설명한 상기 비정질 탄소층(120’촉매층(130) 및 캡핑층(140)을 형성하는 공정과 실질적으로 동일하므로, 이들에 대한 중복된 상세한 설명은 생략한다.
상기 제2 단계(S320) 및 상기 제3 단계(S330)에 있어서, 상기 비정질 탄소층(322’을 그래핀층으로 변환한 후 상기 촉매층(330) 및 캡핑층(340)을 제거하는 공정은 도 2 및 도 3a 내지 도 3f를 참조하여 설명한 상기 비정질 탄소층(120’을 그래핀층으로 변환한 후 상기 촉매층(130) 및 캡핑층(140)을 제거하는 공정과 실질적으로 동일하므로, 이에 대한 중복된 상세한 설명은 생략한다.
상기 제5 단계(S350), 제6 단계(S360) 및 제7 단계(S370)는 도 5 및 도 6a 내지 도 6d를 참조하여 설명한 제2단계(S220) 내지 제5 단계(S250)와 실질적으로 동일하므로 이들에 대한 중복된 상세한 설명은 생략한다.
본 발명의 펠리클 구조체 및 이의 제조방법에 따르면, 펠리클막으로 작용하는 실리콘질화물막 및/또는 그래핀막이 제조과정에 손상되는 것을 현저하게 감소시킬 수 있을 뿐만 아니라 펠리클을 제작하는 공정시간을 현저하게 감소시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 펠리클 구조체 110: 프레임 지지체
111: 실리콘 프레임부 112: 확산 방지 프레임부
120: 그래핀막

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 실리콘 질화물 막으로 형성된 펠리클막; 및
    상기 펠리클막의 하부에 부착 또는 결합되고, 가운데 부분에 상기 펠리클막을 노출시키는 관통 개구가 형성된 프레임 지지체를 포함하고,
    상기 프레임 지지체는 상기 펠리클막이 직접 부착 또는 결합되는 제1 실리콘산화물 프레임부; 상기 제1 실리콘산화물 프레임부 상에 적층되고 n-형 도펀트 물질이 도핑된 결정질 실리콘(n-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성된 실리콘 프레임부; 상기 실리콘 프레임부 상에 적층된 제2 실리콘산화물 프레임부; 및 상기 제2 실리콘산화물 프레임부 상에 적층된 실리콘질화물 프레임부를 포함하는 것을 특징으로 하는, 펠리클 구조체.
  13. n-형 도펀트 물질이 도핑된 결정질 실리콘 기판의 하부면 상에 제1 실리콘 산화물층 및 제1 실리콘 질화물층을 순차적으로 형성하고, 상기 실리콘 기판의 상부면 상에 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 순차적으로 형성하는 제1 단계;
    상기 제2 실리콘 질화물층 상에 마스크 패턴을 형성하는 제2 단계;
    상기 마스크 패턴을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층 및 상기 제2 실리콘 산화물층의 노출 영역을 제거함으로써 실리콘질화물 프레임부 및 제2 실리콘산화물 프레임부를 각각 형성하는 제3 단계;
    상기 실리콘질화물 프레임부 및 상기 제2 실리콘산화물 프레임부를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판의 노출 영역을 제거함으로써 실리콘 프레임부를 형성하는 제4 단계;
    상기 실리콘질화물 프레임부, 상기 제2 실리콘산화물 프레임부 및 상기 실리콘 프레임부를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층의 노출 영역을 제거함으로써 제1 실리콘산화물 프레임부를 형성하는 제5 단계를 포함하는, 펠리클 구조체의 제조방법.
  14. 제13항에 있어서,
    상기 제1 및 제2 반응성 이온식각 공정은 아르곤(Ar), 산소(O2) 및 SF6 가스를 이용하여 생성된 이온을 이용하여 수행되고,
    상기 라디컬 식각 공정은 ClF3, ClF2, ClF, Cl2, CF4, C4F8, SF6 및 NXO으로 이루어진 그룹에서 선택된 하나 이상의 플라즈마로부터 추출된 라디컬을 이용하여 수행되는 것을 특징으로 하는, 펠리클 구조체의 제조방법.
  15. 제13항에 있어서,
    상기 라디컬 식각 공정 동안, 상기 제1 실리콘 산화물층은 식각저지층(etch stop layer)로 기능하는 것을 특징으로 하는, 펠리클 구조체의 제조방법.
  16. 실리콘 질화물막 및 다층 그래핀의 적층 구조를 포함하는 펠리클막; 및
    상기 실리콘 질화물막의 하부에 부착 또는 결합되고, 가운데 부분에 상기 펠리클막을 노출시키는 관통 개구가 형성된 프레임 지지체를 포함하고,
    상기 프레임 지지체는 상기 실리콘 질화물막이 직접 부착 또는 결합되는 제1 실리콘산화물 프레임부; 상기 제1 실리콘산화물 프레임부 상에 적층되고 n-형 도펀트 물질이 도핑된 결정질 실리콘(n-type Si) 또는 p-형 도펀트 물질이 도핑된 결정질 실리콘(p-type Si)으로 형성된 실리콘 프레임부; 상기 실리콘 프레임부 상에 적층된 제2 실리콘산화물 프레임부; 및 상기 제2 실리콘산화물 프레임부 상에 적층된 실리콘질화물 프레임부를 포함하는 것을 특징으로 하는, 펠리클 구조체.
  17. n-형 도펀트 물질이 도핑된 결정질 실리콘 기판의 하부면 상에 제1 실리콘 산화물층, 제1 실리콘 질화물층, 비정질 탄소층, 촉매층 및 캡핑층을 순차적으로 형성하고, 상기 실리콘 기판의 상부면 상에 제2 실리콘 산화물층 및 제2 실리콘 질화물층을 순차적으로 형성하는 제1 단계;
    상기 비정질 탄소층을 그래핀층으로 변화하는 제2 단계;
    상기 촉매층 및 상기 캡핑층을 제거하는 제3 단계;
    상기 제2 실리콘 질화물층 상에 마스크 패턴을 형성하는 제4 단계;
    상기 마스크 패턴을 이용한 제1 반응성 이온식각 공정을 통해 상기 제2 실리콘 질화물층 및 상기 제2 실리콘 산화물층의 노출 영역을 제거함으로써 실리콘질화물 프레임부 및 제2 실리콘산화물 프레임부를 각각 형성하는 제5 단계;
    상기 실리콘질화물 프레임부 및 상기 제2 실리콘산화물 프레임부를 마스크로 이용한 라디컬 식각 공정을 통해 실리콘 기판의 노출 영역을 제거함으로써 실리콘 프레임부를 형성하는 제6 단계;
    상기 실리콘질화물 프레임부, 상기 제2 실리콘산화물 프레임부 및 상기 실리콘 프레임부를 마스크로 이용한 제2 반응성 이온식각 공정을 통해 상기 제1 실리콘 산화물층의 노출 영역을 제거함으로써 제1 실리콘산화물 프레임부를 형성하는 제7 단계를 포함하는, 펠리클 구조체의 제조방법.
KR1020190031564A 2018-11-28 2019-03-20 펠리클 구조체 및 이의 제조방법 KR102264112B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180149681 2018-11-28
KR20180149681 2018-11-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200103982A Division KR102247692B1 (ko) 2020-08-19 2020-08-19 펠리클 구조체 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20200063945A KR20200063945A (ko) 2020-06-05
KR102264112B1 true KR102264112B1 (ko) 2021-06-11

Family

ID=71088781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190031564A KR102264112B1 (ko) 2018-11-28 2019-03-20 펠리클 구조체 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102264112B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511775B1 (ko) * 2020-08-04 2023-03-22 주식회사 에스앤에스텍 확산 방지층을 구비한 극자외선 리소그래피용 펠리클 및 그 제조방법
KR102481901B1 (ko) * 2020-09-25 2022-12-28 주식회사 에스앤에스텍 나노입자로 구성된 중심층을 구비한 극자외선 리소그래피용 펠리클 및 그 제조방법
KR102442672B1 (ko) * 2022-03-29 2022-09-13 주식회사 그래핀랩 탄소계 박막 쉐도우 마스크 및 그 제조방법
KR102504698B1 (ko) * 2022-04-04 2023-02-28 주식회사 그래핀랩 펠리클 제조방법
KR20240048869A (ko) * 2022-10-07 2024-04-16 주식회사 참그래핀 Euv 노광장비용 그래핀 멤브레인 펠리클의 제조방법
KR20240049899A (ko) * 2022-10-11 2024-04-18 주식회사 그래핀랩 펠리클 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060269847A1 (en) 2005-05-25 2006-11-30 International Business Machines Corporaton Binding of hard pellicle structure to mask blank and method
US20170090278A1 (en) * 2015-09-30 2017-03-30 G-Force Nanotechnology Ltd. Euv pellicle film and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307441A (ja) * 1998-04-24 1999-11-05 Nikon Corp シリコンメンブレン構造体及びその製造方法
NL2017606A (en) * 2015-10-22 2017-05-10 Asml Netherlands Bv A method of manufacturing a pellicle for a lithographic apparatus, a pellicle for a lithographic apparatus, a lithographic apparatus, a device manufacturing method, an apparatus for processing a pellicle, and a method for processing a pellicle
KR102649129B1 (ko) * 2016-11-16 2024-03-19 삼성전자주식회사 반도체 장치의 제조 방법
JP6518801B2 (ja) * 2017-03-10 2019-05-22 エスアンドエス テック カンパニー リミテッド 極紫外線リソグラフィ用ペリクル及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060269847A1 (en) 2005-05-25 2006-11-30 International Business Machines Corporaton Binding of hard pellicle structure to mask blank and method
US20170090278A1 (en) * 2015-09-30 2017-03-30 G-Force Nanotechnology Ltd. Euv pellicle film and manufacturing method thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Bum Jun Kim et. al., J. Korean Ceram. Soc. Vol. 55(3), pp. 203-223, doi: https://doi.org/10.4191/kcers.2018.55.3.12(2018.05.25.)*
J. Yamada, et. al., Jpn. J. Appl. Phys. Vol. 55(10), pp. 100302, doi: http://doi.org/10.7567/JJAP.55.100302(2016.10.02.)

Also Published As

Publication number Publication date
KR20200063945A (ko) 2020-06-05

Similar Documents

Publication Publication Date Title
KR102264112B1 (ko) 펠리클 구조체 및 이의 제조방법
KR102247692B1 (ko) 펠리클 구조체 및 이의 제조방법
KR102018530B1 (ko) 극자외선 리소그래피용 펠리클 및 그의 제조방법
US9412613B2 (en) Development of high etch selective hardmask material by ion implantation into amorphous carbon films
US10923567B2 (en) Graphene FET with graphitic interface layer at contacts
JP5584436B2 (ja) 薄膜トランジスタ基板の製造方法
US11658037B2 (en) Method of atomic layer etching of oxide
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JP2024015210A (ja) 応力低減のための金属ケイ化物窒化
TW202006823A (zh) 改善euv阻劑及硬遮罩選擇性的圖案化方案
KR102482649B1 (ko) 극자외선 리소그라피용 펠리클의 제조방법
TWI483396B (zh) 具有垂直閘極之半導體元件及其製造方法
WO2018171368A1 (zh) 多晶硅薄膜及其制作方法、薄膜晶体管及其制作方法
US9513542B2 (en) Lithography mask and method of forming a lithography mask
KR102274382B1 (ko) 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형
JP7483038B2 (ja) パルス化学気相堆積による金属酸化物の選択的堆積
JP2010177325A (ja) 薄膜トランジスターの製造方法
KR100876898B1 (ko) 반도체 소자의 하드마스크막 형성 방법
JP2007258339A (ja) 積層配線及びその製造方法、並びに該積層配線を用いた半導体装置及びその製造方法
US20210125830A1 (en) Method of forming an ashable hard mask and patterning method
JP2010262965A (ja) トランジスターの製造方法
JP2010192501A (ja) スイッチング素子の製造方法
JP5829314B2 (ja) フォトマスクブランクの製造方法
TWI834614B (zh) 用於銅的圖案化的電漿蝕刻的方法
CN117410171A (zh) 薄膜结构及其制备方法、图案转移方法及半导体结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant